CN101326587B - 移位寄存器电路以及显示驱动装置 - Google Patents

移位寄存器电路以及显示驱动装置 Download PDF

Info

Publication number
CN101326587B
CN101326587B CN2007800005465A CN200780000546A CN101326587B CN 101326587 B CN101326587 B CN 101326587B CN 2007800005465 A CN2007800005465 A CN 2007800005465A CN 200780000546 A CN200780000546 A CN 200780000546A CN 101326587 B CN101326587 B CN 101326587B
Authority
CN
China
Prior art keywords
signal
clock signal
circuit
output
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800005465A
Other languages
English (en)
Other versions
CN101326587A (zh
Inventor
两泽克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN101326587A publication Critical patent/CN101326587A/zh
Application granted granted Critical
Publication of CN101326587B publication Critical patent/CN101326587B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers

Abstract

公开了一种移位寄存器电路，其包括多级信号保持电路(FF’n)，将其级联以基于提供的输入信号来保持信号，基于所保持的信号将输出信号(out)输出，并且将所述输出信号作为输入信号输出到下一级，其中该所保持的信号是基于所提供的输入信号，所述多级信号保持电路中的每一个包括提供有两种类型的时钟信号的输出电路，该两种类型的时钟信号由第一时钟信号(ck)和第二时钟信号(ck’)构成，使第二时钟信号的时刻相对于施加输入信号(IN)的时刻延迟预定的延迟时间，所述输出电路在相对于施加所述输入信号的时刻延迟了所述第二时钟信号的所述延迟时间的时刻提供有信号，并且所述输出电路在响应于第一时钟信号的时刻输出所述输出信号(OUT)。还公开了一种包括该移位寄存器电路的显示驱动装置。

Description

移位寄存器电路以及显示驱动装置
技术领域
本发明涉及一种移位寄存器电路和包括该电路的显示驱动装置，尤其涉及一种能很好地应用于显示装置如液晶显示装置的驱动电路的移位寄存器电路和显示驱动装置。 
背景技术
近些年，非常流行诸如计算机、蜂窝移动电话或个人数字助理(PDA)的信息设备、以及诸如数字摄像机、数字照相机或扫描仪的图像处理相关设备。在这种设备中，液晶显示器(LCD)频繁地用作显示装置。 
例如，有源矩阵液晶显示装置如下构造。将装配有诸如薄膜晶体管的像素晶体管的显示像素(液晶像素)设置成矩阵形状。对于装显示面板利用栅极驱动器在有源状态下依次确立扫描线，所述显示面板配有用于在行方向上连接显示像素的扫描线、以及用于在列方向上连接显示像素的数据线。利用源极驱动器将预定信号电压施加到每一条数据线；然后，将根据图像信息的信号电压写入到在有源状态下确立的显示像素中，从而控制显示像素中的液晶的取向状态，以便以预定的对比度显示所需图像信息。这里，例如，在栅极驱动器中，作为构成元件提供移位寄存器电路，用于依次输出扫描信号，以在有源状态下确立扫描线。此外，移位寄存器电路与数据线相关联地设置在源极驱动器中，所述移位寄存器电路用于设定采样和获得将要提供的显示数据的时刻。 
图8A是示出常规移位寄存器电路的典型结构的电路图。 
图8B是用于说明图8A的移位寄存器操作的时序图。 
图9A是示出构成常规移位寄存器的信号保持部分的结构的电路图。 
图9B是用于说明图8A的信号保持部分操作的时序图。 
如图8A所示，将移位寄存器电路构造成使得多个(多级)信号保持部分串联级联。然后，在信号保持部分中保持的信号作为输出信号OUTn向外输出，并依次传递(移位)到下一级的信号保持部分。 
如图8A所示，通过组合置位/复位型触发器FFn和由两个MOS晶体管T1n和T2n(n＝1、2、3、4、…)构成的推/挽电路来构造每个信号保持部分。 
即，建立连接使得将输入信号IN提供给触发器FFn的置位信号输入端S，并且将复位信号RST提供给复位信号输入端R。此外，构成推/挽电路的第一和第二MOS晶体管T1n和T2n串联连接在施加有预定时钟信号CK的端子和施加有低电位电源Vss的端子之间。第一MOS晶体管T1n的栅极连接到触发器FFn的输出端Q，并且第二MOS晶体管T2n的栅极连接到触发器FFn的反相输出端 
Figure DEST_PATH_GSB00000449579200021
然后，输出信号OUT从两个MOS晶体管T1n和T2n之间的连接触点输出。 
在由此构造的信号保持部分中，如图8B的时序图所示，当在高电平下获得提供给触发器FFn的置位输入端S的输入信号IN时，使触发器FFn置位；从其输出端Q输出高电平信号，并从反相输出端 
Figure DEST_PATH_GSB00000449579200022
输出低电平信号。即使输入信号翻转到低电平也能保持触发器FFn的输出信号的状态。 
然后，当在高电平下获得提供给复位信号输入端R的复位信号RST时，将该信号复位，从触发器FFn的输出端Q输出低电平信号，然后从反相输出端 输出高电平信号。 
当因此根据输入信号IN的高电平从触发器FFn的输出端Q输出高电平信号时，将高电平电压施加到推/挽电路的第一MOS晶体管 T1n的栅极，于是第一MOS晶体管T1n导通。另外，此时，从触发器FFn的反相输出端 
Figure DEST_PATH_GSB00000449579200031
输出低电平信号。因此，将低电平电压提供给推/挽电路的第二MOS晶体管T2n的栅极，于是第二MOS晶体管T2n截止。此时，当将高电平脉冲信号CK提供给推/挽电路时，以高电平获得输出信号OUT。 
然后，当在高电平下获得复位信号RST时，分别从触发器FFn的输出端Q和反相输出端 
Figure DEST_PATH_GSB00000449579200032
输出低电平信号和高电平信号。以这种方式，第一MOS晶体管T1n截止，第二MOS晶体管T2n导通。因此，在低电平下获得输出信号OUT。 
如图8A所示，通过使具有上述结构的多个信号保持部分串联级联来构造移位寄存器电路。即，从第n级的信号保持部分的推/挽电路获得输出信号OUTn，并且将获得的信号提供给第n+1级信号保持部分的触发器FFn+1的置位端S。建立与第n级的信号保持部分的触发器FFn的复位端R的连接，以便从第n+1级的信号保持部分反馈输出信号OUTn+1。这里，将预定起始信号ST提供给第一级的信号保持部分的触发器FFn的置位端S。另外，从外部将复位信号提供给最后一级的信号保持部分的触发器FFn的复位端R。然后，将第一脉冲信号CK1提供给奇数级的信号保持部分的推/挽电路，并且将具有第一脉冲信号CK1的反相波形的第二脉冲信号CK2提供给偶数级的信号保持部分的推/挽电路。 
根据所构造的移位寄存器电路，如图8B的时序图所示，在提供起始信号ST之后，依次传递(移位)高电平输出信号OUT1、OUT2、OUT3、OUT4、…，然后与脉冲信号CK1和CK2的高电平施加时刻同步地将其输出。然后，例如，当将基于这些输出信号OUT1、OUT2、OUT3、OUT4、…的扫描信号依次提供给液晶显示装置的扫描线时，进行线顺序选择操作使得在有源状态下在一行一行的基础上确立连接到扫描线的显示像素。 
该信号保持部分中的推/挽电路的第一MOS晶体管T1n在信号输出和向下一级进行传递方面起着重要的作用。即，不夸张地说，该第一MOS晶体管T1n的特性确定了整个移位寄存器电路的性能。 
另一方面，已经研发出将诸如有源矩阵液晶显示装置中的栅极驱动器和源极驱动器的驱动电路通过由非晶硅(α-Si)或多晶硅(p-Si)制成的薄膜晶体管整体形成在显示面板基板(TFT基板)上，从而促进显示装置的成本和厚度的降低。特别地，非晶硅在成本降低方面是有利的，这是由于其能与形成构造像素的TFT同时形成。 
然而，在如上所述的信号保持部分由MOS晶体管构成的情况下，其中所述MOS晶体管由非晶硅TFT或多晶硅TFT制成，可以通过实验获知，在这种MOS晶体管中，阈值特性由于施加到栅极的信号电平的时间积分值(或积分电压)的正负极性的反常而变化，从而相对于由单晶硅制成的晶体管，随着导通电流降低的时间的变化相对较大。因此，在使用这种MOS晶体管构造移位寄存器电路的情况下，特别是，在信号输出和向下一级进行传递方面起重要作用的推/挽电路的第一MOS晶体管T1n的特性随着时间而退化；输出信号OUT的信号电平随着时间而降低；不恰当地进行每个晶体管的开关操作；并且会发生移位寄存器电路出现故障或者操作特性退化。 
发明内容
在根据本发明的移位寄存器电路和包括该电路的显示驱动装置中，负责信号输出和向下一级进行传递的晶体管的特性变化得到了抑制，从而可以有利地改善移位寄存器电路以及包括该电路的显示驱动装置的长期可靠性。 
为了实现上述优点，根据本发明的一种移位寄存器电路，其包括：多级信号保持电路，将其级联以基于被提供的输入信号来保持信号，基于所保持的信号将输出信号输出，并且将所述输出信号作为输入信 号输出到下一级，其中该所保持的信号是基于被提供的输入信号；所述多级信号保持电路中的每一个被提供有两种类型的时钟信号，该两种类型的时钟信号由第一时钟信号和第二时钟信号构成，其中所述第二时钟信号的上升时刻处于所述第一时钟信号的下降时刻和所述第一时钟信号的上升时刻之间，并且所述多级信号保持电路中的每一个与所述第一时钟信号的下降时刻同步地被提供有所述输入信号，所述多级信号保持电路中的每一个包括输出电路，所述输出电路在延迟了从施加所述输入信号的时刻到所述第二时钟信号的上升时刻为止的延迟时间的时刻，被提供有基于所保持的信号的信号，并且所述输出电路在响应于所述第一时钟信号的时刻输出所述输出信号。 
为了实现上述优点，根据本发明的一种移位寄存器电路，包括：多级信号保持电路，其被提供有输入信号，并将其级联以基于所述输入信号将输出信号输出，并将所述输出信号作为输入信号提供给下一级，其中所述多级信号保持电路中的每一个被提供有两种类型的时钟信号以及复位信号，所述两种类型的时钟信号由第一时钟信号和第二时钟信号构成，其中所述第二时钟信号的上升时刻处于所述第一时钟信号的下降时刻和所述第一时钟信号的上升时刻之间，并且所述多级信号保持电路中的每一个与所述第一时钟信号的下降时刻同步地被提供有所述输入信号，所述多级信号保持电路中的每一个包括：锁存器电路，其响应所述第二时钟信号在延迟了从施加所述输入信号的时刻到所述第二时钟信号的上升时刻为止的延迟时间的时刻保持所述输入信号，并响应所述复位信号将所保持的输入信号复位；以及输出电路，其在响应于所述第一时钟信号的时刻将所保持的输入信号作为所述输出信号输出。 
为了实现上述优点，根据本发明的一种移位寄存器电路，包括：多级信号保持电路，其被提供有输入信号，并将其级联以基于所述输入信号将输出信号输出，并将所述输出信号作为输入信号提供给下一 级，其中所述多级信号保持电路中的每一个被提供有两种类型的时钟信号以及复位信号，所述两种类型的时钟信号由第一时钟信号和第二时钟信号构成，其中所述第二时钟信号的上升时刻处于所述第一时钟信号的下降时刻和所述第一时钟信号的上升时刻之间，并且所述多级信号保持电路中的每一个与所述第一时钟信号的下降时刻同步地被提供有所述输入信号，所述多级信号保持电路中的每一个包括：锁存器电路，其保持所述输入信号并响应所述复位信号将所保持的输入信号复位；以及输出电路，其相应所述第二时钟信号在延迟了从施加所述输入信号的时刻到所述第二时钟信号的上升时刻为止的延迟时间的时刻将所保持的输入信号作为所述输出信号输出。 
为了实现上述优点，提供了一种显示驱动装置，其将用于显示所需图像的信号输出到具有为矩阵形状的多个显示像素的显示面板，该显示驱动装置包括：移位寄存器电路，其依次输出控制信号，该些控制信号用于输出所述用于显示图像的信号，其中所述移位寄存器电路包括多级信号保持电路，将其级联以基于被提供的输入信号来保持信号，基于所保持的信号将输出信号输出作为所述控制信号，并且将所述输出信号作为输入信号提供给下一级，其中该所保持的信号是基于被提供的输入信号，并且所述多级信号保持电路中的每一个被提供有两种类型的时钟信号，该两种类型的时钟信号由第一时钟信号和第二时钟信号构成，其中所述第二时钟信号的上升时刻处于所述第一时钟信号的下降时刻和所述第一时钟信号的上升时刻之间，并且所述多级信号保持电路中的每一个与所述第一时钟信号的下降时刻同步地被提供有所述输入信号，所述多级信号保持电路中的每一个具有输出电路，所述输出电路在延迟了从施加所述输入信号的时刻到所述第二时钟信号的上升时刻为止的延迟时间的时刻，提供基于所保持的信号的信号，并且所述输出电路在响应于所述第一时钟信号的时刻输出所述输出信号。 
附图说明
图1A是示出构成根据本发明的移位寄存器电路的信号保持部分的一个实施例的典型结构的方框图； 
图1B是用于说明图1A的信号保持部分操作的时序图； 
图2是用于说明输出时钟信号和驱动时钟信号之间的时序关系的时序图，在本实施例中将这两个信号提供给信号保持部分； 
图3A是示出构成根据本发明的移位寄存器电路的信号保持部分的一个实施例另一典型结构的方框图； 
图3B是用于说明图3A的信号保持部分操作的时序图； 
图4A是示出根据本实施例的信号保持部分的具体结构的实例的电路图； 
图4B是用于说明图4A的信号保持部分操作的时序图； 
图5是示出使用根据本实施例的信号保持部分的移位寄存器电路的典型结构的电路图； 
图6是用于说明图5的移位寄存器电路操作的时序图； 
图7A是示出将根据本发明的移位寄存器电路应用于其的液晶显示装置的整个结构的示意图； 
图7B是示出根据该应用实例的液晶显示装置的主要部分结构的详图； 
图8A是示出常规移位寄存器电路的典型结构的电路图； 
图8B是用于说明图8A的移位寄存器电路操作的时序图； 
图9A是示出构成常规移位寄存器电路的信号保持部分的结构的电路图；以及 
图9B是用于说明图8A的信号保持部分操作的时序图。 
具体实施方式
现在，将通过附图所示的实施例对根据本发明的移位寄存器电路 和包括该电路的显示驱动装置进行详细的说明。 
虽然为了实施本发明而在技术上优选的各种限制适用于下述实施例，但是这并不意味着本发明的范围局限于以下实施例以及用于说明的实例。 
图1A是示出构成根据本发明的移位寄存器电路的信号保持部分的一个实施例的典型结构的方框图。 
图1B是用于说明图1A的信号保持部分操作的时序图； 
图2是用于说明输出时钟信号(第一时钟信号)和驱动时钟信号(第二时钟信号)之间的时序关系的时序图，在本实施例中将这两个信号提供给信号保持部分。 
如稍后描述的图4所示，本发明中的移位寄存器电路具有这样的结构，其中使图1A所示的多个(多级)信号保持部分(信号保持电路)FFPn串联级联。如在常规移位寄存器电路中那样，保持在信号保持部分中的信号作为输出信号向外输出，并随后作为输入信号依次传递到下一级的信号保持部分。 
如图1A所示，通过例如将置位/复位型触发器FF’n、两个AND电路10以及由第一MOS晶体管(第一晶体管)T1n和第二MOS晶体管(第二晶体管)T2n(n＝1、2、3、4…)构成的推/挽电路组合在一起，来构造每一个构成本发明中的移位寄存器电路的信号保持部分FFPn。该推/挽电路形成本发明中的输出电路。 
然后，建立连接以将输入信号IN提供给AND电路10的一个信号输入端(第一信号输入端)，将驱动时钟信号(第二时钟信号)CK’提供给另一信号输入端(第二时钟信号输入端)，并且将AND电路10的输出提供给触发器FF’n的置位信号输入端S。此外，建立连接以将复位信号RST提供给触发器FF’n的复位信号输入端(第二信号输入端)R。 
构成推/挽电路的第一和第二MOS晶体管T1n和T2n串联连接在 施加有输出时钟信号(第一时钟信号)的端子(第一时钟信号输入端)和施加有低电位电源Vss的端子之间，其中所述输出时钟信号的时序不同于驱动时钟信号(第二时钟信号)CK’的时序。然后，第一MOS晶体管T1n的栅极连接到触发器FF’n的输出端Q，并且第二MOS晶体管T2n的栅极连接到触发器FF’n的反相输出端 
Figure GSB00000312778200091
然后，MOS晶体管T1a和T2n之间的连接触点用作输出端，于是输出信号OUT从其输出。 
现在，将参考图1B时序图对本实施例中的信号保持部分FFPn的操作进行说明。 
首先，将高电平输入信号IN提供给AND电路10的一个信号输入端(第一信号输入端)。此时，在低电平下获得提供给AND电路10的另一个信号输入端(第二时钟信号输入端)的驱动时钟信号(第二时钟信号)CK’。因此，AND电路10的输出也在低电平下获得。以这种方式，将低电平信号提供给触发器FF’n的置位信号输入端S，因此，此时不将触发器FF’n置位。从其输出端Q输出低电平信号，并且从反相输出端 
Figure GSB00000312778200092
输出高电平信号。 
然后，如果驱动时钟信号CK’升高，并在高电平下获得该信号，同时在高电平下获得输入信号IN，则也在高电平下获得AND电路10的输出。以这种方式，将高电平信号提供给触发器FF’n的置位信号输入端S，于是将触发器FF’n置位。因此，从触发器FF’n的输出端Q输出高电平信号，并从反相输出端 输出低电平信号。即使输入信号IN或驱动时钟信号CK’翻转到低电平，也能保持从该触发器FF’n的输出端Q和 
Figure GSB00000312778200094
输出的信号的状态。以这种方式，将高电平电压施加到推/挽电路的第一MOS晶体管T1n的栅极，并将低电平电压施加到第二MOS晶体管T2n的栅极。因此，第一MOS晶体管T1n导通，第二MOS晶体管截止。此时，在推/挽电路的第一和第二MOS晶体管T1n和T2n中，将输出时钟信号(第一时钟信号)CK提供给第一 MOS晶体管T1的漏极(第一时钟信号输入端)，并将低电位电源Vss施加到第二MOS晶体管T2n的源极。因此，获得从MOS晶体管T1n和T2n之间的连接点处的输出端取出的输出信号OUT，作为其电平响应于输出时钟信号CK的信号。即，当在低电平下获得输出时钟信号CK时，在低电平下获得输出信号OUT。当在高电平下获得输出时钟信号CK时，也在高电平下获得输出信号OUT。 
然后，当将高电平复位信号RST提供给复位信号输入端(第二信号输入端)R时，将触发器FF’n复位，并从其输出端Q输出低电平信号，且从反相输出端 输出高电平信号。以这种方式，推/挽电路的第一MOS晶体管T1n截止，并且第二MOS晶体管T2n导通，于是在低电平下获得来自输出端的输出信号OUT。 
如上所述，将本实施例中的信号保持部分FFPn构造成，除了输出时钟信号(第一时钟信号)CK之外，还将另一时钟信号(驱动时钟信号CK’：第二时钟信号)用作时钟信号，并且当输入信号IN和驱动时钟信号CK’每一个都在高电平下获得时，推/挽电路的第一MOS晶体管T1n导通。此外，与在高电平下获得输入信号IN的时刻相比，在高电平下获得驱动时钟信号CK’的时刻被更明显地延迟，由此，如图1B中的D2所示，可以将电压施加到推/挽电路的第一MOS晶体管T1n的栅极的时间设为时间D2，其比图8B所示的常规时间D1短。为了比较，图8B中的D1也显示在图1B中。以这种方式，可以减小施加到栅极的电压应力，其是在使用非晶硅TFT的情况下随时间退化的主要因素，于是可以抑制推/挽电路的第一MOS晶体管的退化。 
现在参考图2，将对于上述的输出时钟信号(第一时钟信号)CK和驱动时钟信号(第二时钟信号)CK’之间所要求的时序关系进行说明。 
如上所述，在信号保持部分FFPn和包括该部分的移位寄存器电 路中，与在高电平下获得输入信号IN的时刻相比，在高电平下获得驱动时钟信号CK’的时刻被更明显地延迟，从而与常规结构相比降低了将电压施加到推/挽电路的第一MOS晶体管T1n的栅极的时间。此外，在移位寄存器电路中，在第二级或随后级获得的输入信号IN为前一级的信号保持部分FFPn的输出信号，并且其为响应于输出时钟信号CK的时序的信号。即，如图1A所示，于在低电平下获得时钟信号CK的时刻获得IN作为高电平信号的输入信号，而于在高电平下获得输出时钟信号CK的时刻获得作为低电平信号的输入信号IN。 
因此，如图2的①所示，驱动时钟信号CK’升高的时刻需要晚于输出时钟信号CK降低的时刻。此外，如该图的②所示，上述时刻需要早于输出时钟信号CK上升的时刻。 
此外，根据将高电平复位信号RST提供给复位信号输入端R的时刻确定复位触发器FF’n、从输出端Q输出低电平信号、并从反相输出端 
Figure GSB00000312778200111
输出高电平信号的时刻。上述时刻与驱动时钟信号CK’下降的时刻无关。因此，驱动时钟信号CK’下降的时刻可以同于或早于输出时钟信号CK下降的时刻。即，由图2中示出的③所表示的时间可以为零。即，在图1A和2中，虽然驱动时钟信号CK’具有占空比与输出时钟信号CK相等且相位与其不同的波形，但是驱动时钟信号CK’可以不具有与输出时钟信号CK相等的占空比，只要上升时刻满足上述条件即可。例如，如由图2中的虚线所示，可以产生这样的驱动时钟信号CK’，即其波形的占空比与输出时钟信号CK不同且其下降时刻与输出时钟信号CK下降的时刻相同。 
在图1A中，虽然信号保持部分FFPn由置位/复位型触发器FF’n和每一个都设置在触发器FF’n的置位信号输入端S侧处的两个输入AND电路10、以及推/挽电路的组合构成，但是该保持部分可以具有其它构造元件，只要其以如上所述的相同方式运行即可。 
图3A是示出构成根据本发明的移位寄存器电路的信号保持部分 的一个实施例的另一典型结构的方框图。 
图3B是用于说明图3A信号保持部分操作的时序图。 
对于图1A和1B所示的相似构造元件，将给出简要的说明或者省略对其的说明。 
如图3A所示，该典型结构中的信号保持部分FFPn通过以下组合构成：置位/复位型触发器FF’n；每一个都设置在触发器FF’n的输出端Q侧处的两个输入AND电路11；每一个都设置在反相输出端 
Figure GSB00000312778200121
侧处的两个输入AND电路12；设置在2输入AND电路11和12之间的反相电路(反相器)13；以及由第一MOS晶体管T1n和第二MOS晶体管T2n构成的推/挽电路。 
建立连接，以将输入信号IN提供给触发器FF’n的置位信号输入端S，并将复位信号RST提供给触发器FF’n的复位信号输入端R。此外，触发器FF’n的输出端Q连接到AND电路11中的一个的信号输入端，并且将反相输出端 连接到AND电路12中一个的信号输入端。将驱动时钟信号CK’提供给AND电路11中的另一个的信号输入端，并且驱动时钟信号经由反相电路13提供给AND电路12中的另一个的信号输入端。并且建立连接，以使AND电路11的输出提供给构成推/挽电路的第一MOS晶体管T1n的栅极，并且将AND电路12的输出提供给第二MOS晶体管T2n的栅极。 
在本实施例中的信号保持部分FFPn的操作中，如图3B的时序图所示，首先，将高电平输入信号IN提供给触发器FF’n的置位信号输入端S，从而将触发器FF’n置位，从其输出端Q输出高电平信号，并从反相输出端 
Figure GSB00000312778200123
输出低电平信号。以这种方式，将高电平信号提供给AND电路11中的一个的信号输入端，并且将低电平信号提供给AND电路12中的一个的信号输入端。此时，在低电平下获得驱动时钟信号(第二时钟信号)CK’。由此，将低电平信号提供给AND电路11中的另一个的信号输入端，并将高电平信号提供到AND电路 12中的另一个的信号输入端。由此，在低电平下获得AND电路11的输出，并且在高电平下获得AND电路12的输出。 
然后，如果驱动时钟信号CK’升高并在高电平下获得该信号，同时在高电平下获得输入信号IN，则将高电平信号提供给AND电路11中的另一个的信号输入端，并且将低电平信号提供给AND电路12中的另一个的信号输入端。由此，在高电平下获得AND电路11的输出，并且在低电平下获得AND电路12的输出。以这种方式，将高电平电压施加到推/挽电路的第一MOS晶体管T1n的栅极；将低电平电压施加到第二MOS晶体管T2n的栅极；并且获得从MOS晶体管T1n和T2n之间的连接触点处的输出端取出的输出信号OUT，作为其电平响应于输出时钟信号CK的信号。 
此后，当在高电平下获得复位信号RST时，将触发器FF’n复位，从其输出端Q输出低电平信号，并且从其反相输出端 
Figure GSB00000312778200131
输出高电平信号。以这种方式，将低电平信号提供给AND电路11中的一个的信号输入端，并将高电平信号提供给AND电路12中的一个的信号输入端。在低电平下获得AND电路11的输出，在高电平下获得AND电路12的输出，于是在低电平下获得来自输出端的输出信号OUT。 
如上所述，还是在该典型结构中，与图1A中所示结构的情况相同，如下提供结构。通过使用输出时钟信号CK以及另一个驱动时钟信号CK’作为时钟信号，与在高电平下获得输入信号IN的时刻相比，在高电平下获得驱动时钟信号CK’的时刻被更明显地延迟。然后，当在高电平下获得输入信号IN和驱动时钟信号CK’时，推/挽电路的第一MOS晶体管T1n导通，由此将电压施加到推/挽电路的第一MOS晶体管T1n的栅极的时间能设为比图8B所示的常规时间D1短的时间D2。以这种方式，可以抑制推/挽电路的第一MOS晶体管T1n的退化。 
现在，将对具体电路结构的实例进行说明，所述具体电路结构用 于实现构成根据本实施例的移位寄存器电路的信号保持部分。 
图4A是示出根据本实施例的信号保持部分的具体结构实例的电路图。 
图4B是用于说明图4A中的信号保持部分操作的时序图。 
在图4A中，示意性地示出构成信号保持部分的多个MOS晶体管的参考标记，同时为了简化省略了下标“n”。并且在以下说明中，省略了下标。 
每一个信号保持部分FFPn主要构成为具有：构成上述推/挽电路的第一MOS晶体管T1和第二MOS晶体管T2；以及六个MOS晶体管T11至T16。MOS晶体管T11至T16每一个都构成与上述的AND电路和置位/复位型触发器相似的功能。此外，构成推/挽电路的第一和第二MOS晶体管T1和T2形成本发明中的输出电路。 
这里，MOS晶体管T11形成本发明中的第三晶体管；MOS晶体管T12形成第四晶体管；MOS晶体管T15形成第五晶体管；MOS晶体管T16形成第六晶体管；并且MOS晶体管T14形成第七晶体管。 
在作为第三晶体管的MOS晶体管T11中，栅极连接到提供有输入信号IN的信号输入端(第一信号输入端)，并且漏极连接到高电位电源Vdd，其用作高电位侧的工作电压。此外，该MOS晶体管T11的源极连接到作为第四晶体管的MOS晶体管T12的栅极。 
MOS晶体管T12的漏极连接到第二时钟信号输入端，并且将与输出时钟信号(第一时钟信号)CK具有预定时序关系的驱动时钟信号(第二时钟信号)CK’提供给其，如之前描述的图2所示。此外，该MOS晶体管T12的源极连接到第一MOS晶体管T1的栅极。 
此外，该MOS晶体管T12的源极二极管式连接到高电位电源Vdd，并连接到作为第七晶体管的MOS晶体管T14的栅极，所述第七晶体管的漏极和源极连接在用作负载的MOS晶体管T13和用作在低电位侧获得的工作电压的低电位电源之间。然后，该MOS晶体管 T14的漏极连接到第二MOS晶体管T2的栅极。 
此外，在作为第五晶体管的MOS晶体管T15中，栅极连接到提供有复位信号RST的复位信号输入端(第二信号输入端)；漏极连接到MOS晶体管T11的源极；并且源极连接到低电位电源Vss。此外，在作为第六晶体管的MOS晶体管T16中，栅极连接到提供有复位信号RST的第二信号输入端RST；漏极连接到MOS晶体管T12的源极；并且源极连接到低电位电源Vss。 
图4A所示的电路结构与前述图1A所示的信号保持部分的方框图等效；MOS晶体管T11和T12各自具有与图1A的AND电路10等效的功能；并且MOS晶体管T13至T16各自具有与图1A的置位/复位型触发器FF’n等效的功能。此外，MOS晶体管T12的源极与图1A的触发器FF’n的输出端Q等效，并且MOS晶体管T14的漏极与图1A的触发器FF’n的反相输出端 
Figure GSB00000312778200151
等效。 
这里，所有上述八个MOS晶体管T1、T2以及T11至T16都由n沟道型非晶硅TFT构成。 
现在，将参考图4B的时序图对由此构造的信号保持部分FFPn的操作进行说明。 
首先，将高电平输入信号IN提供给连接到MOS晶体管T11的栅极的信号输入端(第一信号输入端)。以这种方式，MOS晶体管T11导通。将高电位电源Vdd提供给该MOS晶体管T11的漏极，因此MOS晶体管T11的源极的电位由于MOS晶体管T11的导通而升高。以这种方式，连接到MOS晶体管T11的源极的MOS晶体管T12的栅极电位升高，于是该MOS晶体管T12导通。 
MOS晶体管T12的漏极连接到第二时钟信号输入端，并且将驱动时钟信号(第二时钟信号)CK’提供给其。然后，在高电平下获得输入信号IN。在MOS晶体管T11导通的时刻在低电平下获得驱动时钟信号CK’，由此也在低电平下获得MOS晶体管T12的源极(等效 于输出端Q)。以这种方式，也在低电平下获得连接到MOS晶体管T12的源极的第一MOS晶体管T1的栅极。以这种方式，第一MOS晶体管T1截止。 
此外，也在低电平下获得连接到MOS晶体管T12的源极的MOS晶体管T14的栅极。以这种方式，MOS晶体管T14也截止。因此，通过高电位电源Vdd经由用作二极管(负载)的MOS晶体管T13在高电平下获得MOS晶体管T14的漏极(与反相输出端 
Figure GSB00000312778200161
等效)，并且也在高电平下获得连接到MOS晶体管T14的漏极的第二MOS晶体管T2的栅极。以这种方式，第二MOS晶体管T2导通。 
因此，在低电平下获得从第一和第二MOS晶体管T1和T2之间的连接触点处的输出端OUT取出的输出信号，所述低电平与提供给第二MOS晶体管T2的源极的低电位电源Vss等效。 
然后，在高电平下获得输入信号IN的同时，驱动时钟信号CK’升高并在高电平下获得该信号。然后，将高电平驱动时钟信号CK’提供给MOS晶体管T12的漏极。此时，MOS晶体管T12导通，由此在高电平下获得该MOS晶体管T12的源极(输出端Q)。以这种方式，第一MOS晶体管T1的栅极和MOS晶体管T14的栅极每一个都在高电平下获得，于是MOS晶体管T1和T14导通。 
当MOS晶体管T14导通时，构成从高电位电源Vdd经由MOS晶体管T13和T14到高电位电源VDD的电流路径，并且降低了MOS晶体管14的漏极(反向输出端 
Figure GSB00000312778200162
)。因此，在低电平下获得第二MOS晶体管T2的栅极。以这种方式，第二MOS晶体管T2截止。 
因此，输出从第一和第二MOS晶体管T1和T2之间的连接触点处的输出端取出的输出信号OUT，作为其电平响应于输出时钟信号(第一时钟信号)CK的信号，将所述输出时钟信号CK提供给连接到第一MOS晶体管T1的漏极的第二时钟信号输入端。即，在低电平下获得输出时钟信号CK的同时，在低电平下获得输出信号OUT。 
此外，当在高电平下获得输出时钟信号CK时，在高电平下获得输出信号OUT。此时，将低电平输入信号IN提供给MOS晶体管T11的栅极。然而，由于MOS晶体管T11的栅极的寄生电容而使电荷保持一段预定的时间。因此，不立即确立截止状态；使导通状态保持上述的一段预定的时间，然后确立截止状态。因此，在所述预定时间段内，保持MOS晶体管T11、T12以及T14的导通状态。以这种方式，使第一MOS晶体管T1的栅极保持在高电平下，第二MOS晶体管T2的栅极保持在低电平下，并且在高电平下获得输出信号OUT。 
此后，当将低电平驱动时钟信号CK’提供给MOS晶体管T12的漏极时，由于MOS晶体管T14和T1的栅极的寄生电容，而使电荷保持一段预定的时间。因此，这些MOS晶体管T14和T1都不立即截止；使导通状态保持上述的一段预定的时间，然后确立截止状态。因此，在所述预定时间段内，保持这些MOS晶体管T14和T1的导通状态。以这种方式，将输出信号OUT保持在高电平下。 
然后，当将高电平复位信号RST提供给连接到MOS晶体管T15和T16的栅极的第二信号输入端时，这些MOS晶体管T15和T16导通。以这种方式，MOS晶体管T15的漏极和MOS晶体管T16的漏极(输出端Q)每一个都在低电平下获得，使保持在MOS晶体管T12、T14和T1的栅极上的电荷快速放电，于是这些MOS晶体管T12、T14和T1截止。因此。在低电平下获得输出信号OUT。 
虽然在以上说明中每个MOS晶体管都是n沟道型，但是其也可以是p沟道型，只要每个这种MOS晶体管的导通/截止操作以与上述相同的方式进行即可。而且，该MOS晶体管可以既包括n沟道型又包括p沟道型。在这种情况下，适当地设置每个这种信号的电平，以便以与上述相同的方式进行每个MOS晶体管的导通/截止操作。 
如上所述，在本实施例中的信号保持部分FFPn中，如在图1A所示的结构中那样，通过使用两个时钟信号，即输出时钟信号(第一 时钟信号)CK和驱动时钟信号CK’(第二时钟信号)，使在高电平下获得驱动时钟信号CK’的时刻与在高电平下获得输入信号IN的时刻相比被更明显地延迟。以这种方式，可以将电压施加到构成推/挽电路的第一MOS晶体管T1n的栅极的时间设为时间D2，与常规结构的情况相比该时间要短。因此，可以抑制推/挽电路的第一MOS晶体管T1n的恶化。 
现在，将对通过级联根据本实施例的多个信号保持部分而构造的移位寄存器电路的结构进行说明。 
图5是示出使用根据本实施例的信号保持部分的移位寄存器电路的典型结构的电路图。 
图6是用于说明图5的移位寄存器电路操作的时序图。 
如图5所示，通过串联级联图1A、3A和4A所示的多个信号保持部分FFPn来构造根据本发明的移位寄存器电路。 
即，从外部取得第n级的信号保持部分FFPn的输出信号OUTn，并将获得的信号作为输入信号IN提供给第n+1级的信号保持部分FFPn+1的信号输入端(第一信号输入端)。此外，确立连接以使来自第n+1级的信号保持部分FFPn+1的输出信号OUTn+1作为复位信号RST反馈到第n级的信号保持部分FFPn的复位信号输入端(第二信号输入端)。这里，将预定起始信号ST提供给第一级的信号保持部分FFP1的信号输入端。此外，从外部将复位信号提供给最后一级的信号保持部分的触发器FFn的复位信号输入端。 
此外，例如，在移位寄存器电路需要“m”个输出级的情况下，使用m+1个级的信号保持部分，并且最后一级的信号保持部分用作虚拟部分以便可以将其最后一级的输出信号OUT作为复位信号RST提供给第m级的信号保持部分的复位信号输入端，而不向外输出输出信号OUT。 
此外，提供这样的结构，分别将第一输出时钟信号CK1和满足 以上对于第一输出时钟信号所述的条件的第一驱动时钟信号CK1’作为输出时钟信号(第一时钟信号)CK和驱动时钟信号(第二时钟信号)CK’提供给奇数信号保持部分FFP1、FFP3、…。此外，分别将具有上述第一输出时钟信号CK1的反相波形的第二输出时钟信号CK2和满足以上对于第二输出时钟信号所述的条件的第二驱动时钟信号CK2’作为输出时钟信号CK和驱动时钟信号CK’提供给偶数信号保持部分FFP2、FFP4、…。 
根据由此构造的移位寄存器电路，如在常规移位寄存器电路的情况下那样并如图6的时序图所示，在提供起始信号之后，依次传递(移位)高电平输出信号OUT1、OUT2、OUT3、OUT4、…，并与脉冲信号CK1和CK2的高电平施加时刻同步地将其输出。 
如上所述，在根据本发明的移位寄存器中，除输出时钟信号CK之外，另一驱动时钟信号CK’还用作时钟信号，并且与在高电平下获得输入信号IN的时刻相比，在高电平下获得驱动时钟信号CK’的时刻被更显著地延迟。以这种方式，与常规情况相比可以更加显著地降低将电压施加到推/挽电路的第一MOS晶体管T1的栅极的时间段，可以抑制MOS晶体管T1随时间的恶化，并且可以改善移位寄存器电路的长期可靠性。 
现在，将参考附图对根据本发明的移位寄存器电路的应用实例进行具体说明。 
图7A是示出将根据本发明的移位寄存器电路应用于其的液晶显示装置的整个结构的示意图。 
图7B是示出根据该应用实例的液晶显示装置的主要部分的结构的详图。 
这里，将对使用有源矩阵型液晶显示面板作为液晶显示装置的液晶显示装置进行说明。 
如图7A所示，根据该应用实例的液晶显示装置粗略地构成为具 有：液晶显示面板(显示装置)10；源极驱动器(信号驱动器；显示驱动装置)20；栅极驱动器(扫描驱动器；显示驱动装置)30；LCD控制器40；系统控制电路50；以及数字/模拟转换器(以下称作D/A转换器)60。 
现在，将在以下对构成元件进行说明。如图7B所示，液晶显示面板10构成为具有：液晶电容C1c，其由设置成矩阵形状的像素电极和设置成与像素电极相对的共用电极(共用电压Vcom)以及在像素电极和共用电极之间充电的液晶构成；其源极连接到像素电极的TFT(以下称作“像素晶体管TFT”)；扫描线Lg，其在矩阵的行方向上延伸并连接到多个像素晶体管TFT的栅极；以及信号线Ld，其在矩阵的列方向上延伸并连接到多个像素晶体管TFT的漏极。 
然后，将信号电压施加到通过稍后所述的源极驱动器20和栅极驱动器30选择的像素电极，从而控制液晶的设置，并显示和输出预定的图像信息。这里，Cs是充电电容，并且液晶电容C1c、充电电容Cs以及像素晶体管TFT构成液晶像素(显示像素)11。 
基于从稍后所述的LCD控制器40提供的水平控制信号，源极驱动器20将与图像信号R、G和B相对应的信号电压经由信号线Ld提供给像素电极。 
这里，如图7B所示，源极驱动器20示意性地构成为具有：采样保持电路22，其输入有R、G和B图像信号；以及移位寄存器21，其用于控制采样保持电路22的采样保持操作。依次将通过移位寄存器21而在预定方向上移位和输出的采样保持控制信号施加到采样保持电路22，从而将与所施加的R、G和B图像信号相对应的信号电压发送到液晶显示面板10的信号线Ld。 
另一方面，在栅极驱动器30中，基于从LCD控制器40提供的垂直控制信号，依次将扫描信号施加到扫描线Lg，并使其有效。然后，源极驱动器20执行线顺序驱动，将提供给信号线Ld的信号电压 施加(写入)到设置在与信号线Ld交叉的位置处的像素电极(显示像素)。 
如图7B所示，栅极驱动器30示意性地构造成具有移位寄存器31和缓冲器32。依次将通过移位寄存器31而在预定方向上移位和输出的控制信号作为预定的栅极信号施加到液晶显示面板10的扫描线Lg，从而驱动和控制像素晶体管ITFT，并且将通过源极驱动器20施加到信号线Ld的信号电压经由像素晶体管TFT施加到像素电极。 
LCD控制器40基于从系统控制电路50提供的水平同步信号HD、垂直同步信号VD和系统时钟SYSCK产生水平控制信号和垂直控制信号。然后，将所产生的控制信号分别提供给源极驱动器20和栅极驱动器30，从而进行控制以在预定的时刻将信号电压施加到像素电极，并且在液晶显示面板10上显示所需的图像信息。 
系统控制电路50将系统时钟SYSCK提供给源极驱动器20、LCD控制器40、D/A转换器60等，并将与该系统时钟SYSCK同步的水平同步信号HD和垂直同步信号VD提供给LCD控制器40。此外，由数字RGB信号形成的视频图像信号经由D/A转换器60作为模拟RGB信号(图像信号R、G和B)输出到源极驱动器20。 
即，LCD控制器40和系统控制电路50各自构成驱动控制信号产生装置，其基于经由接口(未示出)向外提供的视频图像信号产生用于将所需图像信息显示在液晶显示面板10上的各种控制信号，并且将所产生的控制信号输出到源极驱动器20和栅极驱动器30。 
在具有上述结构的液晶显示装置中，根据本发明的移位寄存器电路(图5)可以适当地用作设置在源极驱动器20中的移位寄存器21和设置在栅极驱动器30中的移位寄存器31。即，基于输出时钟信号CK1和CK2以及驱动时钟信号CK1’和CK2’，其每一个都具有预定周期，各自从上述信号保持部分FFPn(图1A、3A和4A)顺序输出的输出信号OUTn可以用作采样保持控制信号或输出到缓冲器32的 控制信号。 
这里，例如，在移位寄存器21和31中，可以将用于执行与根据本发明的移位寄存器电路相似操作的操作控制信号(输出时钟信号CK1和CK2、驱动时钟信号CK1’和CH2’、以及起始信号ST)构造成是通过LCD控制器40而产生和输出的。此外，可以利用其中通过LCD控制器40仅产生和输出起始信号ST的结构，产生输出时钟信号CK1和CK2以及驱动时钟信号CK1’和CK2’，并且省略对源极驱动器20和栅极驱动器30的举例说明。 
通过将根据本发明的这种移位寄存器电路用于液晶显示装置，当移位寄存器21和31以移位方式进行操作且执行上述线顺序驱动时，与常规情况相比可以更加显著地降低将电压施加到构成移位寄存器21和31的推/挽电路的第一MOS晶体管T1的栅极的时间段。以这种方式，可以抑制MOS晶体管T1的退化。而且，可以提供一种能够改善移位寄存器电路的长期可靠性并在很长的一段时间内减少或显示特性的失常或退化的液晶显示装置。 
此外，诸如由移位寄存器21和31构成的源极驱动器20和栅极驱动器30的驱动电路可以利用非晶硅TFT而整体形成在显示面板10的基板(TFT基板)上，并且能够促进液晶显示装置的成本和厚度的降低。 
虽然已经通过一个实施例对本发明进行了说明，但是本发明不限于上述的这样一个实施例。当然，可以进行各种修改和应用而不脱离本发明的精神。 
例如，作为例子提供图4A所示的电路结构，用于实现本发明的功能。只要能够实现相似的功能，就不需要电路系统，即，晶体管的数量或者其连接可以是不同的。 
此外，晶体管可以是p沟道型而不限于是n沟道型的非晶硅TFT。此外，可使用具有相同导电性的多晶硅TFT或者具有相同导电性的 ZnO-TFT等。 

Claims (29)

1.一种移位寄存器电路，其包括：
多级信号保持电路，将其级联以基于被提供的输入信号来保持信号，基于所保持的信号将输出信号输出，并且将所述输出信号作为输入信号输出到下一级，其中该所保持的信号是基于被提供的输入信号；
所述多级信号保持电路中的每一个被提供有两种类型的时钟信号，该两种类型的时钟信号由第一时钟信号和第二时钟信号构成，其中所述第二时钟信号的上升时刻处于所述第一时钟信号的下降时刻和所述第一时钟信号的上升时刻之间，并且所述多级信号保持电路中的每一个与所述第一时钟信号的下降时刻同步地被提供有所述输入信号，
所述多级信号保持电路中的每一个包括输出电路，所述输出电路在延迟了从施加所述输入信号的时刻到所述第二时钟信号的上升时刻为止的延迟时间的时刻，被提供有基于所保持的信号的信号，并且所述输出电路在响应于所述第一时钟信号的时刻输出所述输出信号。
2.如权利要求1所述的移位寄存器电路，其中所述多级信号保持电路中的每一个被提供有复位信号，其在与所述第一时钟信号的下降时刻同步的时刻将所保持的信号复位。
3.如权利要求2所述的移位寄存器电路，其中所述多级信号保持电路中的每一个还包括锁存器电路，其响应所述第二时钟信号在延迟了所述延迟时间的时刻保持所述输入信号并响应于所述复位信号将所保持的信号复位，以及
所述输出电路在响应于所述第一时钟信号的时刻将保持在所述锁存器电路中的所述信号作为所述输出信号输出。
4.如权利要求2所述的移位寄存器电路，其中所述多级信号保持电路中的每一个还包括锁存器电路，其保持所述输入信号并响应于所述复位信号将所保持的信号复位，以及
所述输出电路响应所述第二时钟信号在延迟了所述延迟时间的时刻将保持在所述锁存器电路中的所述信号作为所述输出信号输出。
5.如权利要求2所述的移位寄存器电路，其中所述复位信号是在获得所述第一时钟信号的反相的时刻施加的信号。
6.如权利要求2所述的移位寄存器电路，其中所述复位信号是从下一级的所述信号保持电路输出的所述输出信号。
7.如权利要求2所述的移位寄存器电路，其中所述输出电路具有至少一个晶体管，
所述晶体管仅在从施加所述输入信号的时刻延迟了所述延迟时间的时刻和施加所述复位信号的时刻之间导通。
8.如权利要求1所述的移位寄存器电路，其中，在所述多级信号保持电路当中，施加到偶数级的所述信号保持电路的所述两种类型的时钟信号是通过使施加到奇数级的所述信号保持电路的所述两种类型的时钟信号反相而获得的信号。
9.如权利要求1所述的移位寄存器电路，其中所述第二时钟信号是通过使所述第一时钟信号的相位移位以便延迟其上升时刻而获得的信号。
10.如权利要求1所述的移位寄存器电路，其中所述第二时钟信号的下降时刻同于或早于所述第一时钟信号的下降时刻。
11.如权利要求2所述的移位寄存器电路，其中所述输出电路包括：输出所述输出信号的输出端；第一晶体管，将所述第一时钟信号施加到该第一晶体管的漏极，并且其源极连接到所述输出端；以及第二晶体管，其漏极连接到所述输出端，并且其源极连接到低电位电源，
在从施加所述输入信号的时刻延迟了所述延迟时间的时刻和施加所述复位信号的时刻之间，将用于使所述第一晶体管导通的驱动信号提供给所述第一晶体管的栅极，并且将所述驱动信号的反相信号提供给所述第二晶体管的栅极。
12.如权利要求11所述的移位寄存器电路，其中所述多级信号保持电路中的每一个包括：
第一时钟信号输入端，其被提供有所述第一时钟信号；
第二时钟信号输入端，其被提供有所述第二时钟信号；
第一信号输入端，其被施加有所述输入信号；
第二信号输入端，其被施加有所述复位信号；
第三晶体管，其栅极连接到所述第一信号输入端，并且其漏极连接到高电位电源；
第四晶体管，其栅极连接到所述第三晶体管的源极，其漏极连接到所述第二时钟信号输入端，并且其源极连接到所述第一晶体管的栅极；
第五晶体管，其栅极连接到所述第二信号输入端，其漏极连接到所述第四晶体管的栅极，并且其源极连接到低电位电源；以及
第六晶体管，其栅极连接到所述第二信号输入端，其漏极连接到所述第一晶体管的栅极，并且其源极连接到所述低电位电源。
13.如权利要求1所述的移位寄存器电路，其中所述信号保持电路由具有单一导电性的多个场效应晶体管形成。
14.如权利要求13所述的移位寄存器电路，其中所述场效应晶体管是非晶硅薄膜晶体管。
15.一种移位寄存器电路，包括：
多级信号保持电路，其被提供有输入信号，并将其级联以基于所述输入信号将输出信号输出，并将所述输出信号作为输入信号提供给下一级，
其中所述多级信号保持电路中的每一个被提供有两种类型的时钟信号以及复位信号，所述两种类型的时钟信号由第一时钟信号和第二时钟信号构成，其中所述第二时钟信号的上升时刻处于所述第一时钟信号的下降时刻和所述第一时钟信号的上升时刻之间，并且所述多级信号保持电路中的每一个与所述第一时钟信号的下降时刻同步地被提供有所述输入信号，所述多级信号保持电路中的每一个包括：
锁存器电路，其响应所述第二时钟信号在延迟了从施加所述输入信号的时刻到所述第二时钟信号的上升时刻为止的延迟时间的时刻保持所述输入信号，并响应所述复位信号将所保持的输入信号复位；以及输出电路，其在响应于所述第一时钟信号的时刻将所保持的输入信号作为所述输出信号输出。
16.如权利要求15所述的移位寄存器电路，其中所述输出电路具有至少一个晶体管，以及
所述晶体管仅在从施加所述输入信号的时刻延迟了所述延迟时间的时刻和施加所述复位信号的时刻之间导通。
17.一种移位寄存器电路，包括：
多级信号保持电路，其被提供有输入信号，并将其级联以基于所述输入信号将输出信号输出，并将所述输出信号作为输入信号提供给下一级，
其中所述多级信号保持电路中的每一个被提供有两种类型的时钟信号以及复位信号，所述两种类型的时钟信号由第一时钟信号和第二时钟信号构成，其中所述第二时钟信号的上升时刻处于所述第一时钟信号的下降时刻和所述第一时钟信号的上升时刻之间，并且所述多级信号保持电路中的每一个与所述第一时钟信号的下降时刻同步地被提供有所述输入信号，所述多级信号保持电路中的每一个包括：
锁存器电路，其保持所述输入信号并响应所述复位信号将所保持的输入信号复位；以及输出电路，其相应所述第二时钟信号在延迟了从施加所述输入信号的时刻到所述第二时钟信号的上升时刻为止的延迟时间的时刻将所保持的输入信号作为所述输出信号输出。
18.如权利要求17所述的移位寄存器电路，其中所述输出电路具有至少一个晶体管，以及
所述晶体管仅在从施加所述输入信号的时刻延迟了所述延迟时间的时刻和施加所述复位信号的时刻之间导通。
19.一种显示驱动装置，其将用于显示所需图像的信号输出到具有为矩阵形状的多个显示像素的显示面板，该显示驱动装置包括：
移位寄存器电路，其依次输出控制信号，该些控制信号用于输出所述用于显示图像的信号，
其中所述移位寄存器电路包括多级信号保持电路，将其级联以基于被提供的输入信号来保持信号，基于所保持的信号将输出信号输出作为所述控制信号，并且将所述输出信号作为输入信号提供给下一级，其中该所保持的信号是基于被提供的输入信号，并且
所述多级信号保持电路中的每一个被提供有两种类型的时钟信号，该两种类型的时钟信号由第一时钟信号和第二时钟信号构成，其中所述第二时钟信号的上升时刻处于所述第一时钟信号的下降时刻和所述第一时钟信号的上升时刻之间，并且所述多级信号保持电路中的每一个与所述第一时钟信号的下降时刻同步地被提供有所述输入信号，
所述多级信号保持电路中的每一个具有输出电路，所述输出电路在延迟了从施加所述输入信号的时刻到所述第二时钟信号的上升时刻为止的延迟时间的时刻，被提供有基于所保持的信号的信号，并且所述输出电路在响应于所述第一时钟信号的时刻输出所述输出信号。
20.如权利要求19所述的显示驱动装置，其中所述多级信号保持电路中的每一个被提供有复位信号，其在与所述第一时钟信号的下降时刻同步的时刻将所保持的信号复位。
21.如权利要求20所述的显示驱动装置，其中所述复位信号是从下一级的所述信号保持电路输出的所述输出信号。
22.如权利要求20所述的显示驱动装置，其中所述输出电路具有至少一个晶体管，
所述晶体管仅在从施加所述输入信号的时刻延迟了所述延迟时间的时刻和施加所述复位信号的时刻之间导通。
23.如权利要求19所述的显示驱动装置，其中，在所述多级信号保持电路当中，施加到偶数级的所述信号保持电路的所述两种类型的时钟信号是通过使施加到奇数级的所述信号保持电路的所述两种类型的时钟信号反相而获得的信号。
24.如权利要求19所述的显示驱动装置，其中所述第二时钟信号是通过使所述第一时钟信号的相位移位以便延迟其上升时刻而获得的信号。
25.如权利要求20所述的显示驱动装置，其中所述输出电路包括：输出所述输出信号的输出端；第一晶体管，将所述第一时钟信号施加到该第一晶体管的漏极，并且其源极连接到所述输出端；以及第二晶体管，其漏极连接到所述输出端，并且其源极连接到低电位电源，
在从施加所述输入信号的时刻延迟了所述延迟时间的时刻和施加所述复位信号的时刻之间，将用于使所述第一晶体管导通的驱动信号提供给所述第一晶体管的栅极，并且将所述驱动信号的反相信号提供给所述第二晶体管的栅极。
26.如权利要求25所述的显示驱动装置，其中所述多级信号保持电路中的每一个包括：
第一时钟信号输入端，其被提供有所述第一时钟信号；
第二时钟信号输入端，其被提供有所述第二时钟信号；
第一信号输入端，其被施加有所述输入信号；
第二信号输入端，其被施加有所述复位信号；
第三晶体管，其栅极连接到所述第一信号输入端，并且其漏极连接到高电位电源；
第四晶体管，其栅极连接到所述第三晶体管的源极，其漏极连接到所述第二时钟信号输入端，并且其源极连接到所述第一晶体管的栅极；
第五晶体管，其栅极连接到所述第二信号输入端，其漏极连接到所述第四晶体管的栅极，并且其源极连接到低电位电源；以及
第六晶体管，其栅极连接到所述第二信号输入端，其漏极连接到所述第一晶体管的栅极，并且其源极连接到所述低电位电源。
27.如权利要求19所述的显示驱动装置，其中所述信号保持电路由具有单一导电性的多个场效应晶体管形成。
28.如权利要求27所述的显示驱动装置，其中所述场效应晶体管是非晶薄膜晶体管。
29.如权利要求28所述的显示驱动装置，其中所述显示驱动装置形成在与所述显示面板相同的基板上。
CN2007800005465A 2006-01-26 2007-01-25 移位寄存器电路以及显示驱动装置 Expired - Fee Related CN101326587B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP017563/2006 2006-01-26
JP2006017563A JP4654923B2 (ja) 2006-01-26 2006-01-26 シフトレジスタ回路、及び表示駆動装置
PCT/JP2007/051655 WO2007086601A1 (en) 2006-01-26 2007-01-25 Shift register circuit and display drive device

Publications (2)

Publication Number Publication Date
CN101326587A CN101326587A (zh) 2008-12-17
CN101326587B true CN101326587B (zh) 2011-09-28

Family

ID=37964907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800005465A Expired - Fee Related CN101326587B (zh) 2006-01-26 2007-01-25 移位寄存器电路以及显示驱动装置

Country Status (7)

Country Link
US (1) US7688933B2 (zh)
EP (1) EP1977428A1 (zh)
JP (1) JP4654923B2 (zh)
KR (1) KR100917637B1 (zh)
CN (1) CN101326587B (zh)
TW (1) TWI331339B (zh)
WO (1) WO2007086601A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5079425B2 (ja) * 2006-08-31 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
CN101206318B (zh) * 2006-12-22 2010-05-19 群康科技(深圳)有限公司 移位寄存器与液晶显示装置
GB2446187A (en) * 2007-01-30 2008-08-06 Sharp Kk A bidirectional scan pulse generator for an active matrix LCD display
CN101241766B (zh) * 2007-02-09 2010-12-08 群康科技(深圳)有限公司 移位寄存器及液晶显示装置
FR2920907B1 (fr) * 2007-09-07 2010-04-09 Thales Sa Circuit de commande des lignes d'un ecran plat a matrice active.
GB2459451A (en) 2008-04-22 2009-10-28 Sharp Kk A scan pulse shift register for an active matrix display
JP5434007B2 (ja) * 2008-08-01 2014-03-05 カシオ計算機株式会社 フリップフロップ回路、シフトレジスタ及び電子機器
CN101667400B (zh) * 2008-09-04 2011-09-28 联咏科技股份有限公司 液晶显示器的驱动装置
US8248356B2 (en) * 2008-10-24 2012-08-21 Au Optronics Corp. Driving circuit for detecting line short defects
TWI397037B (zh) * 2008-10-28 2013-05-21 Chunghwa Picture Tubes Ltd 顯示器源極驅動積體電路及其輸出控制電路
KR20220070340A (ko) * 2008-11-28 2022-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
US20100188379A1 (en) * 2009-01-23 2010-07-29 Himax Technologies Limited Display and Method for Driving the Same
US8890856B2 (en) * 2009-06-17 2014-11-18 Sharp Kabushiki Kaisha Display driving circuit, display device and display driving method
EP2455931A4 (en) 2009-07-15 2013-05-15 Sharp Kk SCREEN SIGNAL PLANT DRIVE SWITCHING AND DISPLAY DEVICE THEREFOR
WO2011065045A1 (ja) 2009-11-30 2011-06-03 シャープ株式会社 走査信号線駆動回路およびこれを備えた表示装置
US8102962B2 (en) * 2010-01-11 2012-01-24 Au Optronics Corporation Bidrectional shifter register and method of driving same
KR101939233B1 (ko) * 2012-05-11 2019-04-10 엘지디스플레이 주식회사 영상표시장치 및 그 구동방법
KR101463031B1 (ko) * 2012-09-27 2014-11-18 엘지디스플레이 주식회사 쉬프트 레지스터
CN103928001B (zh) * 2013-12-31 2016-12-07 上海天马微电子有限公司 一种栅极驱动电路和显示装置
TWI695383B (zh) * 2014-12-25 2020-06-01 日商半導體能源研究所股份有限公司 移位暫存器、半導體裝置及電子裝置
CN104680991B (zh) * 2015-03-03 2017-03-08 深圳市华星光电技术有限公司 用于goa架构液晶面板的电平移位电路及电平移位方法
CN104900210B (zh) * 2015-06-30 2017-09-26 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
KR102596875B1 (ko) * 2016-11-23 2023-11-01 삼성전자주식회사 플립 플롭
TWI651704B (zh) * 2017-07-20 2019-02-21 友達光電股份有限公司 面板驅動電路及面板驅動方法
CN114333666B (zh) 2020-09-30 2024-01-23 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法和显示面板
KR20230027439A (ko) * 2021-08-19 2023-02-28 주식회사 엘엑스세미콘 전원관리회로 및 이의 구동방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1116752A (zh) * 1993-10-28 1996-02-14 Rca汤姆森许可公司 用作液晶显示器的选行扫描器的移动位寄存器
CN1135625A (zh) * 1995-03-06 1996-11-13 汤姆森多媒体公司 晶体管在低占空因数情况下工作的移位寄存器
CN1609939A (zh) * 2003-01-25 2005-04-27 夏普株式会社 移位寄存器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222082A (en) * 1991-02-28 1993-06-22 Thomson Consumer Electronics, S.A. Shift register useful as a select line scanner for liquid crystal display
US5166960A (en) * 1992-04-20 1992-11-24 Xerox Corporation Parallel multi-phased a-Si shift register for fast addressing of an a-Si array
JP3680601B2 (ja) * 1998-05-14 2005-08-10 カシオ計算機株式会社 シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置
JP3823614B2 (ja) * 1999-07-01 2006-09-20 カシオ計算機株式会社 シフトレジスタ及び電子装置
JP3858136B2 (ja) * 1999-08-20 2006-12-13 カシオ計算機株式会社 シフトレジスタ及び電子装置
JP3873165B2 (ja) * 2000-06-06 2007-01-24 カシオ計算機株式会社 シフトレジスタ及び電子装置
JP4501048B2 (ja) 2000-12-28 2010-07-14 カシオ計算機株式会社 シフトレジスタ回路及びその駆動制御方法並びに表示駆動装置、読取駆動装置
JP4593071B2 (ja) * 2002-03-26 2010-12-08 シャープ株式会社 シフトレジスタおよびそれを備えた表示装置
KR20040097503A (ko) * 2003-05-12 2004-11-18 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
US7486269B2 (en) * 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same
US7446748B2 (en) 2003-12-27 2008-11-04 Lg Display Co., Ltd. Driving circuit including shift register and flat panel display device using the same
KR101023726B1 (ko) 2004-03-31 2011-03-25 엘지디스플레이 주식회사 쉬프트 레지스터
KR200379693Y1 (ko) 2004-06-18 2005-03-23 슈퍼노바 옵토일렉트로닉스 코포레이션 백색광 발광 다이오드의 수직 전극 구조
KR101137880B1 (ko) * 2004-12-31 2012-04-20 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 구동 방법
JP4899327B2 (ja) * 2005-03-15 2012-03-21 カシオ計算機株式会社 シフトレジスタ回路及びその駆動制御方法並びに駆動制御装置
US7286627B2 (en) * 2005-07-22 2007-10-23 Wintek Corporation Shift register circuit with high stability

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1116752A (zh) * 1993-10-28 1996-02-14 Rca汤姆森许可公司 用作液晶显示器的选行扫描器的移动位寄存器
CN1135625A (zh) * 1995-03-06 1996-11-13 汤姆森多媒体公司 晶体管在低占空因数情况下工作的移位寄存器
CN1609939A (zh) * 2003-01-25 2005-04-27 夏普株式会社 移位寄存器

Also Published As

Publication number Publication date
KR20080023678A (ko) 2008-03-14
CN101326587A (zh) 2008-12-17
JP4654923B2 (ja) 2011-03-23
WO2007086601A1 (en) 2007-08-02
TWI331339B (en) 2010-10-01
US20070171179A1 (en) 2007-07-26
EP1977428A1 (en) 2008-10-08
KR100917637B1 (ko) 2009-09-17
TW200735114A (en) 2007-09-16
US7688933B2 (en) 2010-03-30
JP2007200452A (ja) 2007-08-09

Similar Documents

Publication Publication Date Title
CN101326587B (zh) 移位寄存器电路以及显示驱动装置
CN108648718B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US9747854B2 (en) Shift register, gate driving circuit, method for driving display panel and display device
US10095058B2 (en) Shift register and driving method thereof, gate driving device
CN109658865B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US20200152283A1 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
CN102598145B (zh) 移位寄存器以及具备它的扫描信号线驱动电路和显示装置
US7492853B2 (en) Shift register and image display apparatus containing the same
US7733320B2 (en) Shift register circuit and drive control apparatus
CN102013244B (zh) 液晶显示器驱动电路及相关驱动方法
US9666140B2 (en) Display device and method for driving same
US20100321372A1 (en) Display device and method for driving display
US20180053471A1 (en) Shift register module and display driving circuit thereof
US20130301793A1 (en) Shift register circuit
US7746314B2 (en) Liquid crystal display and shift register unit thereof
US20170309243A1 (en) Shift register unit and driving method thereof, gate driving apparatus and display apparatus
TWI486695B (zh) 液晶顯示面板以及顯示驅動方法
US10748465B2 (en) Gate drive circuit, display device and method for driving gate drive circuit
KR20210011025A (ko) 시프트 레지스터 유닛, 게이트 구동 회로, 디스플레이 장치, 및 구동 방법
TWI415083B (zh) A semiconductor integrated circuit and a semiconductor integrated circuit for driving a liquid crystal display
CN109389926B (zh) 移位寄存器、栅极驱动电路、阵列基板
CN101409055B (zh) 平面显示器及其驱动方法
US20090213101A1 (en) Display Device and Electronic Apparatus
US7512855B2 (en) Shift register circuit
CN110956915B (zh) 栅极驱动单元电路、栅极驱动电路、显示装置和驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110928

Termination date: 20160125

EXPY Termination of patent right or utility model