CN101351759B - 用于在独立的频率及/或电压操作集成电路的组件的方法及电脑系统 - Google Patents

用于在独立的频率及/或电压操作集成电路的组件的方法及电脑系统 Download PDF

Info

Publication number
CN101351759B
CN101351759B CN2006800503432A CN200680050343A CN101351759B CN 101351759 B CN101351759 B CN 101351759B CN 2006800503432 A CN2006800503432 A CN 2006800503432A CN 200680050343 A CN200680050343 A CN 200680050343A CN 101351759 B CN101351759 B CN 101351759B
Authority
CN
China
Prior art keywords
logic
frequency
logic core
voltage
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800503432A
Other languages
English (en)
Other versions
CN101351759A (zh
Inventor
S·A·怀特
W·A·休斯
P·E·马德里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN101351759A publication Critical patent/CN101351759A/zh
Application granted granted Critical
Publication of CN101351759B publication Critical patent/CN101351759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

可将集成电路及处理器的多个逻辑核心(120)配置成在频率及电压下相互独立地工作(operate)。此外，诸如被设定成与逻辑核心接口连接的公共桥接器(110)等的其他组件可在独立于逻辑核心工作的电压及频率的电压及频率下工作。可为了其中包括电源管理(power management)及温度控制的各种理由而独立地调整逻辑核心的工作频率及(或)电压。在控制器与逻辑核心间的接口处的逻辑电路可将逻辑信号自一个电压及(或)频率转换至另一个电压及(或)频率，以便在桥接器及逻辑核心在不同的电压及(或)频率下工作时，可进行以上两者间的通信。

Description

用于在独立的频率及/或电压操作集成电路的组件的方法及电脑系统
技术领域
本发明为有关集成电路的领域，且尤为有关集成电路中在独立的频率及(或)电压下工作的元件的操作及其间的通信。 
背景技术
通常可由主机板上设于诸如微处理器等的集成电路(IC)之外的电路执行集成电路的工作电压的调整，其原因的一部分是需要较大的电容值，因而可能占用集成电路晶粒上过大的面积。可经由数个封装件管脚(package pin)将稳压器的输出电压电平下的电力供应到其中包括集成电路的处理器核心的内部电路。采用上述方式部分是为了降低通到内部电路的任何特定管脚及(或)线路的电流处理要求。一般而言，可在内部连接供电线路，使核心及其他元件在公共电压电平下工作。 
通常，复杂的逻辑核心设计在集成电路内的某些点上产生大量的热，尤其该逻辑核心在高时钟频率下工作时更是如此。集成电路的封装以及器件及系统的冷却机制可确定该集成电路的最大工作频率，该集成电路可在该最高频率下工作，而在发热最明显的一些点上不超过其指定的最高工作温度。集成电路制造商可针对特定的器件而指定最高封装温度(package temperature)，该特定的器件可在该最高封装温度之下正确且可靠地持续工作。 
因为诸如微处理器等复杂的集成电路经常是高成本的，所以通常希望使集成电路不会因过热而受损。温度传感器通常被设置在包含复杂集成电路的系统内的许多位置，以便在这些位置上量测周围温度。由于经常被用来将复杂集成电路并入到系统的方法(例如，将集成电路焊接到主机板，或将集成电路插入主机板上的插座)、以及将散热片及(或)其他冷却器件直接附着在芯片上，所以通常将温度传感器设置在集成电路本身以外的位置上。因此，通常必须自远离集成电路表面的某一点上的实际温度量测以外插法估计集成电路封装件的温度。如果将保守的演算法用来执行该估计，则所得到的温度估计值可能显著高于 集成电路的实际温度。 
一般的系统可使用此种估计的集成电路封装温度以控制供应到整个系统或至少供应到集成电路的电力。例如，可将温度传感器的输出与一个”跳脱点(trip point)”值比较，且于到达该值时，可产生使系统供电被关闭的信号。此种系统确实保护了集成电路，但可能对使用者造成不便，因为使用者经常无法得知即将关闭电源的预警，且使用者可能已输入了大量的数据但最近尚未将数据储存到永久性储存器件。此外，如前文所述，因为关闭电源的机制可能根据对芯片的实际温度的保守性估计，而使所有此种电源关闭可能是不必要的。 
为了减少使用者数据丧失的可能性，系统可采用被配置成在稍微低于电源关闭温度的温度时即被触发的第二跳脱点电路。在此种系统中，该较低温电路可被用来启动通知使用者的动作，让使用者得知系统的电源即将关闭且该使用者应采取适当的行动以确保任何未受到保护的数据。虽然该机制可协助保护使用者的数据，但是在温度游移在两个跳脱点间的范围而未实际到达电源关闭点的情形中，该机制也可能造成困扰。无论是何种情形，一旦已到达了电源关闭界限，使用者在其系统有足够的时间冷却且能重新启动之前，将无法使用其系统。 
发明内容
根据本发明的一个实施例，处理器或其他集成电路可包含多个逻辑核心，每一个逻辑核心可配置成独立于其他逻辑核心而在频率及电压下工作。换言之，可将处理器的每一个逻辑核心配置成：在特定电压及频率下工作，而不必顾及该处理器中的其他逻辑核心是否也在该相同的电压及(或)频率下工作。可针对其中包括电源管理及温度管理的各种理由而调整此种多核心集成电路中的逻辑核心的工作电压及频率。例如，在某些情况中，可将处理器的一个或多个核心调整成在较低的频率及(或)电压下工作，以便节省电力。此外，并非仅仅地停止对在过热的状态下工作的处理器供电(如同现有技术通常执行的)，而是可将该处理器中的一个或多个逻辑核心调整成在较低的频率及(或)电压下工作，使该处理器可产生较少的热，因而可使该处理器冷却到可接受的工作温度。例如，处理器，或其他集成电路，可具有预定的最高 工作温度，超过该温度时，处理器的性能可能会不稳定，或可能使处理器受损。如果确定该处理器的当前温度处于、高于、或接近该最高工作温度，则可将该处理器的一个或多个逻辑核心，或其他集成电路，调整成在较低的频率及(或)电压下工作，以便降低该处理器的工作温度。 
此外，处理器或其他集成电路亦可包含可与该处理器的逻辑核心通信或接口连接的桥接、路由、或其他公共逻辑电路。例如，北桥(Northbridge)单元是许多处理器的常见组件，且可包含一些独立的接口，用以与集成电路的多个逻辑核心通信，并将来自多个逻辑核心的通信绕送(route)到该集成电路外部的其他的子系统、组件、或周边器件。当单一处理器的多个核心配置成在独立的频率及电压下工作时，可将此种公共桥接逻辑配置成使用不同的电压电平及(或)时钟频率而与每一个逻辑核心通信。因此，可将公共桥接逻辑使用的电压及频率的调整包含作为改变的核心集成电路中的逻辑核心的工作特性(亦即，电压及频率)的部分。此外，可将该公共桥接逻辑配置成在独立于逻辑核心的当前工作电压及频率的电压及频率下工作。换言之，可将该公共桥接逻辑配置成在不同于各自的逻辑核心目前可工作的任何特定电压或频率的频率及电压下工作。 
在某些实施例中，例如微处理器等的集成电路可包含配置成确定及(或)回报处理器的当前工作温度的温度传感器。在某些实施例中，集成电路可包含诸如用于每一个逻辑核心的一个传感器的多个温度传感器，用以提供处理器的多个区域的各自的或局部的工作温度。例如，在一个实施例中，可能可以降低多个逻辑核心中的一个特定逻辑核心的工作电压及(或)频率，以便根据该处理器的诸如每一个各自的逻辑核心等的多个区域的温度量测值(temperature measurement)而降低该处理器上的被确定的“热点(hot spot)”的温度。然而，在其他实施例中，可以只整体性地对集成电路量测单一的工作温度，或者可计算该处理器的不同区域的各自的温度量测值的平均值或总值，以便确定该处理器的单一的整体工作温度。 
在某些实施例中，可一起降低该处理器的所有逻辑核心的工作电压及(或)频率，以便诸如降低该处理器的工作温度，或降低该处理器的 整体电力消耗。在其他实施例中，可降低各自的逻辑核心的工作电压及(或)频率。例如，当侦测到该处理器的过度高于最优工作温度时，可以只将多个逻辑核心中的一个逻辑核心调整成在较低的电压及(或)频率下工作，以便降低该处理器的整体工作温度。在该例子中，如果降低单一逻辑核心的工作电压及(或)频率未能充分地降低该处理器的整体工作温度，则可降低额外的逻辑核心的工作电压及(或)频率，以便进一步降低该处理器的工作温度。 
在另一个例子中，如果集成电路的电力消耗高于优选的电力消耗，则可降低处理器中的逻辑核心中的单一逻辑核心的工作电压或频率，以便降低该处理器的整体电力消耗。如有必要(或所需)，则亦可同时或接续地降低其他逻辑核心的工作电压及(或)频率，以便进一步降低整体电力消耗。在某些实施例中，可随机地选择要被调整的逻辑核心、或多个逻辑核心中要被降低工作电压及(或)频率的逻辑核心的顺序。然而，在其他实施例中，可诸如根据逻辑核心的预期目的、或逻辑核心在处理器内的位置等其他的因素而选择哪一个逻辑核心应被调整成在较低的电压及(或)频率下工作。 
因为逻辑核心的工作频率与该逻辑核心的工作电压有关，所以当调整逻辑核心工作电压以便诸如降低工作温度时，也可调整该逻辑核心的工作频率。例如，如果逻辑核心的工作电压被降低到与当前工作频率不相容的电平，则亦可相应地调整该逻辑核心的工作频率。 
此外，在某些实施例中，当调整集成电路中的一个或多个逻辑核心的工作电压及(或)频率时，亦可调整与该处理器的逻辑核心接口连接的公共桥接器、接口、或其他组件的工作频率及(或)电压。例如，如果公共桥接器接口连接每一个逻辑控制器，则当逻辑核心中的一个逻辑核心的工作频率及(或)电压改变时，可调整该公共桥接器仅或仅该公共桥接器的部分的频率及(或)电压。在某些实施例中，可将诸如北桥单元等的单一公共桥接器配置成接口连接处理器或其他集成电路的多个逻辑核心，且可将该公共桥接器的工作电压及(或)频率调整成与其接口连接的每一个元件的工作电压及(或)频率相容。 
例如，在一个实施例中，公共桥接器可包含多个端口或接口，而每一个端口或接口可与处理器的多个逻辑核心中的一个不同的逻辑核 心通信，且可将每一个端口的工作频率及(或)电压调整成与该特定端口通信的各别逻辑核心的工作电压及(或)频率相容。在其他实施例中，可将公共桥接器的单一整体的工作电压及(或)频率调整成与该处理器的所有逻辑核心的工作电压及(或)频率相容。例如，可将控制器的工作频率调整成高于该处理器中的所有逻辑核心的当前工作频率。在某些实施例中，可将该控制器的工作频率调整成为一个或多个逻辑核心的工作频率的整数倍。在其他实施例中，可将该控制器的工作频率调整成高于逻辑核心的工作频率，且不必然是逻辑核心的工作频率的倍数。 
在某些实施例中，多核心处理器亦可包含电路，该电路配置成：当公共桥接器与逻辑核心在不同的电压及(或)频率下工作时，转换在该公共桥接器与逻辑核心中的一个或多个逻辑核心之间传送的数据及(或)控制信号。例如，该处理器可包含电压转换电路，该电压转换电路配置成调整用于该公共桥接器与该处理器的逻辑核心间的一个或多个通信信号或线路的电压电平。此外，在某些实施例中，该处理器可包含配置成转换在不同频率下工作的该公共桥接器与逻辑核心之间传送的数据的电路。在另外的其他实施例中，可将用于公共桥接接口与逻辑核心间的通信的逻辑协定设计成及(或)配置成考虑到频率的差异，且因而考虑到该公共桥接接口与该逻辑核心间的通信的时钟时序的差异。 
在某些实施例中，一种系统包含多核心处理器，或其他多核心集成电路，其中包括多个逻辑核心，每一个逻辑核心配置成相互独立地在电压下工作，该系统亦可包含配置成将一个范围的电压供应到该处理器的逻辑核心的一个或多个稳压器。在一个实施例中，该系统可包含用于该处理器的每一个逻辑核心的各自的稳压器(voltage regulator)。然而，在其他实施例中，该系统可只包含配置成将一个范围的电压运送到该处理器的单一稳压器，但是该系统亦可包含配置成对来自该稳压器的单一电压信号进行分割及(或)分压(split and/or divide)的电路，且该电路将每一个电压信号可代表不同电压的各自的电压信号运送到该处理器的不同的逻辑核心。在某些实施例中，该稳压器及任何电压信号分压及电压转换电路可被设于该处理器中，或为该处理器的部分，而在其他实施例中，该稳压器及任何伴随的信号分压或转换电路可在该处理器的外部。在其他额外的实施例中，一个或多个稳压器可在该 处理器的外部，而任何伴随的信号分压或转换电路的部分或全部可以是该处理器的部分。 
同样地，一种系统包含其中包括配置成相互独立地在频率下工作的多个逻辑核心的多核心集成电路，该系统亦可包含作为处理器的部分或在处理器的外部的一个或多个时钟频率信号产生器，一个或多个时钟频率信号产生器配置成将一个范围的时钟频率或频率信号供应到该处理器。如同前文所述的稳压器及任何伴随的信号分压或调整电路，根据各实施例，时钟频率产生器及伴随的信号分压或转换电路可以是该处理器的部分，或是在该处理器的外部，或是部分在该处理器的内部且部分在该处理器的外部的组合。 
在某些实施例中，配置成控制逻辑核心及(或)通信控制器的工作电压及频率的逻辑电路或固件可被设于该处理器中。然而，在其他实施例中，该电路或固件可被设于该处理器之外，但是可将该电路或固件配置成接口连接该处理器中的诸如逻辑核心及(或)通信控制器等的各种元件。 
附图说明
图1是根据一个实施例而包含配置成在独立的电压及(或)频率下工作的多个逻辑核心的集成电路的方块图。 
图2A是以电源管理逻辑控制多个逻辑核心中的每一个逻辑核心的工作电压及(或)频率的多核心集成电路的一个实施例的方块图。 
图2B是根据一个实施例而配置成调整多核心集成电路的逻辑核心的工作电压及(或)频率的温度控制逻辑的方块图。 
图2C是根据一个实施例而配置成调整多核心集成电路的逻辑核心的工作电压及(或)频率的温度控制软件的方块图。 
图3是根据一个实施例而包含电压及(或)频率转换逻辑的多核心集成电路的方块图。 
图4是根据一个实施例而独立地调整多核心集成电路的逻辑核心的工作频率的方法的一个实施例的流程图。 
图5是用来独立地调整多核心集成电路的逻辑核心的工作电压的方法的一个实施例的流程图。 
图6是经由独立地调整多核心集成电路的逻辑核心的工作电压及(或)频率而降低该集成电路的工作温度的方法的一个实施例的流程图。 
图7是经由独立地调整多核心集成电路的逻辑核心的工作电压及(或)频率而提高该集成电路的工作温度的方法的一个实施例的流程图。 
图8是可实施独立地调整多核心集成电路的逻辑核心的工作特性的电脑系统的一个实施例的方块图。 
虽然易于对本发明作出各种修改及替代形式，但是将以图式举例的方式示出本发明的一些特定实施例，且本说明书已详细说明了这些特定实施例。然而，我们当了解，本发明的图式及详细说明的用意并非将本发明限于所揭示的特定形式，相反地，本发明将涵盖在最后权利要求书所界定的本发明精神及范围内的所有修改、等效方式、及替代方式。请注意，本说明书所用的标题只是为了组织上的目的，并非用来限制或诠释说明或权利要求书。此外，请注意，在本申请案全文的用法中，措词“可能”(“may”)是一种容许性的用法(亦即，其意义为具有可能性)，而不是一种强制性的用法(亦即，其意义为必须)。措词“包括”(“include”)及其衍生语意指“包括但不限于”(“including，but not limited to”)。术语“被连接”(“connected”)意指“直接地或间接地被连接”，且术语“被耦合”(“coupled”)意指“直接地或间接地被耦合”。 
具体实施方式
处理器或其他集成电路可包含配置成在独立的电压电平及频率下工作的多个逻辑核心。此外，处理器或集成电路可包含配置成与该处理器的其中包含一个或多个逻辑核心的各元件通信的公共桥接器或接口单元。配置成与在独立的电压及(或)频率下工作的各逻辑核心通信的该公共桥接单元、接口单元、或其他组件亦可被设定成与该处理器外部的诸如存储器、额外的通信总线、及(或)其他周边器件等的元件通信。可将具有一个或多个多核心处理器(每一个多核心处理器包含多个可独立控制(工作频率及电压)的逻辑核心)的系统配置成自动调整一个或多个逻辑核心的工作电压及(或)频率，以便进行电源管理，或控制该系统的工作温度。 
例如，图1是根据一个实施例而包含多核心集成电路(100)的系统的方块图。如前文所述，一个集成电路可包含诸如逻辑核心(120A)及(120B)等的多个逻辑核心，每一个逻辑核心可配置成在独立的电压及频率下工作。换言之，每一个逻辑核心可以独立于诸如逻辑核心(120B)等的其他逻辑核心的工作电压及(或)频率的方式在电压及(或)频率下工作。虽然图1示出集成电路(100)包含两个逻辑核心，但是其他实施例可能涉及其中包含额外的逻辑核心的集成电路或多核心处理器。在某些实施例中，集成电路(100)可代表多核心处理器，且逻辑核心(120A)及(120B)可代表用来执行被供应到集成电路(100)的指令的处理器核心。一般而言，可将本说明书中述及的系统、方法、及技术应用于其中包含任何数目的配置成在独立的电压及(或)频率下工作的逻辑核心的系统或器件。例如，根据某些实施例，处理器可包含配置成在相互独立的频率及电压下工作的多个逻辑核心或处理器核心。在其他实施例中，集成电路可包含两个或更多个逻辑核心，其中每一个逻辑核心的可配置成在独立于其他逻辑核心或其他组件的工作频率或电压的频率及电压下工作。 
此外，如图1所示，多核心集成电路或处理器可包含诸如公共桥接逻辑(110)等的公共桥接器或接口单元，该公共桥接逻辑(110)配置成与逻辑核心以及在集成电路(100)内部或外部的诸如总线(150)、周边器件(160)、及(或)存储器子系统(170)等的其他元件或周边器件通信。在某些实施例中，可将公共桥接逻辑(110)配置成在不同于且独立于逻辑核心(120A)及(120B)的工作电压或频率的电压或频率下工作。在某些实施例中，公共桥接逻辑(110)的工作电压及频率可与逻辑核心(120A)及(120B)的工作电压及(或)频率相关或相依。例如，在某些实施例中，公共桥接逻辑(110)可以总是在至少相同于且可能高于逻辑核心(120A)及(120B)中的任何逻辑核心的当前最高工作频率的频率下工作。因为逻辑核心的工作频率通常与该逻辑核心的工作电压电平相关，所以在某些实施例中，逻辑核心(120A)及(120B)的工作频率可与其工作电压相依。 
此外，在某些实施例中，包含一个或多个多核心集成电路的系统亦可包含诸如配置成将一个范围的电压供应到该集成电路的稳压器(130)等的一个或多个稳压器，且在某些实施例中，可将一个或多个稳 压器配置成将独立的电压供应到该集成电路的每一个逻辑核心。此外，在某些实施例中，稳压器(130)亦可将一个范围的电压供应到公共桥接逻辑(110)。同样地，包含一个或多个多核心集成电路的一个系统亦可包含诸如频率调整器(140)等的一个或多个频率调整器，一个或多个频率调整器配置成将时钟频率信号供应到诸如逻辑核心(120A)及(120B)等的逻辑核心。在某些实施例中，亦可将频率调整器(140)配置成将时钟频率信号供应到公共桥接逻辑(110)。频率调整器(140)可包含各种时钟频率来源中的诸如锁相回路(Phase Locked Loop；简称PLL)等的任何时钟频率来源，用以产生参考时钟频率信号。此外，在某些实施例中，频率调整器(140)可包含配置成将一个时钟频率信号分割或分频成多个各自的信号的时钟频率树(clock tree)或其他电路，且可包含多个时钟频率来源，用以供应具有不同频率的多个独立的时钟频率信号。 
在某些实施例中，可由独立的稳压器及(或)频率产生器控制诸如北桥单元等的公共桥接器、接口单元、或其他公共桥接逻辑。根据某些实施例，使接口连接多个逻辑核心的公共桥接器在独立于每一个逻辑核心的电压及(或)频率下工作时，可让核心在较低的电压及频率下工作，同时在较逻辑核心高的电压及(或)频率下操作该公共桥接器，因而将该公共桥接器上的任何可能的瓶颈最小化。通过使该公共桥接器在比核心的工作频率高的频率下工作，亦可让该公共桥接器在为该公共桥接器的主要工作频率的分数(divider)的频率下进行通信，而在每一个核心的各别频率下与核心通信，因而无须将多个频率供应到该公共桥接器。 
根据某些实施例，可将频率调节器(frequency regulator)(140)配置成将一个或多个电压供应到公共桥接逻辑(110)。例如，可将公共桥接逻辑(110)配置成接口连接集成电路(100)中的每一个逻辑核心(120)，因而可诸如自稳压器(130)以一个或多个电压供应公共桥接逻辑(110)。同样地，在某些实施例中，可将频率调整器(140)配置成将一个或多个频率或时钟频率信号供应到公共桥接逻辑(110)。可将公共桥接逻辑(110)配置成使用与逻辑核心相同的逻辑电平及(或)时钟频率时序而与该逻辑核心接口连接，因而可以多个电压及(或)频率供应公共桥接逻辑(110)，以便可让公共桥接逻辑(110)使用与每一个各别的逻辑核心相同 的各自的电压及时钟频率时序而与每一个逻辑核心通信。或者，在某些实施例中，可将公共桥接逻辑(100)配置成只接收单一电压及(或)单一频率信号。在此种实施例中，可将公共桥接逻辑(110)配置成判接口连接各自的逻辑核心，即使该逻辑核心可在与公共桥接逻辑(110)不同的电压电平或频率下工作，也可接口连接该逻辑核心。例如，可以至少相同于逻辑核心(120A)的电压的电压供应公共桥接逻辑(110)，且同样地可以至少相同于逻辑核心(120A)的当前工作频率的频率或时钟频率信号供应公共桥接逻辑(110)，且可将公共桥接逻辑(110)与逻辑核心(120A)间的接口配置成：转换公共桥接逻辑(110)与逻辑核心(120A)在不同的逻辑电平及(或)不同的频率下的诸如一条或多条控制线上的信号等的通信。 
在一个实施例中，每一个逻辑核心(120)及公共桥接逻辑(110)可以彼此独立的方式接收各别的供应电压及时钟频率。例如，可产生一些不同的电压且(或)将电压稳压，并经由多个连线将电压输入到集成电路(100)。或者，单一电压可被输入到集成电路(100)，且被在内部修改，以便产生所需的电压。同样地，可在芯片外部或内部产生具有不同频率的多个时钟频率信号，且将时钟频率信号耦合到各自的逻辑核心(120)及(或)公共桥接逻辑(110)。在一个实施例中，可将具有单一频率的时钟频率信号耦合到各逻辑核心(120)，且每一个核心可产生自该信号衍生的特定的内部工作频率。 
虽然前文中的说明为根据某些实施例而述及独立地控制多核心处理器中的多个逻辑核心的工作电压及(或)频率，但是本说明书中述及的独立控制各工作电压及(或)频率的系统、方法、及技术亦可适用于其中包含配置成在独立的工作电压及(或)频率下工作的多个电路区域或部分的任何集成电路及组件。例如，可将配置成接口连接多个组件或与多个组件通信的控制器、桥接器、或其他组件配置成独立地控制这些接口的频率及(或)电压。此外，可将本说明书中述及的方法、技术、及系统用来响应单一电路或一组被接口连接的组件的工作温度改变而独立地控制该电路或该组组件的不同点上的工作电压及(或)频率。 
图2A示出其中包含多核心集成电路(100)的系统的一个实施例的方块图。在图2A所示的实施例中，可将电源管理逻辑(200)配置成控 制集成电路(100)的多个逻辑核心(120)的每一个逻辑核心的诸如工作电压及(或)工作频率等的工作特性。例如，图2A可代表诸如可包含电源管理逻辑(200)的膝上型电脑、手持电脑、或个人数位助理(PDA)等的以电池供电的运算器件的电路的一部分。在该例子中，可将电源管理逻辑(200)配置成调整集成电路(100)的多个逻辑核心(120)的一个或多个逻辑核心的诸如工作电压及(或)频率等的工作特性，以便调整集成电路(100)的整体电力消耗。例如，在一个实施例中，可将电源管理逻辑(200)配置成在以电池电源操作该系统时降低逻辑核心(120)中的一个或多个逻辑核心的工作特性，且亦可将电源管理逻辑(200)配置成在并未以电池电源操作该系统时提高逻辑核心(120)中的一个或多个逻辑核心的工作特性。换言之，如果以电池电源操作该系统，则可将电源管理逻辑(200)配置成将集成电路(100)的逻辑核心中的一个或多个逻辑核心的工作频率及(或)电压调整至较低的电平，以便降低集成电路(100)的整体电力消耗。在一个实施例中，可将电源管理逻辑(200)配置成调整多核心处理器或其他多核心集成电路的逻辑核心的工作频率及(或)电压，作为诸如降低膝上型电脑显示器的亮度、停止供电给无线通信接口以及光碟机或DVD光碟机等的其他系统层级的省电方法及技术的一部分。 
在某些实施例中，可将电源管理逻辑(200)配置成：根据整体电力消耗，或根据系统的特殊本质，而将一个逻辑核心的工作特性调整至较另一个逻辑核心的工作特性低的电平。此外，在某些实施例中，可将电源管理逻辑(200)配置成调整被供应到公共桥接逻辑(110)的电压及(或)频率。在一个实施例中，电源管理逻辑(200)可以与逻辑核心的工作电压及(或)频率一致的方式调整被供应到公共桥接逻辑(110)的电压及(或)频率。然而，在其他实施例中，可将电源管理逻辑(200)配置成将比供应到逻辑核心的电压及(或)频率高的电压及(或)频率供应到公共桥接逻辑(110)。例如，在一个实施例中，逻辑核心(120A)及(120B)可能耗用比公共桥接逻辑(110)大许多的电力，而于此同时，公共桥接逻辑(110)可能比合各自的逻辑核心更有可能成为整体效能的瓶颈(这是因为公共桥接逻辑(110)可能接口连接多个逻辑核心以及其他元件、接口、及组件并与其通信)。在此种例子中，可将电源管理逻辑(200)配置成将较高的电压及频率供应到公共桥接逻辑(110)，以便降低公共桥接逻辑(110) 的潜在瓶颈，且因而协助维持高整体效能，且同时将较低的电压及频率供应到各自的逻辑核心(120)，以便降低整体电力消耗。 
在一个实施例中，可将逻辑核心(120)配置成响应来自电源管理逻辑(200)的要求而改变其频率。例如，电源管理逻辑(200)可确定逻辑核心(120A)于一个特定系统操作模式下正在耗用超过了分配给该逻辑核心的电力。电源管理逻辑(200)可响应于确定将要求发出到逻辑核心(120A)，以便改变其工作频率。在一个实施例中，该逻辑核心可使用锁定诸如可由频率调整器(140)提供的时钟频率信号等外部提供的时钟频率信号的一个锁相回路(PLL)以产生其内部时钟频率。该逻辑核心的内部工作频率可以是该PLL的配置参数所确定的外部时钟频率信号的频率的倍数。可写到一个或多个控制寄存器，以改变PLL配置参数，因而设定该逻辑核心的内部工作频率。根据某些实施例，集成电路(100)的每一个逻辑核心可包含一组对应的控制寄存器，且可经由控制寄存器而设定其PLL配置参数。因此，在某些实施例中，电源管理逻辑(200)可写到集成电路(100)的一个或多个控制寄存器，以便调整一个或多个逻辑核心(120)的工作频率。 
如图2A所示，电源管理逻辑(200)可被耦合到或被以其他方式接口连接到稳压器(130)及频率调整器(140)，以便调整逻辑核心(120)及(或)公共桥接逻辑(110)的工作电压及频率。因此，于调整逻辑核心(120A)的工作特性时，可将电源管理逻辑(200)配置成诸如经由一个或多个控制信号而与稳压器(130)通信，以便指示稳压器(130)将一个特定电压供应到逻辑核心(120A)。同样地，可将电源管理逻辑(200)配置成与频率调整器(140)通信，以便指示频率调整器(140)将一个特定频率或时钟频率信号供应到逻辑核心(120A)。 
在某些实施例中，可经由与供电给集成电路(100)内的其他逻辑核心的电路隔离的电路而供电给每一个逻辑核心(120)及(或)公共桥接逻辑(110)。在此种组态中，可在不同于其他逻辑核心的工作电压电平的独立的电压电平下操作每一个逻辑核心(120)及(或)公共桥接逻辑(110)。可将诸如稳压器(130)等的一个或多个稳压器配置成将不同电平的电压供应到每一个逻辑核心(120)及(或)公共桥接逻辑(110)。可将供电给集成电路(100)的一部分的每一个稳压器配置成：接收在一个或多 个电压电平下输出电力的要求，并响应该要求而调整其输出的电压电平。在一个实施例中，可将各逻辑核心(120)配置成发出此种要求。例如，可将电源管理逻辑(200)配置成要求稳压器(130)改变被供应到一个或多个逻辑核心(120)的电压电平。可将电源管理逻辑(200)配置成：撷取用于稳压器(130)的配置寄存器中储存的数据，以便确定逻辑核心(120)的当前输出电压电平。或者，在其他实施例中，侦测其在某一个温度下工作的核心可要求对其供电的稳压器改变所供应的电压电平。 
于调整逻辑核心(120)(或公共桥接逻辑(110))的工作特性时，可将电源管理逻辑(200)配置成确定新的目标电压。例如，为了降低集成电路(100)的整体电力消耗，电源管理逻辑(200)可确定逻辑核心(120A)及(或)逻辑核心(120B)的新的工作电压。因为如前文所述，逻辑核心的工作频率可与最低工作电压相依，所以可将电源管理逻辑(200)配置成确定逻辑核心的当前工作频率是否为可行的、所需的、或与新的工作电压相容的。如果逻辑核心(120A)的当前工作频率不与逻辑核心(120A)的新的工作电压相容，或在该新的工作电压下是不可行的，则可将电源管理逻辑(200)配置成按照该新的电压而确定新的工作频率。例如，可将该电源管理逻辑配置成：于调整逻辑核心的工作特性时，访问相容或所需电压-频率对的表(table)以供使用。 
同样地，可将电源管理逻辑(200)配置成：于调整逻辑核心的工作特性时，先确定逻辑核心的新的工作频率。因此，在某些实施例中，可将电源管理逻辑(200)配置成：确定逻辑核心(120A)的新的所需工作频率，然后确定该所需频率是否与逻辑核心(120A)的当前工作电压相容或在该当前工作电压下是否可行。例如，电源管理逻辑(200)可诸如响应于确定其中包含集成电路(100)的系统不再于电池电源下工作，而提高逻辑核心(120A)的工作频率。如果逻辑核心(120A)的所需工作频率与逻辑核心(120A)的当前工作电压不相容，则可将电源管理逻辑(200)配置成确定逻辑核心(120A)的与该所需工作频率相容的新的工作电压。或者，根据实施例，可将电源管理逻辑(200)配置成选择与逻辑核心(120A)的当前工作电压相容的不同的所需频率。 
如同调整逻辑核心的工作特性时一般，可将电源管理逻辑(200)配置成：于调整被供应到公共桥接逻辑(110)的频率及(或)电压时，确保新 的频率及电压彼此相容。如前文所述，根据各实施例，可以一个或多个电压及一个或多个频率供应公共桥接逻辑(110)。如前文所述，可将公共桥接逻辑(110)配置成：根据每一个逻辑核心的各自的工作特性，而使用每一个逻辑核心的不同的电压及(或)频率与每一个逻辑核心(120)通信或与其接口连接。因此，在某些实施例中，可将电源管理逻辑(200)配置成指示稳压器(130)将多个独立的电压电平供应到公共桥接逻辑(110)。根据某些实施例，可将电源管理逻辑(200)配置成选择被供应到公共桥接逻辑(110)的每一个电压信号的电压电平。然而，在其他实施例中，可将电源管理逻辑(200)配置成：控制被供应到各自的逻辑核心的电压，且依赖公共桥接逻辑(110)与稳压器(130)协调，以便接收与每一个逻辑核心通信所需的适当电压。同样地，在某些实施例中，可将电源管理逻辑(200)配置成控制被频率调整器(140)供应到公共桥接逻辑的各自的时钟频率信号的频率，而在其他实施例中，可将公共桥接逻辑(110)配置成：确定与每一个逻辑核心通信所需的特定频率，并与频率调整器(140)协调，以便接收具有适当频率的一个或多个时钟频率信号。 
因此，根据各实施例，可将控制被供应到公共桥接逻辑(110)的电压及频率所需的逻辑的各部分设于电源管理逻辑(200)、稳压器(130)、频率调整器(140)、及(或)公共桥接逻辑(110)中 
图2B示出多核心集成电路的一个实施例，其中可由温度控制逻辑控制该多核心集成电路的多个逻辑核心中的每一个逻辑核心的工作特性(亦即，工作电压及频率)。在某些实施例中，集成电路(100)可包含诸如温度传感器(220)等的配置成量测集成电路(100)的工作温度的一个或多个温度传感器。例如，在某些实施例中，温度传感器(220)可代表热敏二极管(thermal diode)。在一个实施例中，温度传感器(220)可被包含在集成电路(100)的晶粒中与正常操作期间产生最高热的集成电路(100)中的一个元件接近之处。在另一个实施例中，可将多个温度传感器(220)包含在集成电路(100)中接近对应的逻辑核心之处。或者，在其他实施例中，温度传感器(220)可不被包含在集成电路(100)中，而是可紧临、邻接、或被耦合到集成电路(100)，使温度传感器(220)可量测集成电路(100)的工作温度。如将于下文中详细说明的，可将对工作温度指示的 此种量测用来要求对核心工作频率及电压的调整。 
在一个实施例中，可将温度传感器(220)配置成量测整个集成电路(100)的整体工作温度，而在其他实施例中，可将温度传感器(220)配置成量测集成电路(100)的一部分的局部工作温度(例如，逻辑核心(120A)或逻辑核心(120B)的局部工作温度)。在某些实施例中，温度传感器(220)可提供相关联的集成电路元件的最热部分的温度指示，而在其他实施例中，其可提供该元件的平均温度的指示。在另外的其他实施例中，集成电路(100)可包含一个以上的温度传感器(220)，且每一个温度传感器配置成量测集成电路(100)的各自的区域或地区的局部工作温度。因此，在某些实施例中，可采用对应于集成电路(100)中的每一个逻辑核心的各自的温度量测。然而，在其他实施例中，集成电路(100)可不包含温度传感器(220)，但是集成电路(100)为其中一部分的该系统可包含在集成电路(100)外部的热传感器，且该热传感器可配置成量测或以其他方式确定集成电路(100)的工作温度。 
在一个实施例中，可响应诸如逻辑核心(120)等的集成电路组件的工作温度的改变，而产生改变该组件的工作电压及(或)频率的要求。例如，可将温度控制逻辑(210)配置成：读取集成电路(100)的当前工作温度，且要求改变一个或多个逻辑核心(120)的当前工作电压及(或)频率。逻辑核心(120)、公共桥接逻辑(110)、及(或)该集成电路中包含的其他组件可具有相关联的温度传感器(220)。在一个实施例中，温度传感器(220)可响应侦测到一个或多个被指定的温度，而产生控制信号或中断。在其他实施例中，温度传感器(220)可持续地提供相关联的组件的温度指示。配置成量测工作温度或周围温度的温度传感器及其他器件、以及接口连接此种器件以读取、收集、记录、或量测温度的方法及技术都是此项技术中习知的，因而本说明书中将不作详细说明。 
在某些实施例中，集成电路(100)的工作温度可高于集成电路(100)的最高、优选、或指定工作温度，而温度超过该最高工作温度时，可能发生不正确无法预测或不可靠的操作。例如，集成电路制造商可指定该集成电路可在无限期的一段时间中正确地工作的温度范围。该温度范围可包括最高温度，而超过该最高温度时，将无法保证正确的功能，且可能造成对器件的损害。如本说明书中述及的，降低集成电路 的工作温度的一个方法可以是降低该器件中包含的组件的工作频率及(或)电压。在某些实施例中，可将温度控制逻辑(210)配置成保护集成电路(100)的操作完整性。 
因此，在某些实施例中，可将诸如温度控制逻辑(210)等的在集成电路(100)内部或外部的逻辑电路、固件、及(或)软件配置成监视集成电路(100)的工作温度。在各实施例中，可在硬件、软件、固件、或前述各项的一个组合中实施温度控制逻辑(210)。可将温度控制逻辑(210)配置成：响应侦测到或确定集成电路(100)或集成电路(100)的各自的逻辑核心(120)在高于最高、安全、优选、或指定工作温度的温度下工作，而自动降低集成电路(100)中的一个或多个逻辑核心的工作频率及(或)电压。在某些实施例中，可将温度控制逻辑(210)配置成访问、接口连接、或以其他方式与一个或多个温度传感器(220)通信，以便确定集成电路(100)或集成电路(100)中的诸如逻辑核心(120A)及(120B)等的一个或多个逻辑核心的当前工作温度。 
根据不同的实施例，如果温度控制逻辑(210)确定集成电路(100)的工作温度过高，则温度控制逻辑(210)可配置成自动调整集成电路(100)的诸如逻辑核心(120A)、或逻辑核心(120B)、或以上两者等的一个或多个逻辑核心的工作电压及(或)频率。例如，在确定了集成电路(100)在高于指定工作温度的温度下工作之后，温度控制逻辑(210)可将逻辑核心(120)配置成在较低的电压及(或)频率下工作，以便降低集成电路(100)的工作温度。如同前文所述的电源管理逻辑(200)，温度控制逻辑(210)在某些实施例中可配置成与稳压器(130)及频率调整器(140)通信或与其接口连接，以便调整被供应到逻辑核心(120A)及(120B)的电压及频率。 
在某些实施例中，温度控制逻辑(210)可同时降低集成电路(100)中的所有逻辑核心的工作频率及(或)电压。然而，在其他实施例中，温度控制逻辑(210)可于开始时降低诸如逻辑核心(120A)等的单一逻辑核心的工作电压及(或)频率，但是如果在只降低了一个逻辑核心的工作电压及(或)频率之后，集成电路(100)的工作温度并未被足够地降低，则可降低诸如逻辑核心(120B)等的额外逻辑核心的工作电压及(或)频率。因此，可将温度控制逻辑(210)配置成持续地或定期地监视集成电路(100)的工作温度，以便确定诸如降低集成电路(100)中的一个或多个逻辑核 心的工作电压及(或)频率等的降低工作特性的行动是否使得集成电路(100)有足够低的工作温度。请注意，在本说明书的用法中，术语“工作特性”意指工作电压、或工作频率、或以上两者。 
根据某些实施例，如果在降低了集成电路(100)中的一个或多个逻辑核心(120)的工作特性之后，温度控制逻辑(210)确定集成电路(100)的工作温度仍然太高，则该温度控制逻辑可配置成进行另一次降低集成电路(100)内的一个或多个逻辑核心的工作特性。例如，温度控制逻辑(210)可先降低逻辑核心(120A)的工作特性，然后在确定了降低逻辑核心(120A)的工作特性的行动并未将集成电路(100)的工作温度降低到足够低的温度之后，再降低逻辑核心(120B)的工作特性。或者，在某些实施例中，如果在降低了逻辑核心(120A)及(120B)的工作特性之后，集成电路(100)的工作温度不是足够低的温度，则温度控制逻辑(210)甚至可进一步降低逻辑核心(120A)或(120B)或以上两者的工作特性。因此，在某些实施例中，可将温度控制逻辑(210)配置成：在各步骤或阶段中，降低逻辑核心中的一个或多个逻辑核心的工作特性，直到得到集成电路(100)的所需或优化工作温度为止。 
请参阅图2C，在一个实施例中，可将可将温度传感器(220)配置成周期性地将处理器(100)的当前工作温度储存在处理器(100)内的寄存器(230)，并可将温度控制软件配置成访问该寄存器(230)以确定处理器(100)的当前工作温度。在某些实施例中，可将一个或多个温度传感器(220)配置成：使用集成电路(100)之内或之外的多个寄存器或其他数据储存位置以储存多个温度量测值，其中每一个温度量测值对应于集成电路(100)中的多个逻辑核心或处理器核心中的不同的核心的工作温度。请注意，在某些实施例中，温度控制软件、温度控制逻辑(210)、及电源管理逻辑(200)可以都是在硬件、固件、软件、或以上各项的组合中实施的单一组逻辑中的一部分，且该单一组逻辑配置成监视并调整集成电路(100)中的诸如逻辑核心(120)及公共桥接逻辑(110)等的各部分的工作频率及(或)电压。 
虽然前文中的说明为参照为了降低工作温度或为了电源管理而降低一个或多个逻辑核心的工作特性，但是亦可为了其他的理由而各自地调整一个或多个处理器核心的工作特性。例如，在某些实施例中， 可以独立于多核心处理器中的任何其他逻辑核心的方式调整各自的逻辑核心的工作电压及(或)频率，以便让该逻辑核心可在一个特定的电压或速度下接口连接特定的器件或电路，同时可让同一个处理器的另一个逻辑核心在不同的电压及(或)频率下工作。一般而言，不论任何理由，可将本说明书中述及的器件、方法、及技术用来独立地调整多核心环境中的逻辑核心的工作特性。 
如前文所述，根据某些实施例，多核心集成电路中的多个逻辑核心(例如，集成电路(100)的逻辑核心(120A)及(120B))可与公共桥接逻辑(110)通信或接口连接。图3是逻辑核心(120A)及(120B)使用转换逻辑及通信协定逻辑而与公共桥接逻辑(110)通信的集成电路的一个实施例的方块图。因为如前文所述，可将多核心集成电路的每一个逻辑核心配置成以独立于其他逻辑核心的方式在电压及(或)频率下工作，所以可将公共桥接逻辑(110)配置成在各自的电压及(或)频率下与每一个逻辑核心通信。因此，公共桥接逻辑(110)可包含诸如通信协定逻辑(320A)及(320B)等的多组通信协定逻辑(320)，以便在独立的电压及频率下与不同的逻辑核心通信。在某些实施例中，可将以通信协定逻辑(320)实施的特定逻辑协定配置成：在与逻辑核心通信时，可因该逻辑核心的工作频率与公共桥接逻辑(110)的工作频率及(或)通信协定逻辑(320A)的工作频率间的差异，而调节时钟频率时序的差异。例如，可将通信协定逻辑(320A)配置成：如果/当逻辑核心(120A)正在低于通信协定逻辑(320A)及(或)公共桥接逻辑(110)可工作的频率的频率下工作，则在等待来自逻辑核心(120A)的通信信号时，将预期有较长的延迟。 
此外，在某些实施例中，集成电路(100)可包含在逻辑核心(120)与公共桥接逻辑(110)间的接口上的转换逻辑(300)。在某些实施例中，该转换逻辑配置成转换逻辑核心(120)及公共桥接逻辑(110)的不同的电压间的电压逻辑电平。例如，如果逻辑核心(120A)在电压下工作，而公共桥接逻辑(110)及(或)通信协定逻辑(320A)在不同的电压下工作，则转换逻辑(300A)可配置成转换两个逻辑电平间的接口信号。同样地，转换逻辑(300B)可配置成：如果/当逻辑核心(120B)及通信协定逻辑(320B)在不同的电压下工作，则转换通信协定逻辑(320B)与逻辑核心(120B)间的信号的逻辑电平。 
在某些实施例中，可将转换逻辑(300)配置成：改造、调整、或转换公共桥接逻辑(110)与逻辑核心(120)间的接口信号，以便调节公共桥接逻辑(110)及逻辑核心(120)的工作频率间的差异。在某些实施例中，可将通信协定逻辑(320A)配置成在独立于公共桥接逻辑(110)的其余部分的工作频率的频率下工作。 
图4是根据一个实施例的一个或多个逻辑核心的独立电源管理的方法的一个实施例的流程图。如前文所述，不论各种理由可独立地控制多个逻辑核心的诸如工作电压及频率等的工作特性。如方块(400)所示，包含多个逻辑核心的系统可侦测改变逻辑核心的工作频率的需求。例如，在一个实施例中，电源管理逻辑(200)可侦测低电力状态，并尝试降低多核心处理器的一个或多个逻辑核心的工作频率，以便降低该系统的整体电力消耗。在另一个实施例中，可以电池电源操作其中包含多核心处理器的系统，且可将电源管理逻辑(200)配置成：侦测以电池电源操作该系统的时机，并调整一个或多个逻辑核心的工作频率。此外，可将电源管理逻辑(200)配置成：侦测对该系统的供电自电池电源转变为交流电源(wall power)的时机，并将一个或多个逻辑核心的工作频率调整至较高的频率，以便利用不再以电池电源操作该系统的情况。 
此外，在某些实施例中，系统可包含可被设定成调整一个或多个逻辑核心的工作温度的温度控制逻辑(210)。例如，可将温度控制逻辑(210)配置成监视多核心处理器及(或)多核心处理器的各自的逻辑核心的工作温度。如前文所述，多核心集成电路可包含温度传感器(220)，且温度控制逻辑(210)可经由该温度传感器(220)而监视工作温度。如前文所述，如果一各自的逻辑核心或整个集成电路的工作温度高于优选、最高、或安全的工作温度，则温度控制逻辑(210)可配置成：降低该多核心集成电路的一个或多个逻辑核心的工作频率，以便降低该系统的整体工作温度。此外，在某些实施例中，可将温度控制逻辑(210)配置成：响应侦测到工作温度低于指定的工作温度，而提高一个或多个逻辑核心的工作频率。因此，在某些实施例中，可将逻辑核心的工作频率调整至较低频率，而在其他实施例中，可将逻辑核心调整成在较高频率下工作。 
在某些实施例中，可将温度控制逻辑(210)配置成：只有在先前已降低逻辑核心的工作频率的情形下，才提高该逻辑核心的工作频率。例如，于系统启动时，可先将逻辑核心(120A)的工作频率设定至指定的最高工作频率，且只有在逻辑核心(120A)的工作频率已低于初始频率的情形下，温度控制逻辑(210)才可提高逻辑核心(120A)的工作频率。同样地，于提高一个逻辑核心的工作频率时，可将电源管理逻辑(200)及(或)温度控制逻辑(210)配置成：不论该系统的当前电力消耗及(或)工作温度是否容许该逻辑核心在高于指定最高工作频率的频率下工作，都只将工作频率提高到该指定最高频率。 
然而，在其他实施例中，可将温度控制逻辑(210)配置成：不论先前是否已降低了逻辑核心的工作频率及(或)电压，都提高该逻辑核心的工作频率。因此，在一个实施例中，可将温度控制逻辑(210)配置成：如果一个逻辑核心的工作温度足够低，而显示纵使将该逻辑核心的工作频率提高到超过指定最高频率之后该逻辑核心仍然可在(或低于)最高工作温度下工作，将该逻辑核心的工作频率提高到超过指定最高频率。因此，在某些实施例中，如果处理器在足够低的工作温度下工作，则温度控制逻辑(210)可将该处理器的工作频率提高到超过指定最高频率。如前文所述，于提高逻辑核心的工作频率时，温度控制逻辑(210)亦可提高该逻辑核心的工作电压，以便支援较高的工作频率。 
因此，如方块(410)所示，电源管理逻辑(200)可确定逻辑核心的新的频率。可以硬件、固件、软件、或以上各项的组合实施的电源管理逻辑(200)可诸如根据标准演算法，或利用其中包含各种工作频率的查询表，而确定逻辑核心的新的工作频率。如方块(420)所示，在确定了逻辑核心的新的工作频率之后，电源管理逻辑(200)可确定该新的频率是否与该逻辑核心的当前工作电压相容。例如，如果新的频率高于当前工作频率，则该逻辑核心的当前电压可能无法支援该新的频率。如果新的频率与当前工作电压不相容，则如方块(430)所示，电源管理逻辑(200)可确定与该新的频率相容的新的电压。根据各实施例，如同确定新的频率时的情形，电源管理逻辑(200)可使用诸如诸如演算法或相容电压及频率对查询表等的各种方法以确定新的工作电压。如方块(440)所示，在确定了与新的频率相容的新的工作电压之后，电源管理逻辑 (200)可将该新的电压设定为该逻辑核心的工作电压。 
如果新的频率与该逻辑核心的当前工作电压相容，或在将该逻辑核心的工作电压调整至与新的频率相容的电压之后，则如方块(450)所示，电源管理逻辑(200)可将该新的频率设定为该逻辑核心的工作频率。在某些实施例中，如有需要，则电源管理逻辑(200)可在设定工作频率之前，先设定新的工作电压。然而，在其他实施例中，电源管理逻辑(200)可同时设定新的工作电压及新的工作频率；或者，在某些实施例中，可在设定新的工作电压之前，先设定新的工作频率。 
如前文所述，在某些实施例中，可将逻辑核心配置成与诸如北桥单元等的公共桥接逻辑(110)通信，其中公共桥接逻辑(110)可能在与该逻辑核心的新的频率不同的频率下工作。因此，在某些实施例中，可将电源管理逻辑(200)配置成针对该逻辑核心的新的工作频率而调整公共桥接逻辑(110)，如方块(460)所示，以便维持该逻辑核心与该公共桥接逻辑间的通信。例如，在一个实施例中，可将电源管理逻辑(200)配置成将公共桥接逻辑(110)调整成在该逻辑核心的该新的工作频率下工作。然而，在其他实施例中，电源管理逻辑(200)可将公共桥接逻辑(110)调整成在与该逻辑核心的该新的工作频率相容的频率下工作。 
例如，可将公共桥接逻辑(110)调整成在比该逻辑核心的新的工作频率高的频率下工作，且该公共桥接逻辑可包含通信协定逻辑(320)，该通信协定逻辑(320)配置成使用该公共桥接逻辑的该较高的工作频率经过除频或降频后的频率而与该逻辑核心通信。在其他实施例中，可将通信协定逻辑(320)配置成：确保该逻辑核心与该公共桥接逻辑间的每一个通信或信号的时序有考虑到该逻辑核心与该公共桥接逻辑间的工作频率差异。因此，根据各实施例，可将电源管理逻辑(200)配置成：响应逻辑核心的新的工作频率，而以各种方式中的任何方式调整公共桥接逻辑(110)，例如，调整该公共桥接逻辑的整体工作频率，或调整通信协定逻辑以适应该公共桥接逻辑的工作频率与该逻辑核心的工作频率间的差异，或执行以上两种方式的一个组合。于响应逻辑核心的新的工作频率而调整公共桥接逻辑(110)时，电源管理逻辑(200)亦可考虑到公共桥接逻辑(110)可与其他逻辑核心通信的工作频率。此外，电源管理逻辑(200)亦可针对要与公共桥接逻辑(110)的新的工作频率相 容，或响应已设定了逻辑核心的新的工作电压，而调整公共桥接逻辑(110)的工作电压。 
请注意，虽然前文中主要是参照电源管理逻辑控制逻辑核心的工作频率及电压的情形而说明图4，但是在某些实施例中，温度控制逻辑亦可控制逻辑核心的工作频率及电压。此外，在其他实施例中，可按照与前文所述的顺序不同的顺序，或利用比前文所述的步骤多或少的步骤，而执行前文中参照图4所述的步骤。 
虽然图4示出调整逻辑核心的工作频率的方法的流程图，但是图5是用来调整逻辑核心的工作电压的方法的一个实施例的流程图。因此，如方块(500)所示，系统可侦测改变一个或多个逻辑核心的工作电压的需求。如前文中参照图4所示的。系统可包含配置成监视并调整该系统的电力消耗及使用的电源管理逻辑(200)。因此，在某些实施例中，电源管理逻辑(200)可确定诸如多核心集成电路(100)的逻辑核心(120)等的一个或多个逻辑核心的工作电压。例如，电源管理逻辑(200)可确定以电池电源操作该系统，且可降低一个或多个逻辑核心的工作电压，以便降低该系统的整体电力消耗。或者，可将电源管理逻辑(200)配置成：响应侦测到不再以电池电源操作该系统，而提高一个或多个逻辑核心的工作电压。此外，在某些实施例中，可将电源管理逻辑(200)配置成：根据对电池电源有多少剩余的电力的估计，而分阶段降低一个或多个逻辑核心的工作电压。 
或者，根据各实施例，温度控制逻辑(210)可根据系统、多核心集成电路、或各自的逻辑核心的工作温度，而改变一个或多个逻辑核心(120)的工作电压。例如，如前文所述，温度控制逻辑(210)可诸如经由温度传感器(220)而侦测到集成电路(100)的工作温度高于一个优选、最高、或安全的工作温度，且可降低集成电路(100)的一个或多个逻辑核心(120)的工作电压作为响应。此外，可将温度控制逻辑(210)配置成：响应侦测到一个或多个逻辑核心(120)、集成电路(100)、或作为整体的该系统的工作温度充分地低于指定工作温度，而提高逻辑核心(120)的工作电压。换言之，如果温度控制逻辑(210)确定当前工作温度与指定最高工作温度之间有足够的差异，则温度控制逻辑(210)可提高一个或多个逻辑核心的当前工作电压。在某些实施例中，可将温度控制逻辑 (210)配置成提高具有比其他逻辑核心的工作温度低的工作温度的单一逻辑核心的工作电压。 
在某些实施例中，可将温度控制逻辑(210)配置成：只有在先前已降低逻辑核心的工作电压的情形下，才提高该逻辑核心的工作电压。例如，于系统启动时，可先将逻辑核心(120A)的工作电压设定至最高工作电压，且只有在逻辑核心(120A)的工作电压已低于初始最高电压的情形下，温度控制逻辑(210)才可提高逻辑核心(120A)的工作电压。同样地，于提高一个逻辑核心的工作电压时，可将电源管理逻辑(200)及(或)温度控制逻辑(210)配置成：不论该系统的当前电力消耗及(或)工作温度是否容许该逻辑核心在高于指定最高工作电压的电压下工作，都只将工作电压提高到该指定最高电压。 
然而，在其他实施例中，可将温度控制逻辑(210)配置成：不论先前是否已降低了逻辑核心的工作特性，都提高该逻辑核心的工作电压。在某些实施例中，可将逻辑核心(120)配置成将逻辑核心的工作电压提高到超过指定最高工作电压。例如，如果集成电路的逻辑核心在低于指定最高工作温度的工作温度下工作，且在指定最高工作电压下工作，则可将温度控制逻辑(210)配置成将该逻辑核心的工作电压提高到超过该指定最高工作电压。 
因此，如方块(510)所示，在侦测到改变一个或多个逻辑核心的工作电压的需求之后，电源管理逻辑(200)或温度控制逻辑(210)可配置成确定一个或多个逻辑核心的新的工作电压。在某些实施例中，可经由被设计成根据该系统的诸如当前工作温度、当前可使用电力、或当前电力消耗等的当前工作状况而确定新的工作电压的电压确定演算法，而确定该新的工作电压。或者，在某些实施例中，可根据固定的工作电压表而确定逻辑核心的新的工作电压。在某些实施例中，可为了维持当前工作频率而选择新的工作电压，而在其他实施例中，可在不可虑当前工作频率的情形下选择新的电压。 
如方块(520)所示，在确定了一个或多个逻辑核心的新的工作电压之后，电源管理逻辑(200)或温度控制逻辑(210)可将该新的电压设定为一个或多个逻辑核心的工作电压。在设定一个以上的逻辑核心的新的工作电压时，在某些实施例中，电源管理逻辑(200)(或温度控制逻辑 (210))可分别确定并调整每一个逻辑核心的工作电压。然而，在其他实施例中，可将相同的新的电压用来设定所有的逻辑核心。 
在某些实施例中，如方块(530)所示，电源管理逻辑(200)或温度控制逻辑(210)可确定该一个或多个逻辑核心的当前工作频率是否与新的工作电压相容。因此，在某些实施例中，可确定新的工作频率，且可根据该新的频率而调整工作电压；而在其他实施例中，可确定新的工作电压，且相应地调整工作频率。因此，如果逻辑核心的当前工作频率与新的电压不相容，则如方块(540)所示，可确定(或选择)与该新的电压相容的新的频率。例如，在一个实施例中，电源管理逻辑(200)可降低一个或多个逻辑核心的工作电压，以便降低电力消耗，且亦可降低将于该新的工作电压相容的工作频率。 
同样地，在其他实施例中，温度控制逻辑(210)可降低逻辑核心或多个逻辑核心的工作电压，以便降低工作温度，且亦可相应地降低工作频率。此外，可将电源管理逻辑(200)配置成：诸如当对该系统的供电自电池电源切换至交流电源时，提高逻辑核心的工作电压，以便善用较大的可用电力，且亦可将工作频率提高到与较高的新工作电压相容的较高的频率。同样地，诸如于响应于确定工作温度低于指定最高工作温度，调整逻辑核心的工作电压时，温度控制逻辑(210)可设定该逻辑核心的新的工作频率，以便善用较高的新工作电压。 
如方块(550)所示，在确定了与新的工作电压相容的新的频率之后，电源管理逻辑(200)(或温度控制逻辑(210))可将该新的频率设定为一个或多个逻辑核心的工作频率。如前文中参照图4所述的，在某些实施例中，可在设定新的工作频率之前，先设定新的工作电压；然而，在其他实施例中，可同时设定新的工作电压及新的工作频率。在另外的其他实施例中，可在设定新的工作电压之前，先设定新的工作频率。如前文所述，于设定新的工作电压及(或)频率时，逻辑核心及(或)整个集成电路在旧的与新的工作特性间的转变期间可以不工作。因此，在某些实施例中，在改变到新的工作特性之前，逻辑核心可配置成储存所有当前操作的当前状态。在其他实施例中，逻辑核心可以不储存任何当前状态，但是可在短暂的转变期间之后，简单地在新的工作特性下恢复处理。 
如前文所述，在某些实施例中，如方块(560)所示，亦可调整公共桥接逻辑(110)，以便根据逻辑核心的新的工作电压及(或)频率而工作。例如，可将公共桥接逻辑(110)调整成在与逻辑核心的新的工作特性(电压及频率)相容的一个新的电压及(或)频率下工作。或者，可调整位于逻辑核心(120)与公共桥接逻辑(110)间的接口上的电压转换逻辑，以便正确地转换公共桥接逻辑(110)与该逻辑核心间的电压电平。同样地，在某些实施例中，可调整公共桥接逻辑(110)的诸如通信协定逻辑(320A)等的通信协定逻辑，以便考虑到与逻辑核心通信时的该逻辑核心的新的工作特性，例如，确保该公共桥接逻辑与该逻辑核心间的通信协定的时序是适当的，以便考虑到两个工作频率间的差异。 
虽然前文中已参照图4及5而示出并说明了对多核心集成电路的一个或多个逻辑核心的工作特性进行单一调整的方法，但是图6是分步骤或阶段而降低一个或多个逻辑核心的工作特性的方法的一个实施例的流程图。例如，在一个实施例中，如方块(600)所示，可将诸如温度控制逻辑(210)等的温度控制逻辑配置成监视集成电路(100)的工作温度，并可确定集成电路(100)的当前工作温度高于指定工作温度。或者，在某些实施例中，温度控制逻辑(210)可将诸如经由温度传感器(220)取得的当前工作温度与最高安全工作温度比较，其中若超过该最高安全工作温度，则集成电路(100)可能无法可靠地工作或可能受损。如前文所述，在某些实施例中，温度控制逻辑(210)可监视集成电路(100)的单一工作温度，而在其他实施例中，温度控制逻辑(210)可监视与集成电路(100)的各自的逻辑核心或区域对应的各自的工作温度。 
如方块(610)所示，在确定了(整个集成电路或一个或多个各自的逻辑核心的)工作温度太高之后，温度控制逻辑(210)可降低集成电路(100)的一个或多个逻辑核心(120)的工作频率及(或)电压。如前文中参照图4及5所述的，温度控制逻辑(210)可先确定新的工作频率，然后相应地调整工作电压。或者，在其他实施例中，温度控制逻辑(210)可先确定新的工作电压，然后调整工作频率。在某些实施例中，温度控制逻辑(210)可降低多个逻辑核心的工作频率，以便降低集成电路(100)的整体工作温度。然而，在其他实施例中，可将温度控制逻辑(210)配置成：在尝试降低集成电路(100)的整体工作温度时，先降低单一逻辑核心的工作 频率及(或)电压。 
在降低了集成电路(100)的一个或多个逻辑核心(120)的工作特性(亦即，电压及(或)频率)之后，温度控制逻辑(210)可配置成验证响应较低的工作特性而降低了工作温度。因此，如方块(620)所示，温度控制逻辑(210)可诸如经由温度传感器(220)而监视工作温度，以便确定集成电路(100)或一个或多个各自的逻辑核心的工作温度是否仍然太高。换言之，在对一个或多个逻辑核心(120)进行了初始的调整之后，温度控制逻辑(210)可验证工作温度是否已降低到比指定最高工作温度低的温度。在某些实施例中，可将温度控制逻辑(210)配置成：在调整了一个或多个逻辑核心的工作特性之后，但在确定工作温度是否已降低到足够低的温度之前，等候一段时间，以便让工作温度安定下来。 
如果在降低了集成电路的一个或多个逻辑核心的工作特性之后，该集成电路或一个或多个逻辑核心的工作温度并未充分地降低，则如方块(630)所示，温度控制逻辑(210)可进一步降低一个或多个逻辑核心的工作频率及(或)电压。例如，温度控制逻辑(210)可先将多个逻辑核心(120)的工作特性(亦即，频率及(或)电压)降低某一个量，然后可如方块(640)所示，进一步降低逻辑核心的工作特性。例如，在一个实施例中，温度控制逻辑(210)可先将多个逻辑核心(120)的工作频率降低一半，但是如果其后的集成电路(100)的工作温度仍然高于指定最高工作温度，则温度控制逻辑(210)可进一步将工作频率降低到原始值的四分之一。同样地，温度控制逻辑(210)可先将工作电压降低一半，然后进一步降地工作电压。在另一个实施例中，温度控制逻辑(210)可先降低诸如逻辑核心(120A)等的单一逻辑核心的工作特性，以便降低集成电路(100)的整体工作温度。如果集成电路(100)的工作温度并未被充分降低(例如，降低到低于指定最高值)，则温度控制逻辑(210)然后可降低集成电路(100)的一个或多个额外的逻辑核心的工作特性。 
在某些实施例中，可经由多个阶段而降低单一逻辑核心的工作频率及(或)电压，直到到达某一个最低电平为止，然后可经由同样多的阶段而降低一个或多个其他逻辑核心的工作频率及(或)电压，直到集成电路(100)的工作温度被降低到等于或低于指定最高工作温度为止。或者，在其他实施例中，可经由多个阶层或阶段而一起(亦即，并行地)降低多 个逻辑核心(120)的工作频率及电压，直到集成电路(100)的工作温度被充分地降低为止。 
在某些实施例中，可将温度控制逻辑(210)配置成：根据需要将集成电路(100)的工作温度降低到多低，而确定要调整多少的逻辑核心的工作特性。因此，如果集成电路(100)的当前工作温度并未充分接近最高工作温度或是高于指定最高工作温度，则温度控制逻辑(210)可调整集成电路(100)中的多个(或全部的)逻辑核心的工作特性。然而，如果集成电路(100)的当前工作温度接近或等于指定最高工作温度，则温度控制逻辑(210)可调整集成电路(100)中的少数几个逻辑核心的工作特性，或只调整单一逻辑核心的工作特性。 
因此，在不同的实施例中，温度控制逻辑(210)可根据各方法，而分步骤或阶段地降低逻辑核心的工作特性。在某些实施例中，温度控制逻辑(210)可以并行的方式针对各种频率及(或)电压而降低多个逻辑核心的工作特性，而在其他实施例中，温度控制逻辑(210)可独立且轮流地降低各自的逻辑核心的工作特性。如果在方块(620)，温度不是太高，则如方块(650)所示继续正常的处理。 
虽然前文中为参照为了温度控制而降低一个或多个逻辑核心的工作特性的情形而说明图6所示的方法，但是在其他实施例中，可为了电源管理而调整逻辑核心的工作特性。因此，根据某些实施例，可将电源管理逻辑(200)配置成分步骤或阶段地降低一个或多个逻辑核心(120)的工作特性，以便降低集成电路(100)的整体电力消耗。与前文中所述与温度控制有关的方法类似，电源管理逻辑(200)可先降低单一逻辑核心的工作特性，然后继续监视集成电路(100)的电力消耗，然后可降低额外的逻辑核心的工作特性，以便进一步降低集成电路(100)的电力消耗。此外，在某些实施例中，可将电源管理逻辑(200)配置成：一起降低多个逻辑核心(120)的工作特性，且于必要或需要时，进一步降低相同的逻辑核心的工作特性。 
图7是提高多核心集成电路的一个或多个逻辑核心的频率及(或)电压的方法的一个实施例的流程图。例如，根据各实施例，在诸如为了电源管理或温度控制而降低集成电路(100)的一个或多个逻辑核心(120)的工作特性之后，可诸如响应可使用较大的电力，或为了善用当 前工作温度与指定最高工作温度间的差异，而随即向上调整工作特性。因此，在某些实施例中，如方块(700)所示，温度控制逻辑(210)可响应侦测到集成电路(100)的工作温度高于指定最高工作温度或在指定最高工作温度的某一个范围内，而降低一个或多个逻辑核心(120)的工作频率及(或)电压。然后如方块(710)所示，作为持续监视集成电路(100)的工作温度的操作的一部分，电源管理逻辑(200)可确定集成电路(100)的工作温度是否低于指定最大值。 
在初次或多次调整了一个或多个逻辑核心的工作特性之后，如果如确定方块(710)的否定输出所示，集成电路(100)的当前工作温度是在指定最高工作温度的范围之内，则如方块(750)所示，温度控制逻辑(210)可持续正常的处理，该处理可包括持续监视集成电路(100)的工作温度。然而，如果当前工作温度充分地低于指定最高工作温度，则如方块(720)所示，温度控制逻辑(210)可提高(工作特性先前被降低的)一个或多个逻辑核心的工作频率及(或)电压。此外，在某些实施例中，可将温度控制逻辑(210)配置成各自地监视每一个逻辑核心的工作温度，且亦可将温度控制逻辑(210)配置成根据各自的工作温度量测值而各自地调整每一个逻辑核心的工作特性。因此，在某些实施例中，温度控制逻辑(210)可降低可能在过热的状态下工作的一个逻辑核心的工作电压及(或)频率，且同时提高具有较低工作温度的另一个逻辑核心的工作电压及(或)频率。 
如方块(730)所示，在提高了一个或多个逻辑核心的工作频率及(或)电压之后，温度控制逻辑(210)亦可为了与逻辑核心的新的工作特性相容而调整公共桥接逻辑(110)。例如，可将公共桥接逻辑(110)调整成在至少相同于或高于逻辑核心的新的工作频率的频率下工作。此外，可调整公共桥接逻辑(110)的通信协定逻辑，以便考虑到逻辑核心的新的工作频率。此外，可调整一个逻辑核心(120)与公共桥接逻辑(110)间的电压转换逻辑(300)，以便正确地转换公共桥接逻辑(110)的工作电压与逻辑核心(120)的新的工作电压间的电压电平。 
虽然前文中参照温度控制的情形而说明了图7所示的流程图但是在某些实施例中，亦可针对电源管理而采用类似的方法。例如，电源管理逻辑(200)可诸如响应系统切换到电池电源，及或作为一般省电方 法或技术的一部分，而降低一个或多个逻辑核心的工作特性，以便降低集成电路(100)的整体电力消耗。电源管理逻辑(200)可随即继续监视集成电路(100)的电力消耗，且亦可监视集成电路(100)的可用电力，诸如监视是否仍以电池电源操作该系统，以便确定是否要提高逻辑核心的工作特性以便善用当前的可用电力。例如，在响应以电池电源操作该系统而降低一个或多个逻辑核心的工作频率及(或)电压之后，电源管理逻辑(200)可能侦测到不再以电池电源操作该系统而是可以交流电源操作该系统，且可提高逻辑核心的工作频率及(或)电压作为响应，这是因为不再需要降低电力消耗。 
图8示出电脑系统(1000)的一个实施例的方块图，电脑系统(1000)包含经由一个总线桥接器(1102)而被耦合到各种系统组件的微处理器(1100)。微处理器(1100)可包含多个逻辑核心，而如本发明中根据各实施例所述的，每一个逻辑核心可配置成在独立于其他核心可工作的电压及(或)频率的电压及(或)频率下工作。在某些实施例中，如前文所述，处理器(1100)可包括集成电路(100)、一个或多个逻辑核心(120)、公共桥接逻辑(110)、及(或)一个或多个温度传感器(220)。此外，根据各实施例，且如本说明书中所述的，系统(1000)可包含电源管理逻辑(200)、温度控制逻辑(210)、及(或)温度控制软件，且可将组件中的任何组件配置成控制或调整一个或多个逻辑核心(120)以及可能的公共桥接逻辑(110)的工作频率及(或)电压。 
此外，系统(1000)的其他组件可包括可被设定成在独立的频率及(或)电压下工作的多个逻辑核心。例如，图形控制器(1108)可包含一个或多个多核心集成电路，且此种集成电路内的每一个逻辑核心可如本说明书中述及的方式被设定成在独立的频率及(或)电压下工作。同样地，辅助总线桥接器(1116)、PCI器件(1112)或ISA器件(1118)中的任何器件亦可包含可如本说明书中述及的方式被设定成在独立的频率及(或)电压下工作的多核心集成电路或其他组件。 
前文所述的电脑系统(1000)及(或)集成电路(100)可以是其中包括(但不限于)个人电脑系统、桌上型电脑、膝上型或笔记本型电脑、大型主机电脑系统、手持电脑、工作站、网络电脑、消费电子器件、应用伺服器、储存器件、诸如交换器、数据机、及路由器等的周边器件、 或一般性的任何类型的运算器件等的各种器件中的任何器件的一部分。 
在所示的系统中，主存储器(1104)经由存储器总线(1106)而被耦合到总线桥接器(1102)，且一个图形控制器(1108)经由一个加速图形端口(AGP)总线(1110)而被耦合到总线桥接器(1102)。然而，电脑系统的其他实施例都可能且被考虑采用。诸如PCI器件(1112A-1112B)等的数个PCI器件可经由PCI总线(1114)而被耦合到总线桥接器(1102)。亦可设有辅助总线桥接器(1116)，以便经由延伸工业标准架构/工业标准架构(EISA/ISA)总线(1120)而提供一个或多个EISA或ISA器件(1118)的电气接口。在图8所示的例子中，根据一个实施例，微处理器(1100)可经由CPU总线(1124)而被耦合到总线桥接器(1102)，且亦可被耦合到视需要的(optional)L2高速缓存器(1128)。在某些实施例中，微处理器(1100)可包含整合式L1高速缓存器(图中未示出)。请注意，在某些实施例中，主存储器(1104)可包含配置成如本说明书所示的方式而实施独立地控制逻辑核心(120)及(或)公共桥接逻辑(110)的工作频率及(或)电压的程序指令。 
总线桥接器(1102)可提供微处理器(1100)、主存储器(1104)、图形控制器(1108)、与被连接到PCI总线(1114)的各器件间的接口。当自被连接到总线桥接器(1102)的其中一个器件接收到一个操作时，总线桥接器(1102)识别该操作的目标(例如一个特定的器件，或者在PCI总线(1114)的情形中，该目标是在PCI总线(1114)上)。总线桥接器(1102)将该操作传送到目标器件。总线桥接器(1102)通常将操作自来源器件或总线所使用的协定转换为目标器件或总线所使用的协定。 
辅助总线桥接器(1116)除了将ISA/EISA总线的接口提供给PCI总线(1114)，还可具有额外的功能。亦可在电脑系统(1100)内包含在辅助总线桥接器(1116)之外或与辅助总线桥接器(1116)整合的输入/输出控制器(图中未示出)，以便将操作支援提供给键盘及滑鼠(1122)、以及各种序列端口及平行端口。在其他的实施例中，亦可将外部高速缓存器单元(图中未示出)在微处理器(1100)与总线桥接器(1102)之间耦合到CPU总线(1124)。或者，可将该外部高速缓存器耦合到总线桥接器(1102)，且可将该外部高速缓存器的高速缓存器控制逻辑整合到总线桥 接器(1102)。图中所示的L2高速缓存器(1128)是在微处理器(1100)的背部结构中。请注意，L2高速缓存器(1128)可与微处理器(1100)分离，可连同微处理器(1100)而被整合到一个卡匣(例如slot 1或slot A)中，或者甚至可连同微处理器(1100)而被整合到半导体基材中。 
主存储器(1104)可以是一种应用程序储存在其中且微处理器(1100)执行时所主要使用的存储器。适用的主存储器(1104)可包括动态随机访问存储器(Dynamic Random Access Memory；简称DRAM)。例如，多组的同步DRAM(Synchronous DRAM；简称SDRAM)或Rambus DRAM(Rambus DRAM；简称RDRAM)可适用。 
PCI器件(1112A-1112B)是诸如网络接口卡、视讯加速器、音效卡、硬碟机或软碟机或其控制器、小型电脑系统接口(Small ComputerSystem Interface；简称SCSI)转接器、以及电话接口卡等各种周边器件的举例。同样地，ISA器件(1118)是诸如数据机、音效卡、以及诸如GPIB或现场总线接口卡(field bus interface card)等各种数据撷取接口卡等的各种类型的周边器件的举例。 
设有图形控制器(1108)，用以控制显示器(1126)上的文字及影像的着色。图形控制器(1108)可采用此项技术中习知的典型图形加速器，用以将可有效地移进及移出主存储器(1104)的三维数据结构着色。图形控制器(1108)因而可以是AGP总线(1110)的一个主控器件，这是因为图形控制器(1108)可要求并取得对总线桥接器(1102)内的目标接口的主控权，因而可访问主存储器(1104)。专用的图形总线可配合自主存储器(1104)迅速地撷取数据。图形控制器(1108)可针对某些操作而将其进一步设定成产生AGP总线(1110)上的PCI协定交易。总线桥接器(1102)的AGP接口因而可包含用来支援AGP协定交易以及PCI协定目标及发出者交易的功能。显示器(1126)是其上可呈现影像或文字的任何电子显示器。适用的显示器(1126)包括阴极射线管(Cathode Ray Tube；简称CRT)及液晶显示器(Liquid Crystal Display；简称LCD)等的显示器。 
请注意，虽然前文说明中使用AGP、PCI、及ISA或EISA总线作为例子，但是亦可视需要而代之以任何总线架构。又请注意，电脑系统(1000)可以是包含额外的微处理器(例如图中示为电脑系统(1000)的视需要的组件的微处理器(1100a))的多重处理电脑系统。微处理器 (1100a)可类似于微处理器(1100)。更具体而言，在一个实施例中，微处理器(1100a)可与微处理器(1100)完全相同。微处理器(1100a)可经由独立的总线而被连接到总线桥接器(1102)，或者可与微处理器(1100)共用CPU总线(1124)。此外，微处理器(1100a)可被耦合到类似于L2高速缓存器(1128)的视需要的L2高速缓存器(1128a)。 
在本说明书的用法中，术语”时钟频率周期”或”周期”意指指令处理管线的各阶段完成其工作所用的时间间隔。各存储元件(例如寄存器或阵列)根据用来界定时钟频率周期的时钟频率信号而撷取指令及计算出的值。例如，存储元件可根据时钟频率信号的上升缘或下降缘而撷取值。 
熟习此项技术者在完全了解前文所揭示的本发明之后，将可易于作出各种变化及修改。将把最后的权利要求书诠释为包含所有此种变化及修改。 

Claims (7)

1.一种集成电路(100)，包括：
多个逻辑核心部件(120)，其中该多个逻辑核心部件中的至少一个逻辑核心部件被设定成在独立于该多个逻辑核心部件中的另一个逻辑核心部件工作的电压电平的电压电平下工作，以及其中，逻辑核心部件中的至少一个逻辑核心部件被设定成在独立于该多个逻辑核心部件中的另一个逻辑核心部件工作的频率的频率下工作；
公共接口单元(110)，其中，该公共接口单元被设定成提供该多个逻辑核心部件与该集成电路外部的一个或多个组件间的接口，其中，在工作期间，该公共接口单元被设定成与该多个逻辑核心部件中在不同的电压电平下工作的一些逻辑核心部件以及在不同的频率下工作的一些逻辑核心部件通信；以及
温度控制逻辑部件(210)，设定成：
确定该集成电路的当前工作温度高于指定温度；
且响应于该确定：
根据集成电路需要降低的工作温度确定要调整工作特性的该多个逻辑核心部件的数目；以及
供应一个或多个较低工作电压或较低工作频率至已确定数目的逻辑核心部件，其中该较低工作电压低于该已确定数目的逻辑核心部件的当前工作电压，且其中该较低工作频率低于该已确定数目的逻辑核心部件的当前工作频率。
2.如权利要求1所述的集成电路，其中，进一步响应于确定该集成电路的该当前工作温度高于该指定温度，该温度控制逻辑部件被设定成将该公共接口单元的工作电压调整至较低电压，其中，该被调整的较低电压低于该公共接口单元的当前工作电压。
3.如权利要求1所述的集成电路，其中，该温度控制逻辑部件被进一步配置成将该公共接口单元的工作频率调整至较高频率，其中，该被调整的较高频率等于或大于该已确定数目的逻辑核心部件的该较低工作频率。
4.如权利要求1所述的集成电路，进一步包括被设置在该多个逻辑核心部件中的至少一个逻辑核心部件与该公共接口单元间的接口处的电压转换逻辑，其中，该电压转换被设定成将通信信号自该公共接口单元工作的电压电平转换至逻辑核心部件中的至少一个逻辑核心部件工作的电压电平。
5.如权利要求1所述的集成电路，其中，该温度控制逻辑部件进一步设定成：响应于确定该集成电路的当前工作温度低于该集成电路的该指定温度，提高该多个逻辑核心部件中的至少一个逻辑核心部件的工作频率。
6.一种用于以独立的频率和电压操作集成电路的组件的方法，包括下列步骤：
确定该集成电路(100)的当前工作温度高于指定温度，其中，该集成电路包括多个逻辑核心部件(120)，其中，逻辑核心部件中的每一个逻辑核心部件被设定成在独立于逻辑核心部件中的另一个逻辑核心部件工作的电压的电压下工作，以及其中，逻辑核心部件中的每一个逻辑核心部件被设定成在独立于逻辑核心部件中的另一个逻辑核心部件工作的频率的频率下工作；
响应于该确定：
根据集成电路需要降低的工作温度确定要调整工作特性的该多个逻辑核心部件的数目；以及
将较低工作电压或将较低工作频率供应给该已确定数目的逻辑核心部件，其中，该较低工作电压低于该已确定数目的逻辑核心部件的当前工作电压，以及其中，该较低工作频率低于该已确定数目的逻辑核心部件的当前工作频率。
7.一种电脑系统，包括：
处理器；
存储器，被耦合到该处理器；以及
其中，该处理器包括：
多个处理器核心(120)，被设定成执行程序指令，其中，该多个处理器核心中的每一个处理器核心被设定成在独立于该多个处理器核心中的另一个处理器核心工作的各自的电压的电压下工作，以及其中，该多个处理器核心中的每一个处理器核心被设定成在独立于该多个处理器核心中的另一个处理器核心工作频率的的频率下工作；
公共接口单元(110)，被耦合到处理器核心中的每一个处理器核心；
其中，该公共接口单元被设定成接口连接处理器核心中的每一个处理器核心且接口连接该处理器外部的一个或多个组件；
其中，该公共接口单元被设定成在独立于该多个处理器核心中的任何处理器核心工作的电压的电压下工作；以及
其中，该公共接口单元被设定成在独立于该多个处理器核心中的任何处理器核心工作的频率的频率下工作；
温度控制逻辑部件(210)，设定成：
确定当前工作温度高于指定温度；
根据集成电路需要降低的工作温度确定要调整工作特性的该多个处理器核心的数目；以及
供应一个或多个较低工作电压或较低工作频率至该已确定数目的处理器核心，其中该较低工作电压低于该已确定数目的处理器核心的当前工作电压，且其中该较低工作频率低于该已确定数目的处理器核心的当前工作频率。
CN2006800503432A 2006-01-03 2006-12-08 用于在独立的频率及/或电压操作集成电路的组件的方法及电脑系统 Active CN101351759B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/325,054 US7263457B2 (en) 2006-01-03 2006-01-03 System and method for operating components of an integrated circuit at independent frequencies and/or voltages
US11/325,054 2006-01-03
PCT/US2006/046814 WO2007081466A2 (en) 2006-01-03 2006-12-08 System and method for operating components of an integrated circuit at independent frequencies and/or voltages

Publications (2)

Publication Number Publication Date
CN101351759A CN101351759A (zh) 2009-01-21
CN101351759B true CN101351759B (zh) 2012-10-10

Family

ID=38137673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800503432A Active CN101351759B (zh) 2006-01-03 2006-12-08 用于在独立的频率及/或电压操作集成电路的组件的方法及电脑系统

Country Status (8)

Country Link
US (1) US7263457B2 (zh)
JP (1) JP2009522688A (zh)
KR (1) KR20080097419A (zh)
CN (1) CN101351759B (zh)
DE (1) DE112006003628B4 (zh)
GB (1) GB2447392B (zh)
TW (1) TWI417740B (zh)
WO (1) WO2007081466A2 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8943340B2 (en) 2011-10-31 2015-01-27 Intel Corporation Controlling a turbo mode frequency of a processor
US9026815B2 (en) 2011-10-27 2015-05-05 Intel Corporation Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor
US9074947B2 (en) 2011-09-28 2015-07-07 Intel Corporation Estimating temperature of a processor core in a low power state without thermal sensor information
US9081557B2 (en) 2011-09-06 2015-07-14 Intel Corporation Dynamically allocating a power budget over multiple domains of a processor
CN104798034A (zh) * 2012-12-17 2015-07-22 英特尔公司 在多处理器系统中执行频率协调
US9158693B2 (en) 2011-10-31 2015-10-13 Intel Corporation Dynamically controlling cache size to maximize energy efficiency
US9235254B2 (en) 2011-09-28 2016-01-12 Intel Corporation Controlling temperature of multiple domains of a multi-domain processor using a cross-domain margin

Families Citing this family (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180322B1 (en) 2002-04-16 2007-02-20 Transmeta Corporation Closed loop feedback control of integrated circuits
US7949864B1 (en) 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7187053B2 (en) * 2003-06-26 2007-03-06 International Business Machines Corporation Thermal sensing method and system
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7848901B2 (en) * 2005-11-29 2010-12-07 International Business Machines Corporation Tracing thermal data via performance monitoring
US7698089B2 (en) * 2005-11-29 2010-04-13 International Business Machines Corporation Generation of software thermal profiles executed on a set of processors using processor activity
US7460932B2 (en) * 2005-11-29 2008-12-02 International Business Machines Corporation Support of deep power savings mode and partial good in a thermal management system
US7721128B2 (en) * 2005-11-29 2010-05-18 International Business Machines Corporation Implementation of thermal throttling logic
US7376532B2 (en) * 2005-11-29 2008-05-20 International Business Machines Corporation Maximal temperature logging
US7512530B2 (en) * 2005-11-29 2009-03-31 International Business Machines Corporation Generation of software thermal profiles for applications in a simulated environment
US7603576B2 (en) * 2005-11-29 2009-10-13 International Business Machines Corporation Hysteresis in thermal throttling
US7512513B2 (en) * 2005-11-29 2009-03-31 International Business Machines Corporation Thermal throttling control for testing of real-time software
US7681053B2 (en) * 2005-11-29 2010-03-16 International Business Machines Corporation Thermal throttle control with minimal impact to interrupt latency
US7386414B2 (en) * 2005-11-29 2008-06-10 International Business Machines Corporation Generation of hardware thermal profiles for a set of processors
US20070124618A1 (en) * 2005-11-29 2007-05-31 Aguilar Maximino Jr Optimizing power and performance using software and hardware thermal profiles
US7397726B1 (en) * 2006-04-07 2008-07-08 Altera Corporation Flexible RAM clock enable
US20070260894A1 (en) * 2006-05-03 2007-11-08 Aguilar Maximino Jr Optimizing thermal performance using feed-back directed optimization
US7552346B2 (en) * 2006-05-03 2009-06-23 International Business Machines Corporation Dynamically adapting software for reducing a thermal state of a processor core based on its thermal index
US7596430B2 (en) * 2006-05-03 2009-09-29 International Business Machines Corporation Selection of processor cores for optimal thermal performance
US8037893B2 (en) * 2006-05-03 2011-10-18 International Business Machines Corporation Optimizing thermal performance using thermal flow analysis
US7685441B2 (en) * 2006-05-12 2010-03-23 Intel Corporation Power control unit with digitally supplied system parameters
US7669069B2 (en) * 2006-06-28 2010-02-23 Intel Corporation Control of link supply power based on link port mode
US7843157B2 (en) * 2006-06-30 2010-11-30 Regal Beloit Company Methods and apparatus for providing motor control signals
KR101441349B1 (ko) 2006-10-31 2014-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US7724078B2 (en) * 2007-03-22 2010-05-25 Intel Corporation Adjusting PLL/analog supply to track CPU core supply through a voltage regulator
US7917799B2 (en) * 2007-04-12 2011-03-29 International Business Machines Corporation Method and system for digital frequency clocking in processor cores
US8108708B2 (en) * 2007-05-03 2012-01-31 Microchip Technology Incorporated Power optimization when using external clock sources
JP5182792B2 (ja) * 2007-10-07 2013-04-17 アルパイン株式会社 マルチコアプロセッサ制御方法及び装置
US7945804B2 (en) * 2007-10-17 2011-05-17 International Business Machines Corporation Methods and systems for digitally controlled multi-frequency clocking of multi-core processors
US8027798B2 (en) * 2007-11-08 2011-09-27 International Business Machines Corporation Digital thermal sensor test implementation without using main core voltage supply
US8615647B2 (en) 2008-02-29 2013-12-24 Intel Corporation Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state
JP5344190B2 (ja) * 2008-03-04 2013-11-20 日本電気株式会社 半導体デバイス
US20090235108A1 (en) * 2008-03-11 2009-09-17 Gold Spencer M Automatic processor overclocking
US20090276644A1 (en) * 2008-05-02 2009-11-05 Goodnow Kenneth J Structure for semiconductor power distribution and control
US20090273239A1 (en) * 2008-05-02 2009-11-05 Goodnow Kenneth J Semiconductor power distribution and control systems and methods
US7757233B2 (en) * 2008-07-10 2010-07-13 International Business Machines Corporation Controlling a computer system having a processor including a plurality of cores
CN101673232A (zh) * 2008-09-11 2010-03-17 鸿富锦精密工业（深圳）有限公司 电压调整系统及方法
US8122270B2 (en) * 2008-09-29 2012-02-21 Intel Corporation Voltage stabilization for clock signal frequency locking
JP5237739B2 (ja) * 2008-09-29 2013-07-17 株式会社日立製作所 情報処理装置
US8402290B2 (en) * 2008-10-31 2013-03-19 Intel Corporation Power management for multiple processor cores
US20100162256A1 (en) * 2008-12-18 2010-06-24 Alexander Branover Optimization of application power consumption and performance in an integrated system on a chip
US8495699B2 (en) 2008-12-23 2013-07-23 At&T Intellectual Property I, L.P. Distributed content analysis network
US20100223673A1 (en) * 2009-02-27 2010-09-02 At&T Intellectual Property I, L.P. Providing multimedia content with access restrictions
US20100223660A1 (en) * 2009-02-27 2010-09-02 At&T Intellectual Property I, L.P. Providing multimedia content with time limit restrictions
US8064197B2 (en) * 2009-05-22 2011-11-22 Advanced Micro Devices, Inc. Heat management using power management information
US8904421B2 (en) * 2009-06-30 2014-12-02 At&T Intellectual Property I, L.P. Shared multimedia experience including user input
US8738949B2 (en) 2009-08-31 2014-05-27 Empire Technology Development Llc Power management for processor
US8321705B2 (en) * 2009-10-13 2012-11-27 Advanced Micro Devices, Inc. Dynamic table look-up based voltage regulator control
US9176572B2 (en) 2009-12-16 2015-11-03 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US8775830B2 (en) 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
US8650426B2 (en) 2009-12-16 2014-02-11 Qualcomm Incorporated System and method for controlling central processing unit power in a virtualized system
US9563250B2 (en) * 2009-12-16 2017-02-07 Qualcomm Incorporated System and method for controlling central processing unit power based on inferred workload parallelism
US8689037B2 (en) * 2009-12-16 2014-04-01 Qualcomm Incorporated System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
US20110145559A1 (en) * 2009-12-16 2011-06-16 Thomson Steven S System and method for controlling central processing unit power with guaranteed steady state deadlines
US9104411B2 (en) 2009-12-16 2015-08-11 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US8909962B2 (en) 2009-12-16 2014-12-09 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9128705B2 (en) 2009-12-16 2015-09-08 Qualcomm Incorporated System and method for controlling central processing unit power with reduced frequency oscillations
US8549339B2 (en) * 2010-02-26 2013-10-01 Empire Technology Development Llc Processor core communication in multi-core processor
DE102010009736A1 (de) 2010-03-01 2011-09-01 Giesecke & Devrient Gmbh System mit elektronischem Schaltkreis
US8484495B2 (en) * 2010-03-25 2013-07-09 International Business Machines Corporation Power management in a multi-processor computer system
US8271812B2 (en) 2010-04-07 2012-09-18 Apple Inc. Hardware automatic performance state transitions in system on processor sleep and wake events
US8442786B2 (en) 2010-06-02 2013-05-14 Advanced Micro Devices, Inc. Flexible power reporting in a computing system
US8510582B2 (en) 2010-07-21 2013-08-13 Advanced Micro Devices, Inc. Managing current and power in a computing system
WO2012014014A2 (en) * 2010-07-27 2012-02-02 Freescale Semiconductor, Inc. Multi-Core Processor and Method of Power Management of a Multi-Core Processor
US8943334B2 (en) * 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
US9317082B2 (en) 2010-10-13 2016-04-19 Advanced Micro Devices, Inc. Controlling operation of temperature sensors
US8793512B2 (en) * 2010-10-29 2014-07-29 Advanced Micro Devices, Inc. Method and apparatus for thermal control of processing nodes
US8996330B2 (en) * 2011-01-06 2015-03-31 Qualcomm Incorporated Method and system for managing thermal policies of a portable computing device
US8468373B2 (en) * 2011-01-14 2013-06-18 Apple Inc. Modifying performance parameters in multiple circuits according to a performance state table upon receiving a request to change a performance state
EP3480679A1 (en) * 2011-09-06 2019-05-08 Telefonaktiebolaget LM Ericsson (publ) Regulating the activity of a core
US20130086395A1 (en) * 2011-09-30 2013-04-04 Qualcomm Incorporated Multi-Core Microprocessor Reliability Optimization
US8832478B2 (en) * 2011-10-27 2014-09-09 Intel Corporation Enabling a non-core domain to control memory bandwidth in a processor
US9347836B2 (en) 2011-11-15 2016-05-24 Ati Technologies Ulc Dynamic voltage reference for sampling delta based temperature sensor
US8862909B2 (en) 2011-12-02 2014-10-14 Advanced Micro Devices, Inc. System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller
US8924758B2 (en) 2011-12-13 2014-12-30 Advanced Micro Devices, Inc. Method for SOC performance and power optimization
US8799694B2 (en) * 2011-12-15 2014-08-05 International Business Machines Corporation Adaptive recovery for parallel reactive power throttling
US8954764B2 (en) * 2012-03-05 2015-02-10 Csr Technology Inc. Method and apparatus for dynamic power management
WO2013147770A1 (en) * 2012-03-28 2013-10-03 Intel Corporation Method and apparatus for atomic frequency and voltage changes
TWI470402B (zh) * 2012-04-25 2015-01-21 Academia Sinica 行動裝置ｃｐｕ工作頻率控制方法
US8972759B2 (en) 2012-06-29 2015-03-03 Qualcomm Incorporated Adaptive thermal management in a portable computing device including monitoring a temperature signal and holding a performance level during a penalty period
US9285818B2 (en) * 2012-07-26 2016-03-15 Qualcomm Incorporated Autonomous thermal controller for power management IC
US8996902B2 (en) 2012-10-23 2015-03-31 Qualcomm Incorporated Modal workload scheduling in a heterogeneous multi-processor system on a chip
US9292468B2 (en) * 2012-12-17 2016-03-22 Intel Corporation Performing frequency coordination in a multiprocessor system based on response timing optimization
US9395774B2 (en) * 2012-12-28 2016-07-19 Intel Corporation Total platform power control
US9690578B2 (en) * 2013-02-20 2017-06-27 Intel Corporation High dose radiation detector
US9367114B2 (en) * 2013-03-11 2016-06-14 Intel Corporation Controlling operating voltage of a processor
US9348407B2 (en) 2013-06-27 2016-05-24 Intel Corporation Method and apparatus for atomic frequency and voltage changes
TWI458993B (zh) * 2013-07-22 2014-11-01 Giga Byte Tech Co Ltd 量測電源之電壓及電流之治具及其量測方法
US9495001B2 (en) * 2013-08-21 2016-11-15 Intel Corporation Forcing core low power states in a processor
US20150148981A1 (en) * 2013-11-24 2015-05-28 Qualcomm Incorporated System and method for multi-correlative learning thermal management of a system on a chip in a portable computing device
US9625971B2 (en) 2014-01-10 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. System and method of adaptive voltage frequency scaling
US10082847B2 (en) * 2014-04-01 2018-09-25 Qualcomm Incorporated Method and system for optimizing performance of a PCD while mitigating thermal generation
US9582012B2 (en) * 2014-04-08 2017-02-28 Qualcomm Incorporated Energy efficiency aware thermal management in a multi-processor system on a chip
US9671767B2 (en) 2014-05-14 2017-06-06 Advanced Micro Devices, Inc. Hybrid system and method for determining performance levels based on thermal conditions within a processor
US9652019B2 (en) 2014-06-02 2017-05-16 Advanced Micro Devices, Inc. System and method for adjusting processor performance based on platform and ambient thermal conditions
US9971609B2 (en) * 2014-06-05 2018-05-15 American Megatrends, Inc. Thermal watchdog process in host computer management and monitoring
US9575537B2 (en) 2014-07-25 2017-02-21 Intel Corporation Adaptive algorithm for thermal throttling of multi-core processors with non-homogeneous performance states
US9791904B2 (en) * 2014-08-15 2017-10-17 Intel Corporation Balanced control of processor temperature
US9619289B2 (en) 2014-09-11 2017-04-11 Dell Products, L.P. Workload optimized server for intelligent algorithm trading platforms
US20160327999A1 (en) * 2014-09-17 2016-11-10 Mediatek Inc. Dynamic frequency scaling in multi-processor systems
US10928882B2 (en) * 2014-10-16 2021-02-23 Futurewei Technologies, Inc. Low cost, low power high performance SMP/ASMP multiple-processor system
US10248180B2 (en) 2014-10-16 2019-04-02 Futurewei Technologies, Inc. Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system
US9952650B2 (en) 2014-10-16 2018-04-24 Futurewei Technologies, Inc. Hardware apparatus and method for multiple processors dynamic asymmetric and symmetric mode switching
US9582052B2 (en) 2014-10-30 2017-02-28 Qualcomm Incorporated Thermal mitigation of multi-core processor
US9710043B2 (en) * 2014-11-26 2017-07-18 Intel Corporation Controlling a guaranteed frequency of a processor
US10048744B2 (en) * 2014-11-26 2018-08-14 Intel Corporation Apparatus and method for thermal management in a multi-chip package
TWI628942B (zh) * 2015-02-05 2018-07-01 絡達科技股份有限公司 可自我檢測操作狀態之通訊模組、通訊裝置及其檢測方法
US9946327B2 (en) 2015-02-19 2018-04-17 Qualcomm Incorporated Thermal mitigation with power duty cycle
US9658634B2 (en) 2015-03-30 2017-05-23 Apple Inc. Under voltage detection and performance throttling
US10031574B2 (en) * 2015-05-20 2018-07-24 Mediatek Inc. Apparatus and method for controlling multi-core processor of computing system
CN105068871B (zh) 2015-07-28 2018-12-21 深圳市万普拉斯科技有限公司 运算资源的控制方法和装置
KR102599653B1 (ko) * 2015-11-20 2023-11-08 삼성전자주식회사 냉각 알고리즘을 수행하는 집적 회로와 이를 포함하는 모바일 장치
US10013392B2 (en) * 2016-01-26 2018-07-03 Intel Corporation Providing access from outside a multicore processor SoC to individually configure voltages
US10496141B2 (en) * 2016-03-17 2019-12-03 Qualcomm Incorporated System and method for intelligent thermal management in a system on a chip having a heterogeneous cluster architecture
US11399720B2 (en) 2016-04-05 2022-08-02 Qulacomm Incorporated Circuits and methods providing temperature mitigation for computing devices
US9848515B1 (en) 2016-05-27 2017-12-19 Advanced Micro Devices, Inc. Multi-compartment computing device with shared cooling device
US10359833B2 (en) * 2016-06-20 2019-07-23 Qualcomm Incorporated Active-core-based performance boost
US10659063B2 (en) * 2016-11-01 2020-05-19 Nvidia Corporation Adaptive voltage frequency scaling for optimal power efficiency
US10877670B1 (en) 2016-11-28 2020-12-29 Barefoot Networks, Inc. Dynamically reconfiguring data plane of forwarding element to adjust data plane throughput based on detected conditions
US10064141B2 (en) * 2016-12-09 2018-08-28 Qualcomm Incorporated Core frequency/count decision-based thermal mitigation optimization for a multi-core integrated circuit
US11830200B2 (en) * 2017-05-18 2023-11-28 Advanced Micro Devices, Inc. Ambient temperature reporting through infrared facial recognition
KR102539044B1 (ko) * 2017-10-30 2023-06-01 삼성전자주식회사 시스템 온 칩의 구동 방법, 이를 수행하는 시스템 온 칩 및 이를 포함하는 전자 시스템
TWI723332B (zh) * 2019-01-22 2021-04-01 華碩電腦股份有限公司 電腦系統管理方法與電腦系統
KR20210032213A (ko) * 2019-09-16 2021-03-24 삼성전자주식회사 전력 스텝에 기초한 동적 다이내믹 전압 주파주 스케일링(dvfs) 수행 방법
US11520628B2 (en) * 2020-05-20 2022-12-06 Qualcomm Incorporated Cooperative dynamic clock and voltage scaling (DCVS) between two processor systems
CN111722931A (zh) * 2020-06-24 2020-09-29 龙芯中科技术有限公司 处理器的控制方法、装置、设备及存储介质
WO2021262197A1 (en) * 2020-06-26 2021-12-30 Intel Corporation Performance level control in a data processing apparatus
TWI806141B (zh) * 2021-08-30 2023-06-21 瑞昱半導體股份有限公司 處理器電路以及電腦可讀媒體
US20240004444A1 (en) * 2022-06-30 2024-01-04 Advanced Micro Devices, Inc. Rest-of-chip power optimization through data fabric performance state management
TWI805447B (zh) * 2022-07-14 2023-06-11 新唐科技股份有限公司 控制裝置及其操作方法
WO2024019191A1 (ko) * 2022-07-20 2024-01-25 엘지전자 주식회사 디스플레이 장치 및 그 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183150A (zh) * 1996-03-01 1998-05-27 三星电子株式会社 增强处理器的性能的方法与装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001027728A1 (en) 1999-10-14 2001-04-19 Advanced Micro Devices, Inc. Minimizing power consumption during sleep modes by using minimum core voltage necessary to maintain system state
US6901303B2 (en) * 2001-07-31 2005-05-31 Hewlett-Packard Development Company, L.P. Method and apparatus for controlling fans and power supplies to provide accelerated run-in testing
US7111178B2 (en) 2001-09-28 2006-09-19 Intel Corporation Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
US6804632B2 (en) * 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US6714891B2 (en) * 2001-12-14 2004-03-30 Intel Corporation Method and apparatus for thermal management of a power supply to a high performance processor in a computer system
US6922783B2 (en) * 2002-01-16 2005-07-26 Hewlett-Packard Development Company, L.P. Method and apparatus for conserving power on a multiprocessor integrated circuit
US6908227B2 (en) * 2002-08-23 2005-06-21 Intel Corporation Apparatus for thermal management of multiple core microprocessors
US7076672B2 (en) 2002-10-14 2006-07-11 Intel Corporation Method and apparatus for performance effective power throttling
US7112979B2 (en) * 2002-10-23 2006-09-26 Intel Corporation Testing arrangement to distribute integrated circuits
US7228242B2 (en) * 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7085945B2 (en) * 2003-01-24 2006-08-01 Intel Corporation Using multiple thermal points to enable component level power and thermal management
US7162652B2 (en) * 2003-06-20 2007-01-09 Texas Instruments Incorporated Integrated circuit dynamic parameter management in response to dynamic energy evaluation
US7134031B2 (en) * 2003-08-04 2006-11-07 Arm Limited Performance control within a multi-processor system
GB2408116B (en) * 2003-11-14 2006-09-20 Advanced Risc Mach Ltd Operating voltage determination for an integrated circuit
US20060161375A1 (en) * 2004-12-30 2006-07-20 Allen Duberstein Optimizing processing speed based on measured temperatures
US7490254B2 (en) * 2005-08-02 2009-02-10 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
US7568115B2 (en) * 2005-09-28 2009-07-28 Intel Corporation Power delivery and power management of many-core processors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183150A (zh) * 1996-03-01 1998-05-27 三星电子株式会社 增强处理器的性能的方法与装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9081557B2 (en) 2011-09-06 2015-07-14 Intel Corporation Dynamically allocating a power budget over multiple domains of a processor
US9074947B2 (en) 2011-09-28 2015-07-07 Intel Corporation Estimating temperature of a processor core in a low power state without thermal sensor information
US9235254B2 (en) 2011-09-28 2016-01-12 Intel Corporation Controlling temperature of multiple domains of a multi-domain processor using a cross-domain margin
US9026815B2 (en) 2011-10-27 2015-05-05 Intel Corporation Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor
US9176565B2 (en) 2011-10-27 2015-11-03 Intel Corporation Controlling operating frequency of a core domain based on operating condition of a non-core domain of a multi-domain processor
US8943340B2 (en) 2011-10-31 2015-01-27 Intel Corporation Controlling a turbo mode frequency of a processor
US9158693B2 (en) 2011-10-31 2015-10-13 Intel Corporation Dynamically controlling cache size to maximize energy efficiency
US9471490B2 (en) 2011-10-31 2016-10-18 Intel Corporation Dynamically controlling cache size to maximize energy efficiency
CN104798034A (zh) * 2012-12-17 2015-07-22 英特尔公司 在多处理器系统中执行频率协调
CN104798034B (zh) * 2012-12-17 2018-02-13 英特尔公司 用于协调频率的方法、处理器以及系统

Also Published As

Publication number Publication date
GB2447392B (en) 2009-12-16
DE112006003628T5 (de) 2008-11-13
GB2447392A (en) 2008-09-10
JP2009522688A (ja) 2009-06-11
US7263457B2 (en) 2007-08-28
WO2007081466A2 (en) 2007-07-19
TWI417740B (zh) 2013-12-01
KR20080097419A (ko) 2008-11-05
DE112006003628B4 (de) 2024-02-01
CN101351759A (zh) 2009-01-21
GB0812573D0 (en) 2008-08-13
US20070156370A1 (en) 2007-07-05
WO2007081466A3 (en) 2007-12-27
TW200736935A (en) 2007-10-01

Similar Documents

Publication Publication Date Title
CN101351759B (zh) 用于在独立的频率及/或电压操作集成电路的组件的方法及电脑系统
TWI506559B (zh) 可動態和選擇性停用核心以及重新設定之多核心微處理器及其方法
TW477928B (en) Method and apparatus for dynamically changing the sizes of pools that control the power consumption levels of memory devices
TWI603186B (zh) 於圖形子系統中進入和退出休眠模式的系統和方法
JP4764026B2 (ja) ダイナミック電圧スケーリングによる低消費電力集積回路装置
TWI336437B (en) Method and system for optimizing latency of dynamic memory sizing
US20050283630A1 (en) Changing of operating voltage in semiconductor integrated circuit
TWI240172B (en) Apparatus and method for bus signal termination compensation during detected quiet cycle
TWI569146B (zh) 用於高效能互連中之嵌入式串流路徑的方法、設備及系統
JP2008117397A (ja) プロセシング・コアの独立電力制御
CN101133459A (zh) 存储器阵列在挂起模式和待机模式下的可变自刷新速率
US20220326755A1 (en) Processor core energy management
JP2012108677A (ja) データ転送装置及びその制御方法
TW200937158A (en) Systems and methods for voltage regulator communication
CN112148662B (zh) 利用i2c地址匹配唤醒的低功耗芯片架构及唤醒方法
TW200422819A (en) Method and apparatus for controlling a data processing system during debug
US8635480B1 (en) Method and apparatus for controlling power to a processing unit
US20190369703A1 (en) Method of optimizing device power and efficiency based on host-controlled hints prior to low-power entry for blocks and components on a pci express device
CN105247498A (zh) 通用的基于主机的控制器延迟方法和装置
US9612652B2 (en) Controlling power consumption by power management link
US7120807B2 (en) Apparatus for resetting power management enable register and resetting power management register based on an operating system instruction and output of power management enable register
JP2016513322A (ja) アイドル状態の間の電源ユニットによる電力消費の制御
US7219248B2 (en) Semiconductor integrated circuit operable to control power supply voltage
CN111176408B (zh) 一种SoC的低功耗处理方法和装置
US8395483B2 (en) Power controller for an electronic reader device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: GLOBALFOUNDRIES INC.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20100730

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA STATE, USA TO: CAYMAN ISLANDS GRAND CAYMAN ISLAND

TA01 Transfer of patent application right

Effective date of registration: 20100730

Address after: Grand Cayman, Cayman Islands

Applicant after: Globalfoundries Semiconductor Inc.

Address before: American California

Applicant before: Advanced Micro Devices Inc.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201216

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210318

Address after: No.1, Duhang 1st Road, Hsinchu City, Hsinchu Science Park, Taiwan, China

Patentee after: MEDIATEK Inc.

Address before: California, USA

Patentee before: Lattice chip (USA) integrated circuit technology Co.,Ltd.