CN101355073A - 引线框面板 - Google Patents

引线框面板 Download PDF

Info

Publication number
CN101355073A
CN101355073A CNA2007101679378A CN200710167937A CN101355073A CN 101355073 A CN101355073 A CN 101355073A CN A2007101679378 A CNA2007101679378 A CN A2007101679378A CN 200710167937 A CN200710167937 A CN 200710167937A CN 101355073 A CN101355073 A CN 101355073A
Authority
CN
China
Prior art keywords
tie
contact
rod
device area
leadframe panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101679378A
Other languages
English (en)
Other versions
CN101355073B (zh
Inventor
P·S·林
T·K·伊
M·S·B·M·金
K·范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of CN101355073A publication Critical patent/CN101355073A/zh
Application granted granted Critical
Publication of CN101355073B publication Critical patent/CN101355073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

本发明提出一种引线框面板，它适用于改进对IC芯片的封装。该引线框面板构形成使得在引线框面板的单件化过程中减少引线框材料的去除量。

Description

引线框面板
技术领域
本发明总体上涉及一种集成电路(ICs)的封装件。特别是，涉及一种适合用于封装IC芯片的引线框面板(leadframe panel)，在引线框面板的单件化过程中，能减少去除引线框材料的数量。
背景技术
通常，通过已知技术，如锯切来完成引线框面板的器件区域的单件化。经常使用具有多个并行的锯片的组合(或群)切削锯，以便需要较少的锯通过，以单件化引线框面板的器件区域。所述单件化的过程，且更具体的是，锯切过程，在引线框部件和相关联的熔合区上产生应力，所述应力可能损坏部件和相关联的熔合区。
通常，将引线框面板的器件区域互连的系杆进行刻蚀或者变细，以便在单件化过程中减少引线框材料的去除量。这降低了作用在引线框部件和相关联熔合区上的应力，并且还延长了锯片的使用寿命。然而，需要继续努力以开发出更有效的单件化的方法和能使单件化更有效的引线框面板构形，而且还要满足或改进其他封装要求。
发明内容
在一个实施例中，描述了一种适合在封装集成电路芯片中使用的引线框面板，所述引线框面板形成有至少一个以排和列布置的器件区域的二维阵列。该引线框面板包括多个系杆，每个系杆在相关联的一对器件区域的相邻列之间延伸。每个系杆构形成携带多个引线框部件，包括多个用于每个相邻的器件区域的触点。引线框面板还包括多个接触线，所述接触线基本上平行于系杆延伸，以便每个接触线穿过器件区域的相关联列。每个接触线包括至少一个用于每个器件区域的触点，所述接触线穿过所述器件区域。引线框面板配置成使得接触线独立于系杆来携带，并且使得每个器件区域的列具有至少一个相关联的系杆和至少一条相关联的接触线。如此，引线框面板配置成使得在器件区域的列中的每个器件区域内的全部引线框部件仅由至少一条接触线或至少一个与该列相关联的系杆来携带。
在另一个实施例中，描述了一种适合在封装集成电路中使用的引线框面板，所述引线框面板形成了至少一个以排和列布置的器件区域的二维阵列。该引线框面板包括多个系杆结构，每个系杆结构在相关联的一对相邻的器件区域的排或列之间延伸。每个系杆结构携带多个引线框部件，包括多个用于每个相邻的器件区域的触点。每个系杆结构包括多个以直线配置不同的系杆段。每个系杆段通过一间隙与以直线排列的相邻的系杆段分开。每个系杆结构还包括多个系杆联接件。每个系杆联接件连接两个相邻的系杆段，以便该系杆联接件不会延伸到系杆段之间的间隙中。每个系杆段的每个线的大小和构造确定成，使得在单件化过程中通过该线路切割去除该系杆段。
在又一个实施例中，描述了一种集成电路(IC)封装件，它包括半导体集成电路冲模。所述冲模具有一有效面和一后表面。该有效面具有多个熔合垫。该后表面与有效面是相对的。IC封装件还包括多个触点，包括第一组触点和第二组触点。第一组触点的每个触点包括位于封装件的相对的第一和第二侧面上的两个底部接触表面。两个底部接触表面彼此是电连接的，但是互相物理上隔开，并且与封装件的底面共面。第一组触点中的每个触点还包括至少一个焊料垫表面，所述焊料垫表面与接触表面相对。第二组触点中的每个触点包括位于封装件的第一或第二侧面中的一个侧面上的接触表面。该接触表面也与封装件的底面共面。第二组触点的每个触点还包括一焊料垫表面，所述焊料垫表面与接触表面相对。第二组触点中的每个触点还包括一系杆联接件。每个系杆联接件的部分暴露在封装件的相对的第三或第四侧面上。IC封装件包括至少一个来自第一组触点的触点和至少一个来自第二组触点的触点。IC封装件还包括焊点，所述焊点将冲模上的熔合垫电连接到触点上的相关联的焊料垫表面上。IC封装件还包括模制材料，所述模制材料封装冲模的部分、焊点和包括触点的引线框部件，从而流出触点的底部接触表面暴露在封装的底面上。
附图说明
为了更透彻地理解本发明，现在参照以下结合附图的详细说明，其中：
图1A图示出本发明特定实施例的适合用于封装集成电路的引线框面板的示意性俯视图；
图1B-1D依次图示出图1A所示的引线框面板中所选定元件的更详细的视图；
图2A和2B图示出分别沿图1C中的剖面A-A和B-B取的示意性侧视图；
图3是利用本发明特定实施例的图1A中所示的引线框面板来封装集成电路芯片过程的流程图；和
图4A和4B分别图示出本发明特定实施例的IC(集成电路)封装件的简略透视图和仰视图。
整个附图中的对应的部件使用相同的附图标记。
具体实施方式
本发明总体地涉及集成电路(ICs)的封装(或包装)。特别是，描述了一种适合用于封装IC芯片的引线框面板，在引线框面板的单件化(或拆分singulation)期间，其能减少去除的引线框材料的量。
在以下描述中，陈述了许多具体细节以彻底理解本发明。然而，显然，对于本领域的技术人员而言可无需实施某些或全部这些具体细节。在其他情况中，没有详述公知的过程以避免不必要的偏离本发明。
本发明的特定实施例提供了一种适于在封装IC芯片中使用的引线框面板，以便在引线框面板的单件化过程中使除去的引线框材料的数量明显地减少。引线框材料中的所述减少量具有显著的效果。首先，在引线框面板的单件化过程中，作用在引线框面板，特别是触点和相关联的熔合区域上的压力显著地降低了。其次，锯片(或锯片)的使用寿命明显的延长了。将在以下描述中展示本发明的这些及其他特征。
现在参照图1-4来说明本发明的特定实施例。图1A图示出以条形配置的引线框面板100的示意性俯视图。引线框面板100可以被构造成具有以排107和列106配置的器件区域104的多个二维阵列102的金属(其他导电的)结构。如在依次更详细描述的图1B-D中所图示的，每个列106包括多个直接相邻的器件区域104，每个器件区域构形成用于单个IC封装件。在所图示的实施例中，每个二维阵列102包括四个列106，每列包括四个器件区域104。因此，在每个二维阵列102中，所图示的实施例具有器件区域104的四个排107。然而，应当理解是，列106的数目和在每个列中的器件区域104的数目可以发生很大的变化。
系杆结构(以下也称“系杆”)108直接与器件区域104的相邻的列106连接。在所图示的实施例中，系杆108平行于器件区域104的列106延伸，并且在垂直于所述列106的器件区域的相邻的排107之间没有延伸的系杆。每个系杆108携带有多个用于靠近该系杆的每个器件区域104的触点110。举例来说，在所图示的实施例中，每个系杆108携带有两个用于每个邻近的器件区域104的触点110。在其他实施例中，每个系杆108可以携带比用于每个邻近的器件区域104的两个触点110更多或更少的触点。由特定的系杆所携带的用于不同器件区域的触点110的数目可以变化。例如，一个系杆108可以在该系杆的一个侧面上携带用于每个器件区域104的三个触点110，而在该系杆的另一侧面上携带用于每个器件区域的四个触点。如本领域的技术人员将会理解的，也可以使用各式各样的其他的触点构形。
在所述的第一实施例中，引线框面板100构形成使得芯片可被倒装在相关联的器件区域104上。因此，每个触点110包括一个导电的焊料垫表面113，所述焊料垫表面与引线框面板100的上表面平行。如图2A所图示的，其图示出多个器件区域104中的每个沿图1D中线A-A的剖面，焊料垫表面113构形成容纳一个相关联的焊球202(以下也称为焊接凸缘或焊点)，所述焊球用于将触点110在相关联的冲模200的有效表面上物理和电力地连接到相关联的熔合垫204上。每个触点110还包括一个导电触头表面215，所述导电触头表面与引线框面板100的底面平行。接触表面215构形成便于在封装后将触点110物理和电力地连接到在外部设备，如基片、印刷电路板(PCB)或另一装置上的一个相关联的接触表面上。
虽然图示的实施例利用了倒装芯片安装法将芯片电连接到引线框架上，但应当理解，可以容易地将器件区域构造成便于其他冲模接触电连接技术，如引线接合。
在所图示的实施例中，触点110的周边部分111被刻蚀或相对于引线框面板100的上表面变薄。此外，触点110的内部被刻蚀或相对于引线框面板100的底面变薄或被形成凹入。例如，周边部分111和内部可能分别相对于引线框面板100的上表面和底面被半刻蚀。
在所图示的实施例中，每个系杆108被分段成系杆段114。与一单个系杆108相关联的系杆段114以直线配置。每个系杆段114通过一间隙G与直接相邻的系杆段分开。如图1C和1D所示，至少一个系杆联接件112连接任何两个邻近的系杆段114。特别是，在所图示的实施例中，系杆联接件112不会延伸到系杆段114之间的间隙中。由系杆108携带的每个触点110通过一相关联的系杆联接件112与该系杆连接。在所图示的实施例中，每个系杆联接件112具有特征为“鱼尾”的形状。然而，应当注意到，各种其他系杆联接件的几何结构也是合适的。另外，在所描述的实施例中，系杆108，包括两个系杆联接件112和系杆段114，相对于引线框面板100的底面形成凹入。例如，系杆108可以是相对于引线框面板100的底面为半刻蚀的，以便系杆108的底面相对于引线框面板100的底面被提升。
在所图示的实施例中，每个系杆108从引线框面板100的一侧导轨118延伸到相对侧的导轨上。侧轨118提供了支承系杆108的刚性框架。另外，水平系杆120平行于每个侧轨118延伸并且与每个相关联的系杆108相交。在另一个实施例中，系杆108可以与水平系杆120而非侧轨118相交。仍然在其他实施例中，根本不存在水平系杆120。再者，应当注意到，在所图示的实施例中，在垂直于列106的器件区域的排107之间没有系杆延伸。具体地说，应当注意到，在列106内部的邻近器件区域104的触点110不是通过系杆来连接的。
在所图示的实施例中，器件区域104的每个列106还包括至少一条接触线116。每个接触线116平行于器件区域的列106延伸。特别是，接触线116不与系杆108或器件区域104内部的任何其他引线框部件接触。在所图示的实施例中，接触线116仅由水平系杆120来携带。在其他实施例中，接触线可以延伸到侧轨118。
图1C图示出单个器件区域104和相关联的接触线116的一部分。每个器件区域104内部的接触线116的该部分包括至少一个触点122。每个触点122经过触点桥接部124连接到相邻器件区域中的另一个触点122上。为了减小每个接触线116上的应力，触点122可以成形和另外构形成实现一个弹簧效果。例如，在所图示的实施例中，每个触点122包括在中心部分的两边上具有凹口117的中心部分，从而形成“s”形的部分119，所述″s″形部分能够吸收作用在接触线116上的应力。
每个触点122包括一导电的焊料垫表面123，所述焊料垫表面与引线框面板100的上表面平行。焊料垫表面123构形成容纳一个或多个焊料凸缘202，所述焊料凸缘物理地和电力地将触点122连接到相关联的冲模200的有效表面上的一个或多个相关联的熔合垫204上。在所图示的实施例中，单个焊料凸缘202定位在焊料垫表面123的中心上。在其他实施例中，焊料凸缘202可以被定位在触点122的更多的周边部分上。例如，焊料凸缘202可以被定位在焊料垫表面123的中心部分的两侧上。
如图2B最清楚地示出的，其图示出多个器件区域104中的每一个沿图1C中直线B-B取的剖面，每个触点122还包括至少一个与引线框面板100的底面平行的接触表面225。在所图示的实施例中，在每个器件区域104内的接触线116的部分在相对于引线框面板100的底面的中间区域(或部位)被刻蚀，以便触点122包括两个与引线框面板100的底面平行的接触表面225。例如，触点122的中间区域可以相对于引线框面板100的底面为半刻蚀的。另外，在所图示的实施例中，触点122的周边部分127和接触桥接部124相对于引线框面板100的上表面形成凹入。例如，该周边部分127和接触桥接部124可以通过相对于引线框面板100的上表面半刻蚀这些结构来形成凹入。
应当注意到，在上述实施例中，所有触点110和122或者由接触线116携带或者经过系杆联接件112由系杆108来携带。
引线框面板100的上述的部件可以利用任何合适的装置或手段来形成。例如，所述特征或结构(例如，系杆108、触点110与122和相关联的特征或结构)可以通过冲压或刻蚀由适合的导电材料形成的金属板来形成。
如图2A和2B所示，在特定实施例中，带206粘接到或附着在引线框面板100的底面。所述带206为引线框面板100的特征或结构提供支撑并且还有利地使用在利用模制材料来封装引线框面板100。
参照图3，将描述利用图1A-1D中的引线框面板100来封装半导体IC芯片的步骤300。首先，可以利用焊剂(flux)以步骤302来制备焊料垫表面113和123。然后，将多个焊料形成凸缘的芯片在步骤304定位在引线框面板100上。然后，将所述引线框面板100和芯片放在回流或软熔(reflow)烘箱中用于焊料凸缘的软熔步骤306，从而物理地和电力地将该芯片连接到相关联的器件区域104。
然后，在步骤308可以利用传统的模制材料将填充(或组装populated)的引线框面板100的部分封装。所述模制材料通常是具有很低的热膨胀系数的不导电塑料。在一个实施例中，基本上同时将每个二维阵列102封装。在该实施例中，芯片、电接线、触点110与122、系杆联接件112、系杆段114和接触桥接部124除了与引线框面板100的底面平行的那些部分之外全部可以利用模制材料来封装，并与带206接触(例如，接触表面215和225)。这样，接触表面215和225被留下暴露在封装的引线框面板100的底面上。在优选实施例中，可以使用薄膜辅助模制FAM(有限分析模块)系统来封装填充的引线框面板100。例如，在一个实施例中，使用Boschman薄膜辅助模制系统来封装填充的引线框面板100。
应当理解，在其他实施例中，可以基本上同时将引线框面板100的更小的或更大的部分进行封装。例如，可以在模具(或冲模)可以配备多个铸模空腔，以便每个二维阵列102可以与引线框面板100的另一个阵列102基本上同时被封装。因此，全部引线框面板100的所有器件区域104可以基本上同时被封装。
在封装之后，模制材料经受一个后期模制固化步骤310。在后期模制固化步骤310后，底部接触表面215和225可以进行焊料涂层步骤312。通常进行焊料涂层以便于电力地连接到外部设备，如PCB板上的触点上。
然后，可以对封装的引线框面板100进行单件化步骤314，以生产单个的IC封装件。可以通过任何合适的装置或手段(例如，锯切、激光切割或冲压)对已封装的引线框面板100进行单件化。应当理解，引线框面板100的所述布置考虑到了单件化方法的有效使用。在一个典型的实施例中，通过单程锯切或群切来单件化已封装的引线框面板100。群切涉及多个平行锯片的使用以同时锯切引线框面板100。因此，可以基本上同时将多个已封装的列106彼此单件化。随后，可以使用另一个群切装置来将相关联的列106的单个封装器件区域(封装件)彼此单件化(应当理解，在另一个实施例中，锯切的顺序可以相反)。
特别是，在引线框面板的单件化过程中，所述的引线框面板100使引线框的所去除的材料的数量明显减少。更特别是，当单件化列106时，因为锯片仅需切过系杆段114，所以需要锯过的引线框材料的数量减少了。然而，为了与容许的偏差相符，同时可以除去系杆联接件112的一部分。例如，因为系杆段114的宽度大约为0.15毫米，所以可以使用宽度大约为0.25毫米的锯片。因此，通过减小系杆段的长度并相应增大系杆段之间的间隙G，在单件化过程中引线框的所去除的材料量显著减少。
此外，在器件区域104的相邻的排之间进行单件化切割过程中，需要去除的引线框材料仅是引线框的构成接触桥接部124的一小段。因此，在相邻的排107之间使用接触桥接124，如与全部系杆相反，在单件化过程中，大体上还比使用分段的系杆108更能明显减少引线框的所去除材料的数量。再者，为与容许偏差相符，触点110和122的一些周边部分111和127在单件化过程中也不除去。另外，如上所述，系杆段114和系杆联接件112的底面也被刻蚀或者被形成凹入或变薄。在引线框面板100的在单件化过程中，使这些底面以及触点的周边部分111和127形成凹入进一步减少了引线框材料的去除量。
所述的引线框面板100和封装过程能封装大约2.0毫米(或更小)的长度和宽度。由于在形成凹入引线框材料的去除量减少了，结果获得的应力也部分地减少了。
图4A和4B图示出本发明特定实施例的封装件400的透视图和仰视图。该封装件400是利用上述引线框面板100的器件区域的特定实施例来生产的。如可以看出的，所得到的封装件400类似于LLP封装件。特别是，所图示的封装件400的底面类似于具有六个接触表面的通用LLP封装件。
系杆联接件112提供了锁定特征(或构造)，当利用模制材料来封装时，所述锁定特征将相应的触点110固定在封装件的内部，触点110和122中的刻蚀的特征也用来固定封装件内部的触点。
本领域的技术人员应当理解，尽管已经描述并图示出具体的引线框面板100，但是存在的变化仍在本发明的精神和范围内。另外，尽管参照引线框面板100的顶面和底面进行了描述，应当理解的是，本发明仅打算用于描述该结构，绝非限定或限制引线框用于随后的连接外部设备的引线框的取向。
在前述描述中，为了说明的目的，使用了具体的术语以提供对本发明的彻底的了解。然而，对本领域的技术人员来说具体的细节不需要描述了，以便实际应用本发明。因此，为了图示和描述的目的，给出了本发明具体实施例的前述描述。它们不是打算彻底地说明或将本发明限制在所公开的确切的形式中。由于上述教导，可以进行许多改进和变化，这对本领域的技术人员来说是显而易见的。
例如，尽管引线框面板100描述为具有分段的系杆108和接触线116以便在单件化过程中使引线框材料的去除量减到最少，但是应当理解的是，在其他实施例中，根据特定实施例的引线框面板可以不包括这两个特点。例如，引线框面板可包括在相邻的列106之间的接触线116和常用的固体系杆。反之，在其他实施例中，引线框面板可包括分段的系杆108，但不包括接触线116。分段的系杆108还可以用于具有一个二维的系杆矩阵(即，在除相邻的列之外具有在相邻的排之间延伸的系杆的阵列中)的引线框中。另外，仍然在其他实施例中，每个二维阵列102可以被再分成两个或更多个子阵列。在这些实施例中，相邻子阵列内部的列106可以由沿垂直于器件区域104的列106的子阵列的边界延伸的系杆分开。
在其他实施例中，器件区域104的每个列106可包括多个接触线116。在这些实施例中，每个接触线116与相关联的列106内的另外的接触线在物理上隔开。
在各种其他实施例中，与接触线116相似的系杆联接件112和/或线可构形成携带冲模附着垫(或附加垫)或其他引线框部件而不是触点110和122，或除触点110和122之外。这些实施例在应用中可能是有益的，在应用中，芯片被丝焊到触点的周围。
另外，在所图示的实施例中，触点110的内部向相关联的器件区域104的中心倾斜。触点110的内部分可以在该方向上倾斜，以便更好地与相关联的冲模200上的熔合垫204对齐。更具体地说，触点110和触点122的内部分配置成使相关联的冲模上的熔合垫的节距和布局匹配。然而，触点110和122的形状和角度不应当认为是由图示内容来限制的，因为其他形状和步骤可以适合于其他芯片并且在本发明的精神和范围内。
选择和描述所述实施例，为的是最好地说明本发明的原理和其实际应用，从而使本领域的技术人员最好地利用本发明和具有适合于特殊用途的各种改进的不同实施例。本发明的范围由以下的权利要求和它们的等效的定义来限定。

Claims (20)

1.一种引线框面板，它限定至少一个以排和列布置的器件区域的二维阵列，所述引线框面板包括：
多个系杆，每个系杆在器件区域的相关联的一对相邻列之间延伸，并且携带多个引线框部件，包括用于每个相邻器件区域的多个触点；和
多条接触线，所述接触线基本上平行于所述系杆延伸，以便每个接触线穿过器件区域的相关联的列，每个接触线包括至少一个用于接触线从中穿过的每个器件区域的触点，其中，所述接触线与所述系杆无关地被携带；和
其中器件区域的每个列具有至少一个相关联的系杆和至少一个相关联的接触线；
由此，在器件区域的列中的每个器件区域中的所有引线框部件仅通过至少一个接触线或至少一个与所述列相关联的系杆来携带。
2.如权利要求1所述的引线框面板，其特征在于，每个器件区域内的每个接触线的区域包括两个接触表面和焊料垫表面，所述接触表面基本上与所述引线框面板的底面共面，而所述焊料垫表面基本上与所述引线框的上表面共面，所述引线框的上表面与所述引线框面板的底面相反，其中，所述焊料垫表面从所述接触表面上横向偏置，以便所述焊料垫表面不会覆盖任何一个接触表面。
3.如权利要求2所述的引线框面板，其特征在于，在所述焊料垫表面下面的所述接触线的部分相对于所述引线框面板的底面形成凹入。
4.如权利要求1-3中任一项所述的引线框面板，其特征在于，所选择的触点的周边部分相对于所述引线框面板的上表面形成凹入。
5.如权利要求1-3中任一项所述的引线框面板，其特征在于，至少部分所述系杆相对于所述引线框面板的底面形成凹入。
6.如权利要求1-3中任一项所述的引线框面板，其特征在于，每个器件区域内的每个接触线的所述区域包括位于所述触点的侧表面上的一个或多个凹口，以便实现用于吸收所述相关联的触点中的应力的弹簧效果。
7.如权利要求1-3中任一项所述的引线框面板，其特征在于，其还包括多个芯片，每个冲模具有包括多个熔合垫的有效表面，每个冲模物理上和电力上被连接到相关联的器件区域和模制材料、焊点和部分引线框面板上，所述焊点将冲模的有效表面上的熔合垫与相关联的器件区域内的相关联的触点上的焊料垫表面相连接，所述模制材料封装所述芯片。
8.如权利要求1-3中任一项所述的引线框面板，其特征在于，器件区域的每个列包括多个接触线，每个触点线与系杆和器件区域的所述列内的另外的接触线无关地被携带。
9.如权利要求1-3中任一项所述的引线框面板，其特征在于，每个接触线包括至少一个用于所述接触线从中穿过的每个器件区域的冲模附着垫。
10.如权利要求1-3中任一项所述的引线框面板，其特征在于，接触线仅包括用于所述接触线从中穿过的每个器件区域的单个触点，所述单个触点构形成为冲模附着垫。
11.如权利要求1-3中任一项所述的引线框面板，其特征在于，所述系杆是分段系杆结构，所述分段系杆结构包括基本上以直线配置的多个不同的系杆段，每个系杆段通过间隙与相邻的系杆段分开，每个系杆结构还包括多个系杆联接件，每个系杆联接件连接两个相邻的系杆段，以便所述系杆联接件不会延伸到所述系杆段之间的间隙中，其中，由所述系杆结构携带的所述引线框部件仅连接到所述系杆联接件上，而没有连接到所述系杆段上，并且其中系杆段的每个线的大小和构造确定成，使得在单件化过程中由通过沿所述线路切割去除所述系杆段。
12.一种引线框面板，它限定至少一个以排和列布置的器件区域的二维阵列，所述引线框面板包括：
多个系杆结构，每个系杆结构在器件区域的相关联的一对相邻排或列之间延伸，并且携带多个引线框部件，包括用于每个相邻器件区域的多个触点，每个系杆结构包括：
基本上以直线配置的多个不同的系杆段，每个系杆段通过间隙与以直线配置的相邻系杆段分开；和
多个系杆联接件，每个系杆联接件连接两个相邻的系杆段，以便所述系杆联接件不会延伸到所述系杆段之间的所述间隙中；和
其中，每个系杆段的每个线的大小和构造确定成，使得在单件化过程中通过沿所述线切割去除所述系杆段。
13.如权利要求12所述的引线框面板，其特征在于，所述系杆联接件的大小和构造确定成，使得在单件化过程中基本上保持所述系杆联接件。
14.如权利要求12或13所述的引线框面板，其特征在于，由所述系杆结构携带的所述引线框部件仅连接到所述系杆联接件上，而不连接到所述系杆段上。
15.如权利要求12或13所述的引线框面板，其特征在于，线性地相邻的系杆段的每个通过相关联的一对系杆联接件连接，所述系杆联接件位于彼此相关联的间隙的相对侧面上。
16.如权利要求12或13所述的引线框面板，其特征在于，所述系杆联接件和系杆段相对于所述引线框面板的底面形成凹入。
17.如权利要求12或13所述的引线框面板，其特征在于，每个系杆联接件包括第一端部、第二端部和第三端部，所述第一端部连接到其中一个相关联的相邻系杆段上，所述第二端部连接到另外的相关联的相邻系杆段上，而所述第三端部连接到相关联的引线框部件上。
18.如权利要求12或13所述的引线框面板，其特征在于，其还包括多条接触线，所述接触线基本上平行于所述系杆结构延伸，以便每个接触线穿过器件区域的相关联的列，每个接触线包括至少一个用于所述接触线从中穿过的每个器件区域的引线框部件，其中，所述接触线与所述系杆结构无关地被携带，并且其中，器件区域的每个列具有至少一个相关联的系杆和至少一个相关联的接触线，从而器件区域的列中的每个器件区域内所有引线框部件仅由至少一个接触线或至少一个与所述列相关联的系杆结构来携带。
19.一种集成电路封装件，它包括：
半导体集成电路冲模，所述冲模具有有效表面和后表面，所述有效表面包括多个熔合垫，而所述后表面基本上与所述有效表面相反；
多个触点，所述触点包括第一组触点和第二组触点，
第一组触点每个包括两个底部接触表面和至少一个焊料垫表面，所述底部接触表面位于所述封装件相对的第一和第二侧面上，所述底部接触表面彼此电连接，相互物理上隔开，并且基本上与所述封装件的底面共面，而所述焊料垫表面基本上与所述接触表面相反，
第二组触点每个包括接触表面和焊料垫表面，所述接触表面位于所述封装件的第一或第二侧面中的一个面上并且基本上与所述封装件的底面共面，而所述焊料垫表面基本上与所述接触表面相反，第二组触点的每个触点还包括系杆联接件，其中每个系杆联接件的部分暴露在所述封装件相对的第三或第四侧面中的一个面上；
其中，集成电路封装件包括来自第一组触点中的至少一个触点和来自第二组触点中的至少一个触点；
焊点，所述焊点将冲模上的熔合垫电连接到所述触点上的相关联的焊料垫表面上；和
模制材料，所述模制材料封装冲模的部分、焊点和包括所述触点的引线框部件，从而留出所述触点的底部接触表面暴露在所述封装件的底面上。
20.如权利要求19所述的集成电路封装件，其特征在于，所述封装件仅包括来自第一组触点的一个触点，并且其中所述一个触点的所述焊料垫表面从所述一个触点的相关联的底部接触表面上横向偏置，以便所述焊料垫表面在靠近大致定位在所述冲模有效表面的中心区域的中心熔合垫定位。
CN2007101679378A 2007-07-23 2007-10-26 引线框面板 Active CN101355073B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/781,788 2007-07-23
US11/781788 2007-07-23
US11/781,788 US7714418B2 (en) 2007-07-23 2007-07-23 Leadframe panel

Publications (2)

Publication Number Publication Date
CN101355073A true CN101355073A (zh) 2009-01-28
CN101355073B CN101355073B (zh) 2012-12-05

Family

ID=40294526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101679378A Active CN101355073B (zh) 2007-07-23 2007-10-26 引线框面板

Country Status (4)

Country Link
US (1) US7714418B2 (zh)
KR (1) KR101420877B1 (zh)
CN (1) CN101355073B (zh)
MY (1) MY146729A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102625516A (zh) * 2011-01-26 2012-08-01 无锡华润华晶微电子有限公司 功率ic、引线框以及包括该功率ic和引线框的封装结构
CN106910690A (zh) * 2015-12-22 2017-06-30 德克萨斯仪器股份有限公司 引线框架带组件和处理方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8460970B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8492906B2 (en) * 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8461694B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8125077B2 (en) * 2006-09-26 2012-02-28 Utac Thai Limited Package with heat transfer
US8013437B1 (en) 2006-09-26 2011-09-06 Utac Thai Limited Package with heat transfer
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US9082607B1 (en) 2006-12-14 2015-07-14 Utac Thai Limited Molded leadframe substrate semiconductor package
US7763958B1 (en) * 2007-05-25 2010-07-27 National Semiconductor Corporation Leadframe panel for power packages
US7790512B1 (en) 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package
US8063470B1 (en) * 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US8269324B2 (en) * 2008-07-11 2012-09-18 Stats Chippac Ltd. Integrated circuit package system with chip on lead
US9947605B2 (en) * 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US8367476B2 (en) 2009-03-12 2013-02-05 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
US9449900B2 (en) 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
US8368189B2 (en) * 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8575732B2 (en) 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
US8871571B2 (en) 2010-04-02 2014-10-28 Utac Thai Limited Apparatus for and methods of attaching heat slugs to package tops
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US9006034B1 (en) 2012-06-11 2015-04-14 Utac Thai Limited Post-mold for semiconductor package having exposed traces
US10242953B1 (en) 2015-05-27 2019-03-26 Utac Headquarters PTE. Ltd Semiconductor package with plated metal shielding and a method thereof
US10586771B2 (en) 2013-12-16 2020-03-10 Utac Headquarters Pte, Ltd Conductive shield for semiconductor package
US9773722B1 (en) * 2014-05-07 2017-09-26 UTAC Headquarters Pte. Ltd. Semiconductor package with partial plating on contact side surfaces
US10242934B1 (en) 2014-05-07 2019-03-26 Utac Headquarters Pte Ltd. Semiconductor package with full plating on contact side surfaces and methods thereof
US9741642B1 (en) * 2014-05-07 2017-08-22 UTAC Headquarters Pte. Ltd. Semiconductor package with partial plating on contact side surfaces
US9917038B1 (en) 2015-11-10 2018-03-13 Utac Headquarters Pte Ltd Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
US10867894B2 (en) * 2018-10-11 2020-12-15 Asahi Kasei Microdevices Corporation Semiconductor element including encapsulated lead frames
DE102020101098B4 (de) 2020-01-17 2022-05-12 Infineon Technologies Ag Leadframe, gekapseltes Package mit gestanzter Leitung und gesägten Seitenflanken, und entsprechendes Herstellungsverfahren
US11264310B2 (en) * 2020-06-04 2022-03-01 Texas Instruments Incorporated Spring bar leadframe, method and packaged electronic device with zero draft angle

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106493A (ja) 1993-10-04 1995-04-21 Toshiba Corp リ−ドフレ−ムおよびこのリ−ドフレ−ムを用いた半導体パッケ−ジの製造方法
US5977613A (en) 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
US6130473A (en) 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3547704B2 (ja) * 2000-06-22 2004-07-28 株式会社三井ハイテック リードフレーム及び半導体装置
US6576496B1 (en) * 2000-08-21 2003-06-10 Micron Technology, Inc. Method and apparatus for encapsulating a multi-chip substrate array
US6700186B2 (en) * 2000-12-21 2004-03-02 Mitsui High-Tec, Inc. Lead frame for a semiconductor device, a semiconductor device made from the lead frame, and a method of making a semiconductor device
US6750546B1 (en) * 2001-11-05 2004-06-15 Skyworks Solutions, Inc. Flip-chip leadframe package
KR100781149B1 (ko) * 2001-12-21 2007-11-30 삼성테크윈 주식회사 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법
JP2004095572A (ja) 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法
US6777788B1 (en) * 2002-09-10 2004-08-17 National Semiconductor Corporation Method and structure for applying thick solder layer onto die attach pad
KR100641511B1 (ko) * 2002-12-30 2006-10-31 동부일렉트로닉스 주식회사 고집적 반도체 패키지 및 그 제조 방법
KR100958422B1 (ko) 2003-01-21 2010-05-18 페어차일드코리아반도체 주식회사 고전압 응용에 적합한 구조를 갖는 반도체 패키지
US7217594B2 (en) 2003-02-11 2007-05-15 Fairchild Semiconductor Corporation Alternative flip chip in leaded molded package design and method for manufacture
US6905910B1 (en) * 2004-01-06 2005-06-14 Freescale Semiconductor, Inc. Method of packaging an optical sensor
US7671474B2 (en) 2005-02-23 2010-03-02 Nxp B.V. Integrated circuit package device with improved bond pad connections, a lead-frame and an electronic device
US7602054B2 (en) 2005-10-05 2009-10-13 Semiconductor Components Industries, L.L.C. Method of forming a molded array package device having an exposed tab and structure
JP4814639B2 (ja) * 2006-01-24 2011-11-16 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102625516A (zh) * 2011-01-26 2012-08-01 无锡华润华晶微电子有限公司 功率ic、引线框以及包括该功率ic和引线框的封装结构
CN102625516B (zh) * 2011-01-26 2016-01-06 无锡华润华晶微电子有限公司 功率ic、引线框以及包括该功率ic和引线框的封装结构
CN106910690A (zh) * 2015-12-22 2017-06-30 德克萨斯仪器股份有限公司 引线框架带组件和处理方法

Also Published As

Publication number Publication date
US20090026590A1 (en) 2009-01-29
MY146729A (en) 2012-09-14
CN101355073B (zh) 2012-12-05
KR20090010858A (ko) 2009-01-30
US7714418B2 (en) 2010-05-11
KR101420877B1 (ko) 2014-07-17

Similar Documents

Publication Publication Date Title
CN101355073B (zh) 引线框面板
CN102097339B (zh) 半导体器件及其制造方法
CN103109367B (zh) 可堆叠的模塑微电子封装
EP2005470B1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing
US9029194B2 (en) Making an integrated circuit module with dual leadframes
US20170133304A1 (en) Low Profile Leaded Semiconductor Package
US20050205973A1 (en) Board-on-chip packages
KR20020027233A (ko) 반도체 장치 및 그의 제조 방법
KR20060121823A (ko) 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법
KR101828386B1 (ko) 스택 패키지 및 그의 제조 방법
JPH11330313A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
KR20000057831A (ko) 반도체 패키지 및 그 제조 방법
US6242797B1 (en) Semiconductor device having pellet mounted on radiating plate thereof
EP0872886A2 (en) Plastic-encapsulated semiconductor device and fabrication method thereof
JP3862411B2 (ja) 半導体装置の製造方法及びその構造
US11081428B2 (en) Electronic device with three dimensional thermal pad
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
US5708295A (en) Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same
CN112259463B (zh) 扇出芯片的封装方法及扇出芯片封装结构
US20240105537A1 (en) Mold, lead frame, method, and electronic device with exposed die pad packaging
US11817374B2 (en) Electronic device with exposed tie bar
US20010042916A1 (en) Semiconductor device and method of manufacturing the same
US11569154B2 (en) Interdigitated outward and inward bent leads for packaged electronic device
CN100388475C (zh) 导线架及应用该导线架的封装结构
JPH01119045A (ja) リードフレーム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant