CN101355089B - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN101355089B CN101355089B CN2008101442352A CN200810144235A CN101355089B CN 101355089 B CN101355089 B CN 101355089B CN 2008101442352 A CN2008101442352 A CN 2008101442352A CN 200810144235 A CN200810144235 A CN 200810144235A CN 101355089 B CN101355089 B CN 101355089B
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- layer
- display unit
- thin
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 322
- 239000010409 thin film Substances 0.000 claims abstract description 220
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 102
- 239000011248 coating agent Substances 0.000 claims description 88
- 238000000576 coating method Methods 0.000 claims description 88
- 230000004888 barrier function Effects 0.000 claims description 78
- 230000001681 protective effect Effects 0.000 claims description 74
- 239000012535 impurity Substances 0.000 claims description 73
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 56
- 229910052710 silicon Inorganic materials 0.000 claims description 56
- 239000010703 silicon Substances 0.000 claims description 56
- 230000015572 biosynthetic process Effects 0.000 claims description 53
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 48
- 239000001257 hydrogen Substances 0.000 claims description 42
- 229910052739 hydrogen Inorganic materials 0.000 claims description 42
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 35
- 239000012212 insulator Substances 0.000 claims description 27
- 229910052757 nitrogen Inorganic materials 0.000 claims description 24
- 210000002858 crystal cell Anatomy 0.000 claims description 17
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 13
- 239000011737 fluorine Substances 0.000 claims description 13
- 229910052731 fluorine Inorganic materials 0.000 claims description 13
- 239000000460 chlorine Substances 0.000 claims description 12
- 239000013081 microcrystal Substances 0.000 claims description 10
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 8
- 229910052801 chlorine Inorganic materials 0.000 claims description 8
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 claims 3
- 229910052740 iodine Inorganic materials 0.000 claims 3
- 239000011630 iodine Substances 0.000 claims 3
- 239000010410 layer Substances 0.000 description 557
- 239000000758 substrate Substances 0.000 description 138
- 239000010408 film Substances 0.000 description 82
- 239000007789 gas Substances 0.000 description 54
- 210000004027 cell Anatomy 0.000 description 47
- 238000000034 method Methods 0.000 description 41
- 238000005530 etching Methods 0.000 description 39
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 32
- 229910000077 silane Inorganic materials 0.000 description 31
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 description 25
- 239000000463 material Substances 0.000 description 23
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 22
- 239000011241 protective layer Substances 0.000 description 20
- 230000005684 electric field Effects 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 238000002425 crystallisation Methods 0.000 description 18
- 230000008025 crystallization Effects 0.000 description 18
- 125000004429 atom Chemical group 0.000 description 17
- 239000013078 crystal Substances 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 15
- 239000001301 oxygen Substances 0.000 description 15
- 229910052760 oxygen Inorganic materials 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 14
- 230000007850 degeneration Effects 0.000 description 14
- 239000004411 aluminium Substances 0.000 description 13
- 239000001307 helium Substances 0.000 description 13
- 229910052734 helium Inorganic materials 0.000 description 13
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 13
- 230000003647 oxidation Effects 0.000 description 13
- 238000007254 oxidation reaction Methods 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 12
- 238000012545 processing Methods 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 12
- 229910052786 argon Inorganic materials 0.000 description 11
- 230000006378 damage Effects 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000000047 product Substances 0.000 description 11
- 238000010276 construction Methods 0.000 description 10
- 239000012467 final product Substances 0.000 description 10
- 229910052743 krypton Inorganic materials 0.000 description 10
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 10
- 238000003475 lamination Methods 0.000 description 10
- 229910052796 boron Inorganic materials 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 239000007790 solid phase Substances 0.000 description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 150000002367 halogens Chemical class 0.000 description 7
- 150000002431 hydrogen Chemical class 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 239000011733 molybdenum Substances 0.000 description 7
- 229910052754 neon Inorganic materials 0.000 description 7
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 7
- 238000005192 partition Methods 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- -1 tungsten nitride Chemical class 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910052736 halogen Inorganic materials 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical class [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 229920001940 conductive polymer Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 239000002322 conducting polymer Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000008393 encapsulating agent Substances 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- 238000001237 Raman spectrum Methods 0.000 description 3
- 238000010923 batch production Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000010790 dilution Methods 0.000 description 3
- 239000012895 dilution Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000004020 luminiscence type Methods 0.000 description 3
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000001272 nitrous oxide Substances 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920006267 polyester film Polymers 0.000 description 3
- 229920002620 polyvinyl fluoride Polymers 0.000 description 3
- QQONPFPTGQHPMA-UHFFFAOYSA-N propylene Natural products CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 description 3
- 125000004805 propylene group Chemical group [H]C([H])([H])C([H])([*:1])C([H])([H])[*:2] 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- 229910052724 xenon Inorganic materials 0.000 description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229920002430 Fibre-reinforced plastic Polymers 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910000583 Nd alloy Inorganic materials 0.000 description 2
- 238000006124 Pilkington process Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 238000005266 casting Methods 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000003344 environmental pollutant Substances 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000011151 fibre-reinforced plastic Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000026030 halogenation Effects 0.000 description 2
- 238000005658 halogenation reaction Methods 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002751 molybdenum Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 231100000719 pollutant Toxicity 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 150000003254 radicals Chemical class 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000037303 wrinkles Effects 0.000 description 2
- 238000013316 zoning Methods 0.000 description 2
- 125000003903 2-propenyl group Chemical group [H]C([*])([H])C([H])=C([H])[H] 0.000 description 1
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- 229910017073 AlLi Inorganic materials 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- 241001062009 Indigofera Species 0.000 description 1
- 229910000861 Mg alloy Inorganic materials 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- JFBZPFYRPYOZCQ-UHFFFAOYSA-N [Li].[Al] Chemical compound [Li].[Al] JFBZPFYRPYOZCQ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000005030 aluminium foil Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000006701 autoxidation reaction Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 238000004845 hydriding Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- 238000007500 overflow downdraw method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000007348 radical reaction Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001256 stainless steel alloy Inorganic materials 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Abstract
本发明的目的在于提供一种包括由其尺寸小且耐压性高的薄膜晶体管构成的保护电路的显示装置。在显示装置的保护电路中，使用重叠有非晶半导体层、微晶半导体层、接触于该微晶半导体层的栅极绝缘层、以及栅电极层的薄膜晶体管。因为微晶半导体层的电流驱动能力高，所以可以缩小晶体管的尺寸。此外，通过具有非晶半导体层，可以提高耐压性。在此，显示装置是指液晶显示装置或者发光装置。
Description
技术领域
本发明涉及具有薄膜晶体管的显示装置。本发明特别涉及液晶显示装置或者发光装置。
背景技术
近年来，通过使用在具有绝缘表面的衬底上形成的半导体薄膜(厚度为几nm至几百nm左右)来构成薄膜晶体管的技术引人注目。薄膜晶体管广泛地应用于诸如IC、电光装置的电子装置。特别是，用作如液晶显示装置等图像显示装置的开关元件的开发是当务之急的。
在以薄膜晶体管为典型的半导体元件中，怎样抑制引起元件的退化或绝缘击穿的带电现象(charging)是在半导体器件的制造工序中的重要课题之一。特别地，因为伴随高集成化，栅极绝缘膜等各种绝缘膜的厚度减少，所以带电现象所引起的绝缘击穿成为更重大的问题。
发生带电现象的原因、环境是极为复杂且涉及许多方面。因此，不但需要明确发生带电现象的原因和环境，而且需要设法提高半导体器件的结构本身的对于带电现象所引起的退化或绝缘击穿的耐性。为了防止带电现象所引起的退化或绝缘击穿，通过利用使用二极管(保护二极管)构成的保护电路，来确保放电路径是很有效的。通过确保放电路径，可以防止储存在绝缘膜中的电荷在半导体元件的附近放电，并且可以防止由于放电时的能量而半导体元件退化或破坏的现象(ESD：静电放电)。
此外，通过设置保护电路，即使在杂音与信号、电源电压一起被输入的情况下，也可以防止该杂音所引起的电路的错误工作，并且可以该杂音所引起的半导体元件的退化或破坏。
在如液晶显示装置等的图像显示装置中，作为开关元件，主要使用利用非晶半导体膜的薄膜晶体管或者利用多晶半导体膜的薄膜晶体管。
作为多晶半导体膜的形成方法，一般知道如下技术：通过利用光学系统将脉冲振荡的受激准分子激光束加工为线状，并且在对于非晶半导体膜扫描线状激光束的同时进行照射来实现晶化。
此外，作为图像显示装置的开关元件，除了利用非晶半导体膜的薄膜晶体管或利用多晶半导体膜的薄膜晶体管以外，一般还知道利用微晶半导体膜的薄膜晶体管(例如，参照专利文献1至4)。
作为利用微晶半导体膜的薄膜晶体管的制造方法，一般知道如下技术：在栅极绝缘膜上形成非晶硅膜，并在该非晶硅膜上形成金属膜，且对该金属膜照射二极管激光，来将非晶硅膜变成为微晶硅膜。在该制造方法中，形成在非晶硅膜上的金属膜只进行将二极管激光的光能量转换为热能量的任务，并且在以后工序中被去掉。就是说，只利用从金属膜的传导加热对非晶硅膜进行加热，并且利用该热来形成微晶硅膜(例如，参照非专利文献1)。
[专利文献1]日本专利特开平4-242724号公报
[专利文献2]日本专利特开2005-49832号公报
[专利文献3]美国专利第4409134号
[专利文献4]美国专利第5591987号
[非专利文献1]Toshiaki Arai以及其他人、SID’07 DIGEST、2007、pp.1370-1373
在利用非晶半导体膜的薄膜晶体管中，载流子的迁移率低。就是说，电流驱动能力低。因此，有如下问题：当通过使用利用非晶半导体膜的薄膜晶体管来形成保护电路时，为了实行充分的静电击穿对策，不得不形成尺寸大的晶体管，而阻碍窄边框化。此外，还有如下问题：通过形成尺寸大的晶体管，电连接到栅电极的扫描线和电连接到源电极或漏电极的信号线之间的电容增大，而导致耗电量的增大。
对利用多晶半导体膜的薄膜晶体管来说，与利用非晶半导体膜的薄膜晶体管相比，其迁移率高二位数以上，所以可以在一个衬底上形成液晶显示装置的像素部和其周边的驱动电路。然而，对利用多晶半导体膜的薄膜晶体管来说，与利用非晶半导体膜的薄膜晶体管相比，由于半导体膜的晶化而制造工序变为复杂。因此，有成品率低且成本高的问题。
另一方面，有如下问题：微晶半导体膜的晶粒的表面容易氧化。因此，沟道形成区中的晶粒在薄膜晶体管的制造工序中容易氧化，而在晶粒的表面上形成氧化膜。在此，有该氧化膜阻碍载流子的迁移，而薄膜晶体管的电特性降低(例如，迁移率降低)的问题。
此外，对用于保护电路的薄膜晶体管常常施加高电压，或者有时流过大电流。
此外，为了以少工序成品率好地制造显示装置，优选同时地形成：形成在像素内的薄膜晶体管；形成在与该薄膜晶体管相同的衬底上且构成保护电路的薄膜晶体管。
发明内容
鉴于上述问题，本发明的目的在于以低成本成品率好地制造包括电特性良好且可靠性高的薄膜晶体管的显示装置。
本发明之一在显示装置中使用微晶半导体层作为构成保护电路的薄膜晶体管的半导体层。在该微晶半导体层上设置非晶半导体层作为缓冲层。以下，说明该薄膜晶体管的结构。
本发明的薄膜晶体管是反交错型，覆盖栅电极地具有栅极绝缘膜，在该栅极绝缘膜上具有用作沟道形成区的微晶半导体层(也称为半非晶半导体层)，在该微晶半导体层上具有缓冲层，在该缓冲层上具有一对源区及漏区，并且具有接触于源区及漏区的一对源电极及漏电极。此外，在与源电极及漏电极相对的区域中，源电极及漏电极的一部分、以及缓冲层的一部分露出。
或者，优选使源区及漏区的一部分露出地具有接触于源区及漏区的一对源电极及漏电极。这是为了降低源电极及漏电极之间的漏电流的。此时，源区及漏区具有接触于源电极及漏电极的区域、以及不接触于源电极及漏电极的区域。此外，在源电极及漏电极的端部的外侧形成源区及漏区的端部。
本发明的显示装置是一种具有输入端子、以及像素部的显示装置，在所述输入端子和所述像素部之间至少包括一个保护电路，其中，所述保护电路至少包括一个薄膜晶体管，并且所述薄膜晶体管包括栅电极、覆盖所述第一栅电极地设置的栅极绝缘层、设置在所述栅极绝缘层上的微晶半导体层、设置在所述微晶半导体层上的缓冲层、设置在所述缓冲层上的一部分的源区及漏区，该源区及漏区的侧面在与所述缓冲层的凹部的侧面大概相同的表面上存在、接触于所述源区上地设置的源电极、接触于所述漏电极上地设置的漏电极，并且在所述缓冲层中，重叠于所述源区及漏区的区域厚于重叠于沟道形成区的区域，并且在所述源电极及漏电极上包括保护绝缘层，并且所述保护绝缘层包括第一开口部及第二开口部，并且到达所述源电极或漏电极地设置所述第一开口部，并且到达所述栅电极上地设置所述第二开口部，并且在所述保护绝缘层上设置有使所述第一开口部和所述第二开口部连接的电极。
由于源电极及漏电极的端部与源区及漏区的端部不一致，并且在源电极及漏电极的端部的外侧形成源区及漏区的端部，而源电极及漏电极的端部的距离变大，所以可以降低源电极及漏电极之间的漏电流而防止短路。另外，电场不集中于源电极及漏电极和源区及漏区的端部，可以降低栅电极、源电极及漏电极之间的漏电流。
此外，缓冲层在其一部分包括凹部，并且该凹部的侧面与源区及漏区的端部一致。因为缓冲层在其一部分包括凹部且源区和漏区的泄漏路径(leak path)的距离大，所以可以降低源区及漏区之间的漏电流，并且可以减少截止电流。
此外，也在微晶半导体层和源区及漏区之间包括缓冲层。微晶半导体层用作沟道形成区。此外，缓冲层防止微晶半导体层的氧化，而用作高电阻区。因为在微晶半导体层和源区及漏区之间具有设置有凹部的缓冲层，所以可以形成迁移率高、漏电流小、耐压性高的薄膜晶体管。通过降低薄膜晶体管的漏电流，可以减少截止电流。
缓冲层可以由非晶半导体形成，并且优选使其包括氮、氢、和卤中的任一种以上。通过使非晶半导体层包括氮、氢、和卤中的任一种以上，可以降低包括在微晶半导体层中的晶粒氧化。
缓冲层可以通过等离子体CVD法或溅射法等形成。此外，可以在形成非晶半导体层之后，使非晶半导体层暴露于氮等离子体、氢等离子体、或者卤等离子体，来使非晶半导体层氮化、氢化或卤化。
通过在微晶半导体层的表面上设置缓冲层，可以降低微晶半导体层包括的晶粒(特别是其表面)的氧化，而可以降低薄膜晶体管的电特性的恶化。
可以在衬底上直接形成微晶半导体层。具体地说，可以通过以氢化硅(硅烷等)为原料气体，且利用等离子体CVD法，来进行成膜。通过利用上述方法而制造的微晶半导体层也包括在非晶半导体层中包括大约0.5nm以上且20nm以下的半导体晶粒的微晶半导体。因此，与在使用多晶半导体层的情况不同，不一定需要在形成半导体层之后，提供激光晶化法等晶化工序。通过利用微晶半导体层，可以削减薄膜晶体管的制造工序的数目，而提高显示装置的成品率，其结果，可以抑制成本。在本说明书中，将通过成膜而可以得到的膜(层)称为微晶半导体膜(层)，并且将在成膜之后以不熔化程度的能量密度照射激光束来使结晶生长而可以取得的膜(层)称为LPSAS膜(层)。此外，利用频率为1GHz以上的微波的等离子体的电子密度高，而容易分离作为原料气体的氢化硅。因此，与频率为几十MHz以上且几百MHz以下的微波等离子体CVD法相比，可以容易制造微晶半导体层，而可以提高成膜速度。由此，可以提高显示装置的批量生产性(生产性)。
此外，在本发明中，通过将具有微晶半导体层的薄膜晶体管使用于保护电路来制造显示装置。利用微晶半导体层的薄膜晶体管的迁移率大约为1cm2/V·sec以上且20cm2/V·sec以下，是利用非晶半导体层的薄膜晶体管的迁移率的大约2倍至20倍。因此，也可以在与像素部相同的衬底上集成形成驱动电路的一部分或整体，来形成系统化面板(system-on-panel)。
此外，具体地说，元件衬底既可以处于只形成有显示元件的像素电极的状态，又可以处于在形成成为像素电极的导电层之后且在进行蚀刻来形成像素电极之前的状态。就是说，可以处于所有状态。
另外，本说明中的液晶显示装置是指图像显示装置或者光源(包括照明装置)。此外，安装有连接器例如FPC(柔性印刷电路)、TAB(带式自动接合)胶带或者TCP(带载封装)的模块、在TAB胶带或者TCP的端部设置有印刷线路板的模块、或者通过COG(玻璃上芯片安装)方式在显示元件直接安装有IC(集成电路)的模块也都包括在液晶显示装置中。
另外，在本说明书中的LPSAS是指通过对成膜后的微晶半导体层进行激光处理(Laser Process；以下也称为“LP”)而取得的结晶半导体。
另外，在本发明中的微晶半导体层的形成中，在栅极绝缘层上堆积微晶硅(半非晶硅，以下也称为“SAS”)层。然后，从微晶半导体层的表面一侧照射激光束。激光束以半非晶硅层不熔化的能量密度照射。换言之，在本发明中的LP是通过利用辐射加热且不使半非晶硅层熔化而进行的引起固相结晶生长的。换言之，它是利用堆积了的半非晶硅层不成为液相的临界区域的，并且在该意思上也可以称为“临界生长”。
上述激光束可以作用到半非晶硅层和栅极绝缘层的界面。由此，可以以形成在半非晶硅层的结晶为核，进行固相结晶生长，来形成结晶性改善了的半非晶硅层。典型地，以形成在半非晶硅层的表面一侧的结晶为核，固相结晶生长从该表面向与栅极绝缘层的界面进展，来形成实质上上柱形的结晶。或者，以形成在半非晶硅层中的结晶为核，使该晶核向半非晶硅层的表面和栅极绝缘层的界面进行固相结晶生长，而可以形成结晶性改善了的半非晶硅层。利用LP处理的固相结晶生长不是扩大结晶粒径的，而是向激光的照射方向(层的厚度方向)进展结晶生长的。
在上述LP处理中，通过将激光束聚焦为特长矩形(成形为线状激光束)，例如可以利用一次激光束扫描处理在730mm×920mm的玻璃衬底上的半非晶硅层。在此情况下，将使线状激光束彼此重叠的比例(重叠率)设定为0％至90％、优选为0％至67％，来进行处理。由此，缩短对于一个衬底需要的处理时间，而可以提高生产率。但是，激光束的形状不局限于线状，也可以为面状。此外，在LP处理中对玻璃衬底的尺寸没有限制，而可以应用于各种尺寸的衬底。通过进行LP处理，改善微晶半导体层和栅极绝缘层的界面区域的结晶性，而可以提高具有底栅结构的晶体管的电特性。
根据这种临界生长，不形成发生在现有的低温多晶硅的表面的凹凸(称为皱纹的凸状体)，而LP处理后的硅表面成为平滑。
如上所述，通过使激光束对成膜后的半非晶硅层直接起作用而得到的结晶硅层在其生长机理及形成的层的膜质上极为不同于现有的依然堆积的微晶硅层、利用传导加热而其性质改变了的微晶硅层(非专利文献1所示的)。
另外，在本说明书中，非晶半导体层优选包括氮、氢、氟、或者氯。
根据本发明，可以以低成本且成品率好地制造具有电特性良好且可靠性高的薄膜晶体管的显示装置。
附图说明
图1是说明使用于本发明的薄膜晶体管的结构的一个例子的图；
图2是说明可以应用本发明的显示装置的一个例子的图；
图3A至3F是说明应用本发明的保护电路的电路结构的例子的图；
图4A至4C是说明使用于本发明的薄膜晶体管的制造方法的一个例子的图；
图5A至5C是说明使用于本发明的薄膜晶体管的制造方法的一个例子的图；
图6是使用于本发明的用于制造薄膜晶体管的等离子体CVD装置的俯视图；
图7是定义本说明书中的锥形角的图；
图8是说明可以应用本发明的液晶显示装置的图；
图9是说明可以应用本发明的液晶显示装置的图；
图10是说明可以应用本发明的液晶显示装置的图；
图11是说明可以应用本发明的液晶显示装置的图；
图12是说明可以应用本发明的液晶显示装置的图；
图13是说明可以应用本发明的液晶显示装置的图；
图14是说明可以应用本发明的液晶显示装置的图；
图15是说明可以应用本发明的液晶显示装置的图；
图16是说明可以应用本发明的液晶显示装置的图；
图17是说明可以应用本发明的液晶显示装置的图；
图18是说明可以应用本发明的液晶显示装置的图；
图19是说明可以应用本发明的液晶显示装置的图；
图20是说明可以应用本发明的液晶显示装置的图；
图21是说明可以应用本发明的液晶显示装置的图；
图22A和22B是说明可以应用本发明的发光装置的制造方法的一个例子图；
图23A至23C是说明可以应用本发明的发光装置的图；
图24是说明可以应用本发明的显示装置的结构的框图；
图25是说明可以应用本发明的显示装置的驱动电路的等效电路图；
图26是说明可以应用本发明的显示装置的驱动电路的等效电路图；
图27A和27B是说明本发明的液晶显示面板的俯视图及剖视图；
图28A和28B是说明本发明的液晶显示面板的俯视图及剖视图；
图29A至29C是说明使用本发明的显示装置的电子设备的图；
图30是使用本发明的显示装置的电子设备的图。
具体实施方式
下面，参照附图而说明本发明的实施方式。但是，本发明不局限于以下说明。这是因为如下缘故：所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。此外，当使用附图而说明本发明的结构时，在不同附图之间共同使用表示相同部分的附图标记。
实施方式1
在本实施方式中，参照附图说明本发明的一个方式。
首先，参照图2说明本发明的半导体显示装置的结构。图2表示形成有半导显示装置的衬底130的俯视图。在衬底130上形成有像素部131。此外，输入端子132及输入端子133对形成在衬底130上的像素电路供应用来显示图像的信号及电源电力。
另外，本发明不局限于图2所示的方式。就是说，可以在衬底130上形成有扫描线驱动电路及信号线驱动电路中的一方或双方。
并且，形成在衬底130上的扫描线一侧的输入端子132及信号线一侧的输入端子133利用纵横延伸的布线与像素部131连接，该布线与保护电路134至137连接。
像素部131利用布线139与输入端子132连接。保护电路134配置在像素部131和输入端子132之间且连接到布线139。通过设置保护电路134，可以保护像素部131具有的薄膜晶体管等各种半导体元件，并且可以防止这些元件的退化或破坏。另外，布线139虽然在附图中指示一个布线，但是与布线139平行设置的多个布线都具有与布线139同样的连接关系。另外，布线139是用作扫描线的。
另外，在扫描线一侧，除了设置在输入端子132和像素部131之间的保护电路134以外，还可以中间夹着像素部131在与输入端子132相反一侧也设置有保护电路(参照图2的保护电路135)。
另一方面，像素部131利用布线138与输入端子133连接。保护电路136配置在像素部131和输入端子133之间且连接到布线138。通过设置保护电路136，可以保护像素部131具有的薄膜晶体管等各种半导体元件，并且可以防止这些元件的退化或破坏。另外，布线138虽然在附图中指示一个布线，但是与布线138平行设置的多个布线都具有与布线138同样的连接关系。另外，布线138是用作信号线的。
另外，在信号线一侧，除了设置在输入端子133和像素部131之间的保护电路136以外，还可以中间夹着像素部131在与输入端子133相反一侧也设置有保护电路(参照图2的保护电路137)。
另外，无需都设置保护电路134至137。然而，至少需要设置保护电路134。这是因为如下缘故：通过在扫描线发生过大的电流，像素部131具有的薄膜晶体管的栅极绝缘层被破坏，而有可能发生许多点缺陷。
此外，通过不但设置保护电路134，而且设置保护电路136，可以防止在信号线发生过大的电流。因此，与只设置保护电路134的情况相比，可靠性提高，且成品率提高。通过具有保护电路136，也可以防在形成薄膜晶体管后的研磨工序等中有时发生的由于静电的破坏。
再者，通过具有保护电路135及保护电路137，可以进一步提高可靠性。此外，也可以提高成品率。保护电路135及保护电路137设置在与输入端子132及输入端子133相反一侧。因此，这些有助于防止在显示装置的制造工序(例如，研磨工序)中发生的各种半导体元件的退化及破坏。
另外，在图2中，通过利用诸如COG方式、TAB方式等已知方式将与衬底130另行形成的信号线驱动电路以及扫描线驱动电路安装到衬底130。然而，不局限于此，也可以在衬底130上形成扫描线驱动电路和像素部，并且安装另行形成的信号线驱动电路。或者，也可以将扫描线驱动电路的一部分或者信号线驱动电路的一部分与像素部131一起形成在衬底130上，并且安装扫描线驱动电路的其他部分或者信号线驱动电路的其他部分。当扫描线驱动电路的一部分设置在像素部131和扫描线一侧的输入端子132之间时，可以在扫描线一侧的输入端子132和衬底130上的扫描线驱动电路的一部分之间设置保护电路，也可以在扫描线驱动电路的一部分和像素部131之间设置保护电路，也可以在这些的双方设置保护电路。此外，当信号线驱动电路的一部分设置在像素部131和信号线一侧的输入端子133之间时，可以在信号线一侧的输入端子133和衬底130上的信号线驱动电路的一部分之间设置保护电路，也可以在信号线驱动电路的一部分和像素部131之间设置保护电路，也可以在这些的双方设置保护电路。就是说，因为驱动电路采用各种各样的方式，所以保护电路根据其方式而决定要设置的数量和地方。
接着，参照图3A至3F将说明使用于图2中的保护电路134至137的保护电路的具体电路结构的例子。在具有微晶半导体层的薄膜晶体管中，n型晶体管的迁移率高于p型晶体管，所以一般使用n型晶体管，而不是p型晶体管。因此，在以下说明中，只说明设置n型晶体管的情况。
图3A所示的保护电路具有使用多个薄膜晶体管的保护二极管151至154。保护二极管151包括串联连接的n型薄膜晶体管151a及n型薄膜晶体管151b。并且，n型薄膜晶体管151a的源电极及漏电极中的一方连接到n型薄膜晶体管151a及n型薄膜晶体管151b的栅电极，并且保持为电位Vss。n型薄膜晶体管151a的源电极及漏电极中的另一方连接到n型薄膜晶体管151b的源电极及漏电极中的一方。n型薄膜晶体管151b的源电极及漏电极中的另一方连接到保护二极管152。并且，其他保护二极管152至154也与保护二极管151同样地具有分别串联连接的多个薄膜晶体管，并且串联连接的多个薄膜晶体管的一端连接到多个薄膜晶体管的栅电极。
另外，在本发明中，保护二极管151至154分别具有的薄膜晶体管的数量及极性不局限于图3A所示的结构。例如，保护二极管151也可以由串联连接的三个薄膜晶体管构成。
而且，保护二极管151至154依次串联连接，并且保护二极管152和保护二极管153的中间连接到布线155。另外，布线155是电连接到成为保护对象的半导体元件的。另外，与布线155连接的布线不局限于保护二极管152和保护二极管153之间的布线。换言之，布线155既可以连接到保护二极管151和保护二极管152的中间，又可以连接到保护二极管153和保护二极管154的中间。
而且，保护二极管154的一端保持为电源电位Vdd。此外，保护二极管151至154中的每一个被连接，以受到反偏压的电压。
图3B所示的保护电路包括保护二极管160、保护二极管161、电容元件162、电容元件163以及电阻元件164。电阻元件164是具有两个端子的电阻，对其一端从布线165供应电位Vin，而对其另一端供应电位Vss。电阻元件164是为了当停止供应电位Vin时使布线165的电位成为Vss而设置的，并且将其电阻值设定为比布线165的布线电阻十分大。保护二极管160及保护二极管161使用二极管连接的n型薄膜晶体管。
另外，图3A至3F所示的保护二极管也可以具有进一步使多个薄膜晶体管串联连接的结构。
在此，考虑到图3A至3F所示的保护二极管工作的情况。此时，在保护二极管151、152、156、161、170、171、174、175的源电极及漏电极中，保持为电位Vss一侧是漏电极。此外，另一方成为源电极。在保护二极管153、154、157、160、172、173、176、177的源电极及漏电极中，将保持为电位Vdd的一侧设定为源电极，并且将另一方设定为漏电极。另外，将构成保护二极管的薄膜晶体管的阈值电压表示为Vth。
此外，保护二极管151、152、156、161、170、171、174、175当电位Vin高于电位Vss时，受到反偏压的电压，而难以流过电流。另一方面，保护二极管153、154、157、160、172、173、176、177当电位Vin低于电位Vdd时，受到反偏压的电压，而难以流过电流。
在此，将说明设置为电位Vout实质上成为电位Vss和电位Vdd的中间的保护电路的工作。
首先，考虑到电位Vin高于电位Vdd的情况。在电位Vin高于电位Vdd的情况下，当保护二极管153、154、157、160、172、173、176、177的栅电极和源电极之间的电位差Vgs＝Vin-Vdd＞Vth时，该n型薄膜晶体管接通。在此，因为设想Vin非常高的情况，所以该n型薄膜晶体管接通。此时，保护二极管151、152、156、161、170、171、174、175具有的n型薄膜晶体管截止。此时，通过保护二极管153、154、157、160、172、173、176、177，而布线155、158、165、179A、179B的电位成为Vdd。因而，即使由于杂音等而电位Vin非常高于电位Vdd，布线155、158、165、179A、179B的电位也不变高于电位Vdd。
另一方面，在电位Vin低于电位Vss的情况下，当保护二极管151、152、156、161、170、171、174、175的栅电极和源电极之间的电位差Vgs＝Vss-Vin＞Vth时，该n型薄膜晶体管接通。在此，因为设想Vin非常低的情况，所以n型薄膜晶体管接通。此时，保护二极管153、154、157、160、172、173、176、177具有的n型薄膜晶体管截止。此时，通过保护二极管151、152、156、161、170、171、174、175，而布线155、158、165、179A、179B的电位成为Vss。因而，即使由于杂音等而电位Vin非常低于电位Vss，布线155、158、165、179A、179B的电位也不变低于电位Vss。再者，电容元件162、163起如下作用：使输入电位Vin具有的脉冲状的杂音变钝，而缓和由于杂音而发生的电位的陡峭变化。
另外，在电位Vin处于Vss-Vth至Vdd+Vth之间的情况下，所有的保护二极管具有的n型薄膜晶体管截止，电位Vin输入到电位Vout。
通过如上所述地配置保护电路，布线155、158、165、179A、179B的电位实质上保持为电位Vss和电位Vdd之间。因而，可以防止布线155、158、165、179A、179B的电位脱离该范围。换言之，防止布线155、158、165、179A、179B成为非常高的电位或者非常低的电位，并且防止该保护电路的后级的电路破坏或退化，而可以保护后级的电路。
再者，如图3B所示，通过在输入端子设置具有电阻元件164的保护电路，当不输入信号时，可以将被供应信号的所有的布线的电位成为一定(在此，电位Vss)。换言之，当不输入信号时，也具有能够使布线彼此短路的用作短路环的功能。因此，可以防止起因于发生在布线之间的电位差的静电击穿。此外，因为电阻元件164的电阻值相对于布线电阻十分大，所以当输入信号时，可以防止供应给布线的信号降低到电位Vss。
在此，作为一个例子，对将阈值电压Vth＝0的n型薄膜晶体管使用于图3B的保护二极管160及保护二极管161的情况进行说明。
首先，当Vin＞Vdd时，保护二极管160成为Vgs＝Vin-Vdd＞0，而接通。保护二极管161截止。从而，布线165的电位成为Vdd，而成为Vout＝Vdd。
另一方面，当Vin＜Vss时，保护二极管160截止。保护二极管161成为Vgs＝Vss-Vin＞0，而接通。从而，布线165的电位成为Vss，而成为Vout＝Vss。
如此，即使在成为Vin＜Vss或者Vdd＜Vin的情况下，也可以在Vss＜Vout＜Vdd的范围内进行工作。从而，即使在Vin过大或者过小的情况下，也可以防止Vout成为过大或者过小。从而，例如即使在由于杂音等而电位Vin低于电位Vss的情况下，布线165的电位也不远比电位Vss低。再者，电容元件162及电容元件163起如下作用：使输入电位Vin具有的脉冲状的杂音变钝，而缓和电位的陡峭变化。
通过如上所述地配置保护电路，布线165的电位实质上保持为电位Vss和电位Vdd之间。因而，可以防止布线165成为非常离开该范围的电位，而可以保护该保护电路的后级的电路(输入部电连接到Vout的电路)破坏或退化。再者，通过在输入端子设置保护电路，当不输入信号时，可以将被供应信号的所有的布线的电位保持为一定(在此，电位Vss)。换言之，当不输入信号时，也具有能够使布线彼此短路的作为短路环的功能。因此，可以防止起因于发生在布线之间的电位差的静电击穿。此外，因为电阻元件164的电阻值十分大，所以当输入信号时，可以防止供应给布线165的信号的电位的降低。
图3C所示的保护电路是保护二极管160以及保护二极管161分别代用两个n型薄膜晶体管的。
此外，虽然图3B及3C所示的保护电路使用二极管连接的n型薄膜晶体管作为保护二极管，但是本发明不局限于该结构。
此外，图3D所示的保护电路具有保护二极管170至177、电阻元件178。电阻元件178串联连接到布线179A和布线179B的中间。保护二极管170至173分别使用二极管连接的n型薄膜晶体管，而保护二极管174至177分别使用二极管连接的n型薄膜晶体管。
保护二极管170和保护二极管171串联连接，一端保持为电位Vss，另一端连接到电位Vin的布线179A。保护二极管172和保护二极管173串联连接，一端保持为电位Vdd，另一端连接到电位Vin的布线179A。保护二极管174和保护二极管175串联连接，一端保持为电位Vss，另一端连接到电位Vout的布线179B。保护二极管176和保护二极管177串联连接，一端保持为电位Vdd，另一端连接到电位Vout的布线179B。
此外，图3E所示的保护电路具有电阻元件180、电阻元件181、保护二极管182。虽然在图3E中使用二极管连接的n型薄膜晶体管作为保护二极管182，但是本发明不局限于该结构。也可以使用二极管连接的多个薄膜晶体管。电阻元件180、电阻元件181、保护二极管182与布线183串联连接。
通过利用电阻元件180和电阻元件181，缓和布线183的电位的急剧变动，而可以防止半导体元件的退化或破坏。此外，通过利用保护二极管182，可以防止由于电位的变动而反偏压电流流过布线183。
另外，图3A所示的保护电路可以调换为图3F所示的结构。特别地，在本发明中使用的保护电路的耐压性高，所以可以使用如图3F所示的结构。
另外，在只使电阻元件与布线串联连接的情况下，缓和布线的电位的急剧变动，而可以防止半导体元件的退化或破坏。此外，在只使保护二极管与布线串联连接的情况下，可以防止由于电位的变动而反方向电流流过布线。
此外，在本发明中使用的保护电路不局限于图3A至3F所示的结构，只要是同样工作的电路结构，就可以适当地改变设计。
另外，作为本发明的保护电路具有的保护二极管，使用二极管连接的薄膜晶体管。作为该薄膜晶体管，使用耐压性高的薄膜晶体管。因此，即使在施加在现有的保护电路中保护电路本身有可能破坏程度的电压的情况下，也通过具有本发明的保护电路，可以防止布线成为非常高的电位或者非常低的电位。在此，将参照图1说明构成保护电路所具有的保护二极管的薄膜晶体管。
图1表示图3A至3F所示的保护二极管160等的俯视图及剖视图的一个例子。图1所示的构成保护二极管的薄膜晶体管在衬底100上包括第一导电层102，覆盖第一导电层102地包括第一绝缘层104，在第一绝缘层104上包括LPSAS层106，在LPSAS层106上包括缓冲层108，在缓冲层108上包括杂质半导体层110，在杂质半导体层110上包括第二导电层112，覆盖第二导电层112地包括第二绝缘层114，在第二绝缘层114上包括第三导电层116。各层构图形成为所希望的形状。第三导电层116使第一导电层102和第二导电层112通过设置在第二绝缘层114中的第一开口部118及第二开口部120电连接。
另外，设置源电极及漏电极中的一方，以使其至少成为围绕源电极及漏电极中的另一方的形状(U字型)(参照图1)。通过将使用于显示装置的保护电路的薄膜晶体管的电极成为如图1所示的U字型形状，可以扩大该薄膜晶体管的沟道宽度，而即使在过大电流流过的情况下，也可以有效地使电流流过。因此，可以设置优越于本来功能的保护电路。
接着，将说明图1所示的保护二极管的制造方法。另外，一般地说，具有微晶半导体层的n型薄膜晶体管的迁移率高于具有微晶半导体层的p型薄膜晶体管的迁移率。优选使形成在一个衬底上的所有薄膜晶体管的极性一致，以抑制制造工序数的增加。因此，这里将说明n型薄膜晶体管的制造方法。
首先，在衬底100上形成第一导电层102。作为衬底100，可以使用通过熔化法、浮法(float method)制造的无碱玻璃衬底诸如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等；陶瓷衬底，还可以使用具有可承受本制造工序的处理温度的耐热性的塑料衬底等。此外，还可以使用在不锈钢合金等金属衬底的表面上设置绝缘层的衬底。换言之，作为衬底100，使用具有绝缘表面的衬底。在衬底100是母体玻璃的情况下，其尺寸可以采用第一代(例如320mm×400mm)、第二代(例如400mm×500mm)、第三代(例如550mm×650mm)、第四代(例如680mm×880mm或730mm×920mm)、第五代(例如1000mm×1200mm或1100mm×1300mm)、第六代(例如1500mm×1800mm)、第七代(例如1900mm×2200mm)、第八代(例如2160mm×2460mm)、第九代(例如2400mm×2800mm、2450mm×3050mm)、第十代(例如2850mm×3050mm)等。
第一导电层102用作栅电极。通过使用钛、钼、铬、钽、钨、铝、铜、钕、钪等的金属材料或以这些为主要成分的合金材料来形成第一导电层102。在使用铝的情况下，当使用添加钽而合金化的Al-Ta合金时，抑制小丘，所以是优选的。此外，当使用添加钕而合金化的Al-Nd合金时，除了抑制小丘以外，还可以形成电阻低的布线，所以是更优选的。此外，还可以使用以掺杂磷等杂质元素的多晶硅为典型的半导体、AgPdCu合金。此外，可以采用单层或叠层。例如，优选采用：在铝层上层叠钼层的两层的叠层结构；在铜层上层叠钼层的两层的叠层结构；或者在铜层上层叠氮化钛层或氮化钽层的两层的叠层结构。通过在电阻低的层上层叠用作阻挡层的金属层，可以防止电阻低且有可能从金属层扩散到微晶半导体层的金属元素的扩散。或者，也可以采用：由氮化钛层和钼层构成的两层的叠层结构；或者层叠厚度为50nm的钨层、厚度为500nm的铝和硅的合金层、以及厚度为30nm的氮化钛层的三层的叠层结构。此外，当采用三层的叠层结构时，可以使用氮化钨而代替第一导电层的钨，也可以使用铝和钛的合金层而代替第二导电层的铝和硅的合金层，也可以使用钛层而代替第三导电层的氮化钛层。例如，当在Al-Nd合金层上层叠形成钼层时，可以形成优越于耐热性且电阻低的导电层。
可以通过利用溅射法、真空淀积法，在衬底100上形成导电层，利用光刻技术、喷墨法，在该导电层上形成掩模，并使用该掩模蚀刻导电层，来形成第一导电层102。另外，也可以利用喷墨法将银、金、铜等导电纳米膏喷射在衬底上，进行焙烧来形成第一导电层102。另外，作为用来提高第一导电层102和衬底100的紧密性并且防止扩散到基底的阻挡金属，也可以将上述金属材料的氮化物层设置在衬底100和第一导电层102之间。在此，通过采用使用光掩模形成的抗蚀剂掩模蚀刻形成在衬底100上的导电层，来形成第一导电层102。
另外，因为在第一导电层102上在以后的工序中形成半导体层、布线层，所以其端部优选加工为锥形形状，以便防止在具有台阶的部分发生的布线破裂。此外，可以通过该工序同时形成扫描线。再者，也可以形成像素部具有的电容线。另外，扫描线是指选择像素的布线。
接着，覆盖第一导电层102地依次形成用来形成第一绝缘层104、微晶半导体层105、缓冲层107以及添加有赋予一种导电型的杂质元素的杂质半导体层109、导电层111的层，并且利用多级灰度掩模在导电层111上形成抗蚀剂掩模140(参照图4A)。另外，优选至少连续形成第一绝缘层104、微晶半导体层105以及缓冲层107。更优选地，连续形成第一绝缘层104、微晶半导体层105、缓冲层107以及杂质半导体层109。通过至少连续形成第一绝缘层104、微晶半导体层105以及缓冲层107而不接触于大气，可以形成各叠层界面而不受到大气成分或漂浮在大气中的杂质元素的污染。所以，可以降低薄膜晶体管的电特性的不均匀性，而可以成品率好地制造可靠性高的半导体器件。
第一绝缘层104用作栅极绝缘层。第一绝缘层104可以通过利用CVD法或溅射法等且使用氧化硅、氮化硅、氧氮化硅或氮氧化硅形成。此外，既可以以单层形成，又可以层叠这些来形成。作为第一绝缘层104，优选从衬底一侧依次层叠氮化硅或氮氧化硅、氧化硅或氮氧化硅，来形成。这是因为如下缘故：氮化硅及氮氧化硅当衬底100包括杂质元素时防止这些进入LPSAS层106的效果高，并且氧化硅及氧氮化硅与微晶半导体层的界面特性良好。或者，作为第一绝缘层104，也可以从衬底一侧依次层叠氧化硅或氧氮化硅、氮化硅或氮氧化硅、氧化硅或氧氮化硅，来形成。此外，也可以利用氧化硅、氮化硅、氧氮化硅、或者氮氧化硅的单层来形成第一绝缘层104。再者，优选通过利用频率为1GHz以上的微波等离子体CVD法来形成第一绝缘层104。通过微波等离子体CVD法形成的氧氮化硅及氮氧化硅因为膜质细致所以耐压性性高，而可以提高以后形成的薄膜晶体管的可靠性。
第一绝缘层104优选具有两层结构，其中在氮氧化硅上层叠氧氮化硅。该叠层膜形成得使其厚度成为50nm以上、优选为50nm以上且200nm以下。氮氧化硅可以防止包括在衬底100中的碱金属等混入LPSAS层106。此外，氧氮化硅可以防止当使用铝作为第一导电层102时有可能发生的小丘，还可以防止第一导电层102的氧化。
另外，氧氮化硅是指具有如下组成的：氧的含有量比氮的含有量多，并且，在55原子％至65原子％的浓度范围内包括氧，在1原子％至20原子％的浓度范围内包括氮，在25原子％至35原子％的浓度范围内包括硅，在0.1原子％至10原子％的浓度范围内包括氢。此外，氮氧化硅是指具有如下组成的：氮的含有量比氧的含有量多，并且在15原子％至30原子％的浓度范围内包括氧，在20原子％至35原子％的浓度范围内包括氮，在25原子％至35原子％的浓度范围内包括硅，在15原子％至25原子％的浓度范围内包括氢。
另外，优选在形成第一绝缘层104之后且形成微晶半导体层105之前，在第一绝缘层104上形成用来提高微晶半导体层105的紧密性且防止由于LP的氧化的层。通过该处理，可以提高形成在其上的微晶半导体层105的紧密性，且防止LP时的氧化。
微晶半导体层105是指通过以后的工序而成为LPSAS层106的层。微晶半导体层105由非晶和结晶结构(包括单晶、多晶)之间的中间结构的半导体形成。微晶半导体是具有在自由能方面上很稳定的第三状态的半导体，是具有短程序列及晶格畸变的晶质半导体，并且可以以其粒径大约为0.5nm至20nm使它分散来存在于非单晶半导体中。在微晶半导体的典型例子的微晶硅中，其拉曼光谱转移到比表示单晶硅的520.6cm-1低的波数一侧。换言之，微晶硅的拉曼光谱的峰值位于481cm-1以上且520.6cm-1以下的范围内。此外，包括至少1原子％或更多的氢或卤素，以便终止悬空键。再者，可以通过将氦、氩、氪、氖等的稀有气体元素包括在微晶半导体层中而进一步促进晶格畸变，提高稳定性，以获得良好的微晶半导体层。关于这种微晶半导体的记述例如在专利文献3中公开。
另外，通过使用拉曼光谱的峰值的半值宽度，可以算出包括在微晶半导体层中的晶粒的粒径。然而，可以认为实际上包括在微晶半导体层中的晶粒不是圆形。
可以通过利用频率为几十MHz至几百MHz的高频率等离子体CVD法、或频率为1GHz以上的微波等离子体CVD法，形成该微晶半导体层105。典型地，可以使用氢稀释SiH4、Si2H6等的氢化硅形成。另外，除了使用氢化硅及氢之外，还可以使用选自氦、氩、氪、氖中的一种或多种稀有气体元素进行稀释，来形成。将氢的流量比设定为氢化硅的5倍以上且200倍以下、优选为50倍以上且150倍以下、更优选为100倍。此外，也可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等而代替氢化硅。
另外，因为微晶半导体层当意图性地不添加以价电子控制为目的的杂质元素时显示弱n型的导电性，所以优选在与成膜同时或成膜之后将赋予p型的杂质元素添加到用作薄膜晶体管的沟道形成区的微晶半导体层，来控制阈值电压Vth。作为赋予p型的杂质元素，典型有硼，并且通过以1ppm至1000ppm、优选为1ppm至100ppm的比例将B2H6、BF3等杂质气体混入氢化硅来形成，即可。并且，将硼的浓度设定为例如1×1014cm-3至6×1016cm-3，即可。
另外，优选将微晶半导体层的氧浓度设定为1×1019cm-3以下、优选为5×1018cm-3以下，而将氮及碳的浓度设定为5×1018cm-3以下、优选为1×1018cm-3以下。通过降低有可能混入到微晶半导体层中的氧、氮及碳的浓度，可以防止微晶半导体层的沟道形成区成为n型半导体。此外，当这些混入的浓度在元件之间不同时，在阈值电压Vth发生不均匀性。因此，通过降低这些的浓度，可以减少衬底中的阈值电压Vth的不均匀性。
微晶半导体层105以2nm以上且50nm以下、优选为10nm以上且30nm以下形成。微晶半导体层105用作薄膜晶体管的沟道形成区。通过将微晶半导体层105的厚度设定为2nm以上且50nm以下，可以取得完全耗尽型薄膜晶体管。此外，因为微晶半导体层的成膜速度是比非晶半导体层的成膜速度慢的1/10至1/100，所以优选形成为薄。通过形成为薄，可以提高处理量。此外，因为微晶半导体层由微晶构成，所以其电阻小于非晶半导体。再者，在使用微晶半导体的薄膜晶体管中，当横轴为栅电压且纵轴为源极-漏极电流时的显示电流-电压特性的曲线的上升部分的倾斜成为陡峭。因此，将微晶半导体使用于沟道形成区的薄膜晶体管优越于作为开关元件的响应性，而可以进行高速工作。此外，通过将微晶半导体使用于薄膜晶体管的沟道形成区，可以抑制薄膜晶体管的阈值电压Vth的变动。通过抑制阈值电压Vth的变动，可以制造电特性的不均匀性少的显示装置。
此外，微晶半导体的载流子的迁移率高于非晶半导体。因此，当使用其沟道形成区由微晶半导体构成的薄膜晶体管作为显示装置的开关元件时，可以缩小沟道形成区的面积、即薄膜晶体管的面积。因此，可以使保护电路的面积狭小，而可以实现显示装置的窄边框化。
作为缓冲层107，通过使用与微晶半导体层105相同的材料，来形成非晶半导体层。非晶半导体层可以通过使用SiH4、Si2H6等氢化硅且利用等离子体CVD法来形成。此外，可以通过利用选自氦、氩、氪及氖中的一种或多种稀有气体元素稀释上述氢化硅而使用，来形成非晶半导体层。可以通过使用氢化硅的流量的1倍以上且20倍以下、优选为1倍以上且10倍以下、更优选为1倍以上且5倍以下的流量的氢，来形成包括氢的非晶半导体层。此外，可以通过使用上述氢化硅、氮或氨，来形成包括氮的非晶半导体层。此外，可以通过使用上述氢化硅、包括氟或氯的气体(F2、Cl2、HF、HCl等)，来形成包括氟或氯的非晶半导体层。此外，可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等，而代替氢化硅。此外，将该非晶半导体层的厚度设定为100nm以上且500nm以下、优选为150nm以上且400nm以下、更优选为200nm以上且300nm以下。
此外，缓冲层107也可以通过利用将非晶半导体用作靶子且在氢或稀有气体中进行溅射而形成的非晶半导体来形成。此时，通过将氨、氮或N2O包括在气氛中，可以形成包括氮的非晶半导体层。另外，通过将包括氟或氯的气体(F2、Cl2、HF、HCl等)包括在气氛中，可以形成包括氟或氯的非晶半导体层。
此外，也可以在作为缓冲层107，在微晶半导体层105的表面上利用等离子体CVD法或溅射法形成非晶半导体层之后，利用氢等离子体、氮等离子体、或卤等离子体对非晶半导体层的表面进行处理，来使非晶半导体层的表面氢化、氮化、或卤化。或者，也可以利用氦等离子体、氖等离子体、氩等离子体、氪等离子体等对非晶半导体层的表面进行处理。
虽然缓冲层107由非晶半导体形成，但是非晶半导体层优选不包括晶粒。因此，在利用频率为几十MHz至几百MHz的高频等离子体CVD法、或微波等离子体CVD法来形成的情况下，优选控制成膜条件以取得不包括晶粒的非晶半导体层。
缓冲层107的一部分在以后的源区及漏区的形成工序中被蚀刻而具有凹部，但是优选以重叠于凹部的缓冲层108的一部分残存的厚度来形成。通过蚀刻而残存的部分(重叠于凹部的部分)的蚀刻后的厚度优选为蚀刻前的厚度的一半左右。此外，如上所述，蚀刻前的厚度为100nm以上且500nm以下、优选为150nm以上且400nm以下、更优选为200nm以上且300nm以下。此外，重叠于杂质半导体层109的部分的缓冲层108的厚度在源区及漏区的形成工序中不减少，所以为100nm以上且500nm以下、优选为150nm以上且400nm以下、更优选为200nm以上且300nm以下。如上所述，通过使成为缓冲层108的非晶半导体层十分厚，可以稳定性地形成LPSAS层106。如此，缓冲层108用作防止LPSAS层106被蚀刻的膜。
另外，以不包括赋予一种导电型的杂质诸如磷、硼等的方式形成缓冲层107。尤其是，为了控制阈值而添加到LPSAS层106的硼、或者包括在杂质半导体层110中的磷优选不混入缓冲层108。例如，在缓冲层108包括磷的情况下，在LPSAS层106和缓冲层108之间形成PN结。此外，在缓冲层108包括硼的情况下，在缓冲层108和杂质半导体层110之间形成PN结。或者，通过硼和磷都混入，发生复合中心，而成为发生漏电流的原因。通过缓冲层108不包括赋予一种导电型的这些杂质，可以消除漏电流的发生区域，而可以谋求实现漏电流的减少。此外，通过在杂质半导体层110和LPSAS层106之间具有不添加有赋予一种导电型的杂质诸如磷、硼等的非晶半导体层的缓冲层108，可以防止分别包括在成为沟道形成区的LPSAS层106、成为源区及漏区的杂质半导体层110中的杂质的扩散。
通过在微晶半导体层105的表面上形成非晶半导体层，并且还形成包括氢、氮或卤素的非晶半导体层，可以防止包括在微晶半导体层105中的晶粒表面的自然氧化。特别是，在非晶半导体和晶粒彼此接触的区域中，容易发生由于晶格畸变而引起的裂缝。当该裂缝与氧接触时晶粒氧化，而形成氧化硅。通过在微晶半导体层105的表面上具有缓冲层107，可以防止晶粒的氧化。或者，新自由基进入该裂缝，有可能引起结晶生长，但是因为以扩大结晶面的方式进展结晶生长，所以向上方容易针状地进展结晶生长。此外，通过设置缓冲层107，可以防止当形成源区及漏区时发生的蚀刻残渣混入LPSAS层106中。因此，可以降低元件之间的电特性的不均匀性，而可以成品率高地制造可靠性高的薄膜晶体管。
此外，缓冲层107由非晶半导体或者包括氢、氮、或卤素的非晶半导体形成。因此，非晶半导体的能隙比微晶半导体大(非晶半导体的能隙为1.6eV至1.8eV，而微晶半导体的能隙为1.1eV至1.5eV)，并电阻高，且迁移率低(微晶半导体的1/5至1/10)。由此，在要形成的薄膜晶体管中，形成在杂质半导体层109和微晶半导体层105之间的缓冲层107用作高电阻的区域，而微晶半导体层105用作沟道形成区。从而，缓冲层108不用作沟道形成区。由此，可以降低薄膜晶体管的截止电流。在使用这种薄膜晶体管作为液晶显示装置的开关元件的情况下，可以提高液晶显示装置的对比度。
在形成n型薄膜晶体管的情况下，对杂质半导体层109典型地添加磷作为杂质元素，对氢化硅添加包括PH3等的赋予一种导电型的杂质元素的气体即可。此外，在形成p型薄膜晶体管的情况下，添加硼作为典型的杂质元素，对氢化硅添加B2H6等的杂质气体即可。杂质半导体层109可以由微晶半导体或非晶半导体形成。杂质半导体层109以2nm以上且50nm以下的厚度形成。换言之，优选将其具有与LPSAS层106相同程度的厚度。通过将杂质半导体层109的厚度设定为薄，可以提高处理量。
在本发明中，如上所述，优选连续形成第一绝缘层104至杂质半导体层109。在此，参照图6将说明微波等离子体CVD法，作为能够连续形成这些层的一个例子。此外，在本发明中，除了微波等离子体CVD法以外，还可以应用高频等离子体CVD法。图6是表示微波等离子体CVD装置的俯视截面的示意图，其包括在中央所示的公共室210的周围具备装载室200、卸载室205、第一反应室201至第四反应室204的结构。在公共室210和每个室之间具备闸阀212至217，以防止在每个室内进行的处理互相干扰。衬底220装载在装载室200、卸载室205的盒子218、盒子219，由公共室210的搬送装置211传送到第一反应室201至第四反应室204。在该装置中，可以对于每个堆积膜种类分配反应室，从而可以连续形成多个不同的膜，而不使它们接触于大气。
在第一反应室201至第四反应室204的各个中，层叠形成第一绝缘层104、微晶半导体层105、缓冲层107、以及杂质半导体层109。在此情况下，通过转换原料气体，可以连续地层叠多个不同种类的膜来形成。在此情况下，在形成第一绝缘层104之后，将硅烷等的氢化硅引入到反应室内，使残留氧及氢化硅起反应，并将反应物排出到反应室的外部，从而可以降低反应室内的残留氧浓度。其结果，可以降低包括在微晶半导体层105中的氧浓度。此外，可以防止包括在微晶半导体层105中的晶粒的氧化。
或者，在第一反应室201及第三反应室203中形成成为第一绝缘层104的绝缘层、微晶半导体层以及非晶半导体层，而在第二反应室202及第四反应室204中形成杂质半导体层109。通过只将杂质半导体层109单独地形成，可以防止残留在反应室中的赋予一种导电型的杂质元素混入到其他层中。
如图6所示，通过使用连接有多个反应室的微波等离子体CVD装置，可以连续形成第一绝缘层104、微晶半导体层105、缓冲层107、以及杂质半导体层109，因此可以提高批量生产性(生产率)。此外，即使在某个反应室中进行维护、清洗，也可以在其他反应室中形成膜，从而可以提高成膜节拍。另外，因为可以在不被漂浮在大气中的有可能成为污染源的杂质元素污染的状态下形成各个叠层界面，所以可以减少薄膜晶体管的电特性的不均匀性。
此外，可以在第一反应室201中形成第一绝缘层104，在第二反应室202中形成微晶半导体层105及非晶半导体层107，在第三反应室203中形成杂质半导体层109。另外，微晶半导体层的成膜速度慢，所以也可以使用多个反应室来形成微晶半导体层。例如，也可以在第一反应室201中形成第一绝缘层104，在第二反应室202及第三反应室203中形成微晶半导体层105，在第四反应室204中形成缓冲层107，在第五反应室(未图示)中形成杂质半导体层110。如此，通过使用多个反应室同时形成微晶半导体层，可以提高处理量。此时，优选利用进行成膜的种类的层涂上各反应室的内墙。
由于当使用图6所示的微波等离子体CVD装置时，可以在各反应室中形成其组成类似的层或一种层，并且在不暴露于大气的状态下连续形成上述层，因此可以在界面不被已形成的层的残留物及飘浮在大气中的杂质元素污染的状态下形成叠层膜。
此外，虽然在图6所示的微波等离子体CVD装置中分别设置有装载室及卸装室，但是也可以将这些室综合，而设置一个装载/卸装室。此外，也可以在微波等离子体CVD装置中设置备用室。由于通过在备用室中对衬底进行预热，可以在各反应室中缩短直到开始成膜的加热时间，因此可以提高处理量。
下面，将说明成膜处理。根据其目的而选择从气体供应部供应的气体来进行成膜处理。
在此，示出第一绝缘层104由两层的叠层结构构成的情况。举出形成氮氧化硅层作为第一绝缘层104，并在该氮氧化硅层上形成氧氮化硅层的方法作为一个例子。
首先，利用氟自由基对微波等离子体CVD装置的反应室的处理容器内部进行清洗。此外，通过将氟化碳、氟化氮、或氟引入到设置在反应室外侧的等离子体产生器中，进行离解，将其引入到反应室中，来进行氟自由基的引入。通过引入氟自由基，可以清洗反应室。
通过在利用氟自由基进行清洗之后，将大量的氢引入到反应室的内部，来使反应室内的残留氟和氢彼此起反应，从而可以降低残留氟的浓度。由此，可以减少对于后面在反应室的内墙形成的保护层的氟的混入量，并可以减少保护层的厚度。
接着，在反应室的处理容器的内墙等的表面上堆积氧氮化硅层作为保护层。在此，将处理容器内的压力设定为1Pa以上且200Pa以下、优选为1Pa以上且100Pa以下，并且引入氦、氩、氙、氪等的稀有气体的任何一种以上的气体作为等离子体点燃用气体。再者，除了上述稀有气体以外，还引入氢。特别是，优选使用氦气体作为等离子体点燃用气体，更优选使用氦和氢的混合气体。
氦的离子化能量较高，即24.5eV。但是，由于准稳定状态位于大约20eV，因此在放电中可以以大约4eV进行离子化。由此，放电开始电压低，且容易维持放电。从而，可以均匀地维持所产生的等离子体且可以节省电力。
此外，也可以进一步引入氧气体作为等离子体点燃用气体。通过将氧气体与稀有气体一起引入到处理容器中，可以容易进行等离子体的点燃。
接着，使微波产生装置的电源导通，并且在微波产生装置的输出为500W以上且6000W以下、优选为4000W以上且6000W以下的情况下产生等离子体。接着，将原料气体经过气体管引入到处理容器内。具体而言，通过引入硅烷、一氧化二氮、以及氨作为原料气体，在处理容器的内墙、气体管、介质板、以及支撑台的表面上形成氮氧化硅层作为保护层。此外，也可以引入氮作为原料气体，而代替氨。将保护层形成为具有500nm至2000nm的厚度。
接着，在停止原料气体的供应，降低处理容器内的压力，并使微波产生装置的电源截止之后，将衬底设置在处理容器内的支撑台上。
接着，通过与上述保护层相同的工序，在衬底上堆积氧氮化硅层作为第一绝缘层104。
在将氮氧化硅层堆积得成为所希望的厚度之后，停止原料气体的供应，降低处理容器内的压力，而使微波产生装置的电源截止。
接着，将处理容器内的压力设定为1Pa以上且200Pa以下、优选为1Pa以上且100Pa以下，并且作为等离子体点燃用气体，引入氦、氩、氙、氪等的稀有气体的任何一种以上、原料气体的一氧化二氮、稀有气体以及硅烷。接着，使微波产生装置的电源导通，并且在微波产生装置的输出为500W以上且6000W以下、优选为4000W以上且6000W以下的情况下产生等离子体。接着，将原料气体经过气体管引入到处理容器内，在衬底的氮氧化硅膜上形成氧氮化硅层。接着，停止原料气体的供应，降低处理容器内的压力，并使微波产生装置的电源截止，来结束成膜工序。
根据上述工序，通过以反应室的内墙的保护层为氮氧化硅层，并在衬底上连续形成氮氧化硅层和氧氮化硅层，可以减少混入到上层一侧的氧氮化硅层中的杂质元素。通过采用利用能够产生微波的电源装置的微波等离子体CVD法形成这些膜，等离子体密度提高而形成细致的层。由此，可以形成耐压性性高的膜。当将该层用作薄膜晶体管的栅极绝缘层时，可以减少该薄膜晶体管的阈值的不均匀性。此外，可以减少在BT(Bias Temperature；偏压温度)试验中发生的故障的数量。另外，静电耐性提高，从而可以制造即使被施加高电压也不容易破坏的晶体管。此外，可以制造随时间破坏少的薄膜晶体管。此外，也可以制造热载流子损伤少的晶体管。
此外，在作为第一绝缘层104使用微波等离子体CVD法形成的氧氮化硅层是单层的情况下，采用上述保护层的形成方法及氧氮化硅层的形成方法。特别是，当将对于硅烷的一氧化二氮的流量比设定为100倍以上且300倍以下、优选为150倍以上且250倍以下时，可以形成耐压性高的氧氮化硅层。
接着，将说明一种处理方法，该处理方法对通过微波等离子体CVD法形成的微晶半导体层和用作缓冲层的非晶半导体层连续地进行成膜。首先，与上述绝缘层的形成同样，进行反应室内的清洗。接着，在处理容器内堆积硅层作为保护层。作为硅层，以0.2μm以上且0.4μm以下的厚度形成非晶半导体层。在此，将处理容器内的压力设定为1Pa以上且200Pa以下、优选为1Pa以上且100Pa以下，并且引入氦、氩、氙、氪等的稀有气体的任何一种以上作为等离子体点燃用气体。此外，也可以与稀有气体一起引入氢。
接着，使微波产生装置的电源导通，并且在微波产生装置的输出为500W以上且6000W以下、优选为4000W以上且6000W以下的情况下产生等离子体。接着，将原料气体经过气体管引入到处理容器内。具体而言，通过引入氢化硅气体、以及氢气体作为原料气体，在处理容器的内墙、气体管、介质板以及支撑台的表面上形成微晶硅层作为保护层。此外，可以通过利用选自氦、氩、氪、氖中的一种或多种稀有气体元素稀释氢化硅气体以及氢气体，来形成微晶半导体层。在此，将对于氢化硅的氢的流量比设定为5倍以上且200倍以下、优选为50倍以上且150倍以下、更优选为100倍。另外，将此时的保护层的厚度设定为500nm以上且2000nm以下。此外，也可以在使微波产生装置的电源导通之前，对处理容器内，除了上述稀有气体之外，还可以引入氢化硅气体以及氢气体。
此外，可以使用选自氦、氩、氪、氖中的一种或多种稀有气体元素稀释氢化硅气体，来形成用作保护层的非晶半导体层。
接着，在停止原料气体的供应，降低处理容器内的压力，并使微波产生装置的电源截止之后，将衬底设置在处理容器内的支撑台上。
接着，对于形成在衬底上的用作栅极绝缘层的第一绝缘层104的表面进行氢等离子体处理。通过在形成微晶半导体层之前进行氢等离子体处理，可以减少在第一绝缘层104和LPSAS层106之间的界面的晶格畸变，并可以提高第一绝缘层104和LPSAS层106之间的界面特性，且可以提高要形成的薄膜晶体管的电特性。
此外，在上述氢等离子体处理中，通过也对形成在处理容器内的用作保护层的非晶半导体层或微晶半导体层进行氢等离子体处理，保护层被蚀刻而在第一绝缘层104的表面上堆积微量的半导体。该微量的半导体成为结晶生长的核，而形成微晶半导体层。其结果，可以减少在第一绝缘层104和LPSAS层106的界面的晶格畸变，并可以提高第一绝缘层104和LPSAS层106之间的界面特性。由此，可以提高要形成的薄膜晶体管的电特性。
接着，与上述保护层同样，在衬底上堆积微晶半导体。将微晶半导体层的厚度设定为2nm以上且50nm以下、优选为10nm以上且30nm以下。此外，作为微晶半导体使用硅。
此外，对微晶半导体层来说，从该层的下方向上方进行结晶生长，来形成针状结晶。这是因为以扩大结晶面的方式结晶生长的缘故。然而，即使在如此结晶生长的情况下，微晶半导体层的成膜速度也是非晶半导体层的成膜速度的1％以上且10％以下左右。
在将微晶半导体层堆积得成为所希望的厚度之后，停止原料气体的供应，降低处理容器内的压力，并使微波产生装置的电源截止，来结束形成微晶半导体层的工序。
接着，从微晶半导体层的表面一侧对微晶半导体层照射激光束。下面，对此进行说明。
在本发明的微晶半导体层的形成中，在栅极绝缘层上堆积微晶半导体层之后，从微晶半导体层的表面一侧照射激光束，即可。激光束以半非晶硅层不熔化的能量密度照射。换言之，本发明的LP处理是通过利用辐射加热且不使半非晶硅层熔化而进行的引起固相结晶生长的。换言之，它是利用堆积了的半非晶硅层不成为液相的临界区域的，并且在该意思上也可以称为“临界生长”。
上述激光束可以作用到半非晶硅层和栅极绝缘层的界面。由此，可以以在半非晶硅层的表面一侧的结晶为核，从该表面向栅极绝缘层的界面进展固相结晶生长，而实现实质上上柱形的结晶生长。利用LP处理的固相结晶生长不是扩大结晶粒径的，而是改善层的厚度方向上的结晶性的。
在上述LP处理中，通过将激光束聚焦为特长矩形(成形为线状激光束)，例如可以利用一次激光束扫描处理在730mm×920mm的玻璃衬底上的半非晶硅层。在此情况下，将使线状激光束彼此重叠的比例(重叠率)设定为0％至90％、优选为0％至67％，来进行。由此，缩短对于一个衬底需要的处理时间，而可以提高生产率。但是，激光束的形状不局限于线状，当采用面状激光束时，也可以同样地进行处理。此外，在本LP处理中对所述玻璃衬底的尺寸没有限制，而可以使用各种尺寸的衬底。通过进行LP处理，改善微晶半导体层和栅极绝缘层的界面区域的结晶性，而可以提高具有底栅结构的晶体管的电特性。
根据这种临界生长，不形成发生在现有的低温多晶硅的表面的凹凸(称为皱纹的凸状体)，而LP处理后的硅表面保持平滑性。
从而，通过使激光束对成膜后的半非晶硅层直接起作用而得到的根据本发明的LPSAS层在其生长机理及形成的层的膜质上显然不同于现有的只堆积的微晶硅层、以及在堆积后利用传导加热而其性质改变了的微晶硅层(参照非专利文献1)。
在形成LPSAS层之后，利用等离子体CVD法以300℃以上且400℃以下的温度形成非晶半导体层。通过该成膜处理对LPSAS层供应氢，而可以获得与使LPSAS层氢化时同等的效果。换言之，通过在LPSAS层上堆积非晶半导体层，可以将氢扩散到LPSAS层而终结悬空键。
接着，降低处理容器内的压力并调整原料气体的流量。具体而言，将氢气体的流量比微晶半导体层的成膜条件大幅度地降低。典型地，引入氢化硅的流量的1倍以上且20倍以下、优选为1倍以上且10倍以下、更优选为1倍以上且5倍以下的流量的氢气体。或者，也可以不将氢气体引入到处理容器内而引入氢化硅气体。这样，通过减少对于氢化硅的氢的流量，可以提高作为缓冲层形成的非晶半导体层的成膜速度。或者，利用选自氦、氩、氪、氖中的一种或多种稀有气体元素稀释氢化硅气体。接着，通过使微波产生装置的电源导通并在微波产生装置的输出为500W以上且6000W以下、优选为4000W以上且6000W以下来产生等离子体，从而可以形成非晶半导体层。由于非晶半导体的成膜速度比微晶半导体高，因此可以将处理容器内的压力设定得低。将此时的非晶半导体层的厚度设定为100nm以上且400nm以下。
在将非晶半导体层堆积为所希望的厚度之后，停止原料气体的供应，降低处理容器内的压力，并使微波产生装置的电源截止，来结束形成非晶半导体层的工序。
此外，也可以在点燃等离子体的状态下形成微晶半导体层105和成为缓冲层107的非晶半导体层。具体而言，逐渐减少对于氢化硅的氢的流量比而层叠形成微晶半导体层105以及成为缓冲层107的非晶半导体层。通过这种方法，可以不使杂质堆积在微晶半导体层105和缓冲层107的界面，而形成畸变少的界面，并且可以提高后面形成的薄膜晶体管的电特性。
在使用频率为1GHz以上的微波等离子体CVD装置产生的等离子体中，电子密度高，且由原料气体产生多个自由基而供应给衬底220，所以衬底的表面上的自由基反应被促进，而可以提高微晶半导体的成膜速度。再者，由多个微波产生装置、以及多个介质板构成的微波等离子体CVD装置可以稳定性地产生大面积等离子体。由此，也可以在大面积衬底上形成对于膜质具有高均匀性的层，同时可以提高批量生产性(生产率)。
此外，通过在相同的处理容器内连续形成微晶半导体层以及非晶半导体层，可以形成畸变少的界面，此外，可以降低有可能进入界面的大气成分，所以是优选的。
此外，在这些绝缘层及半导体层的各个制造工序中，当在反应室的内墙形成有500nm以上且2000nm以下的保护层时，可以省略上述清洗处理及保护层形成处理。
接着，形成抗蚀剂掩模140(参照图4A)。抗蚀剂掩模140是具有厚度不同的多个区域的掩模。通过利用多级灰度掩模的光刻技术或喷墨法形成。
接着，通过利用抗蚀剂掩模140且在形成有微晶半导体层、非晶半导体层、杂质半导体层以及导电层的状态下进行蚀刻。通过该处理，将微晶半导体层105、缓冲层107、杂质半导体层109、导电层111根据每个元件分离(参照图4B)。
另外，在该蚀刻处理中，进行蚀刻，以便使层叠有微晶半导体层、非晶半导体层以及杂质半导体层的层的端部具有锥形形状。将锥形角设定为30°以上且90°以下、优选为40°以上且80°以下。通过进行蚀刻以使端部具有锥形形状，不但可以防止杂质半导体层109和微晶半导体层105直接接触，而且可以十分确保在端部的这些层的距离，而可以减少在端部的漏电流。
另外，通过使端部具有锥形形状，可以提高在后面的工序中形成在这些上的层的覆盖性。从而，可以防止在具有台阶形状的地方发生的布线破裂。
另外，锥形角是指图7所示的角度θ。在图7中，在衬底190上形成有端部具有锥形形状的层191。层191的锥形角是θ。
接着，在导电层111上形成抗蚀剂掩模142(参照图4C)。抗蚀剂掩模142可以通过对抗蚀剂掩模140进行利用氧等离子体等的灰化处理来形成。
导电层111通过利用铝、铜、或者添加有硅、钛、钕、钪、钼、铬、钽或钨等提高耐热性的元素或者防止小丘发生的元素的铝合金(可以用于第一导电层102的Al-Nd合金等)以单层或叠层形成。也可以使用添加有赋予一种导电型的杂质元素的结晶硅。也可以采用如下叠层结构：利用钛、钽、钼、钨或这些元素的氮化物形成与添加有赋予一种导电型的杂质元素的半导体层接触一侧的层，并且在其上形成铝或铝合金。再者，也可以采用如下叠层结构：利用钛、钽、钼、钨或这些元素的氮化物夹住铝或铝合金的上面以及下面。例如，作为导电层，优选采用利用钼层夹住铝层的三层结构。
导电层111通过溅射法或真空沉积法等形成。此外，导电层111也可以通过丝网印刷法或喷墨法等喷出银、金或铜等导电纳米膏且进行焙烧来形成。
抗蚀剂掩模142可以通过对抗蚀剂掩模140进行利用氧等离子体等的灰化处理来形成。
接着，通过利用抗蚀剂掩模142蚀刻导电层111，构图形成导电层111。接着，通过利用抗蚀剂掩模142蚀刻添加有赋予一种导电型的杂质的杂质半导体层109以及缓冲层107，来形成构成源区及漏区的杂质半导体层110以及缓冲层108(参照图5A)。此外，缓冲层108是只其一部分被蚀刻的，且覆盖LPSAS层106的表面。此外，从图5A中明显看出，由杂质半导体层110形成的源区及漏区的端部与构图形成了的导电层111的端部实质上上一致。
接着，在留下抗蚀剂掩模142的情况下，进一步蚀刻导电层111的一部分，而形成第二导电层112。第二导电层112用作源电极或漏电极。在此，利用掩模对导电层111进行湿蚀刻。通过湿蚀刻，这些导电层111的端部被选择性地蚀刻。其结果，由于各向同性地蚀刻导电层，所以可以形成其面积小于抗蚀剂掩模142的第二导电层112。第二导电层112的端部与杂质半导体层110的端部不一致，在第二导电层112的端部的外侧形成杂质半导体层110的端部(参照图5B)。此后，去掉抗蚀剂掩模142。此外，用作源电极及漏电极的第二导电层112也用作信号线。
通过使第二导电层112的端部与杂质半导体层110的端部不一致，第二导电层112的端部之间的距离变大，且源电极及漏电极的一方与源电极及漏电极的另一方之间的距离十分变大，可以减少漏电流，而可以防止短路。再者，通过具有高电阻区域的缓冲层108，使第一导电层102和第二导电层112之间的距离十分变大。由此，可以抑制寄生电容的发生，可以使漏电流小，而可以制造可靠性高、截止电流小、耐压性性高的薄膜晶体管。
通过上述工序，可以形成本发明的沟道蚀刻型薄膜晶体管。
在本实施方式所示的薄膜晶体管中，在用作栅电极的第一导电层102上层叠形成有用作栅极绝缘层的第一绝缘层104、用作沟道形成区的LPSAS层106、缓冲层108、成为源区及漏区的杂质半导体层110、用作源电极及漏电极的第二导电层112。用作沟道形成区的LPSAS层106的表面由缓冲层108覆盖。
在用作沟道形成区的LPSAS层106和添加有赋予一种导电型的杂质元素的杂质半导体层110之间具有缓冲层108，并且LPSAS层106的表面由缓冲层108覆盖。由非晶半导体层等形成的缓冲层108由比微晶半导体层电阻高的非晶半导体层等形成。此外，缓冲层108形成在LPSAS层106和第二导电层112之间。因此，不但可以降低发生在薄膜晶体管的漏电流，而且可以防止由于施加高电压而发生的薄膜晶体管的退化。此外，缓冲层108通过利用其表面由氢终结的非晶半导体层覆盖LPSAS层106的表面。由此，可以防止LPSAS层106的氧化。再者，可以防止当形成杂质半导体层110时发生的蚀刻残渣混入LPSAS层106。由此，使用于本发明的薄膜晶体管的电特性高，并且优越于耐压性性。
此外，在缓冲层108的一部分中具有凹部(沟槽)，该凹部以外的区域由成为源区及漏区的杂质半导体层110覆盖。就是说，由于形成在缓冲层108的凹部，源区及漏区之间的泄漏路径(leak path)成为足够的距离。因此，可以减少源区和漏区之间的漏电流。此外，通过进行蚀刻以使缓冲层108的一部分具有凹部，可以容易去除在成为源区及漏区的杂质半导体层110的形成工序中发生的蚀刻残渣。从而，可以使由于蚀刻残渣而有可能发生在源区及漏区中的漏电流小。此外，缓冲层108的凹部是在成为源区及漏区的杂质半导体层110的形成工序中形成的。因此，源区及漏区的侧面在与缓冲层108的凹部的侧面实质上相同面上存在地设置。
当使LPSAS层106氧化时，该薄膜晶体管的迁移率降低，且亚阈值增大，所以薄膜晶体管的电特性退化。因为在缓冲层108混入有氢及氟，所以可以防止氧经过缓冲层108，而可以防止LPSAS层106的氧化。
此外，通过设置缓冲层108，可以防止寄生沟道的发生。
此外，通过使源电极及漏电极的端部与源区及漏区的端部不一致，源电极及漏电极的一方的端部以及源电极及漏电极的另一方的端部之间具有充分的距离，从而使源电极及漏电极的一方以及源电极及漏电极的另一方之间的漏电流小，而可以防止短路。
另外，虽然在上述图5A及5B中示出了在形成其一部分具有凹部(沟槽)的缓冲层108之后，进行蚀刻以使源电极的端部和漏电极的端部的距离成为充分大的例子，但是本发明不局限于此。例如，也可以采用如下工序顺序：例如，在蚀刻成为第二导电层112的导电层来实现分离，并使杂质半导体层110露出之后，进行蚀刻以使源电极及漏电极的一方的端部和源电极及漏电极的另一方的端部之间的距离变大。然后，利用掩模蚀刻半导体层来分离源区及漏区，并且在缓冲层108的一部分中形成凹部(沟槽)。此外，也可以在进行蚀刻以使源电极及漏电极的一方的端部和源电极及漏电极的另一方的端部之间的距离变大之后，去除掩模，并且使用第二导电层112作为掩模来进行蚀刻。
另外，成为源区及漏区的杂质半导体层110的端部，与形成在缓冲层108的凹部的端部一致(参照图1)。这是因为如下缘故：该凹部是当蚀刻杂质半导体层110时以相同工序形成的。
接着，如图5C所示，在第二导电层112、杂质半导体层110、LPSAS层106以及第一绝缘层104等上形成第二绝缘层114。第二绝缘层114可以与第一绝缘层104同样地形成。另外，第二绝缘层114用来防止飘浮在大气中的有机物、金属物以及水蒸气等的有可能成为污染源的杂质的侵入，从而优选形成为致密。此外，优选将缓冲层108中的碳、氮、氧的浓度设定为1×1019cm-3以下，更优选将它设定为5×1018cm-3以下。
接着，在第二绝缘层114形成第一开口部118以及第二开口部120，并且形成第三导电层116。第三导电层116在第一开口部118中与第二导电层112连接，并且在第二开口部120中与第一导电层102连接。第三导电层116，与第二导电层112等同样，在整个表面上形成之后利用抗蚀剂掩模等构图形成，即可。此外，第三导电层116优选与设置在像素部的像素电极同时形成，以下说明第三导电层116由与像素电极相同的层形成的情况。
作为第三导电层116，可以使用具有透光性的导电材料诸如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(下面写为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
此外，也可以通过使用包含导电高分子(也称为导电聚合体)的导电组成物形成第三导电层116。通过使用导电组成物而形成的第三导电层116优选具有如下条件：薄层电阻为10000Ω/□以下，当波长为550nm时的透光率为70％以上。薄膜电阻优选为更低。另外，包含在导电组成物中的导电高分子的电阻率优选为0.1Ω·cm以下。
另外，作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由上述物质中的两种以上构成的共聚物等。
以上，说明了第三导电层116由与像素电极相同的层形成的情况，但是本发明不局限于此。第三导电层116也可以通过使用与第一导电层102以及第二导电层112同样的材料且利用同样的形成方法来制造。然而，使用于本发明的保护电路的薄膜晶体管在与使用于像素电路的薄膜晶体管相同的衬底上以相同的工序形成。因此，通过与利用上述材料且连接到使用于像素电路的薄膜晶体管的所谓的像素电极同时形成第三导电层116，可以减少制造工序数量，而可以提高成品率。
此外，如图1所示，通过利用第三导电层116使第一导电层102与第二导电层112二极管连接，可以形成使用于本发明的保护电路的二极管连接的薄膜晶体管(保护二极管)。
另外，虽然在上述说明中说明了栅电极和扫描线以相同的工序形成，并且源电极或漏电极和信号线以相同的工序形成的情况，但是本发明不局限于此。也可以以不同工序分别形成电极、连接到该电极的布线。
此外，虽然在本实施方式中说明了设置LPSAS层106的方式，但是也可以在本发明的薄膜晶体管中具有能够不进行激光照射而得到的微晶半导体层而代替LPSAS层。
通过上述工序，可以形成沟道蚀刻型薄膜晶体管。该沟道蚀刻型薄膜晶体管的制造工序数少，从而可以缩减成本。此外，通过使用微晶半导体层构成沟道形成区，可以获得1cm2/V·sec至20cm2/V·sec的电场效应迁移率。因此，可以将该薄膜晶体管用作像素部的像素的开关元件，还用作形成扫描线(栅极线)一侧的驱动电路的元件。
如本实施方式所说明，可以制造电特性良好且可靠性高的薄膜晶体管。通过使用这种薄膜晶体管在显示装置中设置保护电路，可以降低在层间绝缘层等带电的电荷的放电、以及与信号或电源电压一起输入到布线的杂音，而可以防止半导体元件的退化或破坏。再者，可以实现比现有耐压性高且寄生电容小的保护电路。因此，即使在当使用现有的保护电路时流过保护电路本身被破坏程度的大电流的情况或者高电压被施加的情况下，也通过设置本实施方式所说明的保护电路，可以有效地防止半导体元件的破坏，而可以制造可靠性更高的显示装置。
此外，虽然在本实施方式中当形成掩模时使用了多级灰度掩模，但是当然也可以形成薄膜晶体管而不使用多级灰度。
实施方式2
在本实施方式中，将说明具有使用实施方式1所示的薄膜晶体管的保护电路的液晶显示装置。
首先，将说明VA(垂直定向)方式的液晶显示装置。VA方式是当不施加电压时液晶分子相对于面板表面朝向垂直方向的方式。在本实施方式中，尤其设法将像素分割为几个区域(亚像素)，使分子分别放倒向不同的方向。这种方法称为多畴(multi-domain)化或多畴设计。在下面的说明中，将说明以多畴设计的液晶显示装置。
图9是形成像素电极的衬底一侧的平面图，而图8示出对应于图9中的切断线A-B的截面结构。此外，图10是形成对置衬底的衬底一侧的平面图。在下面的说明中，参照这些附图进行说明。
图8示出将衬底300和对置衬底的衬底301相对，且注入液晶的情况。在衬底300上具有薄膜晶体管328、连接到薄膜晶体管328的像素电极324以及保持电容部330。在衬底301上具有对置电极340。
在衬底301中的隔离物342被形成的位置具有遮光层332、第一着色层334、第二着色层336、第三着色层338、对置电极340。通过采用上述结构，使用来控制液晶的定向的突起344的高度和隔离物342的高度不同。在像素电极324上具有定向层348，在对置电极340上具有定向层346。液晶层350设置在定向层346以及定向层348之间。
在图8中，作为隔离物342，使用支柱间隔物(柱状间隔物)，但是本发明不局限于此。作为隔离物，也可以散布珠状隔离物(球状间隔物)。此外，间隔物342也可以设置在衬底300具有的像素电极324上。
在衬底300上具有薄膜晶体管328、连接到薄膜晶体管328的像素电极324以及保持电容部330。像素电极324和布线318在贯穿绝缘层320以及绝缘层322的开口部323中连接。绝缘层320覆盖薄膜晶体管328、布线318以及保持电容部330地设置。绝缘层322覆盖绝缘层320地设置。作为薄膜晶体管328，可以适当地使用在实施方式1中说明的用作保护二极管的薄膜晶体管同样的薄膜晶体管。此外，保持电容部330通过如下工序而构成：利用以与薄膜晶体管328的栅电极及扫描线相同的工序同样地形成的导电层和以与薄膜晶体管328的源电极及信号线相同的工序同样地形成的导电层夹住薄膜晶体管328的栅极绝缘层。
通过使具有定向层348的像素电极324、液晶层350、具有定向层346的对置电极340彼此重叠，设置液晶元件。
图9表示衬底300一侧的平面图。像素电极324通过使用与实施方式1中的第三导电层116同样的材料来形成。在像素电极324中设置槽缝325。槽缝325用于液晶的定向的控制。
图9所示的薄膜晶体管329、连接到薄膜晶体管329的像素电极326以及保持电容部331分别可以与薄膜晶体管328、像素电极324及保持电容部330同样地形成。薄膜晶体管328和薄膜晶体管329都与布线316连接。该液晶面板的一个像素由像素电极324的区域和像素电极326的区域构成。像素电极324的区域和像素电极326的区域是亚像素。
图10表示衬底301一侧的平面图。在遮光层332上形成有对置电极340。对置电极340优选通过使用与像素电极324同样的材料形成。在对置电极340上具有控制液晶的定向的突起344。此外，根据遮光层332的位置形成有隔离物342。此外，在图10中，只对遮光层332、间隔物342以及突起344进行阴线处理。
图11示出前面说明了的像素结构的等效电路。薄膜晶体管328和薄膜晶体管329都连接到用作扫描线的布线302、布线316。在图11中，通过使用作电容线的布线304的电位和同样地用作电容线的布线305的电位不同，可以使液晶元件351和液晶元件352的工作不同。就是说，通过分别控制布线304和布线305的电位，可以精密地控制液晶的定向来实现广视野角。
当对设置有槽缝325的像素电极324施加电压时，在槽缝325的近旁产生电场应变(倾斜电场)。通过将该槽缝325和衬底301一侧的突起344配置为彼此咬合，可以有效地产生倾斜电场，且控制液晶的定向。因此，根据地方使液晶定向的方向不同。就是说，进行多畴化来扩大液晶面板的视野角。
接着，对于与上述不同的VA方式液晶显示装置，参照图12至图15进行说明。
图13是形成像素电极的衬底一侧的平面图，而图12示出对应于沿着图13所示的切断线C-D的截面结构。此外，图14是形成对置电极的衬底一侧的平面图。在下面的说明中，参照这些附图进行说明。
在图12至15所示的液晶显示装置的像素结构中，一个像素包括多个像素电极，并且每个像素电极与薄膜晶体管连接。就是说，是以多畴设计的像素。各薄膜晶体管包括以不同的栅极信号驱动的结构。就是说，可以独立控制施加到各个像素电极的信号(参照图15)。
像素电极424在开口部423中通过布线418连接到薄膜晶体管428。此外，像素电极426在开口部427中通过布线419连接到薄膜晶体管429。连接到薄膜晶体管428的栅电极的用作扫描线的布线402和连接到薄膜晶体管429的栅电极的用作扫描线的布线403彼此分离，以可以将不同的栅极信号提供到它们。另一方面，薄膜晶体管428和薄膜晶体管429共同使用用作信号线的布线416。薄膜晶体管428和薄膜晶体管429可以适当地使用与实施方式1所说明的用作保护二极管的薄膜晶体管同样的薄膜晶体管。
此外，薄膜晶体管428连接有保持电容部430。薄膜晶体管429连接有保持电容部431。
像素电极424和像素电极426的形状不同，并且由槽缝425分离。以围绕以V字型扩展的像素电极424的外侧地设置有像素电极426。通过在薄膜晶体管428及薄膜晶体管429中使施加到像素电极424和像素电极426的电压的时序不同，控制液晶的定向。图15示出该像素结构的等效电路。薄膜晶体管428与用作扫描线的布线402连接，而薄膜晶体管429与用作扫描线的布线403连接。通过将不同的栅极信号提供到布线402和布线403，可以使薄膜晶体管428和薄膜晶体管429的工作时序不同。
在对置衬底的衬底401上形成有遮光层432、着色层436、对置电极440。此外，在着色层436和对置电极440之间形成平坦化层437，以防止液晶的定向无序。图14示出对置衬底一侧的平面图。对置电极440是在不同的像素之间共同使用的，并且它具有槽缝441。通过将该槽缝441和像素电极424及像素电极426一侧的槽缝425配置为彼此咬合，可以有效地产生倾斜电场，且控制液晶的定向。因此，根据地方使液晶定向的方向不同，来实现广视野角。
通过使具有定向层448的像素电极424、液晶层450、以及具有定向层446的对置电极440，设置第一液晶元件451。此外，通过使具有定向层448的像素电极426、液晶层450、以及具有定向层446的对置电极440重叠，设置第二液晶元件452。从而，在图12至15所示的像素结构中，采用在一个像素中设置有第一液晶元件451和第二液晶元件452的多畴结构。
本发明也可以应用于水平电场方式的液晶显示装置。水平电场方式是通过对于单元内的液晶分子在水平方向上施加电场驱动液晶来表现灰度的方式。通过水平电场方式，可以将视野角扩大为大约180°。以下，参照图16及图17说明应用本发明的水平电场方式的液晶显示装置。
图16示出使形成有第一像素电极507、薄膜晶体管528和与该薄膜晶体管528连接的第二像素电极524的衬底500和衬底501对置并注入液晶的状态。衬底501包括遮光层532、着色层536以及平坦化层537。衬底500包括像素电极，而衬底501不包括像素电极。在衬底500和衬底501之间设置有液晶层550。
衬底500具有第一像素电极507、连接到第一像素电极507的用作电容线的布线504以及薄膜晶体管528。薄膜晶体管528可以适当地使用与实施方式1所说明的用作保护二极管的薄膜晶体管同样的薄膜晶体管。第一像素电极507可以使用与实施方式1所示的第三导电层同样的材料。此外，第一像素电极507具有以实质上区划为像素形状的形状。此外，在第一像素电极507及布线504上具有栅极绝缘层506。
在栅极绝缘层506上形成薄膜晶体管的源电极及漏电极、与它们连接的布线516以及布线518。布线516是在液晶显示装置中输入视频信号的信号线。布线516是在一个方向上延伸的布线，同时连接到源区510，并且连接到源电极及漏电极的一方。布线518连接到源电极及漏电极的另一方，并且连接到第二像素电极524。
在布线516及布线518上设置第二绝缘层520。此外，在第二绝缘层520上形成第二像素电极524，该第二像素电极524在设置在第二绝缘层520中的开口部523中连接到布线518。第二像素电极524通过使用与实施方式1所说明的第三导电层同样的材料来形成。
如上所述，在衬底500上设置薄膜晶体管528、连接到薄膜晶体管528的第二像素电极524。此外，保持电容形成在第一像素电极507和第二像素电极524之间。
图17是表示像素电极的结构的平面图。在第二像素电极524中设置有槽缝525。槽缝525是用来控制液晶定向的。在此情况下，电场在第一像素电极507和第二像素电极524之间发生。在第一像素电极507和第二像素电极524之间具有栅极绝缘层506，并且该栅极绝缘层506的厚度大约为50nm以上且200nm以下，十分薄于其厚度大约为2μm以上且10μm以下的液晶层，所以实际上在与衬底500平行的方向上(水平方向)发生电场。通过该电场来控制液晶定向。通过利用该在与衬底实质上平行的方向上的电场，来使液晶分子水平旋转。在此情况下，因为液晶分子在哪个状态下也水平，所以几乎没有根据看到的角度而引起的对比度等的变化。就是说，可以实现广视野角。此外，因为第一像素电极507及第二像素电极524都是具有透光性的电极，所以可以实现高开口率。
接着，参照图18及19说明具有与上述不同的方式的水平电场方式的液晶显示装置。
图18和图19表示IPS型液晶显示装置的像素结构。图19是平面图，而图18示出对应于沿着图19所示的切断线G-H的截面结构。在下面的说明中，参照图18及图19进行说明。
图18示出使具有薄膜晶体管628及与该薄膜晶体管628连接的第二像素电极624的衬底600和衬底601对置并注入液晶的状态。在衬底601上形成有遮光层632、着色层636以及平坦化层637等。衬底600包括像素电极，而衬底601不包括像素电极。在衬底600和衬底601之间设置有液晶层650。
衬底600包括成为共同电位线的布线609及薄膜晶体管628。布线609可以与薄膜晶体管628的扫描线602同时以相同的工序形成。此外，第一像素电极也以与扫描线602相同的工序形成，并且它具有实质上区划为像素形状的形状。
在栅极绝缘层606上形成连接到薄膜晶体管628的源电极及漏电极的一方的布线616、布线618。布线616是在液晶显示装置中输入视频信号的信号线。布线616是在一个方向上延伸的布线，同时连接到源区610，并且连接到源电极及漏电极的一方。布线618连接到源电极及漏电极的另一方，并且连接到第二像素电极624。此外，薄膜晶体管628可以使用与实施方式1所说明的用作保护二极管的薄膜晶体管同样的薄膜晶体管。
在布线616及布线618上设置第二绝缘层620。此外，在第二绝缘层620上形成第二像素电极624，该第二像素电极624在形成在第二绝缘层620中的开口部623中连接到布线618。第二像素电极624通过使用与实施方式1所说明的第三导电层同样的材料来形成。另外，如图19所示，设置第二像素电极624，以使水平电场发生在与梳子形电极(第一像素电极)之间，该梳子形电极与布线609同时形成。此外，设置第二像素电极624，以使其梳子状部分和与布线609同时形成的梳子形电极(第一像素电极)彼此咬合。
当电场发生在施加到第二像素电极624的电位和布线609的电位之间时，通过该电场来控制液晶定向。通过利用该在与衬底实质上平行的方向上的电场，来使液晶分子水平旋转。在此情况下，因为液晶分子在哪个状态下也水平，所以几乎没有根据看到的角度而引起的对比度等的变化。因此，可以实现广视野角。
如上所述，在衬底600上设置薄膜晶体管628以及与该薄膜晶体管628连接的第二像素电极624。保持电容通过在布线609和与布线616同时形成的电容电极615之间设置栅极绝缘层606而形成。电容电极615和第二像素电极624在开口部623彼此连接。
本发明也可以应用于TN方式的液晶显示装置。因此，以下说明应用本发明的TN型的液晶显示装置的方式。
图20和图21示出TN型液晶显示装置的像素结构。图21是平面图，而图20示出对应于沿着图21所示的切断线I-J的截面结构。在下面的说明中，参照图20及图21进行说明。
像素电极724在开口部723中，利用布线718与薄膜晶体管728连接。用作数据线的布线716，与薄膜晶体管728连接。作为薄膜晶体管728，可以适当地使用与实施方式1所说明的用作保护二极管的薄膜晶体管同样的薄膜晶体管。
像素电极724通过使用与实施方式1所说明的第三导电层同样的材料来形成。
对置衬底的衬底701具有遮光层732、着色层736以及对置电极740。此外，在着色层736和对置电极740之间具有平坦化层737，以防止液晶的定向无序。液晶层750设置在像素电极724和对置电极740之间。
通过使像素电极724、液晶层750以及对置电极740重叠，来形成液晶元件。
此外，也可以在衬底700上设置成为颜色滤光片的着色层、或者屏蔽层(黑矩阵)。此外，将偏振片贴到衬底700的与设置有薄膜晶体管等的表面相反的表面(背面)，而将偏振片贴到衬底701的与设置有对置电极740等的表面相反的表面(背面)。
对置电极740可以适当地使用与像素电极724同样的材料。通过使像素电极724、液晶层750以及对置电极740重叠，来形成液晶元件。
此外，在当前面说明时参照了的附图中，栅电极和扫描线以相同的层形成。同样地，源电极或漏电极和信号线以相同的层形成。
通过上述工序，可以制造液晶显示装置。作为本实施方式的液晶显示装置包括的薄膜晶体管，使用与实施方式1所说明的用作保护二极管的薄膜晶体管同样的。因此，薄膜晶体管的截止电流少且电特性的可靠性高。所以，可以使本实施方式所说明的液晶显示装置的对比度和可见度高。
实施方式3
本发明不但可以应用于液晶显示装置，而且可以应用于发光装置。在本实施方式中，参照图22A至图23C来说明发光装置的制造工序等。作为发光装置，使用利用电致发光的发光元件。利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行区别，一般来说，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子及空穴从一对电极分别注入到包括发光性的有机化合物的层中，而流过电流。而且，通过使这些载流子(电子及空穴)重新组合，发光性的有机化合物形成激发态，并且该激发态回到基底态时发光。这种发光元件根据其机理而被称为电流激发型发光元件。
根据其元件结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有将发光材料的粒子分散在粘合剂中的发光层，并且其发光机理是利用施主能级和受主能级的施主-受主复合发光。薄膜型无机EL元件具有由电介质层夹住发光层并且由电极夹住其而成的结构，并且其发光机理是利用金属离子的内层电子跃迁的局部发光。此外，在此，使用有机EL元件作为发光元件来说明。此外，使用具有与实施方式1所说明的用作保护二极管的薄膜晶体管同样的结构的薄膜晶体管作为控制发光元件的驱动的薄膜晶体管来进行说明。
如实施方式1所说明，经过图4A至图5C的工序，如图22A所示地在衬底800上形成薄膜晶体管。在图22A中，在薄膜晶体管801及802上具有用作保护层的绝缘层803，并且在绝缘层803上具有绝缘层804。绝缘层804是为了使上表面平坦化而设置的。绝缘层804优选通过利用丙烯、聚酰亚胺、聚酰胺等有机树脂；或者硅氧烷来形成。
在绝缘层804上具有导电层805。导电层805用作像素电极。当像素的薄膜晶体管是n型时，优选形成阴极作为像素电极，然而当p型时，优选形成阳极。当形成阴极时，使用功函率小的已知材料例如Ca、Al、CaF、MgAg、AlLi等，即可。
接着，如图22B所示，在导电层805的端部及绝缘层804上形成分隔壁806。分隔壁806具有开口部，并且在该开口部中，导电层805露出。分隔壁806通过使用有机树脂、无机绝缘材料或有机聚硅氧烷来形成。特别优选的是，以如下条件形成分隔壁806：使用感光性的材料，并在导电层805上形成开口部，且使该开口部的侧壁成为具有连续曲率的倾斜面。
接着，形成发光层807，以使其在分隔壁806的开口部中与导电层805接触。发光层807即可以由单层构成，又可以由多层的叠层构成。
接着，覆盖发光层807地形成导电层808。导电层808被称为共同电极。导电层808可以通过利用使用在实施方式1中作为第三导电层116列举了的具有透光性的导电材料的透光导电层来形成。作为导电层808，也可以使用氮化钛层或者钛层。在图22B中，使用ITO作为导电层808。通过在分隔壁806的开口部中使导电层805、发光层807和导电层808重叠，来形成发光元件809。此后，优选在导电层808以及分隔壁806上形成保护层810，以防止氧、氢、水分、二氧化氮等侵入发光元件809。作为保护层810，可以使用氮化硅层、氮氧化硅层以及DLC层等。
实际上，优选在完成到图22B之后，利用气密性高且漏气少的保护薄膜(层压薄膜、紫外线固化树脂薄膜等)或者覆盖材料进一步进行封装(封入)，以防止暴露于空气。
接着，参照图23A至23C说明发光元件的结构。在此，举出驱动晶体管是n型的情况作为实例，将说明像素的截面结构。
对发光元件来说，为了取出发光，其阳极及阴极中的至少一方是透明即可。并且，在衬底上形成薄膜晶体管以及发光元件。例如有如下发光元件：从与衬底相反一侧的表面取出发光的顶部发射结构：从衬底一侧的表面取出发光的底部发射结构；以及从衬底一侧及与衬底相反一侧的表面双方取出发光的双面发射结构。在本发明中，可以应用于上述发射结构中的哪一个。
图23A示出顶部发射结构的发光元件。图23A是在驱动晶体管821是n型且从发光元件822发射的光穿过阳极825一侧的情况下的像素的剖视图。在图23A中，发光元件822的阴极823和驱动晶体管821电连接，并且在阴极823上依次层叠有发光层824以及阳极825。阴极823只要是功函率小且反射光的导电层就可以，并且可以使用已知材料。例如，优选使用钙、铝、氟化钙、银镁合金、锂铝合金等。并且，发光层824既可以由单层构成，又可以由多层的叠层构成。在由多层构成的情况下，在阴极823上依次层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。此外，无需都设置这些层。阳极825由透过光的具有透光性的导电材料形成，例如也可以使用包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(ITO)、铟锌氧化物或者添加有氧化硅的铟锡氧化物等具有透光性的导电层。
由阴极823和阳极825夹住发光层824的区域相当于发光元件822。在图23A所示的像素的情况下，从发光元件822发射的光如空心箭头所示发射到阳极825一侧。
图23B表示底部发射结构的发光元件。图23B是在驱动晶体管831是n型且从发光元件832发射的光发射到阴极833一侧的情况下的像素的剖视图。在图23B中，在电连接到驱动晶体管831且具有透光性的导电层837上形成有发光元件832的阴极833，并且在阴极833上依次层叠有发光层834及阳极835。此外，在阳极835具有透光性的情况下，也可以覆盖阳极上地形成有用来反射或遮蔽光的遮蔽层836。阴极833与图23A的情况同样只要是功函数小的导电层就可以，并且可以使用已知材料。但是，将其厚度设定为透过光的程度(优选为5nm以上且30nm以下左右)。例如，可以使用具有20nm的厚度的铝作为阴极833。并且，发光层834与图23A同样既可以由单层构成，又可以由多层的叠层构成。阳极835无需透过光，但是也可以与图23A同样地利用具有透光性的导电材料来形成。并且，作为遮蔽层836，例如可以使用反射光的金属层等，但是不局限于此。例如，也可以使用添加有黑色颜料的树脂等。
由阴极833和阳极835夹住发光层834的区域相当于发光元件832。在图23B所示的像素的情况下，从发光元件832发射的光如空心箭头所示发射到阴极833一侧。
图23C表示双面发射结构的发光元件。在图23C中，在电连接到驱动晶体管841且具有透光性的导电层847上形成有发光元件842的阴极843，并且在阴极843上依次层叠有发光层844及阳极845。阴极843与图23A的情况同样只要是功函数小的导电层就可以，并且可以使用已知材料。但是，将其厚度设定为透过光的程度。例如，可以使用具有20nm的厚度的铝作为阴极843。并且，发光层844与图23A同样既可以由单层构成，又可以由多层的叠层构成。阳极845可以与图23A同样地利用具有透光性的导电材料来形成。
阴极843、发光层844和阳极845彼此重叠的部分相当于发光元件842。在图23C所示的像素的情况下，从发光元件842发射的光如空心箭头所示发射到阳极845一侧和阴极843一侧的双方。
此外，虽然在此说明了使用有机EL元件作为发光元件的情况，但是也可以使用无机EL元件作为发光元件。
此外，虽然在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动晶体管)和发光元件直接连接的实例，但是也可以在驱动晶体管和发光元件之间连接有电流控制晶体管。
此外，本实施方式所示的发光装置不局限于图23A至23C所示的结构，而可以根据本发明的技术思想进行各种变形。例如，虽然在图22A至23C中第一绝缘层以及第二导电层具有叠层结构，但是也可以具有单层结构。
通过上述工序，可以制造发光装置。作为本实施方式的发光装置包括的薄膜晶体管，使用与实施方式1所说明的用作保护二极管的薄膜晶体管同样的。因此，薄膜晶体管的截止电流少且电特性的可靠性高。所以，可以提高本实施方式所说明的发光装置的对比度和可见度。
实施方式4
接着，参照附图来说明安装到实施方式2所说明的显示装置或者实施方式3所说明的发光装置的显示面板或者发光面板的一个方式。
在本发明的显示装置或发光装置中，如图2所示，优选将连接到像素部的信号线驱动电路及扫描线驱动电路设置在另外的衬底(例如，半导体衬底或者SOI衬底等)上且连接。然而，也可以不另行设置而在与像素电路相同的衬底上形成。
此外，在本实施方式中，将液晶显示装置和发光装置总称为显示装置。
此外，对于另行形成的衬底的连接方法没有特别的限制，可以使用已知的COG方法、引线键合方法、或TAB方法等。此外，若是可以实现电连接，对于连接位置没有特别的限制。另外，也可以另行形成控制器、CPU、存储器等而连接到像素电路。
图24示出本发明的显示装置的框图。图24所示的显示装置包括具有多个具备显示元件的像素的像素部850、选择各个像素的扫描线驱动电路852、控制对被选择的像素的视频信号的输入的信号线驱动电路853。
图24所示的信号线驱动电路853包括移位寄存器854以及模拟开关855。在移位寄存器854中输入有时钟信号(CLK)和起始脉冲信号(SP)。当输入时钟信号(CLK)和起始脉冲信号(SP)时，在移位寄存器854中产生时序信号，而输入到模拟开关855。
此外，本发明的显示装置不局限于图24所示的方式。换言之，在本发明中使用的信号线驱动电路不局限于只具有移位寄存器和模拟开关的方式。除了移位寄存器和模拟开关以外，还可以具有缓冲器、电平转移器、源极跟随器等其他电路。此外，不一定要设置移位寄存器及模拟开关，例如既可以使用如译码电路的能够选择信号线的其他电路而代替移位寄存器，又可以使用锁存器等而代替模拟开关。
此外，对模拟开关855供应视频信号(video signal)。模拟开关855根据被输入的时序信号对视频信号进行取样，然后供应给后级的信号线。
图24所示的扫描线驱动电路852包括移位寄存器856以及缓冲器857。此外，也可以根据情况包括电平转移器。在扫描线驱动电路852中，对移位寄存器856输入时钟信号(CLK)及起始脉冲信号(SP)，而产生选择信号。产生了的选择信号在缓冲器857中被缓冲放大，并被供应给对应的扫描线。在一线中的所有像素晶体管的栅极连接到一个扫描线。并且，由于当工作时需要使一线的像素的晶体管同时导通，因此使用能够流过大电流的缓冲器857。
在全彩色的显示装置中，在对对应于R(红)、G(绿)、B(蓝)的视频信号按顺序进行取样而供应给对应的信号线的情况下，用来连接移位寄存器854和模拟开关855的端子数相当于用来连接模拟开关855和像素部850的信号线的端子数的1/3左右。因此，通过将模拟开关855形成在与像素部850相同的衬底上，与将模拟开关855形成在与像素部850不同的衬底上的情况相比，可以抑制用来连接另行形成的衬底的端子数，并且抑制连接缺陷的发生几率，以可以提高成品率。
此外，虽然图24的扫描线驱动电路852包括移位寄存器856以及缓冲器857，但是本发明不局限于此，也可以只利用移位寄存器856构成扫描线驱动电路852。
此外，图24所示的结构只表示本发明的显示装置的一个方式，信号线驱动电路和扫描线驱动电路的结构不局限于此。
接着，参照图25及图26说明包括使用极性都相同的微晶半导体层的薄膜晶体管的移位寄存器的一个方式。图25示出本实施方式的移位寄存器的结构。图25所示的移位寄存器由多个触发器851_i(i＝1至n)构成。此外，输入第一时钟信号、第二时钟信号、起始脉冲信号以及复位信号而工作。
将说明图25的移位寄存器的连接关系。在图25的移位寄存器的第i级的触发器851_i(i＝1至n)中，图26所示的第一布线881连接到第七布线867_i-1，图26所示的第二布线882连接到第七布线867_i+1，图26所示的第三布线883连接到第七布线867_i，图26所示的第六布线886连接到第五布线865。
此外，图26所示的第四布线884在第奇数级的触发器中连接到第二布线862，在第偶数级的触发器中连接到第三布线863，图26所示的第五布线885连接到第四布线864。
但是，第一级的触发器851_1中的图26所示的第一布线881连接到第一布线861，第n级的触发器851_n中的图26所示的第二布线882连接到第六布线866。
此外，第一布线861、第二布线862、第三布线863、第六布线866也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第四布线864、第五布线865也可以分别称为第一电源线、第二电源线。
接着，图26示出图25所示的触发器的详细。图26所示的触发器包括第一晶体管871、第二晶体管872、第三晶体管873、第四晶体管874、第五晶体管875、第六晶体管876、第七晶体管877以及第八晶体管878。在本实施方式中，将第一晶体管871、第二晶体管872、第三晶体管873、第四晶体管874、第五晶体管875、第六晶体管876、第七晶体管877以及第八晶体管878设定为n沟道型晶体管，它们当栅极-漏极之间的电压(Vgs)大于阈值电压(Vth)时成为导通状态。将说明图25所示的触发器的连接结构。此外，在下面的说明中，第一电极是指源电极及漏电极中的一方，而第二电极是指源电极及漏电极中的另一方。
第一晶体管871的第一电极连接到第四布线884，第一晶体管871的第二电极连接到第三布线883。
第二晶体管872的第一电极连接到第六布线886，第二晶体管872的第二电极连接到第三布线883。
第三晶体管873的第一电极连接到第五布线885，第三晶体管873的第二电极连接到第二晶体管872的栅电极，第三晶体管873的栅电极连接到第五布线885。
第四晶体管874的第一电极连接到第六布线886，第四晶体管874的第二电极连接到第二晶体管872的栅电极，第四晶体管874的栅电极连接到第一晶体管871的栅电极。
第五晶体管875的第一电极连接到第五布线885，第五晶体管875的第二电极连接到第一晶体管871的栅电极，第五晶体管875的栅电极连接到第一布线881。
第六晶体管876的第一电极连接到第六布线886，第六晶体管876的第二电极连接到第一晶体管871的栅电极，第六晶体管876的栅电极连接到第二晶体管872的栅电极。
第七晶体管877的第一电极连接到第六布线886，第七晶体管877的第二电极连接到第一晶体管871的栅电极，第七晶体管877的栅电极连接到第二布线882。第八晶体管878的第一电极连接到第六布线886，第八晶体管878的第二电极连接到第二晶体管872的栅电极，第八晶体管878的栅电极连接到第一布线881。
此外，第一布线881、第二布线882、第三布线883以及第四布线884也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第五布线885、第六布线886也可以分别称为第一电源线、第二电源线。
通过利用使用微晶半导体层的晶体管构成图24至图26所示的电路，可以使电路高速工作。例如，当比较将非晶半导体层使用于驱动电路的情况和将微晶半导体层使用于驱动电路的情况时，在使用微晶半导体层的情况下，晶体管的迁移率更大，所以可以提高驱动电路(例如，扫描线驱动电路852的移位寄存器856)的驱动频率。此外，由于可以使扫描线驱动电路852高速工作，所以可以提高帧频率，或者实现黑色画面的插入等。
当提高帧频率时，优选根据图像的动作方向产生画面的数据。就是说，优选进行运动补偿来内插数据。这样，通过提高帧频率并内插图像数据，改善动画的显示特性，从而可以进行流利的显示。例如，通过将帧频率例如设定为两倍(例如，120赫兹、100赫兹)以上，更优选为四倍(例如，240赫兹、200赫兹)以上，可以减少动画中的模糊图像、余像。在此情况下，也通过使扫描线驱动电路852的驱动频率提高而工作，可以提高帧频率。
在进行黑色画面的插入的情况下，可以采用将图像数据或成为黑色显示的数据供应给像素部850中的结构。其结果，成为类似于脉冲驱动的方式，而可以减少余像。在此情况下，也通过使扫描线驱动电路852的驱动频率提高而工作，可以进行黑色画面的插入。
再者，通过扩大扫描线驱动电路852的晶体管的沟道宽度或配置多个扫描线驱动电路，可以实现更高的帧频率。例如，可以实现八倍(例如，480赫兹、400赫兹)以上的帧频率。在配置多个扫描线驱动电路的情况下，通过将用来驱动偶数行的扫描线的扫描线驱动电路配置在一侧，并将用来驱动奇数行的扫描线的扫描线驱动电路配置在另一侧，可以提高帧频率。
此外，通过由使用微晶半导体的晶体管构成图24至图26所示的电路，可以缩小布局面积。因此，可以缩小显示装置的边框。例如，当比较使用非晶半导体层的情况和使用微晶半导体层的情况时，在使用微晶半导体层的情况下，晶体管的迁移率更大，因此可以缩小晶体管的沟道宽度。其结果，可以实现显示装置的窄边框化。
此外，在图26的第二晶体管872中，对第三布线883输出低电平的信号的期间长。其间，第二晶体管872一直处于导通状态。因此，对第二晶体管872施加很强的压力，而晶体管特性容易退化。当晶体管特性退化时，阈值电压逐渐增大。其结果，电流值逐渐缩小。于是，第二晶体管872的沟道宽度优选大，以便即使晶体管退化也可以供应充分的电流。或者，优选进行补偿以便防止在晶体管的退化时产生的电路工作的故障。例如，优选通过与第二晶体管872并列地配置晶体管，并使它与第二晶体管872交替成为导通状态，不容易受到退化的影响。
然而，当比较使用非晶半导体层的情况和使用微晶半导体层的情况时，在使用微晶半导体层的情况下，不容易退化。从而，在使用微晶半导体层的情况下，可以缩小晶体管的沟道宽度。或者，通过使用与实施方式1所示的同样的薄膜晶体管，可以大幅度地减少退化，并且即使不配置对于退化的补偿用电路也可以进行正常工作。由此，可以缩小布局面积。
接着，参照图27A至图28B说明相当于本发明的液晶显示装置的一个方式的液晶显示面板以及发光面板的外观及截面。图27A是面板的俯视图，其中在与第二衬底906之间使用密封材料905密封形成在第一衬底901上的包括微晶半导体层的晶体管910及液晶元件913。图27B相当于沿着图27A的M-N的剖视图。图28A和28B表示发光装置的情况。此外，在图28A和28B中，只对与图27A和27B不同的部分附上附图标记。
以围绕形成在第一衬底901上的像素部902和扫描线驱动电路904的方式设置有密封材料905。此外，在像素部902和扫描线驱动电路904上设置有第二衬底906。因此，使用第一衬底901、密封材料905以及第二衬底906将像素部902和扫描线驱动电路904与液晶908或填充材料931一起密封。另外，在与第一衬底901上的由密封材料905围绕的区域不同的区域中安装有使用多晶半导体层形成在另行准备的衬底上的信号线驱动电路903。此外，虽然在本实施方式中说明将具有使用多晶半导体层的薄膜晶体管的信号线驱动电路贴到第一衬底901的实例，但是也可以采用使用单晶半导体的晶体管形成信号线驱动电路并贴合。图27A和27B例示包括在信号线驱动电路903中的由多晶半导体层形成的晶体管909。
此外，设置在第一衬底901上的像素部902和扫描线驱动电路904包括多个晶体管，图27B例示包括在像素部902中的晶体管910。此外，虽然在本实施方式中，假设晶体管910是驱动晶体管，但是在发光装置中，晶体管910既可以是电流控制晶体管，又可以是擦除晶体管。晶体管910相当于使用微晶半导体层的晶体管。
此外，液晶元件913所具有的像素电极912电连接到晶体管910的布线918。再者，布线918电连接到引导布线914。而且，液晶元件913的对置电极917形成在第二衬底906上。像素电极912、对置电极917以及液晶908重叠的部分相当于液晶元件913。
此外，发光元件930所具有的像素电极通过布线电连接到晶体管910的源电极或漏电极。而且，在本实施方式中，发光元件930的共同电极和具有透光性的导电材料层电连接。此外，发光元件930的结构不局限于本实施方式所示的结构。可以根据从发光元件930取出的光的方向、晶体管910的极性等，适当地改变发光元件930的结构。
此外，作为第一衬底901以及第二衬底906的材料，可以使用玻璃、金属(典型地是不锈钢)、陶瓷或者塑料等。作为塑料，可以使用FRP(纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯树脂薄膜。此外，也可以使用具有使用PVF薄膜、聚酯薄膜夹住铝箔的结构的薄片。
另外，隔离物911是珠状隔离物，为控制像素电极912和对置电极917之间的距离(单元间隙)而设置。此外，也可以使用通过选择性地蚀刻绝缘膜来获得的隔离物。就是说，也可以使用支柱间隔物。
此外，供应到另行形成的信号线驱动电路903、扫描线驱动电路904或像素部902的各种信号及电位从FPC907通过引导布线914供给。
在本实施方式中，连接端子916由与液晶元件913所具有的像素电极912相同的导电层形成。此外，引导布线914由与布线918相同的导电层形成。
连接端子916通过各向异性导电层919电连接到FPC907所具有的端子。
此外，虽然未图示，但是本实施方式所示的液晶显示装置具有定向层以及偏振片，还可以具有颜色滤光片、屏蔽层。
此外，虽然在图27B所示的剖视图中未图示供应到另行形成的信号线驱动电路903、扫描线驱动电路904或像素部902的各种信号及电位，但是从FPC907通过引导布线914、915供给。
在本实施方式中，连接端子916由与像素电极912相同的导电层形成。此外，引导布线915由与布线918相同的导电层形成。
位于在从发光元件930的光的取出方向上的衬底的第二衬底应该是透明。在此情况下，使用由玻璃板、塑料板、聚酯薄膜或丙烯薄膜等具有透光性的材料构成的衬底。
此外，作为填充材料931，除了氮、氩等惰性气体以外，还可以使用紫外线固化树脂或热固化树脂等，而可以使用PVC(聚氯乙烯)、丙烯、聚酰亚胺、环氧树脂、硅树脂、PVB(聚乙烯醇缩丁醛)、或者EVA(乙烯-醋酸乙烯酯)等。在本实施方式中，作为填充材料，使用氮既可。
此外，根据必要，也可以在发光元件的发射表面上适当地设置偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4板、λ/2板)或者颜色滤光片等光学薄膜。此外，也可以在偏振片或圆偏振片设置反射防止层。
本实施方式可以与其他实施方式所记载的结构组合而实施。
实施方式5
根据本发明而获得的液晶显示装置可以使用于有源矩阵型液晶模块。就是说，可以将本发明应用于将它们安装到显示部中的所有电子设备。作为电子设备，可以举出：影像拍摄装置诸如摄像机、数字相机等；头盔显示器(护目镜型显示器)；汽车导航系统；投影机；汽车立体声；个人计算机；便携式信息终端(移动计算机、移动电话、或电子书籍等)；等等。图29A至29C示出它们的一个例子。
图29A示出电视装置。如图29A所示，可以将显示模块嵌入框体中来完成电视装置。将安装有FPC的显示面板称为显示模块。由显示模块形成主画面953，并且作为其他附属设备具备扬声器部959、操作开关等。这样，可以完成电视装置。
如图29A所示，将利用显示元件的显示用面板952嵌入框体951中，可以由接收器955接收普通的电视广播。而且，也可以通过调制解调器954连接到采用有线或无线方式的通信网络，进行单方向(从发送者到接收者)或双方向(在发送者和接收者之间或在接收者之间)的信息通信。可以使用嵌入框体中的开关或另行形成的遥控操作机956来操作电视装置。并且，也可以在该遥控操作机956中设置有显示输出信息的显示部957。
另外，也可以在电视装置中，除了主画面953之外，还使用第二显示用面板形成子画面958，而附加显示频道、音量等的结构。在该结构中，也可以作为主画面953和子画面958中的一方利用液晶显示面板，而作为另一方利用发光显示面板。另外，为了优先低耗电量化，更优选使用发光显示面板。当利用液晶显示面板形成子画面958时，例如使子画面958具有能够一亮一灭的结构，即可。
图30示出表示电视装置的主要结构的框图。在显示面板中形成有像素部971。如其他实施方式所说明地使信号线驱动电路972和扫描线电路973连接即可。
作为其他外部电路的结构，在图像信号的输入一侧包括图像信号放大电路975、图像信号处理电路976、以及控制电路977等。该图像信号放大电路975放大由调谐器974接收的信号中的图像信号，并图像信号处理电路976将从其输出的信号转换为与红、绿、蓝各种颜色对应的色信号，且控制电路977将该图像信号转换为驱动器IC的输入规格。控制电路977将信号分别输出到扫描线一侧和信号线一侧。在进行数字驱动的情况下，也可以具有如下结构，即在信号线一侧设置信号分割电路978，并且将输入数字信号分割成m个来供应。
由调谐器974接收的信号中的音频信号被传送到音频信号放大电路979，并且其输出经过音频信号处理电路980供应到扬声器983。控制电路981从输入部982接收接收站(接收频率)、音量的控制信息，并且将信号传送到调谐器974、音频信号处理电路980。
当然，本发明不局限于电视装置，并且可以应用于各种各样的用途，诸如个人计算机的监视器；大面积的显示媒体如火车站、机场等的信息显示板或者街头上的广告显示板等。
图29B示出移动电话961的一个例子。该移动电话961包括显示部962、操作部963等而构成。在显示部962中，通过应用上述实施方式所说明的液晶显示装置，可以提高批量生产性。
此外，图29C所示的便携式计算机包括主体966、显示部967等。通过将上述实施方式所示的液晶显示装置应用于显示部967，可以提高批量生产性。
本说明书根据2007年7月26日在日本专利局受理的日本专利申请号2007-195252而制作，所述申请的全部内容包括在本说明书中。
Claims (23)
1.一种显示装置，包括：
输入端子；
像素部；以及
在所述输入端子和所述像素部之间的至少具有薄膜晶体管的保护电路，其特征在于，
所述薄膜晶体管包括：
栅电极；
覆盖所述栅电极的栅极绝缘层；
所述栅极绝缘层上的微晶半导体层；
所述微晶半导体层上的缓冲层；
所述缓冲层上的源区及漏区；
接触于所述源区的源电极；以及
接触于所述漏区的漏电极，其中
重叠于所述源区及所述漏区的所述缓冲层的区域，厚于重叠于沟道形成区的缓冲层的区域，
在所述源电极及所述漏电极上设置包括第一开口部和第二开口部的保护绝缘层，
所述第一开口部设置为到达所述源电极和所述漏电极中的一个，
所述第二开口部设置为到达所述栅电极，
在所述保护绝缘层上设置使所述第一开口部和所述第二开口部连接的电极。
2.根据权利要求1所述的显示装置，其特征在于，
所述缓冲层是非晶半导体层。
3.根据权利要求2所述的显示装置，其特征在于，
所述非晶半导体层包括氮。
4.根据权利要求2所述的显示装置，其特征在于，
所述非晶半导体层包括氢。
5.根据权利要求2所述的显示装置，其特征在于，
所述非晶半导体层包括氟、氯、以及碘中的至少一种。
6.根据权利要求1所述的显示装置，其特征在于，
所述源区和所述漏区的端部与所述缓冲层的凹部实质上一致。
7.根据权利要求1所述的显示装置，其特征在于，
所述显示装置是包括液晶元件的液晶显示装置。
8.根据权利要求1所述的显示装置，其特征在于，
所述显示装置是包括发光元件的发光装置。
9.一种显示装置，包括：
输入端子；
像素部；以及
在所述输入端子和所述像素部之间的至少具有薄膜晶体管的保护电路，其特征在于，
所述薄膜晶体管包括：
第一导电层；
覆盖所述第一导电层的第一绝缘层；
所述第一绝缘层上的微晶半导体层；
所述微晶半导体层上的非晶半导体层；
所述微晶半导体层上的第一杂质半导体层及第二杂质半导体层；以及
一对第二导电层，其中的每一层接触于所述第一杂质半导体层或所述第二杂质半导体层，其中
重叠于所述第一杂质半导体层及所述第二杂质半导体层的所述非晶半导体层的区域，厚于重叠于沟道形成区的所述非晶半导体层的区域，
在所述一对第二导电层上设置包括第一开口部和第二开口部的第二绝缘层，
所述第一开口部设置为到达所述一对第二导电层中的一层，
所述第二开口部设置为到达所述第一导电层，
在所述第二绝缘层上设置使所述第一开口部和所述第二开口部连接的第三导电层。
10.根据权利要求9所述的显示装置，其特征在于，
所述非晶半导体层包括氮。
11.根据权利要求9所述的显示装置，其特征在于，
所述非晶半导体层包括氢。
12.根据权利要求9所述的显示装置，其特征在于，
所述非晶半导体层包括氟、氯以及碘中的至少一种。
13.根据权利要求9所述的显示装置，其特征在于
所述第一杂质半导体层及所述第二杂质半导体层的端部与所述非晶半导体层的凹部实质上一致。
14.根据权利要求9所述的显示装置，其特征在于，
所述显示装置是包括液晶元件的液晶显示装置。
15.根据权利要求9所述的显示装置，其特征在于，
所述显示装置是包括发光元件的发光装置。
16.一种显示装置，包括：
输入端子；
像素部；以及
在所述输入端子和所述像素部之间的至少具有薄膜晶体管的保护电路，其特征在于，
所述薄膜晶体管包括：
栅电极；
覆盖所述栅电极的栅极绝缘层；
所述栅极绝缘层上的微晶硅层；
所述微晶硅层上的缓冲层；
所述缓冲层上的源区及漏区；
接触于所述源区的源电极；以及
接触于所述漏区的漏电极，其中
重叠于所述源区及所述漏区的所述缓冲层的区域，厚于重叠于沟道形成区的缓冲层的区域，
在所述源电极及所述漏电极上设置包括第一开口部和第二开口部的保护绝缘层，
所述第一开口部设置为到达所述源电极和所述漏电极中的一个，
所述第二开口部设置为到达所述栅电极，
在所述保护绝缘层上设置使所述第一开口部和所述第二开口部连接的电极。
17.根据权利要求16所述的显示装置，其特征在于，
所述缓冲层是非晶半导体层。
18.根据权利要求17所述的显示装置，其特征在于，
所述非晶半导体层包括氮。
19.根据权利要求17所述的显示装置，其特征在于，
所述非晶半导体层包括氢。
20.根据权利要求17所述的显示装置，其特征在于，
所述非晶半导体层包括氟、氯、以及碘中的至少一种。
21.根据权利要求16所述的显示装置，其特征在于，
所述源区和所述漏区的端部与所述缓冲层的凹部实质上一致。
22.根据权利要求16所述的显示装置，其特征在于，
所述显示装置是包括液晶元件的液晶显示装置。
23.根据权利要求16所述的显示装置，其特征在于，
所述显示装置是包括发光元件的发光装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007-195252 | 2007-07-26 | ||
| JP2007195252 | 2007-07-26 | ||
| JP2007195252 | 2007-07-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101355089A CN101355089A (zh) | 2009-01-28 |
| CN101355089B true CN101355089B (zh) | 2012-06-27 |
Family
ID=40294456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101442352A Expired - Fee Related CN101355089B (zh) | 2007-07-26 | 2008-07-22 | 显示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7897971B2 (zh) |
| JP (10) | JP2009049399A (zh) |
| KR (1) | KR101493300B1 (zh) |
| CN (1) | CN101355089B (zh) |
| TW (2) | TWI614903B (zh) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9176353B2 (en) * | 2007-06-29 | 2015-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US8921858B2 (en) * | 2007-06-29 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US8330887B2 (en) * | 2007-07-27 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| KR100958023B1 (ko) * | 2008-11-04 | 2010-05-17 | 삼성모바일디스플레이주식회사 | 유기전계 발광 표시장치 |
| KR101641532B1 (ko) * | 2009-02-10 | 2016-08-01 | 삼성디스플레이 주식회사 | 타이밍 제어방법, 이를 수행하기 위한 타이밍 제어장치 및 이를 갖는 표시장치 |
| KR101681884B1 (ko) * | 2009-03-27 | 2016-12-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치, 표시장치 및 전자기기 |
| JP5321269B2 (ja) | 2009-06-16 | 2013-10-23 | ソニー株式会社 | 画像表示装置、画像表示方法、及びプログラム |
| TWI509780B (zh) * | 2009-07-15 | 2015-11-21 | Silanna Semiconductor Usa Inc | 積體電路及其製造方法 |
| TWI619235B (zh) * | 2009-07-15 | 2018-03-21 | 高通公司 | 具背側散熱能力之絕緣體上半導體結構 |
| WO2011008895A1 (en) | 2009-07-15 | 2011-01-20 | Io Semiconductor | Semiconductor-on-insulator with back side body connection |
| US9496227B2 (en) | 2009-07-15 | 2016-11-15 | Qualcomm Incorporated | Semiconductor-on-insulator with back side support layer |
| US8912646B2 (en) | 2009-07-15 | 2014-12-16 | Silanna Semiconductor U.S.A., Inc. | Integrated circuit assembly and method of making |
| US9390974B2 (en) | 2012-12-21 | 2016-07-12 | Qualcomm Incorporated | Back-to-back stacked integrated circuit assembly and method of making |
| US9466719B2 (en) | 2009-07-15 | 2016-10-11 | Qualcomm Incorporated | Semiconductor-on-insulator with back side strain topology |
| CN105609565B (zh) * | 2009-09-16 | 2019-02-22 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| EP2486595B1 (en) * | 2009-10-09 | 2019-10-23 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
| WO2011070901A1 (en) * | 2009-12-11 | 2011-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101836067B1 (ko) * | 2009-12-21 | 2018-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터와 그 제작 방법 |
| TWI535028B (zh) * | 2009-12-21 | 2016-05-21 | 半導體能源研究所股份有限公司 | 薄膜電晶體 |
| US8476744B2 (en) | 2009-12-28 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with channel including microcrystalline and amorphous semiconductor regions |
| KR20120120458A (ko) | 2010-02-26 | 2012-11-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
| CN102214677A (zh) * | 2010-04-12 | 2011-10-12 | 三星移动显示器株式会社 | 薄膜晶体管和具有该薄膜晶体管的显示装置 |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| US8704230B2 (en) | 2010-08-26 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8735231B2 (en) * | 2010-08-26 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of dual-gate thin film transistor |
| JP2013251284A (ja) * | 2010-09-21 | 2013-12-12 | Sharp Corp | 半導体装置およびその製造方法 |
| KR101631632B1 (ko) | 2011-04-22 | 2016-06-20 | 삼성전자주식회사 | 조명기구 |
| KR101884891B1 (ko) * | 2012-02-08 | 2018-08-31 | 삼성디스플레이 주식회사 | 표시 장치 |
| US9502233B2 (en) * | 2012-03-22 | 2016-11-22 | Hitachi Kokusai Electric, Inc. | Method for manufacturing semiconductor device, method for processing substrate, substrate processing device and recording medium |
| KR101949225B1 (ko) | 2012-04-16 | 2019-04-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시 장치 |
| KR101965256B1 (ko) * | 2012-10-17 | 2019-04-04 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| US9246133B2 (en) * | 2013-04-12 | 2016-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting module, light-emitting panel, and light-emitting device |
| CN103762178A (zh) * | 2013-12-25 | 2014-04-30 | 深圳市华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管及其制造方法 |
| US9257290B2 (en) | 2013-12-25 | 2016-02-09 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Low temperature poly-silicon thin film transistor and manufacturing method thereof |
| WO2015198183A1 (en) | 2014-06-23 | 2015-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US9515181B2 (en) | 2014-08-06 | 2016-12-06 | Qualcomm Incorporated | Semiconductor device with self-aligned back side features |
| JP6392061B2 (ja) * | 2014-10-01 | 2018-09-19 | 東京エレクトロン株式会社 | 電子デバイス、その製造方法、及びその製造装置 |
| JP6555869B2 (ja) | 2014-10-17 | 2019-08-07 | キヤノン株式会社 | 静電容量型トランスデューサ |
| KR102473101B1 (ko) * | 2016-04-04 | 2022-12-01 | 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 표시 장치 |
| US10147718B2 (en) * | 2016-11-04 | 2018-12-04 | Dpix, Llc | Electrostatic discharge (ESD) protection for the metal oxide medical device products |
| CN109727530A (zh) * | 2017-10-31 | 2019-05-07 | 昆山工研院新型平板显示技术中心有限公司 | 柔性显示模组及柔性显示模组制备方法 |
| KR20200066438A (ko) | 2018-11-30 | 2020-06-10 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
| US11011572B2 (en) * | 2019-05-10 | 2021-05-18 | Innolux Corporation | Laminated structures and electronic devices |
| CN113450645B (zh) * | 2020-03-27 | 2023-08-01 | 群创光电股份有限公司 | 显示面板以及拼接显示装置 |
| KR20210128544A (ko) * | 2020-04-16 | 2021-10-27 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN112365796B (zh) * | 2020-11-26 | 2022-09-27 | 京东方科技集团股份有限公司 | 背光模组和显示装置 |
| WO2023024058A1 (zh) * | 2021-08-27 | 2023-03-02 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN116847682A (zh) * | 2021-12-14 | 2023-10-03 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1956225A (zh) * | 2005-10-28 | 2007-05-02 | 三星电子株式会社 | 薄膜晶体管及其制造方法、具有薄膜晶体管的液晶显示面板及电发光显示面板 |
Family Cites Families (66)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5713777A (en) | 1980-06-30 | 1982-01-23 | Shunpei Yamazaki | Semiconductor device and manufacture thereof |
| JPS56122123A (en) | 1980-03-03 | 1981-09-25 | Shunpei Yamazaki | Semiamorphous semiconductor |
| US5091334A (en) | 1980-03-03 | 1992-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| USRE34658E (en) | 1980-06-30 | 1994-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device of non-single crystal-structure |
| JPH03278466A (ja) * | 1990-03-27 | 1991-12-10 | Toshiba Corp | 薄膜トランジスタおよびその製造方法 |
| EP0473988A1 (en) * | 1990-08-29 | 1992-03-11 | International Business Machines Corporation | Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region |
| JP2791422B2 (ja) | 1990-12-25 | 1998-08-27 | 株式会社 半導体エネルギー研究所 | 電気光学装置およびその作製方法 |
| US5849601A (en) | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| KR950013784B1 (ko) | 1990-11-20 | 1995-11-16 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터 |
| JP2838318B2 (ja) | 1990-11-30 | 1998-12-16 | 株式会社半導体エネルギー研究所 | 感光装置及びその作製方法 |
| US5414442A (en) | 1991-06-14 | 1995-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| JP3255942B2 (ja) * | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
| JP2924441B2 (ja) * | 1992-04-27 | 1999-07-26 | 日本電気株式会社 | 薄膜トランジスタ及びその製造方法 |
| JP2661594B2 (ja) * | 1995-05-25 | 1997-10-08 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| KR100257158B1 (ko) | 1997-06-30 | 2000-05-15 | 김영환 | 박막 트랜지스터 및 그의 제조 방법 |
| US6121660A (en) | 1997-09-23 | 2000-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Channel etch type bottom gate semiconductor device |
| US6013930A (en) | 1997-09-24 | 2000-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having laminated source and drain regions and method for producing the same |
| US6218219B1 (en) | 1997-09-29 | 2001-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| JP4376979B2 (ja) | 1998-01-12 | 2009-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP2002026333A (ja) * | 2000-07-11 | 2002-01-25 | Nec Corp | アクティブマトリクス基板の製造方法 |
| JP4718677B2 (ja) | 2000-12-06 | 2011-07-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| JP4267242B2 (ja) * | 2001-03-06 | 2009-05-27 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| JP3946547B2 (ja) * | 2001-06-05 | 2007-07-18 | シャープ株式会社 | アクティブマトリクス基板および表示装置ならびに検出装置 |
| JP3831868B2 (ja) | 2001-08-13 | 2006-10-11 | 大林精工株式会社 | アクティブマトリックス表示装置とその製造方法 |
| JP3842676B2 (ja) * | 2002-03-22 | 2006-11-08 | 株式会社日立製作所 | 液晶表示装置 |
| US7592980B2 (en) | 2002-06-05 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4248306B2 (ja) * | 2002-06-17 | 2009-04-02 | シャープ株式会社 | 液晶表示装置 |
| JP4286496B2 (ja) * | 2002-07-04 | 2009-07-01 | 株式会社半導体エネルギー研究所 | 蒸着装置及び薄膜作製方法 |
| JP2004109418A (ja) * | 2002-09-18 | 2004-04-08 | Hitachi Ltd | 液晶表示装置 |
| JP4439861B2 (ja) * | 2002-09-20 | 2010-03-24 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| JP4984369B2 (ja) * | 2002-12-10 | 2012-07-25 | 株式会社ジャパンディスプレイイースト | 画像表示装置及びその製造方法 |
| TW577176B (en) * | 2003-03-31 | 2004-02-21 | Ind Tech Res Inst | Structure of thin-film transistor, and the manufacturing method thereof |
| TWI368774B (en) | 2003-07-14 | 2012-07-21 | Semiconductor Energy Lab | Light-emitting device |
| JP4112527B2 (ja) * | 2003-07-14 | 2008-07-02 | 株式会社半導体エネルギー研究所 | システムオンパネル型の発光装置の作製方法 |
| JP4748954B2 (ja) | 2003-07-14 | 2011-08-17 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| TWI319622B (en) * | 2003-10-01 | 2010-01-11 | Samsung Electronics Co Ltd | Thin film transistor array panel and liquid crystal display including the same |
| JP4574158B2 (ja) | 2003-10-28 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 半導体表示装置及びその作製方法 |
| KR100557732B1 (ko) * | 2003-12-26 | 2006-03-06 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광장치 및 그 제조방법 |
| TWI366701B (en) | 2004-01-26 | 2012-06-21 | Semiconductor Energy Lab | Method of manufacturing display and television |
| JP4299717B2 (ja) * | 2004-04-14 | 2009-07-22 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタとその製造方法 |
| JP2005322845A (ja) * | 2004-05-11 | 2005-11-17 | Sekisui Chem Co Ltd | 半導体デバイスと、その製造装置、および製造方法 |
| KR20060046241A (ko) * | 2004-06-29 | 2006-05-17 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| KR101107981B1 (ko) * | 2004-09-03 | 2012-01-25 | 삼성전자주식회사 | 표시 장치용 기판, 액정 표시 장치 및 그 제조방법 |
| JP4592384B2 (ja) * | 2004-10-25 | 2010-12-01 | シャープ株式会社 | 液晶表示装置 |
| EP1674922A1 (en) * | 2004-12-27 | 2006-06-28 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| JP4571855B2 (ja) * | 2004-12-28 | 2010-10-27 | シャープ株式会社 | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法 |
| KR101085451B1 (ko) * | 2005-02-11 | 2011-11-21 | 삼성전자주식회사 | 표시장치용 박막트랜지스터 기판과 그 제조방법 |
| CN101447493B (zh) * | 2005-05-23 | 2012-05-30 | 夏普株式会社 | 有源矩阵衬底、显示装置以及像素缺陷修正方法 |
| WO2006132369A1 (ja) * | 2005-06-09 | 2006-12-14 | Sharp Kabushiki Kaisha | 液晶表示装置 |
| KR101134932B1 (ko) * | 2005-06-14 | 2012-04-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR101219039B1 (ko) * | 2005-06-14 | 2013-01-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| JP4577114B2 (ja) * | 2005-06-23 | 2010-11-10 | ソニー株式会社 | 薄膜トランジスタの製造方法および表示装置の製造方法 |
| KR101152528B1 (ko) * | 2005-06-27 | 2012-06-01 | 엘지디스플레이 주식회사 | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 |
| JP2007035964A (ja) * | 2005-07-27 | 2007-02-08 | Sony Corp | 薄膜トランジスタとその製造方法、及び表示装置 |
| JP2007041096A (ja) * | 2005-08-01 | 2007-02-15 | Sanyo Epson Imaging Devices Corp | 電気光学装置およびその製造方法、電子機器 |
| JP4039446B2 (ja) | 2005-08-02 | 2008-01-30 | エプソンイメージングデバイス株式会社 | 電気光学装置及び電子機器 |
| KR101240644B1 (ko) * | 2005-08-09 | 2013-03-11 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| JP4874599B2 (ja) * | 2005-08-11 | 2012-02-15 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置 |
| TWI409934B (zh) | 2005-10-12 | 2013-09-21 | Semiconductor Energy Lab | 半導體裝置 |
| KR20070051045A (ko) * | 2005-11-14 | 2007-05-17 | 삼성전자주식회사 | 액정 표시 장치 |
| JP5144055B2 (ja) * | 2005-11-15 | 2013-02-13 | 三星電子株式会社 | 表示基板及びこれを有する表示装置 |
| KR101383714B1 (ko) * | 2005-12-02 | 2014-04-09 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR100962794B1 (ko) * | 2005-12-26 | 2010-06-10 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판, 액정 패널, 액정 표시 장치 및 ｔｖ 수상기 |
| US8921858B2 (en) * | 2007-06-29 | 2014-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
-
2008
- 2008-07-21 US US12/219,379 patent/US7897971B2/en not_active Expired - Fee Related
- 2008-07-22 CN CN2008101442352A patent/CN101355089B/zh not_active Expired - Fee Related
- 2008-07-22 TW TW104120332A patent/TWI614903B/zh active
- 2008-07-22 TW TW097127811A patent/TWI585983B/zh not_active IP Right Cessation
- 2008-07-24 KR KR20080072123A patent/KR101493300B1/ko active IP Right Grant
- 2008-07-25 JP JP2008191701A patent/JP2009049399A/ja not_active Withdrawn
-
2014
- 2014-04-23 JP JP2014089375A patent/JP5766329B2/ja active Active
-
2015
- 2015-06-15 JP JP2015120530A patent/JP6181109B2/ja active Active
-
2017
- 2017-07-19 JP JP2017140161A patent/JP2017223965A/ja not_active Withdrawn
- 2017-11-14 JP JP2017218802A patent/JP6348650B2/ja active Active
-
2018
- 2018-06-22 JP JP2018119039A patent/JP2018159952A/ja not_active Withdrawn
-
2020
- 2020-09-29 JP JP2020163604A patent/JP6829791B1/ja active Active
-
2021
- 2021-01-22 JP JP2021009026A patent/JP2021073524A/ja not_active Withdrawn
-
2022
- 2022-03-16 JP JP2022041476A patent/JP7329647B2/ja active Active
-
2023
- 2023-08-07 JP JP2023128471A patent/JP7440692B2/ja active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1956225A (zh) * | 2005-10-28 | 2007-05-02 | 三星电子株式会社 | 薄膜晶体管及其制造方法、具有薄膜晶体管的液晶显示面板及电发光显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7329647B2 (ja) | 2023-08-18 |
| KR20090012118A (ko) | 2009-02-02 |
| JP6348650B2 (ja) | 2018-06-27 |
| TW201539767A (zh) | 2015-10-16 |
| TWI614903B (zh) | 2018-02-11 |
| TW200924198A (en) | 2009-06-01 |
| JP2015228028A (ja) | 2015-12-17 |
| TWI585983B (zh) | 2017-06-01 |
| JP7440692B2 (ja) | 2024-02-28 |
| JP5766329B2 (ja) | 2015-08-19 |
| JP2018159952A (ja) | 2018-10-11 |
| JP2023169142A (ja) | 2023-11-29 |
| JP6181109B2 (ja) | 2017-08-16 |
| JP2017223965A (ja) | 2017-12-21 |
| US7897971B2 (en) | 2011-03-01 |
| JP2021036318A (ja) | 2021-03-04 |
| CN101355089A (zh) | 2009-01-28 |
| US20090026454A1 (en) | 2009-01-29 |
| JP2021073524A (ja) | 2021-05-13 |
| JP2014197197A (ja) | 2014-10-16 |
| JP6829791B1 (ja) | 2021-02-10 |
| JP2018063434A (ja) | 2018-04-19 |
| JP2009049399A (ja) | 2009-03-05 |
| JP2022104922A (ja) | 2022-07-12 |
| KR101493300B1 (ko) | 2015-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101355089B (zh) | 显示装置 | |
| CN101383290B (zh) | 薄膜晶体管的制造方法及显示装置的制造方法 | |
| CN101339905B (zh) | 半导体装置的制造方法 | |
| CN101378082B (zh) | 显示装置以及显示装置的制造方法 | |
| CN101339960B (zh) | 发光装置 | |
| CN101350331B (zh) | 显示装置的制造方法 | |
| CN102184969B (zh) | 薄膜晶体管 | |
| CN101527260B (zh) | 结晶半导体膜的形成方法、晶体管及显示装置的制造方法 | |
| CN101339342B (zh) | 液晶显示装置 | |
| TWI467769B (zh) | 顯示裝置和具有該顯示裝置的電子裝置，和其製造方法 | |
| CN101354514A (zh) | 液晶显示装置及具有该液晶显示装置的电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120627 Termination date: 20180722 |