CN101356517A - 总线电路 - Google Patents

总线电路 Download PDF

Info

Publication number
CN101356517A
CN101356517A CNA2006800346959A CN200680034695A CN101356517A CN 101356517 A CN101356517 A CN 101356517A CN A2006800346959 A CNA2006800346959 A CN A2006800346959A CN 200680034695 A CN200680034695 A CN 200680034695A CN 101356517 A CN101356517 A CN 101356517A
Authority
CN
China
Prior art keywords
circuit
clock
integer
lead
duration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800346959A
Other languages
English (en)
Other versions
CN101356517B (zh
Inventor
哈维尔·兰布雷希特
博纳德斯·A·C·范弗利梅伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Italian French Ericsson Ltd i L
ST Ericsson SA
Telefonaktiebolaget LM Ericsson AB
Ericsson Inc
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101356517A publication Critical patent/CN101356517A/zh
Application granted granted Critical
Publication of CN101356517B publication Critical patent/CN101356517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

总线电路中的时钟控制从第一电路(14)交接至第二电路(12)。时钟导线(10a)在交接命令执行开始后的最后的时钟周期之后被第一电路的驱动器电路驱动至预定电压电平，并且在第一时间间隔继续将时钟导线(10a)驱动至预定电压电平。利用第二电路的驱动器电路在交接命令开始执行后的第二时间间隔之后将时钟导线驱动至预定电压电平，直到第二时间间隔结束之后的第三时间间隔过去以后。随后，在第二电路(14)的时钟电路(140)的控制下驱动时钟导线(10a)。

Description

总线电路
技术领域
本发明涉及具有通信总线的设备，以及涉及操作此类设备的装置和方法。
背景技术
在便携式设备中，希望的是能够尽可能地降低其功耗。实际上这就意味着，如果设备包括并不总是同时都需要的多个电路，那么应当可以使尽可能多的电路断电而仅仅使得最少数量的必要电路保持运行。
例如，在具有不同声音数据源电路(MP3声音数据源、电话声音数据源、合成声音数据源)的便携式声音再现装置中，应当优选地使除了一个有效源和扬声器控制电路之外的所有电路断电。
设备中的不同电路可通过通信总线彼此耦接。典型地，通信总线包括承载了时钟信号的时钟导线，其中时钟信号用于同步与数据传输有关的活动。所有总线电路可使用共同的时钟电路。在这种情况下，时钟电路典型地具有与时钟导线耦接的推挽驱动器电路。但是，为多个不同应用提供共同的时钟的需求可能会显著地增大功耗。需要不同时钟信号的不同总线电路必须适合于采用共同的时钟信号。优选地，每个总线电路都可以驱动时钟信号，但是在这种情况下，在时钟导线上的不同总线电路之间会出现驱动冲突。
欧洲专利申请EP 0051332描述了所谓的I2C总线，其中由不同有源总线电路共同产生时钟信号。使用了有线的或电路，其中多个总线电路均能下拉总线电势，在没有总线电路下拉总线电势的情况下总线电势被共用的电阻上拉。因此，时钟导线的电势在至少有一个总线电路对其下拉时变得较低，而在没有总线电路对其下拉时变得较高。因此，时钟信号以与总线耦接的有源总线电路数目无关的方式被实现。但是有线逻辑的使用降低了电路的速度并且增大了电源功耗。
发明内容
其中，本发明的目的是为设备提供具有由通信总线连接的多个总线电路，其中总线的时钟导线上的总线时钟信号可由不同的总线电路产生。
本发明提供了根据权利要求1的设备。该设备提供来在耦接至总线的不同电路之间交接时钟控制。不同时钟源的驱动器电路在它们各自预定时钟周期数的时间间隔内，将总线的时钟导线驱动至预定电压电平。选择时钟周期数以使得时钟导线在任何时候都不会悬空，也不会发生有冲突的驱动。于是，可以使用推挽驱动器电路(不仅仅是有线逻辑电路)。不会出现干扰设备操作的伪时钟脉冲或者丢失的时钟脉冲。
在使用具有同步通道的总线周期(帧)来发送采样值数据流的情况下，该设备尤其有用。在这种情况下，分配更大周期中的时钟周期的所选部分用以将采样值发送至类似数字扬声器的装置。为不确定数目周期分配的等时性通道确保了数据传输中不会由于仲裁损失而出现短时停顿。时钟交接机制确保了所分配通道的连续以被用于利用简单机制无干扰地提供采样值。可替换地，利用更加复杂的机制，可以在交接之后或之前分配一个新的通道，但同样在这种情况下，无伪时钟脉冲或丢失的时钟脉冲出现确保了不会出现干扰。
优选地，具有时钟控制的电路还提供数据(例如音频采样值)，并且当不同的电路开始提供数据时，其它电路接管时钟控制。在实施例中，从新电路开始提供数据与时钟控制交接至该新电路二者同时发生(或至少在同一帧内)。可替换地，数据提供的开始可发生在时钟控制交接之前或者之后的几帧，于是数据和时钟信号暂时地由不同电路提供。
在实施例中，不同电路时钟信号的周期间的比值是确定的(例如，由与交接有关的电路的不同组合的表格确定)。在这种情况下，根据所述比值对不同时间间隔中的时钟周期数进行调整。因此，可以实现在时钟频率的不同组合之间进行的交接。
在实施例中，电路支持休眠模式和工作模式。在这种情况下，已交接了时钟控制的电路可在交接之后切换至休眠模式以节省能量。
附图说明
利用附图，在以下示例性实施例的描述中，对本发明的这些或者其它的目的和优势进行图示说明。
图1示出了具有通信总线的设备。
图2示出了具有等时通道的时间周期。
图3示出了推挽驱动器电路。
图4至图6示出了总线交接时序图。
具体实施方式
图1示出了具有通信总线10a、10b的设备。通信总线10a、10b包括时钟导线10a和至少一个数据导线10b。通过示例，设备包括耦接至总线10a、10b的数字扬声器装置12(例如，其包括总线接口、DAC、放大器和无源扬声器)和耦接至总线10a、10b的诸如MP3解码器、电话接收电路等等之类的多个声音数据源14。此外，总线10a、10b上可以耦接声音数据源之外的装置。耦接至总线10a、10b的装置14的至少一部分是均包括它们自己的时钟源电路140的电路，并且时钟源电路140的输出端与时钟驱动器电路142耦接，而时钟驱动器电路142的输出端与时钟导线10a耦接。此外，在这些装置中，提供了时钟驱动器控制电路144，其输出端与时钟驱动器电路142耦接。时钟导线10a和数据导线10b被耦接至数据处理单元146，数据处理单元146在时钟导线10a的时序控制下向数据导线10b提供数据或者从数据导线10b接收数据。
优选地，具有时钟电路的装置14被用来可以利用各个装置或同一的装置产生不同时钟频率。例如，不同的时钟频率可由音频源的不同采样频率确定。12.288Mhz和11.2896Mhz以及它们的分频就是可用于同一系统中的不同时钟频率的示例。在实施例中，装置被用来工作在每个周期均包括多个时钟脉冲的连续周期(帧)中。
图2示出了重复周期(帧)20和周期20内的等时通道22a至22c。每个等时通道22a至22c包括各自相对于周期20的开端有所偏移的一个或多个时钟周期。每个不同的偏移量均为各个通道的特征(优选地，每个特定通道的偏移量在各个周期中相同)。提供等时通道22a至22c以传递各个实时数据流。例如，一个等时通道可被用于将音频采样值数据流提供至扬声器12。例如，其它等时通道是可选的，但是，例如，可包括用于传递来自外部串行接口装置14的数据流的通道。优选地，以没有封装的形式提供采样值，数据在周期中的位置指示了数据是用于与等时通道相关的装置(例如扬声器)的采样值。
典型地，异步通道被分配给流。分配可以是永久的(例如，指向扬声器装置12的流的情况)，或者可以是响应于用于等时通道分配的请求命令而建立的。优选地，等时通道与诸如扬声器设备12之类的目标装置相关联。在这种情况下，可以在不改变等时通道的情况下改变在等时通道中提供作为流的一部分的数据的源装置。因此，一个装置15可接管等时通道中从一个周期到下一个周期从另一装置无中断地提供给扬声器的流采样。可替换地，接管要求取消对一个通道的分配而对新通道进行分配，但是这需要更多的预防措施以防止流的干扰。
耦接至具有自己的时钟源的总线10a、10b的装置14均可接管时钟导线10a的推挽驱动。优选地，作为等时通道中的流的源头的装置也是时钟信号源。当一个装置接管另一个装置作为流的源头，那么优选地时钟源功能也被接管。这就使得在不作为流的源时将装置切换至休眠模式变得可能。
图3示出了耦接至时钟导线10a的推挽驱动器电路的一个示例。推挽驱动器电路从电源连接Vss、Vdd接收不同的供电电压(例如接地与接相对地的正电压)。驱动器晶体管30a、30b分别具有耦接在电源连接Vss、Vdd和时钟导线10a之间的主电流通道。驱动器晶体管30a、30b的控制电极(栅极)被耦接至输入端32以接收时钟信号。使能晶体管34a、34b分别具有处于电源连接Vss、Vdd和时钟导线10a之间与这些驱动器晶体管30a、30b串联耦接的主电流通道。使能晶体管34a、34b的控制电极(栅极)被耦接至输入端36以接收使能信号。此外，过渡下拉晶体管38具有耦接在一个电源接点和时钟导线10a之间与驱动器晶体管30b和使能晶体管34b的串联电路并联耦接的主电流通道。过渡上拉电阻器38具有耦接至过渡控制输入端39的控制电极，过渡控制输入端39被耦接至驱动器控制电路(未示出)。应该强调的是，这种电路仅仅是一个示例。作为替换，例如，时钟信号导线10a和电源之间仅仅提供了单个晶体管电流通道，其栅极与逻辑电路耦接从而使得该晶体管的导通性取决于时钟信号、使能信号和过渡控制信号。
时钟交接发生在例如从作为中央控制器的装置14中的一个装置或者从接收到命令而变得有效的装置经由总线10发出交接命令时。例如，交接命令在未分配给同步通道的周期的一部分中发送，或者在用于命令传送的同步通道中发送。响应于交接命令，预先在总线上对时钟信号进行驱动的第一装置14切换至禁止状态，作为与交接命令相关的新主时钟的第二装置14开始驱动时钟信号。优选地，交接在周期的预定点上从在时钟导线10a上的时钟信号的时钟周期开端开始，例如，在接收到交接命令的周期之后立即开始。优选地，周期的开端由总线主装置(它可以是任何装置14，例如第一装置、第二装置14或者其它装置)在数据导线10b上传输的同步数据模式所指示。一旦同步数据模式被第一装置和第二装置检查到，那么开始交接。
图4示出了时钟交接期间的信号，其中时钟频率至少大致相同而时钟频率可具有不同相位。其中示出了第一装置和第二装置的内部时钟信号40a、40b以及使能信号42a、42b和过渡控制信号44a、44b。最后示出了时钟导线10a上的结果时钟信号46。
第一装置的驱动器电路在交接命令执行开始后的最后时钟周期之后将时钟导线驱动至预定电压电平，并且在第一时间间隔继续将时钟导线驱动至预定电压电平。第二装置在交接命令开始执行后的第二时间间隔之后直到第二时间间隔之后的第三时间间隔过去以后将时钟导线驱动至预定电压电平，并且随后在第二装置的时钟电路的控制下驱动时钟导线。第一时间间隔包括第一装置的第一时钟信号的第一整数P1个周期，第二时间间隔和第三时间间隔包括第二装置的第二时钟信号的第二整数P2和第三整数P3个周期，对应于第二整数P2的持续时间至少等于第一时钟信号的脉冲持续时间，对应于第一整数P1的持续时间至少等于与第二整数P2加1的和对应的持续时间，与第二整数P2加第三整数P3的和对应的持续时间至少等于与第一整数P1加1的和对应的持续时间。
交接开始的时间点由A指示(例如，周期的开始，或者同步模式的结束)。时间点A之后，在第一装置13的第一时钟周期的高相位之后，装置14将使能信号42a设置为低电平(关闭其驱动器电路)，并且提高其过渡控制信号44a从而使得其过渡下拉晶体管导通。第一装置14在第一时钟周期的剩余部分及其另外两个时钟周期将过渡控制信号44a保持为高。之后，过渡控制信号44a回到低电平。
第二装置14(例如，通过检测同步模式)对交接的时间点A进行检查。随后，第二装置14在时间点A之后等待它自己的一个完整的时钟周期。在这个时钟周期之后，第二装置14将其过渡控制信号44b设置为高电平从而使得其过渡下拉晶体管在其自己的三个时钟周期内导通。随后，第二装置14提高其使能信号从而使能其驱动器电路，过渡控制信号变得更低。这样就避免了时钟导线10a上的冲突驱动情况。
时钟信号导线总是被有效地驱动，但是在交接期间，它部分地被与交接相关的两个装置驱动为低电平。对第一装置停止将时钟导线10a拉为低电平之前的时钟周期数P1＝2(加上第一时钟周期的剩余部分)，第二装置开始将时钟导线10a拉为低电平之前的时钟周期数P2＝1，以及第二装置开始在时钟导线10a上发出高脉冲之前的时钟周期数P3＝3进行选择使得时钟导线10a被拉低的时间段具有重叠，并且确保不会出现冲突驱动情况。在可替换实施例中，没有观察到确保拉低重叠的延迟。这个具有这样的缺点，总线上可能会暂时的出现具有电势伪时钟脉冲的高阻抗状态。
当设备支持具有多个频率的装置时，交接优选地包括用于乘以时钟周期数P1的因子N和用于根据时钟周期之间的比值乘以时钟周期数P2、P3的因子M。在第一实施例中，总线管理装置14保存了用于各个装置对在它们的额定频率(或者对装置设置的额定时钟频率)之间交接的预定因子N、M的表格。优选地，指示了这些因子的信息被提供至交接命令中的第一和第二装置并且被交接中的装置使用以控制周期P1、P2和P3。可替换地，每个装置14本身可能被提供了用于交接至其它装置(或者设置成各个频率的装置)或者从其它装置交接过来的因子N、M的表格，并且该装置可被配置成相应地设置周期。在另一个实施例中，每个装置14或总线管理器测量用于总线的实际频率并且相应地选择因子。
图5示出了当第一装置14具有显著低于第二装置14的时钟频率时的交接。除了第二装置在将其过渡控制信号44b设置为高从而使得其过渡下拉晶体管导通之前等待了N个时钟周期并且随后持续3N个时钟周期将过渡控制信号44b保持为高之外，该交接类似于图4所示的交接。选择N使得第二装置14在第一装置停止将时钟导线10a驱动为低电平之前将时钟导线10a驱动为低电平，也就是：
N*Thigh＜3Tlow
(在此，Thigh和Tlow分别是高速时钟和低速时钟的时钟周期)。此外，应该选择N以使得第二装置不会在第一装置在时间点A之后的高脉冲结束之前就开始下拉时钟导线10a：
N*Thigh＞Tlow/2
最后，应该选择N以使得第一装置不会在第一装置停止下拉时钟导线10a之前就开始上拉时钟导线10a：
4*N*Thigh＞3Tlow
如果下式成立，将满足以上这些条件：
(3/4)*Tlow/Thigh+1＜N＜3Tlow/Thigh-1
图6示出了当第一装置14具有显著高于第二装置14的时钟频率时的交接。除了第一装置在时间点A后的初始高脉冲之后等待2*M个时钟周期之外，该交接类似于图4所示的交接。为了确保无冲突驱动情况的交接以及没有悬空时钟导线的时间段，必须加上类似于前述附图的条件。M必须满足以下条件：
(2M+1)*Thigh＞2*Tlow
和
(2*M+1)*Thigh＜3*Tlow
应当理解的是，设备提供了不同装置之间的时钟驱动的无丢失和无伪时钟脉冲交接。这就意味着，所有装置可以在交接之后不停地接收数据，而不需要重启或者重置。这样，可将采样值的连续流提供至等时通道中。避免了短时停顿和短时脉冲干扰，从而例如扬声器12甚至可以在交接过程中产生平滑的声音。
一旦时钟控制被交接，将时钟控制交接出去的装置14可被切换至休眠模式，例如，没有在内部产生时钟信号和/或其内部电路的至少一部分没被提供时钟信号的模式。为此，装置中可使用内部时钟使能电路。优选地，交接之后将切换至休眠模式的命令提供至装置，或者交接命令可以是用于此目的的隐含命令。这样可以降低功耗。
类似地，接管时钟驱动的装置可从休眠模式切入操作模式，启动时钟并在交接之前为内部电路提供时钟。
虽然示出了具有单个数据导线10b的总线10，但是应该理解的是，可替换地，可以并行地使用大量数据导线。作为另一种替换，可以使用数据或时钟导线差分对。虽然示出了简单的推挽驱动电路，但是应该理解的是可以使用更加复杂的驱动电路。作为替换，使用时钟导线差分时钟对时，可使用差分驱动电路。作为另一种替换，尽管应该理解的是优选电路总能驱动时钟导线，但是还是可以使用连接有上拉电阻的有线逻辑驱动电路。
例如，控制电路可作为专用电路而被实现，例如所述专用电路包括利用对需要的时钟数进行计数的计数器来实现时间间隔。可替换地，通过可编程电路可以实现时钟控制，所述可编程电路执行程序来实现时钟控制。
虽然利用每个都具有三个自己的时钟控制电路的多个装置对本发明进行了描述，但是应该理解的是，可替换地，可使用中央时钟控制电路来为不同装置触发计数器(未示出)，从而对需要的周期进行计数。此外，虽然示出了时钟导线10a在过渡期间被拉至低电平的实施例，但是应该理解的是，可替换地，时钟信号可被拉至高电平。

Claims (12)

1.一种设备，其包括：
通信总线(10a，10b)，其包括时钟导线(10a)；
第一电路和第二电路(14)，其被耦接至所述总线，其中每个电路包括时钟电路(140)和驱动器电路(142)，所述驱动器电路(142)的输入端与所述时钟电路(140)耦接，而其输出端与所述时钟导线(10a)耦接；
至少一个控制电路(144)，其被用来响应来自所述通信总线的交接命令，从而将时钟控制从所述第一电路(14)交接至所述第二电路(14)，所述控制电路(144)被用来
使得所述第一电路(14)的所述驱动器电路(142)在所述交接命令开始执行后的最后的时钟周期之后将所述时钟导线(10a)驱动至预定电压电平，并且在第一时间间隔继续将所述时钟导线(10a)驱动至所述预定电压电平；
使得所述第二电路(14)在所述交接命令开始执行后的第二时间间隔之后开始将所述时钟导线(10a)驱动至预定电压电平，直到所述第二时间间隔结束之后的第三时间间隔已经过去，并且随后使得在所述第二电路(14)的所述时钟电路(140)的控制下驱动所述时钟导线(10a)；
其中所述第一时间间隔包括所述第一电路的第一时钟信号的第一整数P1个周期，所述第二时间间隔和所述第三时间间隔包括所述第二电路的第二时钟信号的第二整数P2和第三整数P3个周期，对应于所述第二整数P2的持续时间至少等于所述第一时钟信号的脉冲持续时间，对应于所述第一整数P1的持续时间至少等于与所述第二整数P2加1之和对应的持续时间，对应于所述第二整数P2加所述第三整数P3之和的持续时间至少等于与所述第一整数P1加1之和对应的持续时间。
2.根据权利要求1所述的设备，其中所述至少一个控制电路(144)被用来确定所述第一时钟信号和所述第二时钟信号的周期之间的比值，并且当所述比值小于或者大于1时根据所述比值分别对所述第一整数P1或者所述第二和第三整数P2、P3进行调整。
3.根据权利要求2所述的设备，其中所述至少一个控制电路(144)被用来在所述比值大于1时将所述第二整数设置成至少是所述比值的三倍，并且将所述第一整数设置为1，将所述第三整数设置为所述第二整数的三倍。
4.根据权利要求2所述的设备，其中所述至少一个控制电路(144)被用来在所述比值小于1时将所述第一整数设置成至少是所述比值的倒数，并且将所述第二整数和所述第三整数分别设置为1和3。
5.根据权利要求1所述的设备，其中所述第一时钟信号和所述第二时钟信号的周期相等，并且所述第一整数P1、所述第二整数P2和所述第三整数P3分别是2、1和3。
6.根据权利要求1所述的设备，包括耦接至所述通信总线(10a，10b)的接收装置(12)，其被用于由在等时时隙(22)中发送的数据来导出采样值，每个等时时隙(22)在所述时钟导线(10a)上的每一个多时钟周期帧(20)的开始点后的预定数目个时钟脉冲之后开始。
7.根据权利要求6所述的设备，其中所述接收装置(12)是扬声器单元并且所述采样值是用于被所述扬声器单元表现的音频值。
8.根据权利要求7所述的设备，其中所述第一和第二电路(14)都是音频源，其被用来在所述等时时隙(22)中将采样值提供给所述扬声器单元。
9.根据权利要求1所述的设备，其中所述第二电路(14)支持休眠模式和操作模式，所述设备被用来在所述交接命令执行开始之后或者开始时将所述第二电路从其休眠模式切换至操作模式。
10.根据权利要求1所述的设备，包括耦接至所述通信总线(10a，10b)的第三电路(12)，所述第三电路被用来通过所述通信总线(10a，10b)从所述第一和第二电路(14)两者连续地接收数据。
11.根据权利要求1所述的设备，其中所述至少一个控制电路(144)被用来一旦在所述交接命令之后从所述通信总线(10a，10b)检测到帧同步信号就触发所述交接命令执行的开始。
12.一种对设备的操作方法，所述设备包括含有时钟导线(10a)的通信总线(10a，10b)，所述方法包括将时钟控制从第一电路(14)交接至第二电路(14)，所述方法包括：
利用所述第一电路的驱动器电路在所述交接命令执行开始后的最后的时钟周期之后将所述时钟导线(10a)驱动至预定电压电平，并且在第一时间间隔继续将所述时钟导线(10a)驱动至所述预定电压电平；
利用所述第二电路的驱动器电路在所述交接命令开始执行后的第二时间间隔之后将所述时钟导线(10a)驱动至预定电压电平，直到所述第二时间间隔结束之后的第三时间间隔已经过去，
随后在所述第二电路(14)的所述时钟电路(140)的控制下驱动所述时钟导线(10a)，其中所述第一时间间隔包括所述第一电路的第一时钟信号的第一整数P1个周期，所述第二时间间隔和所述第三时间间隔包括所述第二电路的第二时钟信号的第二整数P2和第三整数P3个周期，对应于所述第二整数P2的持续时间至少等于所述第一时钟信号的脉冲持续时间，对应于所述第一整数P1的持续时间至少等于与所述第二整数P2加1之和对应的持续时间，对应于所述第二整数P2加所述第三整数P3之和的持续时间至少等于与所述第一整数P1加1之和对应的持续时间。
CN2006800346959A 2005-09-21 2006-09-13 总线电路 Active CN101356517B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP05108725 2005-09-21
EP05108725.2 2005-09-21
PCT/IB2006/053249 WO2007034368A2 (en) 2005-09-21 2006-09-13 Bus circuit

Publications (2)

Publication Number Publication Date
CN101356517A true CN101356517A (zh) 2009-01-28
CN101356517B CN101356517B (zh) 2010-06-23

Family

ID=37889193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800346959A Active CN101356517B (zh) 2005-09-21 2006-09-13 总线电路

Country Status (8)

Country Link
US (2) US7683692B2 (zh)
EP (1) EP1932288B1 (zh)
JP (1) JP2009509226A (zh)
CN (1) CN101356517B (zh)
AT (1) ATE459923T1 (zh)
DE (1) DE602006012703D1 (zh)
TW (1) TWI407314B (zh)
WO (1) WO2007034368A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102857255A (zh) * 2011-06-27 2013-01-02 株式会社电装 通信网络系统
CN117093526A (zh) * 2023-10-16 2023-11-21 浙江地芯引力科技有限公司 下拉电阻控制系统、芯片和电子设备

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602006012703D1 (de) * 2005-09-21 2010-04-15 Nxp Bv Bus-schaltung
US8520835B2 (en) * 2006-04-18 2013-08-27 2Wire, Inc. Method and apparatus for providing power to a network interface device via telephone lines
US8332572B2 (en) 2008-02-05 2012-12-11 Spansion Llc Wear leveling mechanism using a DRAM buffer
US8327052B2 (en) 2009-12-23 2012-12-04 Spansion Llc Variable read latency on a serial memory bus
EP2749136B1 (en) * 2011-08-23 2018-01-24 Philips Lighting Holding B.V. Lighting system comprising a master unit and slave units wherein the master unit may move to a sleep mode with a slave unit taking over as master
US9571155B2 (en) * 2014-08-25 2017-02-14 Samsung Display Co., Ltd. Method of startup sequence for a panel interface
CN106559160A (zh) * 2015-09-30 2017-04-05 阿尔卡特朗讯 具有传播延迟校准功能的时钟接口
US9501439B1 (en) * 2016-01-19 2016-11-22 International Business Machines Corporation Communicating in an integrated circuit using hardware-managed virtual channels
US10652032B2 (en) * 2017-06-20 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Device signature generation
US11030142B2 (en) * 2017-06-28 2021-06-08 Intel Corporation Method, apparatus and system for dynamic control of clock signaling on a bus
US11354266B2 (en) * 2020-08-19 2022-06-07 Qualcomm Incorporated Hang correction in a power management interface bus
US11327922B2 (en) * 2020-08-19 2022-05-10 Qualcomm Incorporated Bus ownership for a system power management interface (SPMI) bus

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8005976A (nl) 1980-10-31 1982-05-17 Philips Nv Tweedraads-bussysteem met een kloklijndraad en een datalijndraad voor het onderling verbinden van een aantal stations.
EP0260392A3 (en) * 1986-09-19 1992-03-11 International Business Machines Corporation An input output interface controller connecting a synchronous bus to an asynchronous bus and methods for performing operations on the buses
US5377189A (en) * 1989-06-02 1994-12-27 British Telecommunications Public Limited Company Hybrid data communications systems
US5191657A (en) * 1989-11-09 1993-03-02 Ast Research, Inc. Microcomputer architecture utilizing an asynchronous bus between microprocessor and industry standard synchronous bus
JPH04151755A (ja) * 1990-10-16 1992-05-25 Fujitsu Ltd バス制御システム
US5317693A (en) * 1991-04-04 1994-05-31 Digital Equipment Corporation Computer peripheral device network with peripheral address resetting capabilities
JPH06214950A (ja) * 1993-01-21 1994-08-05 Hitachi Ltd 情報処理装置用バス
EP0693729B1 (en) * 1994-07-15 2000-02-23 Thomson Consumer Electronics, Inc. Multi-protocol data bus system
JPH09130289A (ja) * 1995-10-31 1997-05-16 Mitsubishi Electric Corp アナログ携帯通信機
US5732225A (en) * 1995-11-13 1998-03-24 Motorola Inc. Integrated circuit timer system having a global bus for transferring information between local buses
WO1999030240A1 (en) * 1997-12-05 1999-06-17 Intel Corporation Memory system including a memory module having a memory module controller
US6427096B1 (en) * 1999-02-12 2002-07-30 Honeywell International Inc. Processing tool interface apparatus for use in manufacturing environment
JP2000354267A (ja) * 1999-04-07 2000-12-19 Toshiba Corp ハンドオーバ要求機能を備えた移動通信端末装置、ハンドオーバ制御装置、ハンドオーバ制御方法及びハンドオーバ制御方法を記憶した記憶媒体
US7062002B1 (en) * 1999-04-29 2006-06-13 Siemens Aktiengesellschaft Method for synchronizing a base station with a mobile station, a base station and a mobile station
US6839393B1 (en) * 1999-07-14 2005-01-04 Rambus Inc. Apparatus and method for controlling a master/slave system via master device synchronization
US6597197B1 (en) * 1999-08-27 2003-07-22 Intel Corporation I2C repeater with voltage translation
JP2006509548A (ja) * 2002-12-10 2006-03-23 ノキア コーポレイション 電子マルチプレイヤ用ゲームのプレイヤが不在の場合に前記ゲームを続行する方法および装置
JP4196801B2 (ja) * 2003-10-01 2008-12-17 株式会社日立製作所 無線システムおよび移動局
GB0402952D0 (en) * 2004-02-11 2004-03-17 Koninkl Philips Electronics Nv Remote control system and related method and apparatus
KR100840030B1 (ko) * 2004-02-12 2008-06-19 마쓰시타 일렉트릭 인더스트리얼 코우.,엘티디. 프로그래머블 논리 회로
JP2005276165A (ja) * 2004-02-27 2005-10-06 Sony Corp 情報処理装置、ネットワークシステム状況呈示方法およびコンピュータプログラム
DE602006012703D1 (de) * 2005-09-21 2010-04-15 Nxp Bv Bus-schaltung
TW200825705A (en) * 2006-04-26 2008-06-16 Nxp Bv Method and system for power-state transition controllers
US7447588B1 (en) * 2007-07-16 2008-11-04 Wenshine Technology Ltd. Method and system for partitioning a continental roadway network for an intelligent vehicle highway system
US7982335B2 (en) * 2008-03-19 2011-07-19 Liebert Corporation Adaptive power strip
JP2010074372A (ja) * 2008-09-17 2010-04-02 Fujitsu Ltd 基地局装置、移動局装置、および報知情報の送受信方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102857255A (zh) * 2011-06-27 2013-01-02 株式会社电装 通信网络系统
CN102857255B (zh) * 2011-06-27 2014-11-12 株式会社电装 通信网络系统
CN117093526A (zh) * 2023-10-16 2023-11-21 浙江地芯引力科技有限公司 下拉电阻控制系统、芯片和电子设备
CN117093526B (zh) * 2023-10-16 2024-01-30 浙江地芯引力科技有限公司 下拉电阻控制系统、芯片和电子设备

Also Published As

Publication number Publication date
EP1932288B1 (en) 2010-03-03
US20090085631A1 (en) 2009-04-02
TW200811661A (en) 2008-03-01
CN101356517B (zh) 2010-06-23
US7872517B2 (en) 2011-01-18
US7683692B2 (en) 2010-03-23
WO2007034368A2 (en) 2007-03-29
JP2009509226A (ja) 2009-03-05
EP1932288A2 (en) 2008-06-18
DE602006012703D1 (de) 2010-04-15
WO2007034368A3 (en) 2008-08-14
ATE459923T1 (de) 2010-03-15
US20100189287A1 (en) 2010-07-29
TWI407314B (zh) 2013-09-01

Similar Documents

Publication Publication Date Title
CN101356517B (zh) 总线电路
CN100538652C (zh) 在具有多个时间域的系统中对事件进行时间排序的设备和方法
CN103947116B (zh) 用于恢复阵发模式脉宽调制(pwm)和非归零(nrz)数据的装置和方法
CA2366898C (en) Elastic interface apparatus and method therefor
US20060267632A1 (en) Method and apparatus for buffering bi-directional open drain signal lines
CN102726032A (zh) 用于串行及并行通信的混合接口
CN101427226A (zh) 具有有源上拉的串行通信总线
WO2002101938A3 (de) Verfahren und schaltungsanordnung zum übertragen von daten von ein mit einem ersten takt betriebenes system an ein mit einem zweiten takt betriebenes system
US7545205B2 (en) Low power on-chip global interconnects
CN101593221A (zh) 一种防止异域时钟动态切换毛刺的方法和电路
US6292044B1 (en) Low power glitch-free clock switch
WO2014068281A1 (en) Low power latching circuits
US20130007314A1 (en) First in first out device and method thereof
JP4544858B2 (ja) 多位相符号化プロトコルを利用するネットワークおよび方法
GB2363691A (en) Media independent interface between ieee 802.3 (ethernet) based physical layer devices
CN110768778A (zh) 一种单线通信电路、通信方法及通信系统
GB2539178A (en) Transmitting signals between modules
CN104079309B (zh) 一种k波段车载接收机的通信装置及通信方法
CN100399234C (zh) 手持信息设备线控按钮的复用方法
US7123674B2 (en) Reducing latency and power in asynchronous data transfers
US9189438B2 (en) Method and apparatus for dynamic power saving with flexible gating in a cross-bar architecture
JP2008535305A (ja) 非同期遅延を実現する電子回路
JP2008505543A (ja) ダイナミック／スタティック論理変換器
US7680069B2 (en) PCM type interface
CN116662237A (zh) 一种多路同步串行通讯时序适配与切换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170426

Address after: Stockholm

Patentee after: Telefonaktiebolaget LM Ericsson (publ)

Address before: Stockholm

Patentee before: Ericsson, Inc.

Effective date of registration: 20170426

Address after: Stockholm

Patentee after: Ericsson, Inc.

Address before: Swiss Grand saconnex

Patentee before: ST-ERICSSON S.A.

Effective date of registration: 20170426

Address after: Swiss Grand saconnex

Patentee after: ST-ERICSSON S.A.

Address before: Swiss Prang Eli Ute Jean Deferre at No. 39

Patentee before: Italian-French Ericsson Limited (in liquidation)

Effective date of registration: 20170426

Address after: Swiss Prang Eli Ute Jean Deferre at No. 39

Patentee after: Italian-French Ericsson Limited (in liquidation)

Address before: Holland Ian Deho Finn

Patentee before: NXP B.V.