CN101368267A - 等离子体cvd装置、微晶半导体层、薄膜晶体管的制造 - Google Patents

等离子体cvd装置、微晶半导体层、薄膜晶体管的制造 Download PDF

Info

Publication number
CN101368267A
CN101368267A CNA2008102104974A CN200810210497A CN101368267A CN 101368267 A CN101368267 A CN 101368267A CN A2008102104974 A CNA2008102104974 A CN A2008102104974A CN 200810210497 A CN200810210497 A CN 200810210497A CN 101368267 A CN101368267 A CN 101368267A
Authority
CN
China
Prior art keywords
high frequency
electrode
semiconductor layer
reaction chamber
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008102104974A
Other languages
English (en)
Other versions
CN101368267B (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101368267A publication Critical patent/CN101368267A/zh
Application granted granted Critical
Publication of CN101368267B publication Critical patent/CN101368267B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C23C16/545—Apparatus specially adapted for continuous coating for coating elongated substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

在等离子体CVD装置的电极面积变大的情况下，表面驻波的影响也明显显现出来，而导致形成在玻璃衬底上的薄膜的膜质以及厚度的面内均匀性被损坏的问题。在本发明中，对设置在反应室内的生成辉光放电等离子体的电极供给频率不同的两种以上的高频电力。通过供给频率不同的高频电力生成辉光放电等离子体，来形成半导体膜或绝缘体的薄膜。通过对等离子体CVD装置的电极重叠施加频率不同(波长不同)的高频电力，以实现等离子体的高密度化以及防止产生等离子体的表面驻波效应的均匀化。

Description

等离子体CVD装置、微晶半导体层、薄膜晶体管的制造
技术领域
本发明涉及一种利用等离子体的薄膜形成技术及元件制造技术。
背景技术
使用薄膜晶体管(下面也记为“TFT”)的液晶显示器的市场不断得到扩大。TFT是一种场效应晶体管，其中由薄膜形成构成沟道形成区域的半导体层，该半导体层由非晶硅形成或由多晶硅形成。
由于面板尺寸的大型化以及像素的高密度化，非晶硅TFT有向像素的写入时间不足的问题。与非晶硅TFT相比，多晶硅TFT的电场效应迁移率高，因此多晶硅TFT被认为能解决上述问题(例如，参照专利文件1)。
除了上述的两种半导体层之外，已知的还有由微晶硅半导体形成沟道形成区域的TFT(例如，参照专利文件2、非专利文件1)。微晶硅与非晶硅相同，也通过利用等离子体CVD(化学气相淀积)法制造。例如，作为利用等离子体CVD法的微晶硅层的制造方法，有利用30MHz以上的VHF(Very Hi ghFrequency；)带的高频率的发明(参照专利文件3)。
液晶显示器通过在被称为母玻璃的大面积衬底上加工多个面板之后，最终分断为适合于电视装置或个人计算机的屏幕的尺寸来制造。通过从一个母玻璃提取多个面板，而降低每一个面板的成本。在液晶显示器的市场上屏幕尺寸(面板尺寸)进入大屏幕时代，并且销售价格急剧下降。为了提高生产率以对应屏幕的大型化和价格的下降，母玻璃的大面积化也被推动。
被称为第一代的1991年前后的典型的玻璃衬底的尺寸为300mm×400mm。之后，母玻璃的尺寸一味扩大，第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(730mm×920mm)、第五代(1000mm×1200mm)、第六代(2450mm×1850mm)、第七代(1870mm×2200mm)、第八代(2000mm×2400mm)、第九代(2450mm×3050mm)、第十代(2850mm×3050mm)陆续出现。
[专利文件1]日本专利申请公开2000-150888号公报
[专利文件2]美国专利文件第5，591,987号
[专利文件3]日本专利第3201492号公报
[非专利文件1]Toshiaki Arai之外、SID 07 DIGEST，2007第1370-1373页
但是，多晶硅需要受激准分子激光退火，因而需要大幅度改变制造非晶硅的生产线。因此需要另外的设备投资，这样从生产成本的角度来看多晶硅TFT面板就不能抗衡非晶硅TFT面板。另一方面，在使用非晶硅TFT的情况下，由于面板尺寸的大型化以及像素的高密度化，解决向像素的写入时间不足等的问题是很困难的。
在此，虽然如上述所示那样研究微晶硅TFT的适用，但是若母玻璃，即淀积微晶硅层的玻璃衬底大面积化，则等离子体CVD装置的电极面积也大型化。在此情况下，在玻璃衬底的尺寸超过第六代之后，等离子体CVD装置的电极的尺寸相近于高频率电源的频率的波长。当采用27MHz的电源频率时波长为1100mm，当采用60MHz的电源频率时波长为500mm，当采用120MHz的电源频率时波长为250mm。
在此情况下，表面驻波的影响变得明显，因此等离子体CVD装置的反应室内的等离子体密度分布变得不均匀，而导致形成在玻璃衬底上的薄膜的膜质以及厚度的面内均匀性被损坏的问题。
发明内容
因此，本发明的目的在于通过使用等离子体CVD装置在大面积的玻璃衬底上形成面内均匀性高的薄膜。另外，本发明的目的还在于作为薄膜形成微晶半导体，并提供微晶半导体至少包含于沟道形成区域的一部分的TFT或包括该TFT的半导体装置。
在本发明中，对设置在反应室内的生成辉光放电等离子体的电极供给频率不同的两种以上的高频电力。高频电力为交流电力。通过供给频率不同的高频电力而生成辉光放电等离子体，来形成由半导体或绝缘体构成的薄膜。高频电力之一种(第一高频电力)是不呈现表面驻波效应的频带的电力，其应用波长大约为10m以上的高频率作为波长。再者，对第一高频电力施加其波长短于第一高频电力，也就是其频率更高的第二高频电力。
本发明的宗旨之一在于当制造构成TFT的绝缘层及半导体层时，可以自由地转换以下两种情况，即对设置在反应室内的生成辉光放电等离子体的电极供给频率不同的两种以上的高频电力的情况和供给一种频率的高频电力的情况。当通过供给频率不同的高频电力生成辉光放电等离子体时，高频电力之一种(第一高频电力)是不呈现表面驻波效应的频带的电力，其应用大约10m以上的高频率作为波长。再者，对第一高频电力施加其波长短于第一高频电力，也就是，其频率更高的第二高频电力该第二高频电力的。
通过对等离子体CVD装置的电极重叠施加上述频率不同(波长不同)的高频电力，可以不产生等离子体的表面驻波效应，来可以实现等离子体的均匀化，而且可以实现等离子体的高密度化。
另外，通过供给上述频率不同的两种以上的高频电力，可以在大面积的衬底上形成均匀性高的薄膜。通过供给没有表面驻波的影响的高频电力和属于比其更高的频率的VHF带的高频电力来生成等离子体，可以利用等离子体CVD法在其长边超过2000mm的大面积衬底上形成具有均匀性并膜质优越的薄膜。为了在超过2000mm的大面积衬底上形成薄膜，等离子体CVD装置所具备的电极的一边为2000mm或更大。
通过自由地转换以下两种情况，即对设置在反应室内的生成辉光放电等离子体的电极供给频率不同的两种以上的高频电力的情况和供给一种频率的高频电力的情况，来可以自由地分别使用优先膜质的工序和优先成膜速度的工序。
附图说明
图1是说明多个高频电力施加到一个电极的反应室的结构的图；
图2是表示当使第一高频电源的高频电力和第二高频电源的高频电力重叠时的波形的实例的模式图；
图3是表示当使第一高频电源的高频电力和第二高频电源的高频电力重叠时的波形的实例的模式图；
图4是表示在多个高频电力施加到一个电极的反应室中的电极结构的其他实例的图；
图5是说明形成微晶硅层的工序的时序图的实例；
图6是表示具备多个反应室的多室等离子体CVD装置的结构的图；
图7是表示具备多个反应室的多室等离子体CVD装置的结构的图；
图8是表示在实施方式3中，由使用微晶半导体层形成沟道的TFT构成的显示装置的一个制造工序的平面图；
图9是表示在实施方式3中，由使用微晶半导体层形成沟道的TFT构成的显示装置的一个制造工序的平面图；
图10是表示在实施方式3中由使用微晶半导体层形成沟道的TFT构成的显示装置的一个制造工序的平面图；
图11是表示在实施方式3中由使用微晶半导体层形成沟道的TFT构成的显示装置的一个制造工序的平面图；
图12是表示在实施方式3中由使用微晶半导体层形成沟道的TFT构成的显示装置的一个制造工序的截面图；
图13是表示在实施方式3中由使用微晶半导体层形成沟道的TFT构成的显示装置的一个制造工序的截面图；
图14是表示在实施方式3中由使用微晶半导体层形成沟道的TFT构成的显示装置的一个制造工序的截面图；
图15是表示在实施方式3中由使用微晶半导体层形成沟道的TFT构成的显示装置的一个制造工序的截面图；
图16是表示在实施方式3中由使用微晶半导体层形成沟道的TFT构成的显示装置的一个制造工序的截面图；
图17是说明多个高频电力施加到一个电极的反应室的结构的图；
图18是表示在多个高频电力施加到一个电极的反应室中的电极结构的其他实例的图；
图19是说明形成微晶硅层的工序的时序图的实例；
图20是表示当使第一高频电源的高频电力和第二高频电源的高频电力重叠时的波形的实例的模式图；
图21是表示具备多个反应室的多室等离子体CVD装置的结构的图；
图22是表示在实施方式3中，由使用微晶半导体层形成沟道的TFT构成的显示装置的一个制造工序的平面图；
图23是表示在实施方式3中，由使用微晶半导体层形成沟道的TFT构成的显示装置的一个制造工序的平面图；
图24是表示在实施方式3中由使用微晶半导体层形成沟道的TFT构成的显示装置的一个制造工序的平面图；
图25是表示在实施方式3中由使用微晶半导体层形成沟道的TFT构成的显示装置的一个制造工序的平面图；
图26是表示在实施方式3中由使用微晶半导体层形成沟道的TFT构成的显示装置的一个制造工序的截面图；
图27是表示在实施方式3中由使用微晶半导体层形成沟道的TFT构成的显示装置的一个制造工序的截面图；
图28是表示在实施方式3中由使用微晶半导体层形成沟道的TFT构成的显示装置的一个制造工序的截面图；
图29是表示在实施方式3中由使用微晶半导体层形成沟道的TFT构成的显示装置的一个制造工序的截面图；
图30是表示在实施方式3中由使用微晶半导体层形成沟道的TFT构成的显示装置的一个制造工序的截面图。
具体实施方式
下面，关于本发明的实施方式参照附图给予说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是本发明可以以多个不同形式来实施，其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在本实施方式所记载的内容中。另外，在以下说明的本发明的结构中，在不同附图中共同使用相同参考符号来表示相同部分。
实施方式1
图1表示被施加频率不同的高频电力的等离子体CVD装置的一个构成例。反应室100由铝或不锈钢等具有刚性的材料形成，并其内部构成为可以真空排气。在反应室100中具备有第一电极101和第二电极102。第一电极101和第二电极102配置为彼此相对。
第一电极101联结有高频电力供给装置103。第二电极102接收接地电位，并其形状是可以装载衬底的形状。第一电极101由绝缘材料116与反应室100绝缘分离，并构成为不漏失高频电力。注意，在图1中表示采用电容耦合型(平行平板型)结构的第一电极101和第二电极102，但是只要是通过施加两种以上的不同高频电力可以在反应室100内部生成辉光放电等离子体的结构，就可以采用感应耦合型等其他结构。
高频电力供给装置103包括可以施加交流电力的第一高频电源104和第二高频电源105、以及分别对应于它们的第一匹配器106和第二匹配器107。从第一高频电源104和第二高频电源105输出的高频电力一起供给给第一电极101。也可以在第一匹配器106或/及第二匹配器107的输出一侧设置带通滤波器，以便防止导入另一方的高频电力。
第一高频电源104所供给的高频电力的交流电力应用大约10m以上的高频作为波长，并且应用HF带的3MHz以上且30MHz以下，典型为13.56MHz的频率。第二高频电源105所供给的交流电力应用VHF带的大于30MHz且300MHz以下，即其波长大约小于10m(不包括10m)的高频。
第一高频电源104所供给的交流电力的波长具有第一电极101的一边的3倍以上的长度，第二高频电源105所供给的交流电力的波长应用短于第一高频电源104所供给的交流电力的波长。即，通过将不引起表面驻波的高频电力供给到第一电极101而生成辉光放电等离子体，同时供给属于VHF带的高频电力，来实现辉光放电等离子体的高密度化。其结果，可以在其长边超过2000mm的大面积衬底上形成具有均匀性并膜质优越的薄膜。
图2表示当使第一高频电源104的高频电力130和第二高频电源105的高频电力131重叠时的波形的实例。通过对应用HF带(典型为13.56MHz)的频率的第一高频电源104的输出波形重叠应用VHF带的频率的第二高频电源105的输出波形，可以实现等离子体的高密度化，并且可以提高等离子体密度的面内均匀性而不引起表面驻波。
图3作为示意图表示一个当应用脉冲振荡的电源作为第二高频电力105，并且应用脉冲振荡的高频电力132和第一高频电源104的高频电力130时的实例。通过以脉冲供给VHF带的高频电力可以防止淀积成膜时在气相中粉体异常成长。为了抑制粉体的成长，应该考虑到气体分子的平均逗留时间，而将脉冲的振荡频率设定为约1kHz以上且100kHz以下即可。
第一电极101也联结到气体供给单元108。气体供给单元108由填充反应气体的汽缸110、压力调节阀111、停止阀112、质量流量控制器113等构成。在反应室100内第一电极101的相对于衬底的面被加工为簇射板状，而设有多个孔。供给给第一电极的反应气体从内部的空心结构经过该孔而供给到反应室100内。
图4表示第一电极101的其他结构。第一电极101由接受从第一高频电源104供给的高频电力的第一电极101a和接受从第二高频电源105供给的高频电力的第一电极101b构成。第一电极101a和第一电极101b中间夹着绝缘材料116配置为上下。第一电极101a和第一电极101b分别在相对于衬底的面上设有细孔并形成为彼此咬合的梳状，并且为了防止彼此接触，邻接为上下的梳状的电极由绝缘材料116彼此分离。图4所示的结构可以代替图1所示的第一电极101，并可以获得相同的效果。
连接到反应室100的排气单元109具备进行真空排气和在导入反应气体的情况下控制反应室100内保持预定的压力的功能。作为排气单元109的结构包括蝶阀117、导气阀(conductance valve)118、涡轮分子泵119、干燥泵120等。在并联配置蝶阀117和导气阀118的情况下，通过关闭蝶阀117而使导气阀118工作，可以控制反应气体的排气速度而将反应室100的压力保持为预定的范围。另外，通过使传导性高的蝶阀117工作，可以进行高真空排气。
在进行作为真空度低于10-5Pa的压力的超高真空排气的情况下，优选同时使用低温泵121。采用将两个涡轮分子泵119串联并进行真空排气的结构也有效。另外，在作为最终真空度进行排气到超高真空的程度的情况下，可以对反应室100的内壁进行镜面加工，并设置用于烘烤的加热器以减少源于内壁的气体释放。
由加热控制器115控制温度的衬底加热器114设置在第二电极102中。在衬底加热器114设置在第二电极102中的情况下，采用热传导加热方式。例如，衬底加热器114由套管加热器构成。
可以适当地设定第一电极101和第二电极102之间的间隔。由波纹管改变反应室100内的第二电极102的高度来调节该间隔。
通过利用根据本实施方式的等离子体CVD装置的反应室，可以形成以氧化硅和氮化硅为代表的绝缘层、以微晶硅层和非晶硅层为代表的半导体层、其他使用于TFT及光电转换装置等的各种薄膜。尤其是在其长边超过2000mm的大面积衬底上形成上述薄膜的情况下有效。当在超过2000mm的大面积衬底上形成薄膜时，设置在等离子体CVD装置中的矩形状的电极的一边为2000mm或更大。矩形状只要具有其一边为2000mm或更长的形状，就可以采用任意形状，也记为大致矩形。下面，对形成薄膜的方法将参照图5以时间序列进行说明。
图5是说明形成微晶硅层的工序的时序图，它表示一个代表性的实例。图5的说明从对在大气压下的反应室进行真空排气的阶段200开始，以时间序列示出之后进行的预涂阶段201、衬底搬入阶段202、基底预处理阶段203、成膜处理阶段204、衬底搬出阶段205、清洗阶段206的每个处理。
首先，将反应室内真空排气到预定的真空度。在进行作为真空度排气到低于10-5Pa的压力的超高真空排气的情况下，进行使用涡轮分子泵的排气，而且利用低温泵进行真空排气。另外，优选对反应室进行加热处理以对内壁进行脱气处理。另外，当进行真空排气时，通过使加热衬底的加热器也工作，而使温度稳定化。衬底的加热温度为100℃以上且300℃以下，优选为120℃以上且220℃以下。
在预涂阶段201中，优选将氩等稀有气体供给给反应室并进行等离子体处理，以便去除吸附到反应室的内壁的气体(氧及氮等大气成分，或在清洗反应室时使用的蚀刻气体)。通过该处理可以降低最终真空度。在预涂阶段201中，包括使用与将要在衬底上淀积的膜同种的膜覆盖反应室的内壁的处理。因为本实施方式表示形成微晶硅层的工序，所以进行作为内壁覆盖膜形成硅层的处理。在预涂阶段201中供给硅烷之后，施加高频电力生成辉光放电等离子体。硅烷和氧、水分等起反应，因此通过导入硅烷而且生成辉光放电等离子体，可以去除反应室内的氧、水分。
在预涂阶段201之后，进入衬底搬入阶段202。将要淀积微晶硅层的衬底保管在真空排气了的装载室，所以即使搬入衬底，也不会使真空度明显恶化。
在淀积微晶硅层的情况下，基底预处理阶段203是特别有效的处理并优选进行该处理。这是因为如下缘故：在通过利用等离子体CVD法在成为被淀积表面的玻璃衬底表面、绝缘层的表面或非晶硅的表面上形成微晶硅层的情况下，由于杂质或晶格不匹配等原因，会在淀积初期阶段中形成非晶层，但是上述基底预处理可以防止该现象。优选进行基底预处理阶段203的处理，以便尽可能地减薄或如果可能则消除在淀积初期阶段中形成的非晶层的厚度。作为基底预处理优选进行稀有气体等离子体处理或氢等离子体处理或进行该两种处理。作为稀有气体等离子体处理优选使用氩、氪、氙等质量数大的稀有气体元素。这是因为由于溅射法的效果可以去除附着于被淀积表面的氧、水分、有机物、金属元素等的缘故。氢等离子体处理对如下工序有效：由氢自由基去除吸附于表面的上述杂质；由对于绝缘层或非晶硅层的蚀刻作用清洗这些的表面。另外，通过进行稀有气体等离子体处理和氢等离子体处理的双方，有促进微晶核生成的作用。
从促进微晶核的生成的观点来看，如图5中的虚线207所示那样，直到微晶硅层的淀积初期阶段维持供给氩等的稀有气体是有效的。
形成微晶硅层的成膜处理阶段204是在基底预处理阶段203之后连续地进行的处理。微晶硅层通过供给反应气体并辉光放电等离子体形成。作为反应气体，可以使用硅烷及氢、硅烷及稀有气体、或硅烷、氢、以及稀有气体。硅烷被氢及/或稀有气体稀释到10倍至2000倍。因此需要大量的氢及/或稀有气体。在采用杂质半导体的情况下，除了硅烷之外还添加有掺杂剂气体。衬底的加热温度为100℃以上且300℃以下，优选为120℃以上且220℃以下。为了以氢使微晶硅层的成长表面惰性化并促进微晶硅的成长，优选在衬底的加热温度为120℃以上且220℃以下的情况下进行淀积成膜。
通过如本实施方式所示重叠施加HF带的3MHz以上且30MHz以下，典型为13.56MHz的第一高频电力和大于30MHz且300MHz以下的VHF带的第二高频电力来生成辉光放电等离子体。通过在供给不引起表面驻波的高频电力的第一高频电力来生成辉光放电等离子体的同时，供给属于VHF带的第二高频电力来实现等离子体的高密度化，因此可以在其长边超过2000mm的大面积衬底上形成具有均匀性并膜质优越的薄膜。为了在超过2000mm的大面积衬底上形成薄膜，等离子体CVD装置所具备的电极的一边为2000mm或更大。
通过预先进行预涂阶段201的处理，可以防止构成反应室的金属作为杂质而包含在微晶硅中。即，通过以硅覆盖反应室内，可以防止反应室内被等离子体侵蚀，并且可以降低包含在微晶硅中的金属等的杂质浓度。
在成膜处理阶段204中可以添加氦用作反应气体。氦具有在所有的气体中最高的离子化能量即2.45eV，并且在较低于该离子化能量的大约20eV的能级中具有亚稳状态。因此在维持放电时，离子化的能量只需要差值的大约4eV，而可以维持稳定的放电。另外，其放电开始电压，氦也示出在所有的气体中最低的值。根据如上所述的特性，氦可以稳定地维持等离子体。另外，即使淀积微晶硅层的衬底的面积增大，也可以实现等离子体密度的均匀化并淀积具有均匀性的微晶硅层。
在完成微晶硅的成膜之后，停止硅烷、氢等的反应气体及高频电力的供给，而推移到衬底搬出阶段205。在继续对另一个衬底进行成膜处理的情况下，回到衬底搬入阶段202而进行相同的处理。当需要去除附着于反应室内的附着膜或粉末时，进行清洗阶段206的处理。
在清洗阶段206中，供给以NF3、SF6为代表的蚀刻气体进行等离子体蚀刻。另外，也可以供给即使不利用等离子体也可以蚀刻的气体如ClF3。在清洗阶段206中，优选关断衬底加热器114的电源并降低温度而进行该处理。这是为了抑制由于蚀刻的反应副生成物的生成的缘故。完成清洗阶段206之后回到预涂阶段201，之后进行相同的处理即可。
虽然在本实施方式中，参照图5说明了微晶硅层的成膜方法，但是本实施方式不局限于此，若更换反应气体，则可以形成各种薄膜。作为半导体层可以形成非晶硅、非晶硅锗、非晶碳化硅、微晶硅锗、微晶碳化硅等的膜而代替本实施方式。作为绝缘层，可以形成氧化硅、氮化硅、氧氮化硅、氮氧化硅等的膜而代替本实施方式。
注意，氧氮化硅是指其中氧的含量多于氮的含量且作为其浓度范围包括如55原子％至65原子％的氧、1原子％至20原子％的氮、25原子％至35原子％的Si、0.1原子％至10原子％的氢(及/或OH基)。另外，氮氧化硅是指其中氮的含量多于氧的含量且作为其浓度范围包括如15原子％至30原子％的氧、20原子％至35原子％的氮、25原子％至35原子％的Si、15原子％至25原子％的氢(及/或OH基)。
如上所述，根据本发明可以在大面积的衬底上形成具有高均匀性的薄膜。
实施方式2
本发明表示一个将作为实施方式1所示的应用反应室的等离子体CVD装置适用于形成构成TFT的栅极绝缘层及半导体层的结构的实例。
图6表示具备多个反应室的多室等离子体CVD装置的实例。该装置具备公共腔123、装载/卸载室122、第一反应室100a、第二反应室100b、第三反应室100c。嵌装于装载/卸载室122的盒子(cassette)124的衬底具有利用公共腔123的搬送机构126搬送/搬入到各反应室的板料送进方式的结构。公共腔123和各室之间设置有闸门阀125，以便各反应室内进行的处理互不干涉。
各反应室根据所形成的薄膜的种类区分。例如，第一反应室100a是用作形成栅极绝缘层等绝缘层的反应室，第二反应室100b是用作形成构成沟道的微晶半导体层的反应室，第三反应室100c是用作形成构成源极及漏极的一导电型的杂质半导体层的反应室。当然，反应室的个数不局限于此，根据需要可以增减。另外，既可以如上所述那样在一个反应室内形成一种膜，又可以采用在一个反应室内形成多种膜的结构。
各反应室连接有涡轮分子泵119和干燥泵120作为排气单元。排气单元不局限于这些真空泵的组合，只要是能够排气到大约10-1Pa至10-5Pa的真空度，就可以应用其他真空泵。另外，形成微晶半导体层的第二反应室100b联结有低温泵121以真空排气到超高真空的程度。在真空泵和各反应室之间设置有蝶阀117，由此可以遮断真空排气。另外，若在真空泵和各反应室之间设置有导气阀118，则由此可以控制排气速度而调节各反应室内的压力。
气体供给单元108由填充以硅烷为代表的半导体材料气体或稀有气体等的反应气体的汽缸110、压力调节阀111、停止阀112、质量流量控制器113等构成。气体供给单元108g连接到第一反应室100a并供给用来形成栅极绝缘层的气体。气体供给单元108i连接到第二反应室100b并供给用来形成微晶半导体层的气体。气体供给单元108n连接到第三反应室100c并供给如用来形成n型半导体层的气体。气体供给单元108a供给氩，并且气体供给单元108f是供给用于反应室内的清洗的蚀刻气体的机构，这些单元作为各反应室公共路线而构成。
各反应室联结有用来生成辉光放电等离子体的高频电力供给单元103。高频电力供给单元103包括高频电源和匹配器。与实施方式1相同，联结到第二反应室100b的高频电力供给单元103通过由第一高频电源104和第二高频电源105、第一匹配器106和第二匹配器107构成，可以形成具有高均匀性的薄膜。当这种具备高频电力供给单元的反应室的结构应用于各种玻璃衬底的尺寸(称为第一代的300mm×400mm，第三代的550mm×650mm、第四代的730mm×920mm、第五代的1000mm×1200mm、第六代的2450mm×1850mm、第七代的1870mm×2200mm、第八代的2000mm×2400mm、第九代的2450mm×3050mm、第十代的2850mm×3050mm等)时，就可以在各种尺寸的衬底上形成具有高均匀性的薄膜。
图7表示对图6的多室等离子体CVD装置的结构追加第四反应室100d的结构。第四反应室100d联结有气体供给单元108d。另外，高频电力供给单元、排气单元的结构与图6的结构相同。各反应室可以根据所形成的薄膜的种类而区别使用。例如，第一反应室100a作为形成栅极绝缘层等绝缘层的反应室，第二反应室100b作为形成形成沟道的微晶半导体层的反应室，第四反应室100d作为形成保护用来形成沟道的半导体层的缓冲层的反应室，第三反应室100c作为形成形成源极及漏极的一导电型的杂质半导体层的反应室而分别被利用。每个薄膜具有最合适的成膜温度，因此通过个别区分使用反应室，来可以容易管理成膜温度。而且，可以反复地形成相同种类的膜，因此可以排除残留杂质物的影响。
如本实施方式所示那样，通过利用图6或图7所示的多个反应室并且在公共腔中彼此联结，来可以在不接触于大气的状态下连续地层叠多个不同的层。下面，对使用这种等离子体CVD装置的TFT的制造工序进行说明。
实施方式3
在本实施方式中，作为设置在显示装置的像素的TFT的方式例示出一个通过利用实施方式1及实施方式2所说明的等离子体CVD装置使用微晶硅层形成沟道形成区域的TFT的制造方法的实例。
图8、图9、图10、图11表示像素的平面图，图12、图13、图14、图15、图16表示对应于沿上述附图中的A-B线的截面图。在下面说明中，适当地参照这些平面图和截面图进行说明。
(1)形成栅电极及电容电极
对用来制造TFT的元件衬底300应用玻璃衬底等的具有绝缘表面的平板状的衬底。在元件衬底300上形成栅电极301、电容电极302(图8、图12)。
栅电极301和电容电极302由金属材料形成。作为金属材料可以使用铝、铬、钛、钽、钼、铜等。栅电极301和电容电极302优选使用铝或铝和阻挡金属的叠层结构体而形成。作为阻挡金属，可以使用钛、钼、铬等高熔点金属。优选设置阻挡金属，以便防止形成铝的小丘和氧化。
(2)形成栅极绝缘层、微晶硅层、杂质半导体层
在形成栅电极301和电容电极302之后，在元件衬底300上形成栅极绝缘层303、微晶硅层304、杂质半导体层306(图13)。通过利用实施方式1或实施方式2所说明的等离子体CVD装置，可以在不接触于大气的状态下连续地层叠上述薄膜的每个层的界面。
栅极绝缘层303由氮化硅、氧化硅、氮氧化硅、氧氮化硅、氮化铝、氮氧化铝等的绝缘材料形成。对于栅极绝缘层303的形成，优选如在实施方式1中参照图5所说明的那样进行基底预处理阶段203，然后进行成膜处理阶段204。首先，将形成有栅电极301和电容电极302的元件衬底300搬入到如图6所示的结构的反应室。反应室内优选预先被涂敷与栅极绝缘层相同种类的膜。这是为了防止反应室内壁的金属杂质物等混入于栅极绝缘层303中。
栅极绝缘层303以硅烷等的氢化硅气体和氧或含有氮的气体为反应气体而形成。并且，通过重叠施加HF带(3MHz以上且30MHz以下，典型为13.56MHz)和VHF带(大于30MHz且300MHz以下)的高频电力来生成辉光放电等离子体。通过施加频带不同的高频电力，可以提高等离子体密度和元件衬底300的面内均匀性。栅极绝缘层303的成膜温度优选为200℃以上且400℃以下，通过提高等离子体密度可以形成致密并耐压性高的绝缘层。
作为栅极绝缘层303的实例，有如下结构，即在栅电极301及电容电极302上设置氮化硅(或氮氧化硅)作为第一栅极绝缘层303a，在其上设置氧化硅(或氧氮化硅)作为第二栅极绝缘层303b。如此，通过由多个层形成栅极绝缘层303，可以使栅极绝缘层303具有多个功能。就是说，通过设置氮化硅(或氮氧化硅)作为第一栅极绝缘层303a，可以防止来自元件衬底300的杂质扩散并且作为其他效果还可以防止栅电极301等的氧化。另外，当作为栅电极301使用铝时，可以防止形成铝的小丘。通过设置氧化硅(或氧氮化硅)作为第二栅极绝缘层303b，有如下效果，即提高与在其上形成的微晶硅层的密接性并缓和第一栅极绝缘层303a的应力畸变的影响。第一栅极绝缘层303a优选以10nm至100nm的厚度形成，并且第二绝缘层303b优选以50nm至150nm的厚度而形成。
微晶硅层304优选如参照图5进行说明的那样进行基底预处理阶段203，然后进行形成微晶硅的成膜处理阶段204。在此情况下，栅极绝缘层303相当于微晶硅层304的基底。当形成微晶硅层304时，氧阻碍晶化，并且若进入硅层中，会起到施主的作用。因此在基底为氧化硅时，也可以形成5nm至10nm的氮化硅作为栅极绝缘层303的最表面的层。在任何情况下，优选通过作为基底预处理阶段203进行稀有气体等离子体处理、氢等离子体处理、或使用该两种处理的等离子体处理，去除栅极绝缘层303表面的水分或附着杂质物。
微晶硅层304通过混合硅烷等的氢化硅气体和氢及/或稀有气体并且利用辉光放电等离子体形成，该辉光放电等离子体通过重叠施加HF带(3MHz以上且30MHz以下，典型为13.56MHz)和VHF带(大于30MHz且300MHz以下)的高频电力来生成。作为典型的氢化硅气体，可以举出SiH4或Si2H6。另外，作为卤化硅气体或卤化氢气体，可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等。硅烷等被氢及/或稀有气体稀释到10倍至2000倍。因此需要大量的氢及/或稀有气体。衬底的加热温度为100℃以上且300℃以下，优选为120℃以上且220℃以下。为了以氢使微晶硅层的成长表面惰性化并促进微晶硅的成长，优选在衬底的加热温度为120℃以上且220℃以下的范围进行淀积成膜。
微晶硅层304的厚度为50nm至500nm(优选为100nm至250nm)的厚度即可。注意，预先在反应室的内侧涂上硅层等与微晶硅层304相同或类似的种类的膜。因此，可以减少反应室内壁的脱气的比率，并可以防止来自反应室内壁的金属杂质物等的污染。另外，优选在生成等离子体之前进行通过导入硅烷而与处理室中的残留氧、水分等起反应，来提高清洗度的处理。
另外，通过在硅烷等气体中混合CH4、C2H6等的碳的氢化物、GeH4、GeF4等的氢化锗、氟化锗，来将能带宽度调节为1.5eV以上且2.4eV以下，或者0.9eV以上且1.1eV以下。若对构成微晶硅层的硅，添加碳或锗，则可以改变TFT的温度特性。
杂质半导体层306添加有以控制价电子为目的的一导电型杂质物。在杂质半导体层306为n型的情况下，添加有磷或砷，在杂质半导体层306为p型的情况下，添加有硼。杂质半导体层306的典型例子是非晶硅层或微晶硅层。杂质半导体层306的成膜也优选如参照图5进行的说明那样首先进行基底预处理阶段203，然后进行形成微晶硅的淀积成膜处理阶段204。
(3)加工半导体层
在元件衬底300的大约整个面上形成的微晶硅层304和杂质半导体层306被蚀刻加工为预定的图案。将微晶硅层304及杂质半导体层306蚀刻加工为至少与栅电极301的一部分或全部重叠(参照图9、图14)。通过采用这种结构，可以对TFT的沟道部进行遮光，而不受到光的影响，并且可以使栅电压均匀地作用到微晶硅层304。通过将微晶硅层304及杂质半导体层306的端部加工为锥状，有如下效果，即改善在该上层形成的布线层的台阶覆盖性，并且减小流过半导体层的端部的漏电流。注意，通过在相当于栅电极301及电容电极302和在之后的工序中制造的布线层的交叉部的位置上重叠栅电极301及电容电极302地设置半导体层307，可以改善在该交叉部中的该布线层的台阶覆盖性。
(4)形成布线层和保护层
形成向与栅电极301交叉的方向延伸的布线层及保护绝缘膜312(参照图10、图15)。布线层具有接受TFT的源极或漏极一侧的电位的布线308a、连接于像素电极并接受TFT的漏极或源极一侧的电位的布线308b、以及电容电极308c。
布线308a、布线308b、以及电容电极308c优选使用铝、铜、或添加有提高耐热性的元素或防止小丘的产生的元素(硅、钛、钕、钪等)的铝形成。利用溅射法或蒸镀法形成铝等，并且利用光蚀刻形成为预定的图案。具体而言，在元件衬底300的整个表面上形成导电层之后，利用光蚀刻形成预定的抗蚀剂掩模并进行蚀刻来形成布线308a、布线308b、以及电容电极308。可以应用干蚀刻或湿蚀刻来进行蚀刻。利用此时制造的抗蚀剂掩模蚀刻杂质半导体层306。该蚀刻也可以蚀刻微晶硅层304的一部分。布线308a和布线308b与杂质半导体层306接触并在微晶硅层304上彼此分离。通过蚀刻去除布线层308a和布线308b之间的杂质半导体层306，形成TFT的沟道形成区域。
另外，也可以通过使用导电纳米膏如银、铜等并利用丝网印刷法、喷墨法、或纳米压印法形成布线308a、布线308b、以及电容电极308c。
布线308a、布线308b、以及电容电极308c既可以由上述的铝、铜等形成，又可以采用组合导电材料的叠层结构，该导电材料用作提高与基底的密接性并防止杂质的扩散的阻挡层。例如，由钼、铬、钛、钽、氮化钛等的高熔点金属形成用作阻挡层的第一导电膜309，由上述铝等形成第二导电膜310，由与第一导电膜309相等的高熔点金属形成第三导电膜311(参照图15)。
以覆盖微晶硅层304、布线308a、布线308b、以及电容电极308c等的方式形成保护绝缘膜312。保护绝缘膜312优选使用氮化硅、氮氧化硅而形成。对保护绝缘膜312形成使布线308b开口的接触孔313、以及使电容电极308c开口的接触孔314。
(5)形成像素电极
在保护绝缘膜312上形成像素电极315(参照图11、图16)。在接触孔313中像素电极315连接到布线308b，并且在接触孔314中像素电极315连接到电容电极308c。像素电极由氧化铟锡、氧化锌、氧化锡等具有透光性的电极材料形成。另外，也可以由有机导电材料形成。
通过对像素电极315提供槽缝可以控制液晶的取向。这种结构适用于VA(Vertical Alignment；垂直配向)型的液晶。VA型液晶是一种控制液晶显示面板的液晶分子的排列的方式。VA型液晶显示是当不被施加电压时液晶分子朝向垂直于面板表面的方向的方式。通过贴合相对衬底且在之间设置液晶层可以完成液晶显示装置。注意，像素电极315的结构是任意的，根据用途可以适当地改变。
虽然本实施方式例示出液晶显示面板的像素的结构，但若通过相同的工序，则也可以适用于电致发光显示面板。
如此，在元件衬底300上形成TFT和与其连接的像素电极315、以及保持电容部。根据本实施方式，通过使用微晶硅形成TFT的沟道，可以抑制TFT的阈值电压的变动，而确保显示装置的工作稳定性。微晶硅层可以利用等离子体CVD法而制造，不需要多晶硅所需要的激光晶化等工序，因此不会降低生产率。
实施方式4
图17表示被施加频率不同的高频电力的等离子体CVD装置的一个结构例。下面省略与图1所示的等离子体装置重复部分的说明。
与图1相同的反应室100设置有第一电极101、第二电极102。与图1相同，第一电极101联结有高频电力供给单元103，第二电极102接受接地电位，并其形状是可以装载衬底的形状。其他结构也与图1相同。
在高频电力供给单元103所具有的第一匹配器106及第二匹配器107和第一电极101之间分别设置有转换开关127。转换开关127转换第一高频电源104及第二高频电源105和第一电极101的连接。即，通过转换开关127工作，可以选择如下两种状态：第一高频电源104和第二高频电源105双方的输出供给给第一电极101的状态；第一高频电源104和第二高频电源105中的任一方的输出供给给第一电极101的状态。由该转换开关127可以在同一个反应室内生成等离子体密度不同的辉光放电等离子体。
与图1相同，第一高频电源104所供给的高频电力的交流电力应用其波长大约为10m以上的高频，并且应用HF带的3MHz以上且30MHz以下，典型为13.56MHz的频率。与图1相同，第二高频电源105所供给的交流电力应用其波长大约为10m以上的VHF带的高频，并且应用30MHz以上且300MHz以下高频电力。其结果，通过将不引起表面驻波的HF带的高频电力供给给第一电极101来生成辉光放电等离子体，同时供给属于VHF带的高频电力而实现辉光放电等离子体的高密度化，来可以在长边超过2000mm的大面积衬底上形成膜质优越的薄膜。
在连续地形成如微晶半导体层和非晶半导体层那样种类不同的薄膜的情况下，也可以由转换开关127遮断第二高频电源105所供给的高频电力，而仅利用第一高频电源104所供给的高频电力继续形成膜。通过操作转换开关127，可以高效地形成具有高均匀性的薄膜。
与图1相同，第一电极101也联结到气体供给单元108，在反应室100内第一电极101的相对于衬底的面被加工为簇射板状，而设有多个孔。
图18表示第一电极101的另外一种结构。第一电极101由从第一高频电源104接受高频电力的第一电极(a)101a和从第二高频电源105接受高频电力的第一电极(b)101b构成。第一电极101a和第一电极101b中间夹着绝缘材料116配置为上下。第一电极101(a)a和第一电极(b)101b在相对于衬底的面上设有细孔并形成为彼此咬合的梳状，并且为了防止彼此接触，邻接为上下的形成为梳状的电极由绝缘材料116彼此分离。图18所示的结构可以代替图17所示的第一电极101，并可以获得相同的效果。
与图1同样，连接到反应室100的排气单元109具备进行真空排气和在导入反应气体的情况下控制反应室100内保持预定的压力的功能。排气单元109的结构与图1所示的结构相同。
与图1相同，由加热控制器115控制温度的衬底加热器114设置在第二电极102中。
通过利用根据本实施方式的等离子体CVD装置的反应室，可以形成以氧化硅和氮化硅为代表的绝缘层、以微晶硅层和非晶硅层为代表的半导体层、其他使用于TFT及光电转换装置等的各种薄膜。通过利用根据本实施方式的等离子体CVD装置的反应室尤其是在其长边超过2000mm的大面积衬底上形成上述薄膜的情况下有效。下面，对形成薄膜的方法将参照图19以时间序列进行说明。
图19是说明连续形成微晶硅层和非晶硅层的工序的时序图，它表示一个代表性的实例。图19的说明从对在大气压下的反应室进行真空排气的阶段200开始，并且以时间序列示出之后进行的预涂阶段201、衬底搬入阶段202、基底预处理阶段203、第一成膜处理阶段204a、第二成膜处理阶段204b、衬底搬出阶段205、清洗阶段206的每个处理。下面省略与图5所示的时序图重复部分的说明。
首先，与图5相同，将反应室内真空排气到预定的真空度，然后进行预涂阶段201的处理。在预涂阶段201中，在供给硅烷之后，通过施加供给HF带的高频电力的第一高频电力来生成辉光放电等离子体。通过供给HF带的高频电力生成辉光放电等离子体，可以在不引起等离子体驻波效应的状态下将硅层附着在反应室内。
在预涂阶段201之后，与图5相同地进行衬底搬入阶段202的处理，然后进入基底预处理阶段203。与图5相同，在形成微晶硅层的情况下，基底预处理阶段203是特别有效的处理而优选进行该处理，从促进微晶核的生成的观点来看，如图19中的虚线207所示那样，在微晶硅层的淀积初期阶段中维持供给氩等的稀有气体是有效的。
形成微晶硅层的第一成膜处理阶段204a是继基底预处理203之后进行的处理。与图5相同，微晶硅层通过供给反应气体生成辉光放电等离子体而形成。
通过如本实施方式所示那样重叠施加HF带的3MHz以上且30MHz以下，典型为13.56MHz的第一高频电力和大于30MHz且300MHz以下的VHF带的第二高频电力来生成辉光放电等离子体。通过在供给不引起表面驻波的高频电力的第一高频电力来生成辉光放电等离子体时，同时供给属于VHF带的第二高频电力来实现等离子体的高密度化，因此可以在其长边超过2000mm的大面积衬底上形成具有均匀性并膜质优越的薄膜。
通过使氢自由基作用到微晶硅的成长表面，可以蚀刻在微晶硅层的成长初期阶段中大量析出的非晶成分，而提高微晶硅的比率。另外，由VHF带的高频电力激发的氢或稀有气体的激发种作用到微晶硅的成长表面，而促进晶化。
与图5相同，通过预先进行预涂阶段201的处理，可以防止构成反应室的金属作为杂质而包含在微晶硅中。
另外，与图5相同，在第一成膜处理阶段204a中可以添加氦用作反应气体。
在完成微晶硅的成膜之后，进入第二成膜处理阶段204b。在第二成膜处理阶段204b中，改变硅烷和氢的流量比(降低对于硅烷的氢的稀释比率)，或者遮断氢的供给而进行非晶硅层的成膜。随着该处理，如图20所示遮断VHF带的第二高频电力的供给，而继续进行HF带的第一高频电力的供给。通过该处理，可以连续形成微晶硅层和非晶硅层。
在完成第二成膜处理阶段204b之后，停止硅烷、氢等的反应气体及高频电力的供给，经过与图5相同的衬底搬出阶段205，进入清洗阶段206。
虽然在本实施方式中，参照图19说明了微晶硅层和非晶硅层的成膜方法，但是本实施方式不局限于此，若更换反应气体，则可以形成各种薄膜。作为半导体层可以形成非晶硅、非晶硅锗、非晶碳化硅、微晶硅锗、微晶碳化硅等的膜而代替本实施方式。作为绝缘层，可以形成氧化硅、氮化硅、氧氮化硅、氮氧化硅等的膜而代替本实施方式。
如上所述，根据本发明可以在大面积的衬底上形成具有高均匀性的薄膜。
实施方式5
作为实施方式1所示的应用反应室的等离子体CVD装置的实例，本发明示出一个适合于形成构成TFT的栅极绝缘层及半导体层的结构的实例。下面省略与图6所示的等离子体CVD装置重复部分的说明。
图21表示具备多个反应室的多室等离子体CVD装置的实例。该装置具备与图6相同的公共腔123、装载/卸载室122、第一反应室100a、第二反应室1000b、第三反应室100c。与图6相同，各反应室根据所形成的薄膜的种类区分。
各反应室连接有与图6相同的涡轮分子泵119和干燥泵120作为排气单元，并且形成微晶半导体层的第二反应室100b联结有真空排起到超高真空的低温泵121。
气体供给单元108由填充以硅烷为代表的半导体材料气体或稀有气体等的反应气体的汽缸110、压力调节阀111、停止阀112、质量流量控制器113等构成。气体供给单元108i连接到第二反应室100b并供给用来形成微晶半导体层或非晶半导体层的气体。
与图6相同，各反应室联结有用来生成辉光放电等离子体的高频电力供给单元103。如本实施方式所示那样，通过设置转换开关127，可以在同一个反应室内生成等离子体密度等不同的辉光放电等离子体。
如本实施方式所示那样，通过利用图21所示的多个反应室并且在公共腔中彼此联结，来可以在不接触于大气的状态下连续地层叠多个不同的层。下面，对使用这种等离子体CVD装置的TFT的制造工序进行说明。
实施方式6
在本实施方式中，作为设置在显示装置的像素的TFT的方式表示一个通过利用实施方式4及实施方式5所说明的等离子体CVD装置使用微晶硅层形成构成沟道形成区域的TFT的制造方法的实例。
图22、图23、图24、图25表示像素的平面图，图26、图27、图28、图29、图30表示对应于沿上述附图中的A-B线的截面图。在下面说明中，适当地参照这些平面图和截面图而进行说明。下面省略与图8至图16所示的TFT的制造方法重复部分的说明。
(1)形成栅电极及电容电极
在元件衬底300上形成栅电极301和电容电极302(图22、图26)。
(2)形成栅极绝缘层、微晶硅层、非晶硅层、杂质半导体层
在形成栅电极301和电容电极302之后，在元件衬底300上形成栅极绝缘层303、微晶硅层304、非晶硅层305、杂质半导体层306(图27)。通过利用实施方式4或实施方式5所说明的等离子体CVD装置，可以在不接触于大气的状态下连续地层叠每个层的界面。
栅极绝缘层303通过重叠施加HF带(3MHz以上且30MHz以下，典型为13.56MHz)和VHF带(大于30MHz且300MHz以下)的高频电力生成辉光放电等离子体来形成。通过施加频带不同的高频电力，可以提高等离子体密度和元件衬底300的面内均匀性。
微晶硅层304优选如参照图19进行的说明那样进行基底预处理阶段203，然后进行形成微晶硅的第一成膜处理阶段204a。
微晶硅层304通过混合硅烷等的氢化硅气体和氢及/或稀有气体并且利用辉光放电等离子体形成，该生成辉光放电等离子体通过重叠施加HF带(3MHz以上且30MHz以下，典型为13.56MHz)和VHF带(大于30MHz且300MHz以下)的高频电力来生成。
在完成微晶硅的成膜之后，如参照图19进行的说明那样，进行第二成膜处理阶段204b。在第二成膜处理阶段204b中，改变硅烷和氢的流量比(降低对于硅烷的氢的稀释比率)，或者遮断氢的供给而进行非晶硅层305的成膜。非晶硅层305的厚度形成为150nm至400nm。在此情况下，如图20所示遮断VHF带的第二高频电力的供给，而继续进行HF带的第一高频电力的供给。通过该处理，可以连续形成微晶硅层304和非晶硅层305。
杂质半导体层306添加有以控制价电子为目的的一导电型杂质物。杂质半导体层306也如参照图19进行的说明那样优选进行基底预处理阶段203，然后进行第一成膜处理阶段204a或第二成膜处理阶段204b。
(3)加工半导体层
在元件衬底300的大约整个面上形成的微晶硅层304和杂质半导体层306被蚀刻加工为预定的图案(参照图23、图28)。
(4)形成布线层和保护层
形成向与栅电极301交叉的方向延伸的布线层及保护绝缘膜312(参照图24、图29)。布线层具有接受TFT的源极或漏极一侧的电位的布线308a、连接于像素电极并接受TFT的漏极或源极一侧的电位的布线308b、以及电容电极308c。
布线308a、布线308b、以及电容电极308c也可以采用组合导电材料的叠层结构，该导电材料用作提高与基底的密接性并防止杂质的扩散的阻挡层。例如，由钼、铬、钛、钽、氮化钛等的高熔点金属形成用作阻挡层的第一导电膜309，由铝等形成第二导电膜310，由与第一导电膜309相等的导电材料形成第三导电膜311(参照图29)。
通过在元件衬底300的整个表面上形成导电层之后，利用光蚀刻形成所希望的抗蚀剂掩模并进行蚀刻来形成布线308a、布线308b、以及电容电极308。利用此时制造的抗蚀剂掩模蚀刻杂质半导体层306来形成TFT的沟道形成区域。在该区域中非晶硅层305的一部分被蚀刻，因此其厚度薄于与杂质半导体层306重叠的区域。该蚀刻也可以蚀刻微晶硅层304的一部分。
非晶硅层305通过覆盖微晶硅层304来防止微晶硅层304的氧化。由此，可以在栅极绝缘层303上保持已为成膜状态的高质量的微晶硅层304。通过重叠HF带和VHF带的不同高频电力而在栅极绝缘层303上形成的微晶硅层304成为沟道形成区域，因此有助于提高TFT的电场效应迁移率。另外，微晶硅层304上的非晶硅层305通过夹在TFT的源区域和漏区域之间，有助于减小截止电流。
以覆盖微晶硅层304、非晶硅层305、布线308a、布线308b、以及电容电极308c等的方式形成保护绝缘膜312。
(5)形成像素电极
在保护绝缘膜312上形成像素电极315(参照图25、图30)。
如此，在元件衬底300上形成TFT和与其连接的像素电极315、以及保持电容部。根据本实施方式，通过使用微晶硅形成TFT的沟道，可以抑制TFT的阈值电压的变动，而确保显示装置的工作稳定性。微晶硅层可以利用等离子体CVD法而制造，不需要多晶硅所需要的激光晶化等工序，因此不会降低生产率。
本申请基于2007年8月17日在日本专利局提交的日本专利申请序列号2007-212848以及2007-212946，在此引用其全部内容作为参考。

Claims (19)

1.一种等离子体CVD装置，包括：
反应室；
设置在所述反应室内的电极；
将具有10m以上的波长的频率的第一交流电力施加到所述电极的第一高频电源；以及
将具有未满于10m的波长的频率的第二交流电力施加到所述电极的第二高频电源，
其中，通过对所述电极重叠施加所述第一高频电源的输出和所述第二高频电源的输出生成辉光放电等离子体，
并且，所述电极大致为矩形并至少其一边为2000mm以上。
2.根据权利要求1所述的等离子体CVD装置，其中所述第二高频电源进行脉冲振荡。
3.一种等离子体CVD装置，包括：
反应室；
设置在所述反应室内的电极；
将3MHz至30MHz的高频电力施加到所述电极的第一高频电源；以及
将大于30MHz且300MHz以下的高频电力施加到所述电极的第二高频电源，
其中，通过对所述电极重叠施加所述第一高频电源的输出和所述第二高频电源的输出生成辉光放电等离子体，
并且，所述电极大致为矩形并至少其一边为2000mm以上。
4.根据权利要求3所述的等离子体CVD装置，其中所述第二高频电源进行脉冲振荡。
5.一种微晶半导体层的制造方法，包括如下工序：
将反应气体供给到反应室内；
通过对设置在所述反应室内的电极重叠施加具有10m以上的波长的频率的第一高频电力和具有未满于10m的波长的频率的第二高频电力生成辉光放电等离子体；以及
在放置于所述反应室内的衬底上淀积微晶半导体层，
其中，所述电极大致为矩形并至少其一边为2000mm以上。
6.根据权利要求5所述的微晶半导体层的制造方法，其中在淀积所述微晶半导体层之前，供给稀有气体或稀有气体和氢的组合体，并且对淀积的所述微晶半导体层的表面进行等离子体处理。
7.一种微晶半导体层的制造方法，包括如下工序：
将反应气体供给到反应室内；
通过对设置在所述反应室内的电极重叠施加3MHz至30MHz的第一高频电力和大于30MHz且300MHz以下的第二高频电力生成辉光放电等离子体；以及
在放置于所述反应室内的衬底上淀积微晶半导体层，
其中，所述电极大致为矩形并至少其一边为2000mm以上。
8.根据权利要求7所述的微晶半导体层的制造方法，其中在淀积所述微晶半导体层之前，供给稀有气体或稀有气体和氢的组合体，并且对淀积的所述微晶半导体层的表面进行等离子体处理。
9.一种等离子体CVD装置，包括：
反应室；
设置在所述反应室内的电极；
将具有10m以上的波长的频率的第一交流电力施加到所述电极的第一高频电源；
将具有未满于10m的波长的频率的第二交流电力施加到所述电极的第二高频电源；以及
选择如下两种状态的开关，即重叠施加所述第一高频电源的输出和所述第二高频电源的输出的状态；以及仅施加所述第一高频电源的输出的状态，
其中，通过对所述电极重叠施加所述第一高频电源的输出和所述第二高频电源的输出生成辉光放电等离子体，
并且，所述电极大致为矩形并至少其一边为2000mm以上。
10.根据权利要求9所述的等离子体CVD装置，其中所述电极由接受从所述第一高频电源供给的高频电力的电极(a)和接受从所述第二高频电源供给的高频电力的电极(b)构成，并且所述电极(a)和所述电极(b)形成为彼此咬合的梳状。
11.一种等离子体CVD装置，包括：
反应室；
设置在所述反应室内的电极；
将3MHz至30MHz的高频电力施加到所述电极的第一高频电源；
将大于30MHz且300MHz以下的高频电力施加到所述电极的第二高频电源；以及
选择如下两种状态的开关，即重叠施加所述第一高频电源的输出和所述第二高频电源的输出的状态；以及仅施加所述第一高频电源的输出的状态，
其中，通过对所述电极重叠施加所述第一高频电源的输出和所述第二高频电源的输出生成辉光放电等离子体，
并且，所述电极大致为矩形并至少其一边为2000mm以上。
12.根据权利要求11所述的等离子体CVD装置，其中所述电极由接受从所述第一高频电源供给的高频电力的电极(a)和接受从所述第二高频电源供给的高频电力的电极(b)构成，并且所述电极(a)和所述电极(b)形成为彼此咬合的梳状。
13.一种薄膜晶体管的制造方法，包括如下工序：
将第一反应气体供给到反应室内；
通过对设置在所述反应室内的电极重叠施加具有10m以上的波长的频率的第一高频电力和具有未满于10m的波长的频率的第二高频电力生成辉光放电等离子体，来淀积微晶半导体层；
将第二反应气体供给到所述反应室内；
通过遮断所述第二高频电力淀积非晶半导体层；以及
形成包括所述微晶半导体层及所述非晶半导体层作为半导体层的薄膜晶体管，
其中，所述电极大致为矩形并至少其一边为2000mm以上。
14.根据权利要求13所述的薄膜晶体管的制造方法，其中在淀积所述微晶半导体层之前，供给稀有气体或稀有气体和氢的组合体，并且对淀积的所述微晶半导体层的表面进行等离子体处理。
15.一种薄膜晶体管的制造方法，包括如下工序：
将第一反应气体供给到反应室内；
通过对设置在所述反应室内的电极重叠施加3MHz至30MHz的第一高频电力和大于30MHz且300MHz以下的第二高频电力生成辉光放电等离子体，来淀积微晶半导体层；
将第二反应气体供给到所述反应室内；
通过遮断所述第二高频电力淀积非晶半导体层；以及
形成包括所述微晶半导体层及所述非晶半导体层作为半导体层的薄膜晶体管，
其中，所述电极大致为矩形并至少其一边为2000mm以上。
16.根据权利要求15所述的薄膜晶体管的制造方法，其中在淀积所述微晶半导体层之前，供给稀有气体或稀有气体和氢的组合体，并且对淀积的所述微晶半导体层的表面进行等离子体处理。
17.一种薄膜晶体管的制造方法，包括如下工序：
将第一反应气体供给到反应室内；
通过对设置在所述反应室内的电极重叠施加具有10m以上的波长的频率的第一高频电力和具有未满于10m的波长的频率的第二高频电力生成辉光放电等离子体，来淀积微晶半导体层；
将第二反应气体供给到所述反应室内；
通过遮断所述第二高频电力并继续应用第一高频电力，来淀积非晶半导体层；以及
形成包括所述微晶半导体层及所述非晶半导体层作为半导体层的薄膜晶体管，
其中，所述电极大致为矩形并至少其一边为2000mm以上。
18.根据权利要求17所述的薄膜晶体管的制造方法，其中在淀积所述微晶半导体层之前，供给稀有气体或稀有气体和氢的组合体，并且对淀积的所述微晶半导体层的表面进行等离子体处理。
19.一种薄膜晶体管的制造方法，包括如下工序：
将第一反应气体供给到反应室内；
通过对设置在所述反应室内的电极重叠施加3MHz至30MHz的第一高频电力和大于30MHz且300MHz以下的第二高频电力生成辉光放电等离子体，来淀积微晶半导体层；
将第二反应气体供给到所述反应室内；
通过遮断所述第二高频电力并继续应用第一高频电力，来淀积非晶半导体层；以及
形成包括所述微晶半导体层及所述非晶半导体层作为半导体层的薄膜晶体管，
其中，所述电极大致为矩形并至少其一边为2000mm以上。
20.根据权利要求19所述的薄膜晶体管的制造方法，其中在淀积所述微晶半导体层之前，供给稀有气体或稀有气体和氢的组合体，并且对淀积的所述微晶半导体层的表面进行等离子体处理。
CN2008102104974A 2007-08-17 2008-08-14 等离子体cvd装置、微晶半导体层、薄膜晶体管的制造 Expired - Fee Related CN101368267B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2007212946 2007-08-17
JP2007-212848 2007-08-17
JP2007212848 2007-08-17
JP2007-212946 2007-08-17
JP2007212946 2007-08-17
JP2007212848 2007-08-17

Publications (2)

Publication Number Publication Date
CN101368267A true CN101368267A (zh) 2009-02-18
CN101368267B CN101368267B (zh) 2013-05-22

Family

ID=40363297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102104974A Expired - Fee Related CN101368267B (zh) 2007-08-17 2008-08-14 等离子体cvd装置、微晶半导体层、薄膜晶体管的制造

Country Status (5)

Country Link
US (2) US7842586B2 (zh)
JP (2) JP5058909B2 (zh)
KR (1) KR101512761B1 (zh)
CN (1) CN101368267B (zh)
TW (2) TWI555876B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102206815A (zh) * 2010-03-30 2011-10-05 鸿富锦精密工业（深圳）有限公司 等离子体镀膜装置
CN104040678A (zh) * 2011-08-16 2014-09-10 P2I有限公司 等离子体处理设备
CN104285302A (zh) * 2012-05-10 2015-01-14 株式会社半导体能源研究所 半导体装置
CN104532192A (zh) * 2014-12-19 2015-04-22 深圳市华星光电技术有限公司 蒸镀装置
CN107991289A (zh) * 2017-11-17 2018-05-04 浙江全世科技有限公司 一种等离子体高度调整装置及方法
CN109072420A (zh) * 2016-04-29 2018-12-21 雷特罗萨米科技有限责任公司 具有分离式电极的等离子体反应器
CN109072421A (zh) * 2016-04-29 2018-12-21 雷特罗萨米科技有限责任公司 具有分离式电极的等离子体反应器
CN113204066A (zh) * 2017-07-24 2021-08-03 唯亚威通讯技术有限公司 光学滤波器
TWI807070B (zh) * 2018-07-30 2023-07-01 日商東京威力科創股份有限公司 成膜方法及成膜裝置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560049B1 (ko) * 1997-05-10 2006-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막방법
US8247315B2 (en) * 2008-03-17 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Plasma processing apparatus and method for manufacturing semiconductor device
TWI556309B (zh) * 2009-06-19 2016-11-01 半導體能源研究所股份有限公司 電漿處理裝置，形成膜的方法，和薄膜電晶體的製造方法
US8258025B2 (en) * 2009-08-07 2012-09-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and thin film transistor
US9177761B2 (en) 2009-08-25 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus, method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
JP5698950B2 (ja) 2009-10-23 2015-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5706670B2 (ja) * 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
TWI407578B (zh) * 2009-12-31 2013-09-01 Metal Ind Res Anddevelopment Ct Chemical vapor deposition process
JP5752447B2 (ja) * 2010-03-15 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
US8440548B2 (en) 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
JP5948040B2 (ja) 2010-11-04 2016-07-06 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法及び半導体装置の作製方法
US8815635B2 (en) 2010-11-05 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of photoelectric conversion device
US9048327B2 (en) * 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
US8828859B2 (en) * 2011-02-11 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor film and method for manufacturing semiconductor device
KR101932169B1 (ko) * 2012-03-23 2018-12-27 삼성디스플레이 주식회사 기판 처리 장치 및 방법
TWI495746B (zh) * 2013-11-13 2015-08-11 Mingdao University 沉積系統
KR102236381B1 (ko) * 2014-07-18 2021-04-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
FR3035122B1 (fr) * 2015-04-20 2017-04-28 Coating Plasma Ind Procede de traitement de surface d'un film en mouvement et installation pour la mise en oeuvre de ce procede
JP6515050B2 (ja) * 2016-03-15 2019-05-15 東芝デバイス＆ストレージ株式会社 半導体製造装置
KR102532562B1 (ko) 2016-12-27 2023-05-15 에바텍 아크티엔게젤샤프트 Rf 용량성 결합 에칭 반응기
US10395894B2 (en) * 2017-08-31 2019-08-27 Lam Research Corporation Systems and methods for achieving peak ion energy enhancement with a low angular spread
US10861722B2 (en) * 2018-11-13 2020-12-08 Applied Materials, Inc. Integrated semiconductor processing
CN113366604A (zh) * 2019-02-06 2021-09-07 瑞士艾发科技 产生离子的方法和装置
KR20220069148A (ko) * 2020-11-19 2022-05-27 삼성전자주식회사 반도체 소자의 제조 장치 및 반도체 소자의 제조 방법

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
JPS6187371A (ja) 1984-10-05 1986-05-02 Hitachi Ltd 薄膜半導体装置
KR920003431B1 (ko) 1988-02-05 1992-05-01 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 플라즈마 처리 방법 및 장치
US5256509A (en) 1989-11-20 1993-10-26 Semiconductor Energy Laboratory Co., Ltd. Image-forming member for electrophotography and manufacturing method for the same
JPH03201492A (ja) 1989-12-28 1991-09-03 Toshiba Corp レーザ発振器の光量制御装置
EP0473988A1 (en) 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
KR930011413B1 (ko) 1990-09-25 1993-12-06 가부시키가이샤 한도오따이 에네루기 겐큐쇼 펄스형 전자파를 사용한 플라즈마 cvd 법
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US6709907B1 (en) 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
JP3201492B2 (ja) 1992-03-27 2001-08-20 キヤノン株式会社 非晶質シリコン膜の製造方法、非晶質窒化シリコン膜の製造方法、微結晶シリコン膜の製造方法、及び非単結晶半導体装置
JP2924441B2 (ja) 1992-04-27 1999-07-26 日本電気株式会社 薄膜トランジスタ及びその製造方法
US5688330A (en) * 1992-05-13 1997-11-18 Ohmi; Tadahiro Process apparatus
JPH06326026A (ja) 1993-04-13 1994-11-25 Applied Materials Inc 半導体装置の薄膜形成方法
US5571571A (en) 1993-06-16 1996-11-05 Applied Materials, Inc. Method of forming a thin film for a semiconductor device
KR100241817B1 (ko) * 1993-12-27 2000-02-01 니시무로 타이죠 박막형성법
JP3152829B2 (ja) 1994-01-18 2001-04-03 株式会社東芝 半導体装置の製造方法
JPH07254592A (ja) 1994-03-16 1995-10-03 Fujitsu Ltd 半導体装置の製造方法
JP2984537B2 (ja) * 1994-03-25 1999-11-29 キヤノン株式会社 光起電力素子
JPH0897199A (ja) * 1994-09-22 1996-04-12 Toshiba Corp 絶縁膜の形成方法
TW303526B (zh) 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JP2661594B2 (ja) 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
US5779807A (en) * 1996-10-29 1998-07-14 Applied Materials, Inc. Method and apparatus for removing particulates from semiconductor substrates in plasma processing chambers
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JP3581546B2 (ja) 1997-11-27 2004-10-27 キヤノン株式会社 微結晶シリコン膜形成方法および光起電力素子の製造方法
JPH11246971A (ja) * 1998-03-03 1999-09-14 Canon Inc 微結晶シリコン系薄膜の作製方法及び作製装置
JP2000150888A (ja) 1998-11-10 2000-05-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタの形成方法及び薄膜トランジスタ
US7091605B2 (en) * 2001-09-21 2006-08-15 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2001077366A (ja) 1999-08-20 2001-03-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、液晶表示装置、及び薄膜トランジスタの製造方法
JP3538088B2 (ja) 1999-10-25 2004-06-14 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタおよびその製造方法
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
JP2001267310A (ja) 2000-03-17 2001-09-28 Tokyo Electron Ltd プラズマ成膜方法及びその装置
JP2001326217A (ja) * 2000-05-15 2001-11-22 Hitachi Ltd プラズマ処理装置
JP4296371B2 (ja) * 2000-07-24 2009-07-15 日本電気株式会社 多結晶シリコン膜の成膜方法とその成膜装置
JP3897582B2 (ja) * 2000-12-12 2007-03-28 キヤノン株式会社 真空処理方法、真空処理装置、半導体装置の製造方法および半導体装置
JP2002246368A (ja) * 2001-02-14 2002-08-30 Anelva Corp ウェハー表面径方向均一プラズマを用いるウェハー処理システム
JP2002246605A (ja) 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 液晶表示用薄膜トランジスタの製造方法
US6777037B2 (en) * 2001-02-21 2004-08-17 Hitachi, Ltd. Plasma processing method and apparatus
JP3637291B2 (ja) * 2001-05-01 2005-04-13 三菱重工業株式会社 プラズマ化学蒸着装置における高周波プラズマの大面積均一化方法及び装置
JP2003007682A (ja) 2001-06-25 2003-01-10 Matsushita Electric Ind Co Ltd プラズマ処理装置用の電極部材
JP4035298B2 (ja) * 2001-07-18 2008-01-16 キヤノン株式会社 プラズマ処理方法、半導体装置の製造方法および半導体装置
JP2003041369A (ja) * 2001-07-30 2003-02-13 Canon Inc 真空処理方法および真空処理装置
JP4137419B2 (ja) * 2001-09-28 2008-08-20 東京エレクトロン株式会社 プラズマ処理装置
TW577176B (en) 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
JP3846881B2 (ja) * 2003-04-04 2006-11-15 日本エー・エス・エム株式会社 プラズマ処理装置及びシリコン酸化膜を形成する方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
US7051672B2 (en) * 2004-02-17 2006-05-30 Syngenta Participations Ag System for providing beneficial insects or mites
ATE505723T1 (de) * 2004-02-26 2011-04-15 Origin Electric Säureflüssigkeits-leckage-sensor
JP4577114B2 (ja) 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
JP2007035964A (ja) 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
JP2007159372A (ja) * 2005-12-08 2007-06-21 Sumitomo Wiring Syst Ltd ケーブルのガイド装置
JP2007049171A (ja) 2006-08-30 2007-02-22 Chi Mei Electronics Corp 微結晶薄膜トランジスタを用いた画像表示装置
JP5331389B2 (ja) * 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102206815A (zh) * 2010-03-30 2011-10-05 鸿富锦精密工业（深圳）有限公司 等离子体镀膜装置
CN102206815B (zh) * 2010-03-30 2014-01-22 鸿富锦精密工业（深圳）有限公司 等离子体镀膜装置
CN104040678A (zh) * 2011-08-16 2014-09-10 P2I有限公司 等离子体处理设备
US9831325B2 (en) 2012-05-10 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104285302B (zh) * 2012-05-10 2017-08-22 株式会社半导体能源研究所 半导体装置
CN104285302A (zh) * 2012-05-10 2015-01-14 株式会社半导体能源研究所 半导体装置
CN104532192A (zh) * 2014-12-19 2015-04-22 深圳市华星光电技术有限公司 蒸镀装置
CN109072420A (zh) * 2016-04-29 2018-12-21 雷特罗萨米科技有限责任公司 具有分离式电极的等离子体反应器
CN109072421A (zh) * 2016-04-29 2018-12-21 雷特罗萨米科技有限责任公司 具有分离式电极的等离子体反应器
CN113204066A (zh) * 2017-07-24 2021-08-03 唯亚威通讯技术有限公司 光学滤波器
CN113204066B (zh) * 2017-07-24 2024-02-13 唯亚威通讯技术有限公司 光学滤波器
CN107991289A (zh) * 2017-11-17 2018-05-04 浙江全世科技有限公司 一种等离子体高度调整装置及方法
TWI807070B (zh) * 2018-07-30 2023-07-01 日商東京威力科創股份有限公司 成膜方法及成膜裝置

Also Published As

Publication number Publication date
JP2009071280A (ja) 2009-04-02
KR101512761B1 (ko) 2015-04-16
CN101368267B (zh) 2013-05-22
KR20090018574A (ko) 2009-02-20
US8368075B2 (en) 2013-02-05
TW200927985A (en) 2009-07-01
US20090047774A1 (en) 2009-02-19
JP2012256905A (ja) 2012-12-27
JP5393853B2 (ja) 2014-01-22
TW201402860A (zh) 2014-01-16
US20110056435A1 (en) 2011-03-10
TWI555876B (zh) 2016-11-01
TWI475128B (zh) 2015-03-01
US7842586B2 (en) 2010-11-30
JP5058909B2 (ja) 2012-10-24

Similar Documents

Publication Publication Date Title
CN101368267B (zh) 等离子体cvd装置、微晶半导体层、薄膜晶体管的制造
US11676812B2 (en) Method for forming silicon nitride film selectively on top/bottom portions
US9754779B1 (en) Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
KR101944393B1 (ko) 3ｄ 메모리 어플리케이션을 위한 ｐｅｃｖｄ 산화물-질화물 및 산화물-실리콘 스택들
JP5478380B2 (ja) プラズマ成膜装置
TWI522490B (zh) 利用微波電漿化學氣相沈積在基板上沈積膜的方法
KR101451104B1 (ko) 박막 반도체장치의 제조 방법
JP3553410B2 (ja) 薄膜トランジスタのための多段階ｃｖｄ法
KR20110021654A (ko) 미결정 반도체막의 제조방법, 및 반도체장치의 제조방법
KR101870491B1 (ko) 플라즈마 처리 장치, 기판 처리 시스템, 박막 트랜지스터의 제조 방법 및 기억 매체
KR20090012094A (ko) 표시장치 제조방법
JP2008124111A (ja) プラズマｃｖｄ法によるシリコン系薄膜の形成方法
KR20110010063A (ko) 미결정 반도체막 및 박막 트랜지스터의 제작 방법
Kakiuchi et al. Controllability of structural and electrical properties of silicon films grown in atmospheric-pressure very high-frequency plasma
US20140273342A1 (en) Vth control method of multiple active layer metal oxide semiconductor tft
JP3196506U (ja) ディフューザー及びこれを用いたｐｅｃｖｄ装置
US10748759B2 (en) Methods for improved silicon nitride passivation films
JP2012238637A (ja) スパッタリング方法およびスパッタリング装置
US11670722B2 (en) Process to reduce plasma induced damage
CN113994458A (zh) 形成用于薄膜晶体管结构的电感耦合高密度等离子体膜的方法
Lee et al. Hydrogenated Silicon Thin Film and Solar Cell Prepared by Electron Cyclotron Resonance Chemical Vapor Deposition Method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130522

Termination date: 20200814

CF01 Termination of patent right due to non-payment of annual fee