CN101373710B - Ssoi基板的制造方法 - Google Patents

Ssoi基板的制造方法 Download PDF

Info

Publication number
CN101373710B
CN101373710B CN2008101471321A CN200810147132A CN101373710B CN 101373710 B CN101373710 B CN 101373710B CN 2008101471321 A CN2008101471321 A CN 2008101471321A CN 200810147132 A CN200810147132 A CN 200810147132A CN 101373710 B CN101373710 B CN 101373710B
Authority
CN
China
Prior art keywords
mentioned
substrate
layer
distortion
sige
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101471321A
Other languages
English (en)
Other versions
CN101373710A (zh
Inventor
金寅谦
姜锡俊
陆炯相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HEATLON CO Ltd
SK Siltron Co Ltd
Original Assignee
HEATLON CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HEATLON CO Ltd filed Critical HEATLON CO Ltd
Publication of CN101373710A publication Critical patent/CN101373710A/zh
Application granted granted Critical
Publication of CN101373710B publication Critical patent/CN101373710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

本发明提供了一种通过低温热处理分离基板形成SSOI基板的SSOI基板制造方法，其方法包括：提供基板，在上述基板的表面上形成SiGe层，在上述SiGe层的表面上生成具有比SiGe更小晶格常数的Si而形成变形的硅层和向上述变形的硅层注入离子，其中在上述SiGe层的生成过程中掺加不纯物，达到注入的上述离子的深度处。因此可以制造表面的微细粗糙度良好的基板，通过被注入的离子和不纯物的互相作用在低温下也可以分离接合的基板，节省制造费用，并且容易地形成装置的结构。

Description

SSOI基板的制造方法
技术领域
本发明提供了一种SSOI基板的制造方法，更具体的说，是一种用来为提高装置的性能而提供的表面的微细粗糙度良好的基板，且通过低温加热处理也可以分离接合基板的SSOI(Strained Silicon On Insulator)基板的制造方法。
背景技术
T.A.Langdo在固体电子学(Solid-state electronics)48(2004)中发表过题目为“SSOI技术：从物质到装置(Strained Si on insulator technology：frommaterials to devices)”的涉及SSOI制造方法和其特性的论文。
在硅基板上生成倾斜的硅锗层后，在其上面继续生成弛缓的硅锗层，上述硅锗层具有预定的锗含量，在最高层上生成伸张的硅。在上述弛缓的硅锗层里注入离子，通过与氧化的硅晶片接合和加热后的弛缓的硅锗层的离子注入领域中进行分离而在最高层上留下硅锗层的一部分。所述留下的部分利用800℃以下的湿式氧化工程和稀释的氟酸来去除而制造SSOI。
并且，根据美国专利号为US 6,992,025B2的“通过被氢注入的膜转移和弛缓形成的SSOI(Strained silicon on insulator from film transfer and relaxation byhydrogen implantation)”，在硅基板上形成硅锗层时先让锗含量一致，然后通过注入氢离子弛缓硅锗层，接着生成伸张的硅用来制造伸张的硅基板。用来与硅晶片接合时接合强度的强化在250℃加热14个小时，且通过在400℃加热4个小时在离子注入领域中发生分离。然后在位于最上层的硅锗层通过干式蚀刻去掉一部分，为了提高分离出来的硅锗层表面的粗糙度在进行化学机械研磨(CMP：Chemical Mechanical Polishing)之前在900℃加热1个小时，且通过湿式蚀刻去硅锗而最终制造SSOI基板。
上述的技术作为利用氢离子的注入的分离和转移技术，对在制造过程中使用的两个晶片中一个伸张的硅晶片进行离子注入，将此晶片和另外一个具有氧化膜的晶片在常温进行接合。接合的晶片通过一系列的工程发生到离子注入深度的层转移现象，在一个晶片上包括硅氧化膜和转移的离子注入层，即硅锗层的一部分和伸张的硅层一起存在的结构。此时去除最上层上存在的硅锗最后就可以制造具有SSOI结构的晶片。
在这样的制造过程中，由于通过离子注入的分离和转移技术需要比较高的温度，升温、保温、降温时工程时间要较长且分离后表面粗糙度特性值变较高。分离后表面的粗糙度的特性值较高时，需要去硅锗后另外提高表面粗糙度的工程，因此工程变得复杂且电子和电控的移动受到此结果的影响会导致装置的移动特性恶化。
发明内容
因此本发明被提出来用以解决已存现有技术中的上述问题，并且本发明的目的是提供一种制造用来装置的特性提高所需的表面微细粗糙度良好的基板的SSOI基板的制造方法。
本发明可以提供一种在取向附生中对不纯物的掺加层注入离子因此通过低温下的加热处理也可以容易分离的具有变形硅层的基板的制造方法。
为了实现上述目的，根据本发明的一个方面，提供了一种具有变形硅层的基板的制造方法。其方法包括：提供基板；在上述基板的表面上形成SiGe层；在上述SiGe层的表面上生成具有比SiGe更小晶格常数的Si而形成变形的硅层；和向上述变形的硅层注入离子；其中在上述SiGe层的生成过程中掺加不纯物，达到注入上述离子的深度处。
其中上述不纯物可以包括在硼(B)、磷(P)和砷(As)中一个元素或如果提供气体状态的不纯物，可以使用B2H6、PH3和AsH3中至少一个气体。上述不纯物的浓度可以在1e15至1e20cm-3的范围内，且以10至300sccm的流量被供应。
上述不纯物可以在100至1200℃的温度内且在1至760托的压力下被掺加。
上述离子包括氢离子(H+，H2 +)，上述氢离子的浓度在1015至1017cm-2的范围内。
上述SiGe层包括：等级层，上述等级层的锗的浓度随着层的上升而增加；和均匀层，上述等级层的表面上锗的浓度保持一致，且不纯物层形成在上述均匀层内。
上述均匀层内包括的上述锗的浓度在10至100％的范围内。上述均匀层的厚度在0.1至5μm的范围内，且原位形成。
上述SiGe层和变形硅层是通过取向附生而形成的。
为了实现上述目的，根据本发明的另一个方面，提供了一种SSOI基板的制造方法，包括：提供第1基板；在上述第1基板的表面上生成SiGe而形成SiGe层；在上述SiGe层表面上生成具有比上述SiGe更小晶格常数的Si而形成变形的硅层；从上述变形的硅层表面向上述SiGe层注入离子；提供具有氧化膜的第2基板；接合上述第1基板和上述第2基板而形成接合基板，其中上述变形的硅层和上述氧化膜互相面对；通过对上述接合基板热处理，以上述离子注入的部分为中心分离上述接合基板；和通过上述SiGe层的去除，完成包括上述变形的硅层、上述氧化膜和上述第2基板的SSOI基板；其中，将不纯物掺加到上述SiGe层的离子注入的深度。
上述方法可以进一步包括，在形成上述变形的硅层之前实行用来上述SiGe层表面的平坦化的CMP工程。其中形成上述接合基板进一步包括，在接合之前将上述第1基板和第2基板洗净和弄干。其中形成上述接合基板进一步包括，在接合后给上述第1基板和第2基板加压。
其中上述接合基板在100至600℃的温度内被加热，以离子注入层为中心可以被分成两个，其中上述离子注入层是指上述SiGe层中注入的离子浓度最高的地点。
其中上述加热处理每一个小时至每几个小时进行至少一次。
上述SiGe层的去除是通过湿式蚀刻、干式蚀刻和CMP中的至少一个而实行的。
本发明的上述第1基板和第2基板可以使用硅层。
附图说明
图1是示出根据本发明的具有变形硅层的第1基板制造方法的示意图；
图2是示出为说明将图1所示的第1基板和具有氧化膜的第2基板接合过程的示意图；
图3是示出为说明将图2所示的接合基板进行分离过程的剖视图；
图4是示出为说明从图3的接合基板去除不纯物层和SiGe层而完成的SSIO基板的剖视图；
图5是示出为说明根据本发明的SSIO基板的制造方法的流程图。
具体实施方式
本发明特定示例性实施例将结合附图进行详细的说明。
本技术领域的技术人员可以理解在本说明书中所述的示例性实施例只是用来进行说明解释的，其可以转换或修改成为不同的形式，比如本发明所使用的SiO2基板可以换成其他种类的基板。
图1是示出为说明根据本发明的具有变形硅层的第1基板制造方法的剖视图。如图所示先提供用硅形成的第1基板100。第1基板的上面形成由SiGe而生成的SiGe层110。其中SiGe层是通过取向附生可以形成在第1基板100的上面。本发明的SiGe层的厚度可为几百nm至几μm。
SiGe层110包括离第1基板100越远锗的浓度越浓的等级层112和从等级层112的上面浓度一致的均匀层114。由于其中的等级层112的浓度随着层的上升而增加，晶格常数也随此增加。等级层112的锗浓度通常为10至100％。
此时，为了控制表面上的瑕疵可以将具有10％以下的低锗浓度的SiGe层形成在第1基板100和等级层112或者可以在相同的位置形成不具有锗的Si层。上述具有低锗浓度的SiGe层和不具有锗的Si层的厚度最好为几百nm至几μm。
SiGe层110与等级层112和均匀层114相似可以形成为具有两个浓度形态的结构，可是不仅只限于此种形式，即也可以形成为只具有等级层112的层或者只具有均匀层114的层。
SiGe层是可以通过取向附生而形成的，其具体制造过程如下。如果均匀层114的厚度为2μm，注入离子的深度为400nm，则将均匀层114先通过原位工艺生成为1.5μm的厚度，然后在此已生成的层上接着将每个具有100nm厚度的5个层通过取向附生而形成为0.5μm的厚度。此时，根据注入离子的深度可以在用装置来实现的范围内对层的数量和厚度来进行增加或减少。
如果注入离子的深度为200nm以下的，向SiGe层掺加不纯物可以引导其与已注入的离子之间互相作用。
上述不纯物的掺加的浓度最好为1e15至1e20cm-3的高浓度，在掺加时使用的不纯物气体可以在B2H6(diborane)、PH3(phosphine)和AsH3(arsine)中选择一个。
在掺加不纯物的均匀层114上将硅取向附生。由于SiGe层110的晶格常数比硅的晶格常数更大，生成的硅向伸张的方向受到应力而生成为变形的硅层140。
按照SSOI基板上形成的装置变形的硅层140可以生成为所需的厚度，通常其可以生成为几十至几百nm的厚度。
另外，在生成变形的硅层140前可以实施用来SiGe层110的平坦化的CMP工程。
接着利用注入离子的方式注入氢离子即H+或H2而将注入离子的领域形成在SiGe层内。离子可以达到不纯物层120注入，通过不纯物层120的离子和被掺加的不纯物之间的互相作用且对此加热可以生成微细裂缝，以后随着微细裂缝的生成可以进行分离。每个不纯物层120的不纯物原子捕捉被注入的离子原子，通过热处理被捕捉的原子发生内部扩散而导致以离子注入领域为中心进行分离。
注入的氢离子的适当的浓度一般为1015至1017cm-2左右，用来注入离子所需要的离子注入能最好为几十至几百KeV。随着离子注入能增加，氢离子注入的深度也增加，通过控制离子注入能可以在SiGe层110的内部形成离子注入领域或者在等级层112、不具有锗的Si层或具有低锗浓度的SiGe层、甚至对第1基板110的内部可以形成离子注入领域。
离子注入领域的最大深度与基板分离后要去除的层种类和层厚度有关。即离子注入的深度越深要去的SiGe层的厚度越大，反之离子注入的深度越浅要去的SiGe层的厚度越小。
并且，由于变形的硅层140受到被注入的离子影响，最好将变形的硅层140的损伤和分离层的状态综合考虑而控制注入的离子量和离子注入能。
图2是示出为说明将图1所示的第1基板和具有氧化膜的第2基板接合过程的示意图。
如图所示，先让变形的硅层140形成在上面的第1基板和具有氧化膜的第2基板互相接近。通常，氧化膜210可为用SiO2做成的硅氧化膜。
形成氧化膜210的方法包括热氧化硅基板的方法和在硅基板上沉淀SiO2的方法。氧化膜210电气地分离在SSOI基板上形成的装置，其氧化膜的厚度一般为100至200μm。
在第1基板100和第2基板200通过变形硅层140和硅氧化膜210面对接合而形成接合基板。通常在接合第1基板100和第2基板200之前将第1基板100和第2基板200的接合面用SC-1等洗净液和纯水来洗净且弄干。
如果在第1基板100和第2基板200的接合面互相面对的状态下给此加轻压的，接合领域随着接合面来扩散而使两个基板接合得更结实。为了加强第1基板100和第2基板200之间的接合力可以在较低的温度，比如100至600℃下进行分成一个或两个阶段且一个至几个小时的热处理。
图3是示出为说明将图2所示的接合基板进行分离过程的剖视图，图4是示出为说明从图3的接合基板去除不纯物层和SiGe层而完成SSIO基板的剖视图。
如图所示，以离子注入层130为中心可以将第1基板100和第2基板互相分离。如果在较低的温度即100至600℃下给由第1基板和第2基板组成的接合基板加热几十分钟至几个小时，在离子注入层130里能形成微细裂缝，随着裂缝生成的上述接合基板分成两个。
上述接合基板的分离面形成为具有一定粗糙度的分离面。
通过用SCI湿式蚀刻去具有分离面的不纯物层120和均匀层114，可以形成SSOI基板300，其中SSOI基板300包括顺次层压的变形硅层140、氧化膜210和第2基板。除SCI湿式蚀刻以外，可以实施干式蚀刻或用来提高表面粗糙度的CMP工程。上述的一些方法可以单独地或一起使用。
图5是示出为说明根据本发明的SSIO基板的制造方法的流程图。
在操作S11中，提供用硅形成的第1基板。在操作S12中，将SiGe生成在上述第1基板，上述SiGe层包括锗浓度随着与第1基板的相距越远而越增加的等级层和在上述等级层上形成的且具有均匀锗浓度的均匀层。在操作S13中，接着形成不纯物掺加层，上述不纯物掺加层的厚度相当于离子注入的深度。在操作S14中，通过原位工艺将具有均匀锗浓度的SiGe层再形成在上述不纯物掺加层的上面。在操作S15中，将具有比SiGe更小晶格常数的Si形成在SiGe层上而形成变形的硅层。在操作S16中，通过将离子注入从上述变形的硅层到上述不纯物层而形成用来分离的离子注入层。然后，在操作S21中，提供具有氧化膜的第2基板。在操作S31中，将上述变形硅层的表面和上述氧化膜的表面洗净和弄干。在操作S32中，在上述变形的硅层和上述氧化膜互相面对的情况下接合上述第1基板和上述第2基板而形成接合的基板。在操作S33中，通过对上述接合基板进行加热处理，以上述离子注入层为中心分离上述接合基板。在操作S34中，将具有分离面的上述不纯物层和上述均匀层去除而形成由上述变形的硅层、上述氧化膜和第2基板顺次层压组成的SSOI基板。
根据本发明通过在SiGe层内掺加不纯物且对不纯物层注入离子能使被注入的离子和硼等的不纯物之间的相互作用而引导裂缝的生成，因此本发明具有在较低的温度下也可以分离的效果。
并且由于本发明的分离面粗糙度是良好的，不需要干式蚀刻、CMP或热处理等的另外处理表面的工程，因此可以节省其他多余工程引起的费用，且减少工作时间，有利于批量生产。
尽管已经参照其特定示例性实施例显示和描述了本发明，但是本领域的技术人员应该理解，再不脱离由权利要求定义的本发明的精神和范围的情况下，可以对其进行形式和细节上的各种改变。因此，本领域的技术人员在本发明的范围内可以基于本发明的原则进行各种变化和修改。

Claims (18)

1.一种具有变形硅层的基板的制造方法，其包括：
提供基板；
在上述基板的表面上形成SiGe层；
在上述SiGe层的表面上生成具有比SiGe更小晶格常数的Si而形成变形的硅层；和
通过上述变形的硅层向所述SiGe层中注入离子；
其中在上述SiGe层的生成过程中掺加不纯物，达到注入的上述离子的深度处，
其中上述不纯物包括硼(B)、磷(P)和砷(As)中的一个元素，并且
其中上述离子包括氢离子。
2.如权利要求1所述的具有变形硅层的基板的制造方法，其中上述不纯物使用B2H6、PH3和AsH3中至少一个气体。
3.如权利要求2所述的具有变形硅层的基板的制造方法，其中上述不纯物的浓度在1e15至1e20cm-3的范围内。
4.如权利要求2所述的具有变形硅层的基板的制造方法，其中上述不纯物以10至300sccm的流量被供应。
5.如权利要求2所述的具有变形硅层的基板的制造方法，其中上述不纯物在1至760托的压力下被掺加。
6.如权利要求2所述的具有变形硅层的基板的制造方法，其中上述不纯物在100至1200℃的温度内被掺加。
7.如权利要求1所述的具有变形硅层的基板的制造方法，其中上述离子包括氢离子H+或H2 +，上述氢离子的浓度在1015至1017cm-2的范围内。
8.如权利要求1所述的具有变形硅层的基板的制造方法，其中上述SiGe层包括：
等级层，上述等级层的锗的浓度随着层的上升而增加；和 
均匀层，上述等级层的表面上锗的浓度保持一致，且不纯物层形成在上述均匀层内。
9.如权利要求8所述的具有变形硅层的基板的制造方法，其中在上述均匀层内包括的上述锗的浓度在10至100％的范围内。
10.如权利要求8所述的具有变形硅层的基板的制造方法，其中上述均匀层的厚度在0.1至5μm的范围内。
11.如权利要求8所述的具有变形硅层的基板的制造方法，其中上述均匀层是原位形成的。
12.如权利要求1所述的具有变形硅层的基板的制造方法，其中上述SiGe层和变形硅层是通过取向附生而形成的。
13.一种SSOI基板的制造方法，其包括：
提供第1基板；
在上述第1基板的表面上生成SiGe而形成SiGe层；
在上述SiGe层表面上生成具有比上述SiGe更小晶格常数的Si而形成变形的硅层；
从上述变形的硅层表面向上述SiGe层注入离子；
提供具有氧化膜的第2基板；
接合上述第1基板和上述第2基板而形成接合基板，其中上述变形的硅层和上述氧化膜互相面对；
通过对上述接合基板热处理，以上述离子注入的部分为中心分离上述接合基板；和
通过上述SiGe层的去除，完成包括上述变形的硅层、上述氧化膜和上述第2基板的SSOI基板；
其中，在形成所述SiGe层之后且在形成所述变形的硅层之前，将不纯物掺加到上述SiGe层的离子注入的深度，
其中上述不纯物包括硼(B)、磷(P)和砷(As)中的一个元素，并且
其中上述离子包括氢离子。 
14.如权利要求13所述的上述SSOI基板的制造方法，其中进一步包括，在形成上述变形的硅层之前实行用来上述SiGe层表面的平坦化的CMP工程。
15.如权利要求13所述的上述SSOI基板的制造方法，其中形成上述接合基板进一步包括，在接合之前将上述第1基板和第2基板洗净和弄干。
16.如权利要求13所述的上述SSOI基板的制造方法，其中形成上述接合基板进一步包括，在接合后给上述第1基板和第2基板加压。
17.如权利要求13所述的上述SSOI基板的制造方法，其中上述接合基板在100至600℃的温度内被加热，其中上述加热处理每一个小时至每几个小时至少进行一次。
18.如权利要求13所述的上述SSOI基板的制造方法，其中上述SiGe层的去除是通过湿式蚀刻、干式蚀刻和CMP中的至少一个而实行的。 
CN2008101471321A 2007-08-20 2008-08-20 Ssoi基板的制造方法 Active CN101373710B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0083630 2007-08-20
KR1020070083630A KR100873299B1 (ko) 2007-08-20 2007-08-20 Ｓｓｏｉ 기판의 제조방법
KR1020070083630 2007-08-20

Publications (2)

Publication Number Publication Date
CN101373710A CN101373710A (zh) 2009-02-25
CN101373710B true CN101373710B (zh) 2012-12-05

Family

ID=39967379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101471321A Active CN101373710B (zh) 2007-08-20 2008-08-20 Ssoi基板的制造方法

Country Status (7)

Country Link
US (1) US7906408B2 (zh)
EP (1) EP2028685B1 (zh)
JP (1) JP5697839B2 (zh)
KR (1) KR100873299B1 (zh)
CN (1) CN101373710B (zh)
AT (1) ATE538494T1 (zh)
TW (1) TWI470744B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100044827A1 (en) * 2008-08-22 2010-02-25 Kinik Company Method for making a substrate structure comprising a film and substrate structure made by same method
EP2282332B1 (en) 2009-08-04 2012-06-27 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate
EP2333824B1 (en) * 2009-12-11 2014-04-16 Soitec Manufacture of thin SOI devices
US7935612B1 (en) * 2010-02-05 2011-05-03 International Business Machines Corporation Layer transfer using boron-doped SiGe layer
CN103165512A (zh) * 2011-12-14 2013-06-19 中国科学院上海微系统与信息技术研究所 一种超薄绝缘体上半导体材料及其制备方法
CN103311172A (zh) * 2012-03-16 2013-09-18 中芯国际集成电路制造(上海)有限公司 Soi衬底的形成方法
CN103441132A (zh) * 2013-07-10 2013-12-11 上海新储集成电路有限公司 一种用低温裂片硅晶圆制备背照射cmos图像传感器的方法
CN105097437A (zh) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 形成应变硅层的方法、pmos器件的制作方法及半导体器件
US10658474B2 (en) 2018-08-14 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming thin semiconductor-on-insulator (SOI) substrates

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906951A (en) * 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US20020187619A1 (en) * 2001-05-04 2002-12-12 International Business Machines Corporation Gettering process for bonded SOI wafers
JP2003078116A (ja) 2001-08-31 2003-03-14 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
JP2003347229A (ja) * 2002-05-31 2003-12-05 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US6979630B2 (en) * 2002-08-08 2005-12-27 Isonics Corporation Method and apparatus for transferring a thin layer of semiconductor material
FR2847076B1 (fr) * 2002-11-07 2005-02-18 Soitec Silicon On Insulator Procede de detachement d'une couche mince a temperature moderee apres co-implantation
US7151881B2 (en) * 2003-05-29 2006-12-19 Applied Materials, Inc. Impurity-based waveguide detectors
KR100596093B1 (ko) * 2003-12-17 2006-06-30 주식회사 실트론 에스오아이 웨이퍼의 제조 방법
KR100584124B1 (ko) * 2003-12-26 2006-05-30 한국전자통신연구원 반도체 소자용 기판 제조 방법 및 이를 이용한 반도체소자의 제조방법
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US6982208B2 (en) * 2004-05-03 2006-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for producing high throughput strained-Si channel MOSFETS
US7241670B2 (en) * 2004-09-07 2007-07-10 Sharp Laboratories Of America, Inc Method to form relaxed SiGe layer with high Ge content using co-implantation of silicon with boron or helium and hydrogen
US7202124B2 (en) * 2004-10-01 2007-04-10 Massachusetts Institute Of Technology Strained gettering layers for semiconductor processes
KR100593747B1 (ko) * 2004-10-11 2006-06-28 삼성전자주식회사 실리콘게르마늄층을 구비하는 반도체 구조물 및 그 제조방법
JP4773101B2 (ja) * 2005-01-12 2011-09-14 株式会社日立製作所 半導体装置の製造方法
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
JP4613656B2 (ja) * 2005-03-22 2011-01-19 信越半導体株式会社 半導体ウエーハの製造方法
EP1763069B1 (en) * 2005-09-07 2016-04-13 Soitec Method for forming a semiconductor heterostructure
US7153761B1 (en) * 2005-10-03 2006-12-26 Los Alamos National Security, Llc Method of transferring a thin crystalline semiconductor layer
EP1777735A3 (fr) * 2005-10-18 2009-08-19 S.O.I.Tec Silicon on Insulator Technologies Procédé de recyclage d'une plaquette donneuse épitaxiée
FR2902233B1 (fr) * 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure

Also Published As

Publication number Publication date
EP2028685A1 (en) 2009-02-25
TW200919648A (en) 2009-05-01
JP5697839B2 (ja) 2015-04-08
ATE538494T1 (de) 2012-01-15
JP2009049411A (ja) 2009-03-05
EP2028685B1 (en) 2011-12-21
KR100873299B1 (ko) 2008-12-11
CN101373710A (zh) 2009-02-25
US20090053875A1 (en) 2009-02-26
TWI470744B (zh) 2015-01-21
US7906408B2 (en) 2011-03-15

Similar Documents

Publication Publication Date Title
CN101373710B (zh) Ssoi基板的制造方法
US5013681A (en) Method of producing a thin silicon-on-insulator layer
US7202124B2 (en) Strained gettering layers for semiconductor processes
US6737670B2 (en) Semiconductor substrate structure
US7442992B2 (en) Bonded SOI substrate, and method for manufacturing the same
JP5706391B2 (ja) Ｓｏｉウエーハの製造方法
US7615471B2 (en) Method for producing a tensioned layer on a substrate, and a layer structure
US6995075B1 (en) Process for forming a fragile layer inside of a single crystalline substrate
TW201203358A (en) Method for finishing silicon on insulator substrates
US6326285B1 (en) Simultaneous multiple silicon on insulator (SOI) wafer production
JP5183958B2 (ja) Ｓｏｉウエーハの製造方法
US7547609B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
KR100596093B1 (ko) 에스오아이 웨이퍼의 제조 방법
JP5019852B2 (ja) 歪シリコン基板の製造方法
CN107154378B (zh) 绝缘层上顶层硅衬底及其制造方法
WO2004053961A1 (en) Manufacturing process for a multilayer structure
CN107154347B (zh) 绝缘层上顶层硅衬底及其制造方法
TWI447785B (zh) 對接合基板進行植入以增進其導電性的方法和結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant