CN101379454A - 配置内存控制器的装置和方法 - Google Patents
配置内存控制器的装置和方法 Download PDFInfo
- Publication number
- CN101379454A CN101379454A CNA2006800317848A CN200680031784A CN101379454A CN 101379454 A CN101379454 A CN 101379454A CN A2006800317848 A CNA2006800317848 A CN A2006800317848A CN 200680031784 A CN200680031784 A CN 200680031784A CN 101379454 A CN101379454 A CN 101379454A
- Authority
- CN
- China
- Prior art keywords
- configuration
- value
- interface channel
- interface
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Abstract
提供一种用于灵活地配置闪存控制器(12)的存储装置(10)及方法。该装置包括闪存阵列(14),其包含多个存储单元,其中至少两个配置位(18)被编程到多个存储单元。还设置具有至少一个配置管脚(18)的控制器(12),用于通过根据配置位的值和/或配置管脚上的电压电平选择与外部主机连接的一个接口通道来控制闪存阵列。还设置对应于每个接口通道的“标记”,由此定义哪个所述接口通道是可运行的。
Description
技术领域
本发明总的涉及用于灵活配置集成电路的方法和装置。更具体地,本发明涉及用于灵活配置闪存控制器的方法和装置。
背景技术
电子系统通常包括作为系统的主要处理元件的中央处理单元(CPU),以及为系统提供某些其它功能性的若干外围元件。外围元件的实例是各种类型的存储器(闪存、磁盘等)、显示装置、通信装置等等。
许多外围元件需要控制机构来管理和控制它们的操作以及它们与CPU的交互。例如,NAND型闪存不能直接使用和进行接口连接(interface),因此需要上述控制机构。在某些系统中,CPU芯片包含集成的控制器,用于为NAND型闪存提供上述控制机构。在其它系统中,CPU不包含用于该目的的集成控制器,因此系统设计者必须提供与CPU分离地实施的控制机构,其与CPU和NAND型闪存进行接口连接。
许多控制器被设计为支持用于与CPU连接的一特定接口。例如,有许多商业可购的NAND型闪存控制器,其支持用于与CPU连接的USB接口。为了运行这种控制器,CPU必须支持与控制器的USB接口连接的匹配的USB接口通道。作为另一实例,有许多支持用于与CPU连接的多媒体卡(MMC)接口的NAND型闪存控制器。为了运行这种控制器,CPU必须支持与控制器的MMC接口连接的匹配的MMC接口通道。
但是,许多控制器被配置为支持用于与CPU连接的多种类型的接口,例如USB接口和MMC接口。配置这种控制器为系统设计者提供了额外的灵活性,因为他可以根据CPU中可用的接口通道的类型或者根据期望的接口特性(例如运行速度)选择使用哪种接口。
请注意,在任何给定系统中,通常仅有单一接口是可运行的,即使相同的控制器被配置为当连接至不同系统时支持不同类型的接口通道。从逻辑的角度看这是一个很大的优点,因为提供单一存储的集成电路(IC)来在连接至不同系统时支持多个接口通道。
但是,由于这些多接口控制器可以支持多个运行模式(此处我们将每个接口的使用称为“模式”),必须在系统加电期间在当前安装该控制器的系统中配置期望的接口通道。如果没有正确完成上述操作,则控制器可能运行在USB接口模式下而CPU仅支持MMC接口,结果导致系统将不能正确地运行。
本领域已知的若干方法被提供以配置多接口控制器,试图克服上述问题。所述方法包括配置管脚和非易失性存储器配置位:
A.配置管脚(pin)—IC控制器具有一个或多个管脚,其在系统加电期间用于选择期望的接口通道。例如,在支持USB和MMC两种接口通道的控制器中,单个管脚被分配用于进行接口通道选择。在加电时,控制器内的内部电路测量在此管脚处设置的输入电压电平。如果它处于一种状态(例如逻辑“0”)—选择USB模式;如果它处于另一状态(例如逻辑“1”)—则选择MMC模式。在具有从中选择的两种以上的模式的情况下,则使用一个以上的管脚。
应该注意,上述配置管脚并不一定仅用于选择期望接口的配置功能。由于接口确定必须仅在系统加电时进行,所以配置管脚可以随后在控制器正常运行期间用于其它功能。
为了通过实施配置管脚来配置控制器,系统设计者应该确保在系统加电时将所需电压电平施加至配置管脚。这可以通过在印制电路板(PCB)上提供固定布线来完成(在配置管脚不再用于其它目的的情况下),或者通过实施在系统加电时将所需电压电平施加至配置管脚但可以随后从配置管脚断开连接的电子电路来完成。
但是,上述配置管脚的配置方法具有其缺点。在采用该配置管脚方法时产生的主要缺点是:配置模式的选择完全由使用控制器的用户控制,而不由控制器制造商控制。使用控制器的系统的设计者决定PCB布线并因此决定控制器运行的模式。
这对控制器制造商而言是不理想的,因为它限制了制造商的选择,例如以不同价格提供不同的接口,等等。例如,如果竞争USB控制器的市场成本低而竞争MMC控制器昂贵,则对于制造商而言,相比经由USB模式获得支持,对经由MMC模式获得支持向用户收取更多费用是有利的。但是,通过采用配置管脚方法这是不可能的,因为所有的控制器被“无识别性”地配置,只有用户能够配置控制器的运行模式。
上述方法的限制的另一实例出现在使用一种需要支付许可费的接口时。在这种情况下,不能阻止那些选择不付费和不获得许可的用户通过将控制器配置为使用未被许可的模式而侵犯制造商的权利。
B.非易失性存储器配置位—将期望的配置模式编码到在系统加电时由控制器读取的非易失性存储器中。例如,如果控制器控制NAND型闪存,可以将闪存地址空间的第一块的第一页的第一字节分配为包含配置位。
例如,在支持USB和MMC两种模式的控制器中,分配单独的位用于模式选择。在系统加电时,控制器内的内部电路读取配置位中存储的值。如果该值处于一种状态(例如逻辑“0”)—选择USB模式;如果它处于另一状态(例如逻辑“1”)—则选择MMC模式。在具有从中选择的两种以上的模式的情况下,则使用一个以上的位。
为了通过实施非易失性存储器配置位来配置控制器,系统设计者应该确保所需的数据存储在配置位中。这通常通过在系统的制造处理期间将数据编程到闪存中实现。
由于新的未使用的闪存单元通常具有在每个位位置存储的逻辑“1”,因此上述实例中的缺省配置支持MMC接口。因此,如果系统设计者希望控制器支持USB模式,他可以在早期制造阶段(在将闪存与控制器组装之前)对闪存进行编程。另一方式是临时使用MMC通道访问控制器并指令其将配置位写入闪存,然后关闭系统并再次加电,从而控制器将启动支持USB模式。
根据非易失性存储器配置位方法,配置位仅可由控制器制造商访问而不能由用户访问(例如,当控制器和闪存已经组装在一起作为一个单元被出售时)。因此,制造商保留了配置模式的完全控制。换言之,如果制造商配置了支持特定接口的配置位,他保证用户不能改变该接口。因此,对不同模式进行不同定价,或者阻止未许可的模式都是可能的。
但是,上述策略导致制造灵活性的损失。每个接口模式变为独立的项目,具有其自身的零件号和要保留的库存。如果制造商还希望某些用户(例如他的制造工厂)享受由配置管脚方法提供的灵活性,则这将是不再可用的。
因此,提供一种用于灵活地配置闪存控制器的方法和系统,以使两种现有技术方法的优点均能够同时保留,将是高度有利的。
发明内容
因而,本发明的基本目的是克服用于灵活地配置闪存控制器的现有技术的缺点。
所提出的方法依赖于非易失性存储器配置位的使用,同时采用一个或多个配置管脚来选择期望的接口通道。
提供一种支持多接口通道的控制器来控制闪存阵列并从用于与外部主机(例如CPU)连接的多个接口通道中选择期望的接口通道。根据非易失性存储器配置位和在配置管脚处设置的电压电平选择期望的接口通道。
根据本发明的优选实施例,提供一种存储装置和方法,该存储装置包括:
闪存阵列,包含多个存储单元,其中至少两个配置位被编程到所述多个存储单元;以及
控制器,用于控制所述闪存阵列,所述控制器包含至少一个配置管脚,
其中所述控制器支持用于连接外部主机的多个接口通道,
其中所述控制器能够从所述多个接口通道中选择一个接口通道,
使得如果所述至少两个配置位的值来自至少一个预定值的第一组,则至少部分地根据在所述至少一个配置管脚处测量的电压电平选择所述接口通道,
而如果所述值来自至少一个预定值的第二组,则至少部分地根据所述至少两个配置位的值选择所述接口通道。
根据本发明的另一存储装置,如果所述至少两个配置位的所述值来自所述第一组,则单独地根据在所述至少一个配置管脚处测量的电压电平选择所述接口通道。
根据本发明的另一存储装置,如果所述至少两个配置位的所述值来自所述第二组,则单独地根据所述至少两个配置位的值选择所述接口通道。
根据本发明的另一存储装置,所述第一组包含一个预定值。
根据本发明的另一存储装置,所述第一组包含多个预定值。
根据本发明的另一存储装置,在所选择的接口通道与所述配置位之间具有一一对应性。
根据本发明的另一存储装置,所述多个接口通道中的每一个设置有用于定义所述多个接口通道中的每一个是否可运行的相应“标记”,使得如果所述至少两个配置位的所述值来自所述第一组,则所述控制器能够仅从至少一个可运行的接口通道中选择所述一个接口通道。
根据本发明的另一存储装置,所述闪存阵列和所述控制器被实施在单个芯片(die)上。
根据本发明的另一存储装置,所述闪存阵列和所述控制器被实施在分离的芯片上。
根据本发明的另一存储装置,所述闪存阵列为NAND闪存阵列。
根据本发明的另一实施例,提供一种系统,包括:
主机处理单元;以及
存储装置,其支持用于与所述主机处理单元连接的多个接口通道,所述存储装置包括:
闪存阵列,包含多个存储单元,其中至少两个配置位被编程到所述多个存储单元,
控制器,用于控制所述闪存,所述控制器包含至少一个配置管脚,
其中所述控制器能够从所述多个接口通道中选择一个接口通道,
使得如果所述至少两个配置位的值来自至少一个预定值的第一组,则至少部分地根据在所述至少一个配置管脚处测量的电压电平选择接口通道,
而如果所述值来自至少一个预定值的第二组,则至少部分地根据所述至少两个配置位的值选择所述接口通道。
根据本发明的另一实施例,提供一种用于销售支持多个接口通道的闪存装置的方法,包括如下步骤:
为所述多个接口通道的不同接口通道确定不同的定价;以及
根据请求的价格经由所述多个接口通道之一控制所述闪存装置的运行。
根据本发明的另一方法,根据被编程到多个存储单元的至少两个配置位和用于与外部主机连接的至少一个配置管脚,从所述多个接口通道中选择所述一个接口通道,其中如果所述至少两个配置位的值来自至少一个预定值的第一组,则至少部分地根据在所述至少一个配置管脚处测量的电压电平选择所述接口通道,而如果所述值来自至少一个预定值的第二组,则至少部分地根据所述至少两个配置位的值选择所述接口通道。
根据本发明的另一方法,还包括阻止使用未被授权的接口通道的步骤。
根据本发明的另一实施例,还包括仅对所述闪存装置的制造商(而不对用户)提供完全的制造灵活性的步骤。
本发明的附加特征和优点将从以下附图和说明中变得明显。
附图说明
为了更好地理解本发明的实施例,参照附图,其中贯穿附图的相似的标号指示相应部件或元件,在附图中:
图1示出根据本发明优选实施例的包含所提出的存储装置的部件的框图;
图2示出根据本发明的第二实施例的包含多个存储单元的闪存阵列,其中进一步设置与各个非易失性存储器配置位相关的“标记”;
图3示出根据本发明优选实施例的所提出方法的流程图。
具体实施方式
本发明公开了一种用于灵活地配置闪存控制器的新型存储装置和方法。所提出的方法依赖于非易失性存储器配置位的使用,同时采用一个或多个配置管脚来选择期望的接口通道。
提供一种支持多接口通道的控制器来控制闪存阵列并从用于与外部主机(例如CPU)连接的多个接口通道(例如USB、MMC、并行8位,并行16位等)中选择期望的接口通道。根据非易失性存储器配置位和在配置管脚处设置的电压电平选择期望的接口通道。
根据本发明的优选实施例,将一个配置位定义为选择位,使得配置位的数目总是比配置管脚的数目大至少1。因而,如果在该选择位的值等于“灵活”值,则单独根据在配置管脚处设置的电压电平(与非易失性存储器配置位无关地)选择期望的接口通道。但是,如果该选择位的值不等于“灵活”值,则单独根据配置位的值选择期望的接口通道。
例如,在由控制器控制的闪存阵列中,将配置位编程到闪存阵列的两个存储单元,使得第一存储单元包含被定义为选择位的配置位,第二存储单元包含定义接口通道的配置位。将“灵活”值定义为“1”。控制器还包括用于定义另一接口通道的配置管脚。
在选择位被设置为“0”的情况下,单独根据第二存储单元内的配置位的值选择期望的接口通道。而在选择位被设置为“1”的情况下,单独根据配置管脚处的电压电平选择期望的接口通道。
另一实例是闪存阵列,其中对三个配置位进行编程并设置两个配置管脚,以支持四个不同的接口通道。第一存储单元包含选择位,使得“灵活”值定义为“1”。可以设置配置位序列“00”以定义USB接口,可以设置配置位序列“01”以定义MMC接口,可以设置配置位序列“10”以定义SD(安全数字)接口,以及可以设置配置位序列“11”以定义并行接口。
在将选择位设置为“0”的情况下,单独根据另两个配置位的值选择接口通道。而在将选择位设置为“1”的情况下,单独根据两个配置管脚处的电压电平选择期望的接口通道。
可以进一步使用相同的编码设置来解码配置管脚处的电压电平,如以上针对配置位所公开的,但这不是必须的。例如,在将选择位设置为“1”的情况下,则可以提供如下的编码设置:可以在配置管脚处设置电压电平“00”以定义并行接口,可以设置电压电平“01”以定义SD接口,可以设置电压电平“10”以定义MMC接口,以及可以设置电压电平“11”以定义USB接口。
根据本发明的第二实施例,为每个接口通道设置相应的“标记”,用于定义该接口通道是否可运行和可用于选择。
在将选择位设置为另一“不灵活”值的情况下,则根据在配置管脚处设置的电压电平从可运行的接口通道中选择期望的接口通道。因此,用户被授权经由从任意可运行的接口通道中选择的一个接口通道运行控制器。经由任何其它接口通道的控制器运行将不被允许。而在将选择位设置为“灵活”值的情况下,则根据配置管脚处的电压电平选择期望的接口通道,其中对选择不施加限制。
例如,在由控制器控制的闪存阵列中,将配置位编程到闪存阵列的六个存储单元,使得第一存储单元包含被定义为选择位的配置位,剩余的五个存储单元包含用于定义多个接口通道的配置位。设置与五个剩余存储单元中的每一个相关的“标记”来定义可运行的接口通道,使得将与第二和第三存储单元相关的标记设置为“1”,用于指示相应的两个接口是可运行的;将与第四、第五和第六存储单元相关的标记设置为“0”,用于指示相应的三个接口是不可运行的。将“灵活”值定义为“1”。控制器还包含三个配置管脚,用于在多个可运行的接口通道之间进行选择。
如果将选择位设置为“0”,则选择位等于“不灵活”值。在这种情况下,根据在配置管脚处设置的电压电平从可运行接口通道(对应于第二和第三存储单元)中选择期望的接口通道,不允许选择不可运行的通道。而如果将选择位设置为“1”,则控制器根据在配置管脚处的电压电平经由期望的接口通道运行,对选择不施加限制。
按照本发明的第三实施例,根据非易失性存储器配置位的总值选择期望的接口通道,而不提供单独的选择位。在该总值来自多个预定值的组的情况下,单独根据非易失性存储器配置位选择期望的接口通道。而如果非易失性存储器配置位的总值不等于来自该组的任何预定值,则单独根据在配置管脚处设置的电压电平(与非易失性存储器配置位无关地)选择期望的接口通道。
例如,在支持三种接口通道的闪存阵列中,可以设置配置位序列“00”以定义USB接口通道,可以设置配置位序列“01”以定义MMC接口通道,可以设置配置位序列“10”以定义NAND接口通道,以及可以设置配置位序列“11”以单独根据在相关配置管脚处设置的电压电平选择期望的接口通道。
现在参照图1,示出根据本发明一个优选实施例的包含提出的存储装置的部件的框图。所提出的存储装置10包括闪存阵列14,闪存阵列14包含多个存储单元16,定义为单元C1至Cn。将非易失性存储器配置位编程到存储单元16C1至Cn,其中编程到存储单元C1的配置位被定义为选择位。
控制器12被配置为支持n种不同的接口通道。这些n种不同的接口通道定义n+1个值,该n+1个值中的n个值对应于(编程到存储单元C2至Cn)n种接口通道,一个值(此处定义为“灵活”值)将控制器12配置为单独根据在配置管脚18处设置的电压电平(与非易失性存储器配置位无关地)选择期望的接口通道。
在将选择位设置为另一“不灵活”值的情况下,控制器12被配置为单独根据被编程到存储单元C2至Cn的配置位的值(与配置管脚的功能无关地)选择接口通道。
现在参照图2,示出闪存阵列120,其包含多个存储单元22,定义为单元C1至Cn。将非易失性存储器配置位编程到存储单元22,其中编程到存储单元C1的配置位被定义为选择位。根据本发明的第二实施例,还与被编程到存储单元C2至Cn的每个非易失性存储器配置位相关地设置被定义为S2至Sn的“标记”24。“标记”24的值定义哪个接口通道可运行。
在将选择位设置为另一“不灵活”值的情况下,则根据在配置管脚处设置的电压电平从可运行的接口通道中选择期望的接口通道。因此,用户被授权经由仅从可运行的接口通道中选择的一个接口通道运行控制器。而在将选择位设置为“灵活”值的情况下,则根据配置管脚处的电压电平选择期望的接口通道,其中对选择不施加限制。
例如,如果仅将引用被编程到存储单元C2、C5和C6的非易失性存储器配置位的标记S2、S5和S6设置为“1”值,则用户被授权经由从与存储单元C2、C5和C6对应的被编程的任意接口通道中选择的一个接口通道运行控制器。
尽管所提出的存储装置定义了用于在非易失性存储器配置位和配置管脚之间进行确定的选择位,但是上述选择位在本发明中并不是必须定义的。还可以根据任意配置位的值进行非易失性存储器配置位和配置管脚之间的确定。
图3示出根据本发明优选实施例的所提出方法的流程图30。在初始步骤32,将多个接口通道编程到非易失性存储器配置位并进一步设置在配置管脚中。
在下一步骤34,控制器12测量选择位C116(参见图1)是否被设置为“灵活值”。
在选择位C116被设置为“灵活”值的情况下(步骤36),控制器12被配置为仅根据配置管脚(与配置位无关地)选择与外部主机连接的期望的接口通道。
而如果选择位C116的值被设置为不同于“灵活”值的任意值(步骤38),则控制器12被配置为根据配置位的值(与配置管脚处的电压电平无关地)选择与外部主机连接的期望的接口通道。
以上述方式实施所提出的存储装置,使得实现如下情况:
A.对于不同的接口通道进行不同的定价—存储装置制造商将配置位设置为MMC,以一种(例如高)价格销售仅支持MMC接口通道的产品(仅MMC产品);将配置位设置为USB,以另一(例如低)价格销售仅USB的产品。从而制造商能够保证每件产品将仅按照由他配置的方式被使用。
B.阻止未授权的接口通道—如果用户未被授权使用MMC接口通道(例如,他不是提供使用MMC接口通道所需的许可证的MMCA协会的会员),则制造商设置配置位以支持USB接口通道。由此制造商能够保证用户不能使用他未被授权使用的接口通道。
C.提供完全的灵活性—如果存储装置制造商希望获得他自己内部产品的制造灵活性,使得相同的存储装置可以使用于任何产品,则他将选择位设置为“灵活”值。于是通过PCB布线施加至配置管脚的电压电平将控制器配置为支持该产品所需的特定模式。制造商因此享受未向他的用户提供的完全的制造灵活性。实际上,制造商甚至可以选择销售完全灵活的产品(除了限于单接口的产品之外),并以更高的价格对其收费。
根据本发明的优选实施例,在将选择位或者非易失性存储器配置位的总值(依赖于实施例)设置为“灵活”值的情况下,单独地根据在配置管脚处的电压电平选择期望的接口通道。但是,在本发明的范围内其它实施例也是可能的,因此将期望接口通道的选择限制为仅部分根据配置管脚(即,也可以部分根据配置位确定该选择)。
应该理解,尽管此处公开的所提出的存储装置采用NAND型闪存,但是也可以采用任意其它类型的闪存。此外,在本发明的范围内其它实施也是可能的,因此本发明涉及用于灵活地配置控制器并提供类似功能的任意装置和方法。
已经针对特定实施例描述了本发明,应该理解上述描述不意味者限制,因为本领域的技术人员将得到进一步修改的教导,因此本发明意图覆盖落入所附权利要求范围内的上述修改。
Claims (22)
1.一种存储装置,包括:
闪存阵列,包含多个存储单元,其中至少两个配置位被编程到所述多个存储单元;以及
控制器,用于控制所述闪存阵列,所述控制器包含至少一个配置管脚,
其中所述控制器支持用于连接至外部主机的多个接口通道,
其中所述控制器能够从所述多个接口通道中选择一个接口通道,
使得如果所述至少两个配置位的值来自至少一个预定值的第一组,则至少部分地根据在所述至少一个配置管脚处测量的电压电平选择所述接口通道,
而如果所述值来自至少一个预定值的第二组,则至少部分地根据所述至少两个配置位的值选择所述接口通道。
2.权利要求1的存储装置,其中如果所述至少两个配置位的所述值来自所述第一组,则单独地根据在所述至少一个配置管脚处测量的电压电平选择所述接口通道。
3.权利要求1的存储装置,其中如果所述至少两个配置位的所述值来自所述第二组,则单独地根据所述至少两个配置位的值选择所述接口通道。
4.权利要求1的存储装置,其中所述第一组包含一个预定值。
5.权利要求1的存储装置,其中所述第一组包含多个预定值。
6.权利要求1的存储装置,其中在所选择的接口通道与所述配置位之间具有一一对应性。
7.权利要求1的存储装置,其中所述多个接口通道中的每一个设置有用于定义所述多个接口通道中的每一个是否可运行的相应标记,使得如果所述至少两个配置位的所述值来自所述第一组,则所述控制器能够仅从至少一个可运行的接口通道中选择所述一个接口通道。
8.权利要求1的存储装置,其中所述闪存阵列和所述控制器被实施在单个芯片上。
9.权利要求1的存储装置,其中所述闪存阵列和所述控制器被实施在分离的芯片上。
10.权利要求1的存储装置,其中所述闪存阵列为NAND闪存阵列。
11.一种系统,包括:
主机处理单元;以及
存储装置,其支持用于与所述主机处理单元连接的多个接口通道,所述存储装置包括:
闪存阵列,包含多个存储单元,其中至少两个配置位被编程到所述多个存储单元,
控制器,用于控制所述闪存,所述控制器包含至少一个配置管脚,
其中所述控制器能够从所述多个接口通道中选择一个接口通道,
使得如果所述至少两个配置位的值来自至少一个预定值的第一组,则至少部分地根据在所述至少一个配置管脚处测量的电压电平选择接口通道,
而如果所述值来自至少一个预定值的第二组,则至少部分地根据所述至少两个配置位的值选择所述接口通道。
12.一种用于配置包括多个存储单元的闪存阵列的控制器的方法,所述方法包括如下步骤:
将至少两个配置位编程到所述多个存储单元;以及
根据所述至少两个配置位和用于与外部主机连接的至少一个配置管脚,从多个接口通道中选择一个接口通道,
使得如果所述至少两个配置位的值来自至少一个预定值的第一组,则至少部分地根据在所述至少一个配置管脚处测量的电压电平选择所述接口通道,
而如果所述值来自至少一个预定值的第二组,则至少部分地根据所述至少两个配置位的值选择所述接口通道。
13.权利要求12的方法,其中如果所述至少两个配置位的所述值来自所述第一组,则单独地根据在所述至少一个配置管脚处测量的电压电平选择所述接口通道。
14.权利要求12的方法,其中如果所述至少两个配置位的所述值来自所述第二组,则单独地根据所述至少两个配置位的值选择所述接口通道。
15.权利要求12的方法,其中所述第一组包含一个预定值。
16.权利要求12的方法,其中所述第一组包含多个预定值。
17.权利要求12的方法,其中在所选择的接口通道与所述配置位之间具有一一对应性。
18.权利要求12的方法,其中所述多个接口通道中的每一个设置有用于定义所述多个接口通道中的每一个是否可运行的相应标记,使得如果所述至少两个配置位的所述值来自所述第一组,则所述控制器能够仅从至少一个可运行的接口通道中选择所述一个接口通道。
19.一种用于销售支持多个接口通道的闪存装置的方法,包括如下步骤:
为所述多个接口通道中的不同接口通道确定不同的定价;以及
根据请求的价格经由所述多个接口通道之一控制所述闪存装置的运行。
20.权利要求19的方法,其中根据被编程到多个存储单元的至少两个配置位和用于与外部主机连接的至少一个配置管脚,从所述多个接口通道中选择所述一个接口通道,其中如果所述至少两个配置位的值来自至少一个预定值的第一组,则至少部分地根据在所述至少一个配置管脚处测量的电压电平选择所述接口通道,而如果所述值来自至少一个预定值的第二组,则至少部分地根据所述至少两个配置位的值选择所述接口通道。
21.权利要求19的方法,还包括阻止使用未被授权的接口通道的步骤。
22.权利要求19的方法,还包括仅对所述闪存装置的制造商提供完全的制造灵活性的步骤。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US71201705P | 2005-08-29 | 2005-08-29 | |
US60/712,017 | 2005-08-29 | ||
US11/288,164 | 2005-11-29 | ||
US11/288,164 US7464193B2 (en) | 2005-08-29 | 2005-11-29 | Device and method for configuring a flash memory controller |
PCT/IL2006/000981 WO2007026346A2 (en) | 2005-08-29 | 2006-08-23 | Device and method for configuring a flash memory controller |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101379454A true CN101379454A (zh) | 2009-03-04 |
CN101379454B CN101379454B (zh) | 2012-09-05 |
Family
ID=37809274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800317848A Expired - Fee Related CN101379454B (zh) | 2005-08-29 | 2006-08-23 | 配置闪存控制器的装置和方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7464193B2 (zh) |
EP (1) | EP1934676B1 (zh) |
JP (1) | JP4734413B2 (zh) |
KR (1) | KR100971406B1 (zh) |
CN (1) | CN101379454B (zh) |
AT (1) | ATE516550T1 (zh) |
WO (1) | WO2007026346A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113867803A (zh) * | 2020-06-30 | 2021-12-31 | 华为技术有限公司 | 一种内存初始化装置、方法及计算机系统 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8819326B1 (en) * | 2006-12-12 | 2014-08-26 | Spansion Llc | Host/client system having a scalable serial bus interface |
US7685374B2 (en) * | 2007-07-26 | 2010-03-23 | Siliconsystems, Inc. | Multi-interface and multi-bus structured solid-state storage subsystem |
EP2026240A1 (en) * | 2007-08-03 | 2009-02-18 | Axalto S.A. | Method for booting portable objects with multiple communication interface |
US7921255B2 (en) * | 2007-12-21 | 2011-04-05 | Sandisk Corporation | Duplicate SD interface memory card controller |
US8254199B1 (en) * | 2009-12-29 | 2012-08-28 | Micron Technology, Inc. | Multi-channel memory and power supply-driven channel selection |
TWI519964B (zh) * | 2012-08-01 | 2016-02-01 | 慧榮科技股份有限公司 | 儲存媒體及具有儲存媒體的資料傳輸系統及其控制方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5402014A (en) * | 1993-07-14 | 1995-03-28 | Waferscale Integration, Inc. | Peripheral port with volatile and non-volatile configuration |
JP3714969B2 (ja) * | 1998-03-02 | 2005-11-09 | レクサー・メディア・インコーポレイテッド | 改良されたオペレーティングモード検出機能を備えたフラッシュメモリーカード及びユーザフレンドリなインターフェーシングシステム |
JP4649009B2 (ja) * | 2000-03-08 | 2011-03-09 | 株式会社東芝 | カードインタフェースを備えた情報処理装置、同装置に装着可能なカード型電子機器、及び同装置におけ動作モード設定方法 |
ITVA20010034A1 (it) | 2001-10-12 | 2003-04-12 | St Microelectronics Srl | Dispositivo di memoria non volatile a doppia modalita' di funzionamento parallela e seriale con protocollo di comunicazione selezionabile. |
US6859856B2 (en) * | 2001-10-23 | 2005-02-22 | Flex P Industries Sdn. Bhd | Method and system for a compact flash memory controller |
JP4289868B2 (ja) * | 2001-11-05 | 2009-07-01 | パナソニック株式会社 | 半導体メモリカード、その制御方法及び半導体メモリカード用インターフェース装置 |
JP2003337639A (ja) * | 2002-03-14 | 2003-11-28 | Systemneeds Inc | Iso準拠の接続端子を備えた電子装置及びアダプタ装置 |
US7296097B2 (en) * | 2003-03-20 | 2007-11-13 | Renesas Technology Corp. | Memory card and initialization setting method thereof to avoid initializing operation failure in a memory card |
KR100618814B1 (ko) * | 2003-07-04 | 2006-08-31 | 삼성전자주식회사 | 다중 호스트 인터페이스를 지원하는 스마트 카드 겸용이동형 저장 장치 및 이에 대한 인터페이스 방법 |
KR100505697B1 (ko) * | 2003-07-23 | 2005-08-02 | 삼성전자주식회사 | 메모리 카드 및 usb 연결을 위한 커넥터 및 연결 시스템 |
KR100498508B1 (ko) | 2003-09-16 | 2005-07-01 | 삼성전자주식회사 | 데이터 전송시간을 감소시키는 듀얼 버퍼링(Dualbuffering) 메모리 시스템 및 이에 대한 제어방법 |
KR100524988B1 (ko) * | 2003-10-02 | 2005-10-31 | 삼성전자주식회사 | Usb 인터페이스 기능을 가지는 mmc 장치 및 이에대한 인터페이스 방법 |
US7406572B1 (en) * | 2004-03-26 | 2008-07-29 | Cypress Semiconductor Corp. | Universal memory circuit architecture supporting multiple memory interface options |
US8423788B2 (en) | 2005-02-07 | 2013-04-16 | Sandisk Technologies Inc. | Secure memory card with life cycle phases |
-
2005
- 2005-11-29 US US11/288,164 patent/US7464193B2/en active Active
-
2006
- 2006-08-23 JP JP2008527595A patent/JP4734413B2/ja not_active Expired - Fee Related
- 2006-08-23 EP EP06766231A patent/EP1934676B1/en not_active Not-in-force
- 2006-08-23 WO PCT/IL2006/000981 patent/WO2007026346A2/en active Application Filing
- 2006-08-23 KR KR1020087007263A patent/KR100971406B1/ko active IP Right Grant
- 2006-08-23 AT AT06766231T patent/ATE516550T1/de not_active IP Right Cessation
- 2006-08-23 CN CN2006800317848A patent/CN101379454B/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113867803A (zh) * | 2020-06-30 | 2021-12-31 | 华为技术有限公司 | 一种内存初始化装置、方法及计算机系统 |
Also Published As
Publication number | Publication date |
---|---|
EP1934676B1 (en) | 2011-07-13 |
US20070061501A1 (en) | 2007-03-15 |
CN101379454B (zh) | 2012-09-05 |
WO2007026346A2 (en) | 2007-03-08 |
KR20080038437A (ko) | 2008-05-06 |
EP1934676A2 (en) | 2008-06-25 |
KR100971406B1 (ko) | 2010-07-21 |
ATE516550T1 (de) | 2011-07-15 |
WO2007026346A3 (en) | 2007-10-04 |
EP1934676A4 (en) | 2008-12-24 |
JP2009506420A (ja) | 2009-02-12 |
US7464193B2 (en) | 2008-12-09 |
JP4734413B2 (ja) | 2011-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101379454B (zh) | 配置闪存控制器的装置和方法 | |
US6058263A (en) | Interface hardware design using internal and external interfaces | |
EP0431641B1 (en) | Microprocessor and method for setting up its peripheral functions | |
CN100555259C (zh) | 具有多种操作模式的集成电路 | |
US7693596B2 (en) | System and method for configuring information handling system integrated circuits | |
US6034889A (en) | Electrically erasable and programmable non-volatile memory having a protectable zone and an electronic system including the memory | |
TWI516903B (zh) | 定相反及閘的電源開啟重設 | |
JPH05217034A (ja) | データを記憶し処理するためのデータ担体 | |
CN100524532C (zh) | 用于多用途eFuse宏的系统和方法 | |
CN101196819B (zh) | 一种片上系统芯片自适应启动设备的方法 | |
CN104076272A (zh) | 双主控jtag方法、电路及系统 | |
CN107430565A (zh) | 具有多个独立微控制器的低接脚微控制器装置 | |
CN100412893C (zh) | 存储卡 | |
US7305528B2 (en) | Automatically detecting types of external data flash devices | |
CN101189577B (zh) | 通过自动改变索引来访问配置寄存器的方法和装置 | |
US20080065789A1 (en) | Multi-purpose IO system | |
EP1043662B1 (en) | Apparatus and method for reconfiguring the pin assignments of one or more functional circuits in a microcontroller | |
CN106462551A (zh) | 用于为多处理器核心装置分配装置引脚所有权的装置及方法 | |
US6385073B1 (en) | Integrated circuit device with expandable nonvolatile memory | |
CN106560819A (zh) | 通过集成电路器件中的ip迁移来减小控制块尺寸 | |
US6944064B2 (en) | Memory unit having programmable device ID | |
CN102446132B (zh) | 一种模拟本地总线进行板级管理的方法和装置 | |
US20040236933A1 (en) | Simplified memory detection | |
JP2004259273A (ja) | 集積回路の動作モードを選択する方法および装置 | |
CN100505233C (zh) | 非易失性存储集成电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120905 Termination date: 20190823 |