CN101393370B - 电泳显示装置以及其制造方法 - Google Patents

电泳显示装置以及其制造方法 Download PDF

Info

Publication number
CN101393370B
CN101393370B CN2008102131755A CN200810213175A CN101393370B CN 101393370 B CN101393370 B CN 101393370B CN 2008102131755 A CN2008102131755 A CN 2008102131755A CN 200810213175 A CN200810213175 A CN 200810213175A CN 101393370 B CN101393370 B CN 101393370B
Authority
CN
China
Prior art keywords
semiconductor film
electrode
electrophoretic display
amorphous semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008102131755A
Other languages
English (en)
Other versions
CN101393370A (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101393370A publication Critical patent/CN101393370A/zh
Application granted granted Critical
Publication of CN101393370B publication Critical patent/CN101393370B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/16755—Substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/1679—Gaskets; Spacers; Sealing of cells; Filling or closing of cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/16757—Microcapsules

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Molecular Biology (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

本发明的目的在于提供具有电特性的可靠性高的薄膜晶体管、重量轻、且具有柔性的电泳显示装置。本发明的要旨在于：在栅电极上形成栅极绝缘膜，在栅极绝缘膜上形成用作沟道形成区域的微晶半导体膜，在微晶半导体膜上形成缓冲层，在缓冲层上形成一对源区域及漏区域，形成与源区域及漏区域接触的一对源电极及漏电极。该反交错型薄膜晶体管设置为被柔性衬底夹持，而在薄膜晶体管中设置有由像素电极电连接的电泳显示元件。电泳显示元件是被以覆盖像素电极的端部的方式设置的隔壁层围绕而设置在像素电极上的结构。

Description

电泳显示装置以及其制造方法
技术领域
本发明涉及一种具有电泳显示元件的显示装置以及其制造方法。其中电泳显示元件是如下元件：通过对夹持有分散在溶剂中的微粒子的电极施加电压，使该微粒子运动或旋转，而改变放射率来显示图像。本发明尤其涉及将使用微晶半导体形成沟道区域的薄膜晶体管(以下称为TFT)与电泳显示元件组合而形成的电泳显示装置以及其制造方法。
背景技术
近年来，电子纸(也称为数码纸或类纸显示(paper-like display))引人注目，并且其一部分已被实际应用。电子纸的最终目标形状是如下：像纸一样薄且可见度好，并且能够改写，而且即使关掉电源，也可以维持显示状态。
在电子纸的技术中，称为电泳方式的方式是如下方式：通过利用以电场促进微粒子的运动或旋转的现象来显示图像。在专利文件1中公开了电泳方式的电子纸(以下称为电泳显示装置)。根据专利文件1，作为控制每个像素中的电极之间的电压的开关元件，使用薄膜晶体管(TFT)。作为开关元件，使用由非晶半导体膜(非晶硅等)形成的薄膜晶体管、或由多晶半导体膜(低温多晶硅等)形成的薄膜晶体管等。另外，作为多晶半导体膜的形成方法，已知如下技术：用光学系统将脉冲振荡的受激准分子激光加工成线状，使用线状的激光束对非晶硅膜进行扫描、同时照射，由此进行结晶化。
[专利文献1]日本专利申请公开2006-251093号公报
在专利文件1中，由多晶半导体膜形成的薄膜晶体管的迁移率比由非晶半导体膜形成的薄膜晶体管的迁移率高两个数量级以上，而且具有在同一衬底上一体化地形成电泳显示装置的像素部和其外围的驱动电路的优点。但是，跟使用非晶半导体膜相比，当使用多晶半导体膜时，用于进行半导体膜的结晶化的工序复杂，由此有成品率降低且成本高的问题。
为了代替现有的使用纸的信息媒体，电子纸技术之一的电泳显示装置需要制造为像杂志或报纸那样能够折叠的大面积显示媒体。因此，将由有机半导体层形成的薄膜晶体管设置在柔性衬底上的结构虽然可以制造为能够折叠的大面积显示媒体，但是为了获得动态图像等的良好的显示，还需要改善迁移率等的电特性。
发明内容
鉴于上述问题，本发明的目的在于提供具有电特性高且可靠性高的薄膜晶体管、重量轻且具有柔软性的电泳显示装置以及其制造方法。
在具有反交错型薄膜晶体管的电泳显示装置的反交错型薄膜晶体管中，在栅电极上形成栅极绝缘膜，在栅极绝缘膜上形成用作沟道形成区域的微晶半导体膜(也称为半晶半导体膜)，在微晶半导体膜上形成缓冲层，在缓冲层上形成一对源区域及漏区域，形成与源区域及漏区域接触的一对源电极及漏电极。该反交错型薄膜晶体管被柔性衬底夹持而设置，而薄膜晶体管设置有由像素电极电连接的电泳显示元件。电泳显示元件是被覆盖像素电极的端部地设置的隔壁层围绕而设置在像素电极上的结构。
此外，源电极及漏电极的端部和源区域及漏区域的端部不一致，并在源电极及漏电极的端部的外侧形成源区域及漏区域的端部。源电极及漏电极的端部和源区域及漏区域的端部不一致，并在源电极及漏电极的端部的外侧形成源区域及漏区域的端部，因此源电极及漏电极的端部的距离变长，从而可以防止源电极及漏电极之间的漏电流及短路。另外，在源电极及漏电极以及源区域及漏区域的端部中没有集中电场，从而可以防止栅电极和源电极及漏电极之间的漏电流。
此外，缓冲层的一部分具有凹部，并且该凹部的侧面与源区域及漏区域的端部一致。由于缓冲层的一部分具有凹部而使源区域及漏区域之间的距离变长，因此可以减少源区域及漏区域之间产生的漏电流。
此外，在微晶半导体膜和源区域及漏区域之间形成有缓冲层。微晶半导体膜用作沟道形成区域。另外，缓冲层在防止微晶半导体膜的氧化的同时用作高电阻区域。在微晶半导体膜和源区域及漏区域之间形成有缓冲层，由此，本发明的薄膜晶体管的迁移率高，且漏电流少，而且耐压性高。
采用非晶半导体膜作为缓冲层。再者，优选采用包含氮、氢、卤素中的任何一种以上的非晶半导体膜。通过使非晶半导体膜包含氮、氢、卤素中的任何一种，可以减少包含在微晶半导体膜中的晶粒的氧化。
可以通过等离子体CVD法、溅射法等形成缓冲层。此外，在形成非晶半导体膜之后，通过对于非晶半导体膜的表面进行使用氮等离子体、氢等离子体、或卤素等离子体的处理，来可以使非晶半导体膜的表面氮化、氢化、或卤素化。
通过在微晶半导体膜的表面上设置缓冲层来可以减少包含在微晶半导体膜中的晶粒的氧化，因此可以减少薄膜晶体管的电特性的退化。
与多晶半导体膜不同，微晶半导体膜可以直接形成在衬底上。具体而言，可以将氢化硅作为原料气体并使用等离子体CVD装置来形成微晶半导体膜。通过上述方法制造的微晶半导体膜也包括在非晶半导体中含有0.5nm至20nm的晶粒的微晶半导体膜。因此，与使用多晶半导体膜的情况不同，不需要在形成半导体膜之后进行晶化工序。因此，可以缩减制造薄膜晶体管时的工序数，并且还可以提高电泳显示装置的成品率并抑制成本。此外，使用频率为1GHz以上的微波的等离子体具有高电子密度，从而容易离解原料气体的氢化硅。因此，与频率为几十MHz至几百MHz的微波等离子体CVD法相比，可以较容易制造微晶半导体膜，并可以提高成膜速度。因而，可以提高电泳显示装置的批量生产性。
此外，使用微晶半导体膜制造薄膜晶体管(TFT)，并且将该薄膜晶体管使用于像素部、驱动电路来制造电泳显示装置。使用微晶半导体膜的薄膜晶体管的迁移率为1cm2/V·sec至20cm2/V·sec，是使用非晶半导体膜的薄膜晶体管的2倍至20倍。因此可以将驱动电路的一部分或全部形成于与像素部相同的衬底上，来形成系统型面板(system on panel)。
此外，电泳显示装置包括电泳显示元件。另外，电泳显示装置还包括电泳显示元件被密封于衬底上的状态的面板、以及在该面板上安装有包括控制器的IC等的状态的模块。
注意，本说明书中的电泳显示装置是指使用如下电泳显示元件进行显示的装置：作为被衬底夹持的电泳显示元件，使用微胶囊方式、垂直型电泳方式、或水平型电泳方式中的任何一种。如下模块也都包括在电泳显示装置中：安装有连接器如FPC(柔性印刷衬底)、TAB(带式自动接合)胶带、或TCP(带载封装)的模块；TAB胶带及TCP的前端设置有印刷布线板的模块；或通过COG(玻璃覆晶)方式将IC(集成电路)直接安装在电泳显示元件中的模块。
根据本发明，可以提供具有电特性高且可靠性高的薄膜晶体管、重量轻且具有柔软性的电泳显示装置以及其制造方法。
附图说明
图1A至1C是示出电泳显示装置的制造工序的截面图；
图2A至2C是示出电泳显示装置的制造工序的截面图；
图3A和3B是示出电泳显示装置的制造工序的截面图；
图4是说明电泳显示装置的图；
图5A和5B是示出电泳显示装置中包括的像素的俯视图及其纵截面图；
图6A至6C是示出电泳显示装置的外观图；
图7A至7C是示出电泳显示装置的制造工序的截面图；
图8A和8B是示出电泳显示装置的制造工序的截面图；
图9A和9B是示出电泳显示装置的俯视图及其截面图；
图10A至10C是示出电泳显示装置的利用方式的图。
本发明的选择图为图5A和5B。
具体实施方式
下面，关于本发明的实施方式将参照附图给予说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是本发明可以以多个不同形式来实施，其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在本实施方式所记载的内容中。
实施方式1
在本实施方式中，参照图1A至图6C说明电泳显示装置的制造工序，尤其是具有薄膜晶体管的像素的制造工序。图1A至图3B是示出薄膜晶体管的制造工序的截面图，图4是说明电泳显示元件的图，图5A至图5B是示出在像素中的薄膜晶体管以及像素电极的连接区域的俯视图及其纵截面图。图6是示出电泳显示装置的外观的图。
具有微晶半导体膜的n沟道型薄膜晶体管更优选用于驱动电路，因为其迁移率高于具有微晶半导体膜的p沟道型薄膜晶体管的迁移率。优选使形成在相同衬底上的所有薄膜晶体管的极性为相同，以抑制工序数的增加。在此，使用n沟道型的薄膜晶体管而进行说明。
如图1A所示，在第一柔性衬底50上形成栅电极51。第一柔性衬底选自聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、聚碳酸酯(PC)、聚酰亚胺等，而其实用的厚度为10μm至200μm。当然，也可以设定为比此厚度厚，其对本发明的结构来说无关紧要。另外，在第一柔性衬底50及第二柔性衬底的表面上优选由无机绝缘材料形成厚度为10nm至200nm的阻挡层。另外，第二柔性衬底相当于相对衬底，之后该相对衬底与第一柔性衬底50一起夹持电泳显示元件，而至少具有透光性。阻挡层具有由AlOxN1-x(x＝0.01atomic％至20atomic％)或氮化硅形成的一层或多个层所构成的叠层结构。该氮化硅不包含氢，是通过高频溅射法以硅为靶子且使用氮且作为溅射气体来形成的。该无机绝缘材料致密地形成，它作为从外部环境侵入的水蒸气或有机物气体的阻挡层。形成阻挡层的目的在于防止电泳显示元件因水蒸气或有机物气体而退化。
注意，在本说明书中，第一、第二、第三、至第N(N是自然数)的用语是为了避免结构要素的混淆而表示，而不是用来限制个数的。
栅电极51可以使用钛、钼、铬、钽、钨、铝等的已知的金属材料，但是优选通过丝网印刷法、辊式涂布法由包含金属材料的导电膏形成为预定形状。由导电膏形成为预定图案而干燥后，以100℃至200℃使它固化而获得1μm至5μm的厚度。
此外，栅电极51也可以以如下方法形成：在第一柔性衬底50上形成导电膜，在该导电膜上通过喷墨法形成掩模，使用该掩模对导电膜进行蚀刻；或者，通过喷墨法喷出银、金、铜等的导电膏并进行焙烧而形成即可。
注意，因为在栅电极51上形成半导体膜及布线，所以其端部优选加工为锥形形状，以便防止断开。此外，虽然未图示，但可以通过该工序同时形成连接到栅电极的布线。
其次，在栅电极51上按顺序形成栅极绝缘膜52、微晶半导体膜53、缓冲层54、以及添加有赋予一导电型的杂质的半导体膜55。其次，在添加有赋予一导电型的杂质的半导体膜55上形成掩模56。注意，优选至少连续形成栅极绝缘膜52、微晶半导体膜53及缓冲层54。再者，优选连续形成栅极绝缘膜52、微晶半导体膜53、缓冲层54以及添加有赋予一导电型的杂质的半导体膜55。通过在不接触大气的状态下至少连续形成栅极绝缘膜52、微晶半导体膜53、及缓冲层54，可以形成各个叠层界面而不被大气成分及悬浮在大气中的污染杂质元素污染，因此可以减少薄膜晶体管特性的不均匀。
栅极绝缘膜52可以适用将丙烯酸树脂、聚酰亚胺树脂、聚酰胺树脂、苯氧基树脂、非芳香族多功能异氰酸酯、蜜胺树脂等添加到有机溶剂的的有机绝缘材料，而可以形成为0.1μm至3μm的厚度。注意，栅极绝缘膜52不局限于有机绝缘材料，可以使用通过涂敷法形成的氧化硅膜。另外，还可以通过CVD法或溅射法等，在柔性衬底可耐受的温度范围内(200℃至300℃)，形成氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜作为栅极绝缘膜52。
在此，氧氮化硅膜是指具有如下组成的膜：氧的含有量比氮的含有量多，并且在采用卢瑟福背散射光谱学法(RBS：Rutherford BackscatteringSpectrometry)以及氢前方散射法(HFS：Hydrogen Forward Scattering)检测时，其各个组成的浓度范围分别为如下：包含55原子％至70原子％的氧，包含0.5原子％至15原子％的氮，包含25原子％至35原子％的硅，包含0.1原子％至10原子％的氢。此外，氮氧化硅膜是指具有如下组成的膜：氮的含有量比氧的含有量多，其各个组成的浓度范围分别为如下：包含5原子％至30原子％的氧，包含20原子％至55原子％的氮，包含25原子％至35原子％的硅，包含10原子％至30原子％的氢。注意，在构成氧氮化硅或氮氧化硅的原子的总和为100原子％时，氮、氧、硅及氢的含有比率包括在上述范围内。
微晶半导体膜53是指包括具有非晶体和结晶结构(包括单晶、多晶)之间的中间结构的半导体的膜。该半导体为具有在自由能方面上很稳定的第三状态的半导体，并且具有短程有序且具有晶格畸变的结晶，其粒径可以以0.5nm至20nm分散在非单晶半导体膜中而存在。在微晶半导体的典型例子的微晶硅中，其拉曼光谱转移到比呈现单晶硅的520.6cm-1低波数一侧。即，微晶硅的拉曼光谱的峰值位于481cm-1以上520.6cm-1以下的范围。此外，包含有至少1原子％或更多的氢或卤素，以便终止悬空键。再者，可以通过将氦、氩、氪、氖等的稀有气体元素包含在微晶半导体膜中而进一步促进晶格畸变来提高稳定性以获得良好的微晶半导体膜。关于这种微晶半导体膜的记述例如公开在美国专利文件4,409,134号中。
可以通过使用频率为几十MHz至几百MHz的高频率等离子体CVD法、或频率为1GHz以上的微波等离子体CVD装置，以150℃至300℃左右的成膜温度来形成该微晶半导体膜。当在耐热温度为200℃至300℃左右的柔性衬底上形成时，该微晶半导体膜是优选的半导体膜。代表性地，微晶半导体膜可以使用氢稀释SiH4、Si2H6等的氢化硅形成。另外，除了使用氢化硅及氢之外，还可以使用选自氦、氩、氪、氖中的一种或多种稀有气体元素进行稀释来形成微晶半导体膜。将氢的流量比设定为此时的氢化硅的5倍以上200倍以下，优选设定为50倍以上150倍以下，更优选为100倍。注意，也可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等代替氢化硅。
此外，由于当有意性地不添加用于价电子控制的杂质元素时，微晶半导体膜呈现弱n型导电性，因此可以通过在形成膜的同时或形成膜之后对于用作薄膜晶体管的沟道形成区域的微晶半导体膜添加赋予p型的杂质元素，来控制阈值。作为赋予p型的杂质元素的典型，可举出硼，优选将B2H6、BF3等的杂质气体以1ppm至1000ppm的比例，优选以1ppm至100ppm的比例混入到氢化硅。而且，硼的浓度例如优选为1×1014atoms/cm3至6×1016atoms/cm3。
此外，微晶半导体膜的氧浓度为1×1019cm-3以下，优选为5×1018cm-3以下，且氮及碳的浓度分别为5×1018cm-3以下，优选为1×1018cm-3以下。通过降低混入到微晶半导体膜中的氧、氮、及碳的浓度，可以防止微晶半导体膜的n型化。
微晶半导体膜53以厚于0nm且200nm以下的厚度，优选以1nm以上100nm以下的厚度，更优选以5nm以上50nm以下的厚度形成。微晶半导体膜53用作后面形成的薄膜晶体管的沟道形成区域。通过以5nm以上50nm以下的范围内的厚度形成微晶半导体膜53，可以使后面形成的薄膜晶体管成为完全耗尽型。此外，因为微晶半导体膜53的成膜速度比非晶半导体膜慢，即为非晶半导体膜的成膜速度的1/10至1/100，所以通过减薄膜厚度，可以提高生产率。此外，由于微晶半导体膜由微晶构成，所以微晶半导体膜的电阻值低于非晶半导体膜的电阻值。因此，在使用微晶半导体膜的薄膜晶体管中，示出电流电压特性的曲线的上升部分的倾斜为陡峭，而且作为开关元件的响应性优越，可以进行高速工作。此外，通过使用微晶半导体膜作为薄膜晶体管的沟道形成区域，可以抑制薄膜晶体管的阈值变动。因此，可以制造电特性的不均匀少的电泳显示装置。
另外，微晶半导体膜的迁移率比非晶半导体膜的迁移率高。即不需要像多晶半导体膜那样以600℃左右的高温度进行结晶化处理，而可以获得电特性高的半导体膜。因此，优选用作为在柔性衬底上形成的电泳显示元件的开关，通过使用由微晶半导体膜形成沟道形成区域的薄膜晶体管，可以缩小沟道形成区域的面积，即薄膜晶体管的面积。
可以通过使用SiH4、SiH6等的氢化硅并采用等离子体CVD法形成缓冲层54。另外，与微晶半导体膜同样，缓冲层54可以以150℃至300℃左右的成膜温度形成，其是适合形成在耐热温度为200℃至300℃左右的柔性衬底上的层。此外，可以对上述氢化硅使用选自氦、氩、氪、氖中的一种或多种的稀有气体元素进行稀释来形成非晶半导体膜。通过使用其流量为氢化硅的流量的1倍以上20倍以下，优选为1倍以上10倍以下，更优选为1倍以上5倍以下的氢，可以形成包含氢的非晶半导体膜。此外，通过使用上述氢化硅和氮或氨，可以形成包含氮的非晶半导体膜。另外，通过使用上述氢化硅和包含氟、氯、溴、或碘的气体(F2、Cl2、Br2、I2、HF、HCl、HBr、HI等)，可以形成包含氟、氯、溴、或碘的非晶半导体膜。注意，可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等代替氢化硅。
此外，作为缓冲层54，可以将非晶半导体用作靶子使用氢或稀有气体进行溅射来形成非晶半导体膜。此时，通过将氨、氮、或N2O包含在气氛中，可以形成含有氮的非晶半导体膜。另外，通过将含有氟、氯、溴、或碘的气体(F2、Cl2、Br2、I2、HF、HCl、HBr、HI等)包含在气氛中，可以形成含有氟、氯、溴、或碘的非晶半导体膜。
此外，作为缓冲层54，也可以在微晶半导体膜53的表面上采用等离子体CVD法或溅射法形成非晶半导体膜，然后也可以对非晶半导体膜的表面进行使用氢等离子体、氮等离子体、或卤等离子体的处理，来使非晶半导体膜表面氢化、氮化、或卤化。或者，对非晶半导体膜的表面进行使用氦等离子体、氖等离子体、氩等离子体、氪等离子体等的处理。
优选使用不包含晶粒的非晶半导体膜形成缓冲层54。因此，在采用频率为几十MHz至几百MHz的高频等离子体CVD法、或微波等离子体CVD法形成非晶半导体膜的情况下，优选将成膜条件控制得使形成的非晶半导体膜不包含晶粒。
缓冲层54的一部分有时会在后面的源区域及漏区域的形成过程中被蚀刻，从而缓冲层54优选以那时其一部分残留的厚度来形成。典型地，被蚀刻后残留的部分的厚度优选形成为10nm以上100nm以下。
注意，缓冲层54优选不添加有赋予一导电型的杂质如磷、硼等。尤其是，优选不使用来控制阈值而包含在微晶半导体膜中的硼、或包含在添加有赋予一导电型的杂质的半导体膜中的磷混入到缓冲层54中。结果，通过消除PN结所导致的漏电流的产生区域，可以实现漏电流的减少。此外，通过在添加有赋予一导电型的杂质的半导体膜和微晶半导体膜之间形成不添加有赋予一导电型的杂质如磷、硼等的非晶半导体膜，可以防止分别包含在微晶半导体膜和源区域及漏区域中的杂质扩散。
通过在微晶半导体层53的表面上形成非晶半导体膜，而形成包含氢、氮、或卤素的非晶半导体膜，来可以防止包含在微晶半导体膜53的晶粒表面的自然氧化。尤其是，在非晶半导体和微晶粒相接触的区域中，因晶格畸变而容易产生裂缝。当该裂缝与氧接触时会产生晶粒的氧化，并形成氧化硅。然而，通过在微晶半导体膜53的表面上形成缓冲层，可以防止微晶粒的氧化。此外，通过形成缓冲层，可以防止当后面形成源区域及漏区域时产生的蚀刻残渣混入到微晶半导体膜中。
此外，由于使用非晶半导体膜或者包含氢、氮、或卤素的非晶半导体膜形成缓冲层54，因此非晶半导体膜的能隙比微晶半导体膜的能隙大(非晶半导体膜的能隙为1.6eV以上1.8eV以下，而微晶半导体膜的能隙为1.1eV以上1.5eV以下)，并且电阻高，迁移率低，即为微晶半导体膜的1/5至1/10。由此，在后面形成的薄膜晶体管中，形成在源区域及漏区域和微晶半导体膜之间的缓冲层用作高电阻区域，而微晶半导体膜用作沟道形成区域。因此，可以减少薄膜晶体管的截止电流。当将该薄膜晶体管用作电泳显示装置的开关元件时，可以提高电泳显示装置的对比度。
在形成n沟道型薄膜晶体管的情况下，对于添加有赋予一导电型的杂质的半导体膜55，添加磷作为典型杂质元素，即对于氢化硅添加PH3等的杂质气体即可。此外，在形成p沟道型薄膜晶体管的情况下，添加硼作为典型杂质元素即可，即对于氢化硅添加B2H6等的杂质气体即可。可以使用微晶半导体或非晶半导体形成添加有赋予一导电型的杂质的半导体膜55。将添加有赋予一导电型的杂质的半导体膜55形成为2nm以上50nm以下。通过减薄添加有赋予一导电型的杂质的半导体膜的膜厚度，可以提高生产率。注意，半导体膜55后面成为用作薄膜晶体管的源区域及漏区域。
通过光刻技术或喷墨法来形成掩模56。
其次，使用掩模将微晶半导体膜53、缓冲层54、及添加有赋予导电型的杂质的半导体膜55蚀刻而分离，如图1B所示，形成微晶半导体膜61、缓冲层62、及添加有赋予导电型的杂质的半导体膜63。然后，去除掩模56。
其次，如图1B所示，在添加有赋予导电型的杂质的半导体膜63及栅极绝缘膜52上形成导电膜65，在导电膜65上形成掩模66A。
导电膜65优选使用如下材料以单层或叠层来形成：铝；铜；添加有提高耐热性的元素诸如硅、钛、钕、钪、钼等或添加有防止小丘的元素的铝合金。此外，也可以是接触于添加有赋予一导电型的杂质的半导体膜一侧的膜由钛、钽、钼、钨或上述元素的氮化物来形成，由铝或铝合金形成的层层叠于其上来形成的叠层结构。再者，也可以是由钛、钽、钼、钨或上述元素的氮化物夹有铝或铝合金的上面及下面的叠层结构。
导电膜65通过溅射法或真空蒸镀法来形成。此外，导电膜65可以使用钛、钼、铬、钽、钨、铝等的已知的金属材料，但是也可以通过丝网印刷法、辊式涂布法由包含金属材料的导电膏来形成。另外，也可以通过喷墨法等将导电膏喷出为所希望的形状并进行焙烧而形成。
掩模66A通过使用灰度色调掩模或半色调掩模等的多级灰度掩模的光刻技术形成。
其次，使用掩模66A将导电膜65蚀刻而分离，如图1C所示，形成导电膜71。
其次，对掩模66A进行灰化。其结果，由抗蚀剂形成的掩模66A的面积缩小，并其厚度减薄。在此，膜厚度薄的区域的掩模66A(重叠于栅电极51的一部分的区域)被去除，如图2A所示，可以形成被分离的抗蚀剂掩模66B。
其次，如图2B所示，使用掩模66B蚀刻导电膜71的一部分而形成源电极及漏电极75。在此，使用掩模66B对导电膜71进行湿法蚀刻，而使导电膜71的端部选择性地被蚀刻。接着，如图2B所示，使用掩模66B将添加有赋予导电型的杂质的半导体膜63及缓冲层62蚀刻，形成源区域及漏区域72、缓冲层73。在此，通过干蚀刻对添加有赋予导电型的杂质的半导体膜63及缓冲层62进行各向异性蚀刻，可以形成其面积与掩模66B相同的源区域及漏区域72。此外，缓冲层73只有一部分被蚀刻，它覆盖微晶半导体膜61的表面。
结果，可以使形成的源电极及漏电极75的面积比导电膜71的面积小。源电极及漏电极75的端部和源区域及漏区域72的端部不一致而偏离，在源电极及漏电极75的端部的外侧形成源区域及漏区域72的端部的大部分。换言之，成为源区域及漏区域72的表面的一部分接触于源电极及漏电极75，而源区域及漏区域的其他部分不接触于源电极及漏电极的结构。然后，去除掩模66。此外，源电极或漏电极中的一方还用作源极布线或漏极布线。
如图2B所示，源电极及漏电极75的端部和源区域及漏区域72的端部不一致，成为偏离的形状，这使源电极及漏电极75的端部之间的距离远离，而可以防止源电极及漏电极之间的漏电流和短路。此外，由于源电极及漏电极75的端部和源区域及漏区域72的端部不一致而成为偏离的形状，所以电场不集中在源电极及漏电极75以及源区域及漏区域72的端部，所以可以防止栅电极51和源电极及漏电极75之间的漏电流。因此，可以制造可靠性高且耐压性高的薄膜晶体管。
通过以上工序，可以形成沟道蚀刻型的薄膜晶体管74。
在本实施方式所示的薄膜晶体管中，在栅电极上层叠有栅极绝缘膜、微晶半导体膜、缓冲层、源区域及漏区域、源电极及漏电极，并且缓冲层覆盖用作沟道形成区域的微晶半导体膜的表面。此外，在缓冲层的一部分中形成有凹部(沟槽)，该凹部以外的区域被源区域及漏区域覆盖。就是说，由于源区域及漏区域的距离因形成在缓冲层的凹部而变长，因此可以减少源区域及漏区域之间的漏电流。此外，因为通过蚀刻缓冲层的一部分形成凹部，所以可以去除在源区域及漏区域的形成工序中产生的蚀刻残渣。从而可以避免在源区域及漏区域中介于残渣而产生漏电流(寄生沟道)。
另外，在用作沟道形成区域的微晶半导体膜和源区域及漏区域之间形成有缓冲层。此外，微晶半导体膜的表面被缓冲层覆盖。由于使用高电阻形成的缓冲层延伸到微晶半导体膜和源区域及漏区域之间，所以可以减少在薄膜晶体管中产生的漏电流，并可以减少因施加高电压而发生的退化。另外，因为在微晶半导体膜的表面上形成有由氢终结表面的非晶半导体膜作为缓冲层，所以可以防止微晶半导体膜的氧化，并可以防止在源区域及漏区域的形成工序中产生的蚀刻残渣混入到微晶半导体膜中。由此，成为电特性高且耐压性优良的薄膜晶体管。
此外，通过将源电极及漏电极的端部和源区域及漏区域的端部形成为不一致而偏离，使源电极及漏电极的端部的距离远离，从而可以防止源电极及漏电极之间的漏电流和短路。
此外，在上述的图2A及图2B中示出了在将一部分具有凹部(沟槽)的缓冲层73形成后，进行使源电极的端部和漏电极的端部的距离变长的蚀刻的例子，但是不局限于此。例如，也可以采用如下工序顺序：将导电膜65蚀刻而分离，并在将添加有赋予导电型的杂质的半导体膜63露出后，进行使源电极的端部及漏电极的端部的距离变长的蚀刻。然后，使用掩模66蚀刻半导体膜63而分离源区域及漏区域72，接着在缓冲层的一部分中形成凹部(沟槽)。
其次，如图2C所示，在源电极及漏电极75、源区域及漏区域72、缓冲层73、及栅极绝缘膜52上形成层间绝缘膜76。层间绝缘膜76可以与栅极绝缘膜52同样地形成。例如，可以适用将丙烯酸树脂、聚酰亚胺树脂、聚酰胺树脂、苯氧基树脂、非芳香族多功能异氰酸酯、蜜胺树脂等添加到有机溶剂的有机绝缘材料，在将有机绝缘材料干燥之后以100℃至200℃对其进行固化，而形成1μm至5μm的厚度。此外，层间绝缘层76不局限于有机绝缘材料，可以使用通过涂敷法形成的氧化硅膜。另外，作为层间绝缘膜76，可以通过CVD法或溅射法等，在柔性衬底可耐受的温度范围内(200℃至300℃)，形成氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜。注意，在层间绝缘层76的表面形成有凹凸的情况下，优选进行其表面的平坦化，因此当在其表面形成像素电极时可以使覆盖率良好。此外，该平坦化处理可以在形成绝缘膜并对其进行蚀刻等之后通过回蚀法或化学机械抛光法(CMP法)等来进行。
其次，如图3A所示，在层间绝缘层76中形成接触孔。此外，也可以以通过丝网印刷法预先将层间绝缘层76形成为具有接触孔的形状的方式来形成接触孔。另外，在该接触孔中形成与源电极或漏电极接触的像素电极77。像素电极77不一定需要具有透光性，由导电碳膏、导电银膏、导电铜膏、导电镍来形成。
然后，如图3B所示，覆盖像素电极77的周围部，并覆盖像素电极77的端部来形成隔壁层78。隔壁层78用来分开设置有薄膜晶体管的每个像素。隔壁层78所使用的绝缘体材料及形成方法可以与其他绝缘体层相同，优选将碳黑或黑色颜料分散在隔壁层78。通过使相邻像素分成为上述结构来可以不产生串扰，并通过附加像液晶显示装置等具有的黑条纹(black stripe)功能可以进行清晰的图像显示。此外，将隔壁层78设置为围绕像素电极77的端部，因此当将电泳显示装置弯曲而使用时可以降低在像素电极和相对电极之间发生的电短路。至于开口部的面积，可以适当地决定，然而优选将其面积设为当使构成电泳显示元件的微粒子在各个像素电极上运动或旋转时为可以识别图像的大小，例如优选为100×400μm。
注意，本实施方式所说明的电泳显示元件是指以填充在微胶囊的电泳材料来显示图像的微胶囊方式的电泳显示元件。此外，只要是可应用于电泳方式的显示装置的电泳显示元件就可以用于本发明，本发明可使用垂直型电泳方式和水平型电泳方式中的任何一种的显示元件。
填充在微胶囊的电泳材料将参照图4进行说明。微胶囊方式的电泳显示元件是使用直径为80μm左右的微胶囊406进行显示的元件，该微胶囊406中密封有透明液体、带正电的白色微粒子401和带负电的黑色微粒子402。在夹持微胶囊406的电极之间产生电场，而使白色微粒子401和黑色微粒子402移动到相反的方向。如图4所示，若在相对电极403和像素电极404、像素电极405之间施加正或负电场，则在表面上出现白色或黑色的微粒子，白色微粒子401的外光反射率高于黑色微粒子402的外光反射率，因此可通过改变外光的反射量来显示白色或黑色。
如图3B所示，电泳显示元件79通过在围绕隔壁层78的像素电极77上以辊涂法、印刷法、或喷射法等形成包括电泳显示元件79的层而形成。然后，如图3B所示，其上固定有形成有由透明导电膜形成的相对电极80的第二柔性衬底81。注意，为了提高隔壁层78和像素电极的固定强度，也可以在隔壁层78的上表面等预先设置粘接剂等。另外，如果需要，还可以另外使用控制包括电泳显示元件79的层的厚度的孔隙材料(圆珠型隔离物、柱状隔离物、纤维等)。本发明的电泳显示装置可以以如下方法显示图像：在将相对电极80的电位固定于恒定值的状态下，以连接到像素电极77的薄膜晶体管的开关操作来施加正或负的电压，该正或负的电压作用于电泳显示元件79的微胶囊，而使带负电或带正电的有色粒子偏析到一侧。此外，通过在相对电极80和第二柔性衬底81之间设置颜色滤光片，可以进行彩色显示。
本发明使用由微晶半导体膜形成的薄膜晶体管作为像素的开关元件。微晶半导体膜的迁移度等的电特性比非晶半导体膜的好，尤其还可以用作为构成供应扫描信号的扫描线驱动电路的薄膜晶体管。
此外，图5A是说明像素部的结构的纵截面图，图5B示出俯视图。在微胶囊中内置带电粒子的电泳显示元件506设置在第一柔性衬底501和第二衬底502之间，并由反交错型薄膜晶体管503、连接到各个薄膜晶体管的像素电极504、与反交错型薄膜晶体管503和像素电极504相对的相对电极505夹持。注意，图5A所示的纵截面图的详细结构与参照图1A至图3B进行说明的制造工序的结构相同。此外，图5A所示的纵截面图对应于图5B所示的俯视图的I-J线。
图5B所示的俯视图示出了本发明的电泳显示装置中的像素。图5B示出了扫描线551、信号线552、半导体层553、漏电极554、接触孔555、像素电极556、隔壁层557、以及电容器线558的位置关系。在图5B中，扫描线551在重叠于半导体层553的区域中用作薄膜晶体管的栅电极。此外，从信号线552延伸到半导体层553，并重叠于半导体层553的区域用作源电极。另外，如在图1A至图3B中所说明的那样，微晶半导体膜及缓冲层重叠设置的层就是半导体层。注意，在图5B中说明的薄膜晶体管的源电极及漏电极的标记不是为了限于一方用作薄膜晶体管的源极，另一方用作薄膜晶体管的漏极，而是为了区别而分别使用。因此，连接到信号线552的一侧称作源电极，而连接到像素电极556的一侧称作漏电极。此外，设置为隔离各个像素的隔壁层557的内侧设置有像素电极556。换言之，在像素电极556的端部之上设置隔壁层557，像素电极556设置为被隔壁层557围绕。此外，电容器线558设置在像素电极556的下层，该电容器线558具有形成用于保持从信号线552输入的信号的电容的功能。
接着，下面示出本发明的电泳显示装置的显示面板的外观。
图6A示出一种显示面板的方式，其中只信号线驱动电路6013另行形成且该信号线驱动电路6013与形成在衬底6011上的像素部6012连接。像素部6012及扫描线驱动电路6014由使用微晶半导体膜的薄膜晶体管来形成。通过采用比可获得使用微晶半导体膜的薄膜晶体管高的迁移率的晶体管形成信号线驱动电路，可以使被要求比扫描线驱动电路高的驱动频率的信号线驱动电路的工作稳定。注意，信号线驱动电路6013也可以利用使用单晶半导体的晶体管、使用多晶半导体的薄膜晶体管、或使用SOI的晶体管。对于像素部6012、信号线驱动电路6013、扫描线驱动电路6014分别通过FPC6015供给电源电位、各种信号等。
此外，信号线驱动电路及扫描线驱动电路也可以都形成在与像素部相同的衬底上。
另外，在另行形成驱动电路的情况下，不一定需要将形成有驱动电路的衬底贴附在形成有像素部的衬底上，例如也可以贴附在FPC上。图6B示出一种液晶显示装置面板的方式，其中只信号线驱动电路6023另行形成，且该信号线驱动电路6023与形成在衬底6021上的像素部6022及扫描线驱动电路6024连接。像素部6022及扫描线驱动电路6024由使用微晶半导体膜的薄膜晶体管来形成。信号线驱动电路6023通过FPC6025与像素部6022连接。对于像素部6022、信号线驱动电路6023、扫描线驱动电路6024分别通过FPC6025供给电源电位、各种信号等。
此外，也可以采用使用微晶半导体膜的晶体管只将信号线驱动电路的一部分或扫描线驱动电路的一部分形成在与像素部相同的衬底上，并且另行形成其他部分并使该其他部分电连接到像素部。图6C示出一种液晶显示装置面板的方式，将信号线驱动电路所具有的模拟开关6033a形成在与像素部6032、扫描线驱动电路6034相同的衬底6031上，并且将信号线驱动电路所具有的移位寄存器6033b另行形成在不同的衬底上并彼此贴合。像素部6032及扫描线驱动电路6034由使用微晶半导体膜的薄膜晶体管来形成。信号线驱动电路所具有的移位寄存器6033b通过FPC6035与像素部6032连接。对于像素部6032、信号线驱动电路、扫描线驱动电路6034分别通过FPC6035供给电源电位、各种信号等。
如图6A至6C所示，在本发明的电泳显示装置中，可以采用使用微晶半导体膜的薄膜晶体管将驱动电路的一部分或全部形成在与像素部相同的衬底上。
注意，对于另行形成的衬底的连接方法没有特别的限制，可以采用已知的COG方法、引线键合方法、或TAB方法等。此外，若是能够电连接，则连接位置不局限于图6A至6C所示的位置。另外，也可以另行形成控制器、CPU、存储器等并连接。
注意，用于本发明的信号线驱动电路不局限于只有移位寄存器和模拟开关的方式。除了移位寄存器和模拟开关之外，也可以具有其他电路如缓冲器、电平转移器、源极跟随器等。此外，不一定必须设置移位寄存器和模拟开关，例如既可以使用如译码器电路那样的能够选择信号线的其他电路代替移位寄存器，又可以使用锁存器等代替模拟开关。
如上所说明，可以形成具有包括微晶半导体膜的沟道蚀刻型的薄膜晶体管的电泳显示装置。该沟道蚀刻型的薄膜晶体管的制造工序数量少，所以可以降低成本。此外，其由微晶半导体膜构成沟道形成区域，因此可以获得1cm2/V·sec至20cm2/V·sec的场效应迁移率。由此，该薄膜晶体管可以用作为像素的开关元件，还可以用作为形成扫描线(栅极线)侧的驱动电路的元件。
根据本实施方式，可以制造具有电特性的可靠性高的薄膜晶体管的电泳显示装置。
实施方式2
在本实施方式中，将参照图7A至8B说明与在实施方式1所示的电泳显示装置的制造工序不同的制造工序。
首先，在支撑衬底701上形成钼膜702。作为支撑衬底701可以使用玻璃衬底、陶瓷衬底、石英衬底。本实施方式采用玻璃衬底。此外，作为钼膜702，使用通过溅射法形成的30nm至200nm的钼膜。由于在溅射法中有时需要固定衬底，所以容易发生衬底边缘附近的钼膜的厚度不均匀。因此，优选通过干蚀刻去除边缘附近的钼膜。
接着，对钼膜702的表面进行氧化来形成氧化钼膜703。作为氧化钼膜703的形成方法，既可以通过纯水或臭氧水使钼膜的表面氧化，又可以通过氧等离子体进行氧化。此外，也可以在含氧的气氛下进行加热来形成氧化钼膜703。
接着，在氧化钼膜703上形成绝缘层704。作为绝缘层704，使用氧化硅膜、氮化硅膜或氧氮化硅膜(Si0xNy)等的绝缘膜。作为绝缘层704的典型实例，采用了将通过PCVD法使用SiH4、NH3及N2O作为反应气体形成的厚度为50nm至100nm的氮氧化硅膜以及使用SiH4及N2O作为反应气体形成的厚度为100nm至150nm的氧氮化硅膜层叠在一起而形成的双层结构。图7A是完成上述工序之后的截面工序图。注意，在本说明书中，钼膜702及氧化钼膜的叠层称作剥离层。
接着，如上实施方式1所说明，在绝缘层704上形成反交错型薄膜晶体管705。具体地说，如在实施方式1所说明的那样，按顺序层叠形成栅电极、栅极绝缘膜、微晶半导体膜、缓冲层、源区域及漏区域、以及源电极及漏电极。
接着，在薄膜晶体管705上形成层间绝缘层706。此外，层间绝缘层706可以适用将丙烯酸树脂、聚酰亚胺树脂、聚酰胺树脂、苯氧基树脂、非芳香族多功能异氰酸酯、密胺树脂等添加到有机溶剂的有机绝缘材料，在将该有机绝缘材料干燥之后以100℃至200℃对其进行固化，而形成1μm至5μm的厚度。另外，层间绝缘层706不局限于有机绝缘材料，可以使用通过涂敷法形成的氧化硅膜。此外，作为层间绝缘层706，也可以通过CVD法或溅射法等，在柔性衬底可耐受的温度范围内(200℃至300℃)，形成氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜。注意，在层间绝缘层706的表面形成有凹凸的情况下，优选进行其表面的平坦化，这样当在其表面形成像素电极时可以使覆盖率良好。此外，该平坦化处理可以在形成绝缘膜并对其进行蚀刻之后通过回蚀法或化学机械抛光法(CMP法)等来进行。另外，在本实施方式中，薄膜晶体管705及层间绝缘层706的形成可以使用玻璃衬底等的支撑衬底。因此，与实施方式1不同，本实施方式可以在使用耐热温度低于玻璃衬底的柔性衬底时受到限制的高温下形成膜。图7B是完成上述工序之后的截面工序图。
接着，使用已知的光刻技术进行图形化来选择性地去除层间绝缘层706，来形成达到源电极或漏电极的接触孔。然后，在该接触孔中形成与源电极或漏电极接触的像素电极707。
接着，以覆盖像素电极707的周围部，并覆盖像素电极707的端部的方式来形成隔壁层708。隔壁层708用来分开设置有薄膜晶体管的每个像素。隔壁层708所使用的绝缘体材料及形成方法可以与其他绝缘体层相同，优选将碳黑或黑色颜料分散在隔壁层708。通过使相邻像素分成为上述结构来可以不产生串扰，并通过附加像液晶显示装置等具有的黑条纹(black stripe)功能可以进行清晰的图像显示。此外，将隔壁层708设置为围绕像素电极707的端部，因此在将电泳显示装置弯曲而使用时可以降低在像素电极和相对电极之间发生的电短路。至于开口部的面积，可以适当地决定，然而优选将其面积设为当使构成电泳显示元件的微粒子在各个像素电极上运动或旋转时为可以识别图像的大小，例如优选为100×400μm。
注意，本实施方式所说明的电泳显示元件是指以填充在微胶囊的电泳材料来显示图像的微胶囊方式的电泳显示元件。此外，只要是可应用于电泳方式的显示装置的电泳显示元件就可以用于本发明，本发明可使用垂直型电泳方式和水平型电泳方式中的任何一种的显示元件。
接着，通过在被隔壁层708围绕的像素电极707上以辊涂法、印刷法、或喷射法等形成包括电泳显示元件709的层来形成电泳显示元件709。然后，在其上固定形成有由透明导电膜形成的相对电极710的第一柔性衬底711。注意，为了提高隔壁层708和像素电极的固定强度，可以在隔壁层708的上表面等预先设置粘接剂等。另外，如果需要，还可以另外使用控制包括电泳显示元件709的层的厚度的孔隙材料(圆珠型隔离物、柱状隔离物、纤维等)。图7C是完成上述工序之后的截面工序图。本发明的电泳显示装置可以以如下方法显示图像：将相对电极710的电位固定于恒定值的状态下，以连接到像素电极707的薄膜晶体管的开关操作来施加正或负的电压，该正或负的电压作用于电泳显示元件709的微胶囊，而使带负电或带正电的有色粒子偏析到一侧。
接着，从钼膜702、氧化钼膜703、以及支撑衬底702剥离薄膜晶体管705、层间绝缘层706、像素电极707、隔壁层708、电泳显示元件709、相对电极710以及第一柔性衬底711。图8A是示出在氧化钼膜703和绝缘层704的界面进行分离的情况的图。
由于钼膜有脆弱性，所以与其他金属相比用较小力就可以进行剥离。图8A示出在氧化钼膜703和绝缘层704的界面进行分离的情况，但是，只要不使薄膜晶体管损坏，即只要在从绝缘层704到支撑衬底701之间，就对于进行分离的部分没有特别的限制。从而，可以在钼膜或氧化钼膜中进行分离，也可以在支撑衬底和钼膜的界面或薄膜晶体管和绝缘层的界面进行分离。
另外，作为剥离层，除了钼膜及氧化钼膜的叠层以外，还可以由如下材料构成的单层或叠层来形成：由选自钨、钛、钽、铌、镍、钴、锆、锌、钌、铑、钯、锇、铱及硅中的元素；或者含有该元素作为其主要成分的合金材料；或者含有该元素作为其主要成分的化合物材料的层。另外，从支撑衬底的转置工序可以使用物理方法，即指的是力学方法或机械方法，就是使某种力学能量(机械能量)变化的方法来施加机械性力量(例如，用人的手或夹握工具剥下的处理，或者使滚筒转动而进行分离的处理)。此时，若在支撑衬底上的第一柔性衬底的表面上设置可通过光或热而剥离的粘结薄片，则更容易进行剥离。
接着，如图8B所示，为了增加电泳显示装置的机械强度，使用粘合层712将第二柔性衬底713固定在剥离的表面上。另外，第二柔性衬底713和第一柔性衬底711优选使用具有相同的热膨胀系数的材料，以便与温度变化无关地保持衬底之间的间隔。通过如上工序，将支撑衬底上的元件可以转移到第二柔性衬底713。此外，转移的意思是将在某个衬底上形成的元件(包括形成中的元件)转移到另外的衬底上。
通过上述工序，由包括微晶半导体膜的薄膜晶体管来可以制造电泳显示装置。在采用使用钼膜的本实施方式的剥离法的情况下，虽然将设置成围绕像素电极的隔壁层粘合而固定在相对电极的电泳显示元件的紧密性低，但是在采用使用钼膜的本实施方式的剥离法的情况下，可以在钼膜附近(本实施方式中在氧化钼膜703和绝缘层704的界面)进行剥离。
本实施方式可以与其他实施方式所记载的结构组合来实施。
实施方式3
在本实施方式中，参照图9A和9B说明本发明的电泳显示装置的外观及截面。图9A和9B是电泳显示装置的图，其中在与第二柔性衬底4006之间使用密封材料4005密封具有在第一柔性衬底4001上形成的微晶半导体膜的薄膜晶体管4010及电泳显示元件4008。图9B相当于沿着图9A的A-A’线的截面图。
以围绕形成在第一柔性衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二柔性衬底4006。因此，使用第一柔性衬底4001、密封材料4005以及第二柔性衬底4006将像素部4002和扫描线驱动电路4004与电泳显示元件4008一起密封。另外，在与第一柔性衬底4001上的由密封材料4005围绕的区域不同的区域中安装有在另行准备的衬底上使用多晶半导体膜形成的信号线驱动电路4003。注意，本实施方式说明将具有由多晶半导体膜构成的薄膜晶体管的信号线驱动电路贴附到第一柔性衬底4001的例子，但是也可以使用由单晶半导体构成的晶体管形成信号线驱动电路并贴合。图9A和9B例示包括在信号线驱动电路4003中的由多晶半导体膜形成的薄膜晶体管4009。
此外，设置在第一柔性衬底4001上的像素部4002和扫描线驱动电路4004包括有源矩阵形状的多个薄膜晶体管，图9B例示包括在像素部4002中的薄膜晶体管4010。薄膜晶体管4010相当于使用微晶半导体膜的薄膜晶体管。
像素电极4030电连接到薄膜晶体管4010。此外，相对电极4031形成在第二柔性衬底4006上。
此外，作为第一柔性衬底4001、第二柔性衬底4006，可以使用聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、聚碳酸酯(PC)、聚酰亚胺。另外，在第一柔性衬底4001及第二柔性衬底4006的表面上优选由无机绝缘材料形成厚度为10nm至200nm的阻挡层。另外，第二柔性衬底相当于相对衬底，之后该相对衬底与第一柔性衬底4001一起夹持电泳显示元件，而至少具有透光性。阻挡层具有由氮化硅形成的一层或多个层所构成的叠层结构。该氮化硅不包含氢，是通过A1OxN1-x(x＝0.01atomic％至20atomic％)或高频溅射法以硅为靶子，且作为溅射气体使用氮形成的。该无机绝缘材料致密地形成，它作为从外部环境侵入的水蒸气或有机物气体的阻挡层。形成阻挡层的目的在于防止电泳显示元件4008因水蒸气或有机物气体而退化。
另外，附图标记4035相当于隔壁层，其设置在像素电极4030的端部，并设置成围绕像素电极4030。设置隔壁层4035的目的不但在于控制与相对电极4031之间的距离(单元间隙)，而且还在于提高第一柔性衬底4001侧和第二柔性衬底4006侧的固定强度。
此外，提供到另行形成的信号线驱动电路4003和扫描线驱动电路4004或像素部4002的各种信号及电位通过引导布线4014以及引导布线4015从FPC4018供给。
在本实施方式中，连接端子4016由与像素部4002所具有的像素电极4030相同的导电膜形成。此外，引导布线4014、引导布线4015由与薄膜晶体管4010的栅电极相同的导电膜形成。
连接端子4016通过各向异性导电膜4019电连接到FPC4018所具有的端子。
此外，虽然未图示，但是本实施方式所示的电泳显示装置可以具有定向膜和偏振片，还可以具有颜色滤光片和屏蔽膜。
另外，在图9A和9B中，示出将另行形成的信号线驱动电路4003安装在第一柔性衬底4001的例子，但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路而安装，又可以另行形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
本实施方式可以与其他实施方式所记载的结构组合来实施。
实施例1
通过采用根据本发明获得的电泳显示装置，在形成有显示部的结构体或所有电子设备中可以实施本发明。下面说明其利用方式。
作为这种结构体的例子，可以举出外壁、窗户、或电线杆子等的柱状结构体。此外，作为这种电子设备的例子，可以举出如下：影像拍摄装置如摄影机及数字照相机等；头戴式显示器(护目镜型显示器)；汽车导航系统；投影机；汽车音响；个人计算机；便携式信息终端(便携式计算机、移动电话、或电子书籍等)。图10A至10C示出它们的一例。
图10A示出将本发明的电泳显示装置用到设置在外壁的窗户1001及电线杆子等的柱状物1002时的情况。在图10A中，在窗户1001上将电子纸1003贴附而设置。在柱状物1002的侧面的曲面上贴附电子纸1004。本发明的电泳显示装置可以使用如上实施方式所说明的轻量的柔性衬底而制造，本发明的电泳显示装置可以用作为如图10A所示那样的电子纸。因此，除了可以贴附到具有平整表面的结构体如窗户1001，还可以贴附到具有弯曲表面的结构体如柱状物1002。此外，本发明的电泳显示装置可以由电特性高且可靠性高的薄膜晶体管制造。另外，在对结构物贴附电子纸而观看图像的情况下，采用通过无线信号进行供应图像信号及电力的结构，可以进一步提高设置电子纸的方便性，所以是优选的。
图10B是具有例如20英寸至80英寸的大型显示部的电视装置，其包括框体2010、作为操作部的键盘部2012、显示部2011、扬声器部2013等。本发明的电泳显示装置应用于显示部2011的制造。图10B所示的电泳显示装置可以使用能够弯曲的柔性衬底，因此可以成为显示部分被弯曲的电视装置。因为可以像这样自由地设计显示部分的形状，所以可以制造所希望的形状的电视装置。此外，由本发明的电泳显示装置来制造的电视装置可以使用电特性高且可靠性高的薄膜晶体管而制造。
当然，本发明不局限于电视装置，而可以应用于各种各样的用途，如个人计算机的监视器、尤其是大面积的显示媒体如火车站或机场等的信息显示板或者街头上的广告显示板等。
此外，图10C是便携式信息终端(电子书籍)，包括主体3001、显示部分3002和3003、记录媒体3004、操作开关3005等。本发明的电泳显示装置应用于显示部分3002的制造。图10C所示的电泳显示装置可以使用能够弯曲的柔性衬底，因此可以成为显示部分被弯曲的便携式信息终端。因为可以像这样自由地设计显示部分的形状，所以可以制造所希望的形状的便携式信息终端。此外，由本发明的电泳显示装置来制造的便携式信息终端可以使用电特性高且可靠性高的薄膜晶体管而制造。
本发明的剥离方法可以适用于显示部分3002和3003。通过使用柔性衬底，可以实现便携式信息终端的轻量化。
本实施例可以与实施方式1至3中的任一个组合。
本说明书根据2007年9月21日在日本专利局受理的日本专利申请编号2007-246100而制作，所述申请内容包括在本说明书中。

Claims (14)

1.一种电泳显示装置，包括：
第一柔性衬底上的栅电极；
所述栅电极上的栅极绝缘膜；
所述栅极绝缘膜上的微晶半导体膜；
所述微晶半导体膜上的非晶半导体膜，所述非晶半导体膜具有凹部；
所述非晶半导体膜上的源区域及漏区域；以及
所述源区域及漏区域上的源电极及漏电极；
所述源电极及漏电极上的层间绝缘膜；
所述层间绝缘膜上的像素电极，所述像素电极与所述源电极及漏电极中的一方电连接；
所述像素电极上的电泳显示元件，
所述电泳显示元件上的相对电极；以及
所述相对电极上的第二柔性衬底，
其中，所述电泳显示元件被以覆盖所述像素电极的端部的方式设置的隔壁层围绕，且
其中，在所述栅电极上形成的所述源区域及漏区域的端部与所述非晶半导体膜的凹部的侧面相一致。
2.根据权利要求1所述的电泳显示装置，其中所述非晶半导体膜包含氮。
3.根据权利要求1所述的电泳显示装置，其中所述非晶半导体膜包含氢。
4.根据权利要求1所述的电泳显示装置，其中所述非晶半导体膜包含氟、氯、溴和碘。
5.根据权利要求1至4中的任一项所述的电泳显示装置，
其中，所述源区域及漏区域的上表面的第一部分与所述源电极及漏电极相接，
并且，所述源区域及漏区域的上表面的第二部分不与所述源电极及漏电极相接。
6.一种电泳显示装置的制造方法，包括如下步骤：
在第一柔性衬底上形成栅电极；
在所述栅电极上形成栅极绝缘膜；
在所述栅极绝缘膜上形成微晶半导体膜；
在所述微晶半导体膜上形成非晶半导体膜；
在所述非晶半导体膜上形成添加有赋予一导电型杂质的半导体膜；
在所述半导体膜上形成导电膜；
通过蚀刻所述导电膜，形成源电极和漏电极；
通过蚀刻所述半导体膜和所述非晶半导体膜的一部分，在所述非晶半导体膜上形成源区域及漏区域，使得所述非晶半导体膜具有凹部；
在所述源电极及漏电极上形成具有开口部的层间绝缘层；
在所述开口部中形成与所述源电极及漏电极中的一方电连接的像素电极；
形成以覆盖所述像素电极的端部的方式设置的隔壁层；
在由所述隔壁层围绕的所述像素电极上形成包括电泳显示元件的层；以及
将所述隔壁层的上表面贴附于形成有相对电极的第二柔性衬底，
其中，在所述栅电极上形成的所述源区域及漏区域的端部与所述非晶半导体膜的凹部的侧面相一致。
7.一种电泳显示装置的制造方法，包括如下步骤：
在支撑衬底上形成剥离层；
在所述剥离层上形成绝缘层；
在所述绝缘层上形成栅电极；
在所述栅电极上形成栅极绝缘膜；
在所述栅极绝缘膜上形成微晶半导体膜；
在所述微晶半导体膜上形成非晶半导体膜；
在所述非晶半导体膜上形成添加有赋予一导电型杂质的半导体膜；
在所述半导体膜上形成导电膜；
通过蚀刻所述导电膜，形成源电极和漏电极；
通过蚀刻所述半导体膜和所述非晶半导体膜的一部分，在所述非晶半导体膜上形成源区域及漏区域，使得所述非晶半导体膜具有凹部；
在所述源电极及漏电极上形成具有开口部的层间绝缘层；
在所述开口部中形成与所述源电极及漏电极中的一方电连接的像素电极；
形成以覆盖所述像素电极的端部的方式设置的隔壁层；
在由所述隔壁层围绕的所述像素电极上形成包括电泳显示元件的层；
将所述隔壁层的上表面贴附于形成有相对电极的第二柔性衬底；以及
将形成有所述绝缘层、所述栅电极、所述栅极绝缘膜、所述微晶半导体膜、所述非晶半导体膜、所述源区域及漏区域、所述源电极及漏电极、所述像素电极、所述隔壁层、所述电泳显示元件、以及所述相对电极的第二柔性衬底从所述支撑衬底剥离，并转移到第一柔性衬底，
其中，在所述栅电极上形成的所述源区域及漏区域的端部与所述非晶半导体膜的凹部的侧面相一致。
8.根据权利要求7所述的电泳显示装置的制造方法，其中所述支撑衬底是玻璃衬底、陶瓷衬底、或者石英衬底。
9.根据权利要求7或8所述的电泳显示装置的制造方法，其中所述剥离层是钼膜及氧化钼膜的叠层结构。
10.一种电泳显示装置，包括：
第一柔性衬底上的栅电极；
所述栅电极上的栅极绝缘膜；
所述栅极绝缘膜上的微晶半导体膜；
所述微晶半导体膜上的非晶半导体膜，该非晶半导体膜具有凹部；
所述非晶半导体膜上的源区域及漏区域；以及
所述源区域及漏区域上的源电极及漏电极；
所述源电极及漏电极上的层间绝缘膜；
所述层间绝缘膜上的像素电极，所述像素电极与所述源电极及漏电极中的一方电连接；
所述像素电极上的电泳显示元件，
所述电泳显示元件上的相对电极；以及
所述相对电极上的第二柔性衬底，
其中，在所述栅电极上形成的所述源区域及漏区域的端部与所述非晶半导体膜的凹部的侧面相一致，且
其中，所述源电极及漏电极中的一方覆盖所述源区域和漏区域中的一方、所述非晶半导体膜和所述微晶半导体膜的端部，而所述源电极及漏电极中的另一方不延伸超过所述源区域和漏区域中的另一方的端部、所述非晶半导体膜的另一端部和所述微晶半导体膜的另一端部。
11.根据权利要求10所述的电泳显示装置，其中所述非晶半导体膜包含氮。
12.根据权利要求10所述的电泳显示装置，其中所述非晶半导体膜包含氢。
13.根据权利要求10所述的电泳显示装置，其中所述非晶半导体膜包含氟、氯、溴或碘。
14.根据权利要求10所述的电泳显示装置，其中在所述非晶半导体膜的凹部附近的所述源电极及漏电极的端部与邻近于所述非晶半导体膜的凹部的所述源区域及漏区域的端部不相一致。
CN2008102131755A 2007-09-21 2008-09-18 电泳显示装置以及其制造方法 Expired - Fee Related CN101393370B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007246100 2007-09-21
JP2007-246100 2007-09-21
JP2007246100 2007-09-21

Publications (2)

Publication Number Publication Date
CN101393370A CN101393370A (zh) 2009-03-25
CN101393370B true CN101393370B (zh) 2013-06-26

Family

ID=40470672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102131755A Expired - Fee Related CN101393370B (zh) 2007-09-21 2008-09-18 电泳显示装置以及其制造方法

Country Status (3)

Country Link
US (1) US8822997B2 (zh)
JP (1) JP5371341B2 (zh)
CN (1) CN101393370B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI400509B (zh) * 2008-06-13 2013-07-01 Prime View Int Co Ltd 可撓性顯示模組及其製作方法
US8027079B2 (en) * 2009-02-09 2011-09-27 E Ink Holdings Inc. Methods of fabricating display device and felxible color display medium module thereof
TWI391886B (zh) * 2009-06-12 2013-04-01 Au Optronics Corp 可撓性觸控顯示裝置
KR20100138762A (ko) * 2009-06-24 2010-12-31 가시오게산키 가부시키가이샤 전기영동표시장치
KR101276749B1 (ko) * 2009-08-03 2013-06-19 엘지디스플레이 주식회사 전기영동 표시장치 및 그 제조 방법
US20110090143A1 (en) * 2009-10-20 2011-04-21 Seung-Han Paek Electrophoretic display device and fabrication method thereof
KR101738452B1 (ko) * 2009-10-20 2017-06-08 엘지디스플레이 주식회사 전기영동 표시소자 및 그 제조방법
TWI461809B (zh) 2010-07-06 2014-11-21 Lg Display Co Ltd 電泳顯示裝置及其製造方法
US8681415B2 (en) * 2010-07-14 2014-03-25 Lg Display Co., Ltd. Electrophoretic display device and fabrication method thereof
KR101748699B1 (ko) * 2010-11-16 2017-06-20 엘지디스플레이 주식회사 전기영동 표시소자 및 그 제조방법
TWI436316B (zh) * 2011-07-01 2014-05-01 E Ink Holdings Inc 分段顯示裝置
CN102629558B (zh) * 2012-01-09 2015-05-20 深超光电（深圳）有限公司 低温多晶硅薄膜晶体管制造方法
KR20180133942A (ko) 2013-03-07 2018-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102090276B1 (ko) * 2013-08-08 2020-03-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 광학 필름
CN103681486B (zh) * 2013-12-06 2018-07-17 京东方科技集团股份有限公司 一种柔性显示基板的制造方法
US9229481B2 (en) 2013-12-20 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016148795A (ja) * 2015-02-13 2016-08-18 セイコーエプソン株式会社 電気泳動表示装置、電気泳動表示装置の製造方法および電子機器
US10290267B2 (en) * 2015-04-15 2019-05-14 Microsoft Technology Licensing, Llc Fabrication of a display comprising autonomous pixels
TWI554816B (zh) * 2015-07-31 2016-10-21 元太科技工業股份有限公司 反射式顯示裝置
KR20180034781A (ko) * 2016-09-27 2018-04-05 삼성디스플레이 주식회사 디스플레이 장치
TWI702457B (zh) 2019-04-23 2020-08-21 元太科技工業股份有限公司 反射式主動元件陣列基板及其製作方法與反射式顯示裝置及其製作方法
US11055593B1 (en) 2020-01-07 2021-07-06 Capital One Services, Llc Providing alerts via a color changing transaction card
KR20220005922A (ko) * 2020-07-07 2022-01-14 삼성전자주식회사 디스플레이 모듈 및 그 제조 방법
CN115509056B (zh) * 2022-10-21 2024-01-26 惠科股份有限公司 阵列基板及其控制方法、制造方法和电子纸显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167051A (ja) * 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
CN101165906A (zh) * 2006-10-19 2008-04-23 元太科技工业股份有限公司 薄膜晶体管阵列基板及电子墨水显示装置

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
JPS6187371A (ja) 1984-10-05 1986-05-02 Hitachi Ltd 薄膜半導体装置
EP0449539B1 (en) 1990-03-27 1996-07-03 Kabushiki Kaisha Toshiba Ohmic contact for thin film transistor
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
EP0473988A1 (en) * 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
US7115902B1 (en) * 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7098479B1 (en) * 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) * 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JPH08195492A (ja) 1995-01-13 1996-07-30 Matsushita Electric Ind Co Ltd 多結晶薄膜の形成方法および薄膜トランジスタの製造方法
JP2762968B2 (ja) * 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
JPH1116835A (ja) * 1997-06-25 1999-01-22 Matsushita Electric Ind Co Ltd 多結晶シリコン薄膜及び薄膜トランジスタの製造方法
KR100257158B1 (ko) * 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
KR100303446B1 (ko) * 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP2001339072A (ja) * 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2002246605A (ja) * 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 液晶表示用薄膜トランジスタの製造方法
JP4265149B2 (ja) * 2001-07-25 2009-05-20 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法
US6885146B2 (en) * 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
JP4515035B2 (ja) * 2002-03-14 2010-07-28 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP4004835B2 (ja) * 2002-04-02 2007-11-07 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
TW577176B (en) * 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
KR100557732B1 (ko) * 2003-12-26 2006-03-06 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광장치 및 그 제조방법
US7371625B2 (en) * 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
JP4764069B2 (ja) * 2004-06-04 2011-08-31 キヤノン株式会社 粒子移動型表示装置
TWI345312B (en) * 2004-07-26 2011-07-11 Au Optronics Corp Thin film transistor structure and method of fabricating the same
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP4748441B2 (ja) 2005-03-08 2011-08-17 セイコーエプソン株式会社 電気泳動表示装置、その製造方法及び電子機器
JP4577114B2 (ja) 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
JP2007035964A (ja) 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
KR20070121403A (ko) * 2006-06-22 2007-12-27 삼성전자주식회사 전기 영동 표시 장치 및 그 제조 방법
KR101235106B1 (ko) * 2006-06-30 2013-02-20 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP4854419B2 (ja) * 2006-07-28 2012-01-18 昭和シェル石油株式会社 耐熱構造
US8174013B2 (en) * 2006-09-08 2012-05-08 Sharp Kabushiki Kaisha Semiconductor device, method for manufacturing the semiconductor device, and display device
JP5177999B2 (ja) * 2006-12-05 2013-04-10 株式会社半導体エネルギー研究所 液晶表示装置
KR101457656B1 (ko) * 2007-05-17 2014-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법, 표시장치의 제조방법, 반도체장치,표시장치 및 전자기기
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5388500B2 (ja) * 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101635625B1 (ko) * 2008-04-18 2016-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 그 제작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167051A (ja) * 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
CN101165906A (zh) * 2006-10-19 2008-04-23 元太科技工业股份有限公司 薄膜晶体管阵列基板及电子墨水显示装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP平11-1121761A 1999.04.30
JP特开2007-35964A 2007.02.08
JP特开平11-16835A 1999.01.22

Also Published As

Publication number Publication date
CN101393370A (zh) 2009-03-25
US8822997B2 (en) 2014-09-02
JP2009093159A (ja) 2009-04-30
JP5371341B2 (ja) 2013-12-18
US20090078938A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
CN101393370B (zh) 电泳显示装置以及其制造方法
JP6505294B2 (ja) 半導体装置
JP7039742B2 (ja) トランジスタ
JP6532577B2 (ja) 半導体装置
CN101354514B (zh) 液晶显示装置及具有该液晶显示装置的电子设备
CN101350367B (zh) 液晶显示装置
CN101765917B (zh) 显示器件及具有该显示器件的电子设备及其制造方法
CN101419946B (zh) 显示装置的制造方法
CN101521233B (zh) 薄膜晶体管及显示装置
CN101872097B (zh) 液晶显示装置
CN101378082B (zh) 显示装置以及显示装置的制造方法
CN101551559B (zh) 显示装置及其制造方法
CN101339960B (zh) 发光装置
CN101339905B (zh) 半导体装置的制造方法
TWI595655B (zh) 半導體裝置
CN101577280B (zh) 显示装置
CN101540342A (zh) 薄膜晶体管及显示装置
CN102903759A (zh) 薄膜晶体管的制造方法及显示装置的制造方法
KR102209874B1 (ko) 반도체 장치 및 그 제작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130626

Termination date: 20190918