CN101399550A - 离散时间可编程增益adc输入电路及方法 - Google Patents

离散时间可编程增益adc输入电路及方法 Download PDF

Info

Publication number
CN101399550A
CN101399550A CNA2008101692150A CN200810169215A CN101399550A CN 101399550 A CN101399550 A CN 101399550A CN A2008101692150 A CNA2008101692150 A CN A2008101692150A CN 200810169215 A CN200810169215 A CN 200810169215A CN 101399550 A CN101399550 A CN 101399550A
Authority
CN
China
Prior art keywords
input
capacitor
voltage
gain
clock phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101692150A
Other languages
English (en)
Other versions
CN101399550B (zh
Inventor
普拉尚特·德拉克沙利
约翰·保罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cirrus Logic Inc
Original Assignee
Cirrus Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cirrus Logic Inc filed Critical Cirrus Logic Inc
Publication of CN101399550A publication Critical patent/CN101399550A/zh
Application granted granted Critical
Publication of CN101399550B publication Critical patent/CN101399550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/35—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement using redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M3/356—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
    • H03M3/48—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting
    • H03M3/486—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication characterised by the type of range control, e.g. limiting by adapting the input gain

Abstract

本发明公开了一种具有输入信号与共模电流调零的离散时间可编程增益模拟数字转换器(ADC)输入电路，提供一个完全独立于输入电容器大小与输入信号增益设置的高输入阻抗级别。使用一个或多个参考电容器对一个输入电压进行采样，参考电容器已在先前的一个时钟相位被加载相应的一个受量化器(quantizer)控制的参考电压的净电荷。由于提取自输入电压源的电荷很大程度上仅取决于量化误差与输入噪声电压，所以电路具有高信号输入阻抗。参考电容器可以在第三时钟相位放电，这样输入信号依赖电压从电容器被释放。可以在第一时钟相位中对一个附加的采样电容器进行放电，并在第二时钟相位期间使其并联耦合于参考电容器，以便设定相对于输入电压的增益。

Description

离散时间可编程增益ADC输入电路及方法
技术领域
本发明主要与离散时间输入电路有关，更具体地说，它与一个具有输入信号与共模电流调零的离散时间模拟数字转换器(ADC)输入电路有关。
背景技术
模数转换器的测量输入电路必须通常能处理输入信号与反馈参考电压之间较大的共模电压差异，特别是在如AC线路功率或DC测量电路，及在测试设备如数字电压表(DVM)等应用中。即使使用变压器或电阻分压器，普遍应用所需的动态范围一般要求一级或多级可编程增益阶段，以便在输入端保留信噪比(SNR)及一个高输入阻抗缓冲级，从而避免向受测源增加负载，尤其是在受测源可能有较大输入电压范围，并在模数转换器模拟部分的第一级要求多次增益调整时。
离散时间采样电路，如在基于开关电容器中所使用的delta-sigma调制器模数转换器已经用于此类测量电路，但仍通常需要输入缓冲器电路，这是由于输入采样电容器通常必须为足够大，以便能降低在第一级放大器/积分器的输入端所引进的热噪声的程度。而且，在可编程增益应用中，由于调整积分器的反馈电容器将对用于积分器中的放大器造成可变性能要求，输入采样电容器一般需经过调整。
将输入采样电容器的输入电容提高到能保持低热噪声注入所需的水准降低了输入电路的阻抗，因此此类采样电路中通常要求有上述的缓冲器。缓冲器的设计必须能处理输入源的共模电压与输入级的共模参考电压之间通常较大的差异。在某些实施例中，提供一个共模电压参照以抵消测量源的共模电压，由此简化对缓冲器电路的要求，但此类实施例通常要求一个外部集成电路端子，及对共模电压源的缓冲。而且，缓冲器电路通常还要考虑附加的负载功率。
因此，需要为一个没有缓冲或外部共模参考的模数转换器提供一种低功率、高阻抗离散时间的输入电路。
发明内容
本发明的目的是提供一种低功率、高阻抗离散时间输入电路和方法，以实现述的没有缓冲或外部共模电压参考的模数转换器。该方法是一种电路操作的方法。
该电路是一个delta-sigma模数转换器，其具有至少一个用于接收测量输入电压的输入端子。在第一时钟相位，一个切换电路将参考反馈电容器加载于一个量化器(quantizer)依赖的参考反馈电压，相对于供参照的共模电压。在第二时钟相位，切换电路将参考反馈电容器耦合于输入端子与一个提供delta-sigma模数转换器环路滤波器的第一级积分器的求和节点之间，由此施加参考反馈电压以抵消输入电压，并使求和节点保持输入端子的共模电压。切换电路在第三时钟相位使参考反馈电容器放电，这样就可去除在第二时钟相位末存在的依赖于输入端子电压的电压。通过提取大部分依赖于参考反馈电压的量化误差的电荷与任何输入噪声，从而提高了在输入端子的阻抗。
可以对一个附加的输入增益调整采样电容器进行放电，方法是在第一时钟相位期间通过将两个端子耦合于输入端的共模电压，并在第二时钟相位期间并联于参考反馈电容器，从而设定积分器相对于输入端子的增益，但不改变相对于参考反馈电压的增益。参考反馈电容器可以是一个有多个选择性耦合于一个正或负的参考电压源电容器的电容器组，所选的组合根据量化器(quantizer)输出值进行确定。一个双工切换电路，可包括增益调整采样电容器与参考电容器组，以提供一个差分模数转换器输入电路。
附图说明
上述有关本发明及其它目的、特征及优点在以下实施例中将显而易见，特别是本发明的优选实施例的描述，如附图中的说明。
图1是本发明的一个实施例所描述的一个模数转换器集成电路10的结构图；
图2是输入采样器电路11与模数转换器集成电路10的反馈电容器组15详细的原理图；
图3是图1中模拟数字转换器集成电路10内部的各信号之间的关系的信号时间/电压图；
图4是描述一个单端输入采样器电路与一个可以替代或选择性地应用于模数转换器集成电路10的反馈电容器组详细的原理图。
具体实施方式
本发明涵盖了离散时间采样积分器电路与delta-sigma基于调制器的模拟数字转换器(ADC)电路，其中提供一个同时配合共模与信号电压的高输入阻抗，其方法是参考电容器(或电容器组)，该参考电容器(或电容器组)通过使用作为一个输入采样电容器，提供量化器(quantizer)依赖的反馈参考电压值。由于量化器(quantizer)依赖的反馈参考电压值匹配低频率的输入信号，除了量化误差及噪声，从输入端获取一个非常小的信号电流，可以得到一个高信号输入阻抗。此外，由于参考反馈电压相对于参考共模电压已经过采样，且相对于积分器的求和节点所提供的虚地端，输入端已经过采样，并保持了输入端的共模电压，从而保持了高共模输入阻抗。
附加的输入增益调整采样电容器可用于对相对于积分器的求和点进行采样，并且并联耦合于参考电容器。输入增益调整采样电容器不加载至参考电压，这样模数转换器的增益相对于输入电压就可以得到提高，但相对于参考电压的增益保持固定，以备参考电压自动进行调整。因此，可以使用一个较大的输入电容器以提供更高的增益，并且无需一个输入缓冲器来保持高输入阻抗，就可以在环路滤波器的第一级更容易设置一个可编程增益积分器。
图1所示为根据本发明制作的一个模数转换器集成电路10的实施例。一个模拟环路滤波器12接收一个差分输入电压信号VIN并向一个为数字滤波器14提供数字采样值的量化器(quantizer)13的输入端提供一个噪声整形输出信号，其反过来提供一个模数转换器转换数字输出值Digital Out。量化器(quantizer)13的输出Q[0:3]也被提供给一个反馈电容器组15，其中电容器经选择使其中每个耦合于由一个电压参考电路16所提供的一个正与负电压参照(+VREF，-VREF)信号中的一个，相对于电压参考电路16的共用电压信号VCM＝(+VREF+-VREF)/2，其也作为一个输出端而提供，并对应于由量化器(quantizer)输出端所选择的参考反馈电压的共模值。
如上所述，反馈电容器组15用于对差分输入电压信号VIN采样，同时加载在先前时钟相位中由量化器(quantizer)输出端Q[0:3]所选择的反馈电荷。由于输入电压信号VIN参照输入信号的共模电压，且在第二时钟相位中反馈电荷仅被加载一个差分电荷，在模拟环路滤波器中第一级积分器的求和节点保持为输入端子的共模电压。一个输入增益调整电路11，同时采样输入电压信号VIN，除了在最低的增益设定，因其仅使用反馈电容器组15来对差分输入电压信号VIN采样。输入增益调整电路11的输出端被耦合于模拟环路滤波器12中的第一级积分器，反馈电容器组15所提供的输出端子也是如此。一个时钟发生器17控制了反馈电容器组15内的切换电路及输入增益调整电路11，以控制输入信号VIN的采样并将量化器(quantizer)依赖的反馈参考电压施加于模拟环路滤波器12的第一级积分器，下文将参照图2对此做详细描述。时钟发生器17提供三个连续而非重叠时钟相位：
Figure A200810169215D00142
和
Figure A200810169215D00143
图2是对输入增益调节电路11与反馈电容器组15的详细说明。输入增益调整电路11是一个由多个输入采样器电路21A-21C组成的差分电路，其设计都基本相同，除了在典型实施例中，电容采样电容器CI+，CI-根据二次幂进行加权，以按照一个二进制值gain[0:2]提供可编程增益。其它实施例可能根据其它加权方法为采样电容器CI+，CI-加权，或者采样电容器CI+，CI-都可以被等量加权。如图所示，典型的输入采样器电路21A包括两个采样电容器CI+，CI-与由晶体管N1-N8组成的一对切换电路构成，具有由时钟相位
Figure A200810169215D00151
与
Figure A200810169215D00152
控制的门电路，根据增益控制输入位gain[0]而启用。当时钟相位
Figure A200810169215D00153
有效时，晶体管N3，N4与N7，N8被导通，使采样电容器CI+与CI-的两端短路接地。当时钟相位有效时，晶体管N1，N2与N5，N6被导通，从而使采样电容器CI+与CI-耦合于输入端子VIN与一个由放大器A1和一对积分器电容器CF+，CF-组成的可编程增益积分器的相应的求和节点之间。
反馈电容器组15包括一个对时钟相位与
Figure A200810169215D00156
会做出响应的切换电路20，这样当时钟相位
Figure A200810169215D00157
为有效时，参考电容器CR1--CR9-与CR1+-CR9+被耦合于参考共模电压VCM及一个相应的转换触排S1A或S1B之间。转换触排S1A与S1B受一个接收量化器(quantizer)输出信号Q[0:3]的级别解码器18输出端的控制，并针对特殊量化器(quantizer)输出级别选择哪个参考电压VREF+或VREF-以加载于每个电容器CR1--CR9-与CR1+-CR9+。参考电压VREF+或VREF-的位置由于SIB相对于转换触排S1A颠倒，因此从电容器CR1+-CR9+中选中一个互补电容器组，以加载参考电压VREF+或VREF-。因此，在时钟相位
Figure A200810169215D00158
末，会提供一个介于电容器CR1--CR9-的电荷总数与电容器CR1+-CR9+的电荷总数之间的一个差分电荷。虽然此处所描述的实施例使用了一个4位量化器(quantizer)13，但是此量化器(quantizer)13只是一个实施例，在本发明的实施例中还可以使用其它位数的量化器(quantizer)，包括一位的量化器(quantizer)。
在时钟相位
Figure A200810169215D00161
期间，切换电路20使所有电容器CR1--CR9-耦合于积分器的输入端，该积分器由一个放大器A1构成，该放大器并联于在输入采样器电路21A-21C中由相应的gain[n]信号而启用的任何电容器CI-。由于启用的输入采样器电路21A-21C，与加载于电容CR1--CR9-的反馈参考电容相对应的净电荷被分配给所有并联连接的电CR1--CR9-以及所有被gain[n]信号启用的输入采样电路21A-21C中的电容CI-。而升高的采样电容将提高由于输入电压VIN-而注入积分器反馈电容器CF1+的电荷，而不是由于反馈参考电压所带来的电荷。结果就是随着输入增益的增加，反馈参考电压自动按比例缩小以匹配相同的输入电压范围。
加入积分器反馈电容器CF-的电荷仅由并联电容器CR1--CR9-的电压所提供的反馈参考电压与输入电压VIN-之间的差而决定，并联的电容器CR1--CR9-与启用的输入采样器电路21A-21C中的电容器CI-按比例分配电荷，对于大幅低于采样率的频率，电压差只有量化误差与输入噪声。因此，信号输入阻抗保持在一个高的数值。此外，由于电容器CR1--CR9-的并联连接，且在启用的输入采样器电路21A-21C中电容器CI-总是参照第二时钟相位中的输入电压VIN-，放大器A1的求和节点保持输入信号VIN的共模电压，进而保持一个高共模输入阻抗。
通过CI-放电与CI+接地，连接于放大器A1的求和节点的电容器CI-与CI+的端子的电位保持输入共模电压，如图2所示，且通过特殊设计技术确保在其耦合点至放大器A1的求和节点之间，电容器CI-与CI+端子的寄生电容大幅高于参考电容器组CR1--CR9-与CR1+-CR9+的寄生电容。寄生电容的此种关系可以通过提高电容器CI-与CI+电极的尺寸以增加寄生电容和/或通过添加可选电容器Cp-与Cp+以增加耦合于放大器A1的求和节点的CI-和CI+端子与地之间的电容来实现。电容器CR1+-CR9+，电容器CI+与反馈电容器CF+的工作与开关，和上述电容器CR1--CR9-，电容器CI-与反馈电容器CF-相同，但极性相反。尤其应将电容器CI+与CI-的端子连接于晶体管N2，N4，N6与N8的电路节点之间的“飞驰(flying)”寄生电容(耦合电容)最小化，且在电路中，连接到开关电路20的CR1--CR9-端子组和CR1+-CR9+端子组之间的寄生电容也应最小化，该开关电路20将电容器CR1--CR9-和电容器CR1+-CR9+耦合到放大器A1的求和点。
电容器CI+与CI-的相对电容在典型实例中被设定为电容器CR1--CR9-(或CR1+-CR9+)的总电容的G-1倍，其中G是与由一个放大器A1构成的积分器相对于输入信号VIN的增益相应的换算因子，其相对于反馈参考增益。因此，每个输入端子与放大器A1的相应求和节点之间的总电容为参照组电容的G倍。
因为连接于电压参考16的每个参考电压输出VREF+，VREF-的电容器CR1+-CR9+与CR1--CR9-的总数是相等的，在开关S1A与S1B输出的有效的直流电压为VCM，没有从电压参考16中提取共模电荷。在时钟相位
Figure A200810169215D0017103727QIETU
期间，切换电路20中的晶体管使所有电容器CR1+-CR9+与CR1--CR9-短路，以去除电容器CR1+-CR9+与CR1--CR9-上的电压，假设放大器A1的求和节点输入端接地，该电压等于电容器CR1+-CR9+的输入电压VIN+与电容器CR1--CR9-的输入电压VIN-。
现在参照图3，模数转换器集成电路10内的电路操作在信号时间/电压图中进行了说明。如图所示，时钟相位与
Figure A200810169215D00182
为分离的逻辑信号，它包括非重叠脉冲，以及代表一个输入增益调整采样电容器电压的电压VCI，例如，图1的CI-上的电压，及电压VCR，其代表在相应参考电容器组中并联于电容器CR1--CR9-的有效电压。如图所示，在时钟相位
Figure A200810169215D00183
期间，电压VCR被设定为Q(VREF-VCM)，其中Q是一个带符号的量化器(quantizer)输出值，且归一化为1。VCI被设定接地。
在时钟相位中，电容器CI-与CR1--CR9-并联耦合，且因此根据q＝CV为总电容电荷进行再分配，得到q＝Q(VREF-VCM)C，其中C为总参考电容器CR1--CR9-的电容。因此，总电压为V＝Q(VREF-VCM)C/G，其中G是上述CI的增益比例因数。有效负端子输入电压因此为VIN--Q(VREF-VCM)C/G，表示相对于输入信号VIN-的电压的一个增益G，及相对于参考反馈信号的一个统一增益，假设积分器增益为G。
现在参照图4，该图显示了另一个增益调整电路与反馈电容器组15A的细节，可以用于测量提供给图1的集成电路10的一个单端信号。该拓扑变化可以由附加的开关提供，这样可以根据逻辑信号选择图4的电路与图2的电路。图4的电路类似于图2中的电路，因此下文只讨论两者之间的差异。输入增益调整电路11与图2中所示的相同，除了在图4的电路中，只有一个单端输入信号VIN提供给晶体管N1且晶体管N5接地，作为输入共模参考级。虽然晶体管N7与N5都接地，为了电荷注入与输入通路电阻匹配，晶体管N7与N5保留于电路中并参照图2按如上所说明方式进行切换。当时钟相位
Figure A200810169215D00184
有效时，晶体管N3，N4与N7，N8被导通，使采样电容器CI+与CI-的两端短路接地。当时钟相位
Figure A200810169215D00191
为有效时，晶体管N1与N2被导通，从而将采样电容器CI-耦合于输入端子VIN及由放大器A1与积分器电容器CF+，CF-所形成的可编程增益积分器的反相求和节点之间。在
Figure A200810169215D00192
期间，晶体管N5与N6也是导通的，将采样电容器CI+耦合于地与放大器A1的非反相的求和节点之间。
反馈电容器组15A包括一个应对时钟相位
Figure A200810169215D00193
和
Figure A200810169215D00194
的切换电路20A，如上所述参照图2。然而，反馈电容器组进一步包括一套耦合于转换触排S1B，而不是将转换触排S1B连接至参考电容器CR1+-CR9+的虚拟电容器CD1-CD9，如图2所示。由于输入信号为单端输入，在时钟相位
Figure A200810169215D00195
期间，在电容器CI+上没有信号可供抵消。因此，当时钟相位
Figure A200810169215D00196
有效时，参考电容器CR1+-CR9+的两端都耦合于参考共模电压VCM，且在时钟相位
Figure A200810169215D00197
期间，参考电容器CR1+-CR9+被耦合于放大器A1的非反相的求和节点与地之间，在CR1--CR9-的每个端头匹配共模电压，在时钟相位
Figure A200810169215D00198
中对参考电压采样，参考电容CR1+-CR9+还串联加载于输入信号VIN，如图2中的电路所示。
由于参考电容器CR1+CR9+在时钟相位
Figure A200810169215D00199
期间未被耦合于参考源，提供虚拟电容器CD1-CD9加载于参考源，这样参考源的对称负载就得到保持。级别解码器18的输出控制了转换触排S1B如图2的电路所示，但虚拟电容器CD1-CD9是用于在时钟相位期间将虚拟电容器CD1-CD9的两端接地，这样在时钟相位
Figure A200810169215D001911
期间发生短路时，虚拟电容器CD1-CD9两端的电位仍保持接地。虚拟电容器的动作因此模仿了参考电容器CR1+-CR9+在图2中对参考源的动作，并对参考电容器CR1--CR9-提供了与参考源相反的负载，如图2与图4所示的电路中，其原因是放大器A1的求和节点与图2和图4的输入信号节点保持接地。
本文对本发明做了特殊说明并参照其优选实施例进行了描述，熟悉本领域的技术人员能够领会本发明，并可以在不超出本发明的构思与范围的前提下对上述实施例的细节做出其它形式的变更。

Claims (25)

1.一个离散时间采样电路，其特征在于，包括：
一个用于接收一个输入电压的输入端子；
一个放大器，其具有一个从放大器的一个输出端连接至放大器的一个输入端的反馈电容器，从而形成一个积分器；
一个用于在积分器输出端调整一个相对于输入信号之增益的增益调整电容器；
一个参考反馈电容器；及
一个切换电路，用于在第一时钟相位将参考反馈电容器耦合于一个反馈参考电压源并使输入增益调整电容器放电，并在第二时钟相位使参考反馈电容器与输入增益调整电容器并联耦合于放大器的输入端与输入端子之间。
2.根据权利要求1所述的离散时间采样电路，其特征在于，还包括一个量化器，其具有一个耦合于一个放大器的输出端的输入端，且其中在第一时钟相位期间加载于参考电容器上的电荷根据量化器的输出端而设置，其中加载于参考反馈电容器上的电荷大致抵消了输入电压，除去一个量化误差与输入噪声，而输入端子在低频时提供了一个高阻抗。
3.根据权利要求1所述的离散时间采样电路，其特征在于，还包括多个其它增益调整电容器，由此输入增益调整电容器与其它增益调整电容器形成了一个可选电容组，供针对一个或多个增益选择控制信号选择性地变换积分器的输出端相对于输入信号的增益。
4.根据权利要求1所述的离散时间采样电路，其特征在于，所述输入增益调整电容器的一个电容值与参考反馈电容器的一个电容值之间的比值被设定为一个增益因子减去一的值，增益因子是离散时间采样电路相对于输入电压的增益与离散时间采样电路相对于反馈参考电压源的增益之间的一个比值。
5.根据权利要求1所述的离散时间采样电路，其特征在于，在第三时钟相位中，切换电路使参考反馈电容器放电，以便从参考电容器中去除信号依赖电荷，从而防止了反馈参考电压源上的信号依赖失真。
6.根据权利要求1所述的离散时间采样电路，其特征在于，所述参考电容器是一个包括多个参考电容器的参考电容器组，在第一时钟相位期间，多个参考电容器中每个第一端子被选择性地耦合于一个正电压参考源或一个负电压参考源，且多个参考电容器中每个第二端子被耦合于一个共模参考电压源，其值基本等于正电压参考源或一个负电压参考源的电压的一个中间值。
7.根据权利要求1所述的离散时间采样电路，其特征在于，所述放大器是一个差分放大器，输入端为第一输入端，参考反馈电容器是一个第一参考反馈电容器，并进一步包括：
一个互补第二输入端子，用于提供一个相对于第一输入端子上所存在电压的差分输入电压；
一个第二参考反馈电容器，其电容与第一参考反馈电容器的电容等值，且其中切换电路在第一时钟相位期间进一步将第二参考反馈电容器耦合于互补参考电压源，并在第二时钟相位中将第二参考反馈电容器耦合于互补第二输入端子与放大器的互补输入端之间。
8.根据权利要求7所述的离散时间采样电路，其特征在于，所述输入增益调整电容器是一个第一输入增益调整电容器，还包括一个第二输入增益调整电容器，用于变更在积分器的输出端相对于输入信号的一个增益，且其中切换电路进一步在第一时钟相位期间使第二输入增益调整采样电容器放电，并在第二时钟相位期间将第二输入增益调整采样电容器并联耦合于第二参考反馈电容器。
9.根据权利要求7所述的离散时间采样电路，其特征在于，所述第一与第二参考反馈电容器分别为第一与第二参考电容器组，每个都包括多个参考电容器，且其中在第一时钟相位中，多个参考电容器中的每个电容器的第一端子被选择性地耦合于一个正电压参考源或一个负电压参考源，且多个参考电容器中的每个电容器的第二端子被耦合于一个共模参考电压源，其值大致等于正电压参考源或一个负电压参考源之间电压的一个中间值，且其中在第一时钟相位中，第二参考电容器组中的多个参考电容器被耦合于正电压参考源或负电压参考源中，与耦合到第一参考电容器组中相应的参考电容器的参考电压相反的参考源。
10.根据权利要求1所述的离散时间采样电路，其特征在于，所述放大器是一个差分放大器，参考反馈电容器是一个第一参考反馈电容器，输入增益调整电容器是一个第一输入增益调整电容器，并进一步包括：
一个第二参考反馈电容器，其电容与第一参考反馈电容器的电容相等，且其中切换电路在第一时钟相位期间进一步将第二参考反馈电容器耦合于互补参考电压源，并在第二时钟相位中将第二参考反馈电容器耦合于一个具有与输入端子的一个共用电压的值大致相等的共模参考电压源及放大器的一个互补输入端之间；
一个第二输入增益调整电容器，用于变更在积分器的输出端相对于输入信号的增益，且其中切换电路在第一时钟相位期间进一步对第二输入增益调整采样电容器放电，并在第二时钟相位期间将第二输入增益调整采样电容器并联耦合于第二参考反馈电容器。
11.一种对输入电压进行采样的方法，其特征在于，包括：
在第一时钟相位期间，将一个参考反馈电容器加载于一个参考电压；
在第一时钟相位期间，将一个输入增益调整电容器放电；及
在第二时钟相位期间，将并联于输入增益调整电容器的参考电容器耦合于一个带有输入电压的输入电压端子及一个积分器的一个求和节点之间。
12.根据权利要求11所述的对输入电压进行采样的方法，其特征在于，还包括根据输入电压的一个量化表述确定参考电压，且其中加载于参考反馈电容器上的电荷基本抵消输入电压，除去一个量化误差与输入噪声，由此在输入端子以低频率提供一个高阻抗。
13.根据权利要求11所述的对输入电压进行采样的方法，其特征在于，还包括在第三时钟相位期间，使参考电容器放电，从而防止了留存于参考电容器上的信号依赖电压影响参考电压的一个来源。
14.根据权利要求11所述的对输入电压进行采样的方法，其特征在于，还包括从多个可选输入增益调整电容器的组合中选择输入增益调整电容器。
15.根据权利要求11所述的对输入电压进行采样的方法，其特征在于，还包括：
向输入增益调整电容器提供一个第一电容值；并且
向参考电容器提供一个以第一电容值除以一个增益值减去一的值的第二电容值，其中增益因子是相对于输入电压的积分器增益与相对于参考电压的积分器增益之间的一个比值。
16.根据权利要求11所述的对输入电压进行采样的方法，其特征在于，还包括：
量化一个来自积分器输出端的模拟信号，以生成模拟信号的一个数字表述；并且
选择性地将用于提供参考反馈电容器的参考电容器组中的多个电容器中的每个电容器以组合方式耦合于一个正或负参考电压源，其中所选的组合根据量化的结果而做出。
17.根据权利要求11所述的对输入电压进行采样的方法，其特征在于，所述积分器具有差分输入，且其中为了参照与输入增益调整电容器的互补对而进行放电与耦合。
18.一种模数转换器集成电路，其特征在于，包括：
一个环路滤波器，其具有一个用于接收一个输入电压的输入端子；
一个量化器，具有一个耦合于一个环路滤波器输出端的输入端，用于提供输入电压的一个噪声整形数字表述；
一个耦合于一个量化器输出端的数字滤波器，用于输入电压的过滤噪声整形数字表述，从而提供一个数字输出值；
一个输入增益调整电容器；及
一个反馈参考电压源，其具有一个耦合于量化器输出端的输入端，用于向具有一个根据输入信号的噪声整形数字表述的参考电压值的环路滤波提供一个反馈信号，其中环路滤波器的第一级包括一个含有切换电路的离散时间积分器，反馈参考电压源包括一个参考电容器，切换电路加载参考电容器至参考电压值并在一个第一时钟相位期间使输入增益调整电容器放电，并在第二时钟相位中将参考电容器与输入增益调整电容器并联耦合于一个输入端子与积分器的求和节点之间，其中在第一时钟相位期间加载于参考电容器上的一个电荷大幅减少了在第二时钟相位期间从输入端子处转移来的电荷。
19.根据权利要求18所述的模数转换器集成电路，其特征在于，所述加载于参考电容器上的电荷基本抵消了输入电压，减去一个量化误差与输入噪声，当输入端子在低频时提供一个高阻抗。
20.根据权利要求18所述的模数转换器集成电路，其特征在于，所述切换电路在第三时钟相位期间进一步释放参考电容器的电荷。
21.根据权利要求18所述的模数转换器集成电路，其特征在于，还包括至少另一个选择性地并联耦合于输入增益调整电容器的输入增益调整电容器，同时根据一个或多个增益选择控制信号设定相对于输入电压的积分器的增益。
22.根据权利要求18所述的模数转换器集成电路，其特征在于，所述参考电容器是一个包括多个参考电容器的参考电容器组，且在第一时钟相位中，每个参考电容器中的第一端子选择性地耦合于一个正电压参考源或一个负电压参考源，且每个参考电容器中的第二端子耦合于一个共模参考电压源，该电压源的值大致等同于正电压参考源或一个负电压参考源之间电压的中间值。
23.根据权利要求18所述的模数转换器集成电路，其特征在于，所述输入增益调整电容器的电容除以多个参考电容器的总电容等于输入增益值减去一，而向积分器提供的相对于一个提供给积分器的信号依赖电荷的一个参考依赖电荷以一个等于输入增益值的因数按比例缩小。
24.一种对输入电压进行采样的方法，其特征在于，包括：
在一个第一时钟相位期间，将一个参考反馈电容器加载于一个参考电压；
在一个第二时钟相位期间，将参考电容器耦合于一个带有输入电压的输入端子及一个积分器的求和节点之间，其中一个被加载于参考反馈电容器上的电荷大幅降低了在第二时钟相位期间从输入端子转移来的电荷，其中在积分器的求和节点处的共模电压保持为输入端子的共模电压，而其中输入端子的共模电压与参考电压的共模电压表现出很大差异。
25.一种模数转换器集成电路，其特征在于，包括：
一个环路滤波器，其具有一个用于接收输入电压的输入端子；
一个量化器，具有一个耦合于环路滤波器输出端的输入端，用于提供输入电压的一个噪声整形数字表征；
一个耦合于一个量化器输出端的数字滤波器，用于对输入电压的过滤噪声整形数字表述进行滤波，从而提供一个数字输出值；
一个具有耦合于量化器输入端的反馈参考电压源，用于向环路滤波器提供一个反馈信号，该环路滤波器具有一个依赖输入信号的噪声整形数字表征的参考电压值，其中环路滤波器的第一级包括一个含有切换电路的离散时间积分器，反馈参考电压源包括一个参考电容器，切换电路在第一时钟相位期间将参考电压值加载于参考电容器，并在第二时钟相位将参考电容器耦合于一个输入端子与积分器的求和节点之间，在第一时钟相位期间加载于参考电容器上的一个电荷大幅减少了在第二时钟相位期间从输入端子转移而来的电荷，在积分器的求和节点的共模电压保持于输入端子一个的共模电压，且输入端子的共模电压与参考电压的共模电压表现出很大差异。
CN200810169215.0A 2007-09-28 2008-09-28 离散时间可编程增益adc输入电路及方法 Active CN101399550B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/864,884 2007-09-28
US11/864,884 US7492296B1 (en) 2007-09-28 2007-09-28 Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with input signal and common-mode current nulling

Publications (2)

Publication Number Publication Date
CN101399550A true CN101399550A (zh) 2009-04-01
CN101399550B CN101399550B (zh) 2013-01-30

Family

ID=40349323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810169215.0A Active CN101399550B (zh) 2007-09-28 2008-09-28 离散时间可编程增益adc输入电路及方法

Country Status (2)

Country Link
US (1) US7492296B1 (zh)
CN (1) CN101399550B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102414989A (zh) * 2009-07-16 2012-04-11 密克罗奇普技术公司 用于切换式电容器σ-δ调制器的2阶段增益校准与缩放方案
CN108072788A (zh) * 2016-11-11 2018-05-25 弗兰克公司 用于非接触式电压测量装置的传感器子系统
CN108880548A (zh) * 2017-05-12 2018-11-23 德州仪器公司 经改进低功率切换式电容器积分器、模/数转换器及切换式电容器放大器
CN110445470A (zh) * 2015-05-29 2019-11-12 意法半导体股份有限公司 用于电容声换能器的差分放大器电路和对应的电容声换能器
CN111512557A (zh) * 2017-12-22 2020-08-07 瑞典爱立信有限公司 时间交错模数转换器
CN113691261A (zh) * 2020-05-19 2021-11-23 瑞昱半导体股份有限公司 三角积分调变器装置与三角积分调变方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009118049A (ja) * 2007-11-05 2009-05-28 Panasonic Corp 離散時間型増幅回路及びアナログ・ディジタル変換器
US8497792B2 (en) * 2008-08-07 2013-07-30 Nxp B.V. Signal generation method and apparatus and test method and system using the same
AU2009345575B2 (en) * 2009-04-30 2013-05-30 Widex A/S Input converter for a hearing aid and signal conversion method
US20110254569A1 (en) * 2010-04-15 2011-10-20 Peter Bogner Measurement apparatus
EP2448123B1 (en) * 2010-10-29 2013-06-19 ST-Ericsson SA Analog to digital conversion
WO2018108260A1 (en) 2016-12-14 2018-06-21 Widex A/S A hearing assistive device with a divided power supply voltage as voltage reference
EP3340654A1 (en) 2016-12-20 2018-06-27 Widex A/S Integrated circuit component for a hearing assistive device
US10686459B2 (en) * 2018-07-08 2020-06-16 Ipgreat Incorporated Programmable gain amplifier (PGA) embedded pipelined analog to digital converters (ADC) for wide input full scale range
US11329663B2 (en) * 2018-08-21 2022-05-10 Commsolid Gmbh Analog to digital converter
TWI718948B (zh) * 2020-05-13 2021-02-11 瑞昱半導體股份有限公司 三角積分調變器裝置與三角積分調變方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3449741A (en) 1965-02-08 1969-06-10 Towson Lab Inc Reversible analog-digital converter utilizing incremental discharge of series connected charge sharing capacitors
US3462759A (en) 1966-04-26 1969-08-19 Bendix Corp Analog-to-digital converter
DE3126380A1 (de) 1981-07-03 1983-01-20 Texas Instruments Deutschland Gmbh, 8050 Freising "schaltungsanordnung zum umsetzen eines analogen wechselspannungssignals in ein digitales signal"
EP0169535B1 (en) * 1984-07-23 1992-06-10 Nec Corporation Analog to digital converter
US4831381A (en) 1987-08-11 1989-05-16 Texas Instruments Incorporated Charge redistribution A/D converter with reduced small signal error
US5134401A (en) * 1991-03-12 1992-07-28 Analog Device, Inc. Delta sigma modulator having programmable gain/attenuation
JP3143567B2 (ja) * 1994-10-28 2001-03-07 シャープ株式会社 デルタシグマ変調器
US5574457A (en) * 1995-06-12 1996-11-12 Motorola, Inc. Switched capacitor gain stage
US5745060A (en) * 1996-02-12 1998-04-28 Analog Devices, Inc. Gain calibration circuitry for an analog to digital converter
US6037887A (en) * 1996-03-06 2000-03-14 Burr-Brown Corporation Programmable gain for delta sigma analog-to-digital converter
KR100190766B1 (ko) * 1996-06-24 1999-06-01 김영환 고조파 왜곡을 감소시킨 스위치드 캐패시터 디지탈-아날로그변환기
US6486711B1 (en) 1998-07-15 2002-11-26 Texas Instruments Incorporated Capacitor-based exponential programmable gain amplifier
US6011433A (en) * 1998-10-22 2000-01-04 Pmc-Sierra Ltd. Generalized procedure for the calibration of switched capacitor gain stages
US6621441B2 (en) * 2000-05-15 2003-09-16 Texas Instruments Incorporated Attenuating undesired frequencies while sampling a communication signal
US6624779B2 (en) * 2001-05-04 2003-09-23 Texas Instruments Incorporated Switched capacitor integrator that shares a capacitor for input signal and reference signal
US6559789B1 (en) 2001-07-30 2003-05-06 Cirrus Logic, Inc. High speed successive approximation return path and data conversion methods and circuits using the same
US7057540B2 (en) 2001-10-26 2006-06-06 Texas Instruments Incorporated Sigma-delta (ΣΔ) analog-to-digital converter (ADC) structure incorporating a direct sampling mixer
US6781533B2 (en) 2001-11-15 2004-08-24 Hrl Laboratories, Llc. Optically sampled delta-sigma modulator
ATE527756T1 (de) * 2003-10-23 2011-10-15 Nxp Bv Doppel-rest-pipeline-ad-umsetzer
US7164378B2 (en) 2004-10-18 2007-01-16 Linear Technology Corp. Analog-to-digital converter with reduced average input current and reduced average reference current
US7136006B2 (en) 2004-12-16 2006-11-14 Texas Instruments Incorporated Systems and methods for mismatch cancellation in switched capacitor circuits
US7009549B1 (en) * 2004-12-30 2006-03-07 Texas Instruments Incorporated Switched-capacitor circuit with scaled reference voltage
US7253675B2 (en) 2005-03-08 2007-08-07 Texas Instruments Incorporated Bootstrapping circuit capable of sampling inputs beyond supply voltage
US7307572B2 (en) * 2005-06-15 2007-12-11 Freescale Semiconductor, Inc. Programmable dual input switched-capacitor gain stage
US7209060B2 (en) 2005-07-28 2007-04-24 Texas Instruments Incorporated Reducing variation in reference voltage when the load varies dynamically
US7375664B2 (en) 2006-06-07 2008-05-20 Texas Instruments Incorporated Systems and methods for providing anti-aliasing in a sample-and-hold circuit
US7397403B2 (en) * 2006-07-07 2008-07-08 Linear Technology Corp. Range compression in oversampling analog-to-digital converters using differential input signals

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102414989A (zh) * 2009-07-16 2012-04-11 密克罗奇普技术公司 用于切换式电容器σ-δ调制器的2阶段增益校准与缩放方案
CN102414989B (zh) * 2009-07-16 2015-03-25 密克罗奇普技术公司 用于切换式电容器σ-δ调制器的2阶段增益校准与缩放方案
CN110445470A (zh) * 2015-05-29 2019-11-12 意法半导体股份有限公司 用于电容声换能器的差分放大器电路和对应的电容声换能器
CN108072788A (zh) * 2016-11-11 2018-05-25 弗兰克公司 用于非接触式电压测量装置的传感器子系统
CN108880548A (zh) * 2017-05-12 2018-11-23 德州仪器公司 经改进低功率切换式电容器积分器、模/数转换器及切换式电容器放大器
CN108880548B (zh) * 2017-05-12 2024-01-26 德州仪器公司 经改进低功率切换式电容器积分器、模/数转换器及切换式电容器放大器
CN111512557A (zh) * 2017-12-22 2020-08-07 瑞典爱立信有限公司 时间交错模数转换器
CN111512557B (zh) * 2017-12-22 2023-11-03 瑞典爱立信有限公司 时间交错模数转换器
CN113691261A (zh) * 2020-05-19 2021-11-23 瑞昱半导体股份有限公司 三角积分调变器装置与三角积分调变方法

Also Published As

Publication number Publication date
US7492296B1 (en) 2009-02-17
CN101399550B (zh) 2013-01-30

Similar Documents

Publication Publication Date Title
CN101399550B (zh) 离散时间可编程增益adc输入电路及方法
CN101447790B (zh) 离散时间可编程增益adc输入电路及方法
US6967611B2 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
US9136867B2 (en) ΔΣ-modulator and ΔΣ-A/D converter
CN105322964B (zh) 用于噪声整形sar模数转换器的方法和电路
US8040264B2 (en) Pipeline analog to digital converter and a residue amplifier for a pipeline analog to digital converter
CN111327323B (zh) 无源噪声整形过采样逐次逼近模数转换器及控制方法
US7095356B1 (en) Providing reference voltage with desired accuracy in a short duration to a dynamically varying load
US20130050003A1 (en) Sigma-delta analog to digital converter
US10581453B1 (en) Precision current-to-digital converter
US8169259B2 (en) Active filter, delta-sigma modulator, and system
CN102377421A (zh) 开关电容电路
CN111555727A (zh) 一种高增益低噪声的开关电容可调增益放大器
CN108336998B (zh) 模数转换装置与模数转换方法
CN110495104B (zh) 模数转换器、传感器装置和用于模数转换的方法
US20090167362A1 (en) Comparator
US6172630B1 (en) Extended common mode input range for a delta-sigma converter
WO2013032443A1 (en) Method and apparatus for converting single-ended signals into differential signals
US7916057B2 (en) Complex-admittance digital-to-analog converter
CN108880548B (zh) 经改进低功率切换式电容器积分器、模/数转换器及切换式电容器放大器
US9832051B2 (en) Front-end system for a radio device
US11115042B1 (en) Low pass filter embedded digital-to-analog converter
CN112202449B (zh) 一种基于模拟-数字转换器的电容测量电路及测量方法
Maheshwari et al. Companding baseband switched capacitor filters and ADCs for WLAN applications
WO2016140771A1 (en) Multi-mode discrete-time delta-sigma modulator power optimization using split-integrator scheme

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant