CN101410939A - 分离半导体器件中的结构的方法 - Google Patents
分离半导体器件中的结构的方法 Download PDFInfo
- Publication number
- CN101410939A CN101410939A CNA2007800110283A CN200780011028A CN101410939A CN 101410939 A CN101410939 A CN 101410939A CN A2007800110283 A CNA2007800110283 A CN A2007800110283A CN 200780011028 A CN200780011028 A CN 200780011028A CN 101410939 A CN101410939 A CN 101410939A
- Authority
- CN
- China
- Prior art keywords
- height
- sept
- layer
- channel region
- grid structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims description 45
- 239000000463 material Substances 0.000 claims abstract description 71
- 238000005530 etching Methods 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 4
- 238000007667 floating Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 239000011232 storage material Substances 0.000 claims description 3
- 239000002159 nanocrystal Substances 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000005055 memory storage Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Abstract
去除半导体器件中的结构的一部分以分离该结构。该结构具有不同高度的两个部分(109、107)。在一个实例中，通过在与较高部分的侧壁邻近的较低部分上方形成间隔物(203)来去除该结构。然后在该间隔物外部的结构上形成第二材料(303)。去除该间隔物，然后去除间隔物下面的部分以分离在那个位置的结构。在一个实施例中，在分离的结构中实现分离的沟道区。在其他实施例中，在分离的结构中实现分离的栅极结构。
Description
技术领域
本发明通常涉及半导体器件，更具体地涉及用于分离半导体器件的结构的方法。
背景技术
半导体器件中结构的隔离可利用光刻技术执行，其中间隔是通过覆盖来限定的且特征尺寸通过光刻和蚀刻工艺来许可。层之间的覆盖一般不允许在亚光刻尺寸内隔离区域。
需要的是用于分离半导体器件的结构的改进工艺。
附图说明
通过参考附图可更好地理解本发明，且其许多目的、特征和优点对于本领域技术人员是显而易见的。
图1-7是根据本发明的一个实施例在其制造的各个阶段期间晶片的部分侧剖视图。
图8-10是根据本发明的一个实施例在其制造的各个阶段期间晶片的部分顶视图。
图11是根据本发明的另一实施例在其制造的阶段期间晶片的部分侧剖视图。
图12是根据本发明的另一实施例在其制造的阶段期间晶片的部分侧剖视图。
图13-16是根据本发明的另一实施例在其制造的各个阶段期间晶片的部分侧剖视图。
在不同的图中使用的相同附图标记表示相同的零件，除非另有规定。
具体实施方式
下面提出了用于执行本发明的具体实施方式的详细说明。该说明指的是本发明的说明性的且不应当作为限制性的。
图1是根据本发明的一个实施例在其制造的阶段期间晶片的部分侧剖视图。晶片101包括介质层103和位于其上的结构102。在一个实施例中，层103位于可由体硅或其他材料制成的层(未示出)上。
在所示的实施例中，结构102包括第一部分109和与第一部分109邻接且相邻的第二部分107。在一个实施例中，部分107围绕部分109。在一个实施例中，结构102是由半导体材料(例如单晶硅、单晶锗、硅锗、多晶硅、III-V族半导体材料)制成的，但在其他的实施例中可由其他材料制成。
在结构102的上方形成介质层113。在一个实施例中，层113例如是通过化学汽相沉积(CVD)工艺沉积的氧化物衬里。在其他的实施例中，可热生长层113。
在一个实施例中，通过首先在层105的上方形成掩模结构(例如氮化物111)且然后选择性地蚀刻层105的暴露部分以相对于未暴露部分的高度(例如部分109)降低那些部分的高度，由半导体材料的层105形成结构102。在一个实施例中，该蚀刻可使用干法蚀刻执行一预定的时间。在另一实施例中，在部分107顶部的水平面在生长期间可在层105中形成跟踪材料(例如硅中的锗)。一旦检测到跟踪材料，就停止对层105的蚀刻。
在一个实施例中，部分109可以是小于最小光刻限定尺寸的宽度。在一个实施例中，在蚀刻该层形成结构102之前，氮化物111可以是最小的光刻限定尺寸且随后被修整以减小它的宽度。在其他实施例中，部分109可通过结构102的氧化和氧化物的随后去除来修整以减小部分109的宽度。
图2示出了在邻接部分109的侧壁和在部分107的部分上方形成间隔物之后的晶片101的侧视图。在一个实施例中，间隔物203是由氮化物材料制成的，但在其他实施例中可由其他材料制成。在一个实施例中，间隔物203是通过在晶片101上方沉积氮化物层且然后各向异性蚀刻(例如，等离子体干法蚀刻)该层以留下间隔物203来形成的。
图3示出了在对晶片进行氧化处理以在结构102未被间隔物203覆盖且也未被氮化物111覆盖的那些部分上生长材料303(氧化物)之后的晶片101的部分侧视图。生长的材料(氧化硅)相对于间隔物材料(氮化物)呈蚀刻选择性。在其他实施例中，间隔物203和材料303可以由其他材料制成。例如，间隔物203可以是氧化物，材料303可以是氮化硅。
在所示的实施例中，在氧化之前没有去除层113的暴露部分，因为氧通过层113的氧化物材料扩散且消耗部分该材料以生长材料二氧化硅303。然而在其他实施例中，可在生长材料303之前去除层113的暴露部分。
图4是晶片101在去除了间隔物203之后的部分侧剖视图。在一个实施例中，用对间隔物203的材料呈选择性且关于材料303呈选择性的蚀刻去除间隔物，以便在蚀刻之后留下材料303(或大部分的材料303)。在一个实例中，用包括磷酸的蚀刻化学剂去除间隔物203。
在一些实施例中，这时可通过湿蚀刻去除层113。层113和材料303是相同或非蚀刻选择性，也可去除少量顶部的材料303。
图5是在结构102中形成开口501之后的晶片101的部分侧剖视图。在所示的实施例中，通过蚀刻(例如各向异性干法蚀刻，如等离子体干法蚀刻)位于材料303外部的部分107的一部分(位于间隔物203下面的部分107的一部分)来制成开口501。干法蚀刻关于材料303呈选择性。
在一个实施例中，开口501延伸至介质层103。在一些实施例中，可在蚀刻期间去除层103的一小部分。
图6是在去除材料303、层113和掩模氮化物111之后的晶片101的部分侧剖视图。而且，去除了部分107的部分。在一个实施例中，邻近部分109的侧壁并覆盖部分107和开口501的顶部来形成第二间隔物(未示出)。随后，去除该间隔物外部的部分107的一部分且然后去除该间隔物。在其他实施例中，利用通过光刻技术形成的掩模可去除部分107的一部分。
图7是在部分107和部分109上形成介质材料层701以及在晶片101上方形成栅极材料层703(例如，多晶硅、氮化钛、碳化钽、或其他类型的金属或及其组合)之后晶片101的部分侧剖视图。
图8是在图案化栅极层703形成栅极结构801之后的晶片101的部分顶视图。在所示的实施例中，开口501围绕部分109。然而，在其他实施例中，部分109未被单个开口围绕而由位于部分109周围的多个开口围绕。
图9是在栅极结构801周围形成间隔物901之后的晶片101的部分顶视图。在一个实施例中，间隔物901由氮化物制成，但在其他实施例中可由其他材料制成。
在所示的实施例中，通过使结构801制作成高度大于部分109且从部分109的侧壁过蚀刻间隔物901，将间隔物901限制到栅极结构801的侧壁。
图10是在包括在部分109和部分107的暴露部分上的暴露硅的区域上选择性地生长外延硅以形成硅区域1003和1001之后的晶片101的部分顶视图。在随后的实施例中，用掺杂剂注入区域1001和1003以形成源/漏区(或其他类型晶体管的其他类型的电流电极结构)。
栅极结构801用作晶体管的栅极。沿着部分109的垂直侧壁和顶部以及沿着栅极结构801下面的部分107的垂直侧壁和顶部设置晶体管的沟道区。因此，MOSFET晶体管提供有共栅极、源极和漏极的多沟道区。
通过在结构102中形成开口501，部分107和109中的沟道区可以在栅极结构801下面被物理地隔离，其中部分109的整个侧壁通过栅极结构801控制，由此降低了短沟道效应，如部分109的底部中的栅极控制的损失。
利用形成间隔物去除部分107的部分以使部分107与部分109分离，可允许使用亚光刻和自对准精度分离开口(例如501)来获得上述隔离。
在随后的工艺中，对晶片101执行其他工序，包括栅极结构801和区域1001和1003的硅化、形成栅极结构801和区域1001和1003的接触、形成包括互连和层间介质的互连层、以及形成外部导体(例如，接合垫)。之后，可将晶片101分成单独的集成电路并将其封装成集成电路封装。
图11示出了根据本发明另一实施例的另一晶片的部分侧视图。晶片1101包括形成在其上的非易失性存储单元1102。晶片1101包括上面形成了栅极介质1104的衬底1103(例如，体硅或绝缘体上半导体(SOI)衬底)。单元1102包括由多晶硅层或用于存储电荷的其他栅极材料形成的三个浮置栅结构1109、1113和1111以存储一位或多位信息。单元1102包括控制栅1115(例如由多晶硅或其他控制栅材料制成)和为了使栅极1115与在衬底1103中形成的源/漏区1105和1107隔离而形成的间隔物1127。
在一个实施例中，浮置栅结构1109、1113和1111由与结构102类似的结构形成，其中一个结构1113具有的高度比其他结构(1119和1111)大。此外，在一个实施例中，以类似的方式(例如，利用牺牲间隔物，如间隔物203)形成开口1119和1121，来去除该结构的部分以使结构1109和1111与结构1113分离。在其他实施例中，形成栅极1115的层可用结构1111和1109图案化。
在一个实施例中，存储单元1102有利地具有3个分离的存储器储存结构(1109、1113和1111)，其可提供比具有仅一个结构的存储单元更高的可靠性。
在其他实施例中，单元1102可存储多位，其中一位信息存储在结构1111中，另一位存储在结构1109中。
在一个实施例中，在通过氧化和随后去除氧化物形成开口1119和1121之前，可通过修整来减小结构1113的宽度。用于形成结构1109和1111的结构的部分在该氧化和氧化物去除期间保护衬底层1103。
图12是晶片1201的部分侧剖视图。晶片1201包括非易失性存储单元1202。存储单元1202包括由控制栅材料(例如，多晶硅、金属、多晶硅锗)制成的控制栅结构1209、1213和1211。单元1202包括电荷存储层1210，电荷存储层1210在一个实施例中包括介质材料中的嵌入硅纳米晶体以便存储电荷。在其他实施例中，层1210可包括其他的电荷存储材料，如氮化物。层1210位于衬底1203(例如，体硅或SOI衬底)上。源/漏区1205和1207和沟道区1206位于衬底1203中。单元1202还包括介质间隔物1222和1223。
在一个实施例中，结构1209、1213和1211由与结构102类似的结构形成。在一个实施例中，开口1219和1221以与开口501类似的方式(具有牺牲间隔物)形成。
在一个实施例中，结构1209、1213和1211中的每个都是能分离偏置的(例如，未示出接触)。可在对应于栅极结构1209、1213和1211中的每个的存储器储存层1210中独立地存储且读取电荷。
使用牺牲间隔物来分离控制栅结构可允许单元具有分离的控制栅结构，其分离小于通过光刻方法可能得到的分离。因此，这种方法可提供更紧凑的存储器。
图13-16示出了根据本发明另一实施例的部分切割侧视图。图13-16示出了在从如图2所示状态的晶片101的制造中连续阶段的可替选的实施例。
图13是在从如图2所示的阶段去除层113的暴露部分之后的晶片101的部分侧视图。在一个实施例中，用对层201的氧化物呈选择性的湿法蚀刻或干法蚀刻去除层113的暴露部分。
图14示出了在邻近间隔物203的部分107的暴露部分上外延生长硅1401之后的晶片101的部分侧视图。在一个实施例中，生长硅1401以便生长的硅1401的高度比间隔物203下面的部分107的高度厚。在其他实施例中，在部分107上可以外延生长其他类型的材料。
图15示出了在去除间隔物203、层113的剩余部分和氮化物111的一部分之后的晶片101的部分剖面侧视图。在一个实施例中，通过对那些结构呈选择性和关于部分107和109的材料及生长的硅1401呈选择性的蚀刻剂去除这些结构。在一些实施例中，首先用对那些结构的氮化物呈选择性的蚀刻化学剂来蚀刻间隔物203的氮化物(和氮化物111)，然后对层113的暴露部分进行呈选择性的第二蚀刻以去除那些部分。
在图15的阶段的晶片101的得到形式包括与具有两个不同高度的部分109邻近的部分。在位置1505，半导体材料的高度是生长的硅1401的厚度加上部分107的厚度。在位置1503处的半导体材料的高度正好是部分107的厚度。
图16示出了在晶片101进行各向异性蚀刻去除位置1503的半导体材料以使位置1505的半导体材料与部分109隔离之后的晶片101的部分侧剖视图。因为位置1505处的半导体材料的高度大于位置1503处的半导体材料的高度，位置1505包括在位置1503处没有留下半导体材料的各向异性蚀刻之后的半导体材料。在一个实施例中，各向异性蚀刻对生长的硅1401、部分107和部分109的材料呈选择性，且关于氮化物111和层103的氧化物呈选择性。在一个实施例中，进行各向异性蚀刻直至检测到氧化物端部跟踪之后过蚀刻一预定时间。在另一实施例中，半导体材料被蚀刻一预定时间。
在一些实施例中，可在氮化物111和部分109之间形成介质层(未示出)，由此即使在间隔物203去除期间去除氮化物111也能防止部分109被蚀刻。
在其他实施例中，可氧化至少少量的外延生长的硅1401以在去除间隔物203之前形成氧化物(与图3中的材料303的形成类似)。在去除间隔物203之后和在去除位置1503处的部分107的材料之后去除该添加的氧化物。
在不同的实施例中，可进一步处理图16中所示的所得结构以形成图7、11或12中所示的类似器件或这里描述的其他类型的器件。利用这些实施例中的一些，部分109和107的材料可以是不同的，例如这取决于将要形成的器件。
尽管在所示的实施例中，使用牺牲间隔物来第一高度的结构的一个部分与较低高度的一个结构或多个结构分离，但可利用牺牲间隔物的使用来使具有第一较高高度的多部分的结构与具有较低高度的部分分离。例如，可使用牺牲间隔物的使用来分离多翼半导体结构的翼与较低高度的结构的中间部分。在这样的实施例中，邻近多翼结构的每个翼结构的每个侧壁形成间隔物。
在一个实施例中，形成半导体器件的方法包括形成包含第一部分和第二部分的结构。第一部分具有第一高度且第二部分具有第二高度。第一高度大于第二高度。第一部分和第二部分是邻接的。该方法包括邻近第一部分的侧壁和在第二部分的第一顶部上方形成间隔物。该间隔物是第一材料。该方法还包括在形成间隔物之后在该结构的第二部分的第二顶部上方形成第二材料。第一材料关于第二材料呈蚀刻选择性。该方法还包括暴露该结构的第二部分的第一顶部。该暴露包括去除第一顶部上方的间隔物。该方法仍进一步包括去除该结构在第一顶部位置的材料，以使第一部分与在第一顶部的位置处的第二部分分离。
在另一实施例中，形成晶体管的结构的方法包括形成包含第一部分和第二部分的半导体结构。第一部分具有第一高度，第二部分具有第二高度。第一高度大于第二高度。第一部分和第二部分是邻接的。该方法包括去除第一部分和第二部分之间的结构的部分，在第一部分和第二部分上方形成栅极材料层，以及图案化该栅极材料层以在第一部分和第二部分上方形成栅极结构。该方法还包括选择性地生长材料以在栅极结构外部的位置处再结合第一部分和第二部分以及在选择性生长的材料区域中实现至少一部分的电流电极区。沿着栅极结构下面的第一部分的侧壁设置第一沟道区，且沿着栅极结构下面的第二部分的顶部表面设置第二沟道区。第一沟道区和第二沟道区耦合至电流电极区。
在另一实施例中，形成晶体管的方法包括在衬底上方提供介质层和在介质层上方形成结构。该结构包括第一部分和第二部分。第一部分具有第一高度，第二部分具有第二高度。第一高度大于第二高度。第一部分和第二部分是邻接的。该方法还包括去除第一部分和第二部分之间的结构的部分以形成开口、在衬底中形成第一电流电极区以及在衬底中形成第二电流电极区。沟道区使第一电流电极区与第二电流电极区分离。该开口包括设置在沟道区上方的部分。该方法进一步包括在第一部分中实现第一栅极结构和在第二部分中实现第二栅极结构。
虽然已示出和描述了本发明的特定实施例，但本领域技术人员将认识到，基于这里的教导，在不脱离本发明和其更宽的范围的前提下可进行进一步的改变和修改，由此，所附的权利要求包含在它们的范围之内，所有这些改变和修改都在本发明的实际精神和范围之内。
Claims (22)
1.一种形成半导体器件的方法，包括：
形成包括第一部分和第二部分的结构，所述第一部分具有第一高度且所述第二部分具有第二高度，所述第一高度大于所述第二高度，其中所述第一部分和所述第二部分邻接；
邻近所述第一部分的侧壁和在所述第二部分的第一顶部上方形成间隔物，所述间隔物是第一材料；
在形成所述间隔物之后在所述结构的第二部分的第二顶部上方形成第二材料，所述第一材料关于所述第二材料呈蚀刻选择性；
暴露所述结构的第二部分的第一顶部，其中所述暴露包括去除所述第一顶部上方的间隔物；
去除在所述第一顶部的位置处的所述结构的材料，以在所述第一顶部的该位置处使所述第一部分与第二部分分离。
2.如权利要求1所述的方法，其中所述结构是包括单晶半导体材料的材料。
3.如权利要求1所述的方法，其中所述结构设置在介质材料层上方，其中所述去除所述结构的材料暴露所述介质材料层。
4.如权利要求1所述的方法，其中所述结构是包括多晶硅的材料。
5.如权利要求1所述的方法，其中在所述第一部分中实现第一控制栅，在所述第二部分中实现第二控制栅。
6.如权利要求1所述的方法，其中所述第一材料包括氮化物，所述第二材料包括氧化物。
7.如权利要求1所述的方法，其中所述形成第二材料包括从所述结构的第二部分的第二顶部外延生长材料。
8.如权利要求7所述的方法，进一步包括氧化在所述第二部分的第二顶部上方的外延生长材料的材料。
9.如权利要求1所述的方法，进一步包括：
在形成所述间隔物之前，在包括侧壁的结构上方形成介质层，其中在所述第一部分的侧壁上的介质层的侧壁上和在所述第一顶部上的介质层上形成所述间隔物。
10.如权利要求1所述的方法，其中所述去除在所述第一顶部位置处的所述结构的材料包括用各向异性蚀刻来蚀刻所述材料。
11.如权利要求1所述的方法，还包括：
在所述去除之后，在所述第一部分和所述第二部分上方形成栅极结构；
选择性地生长材料，以在所述栅极结构外部的位置处再结合所述第一部分和所述第二部分。
12.如权利要求1所述的方法，还包括：
在所述第一部分中实现第一浮置栅极结构，以及在所述第二部分中实现第二浮置栅极结构。
13.如权利要求1所述的方法，其中所述结构形成在电荷储存材料层上方。
14.如权利要求13所述的方法，其中所述电荷存储材料包括硅纳米晶体。
15.如权利要求1所述的方法，其中所述结构包括硅以及所述形成第二材料包括氧化所述硅。
16.如权利要求1所述的方法，其中所述结构包括硅以及所述形成第二材料包括外延生长硅。
17.如权利要求1所述的方法，还包括：
在所述去除之后，在所述结构上方形成栅极材料层。
18.如权利要求1所述的方法，其中在第一部分中实现第一沟道区，以及在所述第二部分中实现第二沟道区。
19.如权利要求1所述的方法，其中在所述第一部分和所述第二部分中实现电流电极区的至少一部分。
20.一种形成晶体管的结构的方法，所述方法包括：
形成包括第一部分和第二部分的半导体结构，所述第一部分具有第一高度以及所述第二部分具有第二高度，所述第一高度大于所述第二高度，其中所述第一部分和所述第二部分邻接；
去除所述第一部分和所述第二部分之间的部分结构；
在所述第一部分和所述第二部分上方形成栅极材料层；
图案化所述栅极材料层以在所述第一部分和所述第二部分上方形成栅极结构；
选择性地生长材料，以在所述栅极结构外部的位置处再结合所述第一部分和所述第二部分；
在所述选择性生长地材料的区域中实现电流电极区的至少一部分；
其中沿着所述栅极结构下面的所述第一部分的侧壁设置第一沟道区，以及沿着所述栅极结构下面的所述第二部分的顶部表面设置第二沟道区，所述第一沟道区和所述第二沟道区耦合至所述电流电极区。
21.一种形成晶体管的方法，所述方法包括：
在衬底上方提供介质层；
在所述介质层上方形成结构，所述结构包括第一部分和第二部分，所述第一部分具有第一高度，并且所述第二部分具有第二高度，所述第一高度大于所述第二高度，其中所述第一部分和所述第二部分邻接；
去除所述第一部分和所述第二部分之间的部分结构以形成开口；
在所述衬底中形成第一电流电极区；
在所述衬底中形成第二电流电极区；
其中沟道区使所述第一电流电极区与所述第二电流电极区分离，其中所述开口包括设置在所述沟道区上方的部分；
在所述第一部分中实现第一栅极结构；
在所述第二部分中实现第二栅极结构。
22.如权利要求21所述的方法，还包括：
在所述衬底上方形成电荷存储层，其中所述结构形成在所述电荷存储层上方。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/278,180 | 2006-03-31 | ||
| US11/278,180 US7427549B2 (en) | 2006-03-31 | 2006-03-31 | Method of separating a structure in a semiconductor device |
| PCT/US2007/062557 WO2007117774A2 (en) | 2006-03-31 | 2007-02-22 | Method of separating a structure in a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101410939A true CN101410939A (zh) | 2009-04-15 |
| CN101410939B CN101410939B (zh) | 2011-04-06 |
Family
ID=38575858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007800110283A Expired - Fee Related CN101410939B (zh) | 2006-03-31 | 2007-02-22 | 分离半导体器件中的结构的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7427549B2 (zh) |
| CN (1) | CN101410939B (zh) |
| TW (1) | TW200805676A (zh) |
| WO (1) | WO2007117774A2 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7611936B2 (en) * | 2007-05-11 | 2009-11-03 | Freescale Semiconductor, Inc. | Method to control uniformity/composition of metal electrodes, silicides on topography and devices using this method |
| WO2013118248A1 (ja) * | 2012-02-06 | 2013-08-15 | 株式会社日立製作所 | 発光素子 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2323164B1 (en) | 2000-08-14 | 2015-11-25 | SanDisk 3D LLC | Multilevel memory array and method for making same |
| US6531731B2 (en) * | 2001-06-15 | 2003-03-11 | Motorola, Inc. | Integration of two memory types on the same integrated circuit |
| KR100406179B1 (ko) * | 2001-12-22 | 2003-11-17 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 자기 정렬 플로팅 게이트 형성 방법 |
| US6921700B2 (en) * | 2003-07-31 | 2005-07-26 | Freescale Semiconductor, Inc. | Method of forming a transistor having multiple channels |
| US6815770B1 (en) * | 2003-08-14 | 2004-11-09 | United Microelectronics Corp. | MOS transistor having reduced source/drain extension sheet resistance |
-
2006
- 2006-03-31 US US11/278,180 patent/US7427549B2/en active Active
-
2007
- 2007-02-22 WO PCT/US2007/062557 patent/WO2007117774A2/en active Application Filing
- 2007-02-22 CN CN2007800110283A patent/CN101410939B/zh not_active Expired - Fee Related
- 2007-03-13 TW TW096108611A patent/TW200805676A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007117774A3 (en) | 2007-12-27 |
| TW200805676A (en) | 2008-01-16 |
| CN101410939B (zh) | 2011-04-06 |
| US20070238278A1 (en) | 2007-10-11 |
| US7427549B2 (en) | 2008-09-23 |
| WO2007117774A2 (en) | 2007-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7696032B2 (en) | Semiconductor device including a crystal semiconductor layer, its fabrication and its operation | |
| CN100492604C (zh) | 场效应晶体管及其制造方法 | |
| CN100555601C (zh) | 绝缘体上有硅的结构及其制造方法 | |
| CN101427379B (zh) | 具有双层钝化的晶体管及方法 | |
| US6461903B2 (en) | Method for fabricating a part depletion type SOI device preventing a floating body effect | |
| EP3360164B1 (en) | Method of making embedded memory device with silicon-on-insulator substrate | |
| US20150325487A1 (en) | Method for the formation of fin structures for finfet devices | |
| US7816228B2 (en) | Method of manufacturing a semiconductor device | |
| US20040217434A1 (en) | Integrated circuit devices having an epitaxial pattern with a void region formed therein and methods of forming the same | |
| CN103579126B (zh) | 一种u型结构的半浮栅器件及其制造方法 | |
| KR100996800B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH0851208A (ja) | 自己整合基体接点を有するｓｏｉトランジスタおよび製造方法 | |
| JP2007329489A (ja) | 集積回路装置およびその製造方法 | |
| CN101471250B (zh) | 快闪存储器件及其制造方法 | |
| KR20090017045A (ko) | 수직 실린더형 트랜지스터의 제조방법 및 이에 의해 제조된수직 실린더형 트랜지스터 | |
| KR20160132110A (ko) | 벌크/soi 하이브리드 기판 상의 임베디드 메모리 디바이스 및 이를 제조하는 방법 | |
| CN110739272A (zh) | 一种与堆叠纳米线或片兼容的输入输出器件及制备方法 | |
| TW200828515A (en) | Transistor surround gate structure with silicon-on-insulator isolation for memory cells, memory arrays, memory devices and systems and methods of forming same | |
| CN105870068A (zh) | 存储装置及其制造方法 | |
| CN101410939B (zh) | 分离半导体器件中的结构的方法 | |
| CN102637647A (zh) | 闪存的存储单元的形成方法 | |
| CN102956496A (zh) | 鳍式场效应晶体管的制造方法、鳍式场效应晶体管 | |
| CN100565822C (zh) | 制造双极晶体管的方法 | |
| EP3718962B1 (en) | A method for forming a vertical nanowire or nanosheet field-effect transistor | |
| CN103187286A (zh) | 鳍式场效应晶体管的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Texas in the United States Patentee after: NXP America Co Ltd Address before: Texas in the United States Patentee before: Fisical Semiconductor Inc. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110406 Termination date: 20190222 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |