CN101410942B - 对称mim电容器设计 - Google Patents
对称mim电容器设计 Download PDFInfo
- Publication number
- CN101410942B CN101410942B CN2007800107651A CN200780010765A CN101410942B CN 101410942 B CN101410942 B CN 101410942B CN 2007800107651 A CN2007800107651 A CN 2007800107651A CN 200780010765 A CN200780010765 A CN 200780010765A CN 101410942 B CN101410942 B CN 101410942B
- Authority
- CN
- China
- Prior art keywords
- port
- capacitor
- substrate
- capacitors
- pole plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 125
- 238000013461 design Methods 0.000 title description 11
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 239000002184 metal Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 12
- 150000001875 compounds Chemical class 0.000 claims description 13
- 239000003989 dielectric material Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000013459 approach Methods 0.000 claims description 5
- 230000035699 permeability Effects 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000006880 cross-coupling reaction Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
本发明提供了半导体芯片电容电路和方法，其包括接近于衬底来安装的至少两个电容器，其中，每个电容器具有横向下导电极板，其接近于衬底而安装至足以具有大于顶部极板非本征电容的非本征电容。下极板的一半和上极板的一半连接到第一端口，上极板和下极板的剩余的一半连接到第二端口，第一和第二端口具有与下极板的大约相等的非本征电容。一方面，所述衬底包括限定衬底占地区的线程前端电容器，并且所述至少两个电容器是布置在所述占地区上的后端前金属-绝缘体-金属电容器。另一方面，所述至少两个电容器是排列为大体上平行于所述衬底的矩形阵列的至少四个电容器。
Description
技术领域
本发明总体上涉及电容器，更具体地，涉及用于具有对称极性特性的电容器结构的方法和系统。
背景技术
芯片上电容器是在硅半导体上制造的集成电路的关键部件。这些电容器用于各种目的：说明性的示例包括旁路和电容匹配以及耦合和去耦。硅半导体芯片上的电容器结构的设计和实现可以依赖于一个或多个对称结构的、目标电路质量和低寄生电阻性能特性。
更具体地，电容器结构可以分类为在两个区域中的一个中形成：(生产)线程前端(FEOL)，或线程后端(BEOL)。在集成电路制造线程中，FEOL传统上指的是直接改变半导体衬底或与之的直接接触的早期工艺阶段；例如掺杂剂扩散和注入、栅极薄膜的溅射、氧化、以及与这些相关的图案化步骤。相比之下，BEOL是用于互连和通孔(平面互连之间的垂直互连)的金属化和用于电隔离的相关不导电沉积和生长(例如聚合物、玻璃、氧化物、氮化物、以及氧氮化物)、电介质(例如电容)、扩散阻挡层、以及机械钝化(特别是为了防止电迁移和应力迁移造成的互连的失效)。FEOL和BEOL在转义意义上指的是在相应阶段中制造的IC的层级。BEOL是金属化层(例如四至十个之间)和相关的绝缘层，FEOL是其下面的所有部分——主要是晶体管。
已知的是对于在FEOL中的芯片衬底上形成的半导体芯片电容器元件使用金属氧化物硅(MOS)电容器或MOSCAP。但是，MOSCAP电容器在集成电路(IC)中通常需要大的芯片区域占地区(footprint)。因此，设计要求通常导致用于MOSCAP电容器结构相对于它们的电路电容特性需要大的半导体芯片占地区或有效面积(real estate)，导致高生产成本和对于其它电路结构来说降低的半导体芯片区域可用性。此外，已知半导体电路闲置模式(idle mode)期间的电流漏泄导致增加的功率消耗。硅半导体芯片电容器结构因此而通常需要大的MOSCAP电容器结构以避免电流漏泄问题。
由于IC的生产成本通常与所需的有效面积成比例，所以希望的是通过缩小MOSCAP结构所需的占地区来降低IC芯片成本。由此，用于缩小FEOL MOSCAP占地区的一种可能技术是在与FEOLMOSCAP电路联通的BEOL中形成附加电容器结构，优选地在引起相对较小的FEOL MOSCAP占地区的同时增大整个FEOL/BEOL电容器结构的电容。
BEOL中一般利用的两类电容器是相对于芯片衬底114在图1中示意地示出的金属-绝缘体-金属电容器(MIMCAP)100，和图2中示意地示出的垂直原生电容器(Vertical Native Capacitor)(VNCAP)200。(为图示的简单起见，省略了FEOL结构。)MIMCAP100包括第一极板110和第二极板112，每个极板分别具有连接器或端口116、118，有介电材料120放置在极板110、112之间以便使该电容性结构完整。VNCAP200也包括第一极板210和第二极板212，每个极板分别具有连接器或端口216、218，有介电材料220放置在极板210、212之间以便使该电容性结构完整。重要的是衬底占地区130上方的MIMCAP100极板110、112的横向布置引起各个极板110、112的不对称的寄生电容，而大体上平行的VNCAP200极板210、212的垂直布置分别使平行的极板占地区230、232突出，引起对称的寄生极板210、212电容特性。
MIMCAP100和VNCAP200的每一个提供明显不同的电路行为，并且在某些BEOL应用中，一个或多个MIMCAP100与一个或多个VNCAP200的组合可能是优选的。但是，MIMCAP100极板110、112的不对称寄生电容产生端口端子116、118的极性。一方面，使用端口116作为输入端口和端口118作为输出端口的电路引起不同的等效电路行为。另一方面，极性差异可以使MIMCAP100成为单向器件。而且不正确的极性使用可以导致电路性能降低。由于必须花费额外的设计时间来区别输入和输出极性，因此解决此类极性问题导致电路设计无效率。
在很多情况中，单个芯片衬底上需要多个MIMCAP电容器，每个均具有相同的本征电容值。在其中电容器接近衬底的结构中，对于内电路设计，不能充分地控制最接近衬底的底部极板之间的可变非本征电容，因为可能无法精确地预测非本征电容的值。因此，在其中将最接近衬底的所有极板连接在一起并将距离衬底最远的所有极板连接在一起的传统现有技术实践中，在另外单独地等效的电容器中有效地产生发散的电容值。
对于并入MIMCAP100和VNCAP220两者的高密度芯片上BEOL电容器结构出现了附加的问题，因为必须提供VNCAP200与MIMCAP100部件之间的并联以适应端口端子116、118的不同极性，并且形成这样的并联呈现出对合成的复合MIMCAP100/VNCAP200BEOL结构的结构性限制，该结构性限制减小了可能的芯片实际面积效率。这还存在提供由多个VNCAP和MIMCAP产生的对称BEOL电容器结构方面的其它困难。
需要的是用于能够实现BEOL应用中横向MIMCAP电容器的有效合并的系统和方法。因此，希望的是开发一种技术以便向衬底上多个MIMCAP电容器中的每一个提供相对于衬底的对称。
发明内容
一方面，提供了安装在半导体芯片上的电容电路组件，和用于制造该电容电路组件的方法，其包括接近于衬底来安装的至少两个电容器，其中，每个电容器具有横向下导电极板，其安装得接近衬底至足以具有大于上极板非本征电容的非本征电容。下极板的一半和上极板的一半连接到第一端口，上极板和下极板的剩余的一半连接到第二端口，第一和第二端口具有与下极板的大约相等的非本征电容。
另一方面，所述至少两个电容器包括金属-绝缘体-金属电容器，并且电容电路组件位于线程后端半导体电容器电路中。
另一方面，所述衬底进一步包括限定衬底占地区的线程前端电容器，并且所述至少两个电容器电连接到线程前端电容器并布置在线程前端电容器占地区内的衬底之上。
另一方面，所述至少两个电容器是至少四个电容器。再一方面，所述至少四个电容器排列为大体上平行于衬底的矩形阵列。
另一方面，垂直原生电容器电连接到至少两个电容器并布置在线程前端电容器占地区内的衬底之上。
另一方面，第一和第二极板由相同的材料形成。再一方面，所述极板是金属或多晶硅，和/或所述介电材料具有大于约4(er>4)的磁导率值。
附图说明
图1和2是用于在衬底上安装电容器的两种技术的示意性立体图；
图3示出相对于衬底的MIM电容器的示意性立体图；
图4示出两个MIM电容器相对于衬底的传统现有技术连接的示意性立体图；
图5示出根据本发明的两个MIM电容器相对于衬底的连接的示意性立体图；
图6示出四个MIM电容器相对于衬底的传统现有技术连接的示意性立体图；
图7示出根据本发明的四个MIM电容器相对于衬底的连接的示意性立体图；
图8是VNCAP元件的立体图；
图9示出根据本发明的两个MIM电容器与VNCAP的连接的示意性立体图；
图10示出四个MIM电容器相对于衬底的传统现有技术连接的示意性立体图；以及
图11示出根据本发明的相对于衬底的对称电容器结构的顶视平面图。
具体实施方式
图3示出适合于本发明使用的单个不对称BEOL MIMCAP300的示例，其具有相对于衬底314横向布置并分别具有连接器或端口316、318的顶部极板310和底部极板320。放置在极板310、320之间的介电材料315使相对于FEOL衬底314横向极板布置的电容性结构完整。(为图示的简单起见，省略了其它FEOL结构)
衬底314按照惯例由作为电介质的硅形成。优选地，介电材料315具有大于约4(er>4)的磁导率值。应理解的是根据需要和工艺，极板310、320可以由按照惯例由诸如多晶硅或铜或其它导电材料的相同材料形成，也可以被能够用于电容器的不同材料形成。
两个导电电容性极板310、320安装得接近衬底314至足以具有非本征或寄生电容，其分别用非本征电容值324、322以图表形式来表示。底部极板320与底部极板占地区340内限定的衬底314之间的非本征电容值322大于极板310与顶部极板占地区350内限定的衬底314之间的非本征电容值324，这个差引起如上所述的端口316、318极性不同。
现在参照图4，在两个端口端子之间的传统并联电路结构400中示出了一对MIMCAP408、409，其中，端口1410连接到分别位于连接器402、403处的底部极板432、434；并且端口2420连接到分别位于连接器405、406处的顶部极板442、444。底部极板432、434分别形成寄生非本征电容器452、454，有FEOL衬底放置在下方(为图示的简明起见未示出，但如上文关于图1和3所述的)。如图4(b)的示意表示所示，并联电路结构400是不对称的，因为寄生非本征电容器452、454两者均相应地连接到端口1410，并且没有寄生非本征电容器连接到端口2420。
一方面，提供了对称的多MIMCAP电容器设计，其消除各个不对称MIMCAP的相对于FEOL芯片衬底横向定位的顶部和底部极板之间的其非本征/寄生电容差。例如，图5示出两个端口端子之间的新型交叉耦合并联电路结构500中的一对MIMCAP408、409，其中，端口1410连接到连接器512处的MIMCAP408底部极板432和连接器513处的MIMCAP409顶部极板444；并且端口2420连接到连接器515处的MIMCAP408顶部极板442和连接器516处的MIMCAP409底部极板434。再次地，底部极板432、434分别形成等效的寄生非本征电容器452、454，有FEOL衬底布置在下方(为图示的简明起见未示出，但如上文关于图1、3和4所述的)。如图5(b)的示意表示所示，交叉耦合并联电路结构500是对称的，因为寄生非本征电容器452相应地连接到端口1410，并且寄生非本征电容器454连接到端口2620。
另一方面，可以以交叉耦合并联电路结构布置超过两个的MIMCAP以便提供对称的BEOL MIM结构；重要的是在两个电路端口之间均匀地分配穿过衬底附近而产生的寄生非本征电容器以便防止端口极性化。例如，图6示出另一个传统多电容器MIM结构600，其中，在第一端口630与第二端口632之间以并联电路结构布置四个MIMCAP624，其中，所有上部极板610通过连接器630连接在一起，更接近于芯片衬底614的所有底部极板612通过连接器632连接在一起(应理解的是衬底614可以是一个连续的衬底元件，并且该衬底以离散的矩形截面614示出以便使图示简单明了。)这样，没有对每个MIMCAP624的非本征电容的改变和端子630与632之间的极性结果作出规定。
另一方面，图7示出根据本发明的具有四个MIM电容器624的替换电路结构相对于衬底614的示意性立体图。更具体地，上部极板610的一半通过第一端口连接器736而连接到底部极板612的一半，并且顶部极板610的另一半通过第二端口连接器738而连接到底部极板612的另一半。这获得了相对于衬底614的对称电容器电路700的设计，由此，如上文中关于图5同样地讨论的，将寄生电容均匀地分配到第一端口736和第二端口738中的每一个。这样，本发明使得能够实现具有多个MIMCAP624的复合对称BEOL电路700，其提供了具有类似的总体占地区的不对称MIMCAP BEOL电路(诸如图3的MIMCAP300)上改善的品质因数性能。
另一方面，本发明还具有在并入其它类型电容器的多个MIMCAP结构中的应用。例如，理想的是在BEOL芯片应用中并入VNCAP。图8提供了VNCAP800的立体图，其示出在某些BEOL电容器应用中希望的平行金属板和复合电容结构。VNCAP800由三组逐渐增大的金属层限定。第一底部组860的四个金属层(M1至M4)每个均被绝缘(或介电)材料层(V1至V3)隔开，总体上第一金属层M1与FEOL电路结构电路连接，说明性地包括MOSCAP结构(未示出)。第二中间组的较大金属层862(M5和M6，分别为第五和第六金属层)安装在第一组的层860上并被介电材料层V4相互隔开。最后，第三最大顶部组864的金属层(M7和M8、分别为第七和第八金属层)安装在第二金属层组862的顶部并被介电材料层V7相互隔开。
另一方面，三个VNCAP金属层级860、862和864中的每一个进一步包括平行的符号为“-”和符号为“+”的金属板。更具体地，VNCAP第一层级860金属层M1至M4每一个进一步包括多个符号为“+”的金属板820，其与多个符号为“-”的金属板822的关系为交替的水平平行关系。VNCAP第二中间层级862金属层M5和M6每一个进一步包括多个符号为“+”的金属板830，其与多个符号为“-”金属板832的关系为交替的水平平行关系。而且，VNCAP第三顶层级864金属层M7和M8均进一步包括多个符号为“+”的金属板840，其与多个符号为“-”金属板842的关系为交替的水平平行关系。
VNCAP可以在比用其它电容器结构可以实践的更小的占地区上的BEOL应用中提供优越的电容容量。另一方面，三个尺寸渐扩的VNCAP800底部860、中间862和顶部864各金属层每个分别限定了具有离散电容值Q1(C1)、Q2(C2)和Q3(C3)的电容器区域。这样，如对于本领域的技术人员来说显而易见的，VNCAP800还通过使能够实现小占地区内的多个离散Q元件来提供整个FEOL/BEOL电路结构中对于改善Q品质因数性能的BEOL应用中的附加优点。
因此，在本发明的另一方面，图9示出根据本发明的对称的多个电容器BEOL电路结构900的示意性立体图。更具体地，第一和第二MIM电容器920、924与图8的VNCAP800进行交叉耦合并联电路连接。(为简明起见，从图9中所示的视图中省略了VNCAP800中间金属层862)。端口1端子901因此与第一MIMCAP920上部极板902处于电路连接909，与第二MIMCAP924底部极板904处于电路连接922，并且通过端子802与正“+”VNCAP800电容器极板连接(如上文中关于图8所述的)。端口2端子902与第二MIMCAP924上部极板903处于电路连接907，与第一MIMCAP920底部极板901处于电路连接902，并且通过端子801与负“-”VNCAP800电容器极板连接。
虽然相对于指定电容器分组内的特定数目的金属层以及全部的金属层总数描述了本VNCAP示例，但应理解的是此处所述的本发明不限于具体的示范性实施方案。将轻易地显而易见的是可以在此处的教导内在VNCAP内实践更多或更少个金属层，并且本领域的技术人员可以轻易地用不同金属层数目和组合形成替换实施方案。
另一方面，还可以用其它多个MIMCAP结构实践本发明。图10示出传统的矩形阵列多电容器MIM结构1000的示意性立体图，其中，在第一端口1002与第二端口1004之间以并联电路结构布置了具有上部极板1010、下部极板1012及其之间的介电层1020的四个MIMCAP1030。这类阵列可以提供包括在BEOL应用中提供相对于其它单MIMCAP或多MIMCAP阵列的改善的Q因数值在内的诸优点。但是，如上所述，所述四个MIMCAP1030每个均在其底部极板1012处具有比在其上部极板1010处更大的相对于衬底1014的寄生电容值。在此传统电路结构中，所有上部极板1010连接到第一端口1002，并且更接近芯片衬底1014的所有底部极板1012连接到第二端口1004。(再次地，应理解的是衬底1014可以是一个连续的衬底元件，并且该衬底以离散的矩形截面1014示出以便使图示简单明了。)这样，如上所述，没有对每个MIMCAP1030每一个的非本征电容的改变和端子1002与1004之间的极性结果作出规定。修正极性、或者在电路设计中将极性考虑在内相对于在端口1002、1004之间不存在极性的结构构成许多缺点。
因此，另一方面，图11提供根据本发明的对称的矩形阵列多电容器MIM结构的顶视平面图。四个MIMCAP1030布置在第一端口1132与第二端口1138之间的并联电路结构中，其中，上部极板1010的一半通过端口连接器110和端口电路布线1112而连接到相邻MIMCAP1030中的底部极板1012的一半，并且顶部极板1010的另一半通过连接器110和端口电路布线1112而连接到相邻MIMCAP1030中的底部极板1012的另一半。这导致相对于衬底1014的对称的电容器电路1100设计，由此，如上所述，将寄生电容均匀地分配到第一端口1136和第二端口1138的每一个。
虽然本文中已描述了本发明的优选实施方案，但可以进行设计上的修改，此类修改对于电容器领域的技术人员以及其它领域的技术人员来说将是显而易见的。例如，应理解的是本发明不限于到目前为止所述的MIMCAP和VNCAP的具体数据和布置，并且本发明可以对包括多于四个的MIM电容的电路结构起作用。
Claims (17)
1.一种安装在半导体芯片上的电容电路组件，其包括
芯片衬底；
接近于衬底安装的至少两个电容器；
其中，每个电容器具有被介电材料隔开的第一和第二导电极板；
其中，每个第二导电极板安装得平面地接近所述衬底至足以具有大于每个第一导电极板的非本征电容的与所述衬底之间的第二极板非本征电容；
所述第一极板的一半和所述第二极板的一半通过第一端口电路而连接到第一端口，其中，第一端口具有来自于所述第二极板的一半的第一端口复合非本征电容；以及
所述第一极板的剩余的一半和所述第二极板的剩余的一半通过第二端口电路而连接到第二端口，其中，第二端口具有来自于所述第二极板的剩余的一半的第二端口复合非本征电容，第二端口复合非本征电容等于第一端口复合非本征电容；
其中，所述衬底进一步包括具有第一和第二端子的线程前端电容器，所述线程前端电容器限定衬底占地区；
其中，所述第一端口电连接到线程前端电容器结构第一端子，并且第二端口电连接到线程前端电容器结构第二端子；并且
其中，所述至少两个电容器布置在线程前端电容器占地区内的衬底上。
2.权利要求1的结构，其中，所述至少两个电容器是金属-绝缘体-金属电容器，并且所述电容电路组件位于线程后端半导体电容器电路中。
3.权利要求1的结构，其中，所述至少两个电容器是至少四个电容器。
4.权利要求3的结构，其中，所述至少四个电容器排列为平行于衬底的矩形阵列。
5.权利要求1的结构，其进一步包括布置在线程前端电容器占地区内的衬底上并具有第一和第二端子的垂直原生电容器，其中，第一端口电连接到垂直原生电容器第一端子，并且第二端口电连接到垂直原生电容器第二端子。
6.权利要求1的结构，其中，第一和第二极板中的每一个由相同的材料形成。
7.权利要求6的结构，其中，所述极板是金属或多晶硅。
8.权利要求6的结构，其中，所述介电材料具有大于4的磁导率值。
9.一种用于形成半导体芯片电容电路的方法，其包括步骤：
形成线程前端衬底结构；
接近于衬底来安装至少两个电容器，其中，每个电容器具有被介电材料隔开的第一和第二导电极板，并且其中，每个第二导电极板安装得平面地接近所述衬底至足以具有大于每个第一导电极板的非本征电容的与所述衬底之间的第二极板非本征电容；
通过第一端口电路将所述第一极板的一半和所述第二极板的一半连接到第一端口，其中，第一端口具有来自于所述第二极板的一半的第一端口复合非本征电容；
通过第二端口电路将所述第一极板的剩余的一半和所述第二极板的剩余的一半连接到第二端口，其中，第二端口具有来自于所述第二极板的剩余的一半的第二端口复合非本征电容，第二端口复合非本征电容等于第一端口复合非本征电容；
在衬底中提供具有第一和第二端子的线程前端电容器；
线程前端电容器限定衬底占地区；
将第一端口电连接到线程前端电容器结构第一端子；
将第二端口电连接到线程前端电容器结构第二端子；以及
将所述至少两个电容器布置在线程前端电容器占地区内的衬底上。
10.权利要求9方法，其中所述至少两个电容器是金属-绝缘体-金属电容器，其进一步包括将所述至少两个电容器置于线程后端半导体电容器电路中的步骤。
11.权利要求9的方法，其中，所述至少两个电容器是至少四个电容器。
12.权利要求11的方法，其进一步包括将所述至少四个电容器布置为平行于衬底的矩形阵列的步骤。
13.权利要求9的方法，其进一步包括步骤：
将垂直原生电容器布置在线程前端电容器占地区内的衬底上，该垂直原生电容器具有第一和第二端子；
将第一端口电连接到垂直原生电容器第一端子；以及
将第二端口电连接到垂直原生电容器第二端子；以及
14.权利要求9的方法，其中，第一和第二极板中的每一个由相同的材料形成。
15.权利要求14的方法，其中，所述极板是金属或多晶硅。
16.权利要求14的方法，其中，所述介电材料具有大于4的磁导率值。
17.一种半导体电路结构，其包括：
芯片衬底，其包括具有第一和第二端子的线程前端金属氧化硅电容器，该金属氧化硅电容器限定线程前端电容器占地区；
至少两个线程后端金属-绝缘体-金属电容器，其电连接到线程前端电容器结构并安装得接近于衬底并在所述线程前端电容器占地区上方，其中金属-绝缘体-金属底部导电极板安装得平面地接近所述衬底至足以具有大于金属-绝缘体-金属顶部导电极板非本征电容的与所述衬底之间的底部极板非本征电容；
所述顶部极板的一半和所述底部极板的一半通过第一端口电路而连接到第一端口，其中，第一端口具有来自于所述底部极板的一半的第一端口复合非本征电容；以及
所述顶部极板的剩余的一半和所述底部极板的剩余的一半通过第二端口电路而连接到第二端口，其中，第二端口具有来自于所述底部极板的剩余的一半的第二端口复合非本征电容，第二端口复合非本征电容等于第一端口复合非本征电容。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/436,251 | 2006-05-18 | ||
| US11/436,251 US20070267733A1 (en) | 2006-05-18 | 2006-05-18 | Symmetrical MIMCAP capacitor design |
| PCT/EP2007/053252 WO2007134905A1 (en) | 2006-05-18 | 2007-04-03 | Symmetrical mim capacitor design |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101410942A CN101410942A (zh) | 2009-04-15 |
| CN101410942B true CN101410942B (zh) | 2010-08-25 |
Family
ID=38255410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007800107651A Expired - Fee Related CN101410942B (zh) | 2006-05-18 | 2007-04-03 | 对称mim电容器设计 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US20070267733A1 (zh) |
| EP (1) | EP2030223A1 (zh) |
| JP (1) | JP5308330B2 (zh) |
| CN (1) | CN101410942B (zh) |
| TW (1) | TWI412112B (zh) |
| WO (1) | WO2007134905A1 (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8076752B2 (en) * | 2006-03-20 | 2011-12-13 | Standard Microsystems Corporation | Fringe capacitor using bootstrapped non-metal layer |
| US7688160B2 (en) * | 2007-04-12 | 2010-03-30 | Stats Chippac, Ltd. | Compact coils for high performance filters |
| US7876547B2 (en) * | 2007-05-30 | 2011-01-25 | International Business Machines Corporation | Vertical parallel plate capacitor structures |
| US20090102016A1 (en) * | 2007-10-22 | 2009-04-23 | International Business Machines Corporation | Design structure incorporating vertical parallel plate capacitor structures |
| US8115276B2 (en) * | 2008-06-03 | 2012-02-14 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system employing back end of line via techniques |
| US8716778B2 (en) * | 2008-11-17 | 2014-05-06 | Altera Corporation | Metal-insulator-metal capacitors |
| US8021954B2 (en) * | 2009-05-22 | 2011-09-20 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with hierarchical capacitor and method of manufacture thereof |
| US8536016B2 (en) | 2009-05-22 | 2013-09-17 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with hierarchical capacitor and method of manufacture thereof |
| US8242579B2 (en) * | 2009-05-25 | 2012-08-14 | Infineon Technologies Ag | Capacitor structure |
| IT1403475B1 (it) * | 2010-12-20 | 2013-10-17 | St Microelectronics Srl | Struttura di connessione per un circuito integrato con funzione capacitiva |
| US8493708B2 (en) | 2011-02-21 | 2013-07-23 | International Business Machines Corporation | Capacitor structure |
| US20160181233A1 (en) * | 2014-12-23 | 2016-06-23 | Qualcomm Incorporated | Metal-insulator-metal (mim) capacitors arranged in a pattern to reduce inductance, and related methods |
| KR102335280B1 (ko) | 2015-10-02 | 2021-12-03 | 삼성전자주식회사 | 커패시터를 갖는 반도체 장치 및 이의 제조 방법 |
| JP2017183373A (ja) * | 2016-03-29 | 2017-10-05 | 日本電信電話株式会社 | Ｍｉｍ容量素子 |
| CN109075121B (zh) * | 2016-05-27 | 2023-10-13 | 太浩研究有限公司 | 用于半导体结构的后端线金属化层及其制造方法 |
| KR20190017558A (ko) * | 2017-08-11 | 2019-02-20 | 삼성전자주식회사 | 커패시터 구조물 및 이를 포함하는 반도체 소자 |
| US11380755B2 (en) | 2017-12-18 | 2022-07-05 | Intel Corporation | Compound capacitor structures |
| KR102404060B1 (ko) | 2018-01-11 | 2022-06-02 | 삼성전자주식회사 | 캐패시터를 갖는 반도체 소자 및 그 형성 방법 |
| US20190371725A1 (en) * | 2018-06-01 | 2019-12-05 | Qualcomm Incorporated | On-chip differential metal-oxide-metal/metal-insulator-metal capacitor with improved circuit isolation |
| US11581417B2 (en) * | 2018-09-13 | 2023-02-14 | Intel Corporation | Improper ferroelectric active and passive devices |
| US10763263B2 (en) * | 2019-01-30 | 2020-09-01 | Micron Technology, Inc. | Semiconductor device having equivalent series resistance unit |
| US11715594B2 (en) | 2021-05-27 | 2023-08-01 | International Business Machines Corporation | Vertically-stacked interdigitated metal-insulator-metal capacitor for sub-20 nm pitch |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5145799A (en) * | 1991-01-30 | 1992-09-08 | Texas Instruments Incorporated | Stacked capacitor SRAM cell |
| US5208597A (en) * | 1988-10-13 | 1993-05-04 | Crystal Semiconductor | Compensated capacitors for switched capacitor input of an analog-to-digital converter |
| US5208725A (en) * | 1992-08-19 | 1993-05-04 | Akcasu Osman E | High capacitance structure in a semiconductor device |
| EP0905792A2 (en) * | 1997-09-30 | 1999-03-31 | Hewlett-Packard Company | Stacked-fringe integrated circuit capacitors |
| US6028990A (en) * | 1997-10-20 | 2000-02-22 | The Board Of Trustees Of The Leland Stanford Junior University | Method and apparatus for a lateral flux capacitor |
| US6069050A (en) * | 1997-10-20 | 2000-05-30 | Taiwan Semiconductor Manufacturing Company | Cross-coupled capacitors for improved voltage coefficient |
| CN1620726A (zh) * | 2001-12-21 | 2005-05-25 | 马科尼通讯股份有限公司 | 电容元件以及电容元件的微调方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263251A (ja) * | 1985-05-17 | 1986-11-21 | Nec Corp | 半導体装置 |
| US5194749A (en) * | 1987-11-30 | 1993-03-16 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| US4918454A (en) * | 1988-10-13 | 1990-04-17 | Crystal Semiconductor Corporation | Compensated capacitors for switched capacitor input of an analog-to-digital converter |
| US5016070A (en) * | 1989-06-30 | 1991-05-14 | Texas Instruments Incorporated | Stacked CMOS sRAM with vertical transistors and cross-coupled capacitors |
| JPH0473960A (ja) * | 1990-07-16 | 1992-03-09 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
| US5324961A (en) * | 1991-01-30 | 1994-06-28 | Texas Instruments Incorporated | Stacked capacitor SRAM cell |
| US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| JP3144270B2 (ja) * | 1995-06-21 | 2001-03-12 | 富士ゼロックス株式会社 | 光偏向素子 |
| JP3218946B2 (ja) * | 1995-09-29 | 2001-10-15 | ヤマハ株式会社 | 歌詞データ処理装置及び補助データ処理装置 |
| US6038381A (en) * | 1997-11-25 | 2000-03-14 | Synopsys, Inc. | Method and system for determining a signal that controls the application of operands to a circuit-implemented function for power savings |
| JP2001189420A (ja) * | 2000-01-05 | 2001-07-10 | Nec Corp | 半導体装置 |
| KR100428788B1 (ko) * | 2001-12-03 | 2004-04-28 | 삼성전자주식회사 | 반도체 장치의 커패시터 구조체 및 그 형성 방법 |
| KR100480603B1 (ko) * | 2002-07-19 | 2005-04-06 | 삼성전자주식회사 | 일정한 커패시턴스를 갖는 금속-절연체-금속 커패시터를 포함하는 반도체 소자 |
| US6919233B2 (en) * | 2002-12-31 | 2005-07-19 | Texas Instruments Incorporated | MIM capacitors and methods for fabricating same |
| JP2005286254A (ja) * | 2004-03-30 | 2005-10-13 | Nec Electronics Corp | 半導体容量装置 |
| US7768044B2 (en) * | 2004-07-30 | 2010-08-03 | Agere Systems Inc. | Metal capacitor stacked with a MOS capacitor to provide increased capacitance density |
| US7335956B2 (en) * | 2005-02-11 | 2008-02-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Capacitor device with vertically arranged capacitor regions of various kinds |
-
2006
- 2006-05-18 US US11/436,251 patent/US20070267733A1/en not_active Abandoned
-
2007
- 2007-04-03 EP EP07727723A patent/EP2030223A1/en not_active Withdrawn
- 2007-04-03 CN CN2007800107651A patent/CN101410942B/zh not_active Expired - Fee Related
- 2007-04-03 JP JP2009510382A patent/JP5308330B2/ja not_active Expired - Fee Related
- 2007-04-03 WO PCT/EP2007/053252 patent/WO2007134905A1/en active Application Filing
- 2007-05-07 TW TW096116078A patent/TWI412112B/zh not_active IP Right Cessation
-
2008
- 2008-01-08 US US11/970,665 patent/US7838384B2/en not_active Expired - Fee Related
-
2010
- 2010-08-06 US US12/851,814 patent/US7939910B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208597A (en) * | 1988-10-13 | 1993-05-04 | Crystal Semiconductor | Compensated capacitors for switched capacitor input of an analog-to-digital converter |
| US5145799A (en) * | 1991-01-30 | 1992-09-08 | Texas Instruments Incorporated | Stacked capacitor SRAM cell |
| US5208725A (en) * | 1992-08-19 | 1993-05-04 | Akcasu Osman E | High capacitance structure in a semiconductor device |
| EP0905792A2 (en) * | 1997-09-30 | 1999-03-31 | Hewlett-Packard Company | Stacked-fringe integrated circuit capacitors |
| US6028990A (en) * | 1997-10-20 | 2000-02-22 | The Board Of Trustees Of The Leland Stanford Junior University | Method and apparatus for a lateral flux capacitor |
| US6069050A (en) * | 1997-10-20 | 2000-05-30 | Taiwan Semiconductor Manufacturing Company | Cross-coupled capacitors for improved voltage coefficient |
| CN1620726A (zh) * | 2001-12-21 | 2005-05-25 | 马科尼通讯股份有限公司 | 电容元件以及电容元件的微调方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7939910B2 (en) | 2011-05-10 |
| US20100295156A1 (en) | 2010-11-25 |
| US20070267733A1 (en) | 2007-11-22 |
| JP2009537974A (ja) | 2009-10-29 |
| TW200812044A (en) | 2008-03-01 |
| JP5308330B2 (ja) | 2013-10-09 |
| CN101410942A (zh) | 2009-04-15 |
| TWI412112B (zh) | 2013-10-11 |
| US7838384B2 (en) | 2010-11-23 |
| US20080099880A1 (en) | 2008-05-01 |
| WO2007134905A1 (en) | 2007-11-29 |
| EP2030223A1 (en) | 2009-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101410942B (zh) | 对称mim电容器设计 | |
| CN101410944B (zh) | 高成品率高密度芯片上电容器设计 | |
| CN101894795B (zh) | 具有多级电容器的集成电路系统及其制造方法 | |
| US7161228B1 (en) | Three-dimensional integrated capacitance structure | |
| KR101252989B1 (ko) | 그리드 판들을 갖는 집적 캐패시터 | |
| CN100353561C (zh) | 金属在金属上的组件及其制造方法 | |
| KR101268641B1 (ko) | 교번 층의 세그먼트를 구비하는 집적 커패시터 | |
| CN102543943A (zh) | 具旁路电容器的变压器及其制造方法 | |
| US8207592B2 (en) | Integrated capacitor with array of crosses | |
| US20040222494A1 (en) | Electrical component structure | |
| CN101308846B (zh) | 半导体器件 | |
| CN103650136B (zh) | 具有电源电压的稳定化结构的三维集成电路及其制造方法 | |
| TWI761540B (zh) | 分佈式ｌｃ濾波器結構 | |
| EP2351078B1 (en) | Shielding for integrated capacitors | |
| US7502218B2 (en) | Multi-terminal capacitor | |
| CN114582885A (zh) | 集成电路中的集成电容器 | |
| CN107534063A (zh) | 一种低损耗耦合电容器的装置和方法 | |
| CN201213133Y (zh) | 一种更均匀导通的电容耦合静电放电防护器件 | |
| CN100454550C (zh) | 电容结构 | |
| CN105097769A (zh) | 一种三维集成电路的器件及其制备方法 | |
| CN116913886A (zh) | 半导体装置 | |
| CN116259671A (zh) | 去耦电容器、去耦电容器形成方法及集成电路 | |
| CN106997880A (zh) | 一种半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171121 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171121 Address after: American New York Patentee after: Core USA second LLC Address before: American New York Patentee before: International Business Machines Corp. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230803 Address after: Taiwan, Hsinchu, China Patentee after: Taiwan Semiconductor Manufacturing Co.,Ltd. Address before: Grand Cayman, Cayman Islands Patentee before: GLOBALFOUNDRIES INC. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100825 |