CN101410988A - 不合并情况下的沟槽加宽 - Google Patents
不合并情况下的沟槽加宽 Download PDFInfo
- Publication number
- CN101410988A CN101410988A CNA2007800108866A CN200780010886A CN101410988A CN 101410988 A CN101410988 A CN 101410988A CN A2007800108866 A CNA2007800108866 A CN A2007800108866A CN 200780010886 A CN200780010886 A CN 200780010886A CN 101410988 A CN101410988 A CN 101410988A
- Authority
- CN
- China
- Prior art keywords
- side wall
- wall surface
- groove
- barrier layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 42
- 230000004888 barrier function Effects 0.000 claims description 39
- 239000003990 capacitor Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 230000000903 blocking effect Effects 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 36
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 32
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 201000006549 dyspepsia Diseases 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
Abstract
本发明提供了一种半导体制造方法，包括提供半导体结构的步骤。该半导体结构包括半导体基板和所述半导体基板中的沟槽。该沟槽包括侧壁，该侧壁包括{100}侧壁面和{110}侧壁面。所述半导体结构还包括阻挡层，其位于所述{100}侧壁面和所述{110}侧壁面上。该方法还包括以下步骤：去除阻挡层在{110}侧壁面上的部分而不去除阻挡层在{100}侧壁面上的部分，从而使得{110}侧壁面曝露于周围环境。
Description
技术领域
本发明涉及形成电容器的沟槽，更具体地涉及沟槽加宽技术。
背景技术
在现有技术中，可以通过首先在半导体基板中形成沟槽来形成电容器。为了增加电容器的电容，可以加宽沟槽。然而，风险在于在加宽工艺过程中会合并相邻沟槽。因此，需要如下一种沟槽结构(以及形成该沟槽结构的方法)，其中沟槽加宽不会导致沟槽合并。
发明内容
本发明提供了一种半导体结构，该半导体结构包括(a)半导体基板；(b)所述半导体基板上的沟槽，其中，该沟槽包括侧壁，并且其中该侧壁包括{100}侧壁面和{110}侧壁面；以及(c)阻挡区，其位于所述{100}侧壁面上而不在所述{110}侧壁面上。
本发明提供了一种半导体制造方法，该半导体制造方法包括：提供半导体结构，该半导体结构包括(a)半导体基板，(b)所述半导体基板中的沟槽，其中，该沟槽包括侧壁，并且其中该侧壁包括{100}侧壁面和{110}侧壁面，以及(c)阻挡层，其位于所述沟槽的所述{100}侧壁面和所述{110}侧壁面上；并且，去除所述阻挡层在所述{110}侧壁面上的部分，而不去除所述阻挡层在所述{100}侧壁面上的部分，使得所述{110}侧壁面曝露于周围环境下。
本发明提供了一种半导体制造方法，该半导体制造方法包括：提供半导体结构，该半导体结构包括(a)半导体基板，和(b)所述半导体基板中的第一沟槽；并且，沿第一方向但不沿不同于该第一方向的第二方向扩展所述第一沟槽。
本发明提供了一种半导体结构，该半导体结构包括：(a)半导体基板，该半导体基板包括第一半导体材料；(b)所述半导体基板中的导电区；(c)电容器介电层，该电容器介电层(i)夹在，(ii)直接物理接触于，和(iii)电绝缘所述导电区和所述半导体基板；(d)半导体阻挡区，该半导体阻挡区(i)夹在，和(ii)直接物理接触于所述电容器介电层和所述半导体基板，其中，所述半导体阻挡区包括不同于所述第一半导体材料的第二半导体材料。
本发明提供了一种沟槽结构(及其形成方法)，其中，沟槽加宽不会导致沟槽合并。
附图说明
图1A至图1Ia示出了根据本发明实施例的形成第一半导体结构的第一制造方法。
图2A至图2C示出了根据本发明实施例的形成第二半导体结构的第二制造方法。
具体实施方式
图1A至图1I示出了根据本发明实施例的形成半导体结构100的制造方法。更具体地，参照图1A，在一个实施例中，半导体结构100的制造开始于半导体基板110。例示性地，半导体基板110包括半导体材料，例如硅(Si)、锗(Ge)、硅锗(SiGe)、碳化硅(SiC)，以及其他主要由一种或多种化合物半导体构成的材料，例如砷化镓(GaAs)、氮化镓(GaN)以及磷化铟(InP)等。另选地，基板110具有绝缘体上半导体型结构，例如绝缘体上硅(SOI)基板。
接着，在一个实施例中，在半导体基板110顶部上形成焊盘(pad)氧化物层112。更具体地，可以通过热氧化半导体基板110的顶面116形成焊盘氧化物层112。
接着，在一个实施例中，在焊盘氧化物层112的顶部形成焊盘氮化物层114。更具体地，可以通过对焊盘氧化物层112顶部进行氮化硅的CVD(化学气相淀积)形成焊盘氮化物层114。
接着，在一个实施例中，在焊盘氮化物层114的顶部形成硬掩模层115。在一个实施例中，可以通过对焊盘氮化物层114顶部进行氧化硅的CVD(化学气相淀积)形成硬掩模层115。
接着，参照图1B，在一个实施例中，示例性地通过构图和刻蚀通过硬掩模层115、焊盘氮化物层114以及焊盘氧化物层112，直到半导体基板110的顶面116曝露于周围环境，从而形成了开口118。在一个实施例中，刻蚀通过硬掩模层115、焊盘氮化物层114以及焊盘氧化物层112以形成开口118的步骤可以包括光刻并随后进行RIE(反应离子刻蚀)刻蚀。
接着，在一个实施例中，采用硬掩模层115作为通过开口118各向异性地刻蚀半导体基板110的掩模，得到图1C中的沟槽120。该刻蚀步骤由箭头124来表示，下文中将其称作刻蚀步骤124。在一个实施例中，刻蚀步骤124是RIE刻蚀。接着，在一个实施例中，可以在形成沟槽120之后的任意适当处理中剥去硬掩模层115。
参照图1D，在一个实施例中，在沟槽120的侧壁122的侧壁顶部122A上形成套环保护层126。该套环保护层126通常是由氧化物、氮化物或任何适当的介电材料制成。在一个实施例中，该套环保护层126是如下形成的，即执行第一沟槽刻蚀来局部地刻蚀沟槽至预定深度、在沟槽侧壁上形成套环保护层126、然后执行第二沟槽刻蚀以刻蚀沟槽至期望深度。在另一实施例中，该套环保护层126是在形成整个沟槽之后形成的。用于在上部沟槽中形成套环的方法是本领域广为公知的，因而为了避免使得本发明难以理解而不对其进行详细描述。
图1E例示了沿图1D的结构100中的线1E-1E的截面图。在一个实施例中，沟槽120的侧壁122的水平截面具有如图1E所示的八角形状。应当注意，下面在图1E至图1Ia中仅仅示出了沟槽底部120B的侧壁底部122B。
一般来说，沟槽120的侧壁122的水平截面可以具有任意形状。应当注意，沟槽120的侧壁122的截面的形状取决于开口118(在图1B中)的形状。
接着，参照图1F，在一个实施例中，在沟槽底部120B的侧壁部122B上外延生长阻挡层140，该阻挡层140的材料不同于基板110的材料。在一个实施例中，基板110为硅，阻挡层140为SiGe(硅锗)。另选地，外延生长材料140可以是锗(Ge)、碳化硅(SiC)、以及其他主要由一种或多种化合物半导体构成的材料，例如砷化镓(GaAs)、氮化镓(GaN)以及磷化铟(InP)等。假设，基板110在侧壁面122Be(122B东)、122Bw(122B西)、122Bn(122B北)以及122Bs(122B南)处的Si材料具有{110}的晶格(结晶)取向。再假设，基板110在侧壁面122Bn-e(122B东北)、122Bn-w(122B西北)、122Bs-e(122B东南)以及122Bs-w(122B西南)处的Si材料具有{100}的晶格取向。由于外延生长率取决于结晶取向，所以在外延生长后SiGe阻挡层140在{100}侧壁面122Bn-e、122Bn-w、122Bs-e和122Bs-w上要比在{110}侧壁面122Be、122Bw、122Bn和122Bs上厚。例如，SiGe阻挡层140在{100}侧壁面122Bn-w上的厚度141比SiGe阻挡层140在{110}侧壁面122Bn上的厚度142要大。
在一个实施例中，可利用诸如化学气相淀积方法的常规技术来淀积或生长SiGe层140。例如，可以使用超高真空化学气相淀积(UHVCVD)。其他的常规技术包括快速热化学气相淀积(RTCVD)、低压化学气相淀积(LPCVD)、有限反应处理CVD(LRPCVD)和分子束外延(MBE)。SiGe层140中的锗和硅的原子比(Ge∶Si)可优选地从1∶99到99∶1，更优选地从1∶4到4∶1，最优选地从1∶2到2∶1。在一个实施例中，SiGe中锗和硅的原子比为2∶3。SiGe在{100}面上比在{110}面上的厚度大。例如，在{100}侧壁面上可形成约300埃的SiGe，而在{110}侧壁面上可形成约60埃的SiGe。
接着，在一个实施例中，通过利用刻蚀步骤去除部分SiGe阻挡层140。执行该刻蚀处理，直到{110}侧壁面122Be、122Bw、122Bn和122Bs曝露于周围环境。由于在刻蚀之前SiGe阻挡层140在{100}侧壁面122Bn-e、122Bn-w、122Bs-e和122Bs-w上要比在{110}侧壁面122Be、122Bw、122Bn和122Bs上厚(在图1F中)，所以在刻蚀之后部分SiGe留在每个{100}侧壁面上，如图1G中的结构100所示，分别在四个{100}侧壁面122Bn-e、122Bs-e、122Bs-w和122Bn-w上形成SiGe阻挡区140a、140b、140c和140d。在一个实施例中，刻蚀步骤是利用包含基于氨的化学物质的刻蚀剂的湿法刻蚀工艺。另选地，该刻蚀步骤是诸如等离子刻蚀的干法刻蚀工艺。
接着，在一个实施例中，结构100的制造过程还包括选择性地针对四个SiGe阻挡区140a、140b、140c和140d在半导体基板110上进行刻蚀的步骤，该步骤得到图1H中的结构100。结果，沟槽底部120B在北、南、东和西方向上扩展，而不在东北、西北、东南和西南方向上扩展。该刻蚀步骤由箭头144表示，下文中将其称作刻蚀步骤144。在一个实施例中，该刻蚀步骤144可利用硝酸和氢氟酸混合物各向同性地执行。另选地，该刻蚀步骤144是诸如等离子刻蚀的干法刻蚀工艺。由于刻蚀步骤144是各向同性的并且选择性地针对四个SiGe阻挡区140a、140b、140c和140d，因此，仅仅去除了半导体基板110在{110}侧壁面上的Si部分。
接着，参照图1Ha，在一个实施例中，在套环保护层126和沟槽底部120B的侧壁122B上形成电容器介电层150。在一个实施例中，电容器介电层150包括氧化物、氮化物、氧氮化物、诸如二氧化铪的高k介电材料、或这些材料的组合。在一个实施例中，电容器介电层150通过CVD(化学气相淀积)或ALD(原子层淀积)形成。
接着，在一个实施例中，以诸如掺杂多晶硅的传导材料填充沟槽120，从而在沟槽120内形成一个电容器电极160。例示性地，电容器电极160是通过在整个结构100顶部和沟槽120内淀积掺杂多晶硅材料而形成的，然后通过CMP(化学机械抛光)步骤对其进行平整化以去除沟槽120外的多余多晶硅。围绕沟槽120的基板110用作电容器110+150+160(其包括电容器介电层150和两个电容器电极110及160)的另一电极。
图1Hb和1Hc例示了沿图1Ha的结构100的线1Hb-1Hb和1Hc-1Hc的截面图。电容器110+150+160具有第一电容器电极160和第二电容器电极110，其中第一电容器电极160和第二电容器电极110通过电容器介电层150彼此电绝缘。
在另选实施例中，在图1H所描述的步骤之后，去除了四个SiGe阻挡区140a、140b、140c和140d，得到了图1I中的结构100。在一个实施例中，通过基本上选择性地针对半导体基板110执行刻蚀工艺来去除SiGe阻挡区140a、140b、140c和140d。在一个实施例中，该刻蚀工艺是利用包含基于氨的化学物质的刻蚀剂的湿法刻蚀工艺。另选地，该刻蚀工艺是诸如等离子刻蚀的干法刻蚀工艺。
接着，在一个实施例中，沟槽120可用来利用与上面针对形成电容器110+150+160所述的工艺相同的工艺来形成电容器(未示出)。应当注意，刻蚀步骤144(在图1H中)帮助扩展沟槽底部120B，得到后来形成的电容器的更大电容。
在以上描述中，为简便起见，参照图1A至图1I，结构100仅包括一个沟槽120。一般来说，结构100可包括多个类似于图1A至图1I中所述的沟槽120的沟槽。
更具体地，参照图1Ia，结构100例示性地包括四个沟槽(未示出但类似于图1A至图1I中所述的沟槽120)的四个沟槽底部100.1、100.2、100.3和100.4。在一个实施例中，可以利用以上在图1A至图1I中描述的制造工艺同时形成四个沟槽的四个沟槽底部100.1、100.2、100.3和100.4。应当注意，在图1Ia中仅仅示出了四个沟槽的四个沟槽底部100.1、100.2、100.3和100.4。一般来说，结构100可以具有N个沟槽的N个沟槽底部，其中，N为正整数。
如图1Ia中所见，四个沟槽底部100.1、100.2、100.3和100.4中的每一个在北、南、东和西方向上都有扩展空间，而没有与相邻沟槽太接近。结果，通过在北、南、东和西方向上扩展四个沟槽底部100.1、100.2、100.3和100.4，刻蚀步骤144(在图1H中)帮助扩展四个沟槽底部100.1、100.2、100.3和100.4，而没有使它们与相邻沟槽底部太接近。更具体地，在刻蚀步骤144期间，距离d1(沟槽底部100.1与100.2之间)、d2(沟槽底部100.2与100.3之间)、d3(沟槽底部100.3与100.4之间)以及d4(沟槽底部100.1与100.4之间)没有改变。
图2A至图2C例示了根据本发明实施例形成半导体结构200的第二制造方法。更具体地，在一个实施例中，第二制造方法开始于图2A中的结构200。在一个实施例中，图2A中的结构200类似于图1F中的结构100。例示性地，图2A中结构200的形成类似于图1F中结构100的形成。应当注意，图2A中的结构200和图1F中的结构100的类似区域除了用于指示图号的第一位之外具有相同的附图标号。例如，SiGe层240(图2A)与SiGe层140(图1F)类似。
接着，参照图2B，在一个实施例中，通过热氧化SiGe层240形成氧化物层244。在一个实施例中，执行热氧化SiGe层240的步骤，直到完全氧化SiGe层240在{110}侧壁面232Be、232Bw、232Bn和232Bs上的SiGe区域。应当注意(i)SiGe层240在{100}侧壁面232Bn-e、232Bn-w、232Bs-e和232Bs-w上比在{110}侧壁面232Be、232Bw、232Bn和232Bs上要厚(如图2A所示)，(ii)针对{110}侧壁面232Be、232Bw、232Bn和232Bs上的SiGe区域的热氧化率比针对{100}侧壁面232Bn-e、232Bn-w、232Bs-e和232Bs-w上的SiGe区域的热氧化率快。结果，{110}侧壁面232Be、232Bw、232Bn和232Bs上的整个SiGe材料转变为氧化物材料244，而在四个{100}侧壁面232Bn-e、232Bs-e、232Bs-w和232Bn-w上分别留下四个SiGe区240a、240b、240c和240d，如图2B所示。
接着，在一个实施例中，通过利用刻蚀步骤去除SiGe氧化物层244，得到图2C中的结构200。在一个实施例中，该刻蚀步骤执行为利用含氢氟酸的刻蚀剂的湿法刻蚀步骤，该步骤去除氧化物层244，并基本上选择性地针对四个SiGe区240a、240b、240c和240d以及半导体基板210。
应当注意，图2C的结构200类似于图1G的结构100。之后，利用类似于图1H至图1I的步骤继续结构200的制造过程。
尽管这里出于例示的目的描述了本发明的特定实施例，但是对于本领域技术人员来说很多修改和变型都是显而易见的。因此，所附权利要求旨在包含落在本发明真实宗旨和范围内的所有这种变型和修改。
为了避免起疑，说明书和权利要求书通篇所用的术语“包括”不应被解释为“仅由...构成”的含义。
Claims (30)
1、一种半导体结构，该半导体结构包括：
(a)半导体基板；
(b)所述半导体基板中的沟槽，
其中，该沟槽包括侧壁，并且
其中，该侧壁包括{100}侧壁面和{110}侧壁面；以及
(c)阻挡区，其位于所述{100}侧壁面上而不在所述{110}侧壁面上。
2、根据权利要求1所述的结构，进一步包括介电层，该介电层位于所述沟槽的侧壁面上并且与所述阻挡区直接物理接触。
3、根据权利要求2所述的结构，其中，所述介电层包括氧化物材料。
4、根据任一前述权利要求所述的结构，其中，所述半导体基板包括硅。
5、根据任一前述权利要求所述的结构，其中，所述阻挡区包括硅和锗的混合物。
6、根据任一前述权利要求所述的结构，其中，所述沟槽的水平截面具有八角形状。
7、一种半导体制造方法，该半导体制造方法包括：
提供半导体结构，该半导体结构包括：
(a)半导体基板，
(b)所述半导体基板中的沟槽，其中，该沟槽包括侧壁，并且其中该侧壁包括{100}侧壁面和{110}侧壁面，以及
(c)阻挡层，其位于所述沟槽的所述{100}侧壁面和所述{110}侧壁面上；并且，
去除所述阻挡层在所述{110}侧壁面上的部分，而不去除所述阻挡层在所述{100}侧壁面上的部分，使得所述{110}侧壁面曝露于周围环境。
8、根据权利要求7所述的方法，其中，所述提供半导体结构的步骤包括：
提供所述半导体基板；
在所述半导体基板中形成沟槽；以及
在所述沟槽的{100}侧壁面和{110}侧壁面上外延生长所述阻挡层。
9、根据权利要求7或8所述的方法，在执行所述去除步骤之后还包括：基本上选择性地针对阻挡层在{100}侧壁面上的剩余部分刻蚀在{110}侧壁面处的半导体基板。
10、根据权利要求7、8或9所述的方法，其中，所述半导体基板包括硅。
11、根据权利要求7至10中任一项所述的方法，其中，所述阻挡层包括硅和锗的混合物。
12、根据权利要求7至11中任一项所述的方法，其中，所述阻挡层在沟槽的{100}侧壁面上比在{110}侧壁面上厚。
13、根据权利要求7至12中任一项所述的方法，其中，所述去除阻挡层在{110}侧壁面上的部分的步骤包括刻蚀阻挡层，直到{110}侧壁面曝露于周围环境。
14、根据权利要求7至13中任一项所述的方法，其中，所述去除步骤包括：
将阻挡层在{110}侧壁面上的部分完全转变为氧化物，而不将阻挡层在{100}侧壁面上的部分完全转变为氧化物；并且然后
完全去除所述阻挡层的被转变部分。
15、根据权利要求14所述的方法，其中，所述将阻挡层在{110}侧壁面上的部分完全转变为氧化物的步骤包括：对阻挡层在{110}侧壁面上的部分进行热氧化。
16、根据权利要求7至15中任一项所述的方法，在所述去除阻挡层在{110}侧壁面上的部分之后，还包括去除阻挡层在{100}侧壁面上的剩余部分。
17、一种半导体制造方法，该半导体制造方法包括：
提供半导体结构，该半导体结构包括：
(a)半导体基板，和
(b)所述半导体基板中的第一沟槽；并且
沿第一方向但不沿不同于该第一方向的第二方向扩展所述第一沟槽。
18、根据权利要求17所述的方法，
其中，所述第一方向包括北、南、东和西方向，并且
其中，所述第二方向包括东北、西北、东南和西南方向。
19、根据权利要求17或18所述的方法，
其中，所述半导体结构还包括半导体基板中的第二沟槽、第三沟槽、第四沟槽和第五沟槽，
其中，所述第二沟槽在所述第一沟槽的西北方向，
其中，所述第三沟槽在所述第一沟槽的东北方向，
其中，所述第四沟槽在所述第一沟槽的西南方向，
其中，所述第五沟槽在所述第一沟槽的东南方向，
其中，所述第一方向包括北、南、东和西方向，并且
其中，所述第二方向包括东北、西北、东南和西南方向。
20、根据权利要求19所述的方法，其中，所述提供半导体结构的步骤包括：
提供所述半导体基板；以及
在所述半导体基板中形成第一沟槽，
其中，所述第一沟槽包括侧壁；并且
其中，所述侧壁包括{100}侧壁面和{110}侧壁面。
21、根据权利要求20所述的方法，其中，所述扩展第一沟槽的步骤包括：
在所述第一沟槽的侧壁上形成阻挡层；然后
去除所述阻挡层在所述{110}侧壁面上的部分，而不去除所述阻挡层在所述{100}侧壁面上的部分；并且然后
基本上选择性地针对阻挡层在{100}侧壁面上的剩余部分刻蚀在{110}侧壁面处的半导体基板。
22、根据权利要求21所述的方法，其中，所述去除阻挡层在{110}侧壁面上的部分的步骤包括刻蚀阻挡层，直到{110}侧壁面曝露于周围环境。
23、根据权利要求22所述的方法，其中，所述刻蚀步骤包括湿法刻蚀所述阻挡层，直到{110}侧壁面曝露于周围环境。
24、根据权利要求21所述的方法，其中，所述去除阻挡层在{110}侧壁面上的部分的步骤包括：
完全氧化阻挡层在{110}侧壁面上的部分，而不完全氧化阻挡层在{100}侧壁面上的部分；并且然后
完全去除由所述完全氧化得到的所述阻挡层的氧化部分。
25、根据权利要求24所述的方法，其中，所述完全去除阻挡层的氧化部分的步骤包括湿法刻蚀该层的氧化部分。
26、一种半导体结构，该半导体结构包括：
(a)半导体基板，该半导体基板包括第一半导体材料；
(b)所述半导体基板中的导电区；
(c)电容器介电层，该电容器介电层(i)夹在，(ii)直接物理接触于，以及(iii)电绝缘于所述导电区和所述半导体基板；
(d)半导体阻挡区，该半导体阻挡区(i)夹在，和(ii)直接物理接触于所述电容器介电层和所述半导体基板，其中，所述半导体阻挡区包括不同于所述第一半导体材料的第二半导体材料。
27、根据权利要求26所述的结构，其中，所述半导体基板、导电区以及电容器介电层形成电容器。
28、根据权利要求26或27所述的结构，
其中，所述半导体基板和所述半导体阻挡区共用第一界面，
其中，所述半导体基板和所述电容器介电层共用第二界面，
其中，所述半导体基板在第一界面处具有第一结晶取向，
其中，所述半导体基板在第二界面处具有第二结晶取向，并且
其中，所述第一结晶取向不同于所述第二结晶取向。
29、根据权利要求26、27或28所述的结构，其中，所述半导体基板包括硅。
30、根据权利要求26、27、28或29所述的结构，其中，所述半导体阻挡区包括硅和锗的混合物。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/420,527 US7375413B2 (en) | 2006-05-26 | 2006-05-26 | Trench widening without merging |
| US11/420,527 | 2006-05-26 | ||
| PCT/EP2007/054769 WO2007137946A2 (en) | 2006-05-26 | 2007-05-16 | Trench widening without merging |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101410988A true CN101410988A (zh) | 2009-04-15 |
| CN101410988B CN101410988B (zh) | 2011-04-27 |
Family
ID=38325289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007800108866A Expired - Fee Related CN101410988B (zh) | 2006-05-26 | 2007-05-16 | 不合并情况下的沟槽加宽 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US7375413B2 (zh) |
| EP (1) | EP2022096A2 (zh) |
| JP (1) | JP5328642B2 (zh) |
| CN (1) | CN101410988B (zh) |
| TW (1) | TW200818302A (zh) |
| WO (1) | WO2007137946A2 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102201371A (zh) * | 2010-03-26 | 2011-09-28 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的制造方法 |
| CN103296000A (zh) * | 2012-02-24 | 2013-09-11 | 英飞凌科技股份有限公司 | 沟槽电容器和形成该沟槽电容器的方法 |
| CN105765714A (zh) * | 2013-09-11 | 2016-07-13 | 格罗方德半导体股份有限公司 | 用于提高beol介电性能的硅通孔结构和方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7709320B2 (en) | 2006-06-28 | 2010-05-04 | International Business Machines Corporation | Method of fabricating trench capacitors and memory cells using trench capacitors |
| US20140120687A1 (en) | 2012-10-31 | 2014-05-01 | International Business Machines Corporation | Self-Aligned Silicide Bottom Plate for EDRAM Applications by Self-Diffusing Metal in CVD/ALD Metal Process |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4797373A (en) * | 1984-10-31 | 1989-01-10 | Texas Instruments Incorporated | Method of making dRAM cell with trench capacitor |
| JPS63166258A (ja) * | 1986-12-26 | 1988-07-09 | Toshiba Corp | 半導体記憶装置 |
| US5059544A (en) * | 1988-07-14 | 1991-10-22 | International Business Machines Corp. | Method of forming bipolar transistor having self-aligned emitter-base using selective and non-selective epitaxy |
| US5323053A (en) * | 1992-05-28 | 1994-06-21 | At&T Bell Laboratories | Semiconductor devices using epitaxial silicides on (111) surfaces etched in (100) silicon substrates |
| US5656535A (en) | 1996-03-04 | 1997-08-12 | Siemens Aktiengesellschaft | Storage node process for deep trench-based DRAM |
| US6087239A (en) * | 1996-11-22 | 2000-07-11 | Micron Technology, Inc. | Disposable spacer and method of forming and using same |
| US5891807A (en) | 1997-09-25 | 1999-04-06 | Siemens Aktiengesellschaft | Formation of a bottle shaped trench |
| US6018174A (en) | 1998-04-06 | 2000-01-25 | Siemens Aktiengesellschaft | Bottle-shaped trench capacitor with epi buried layer |
| US6190988B1 (en) | 1998-05-28 | 2001-02-20 | International Business Machines Corporation | Method for a controlled bottle trench for a dram storage node |
| US6232171B1 (en) | 1999-01-11 | 2001-05-15 | Promos Technology, Inc. | Technique of bottle-shaped deep trench formation |
| US6403412B1 (en) | 1999-05-03 | 2002-06-11 | International Business Machines Corp. | Method for in-situ formation of bottle shaped trench by gas phase etching |
| US6740555B1 (en) | 1999-09-29 | 2004-05-25 | Infineon Technologies Ag | Semiconductor structures and manufacturing methods |
| JP3457236B2 (ja) | 1999-11-05 | 2003-10-14 | 茂徳科技股▲ふん▼有限公司 | 深いトレンチキャパシター蓄積電極の製造方法 |
| DE10016340C1 (de) | 2000-03-31 | 2001-12-06 | Promos Technologies Inc | Verfahren zur Herstellung von flaschenförmigen Tiefgräben zur Verwendung in Halbleitervorrichtungen |
| US6365485B1 (en) | 2000-04-19 | 2002-04-02 | Promos Tech., Inc, | DRAM technology of buried plate formation of bottle-shaped deep trench |
| US6495411B1 (en) | 2000-07-13 | 2002-12-17 | Promos Technology Inc. | Technique to improve deep trench capacitance by increasing surface thereof |
| JP3531613B2 (ja) * | 2001-02-06 | 2004-05-31 | 株式会社デンソー | トレンチゲート型半導体装置及びその製造方法 |
| TWI291735B (en) | 2002-01-28 | 2007-12-21 | Nanya Technology Corp | Method for forming bottle-shaped trench in semiconductor substrate |
| TWI291736B (en) | 2002-02-05 | 2007-12-21 | Nanya Technology Corp | Method for forming bottle-shaped trench in semiconductor substrate |
| TW538497B (en) | 2002-05-16 | 2003-06-21 | Nanya Technology Corp | Method to form a bottle-shaped trench |
| TW550741B (en) | 2002-08-20 | 2003-09-01 | Nanya Technology Corp | Method for forming a bottle trench |
| TW554521B (en) | 2002-09-16 | 2003-09-21 | Nanya Technology Corp | Process for forming a bottle-shaped trench |
| US6696344B1 (en) | 2003-03-10 | 2004-02-24 | Nanya Technology Corporation | Method for forming a bottle-shaped trench |
| TW582087B (en) | 2003-04-09 | 2004-04-01 | Nanya Technology Corp | Method of forming bottle trench |
| US6767786B1 (en) | 2003-04-14 | 2004-07-27 | Nanya Technology Corporation | Method for forming bottle trenches by liquid phase oxide deposition |
| US7115934B2 (en) | 2004-03-26 | 2006-10-03 | International Business Machines Corporation | Method and structure for enhancing trench capacitance |
| US7129129B2 (en) | 2004-03-29 | 2006-10-31 | International Business Machines Corporation | Vertical device with optimal trench shape |
-
2006
- 2006-05-26 US US11/420,527 patent/US7375413B2/en active Active
-
2007
- 2007-05-10 TW TW096116637A patent/TW200818302A/zh unknown
- 2007-05-16 EP EP07729217A patent/EP2022096A2/en not_active Withdrawn
- 2007-05-16 JP JP2009511475A patent/JP5328642B2/ja not_active Expired - Fee Related
- 2007-05-16 CN CN2007800108866A patent/CN101410988B/zh not_active Expired - Fee Related
- 2007-05-16 WO PCT/EP2007/054769 patent/WO2007137946A2/en active Application Filing
- 2007-12-17 US US11/957,615 patent/US7700434B2/en not_active Expired - Fee Related
-
2008
- 2008-04-15 US US12/103,000 patent/US7821098B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102201371A (zh) * | 2010-03-26 | 2011-09-28 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的制造方法 |
| CN103296000A (zh) * | 2012-02-24 | 2013-09-11 | 英飞凌科技股份有限公司 | 沟槽电容器和形成该沟槽电容器的方法 |
| CN103296000B (zh) * | 2012-02-24 | 2016-11-23 | 英飞凌科技股份有限公司 | 沟槽电容器和形成该沟槽电容器的方法 |
| US9508790B2 (en) | 2012-02-24 | 2016-11-29 | Infineon Technologies Ag | Trench capacitors and methods of forming the same |
| CN105765714A (zh) * | 2013-09-11 | 2016-07-13 | 格罗方德半导体股份有限公司 | 用于提高beol介电性能的硅通孔结构和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7821098B2 (en) | 2010-10-26 |
| US20070273000A1 (en) | 2007-11-29 |
| CN101410988B (zh) | 2011-04-27 |
| TW200818302A (en) | 2008-04-16 |
| JP2009538522A (ja) | 2009-11-05 |
| US7700434B2 (en) | 2010-04-20 |
| US20080132029A1 (en) | 2008-06-05 |
| WO2007137946A2 (en) | 2007-12-06 |
| JP5328642B2 (ja) | 2013-10-30 |
| WO2007137946A3 (en) | 2008-03-13 |
| US7375413B2 (en) | 2008-05-20 |
| US20080191320A1 (en) | 2008-08-14 |
| EP2022096A2 (en) | 2009-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9985131B2 (en) | Source/drain profile for FinFET | |
| US9892912B2 (en) | Method of manufacturing stacked nanowire MOS transistor | |
| US9917186B2 (en) | Semiconductor device with control structure including buried portions and method of manufacturing | |
| US8841701B2 (en) | FinFET device having a channel defined in a diamond-like shape semiconductor structure | |
| KR101850202B1 (ko) | Finfet 디바이스 및 그 제조 방법 | |
| KR20170096987A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| KR20100022526A (ko) | 벌크 기판 상에 제조되는 분리된 트라이-게이트 트랜지스터 | |
| CN101410988B (zh) | 不合并情况下的沟槽加宽 | |
| CN107342322B (zh) | 半导体装置的鳍状结构以及鳍式场效晶体管装置 | |
| US9520484B2 (en) | Method for forming semiconductor nanowire transistors | |
| US8987093B2 (en) | Multigate finFETs with epitaxially-grown merged source/drains | |
| CN111029406A (zh) | 一种半导体器件及其制备方法 | |
| CN107464846A (zh) | 场效应晶体管和半导体结构 | |
| US7129129B2 (en) | Vertical device with optimal trench shape | |
| US11575045B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN109427907B (zh) | 半导体器件及其制造方法 | |
| CN101180713A (zh) | 制造双极晶体管的方法 | |
| CN104253079A (zh) | 浅沟槽隔离结构、包含其的晶体管及其制作方法 | |
| CN113823688A (zh) | 半导体结构及其形成方法 | |
| US9419076B1 (en) | Bipolar junction transistor | |
| CN100505160C (zh) | 一种半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171127 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171127 Address after: American New York Patentee after: Core USA second LLC Address before: American New York Patentee before: International Business Machines Corp. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110427 Termination date: 20190516 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |