CN101427356A - 注入最优化方案 - Google Patents

注入最优化方案 Download PDF

Info

Publication number
CN101427356A
CN101427356A CNA2005800148243A CN200580014824A CN101427356A CN 101427356 A CN101427356 A CN 101427356A CN A2005800148243 A CNA2005800148243 A CN A2005800148243A CN 200580014824 A CN200580014824 A CN 200580014824A CN 101427356 A CN101427356 A CN 101427356A
Authority
CN
China
Prior art keywords
substrate
ion
main shaft
described substrate
degree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800148243A
Other languages
English (en)
Inventor
J·D·伯恩斯坦
L·S·罗伯逊
S·N·吉内姆
N·马哈林盖姆
B·G·莫泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN101427356A publication Critical patent/CN101427356A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Abstract

本发明提供在衬底中注入离子的方法，以及制造集成电路的方法。除了其他步骤，在衬底中注入离子的方法包括：将衬底(410)放在注入盘上(405)，以使衬底(410)的主轴(430)相对于所述注入盘(405)的径向偏移旋转大约30度到大约60度或者大约120度到大约150度，此外，其中所述衬底(410)未被倾斜。所述方法进一步包括，注入离子至衬底(410)中，所述主轴(430)的旋转位置减小了阴影效应或阴影遮蔽(shadowing)。

Description

注入最优化方案
技术领域
【0001】本发明一般地涉及注入最优化方案，更具体地，涉及其中的可注入离子的衬底的主轴对于注入盘而言是弦向的注入最优化方案。
背景技术
【0002】先进集成电路设计需要对束入射角进行精确的控制。虽然存在许多种不同类型束入射角误差，三种更常见类型是：锥角误差、束偏转误差、以及跨越整个晶片表面的平行性误差。锥角误差典型地是由晶片扫描系统的几何结构所造成的锥角效应的结果。锥角误差引起晶片内的改变。例如，束角误差在晶片的一个边可以约为-x度，在晶片的中心可以近似为零度，而在晶片的相对边可以约为+x度。
【0003】另一方面，偏转误差趋向于是一个跨越整个晶片表面的固定误差，其当不同批量(lot)之间、不同注入批次之间调整光束时引入，或者不论何时发生调整时引入。不论由于什么原因，平行性误差都会导致穿过所述晶片的宽度的随机束入射角误差。由于它的随机性，这个误差特别难于校正。
【0004】不巧的是，如果没有对束入射角的精确控制，各种不同的问题会使集成电路的晶体管退化或降级。作为例子，晶体管不对称、变化、以及降低的MPY经常是由于束入射角误差所造成的结果。束入射角误差还典型地导致栅的阴影效应或阴影遮蔽(shadowing)以及不对称掺杂分布，而这两者都是不符合需求的。
【0005】现在参照图1A和1B，其说明的是可以在晶体管器件上导致栅的阴影效应的注入系统100的例子。在图1A说明的注入系统100包括位于注入盘105之上的一个或多于一个的衬底110。就像所说明的，每个衬底110的主轴位于注入盘105的径向上。在所示例子中的衬底105的径向性质，是通过以下方式实现的：将复数个衬底110的每一个上的对准结构125与注入盘105的一个对准结构120对准或校准，每个衬底110上的所述对准结构125与每个衬底110的主轴对准。就像人们可能希望的，对准或校准结构120、125使衬底110在注入处理期间可以很容易地定位和对准。
【0006】每个衬底110理论上在其上面具有一个或多于一个的晶体管器件140，随着所述注入盘105旋转，衬底110经历一个注入处理过程130。在图1B中说明的晶体管器件140包括栅结构150，其具有高度(h)并位于衬底110之上。图1B中说明的晶体管器件140经过注入处理130形成离子注入区域160。就像所说明的，注入束入射角(θ)和栅结构150的高度(h)的结合，导致位于衬底110内的复数个注入区域160位于与栅结构150非等距离的位置。例如，注入区域160之一位于离栅结构120的侧壁距离为(d)的位置，而另一个注入区域160位于相邻于栅结构150的侧壁的位置。虽然距离(d)可以利用等式d＝h tan(θ)来估计，其仍然会产生由距离(d)限定的未掺杂/欠掺杂区域170，其经常易于造成晶体管器件140的严重的操作问题。
【0007】因此，本领域中需要一种没有现有技术方法和器件的缺点的在衬底中注入掺杂剂的方法。
发明内容
【0008】为了解决上面讨论的现有技术的不足之处，本发明提供了在衬底中注入离子的方法和制造集成电路的方法。除了其他步骤，向衬底中注入离子的方法包括：将衬底放在注入盘上，以使衬底的主轴相对于注入盘的径向偏移旋转约30度到约60度或者约120度到约150度，此外其中所述衬底不被倾斜。所述方法进一步包括在衬底中注入离子，所述主轴的旋转位置减小了阴影效应或阴影遮蔽(shadowing)。另一方面，制造集成电路的方法，另外地包括在位于微电子器件结构之上方的复数个电介质层之内形成互连，以形成可操作的集成电路，而所述微电子器件结构位于所述衬底之上方或上面。
附图说明
【0009】图1A和1B(现有技术)说明了注入系统的一个例子，其能够在传统晶体管器件上导致栅的阴影效应；
【0010】图2A和2B分别显示图解说明阴影遮蔽距离(d)和减小的阴影遮蔽距离(d′)的器件的剖视图和俯视图；
【0011】图3是说明衬底的一个实施方式的分解平面视图，该衬底可以用于注入系统中，以完成本发明的独特方面；
【0012】图4是说明注入系统的一个实施方式的平面视图，其可以用于示例性实施方式中，以根据本发明的原理在衬底中注入离子，诸如掺杂物。
【0013】图5是说明晶体管器件的剖视图，该晶体管器件可以位于图4所示的衬底之一上；以及
【0014】图6是说明并入根据本发明的原理构造的晶体管器件的传统集成电路(IC)的剖视图。
具体实施方式
【0015】为了完整的目的，少数术语需要在进入本发明的细节之前阐明。例如，本文中使用的术语“弦”或“弦向的”，是用来表示除了与离子注入盘中心点相交的直线以外，连接注入盘周界或周边上的任意两点的直线。在注入盘是圆形的时候，术语“弦”或“弦向的”表示不与圆形注入盘的中心点相交的、连接圆形注入盘的圆周上的任意两点的任意直线，而与注入盘中心点相交的直线则定义了圆形注入盘的直径。另一方面，当注入盘是多边形时，术语“弦”或“弦向的”表示不与多边形注入盘的中心点相交的、连接多边形注入盘的周界上的任意两点的任意直线。
【0016】本文所用的术语“主轴”可以利用衬底自身或者其上具有的结构特征来定义。通常，衬底在其上面具有描绘出晶片上的不同芯片的复数个行。在这个实例中，主轴基本上可以通过由大多数行的方向建立的轴来定义，主轴穿过衬底的中心点。其他时候，行可以存在也可能不存在，衬底上的结构的方向基本上可以定义衬底的主轴的方向。在这个实例中，主轴可以通过由大多数结构的方向建立的轴来定义，主轴穿过衬底的中心点。大多数时候，由大多数行和大多数结构建立的主轴基本上是相同的。通常，由行或者结构建立的主轴相互垂直，然而，也不需要总这样。
【0017】本文中使用的术语“旋转角(ω)”，表示旋转主轴偏离注入盘的径向的角。例如，如果主轴直接指向注入盘的中心点，如在现有技术中那样，旋转角(ω)将是零，并且因此主轴将是非弦向的，就像定义的。
【0018】本文中所用的“低能量”指的是，具有约20KeV或更低的能量的带电粒子束。但是，在一个示例性实施方式中，带电粒子束具有约15KeV或更低的能量，或者甚至更有优势地具有8KeV或更低的能量。但是，毫无疑问，也可以使用其他低能量带电粒子束，而这并不偏离本发明的保护范围。
【0019】在有了前面的定义的条件下，如图2A(剖视图)和2B(俯视图)所示，本发明部分基于以下独特认识：对于固定的注入角误差(θ)，在传统注入区域注入衬底的期间产生的阴影遮蔽距离(d)可以通过简单地旋转衬底减小到一个距离(d′)，即通过旋转衬底使其主轴对于注入盘而言是弦向的。传统的注入技术通常利用衬底上和注入盘上的对准或校准标记，将衬底的主轴之一相对于注入盘的径向对准或校准。这种配置造成阴影遮蔽距离(d)比较大，该距离(d)可以利用等式d＝h*tan(θ)来计算，其中(h)是栅结构的高度，(θ)是垂直于注入盘画的直线与入射注入源之间的角度。简单地通过旋转衬底一个角度(ω)偏离注入盘的径向，以使衬底的主轴对于注入盘而言是弦向的，可以使传统阴影遮蔽距离(d)减小至一个距离(d′)。在所给的例子中，被减小的距离(d′)可以利用等式d′＝h*tan(θ)sin(ω)或者d′＝d*sin(ω)来计算。这些等式假设所有的角度误差(θ)是在ω＝0时的d方向上的(即，没有角度误差的组成部分或分量进入或跳出纸面)。这是有效近似，因为束角度误差发生在磁体的发散平面上，并且所述平面是固定的。如果磁体的发散平面是垂直的，则相同的等式可以应用于垂直于图2A和2B中的晶体管定位的晶体管的情形。因此，取决于旋转角度(ω)，被减小的距离(d′)可以比传统的阴影遮蔽距离(d)最多小大约29％。
【0020】现在转向图3，其说明的是衬底310的实施方式的分解平面视图300，该实施方式可以用于注入系统，以完成本发明的独特方面。图3所图解说明的衬底310具有多个位于其上的行320和结构330。多个行320或结构330之一或两者可以用来确定图3的衬底310的主轴。毫无疑问，图3中显示的衬底310不包含行320的某些实施方式也可以存在。在这个实施方式中，只有结构330将被用来确定衬底310的主轴。
【0021】在利用行320确定衬底310的主轴时，本领域技术人员可以参看大多数行320的方向，然后投射此方向通过衬底310的中心点。图3中说明的衬底310包含多个行320。虽然大多数行320以类似格子的方式布置，少许行320相对于大多数是反常的。尽管如此，大多数行320的方向可以定义主轴的方向。因此，在确定主轴的方向后，这个方向可以被投射通过衬底310的中心点，由此提供主轴340。
【0022】另一方面，在利用结构330确定主轴时，本领域技术人员可以参看大多数结构330的方向，然后投射该方向通过衬底310的中心点。图3中所说明的衬底310包含多个结构330，其中许多结构具有相同的方向，但是其中有一些相对于大多数是反常的。尽管如此，大多数结构330的方向可以定义主轴的方向。因此，在确定主轴的方向后，可以投射此方向通过衬底310的中心点，由此提供主轴340。
【0023】令人感兴趣的是，在参考图3所讨论的实施方式中，行320和结构330提供基本相同的主轴340。可以相信，情况常常是这样的，因为结构330的布置定义了行320的位置，或者相反。尽管如此，行320和结构330不提供相同的主轴340的某些情况仍可能存在。在这种情况下，可以相信，结构330应该定义了主轴340。
【0024】现在转向图4，其说明的是注入系统400的一个实施方式的平面视图，该注入系统400可能用于根据本发明的原理的示例性的实施方式中，以将诸如掺杂物的离子注入衬底中。图4中所说明的注入系统400包括位于注入盘405上或上方的多个衬底410，此时它们正经过或暴露于注入源420，注入源420诸如为低能量带电粒子束。衬底410可以类似于上面关于图3所说明和讨论的衬底310。为了清楚说明，该平面视图是注入盘405和衬底410的快照，此时它们绕着注入盘405的中心点旋转。就像本领域技术人员所知道的，当注入源420慢慢地从一侧到一侧扫描通过注入盘405时，图4的实施方式中的注入盘405典型地在顺时针方向或逆时针方向高速旋转。在所显示的实施方式中，衬底410相对于注入盘405没有倾斜。
【0025】图4的实施方式说明只有四个衬底410位于注入盘405上。实际上，任意数目的衬底410，例如，从一个到无数个衬底410，可以位于注入盘405上面。另外，虽然注入盘在图4中显示为圆盘，本领域技术人员应该明白，注入盘405的形状，注入盘405的设计，以及用于此发明中的注入系统400本身的设计，可以进行广泛的变化而仍然属于本发明的范围。同样地，本发明可以应用于不使用圆盘或轮子的单晶片注入器。
【0026】虽然图4的实施方式中每一个衬底410只具有垂直的晶体管，本领域技术人员明白，衬底410具有垂直的(V)和水平的(H)晶体管也在本发明的范围内。在现有集成电路中，特别是考虑到节约晶片面积的明显需要时，通常就是这样的情况。不管如何，本发明的发明性方面可以应用于以下这些情形：只有垂直的(V)晶体管、只有水平的(H)晶体管、或者垂直的(V)和水平的(H)晶体管都存在。
【0027】就像本发明所需要的，设置衬底410以使它们的主轴430对于注入盘405而言是弦向的。在图4说明的实施方式中，衬底410的主轴430之一从相对于注入盘410的径向偏移一个旋转角度(ω)。事实上，旋转角度(ω)可以几乎是除了0度、90度、180度或270度之外的任何角度。在一个有优势的实施方式中，主轴430之一的旋转角度(ω)相对于注入盘405的径向成大约15度到大约75度，大约105度到大约165度，大约195度到大约255度，或者大约285度到大约345度。假定衬底410的主轴430相互垂直，另一个主轴430的旋转角可以分别相对于注入盘405的径向成大约105度到大约165度，大约195度到大约255度，大约285度到大约345度，或者大约15度到大约75度。在一个示例性实施方式中，主轴430之一相对于注入盘405的径向成大约45度、大约135度、大约225度、或者大约315度。再次假定主轴430是相互垂直的，另一个主轴430将分别相对于注入盘405的径向成大约135度，大约225度，大约315度或大约45度。可以相信，本实施方式提供了最好的结果，由此对于给定角度误差(θ)提供了最小距离(d′)。在图4中所说明的实施方式中，其示出衬底410被从径向位置顺时针旋转。尽管如此，本领域技术人员将会明白，衬底410还可以容易地逆时针旋转而这仍然属于本发明的范围。
【0028】本发明的一个实施方式具有衬底410，在其上面具有对准或校准线，以使主轴430很容易地被找到。例如，对准线可以放在使它们与主轴430之一对准的位置，因此对准线对于注入盘405而言也是弦向的。本发明的另一个实施方式具有的对准线放在使它们不与主轴430之一对准的位置。在这个实施方式中，配置对准线以使它们对于注入盘405而言是径向的，而主轴430对于注入盘405而言是弦向的。这个实施方式可以使衬底410很容易地布置，以便它们对于注入盘405而言是弦向的。
【0029】图4的实施方式说明了衬底410被放置在注入盘405上使得它们的主轴430对于注入盘405而言是弦向的之后，其被注入全部注入剂量。这仅代表本发明所覆盖的一个实施方式。另一个实施方式具有类似于图4中所说明的位于第一位置的衬底410，但是在这一次只有1/4的总注入剂量被注入。然后衬底410将在相同的方向旋转约90度到第二位置，之后将接受另外1/4的总注入剂量的注入。之后衬底410将在相同的方向旋转约90度到第三位置，然后将接受另外1/4的总注入剂量。最后，衬底410将在相同的方向旋转约90度到第四位置，并将接受最后的1/4的总注入剂量。这个实施方式提供了注入剂量的示例性覆盖。类似的情况可以发生，其中在两个不同步骤中以及在任何其他可能的配置中，注入剂量的注入仅分两次。
【0030】最后转向图5，其说明的是晶体管器件500的剖视图，该晶体管器件500可能位于图4中说明的衬底之一上。图5中说明的晶体管器件500包括栅结构520，其具有高度(h)，位于衬底510之上。图5中说明的晶体管器件500经历注入处理530以形成注入区域540。就像图解说明的，注入束入射角(θ)和栅结构520高度(h)的结合，引起位于衬底510内的注入区域540放置在离栅结构520非等距离的位置。例如，注入区域540之一位于离开栅结构520的侧壁一个距离(d′)的位置，而另一个注入区域540位于邻近栅结构520的侧壁的位置。
【0031】本发明独特的是，距离(d′)很明显地比距离(d)短，距离(d)可以以在现有技术结构中类似的晶体管器件的相同的入射角(θ)以及栅结构高度(h)获得。减小的距离(d′)可以归结于放置衬底的位置使其主轴对于注入盘而言是弦向的。
【0032】有优势地，减小的距离(d′)在单晶体管的源极和漏极区域之间提供了改进的晶体管对称性。另外，减小的距离(d′)在一个晶片上的相同区域中的水平的和垂直的晶体管之间提供了改进的晶体管对称性。而且，其提供了降低的批次之间的变化。
【0033】最后参考图6，其说明的是并入根据本发明的原理构造的晶体管器件610的传统集成电路(IC)600的剖视图。IC600可以包括器件，诸如用来形成CMOS器件的晶体管、BiCMOS器件、双极器件、或者其它类型的器件。IC600可以进一步包括无源器件，诸如电感器或电阻器，或者它也可以包括光学器件或光电子器件。本领域技术人员熟悉这些各种类型的器件和它们的制造方法。在图6所示的特定实施方式中，IC600包括在其上具有复数个电介质层620的晶体管器件610。另外，互连结构630位于复数个电介质层620内以互连各种器件，从而形成可操作的集成电路600。

Claims (26)

1.一种在衬底中注入离子的方法，包括：
将衬底放置在注入盘上，以使所述衬底的主轴相对于所述注入盘的径向偏移旋转大约30度到大约60度，或者大约120度到大约150度，此外其中所述衬底未被倾斜；以及
注入离子至所述衬底中，所述主轴的旋转位置减小了阴影效应。
2.根据权利要求1所述的方法，其中所述主轴相对于所述注入盘的径向偏移旋转大约45度或大约135度。
3.根据权利要求1所述的方法，其中所述衬底包括对准线，其与所述衬底的主轴对准，因此相对于所述注入盘的径向偏移。
4.根据权利要求1所述的方法，其中所述衬底包括对准线，其对于所述盘而言是径向的。
5.根据权利要求1所述的方法，其中所述放置包括第一次放置所述衬底在所述注入盘上，并向所述衬底中注入约1/4所需要量的离子，所述方法进一步包括：
在一个方向旋转所述衬底约90度到第二位置，并向所述衬底中注入另外约1/4所需要量的离子；
在所述方向旋转位于所述第二位置的所述衬底约90度到第三位置，并向所述衬底中注入另外约1/4的所需要量的离子；以及
在所述方向旋转位于所述第三位置的所述衬底约90度到第四位置，并向所述衬底中注入其余量的离子。
6.根据权利要求5所述的方法，其中所述方向是顺时针的。
7.根据权利要求1所述的方法，其中所述衬底具有两个相互垂直的主轴。
8.根据权利要求1所述的方法，其中所述主轴由所述衬底中的行所限定。
9.根据权利要求1所述的方法，其中所述主轴由所述衬底中或衬底上的结构所限定。
10.根据权利要求1所述的方法，其中注入离子包括，邻近栅结构注入离子，所述主轴的旋转位置减小了栅结构的阴影效应。
11.根据权利要求1所述的方法，其中注入离子包括利用低能量带电粒子束注入离子。
12.一种在衬底中注入离子的方法，包括：
将衬底放置在注入盘上，使得所述衬底的主轴对于所述注入盘而言是弦向的，并向所述衬底注入约1/4所需要量的离子；
在一个方向旋转所述衬底约90度到第二位置，并向所述衬底中注入另外约1/4所需要量的离子；
在所述方向旋转位于所述第二位置的所述衬底约90度到第三位置，并向所述衬底中注入另外约1/4所需要量的离子；以及
在所述方向旋转位于所述第三位置的所述衬底约90度到第四位置，并向所述衬底中注入其余量的离子。
13.根据权利要求12所述的方法，其中放置衬底包括放置衬底使得所述主轴之一相对于所述盘的径向偏移约30度到约60度或者约120度到约150度。
14.根据权利要求12所述的方法，其中放置衬底包括放置衬底使得所述主轴之一相对于所述盘的径向偏移约45度或约135度。
15.根据权利要求12所述的方法，其中所述衬底未被倾斜。
16.一种制造集成电路的方法，包括：
将具有微电子器件结构的衬底放置在注入盘上，以使所述衬底的主轴相对于所述注入盘的径向偏移旋转约30度到约60度或者约120度到约150度，此外，其中所述衬底未被倾斜；以及
在所述衬底中邻近微电子器件结构注入离子，所述主轴的旋转位置减小了阴影效应；以及
在位于所述微电子器件结构之上的复数个电介质层之内形成互连，以形成可操作的集成电路。
17.根据权利要求16所述的方法，其中所述主轴相对于所述注入盘的径向偏移旋转约45度或约135度。
18.根据权利要求16所述的方法，其中所述衬底包括对准线，其与所述衬底的主轴对准，并因此相对于所述注入盘的径向偏移。
19.根据权利要求16所述的方法，其中，所述衬底包括对准线，其对于所述盘而言是径向的。
20.根据权利要求16所述的方法，其中，所述放置包括第一次放置所述衬底到所述注入盘上，并向所述衬底中注入约1/4所需要量的离子，所述方法进一步包括：
在一个方向旋转所述衬底约90度到第二位置，并向所述衬底中注入另外约1/4所需要量的离子；
在所述方向旋转位于所述第二位置的所述衬底约90度到第三位置，并向所述衬底中注入另外约1/4所需要量的离子；以及
在所述方向旋转位于所述第三位置的所述衬底约90度到第四位置，并向所述衬底中注入其余量的离子。
21.根据权利要求20所述的方法，其中所述方向是顺时针的。
22.根据权利要求16所述的方法，其中，所述衬底具有两个相互垂直的主轴。
23.根据权利要求16所述的方法，其中所述主轴由所述衬底中的行限定。
24.根据权利要求16所述的方法，其中所述主轴由所述衬底中或所述衬底上的结构限定。
25.根据权利要求16所述的方法，其中注入离子包括邻近栅结构注入离子，所述主轴的旋转位置减小了栅结构的阴影效应。
26.根据权利要求16所述的方法，其中注入离子包括利用低能量带电粒子束注入离子。
CNA2005800148243A 2004-05-13 2005-05-11 注入最优化方案 Pending CN101427356A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US57166904P 2004-05-13 2004-05-13
US60/571,669 2004-05-13
US11/006,257 2004-12-07
US11/006,257 US7253072B2 (en) 2004-05-13 2004-12-07 Implant optimization scheme
PCT/US2005/016954 WO2005114717A2 (en) 2004-05-13 2005-05-11 Implant optimization scheme

Publications (1)

Publication Number Publication Date
CN101427356A true CN101427356A (zh) 2009-05-06

Family

ID=35309968

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800148243A Pending CN101427356A (zh) 2004-05-13 2005-05-11 注入最优化方案

Country Status (4)

Country Link
US (2) US7253072B2 (zh)
KR (1) KR100908505B1 (zh)
CN (1) CN101427356A (zh)
WO (1) WO2005114717A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151267A (zh) * 2013-03-01 2013-06-12 溧阳市虹翔机械制造有限公司 一种nmos管的掺杂方法
CN103165537A (zh) * 2013-03-01 2013-06-19 溧阳市虹翔机械制造有限公司 一种cmos管的掺杂方法
CN103988284A (zh) * 2011-12-15 2014-08-13 信越半导体株式会社 Soi晶片的制造方法
CN103988284B (zh) * 2011-12-15 2016-11-30 信越半导体株式会社 Soi晶片的制造方法
CN111326407A (zh) * 2018-12-14 2020-06-23 夏泰鑫半导体(青岛)有限公司 离子注入方法和设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253072B2 (en) * 2004-05-13 2007-08-07 Texas Instruments Incorporated Implant optimization scheme
US7883909B2 (en) * 2006-12-28 2011-02-08 Texas Instruments Incorporated Method to measure ion beam angle
US10073354B2 (en) * 2014-10-29 2018-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Exposure method of wafer substrate, manufacturing method of semiconductor device, and exposure tool

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771012A (en) * 1986-06-13 1988-09-13 Matsushita Electric Industrial Co., Ltd. Method of making symmetrically controlled implanted regions using rotational angle of the substrate
JPS63274767A (ja) * 1987-04-30 1988-11-11 Mitsubishi Electric Corp イオン注入方法
US5364810A (en) * 1992-07-28 1994-11-15 Motorola, Inc. Methods of forming a vertical field-effect transistor and a semiconductor memory cell
GB0002669D0 (en) * 2000-02-04 2000-03-29 Applied Materials Inc A method and apparatus for implanting semiconductor wafer substrates
JP2002118075A (ja) * 2000-10-11 2002-04-19 Nec Corp イオン注入方法／装置、動作制御方法／装置、回路製造方法／装置、情報記憶媒体、シリコンウェハ
JP3692999B2 (ja) 2001-10-26 2005-09-07 日新イオン機器株式会社 イオン注入方法およびその装置
KR100485387B1 (ko) * 2002-11-26 2005-04-27 삼성전자주식회사 이온 주입 장치의 모니터링 방법 및 이를 수행하기 위한섀도우 지그를 갖는 이온 주입 장치
DE10261374B4 (de) * 2002-12-30 2010-01-21 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von als Feldeffekttransistor ausgebildeten Halbleiterelementen mit verbesserten Dotierprofilen
JP2005183458A (ja) * 2003-12-16 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置
US7253072B2 (en) * 2004-05-13 2007-08-07 Texas Instruments Incorporated Implant optimization scheme
US7042009B2 (en) * 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
KR20060018706A (ko) * 2004-08-25 2006-03-02 주식회사 하이닉스반도체 이온 주입 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103988284A (zh) * 2011-12-15 2014-08-13 信越半导体株式会社 Soi晶片的制造方法
CN103988284B (zh) * 2011-12-15 2016-11-30 信越半导体株式会社 Soi晶片的制造方法
CN103151267A (zh) * 2013-03-01 2013-06-12 溧阳市虹翔机械制造有限公司 一种nmos管的掺杂方法
CN103165537A (zh) * 2013-03-01 2013-06-19 溧阳市虹翔机械制造有限公司 一种cmos管的掺杂方法
CN103151267B (zh) * 2013-03-01 2015-07-15 溧阳市虹翔机械制造有限公司 一种nmos管的掺杂方法
CN111326407A (zh) * 2018-12-14 2020-06-23 夏泰鑫半导体(青岛)有限公司 离子注入方法和设备
CN111326407B (zh) * 2018-12-14 2022-11-08 夏泰鑫半导体(青岛)有限公司 离子注入方法和设备

Also Published As

Publication number Publication date
US20070257211A1 (en) 2007-11-08
KR100908505B1 (ko) 2009-07-20
US7253072B2 (en) 2007-08-07
WO2005114717A2 (en) 2005-12-01
WO2005114717A3 (en) 2009-04-09
US20050255683A1 (en) 2005-11-17
KR20070013327A (ko) 2007-01-30

Similar Documents

Publication Publication Date Title
CN101427356A (zh) 注入最优化方案
CN106298477B (zh) 离子注入角的监测方法
TWI760606B (zh) 用於重疊量測之非對稱重疊標記
US20230194998A1 (en) Overlay mark, overlay error measurement method for wafer, and wafer stacking method
CN104635432A (zh) 用于电子束曝光的待曝光衬底及对准标记定位的方法
US6373548B1 (en) Alignment key formed on the substrate of the liquid crystal display device
CN105225996B (zh) 具有内置二极管的igbt器件背面工艺
CN101465310A (zh) 晶圆制作过程中不同机台之间的对准方法
US7883909B2 (en) Method to measure ion beam angle
CN102024703B (zh) 掺杂的方法
CN102934216A (zh) 用于对准半导体材料的方法
CN103646885B (zh) 一种减小电子显微镜观察晶圆缺陷误差的方法
CN107248491A (zh) 一种离子束的注入角度的校正方法
JP2643901B2 (ja) 半導体装置の製造方法
CN110034097A (zh) 半导体结构及其形成方法
US20080206971A1 (en) Divergent charged particle implantation for improved transistor symmetry
US7232744B2 (en) Method for implanting dopants within a substrate by tilting the substrate relative to the implant source
CN105280538A (zh) 能实现背面精细化光刻的igbt背面制作方法
CN101752247B (zh) 自对准形成齐纳二极管的方法
CN111916525B (zh) 锗波导探测器侧壁浅结离子注入工艺
JP2537180B2 (ja) 半導体装置の製造方法
KR100518223B1 (ko) 래디얼 에러를 감소시키기 위한 마스크 패턴 형성방법
CN102097414B (zh) 具有标记导通柱的半导体装置
CN102376569B (zh) 一种用于激光加工位置量测的微测试结构制造方法
KR20000020417U (ko) 반도체 노광장비용 버니어키

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090506