CN101427474A - 一种疑符辅助块码解码器及其相关方法 - Google Patents

一种疑符辅助块码解码器及其相关方法 Download PDF

Info

Publication number
CN101427474A
CN101427474A CNA2007800130696A CN200780013069A CN101427474A CN 101427474 A CN101427474 A CN 101427474A CN A2007800130696 A CNA2007800130696 A CN A2007800130696A CN 200780013069 A CN200780013069 A CN 200780013069A CN 101427474 A CN101427474 A CN 101427474A
Authority
CN
China
Prior art keywords
block
decoder
decoding
erasures
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800130696A
Other languages
English (en)
Other versions
CN101427474B (zh
Inventor
志平·倪
亚伯拉罕·克雷格
沙哈尔·康斯
郭君玄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Entropic Communications LLC
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101427474A publication Critical patent/CN101427474A/zh
Application granted granted Critical
Publication of CN101427474B publication Critical patent/CN101427474B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2933—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using a block and a convolutional code
    • H03M13/2936—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using a block and a convolutional code comprising an outer Reed-Solomon code and an inner convolutional code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927—Decoding strategies
    • H03M13/293—Decoding strategies with erasure setting

Abstract

本发明提供了一种疑符辅助块码解码器及其相关方法。所述疑符辅助块码解码器包括第一块解码器、疑符处理器和第二块解码器。例如，第一块解码器是里德－索洛门解码器，被配置为对先前受突发误码影响的例如字节的数据单元的块进行解码。第一块解码器还被配置为标识不能解码的块。疑符处理器被配置为，在疑符标识处理中，利用第一块解码器所纠正的解码块中的数据单元，将不可解码的块中可能错误的数据单元标识为疑符。第二块解码器被配置为，在解码中，通过利用由疑符处理器所标识的疑符，对一个或多个不可解码的块进行解码，例如，所述第二块解码器是与所述第一块解码器相同或不同的解码器。

Description

一种疑符辅助块码解码器及其相关方法
技术领域
本发明一般地涉及块码解码器，更具体地，涉及增加这样的解码器中可纠正的误码数目。
背景技术
前向纠错码是一种应用于在发射机处对源信息进行编码的码，从而通过在接收机处所执行的对应的解码，可以纠正由通信信道上的传送而引入的误码。为了增加该码的误码检测和纠正能力，通常应用一种被称作码级联(concatenation)的码组合处理。在码级联的一个示例中，首先应用外码对源信息进行编码，然后应用内码对该信息进行进一步编码。可以选择内码和外码来解决不同类型的误码，或者内码和外码可以以其它方式互相补充。
图1示出了应用了包括外码和内码的级联码的FEC编码器100的示例。在这个示例中，外码是块码，内码是卷积码。典型地，编码器100形成被配置为通过通信信道与接收机进行信息通信的发射机的一部分。编码器100包括块码编码器102、交织器104和卷积码编码器106。块码编码器102的输入由数据块组成。编码器102向每一块添加奇偶信息，该信息在接收机用于误码检测和纠正。交织器104被配置为改变编码块的排列顺序以减小由通信信道所引入的(预期的)突发误码的影响。在一种配置中，交织器104是被配置为在字节级对来自编码器102的编码块进行交织的卷积交织器。卷积编码器106被配置为对由交织器104输出的改变排列顺序的块进行卷积编码。典型地，这种编码在字节级执行并引入用于误码检测和纠正的一定的冗余量。例如，编码器106可以是1/2码率的卷积编码器，该编码器使用两个卷积编码的比特来替换每一个输入比特，从而使编码块的大小加倍，尽管通过打孔(puncturing)可以降低引入的冗余度。
图2示出了用于对由解码器100产生的、通过通信信道传送之后编码数据进行解码的解码器300。解码器200典型地形成接收机的一部分。解码器200包括内解码器202、去交织器206和块码解码器208。内解码器202典型地是维特比解码器，被配置为对由图1的(内)卷积编码器106所应用的卷积编码进行解码。内解码器202的输出204被输入去交织器206，去交织器206被配置为对由交织器104引入的排列顺序的改变进行反转。通过这个过程，去交织器206分散了由通信信道上的通信所引入的任何突发误码。将来自去交织器206的数据输入至块码解码器208，块码解码器208被配置为对由图1的块码编码器102所应用的块码编码进行解码。因此，在块码编码器102是里德-索洛门(Reed-Solomon)编码器的情况下，类似地，选择块码解码器208为里德-索洛门解码器。
典型地，解码器200的误码检测和纠正能力由块码编码器102所添加的奇偶信息量定义。在编码器102是基于GF(256)的(n，k)里德-索洛门编码器(意指该编码器向每一个k字节块添加n-k个字节的奇偶信息)，块码解码器208是(n，k)里德-索洛门解码器的情况下，解码器200能够检测和纠正
Figure A200780013069D0007102039QIETU
dmin/2个误码，其中，“
Figure A200780013069D0007102039QIETU
”表示“向下取整(floor)”运算符，并且dmin＝(n—k+1)。因此，对于dmin＝17的码，该解码器能够检测和纠正最多8个误码。
为了提高解码器200的误码检测和纠正能力，已经提出了各种方案，但是没有一种完全令人满意。一种方法提出配置内解码器202，以使其输出采用软比特估计形式而非硬比特估计，还配置典型地被配置为仅处理硬比特估计的块码解码器208，以使块码解码器208能够处理软比特估计。例如，见M.K.Cheng等人的“Soft-Decision Reed-SolomonDecoding on Partial Response Channels”，GLOBECOM’02-IEEE GlobalTelecommunications Conference.Conference Record，vol.2，2002，pages1026-30和J.Jiang等人的“Iterative Soft-Input Soft-Output Decoding ofReed-Solomon Codes By Adapting the Parity Check Matrix”，IEEETransactions on Information Theory，Vol.52，No.8，August 2006，pages3746-3756。然而，尽管这些方法在理论上能够提高解码器220的误码检测和纠正能力，但是已经证明，很困难或不可能在实践中实现这些方法。
发明内容
本发明提供了一种疑符(erasure)辅助块码解码器及其相关方法。该解码器包括第一块解码器、疑符处理器和第二块解码器。例如，第一块解码器是里德-索洛门解码器，被配置为对例如字节的数据单元的块进行解码。第一块解码器还被配置为标识不能解码的块。疑符处理器被配置为，在疑符标识处理中，利用第一块解码器所纠正的解码块中的数据单元，将不可解码的块中可能错误的数据单元标识为疑符(erasure)。第二块解码器被配置为，在解码中，通过利用由疑符处理器标识的疑符，对一个或多个不可解码的块进行解码，所述第二块解码器可以是与第一块解码器相同或不同的解码器。
在研究以下附图和详细描述时，对于本领域的技术人员而言，本发明的其它系统、方法、特征以及优点将变得显而易见。所有这样其它系统、方法、特征以及优点都应包含在本描述、本发明的范围以及所附权利要求的保护范围中。
附图说明
参照下面附图可以更好的理解本发明。没有必要测量图中的组件，而是把重点放在说明本发明的原理上。此外，在不同的视图中，相似的附图标记表示对应的部分。
图1是应用具有外码和内码的级联码的前向纠错码编码器的示例的框图，其中，外码是例如里德-索洛门码的块码，内码是卷积码。
图2是由图1的编码器产生的编码数据的解码器的框图。
图3是疑符辅助块码解码器的高层输入-输出图。
图4是疑符辅助块码解码器的实施例的框图，该解码器的特征在于，第一里德-索洛门块码解码器、用于标识疑符的疑符处理器、第二里德-索洛门块码解码器、位于第一里德-索洛门块码解码器和疑符处理器之间的交织器、以及位于疑符处理器和第二里德-索洛门解码器之间的去交织器。
图5示出了图4的第一里德-索洛门解码器输出的数据块的示例。
图6示出了通过图4的交织器之后的图5的数据块。
图7是对图6的数据更详细的描述。
图8是示出了图4的交织器的实施例的结构和操作的图。
图9示出了已经标识了疑符并且数据已经通过图4的去交织器之后的图7的数据。
图10是操作疑符辅助块码解码器的方法的实施例的流程图。
具体实施方式
参照图3，本发明的实施例包括疑符辅助块码解码器300，该解码器300被配置为将数据单元(例如字节)的编码块解码为解码块。假设输入块中已经引入了突发误码，并且解码器300利用这些误码的“突发性”来标识疑符，即不可解码的块中由于受到与已纠正数据单元所受相同误码突发的影响而可能错误的数据单元。由于误码具有位置和值，因此疑符的标识标识了不可解码块中的可能的误码位置(特定数据单元)，在解码过程中解码器306可以有利地使用该误码位置。
在一种配置中，疑符辅助块码解码器306取代了图2的级联码解码器200中的块码解码器208，突发误码是由内码引入的。在另一种配置中，疑符辅助块码解码器306是独立的解码器，突发误码由其它机制引入。
图4示出了疑符块码解码器的实施例400，该疑符块码解码器被配置为对由(n，k)里德-索洛门编码器(即该编码器被配置为向每一个k字节的块添加(n-k)字节的奇偶信息)编码数据块进行解码。在本实施例中，疑符辅助块码解码器实施例400包括第一(n，k)里德-索洛门解码器402、卷积字节交织器404、疑符处理器406、去交织器408以及第二(n，k)里德-索洛门解码器410。第一(n，k)里德-索洛门解码器402被配置为对已经由(n，k)里德-索洛门编码器编码并随后通过通信信道传送的数据块进行解码。解码器402被配置为对误码数目小于或等于
Figure A200780013069D0007102039QIETU
dmin/2的那些编码块进行解码，其中dmin＝(n—k+1)，并标识不可解码的块，由于这些块的误码数目超过解码器的误码检测和纠正能力(即超过
Figure A200780013069D0007102039QIETU
dmin/2)。
对于每一个可解码块，解码器402被配置为使用特定码标记由解码器纠正的每一个字节，为本公开的目的，该特定码可以表示为“Ced”(“纠正(corrected)”的缩写)。解码器402被配置为使用为本公开的目的而表示成“C”的码来标记解码块中的所有其它字节，表示该字节原本是正确的，未经解码器纠正。解码器402还被配置为使用为本公开的目的而表示成“F”的特定码来标记不可解码块的每一个字节，表示解码失败。将可解码和不可解码块与对应的组成字节标记一起从解码器402输出并输入至交织器404。
交织器404被配置为改变从解码器402输出的块(可解码的和不可解码的块)的排列顺序，从而分散(散布)由解码器402标识为不可解码块中的数据单元。参照图5可以解释这种分散，图5示出了由解码器402输出的数据单元块的示例。标号500标识了数据单元的不可解码块Y10、O11和G12等，其中的每个都由如之前描述的“F”来标记。标号502和504标识了被成功解码的数据单元块。已经潜在地受到相同突发误码影响的数据单元具有相同的字母前缀，例如，Y前缀表示一组相关联的数据单元、O前缀表示第二组这样的数据单元、G前缀表示第三组这样的数据单元、以及前缀B表示第四组这样的数据单元。由于去交织器206的动作，这些数据单元已经被分散到分离的块中。
如图6中所示，交织器404重新排列该数据，使得来自不可解码块的数据单元被分散到不同的块中，因此，如图6中所示，通过由交织器404执行的改变排列，将都来自图5中的相同不可解码块500的数据单元Y10、O11以及G12移动到不同的块中。
图7示出了图6中的数据单元O1、O2、O3等的详细分解，每一个这样的数据单元是17个字节。如图所示，在图7中，假设由解码器402执行的标记在字节级发生，从而使用“C”，“Ced”或“F”来标记每一个字节。
在一个实施例中，交织器404是图8所示类型的卷积字节交织器。在图8中示出的特定实施例中，交织器800包括多个FIFO位移寄存器806a、806b、806c、806d，如图所示，其具有x1、x2、x3等不同的长度，交织器800被配置为接收17×12字节的输入块802，产生如图所示的193×12字节的输出块804。在该技术领域卷积字节交织器是已知的，不需要为理解本发明而详细描述。
接着，疑符处理器406操作该数据以标识疑符，即来自不可编码块可能错误的数据单元。在一种配置中，处理器406将不可编码块中与来自解码块的已纠正数据单元相邻的任何数据单元标识为疑符，指示这些数据单元可能受到相同的突发误码的影响。例如，在图7中，数据单元是字节，疑符处理器406将字节702、704、706和708标识为疑符，因为这些字节每一个在垂直方向都与来自解码块的至少一个已纠正字节相邻。
在一个实施例中，如图7所示，对块中的字节进行编号。对于标记为“F”的每一个字节(表示该字节源自不可解码块)，配置疑符处理器406以形成从前一字节、当前字节(标记为“F”的字节)、后一字节的“观察”。由(Xn-1—F—Xn+1)来表示该“观察”，如果包含字节的观察与以下三种模式(Ced—F—C)，(C—F—Ced)或(Ced—F—Ced)相匹配，则疑符处理器406将该标记为“F”的字节标识为疑符。
一旦已经标识了疑符，将数据输入至去交织器408，去交织器408被配置为对该数据进行去交织，并且反转由交织器404引入的改变排列。如图9中示出的，除了现在标识了疑符，其效果是将数据返回图5中示出的形式。
然后，将数据输入(n，k)里德-索洛门解码器410，(n，k)里德-索洛门解码器410可以在物理上与解码器402相同或不同。配备了已经标识的疑符的解码器410以比解码器402更有利于对如图5中块500的不可解码块进行解码。这是因为误码具有位置和值，并且疑符是位置已知且仅剩下需要确定其值的可能的误码。因此(n，k)里德-索洛门解码器能够纠正两倍于疑符的误码。换言之，如果|E|表述块中疑符的数目，|X|标识块中误码的数目，则下面的关系必须成立：|E|+2|X|<dmin，其中dmin＝(n+k-1)。因此，通过将一些误码转换成疑符(疑符标识过程的期望结果)，之前不可解码块现在可以变为可解码。例如，现在考虑dmin是17的里德-索洛门解码器。由于特定块中的误码数目等于9，假设该块是该解码器不可解码的块。如果这些误码中的一个现在被标识为疑符，则该块目前变为可解码。这是由于|E|+2|X|＝17，满足小于dmin的要求。
应该理解的是，图4所示的疑符辅助块解码器的实施例中，由于无需该元件也可能标识疑符，因此交织器404和去交织器408是可选的。特别地，参照图5，应用判决规则，通过该判决规则，如果不可解码字节与(Ced—F—X)或(X—F—Ced)相匹配，则将不可解码字节(标记为“F”)标识为疑符，其中“X”表示匹配任何值的通配符字节，因此，可以完全基于Y9和Y11来将Y10中的字节标识或不标识为疑符。类似地，可以完全基于考虑O10和O12来将O11中的字节标识或不标识为疑符。
另外，应该理解的是，解码器402和410是除里德-索洛门解码器之外的块解码器的实施例是可能的。
还应该理解的是，可以以各种形式来实现疑符处理器406，如被配置为访问和执行存储在存储器中的软件指令的微处理器或微控制器，或被配置为响应于一个或多个应用到一个或多个状态转移规则而改变状态的有限状态机。因此，该处理器可以被实现为硬件、软件或硬件和软件的组合。
除了前述的判决规则，疑符处理器406可以实现其它判决规则。例如，考虑在块中所标识的疑符的数目超过dmin的情况。在这种情况下，根据第一种标识方法，可以随机地标识(dmin-1)个疑符，并且如之前一样尝试解码。仅在预定数目的尝试之后，才宣告解码失败。例如，在dmin等于17的情况中，而已经标识了超过16个疑符，则可以随机地选择这样的16个疑符，然后尝试进行解码。如果预定数目(例如一个)的这样尝试失败，则宣告解码失败。
一种可选方法是，假设疑符的数目超过dmin，从|E|个疑符中选择K个疑符，其中K<dmin，并且使用所有的|E|！/(K！(|E|-K)！)组合尝试解码。在这个实施例中，仅如果这些组合中没有一个是可解码的，则宣告失败。
疑符处理器406还可以遵从各种可能的判决规则。例如，除了之前所讨论的判决规则之外，或替代之前所讨论的判决规则，处理器406遵从这样的判决规则，即根据该判决规则，将所有与下列模式匹配的不可解码的字节(标记为“F”)标识为疑符：(Ced—F—F—...—F—X)。
在另一种可选配置中，来自里德-索洛门解码器402的解码字节被分成三类：Ced_right、Ced_left和Ced_mid。Ced_right字节是仅最后两位已被纠正的Ced字节：(c，c，c，c，c，ced，ced)。Ced_left字节是仅前两位已被纠正的Ced字节：(ced，ced，c，c，c，c，c)。Ced_mid字节是既不是Ced_right也不是Ced_left的Ced字节。在这种配置中，处理器406遵循这样的判决规则，即根据该判决规则，将与任何下列模式匹配的任何不可解码的字节(标记为“F”)标识为疑符：((Ced或Ced_right)—F—C)、(C—F—(Ced或Ced_left))或((Ced或Ced_right)—F—(Ced或Ced_left))。
除了这种判决规则之外，或替代该判决规则，处理器406可以遵循这样的判决规则，即根据该判决规则，将与任何下列模式匹配的所有不可解码字节(标记为“F”)标识为疑符：((Ced或Ced_right)—F—F—...—F—X)。
除了上述判决规则之外，或替代上述判决规则，处理器406可以遵循这样的判决规则，即根据该判决规则，将与下列两种模式中的任何一种匹配的任何不可解码字节(标记为“F”)标识为疑符：((Ced或Ced_right)—F—X)、((X—F—(Ced或Ced_left))。
图10是操作疑符辅助块解码器(例如但不限于图4的疑符辅助块解码器)的方法的实施例的流程图1000。
在步骤1002中，使用里德-索洛门解码器对输入的数据单元块进行解码，并且标识不可解码块。
在跟随步骤1002的步骤1004中，不可解码块中的每一个字节被标记“F”表示解码失败。
在可以和步骤1004同时发生的步骤1006中，解码块中的每一个字节或被标记为“C”，表示该字节在解码之前已经是正确的，或被标记为“Ced”，表示该字节在解码过程中被纠正。
在跟随步骤1004和1006的步骤1008中，将来自步骤1004和1006的已标记块合并，并且在步骤1010中，对产生的数据进行交织，从而分离出被标记为解码失败的块。
步骤1012跟随步骤1010，在步骤1012中，遵循一个或多个上述的判决规则，将从被标记为解码失败的字节中选择的字节标识为疑符。
步骤1014跟随步骤1012，在步骤1014中，将数据块去交织，反转由交织步骤1010所引入的改变排列。
步骤1016跟随步骤1014，在步骤1016中，使用与在步骤1002中所使用的里德-索洛门解码器相同或不同的里德-索洛门解码器，对来自步骤1014的数据进行解码。在该步骤中，使用已经标识的疑符来对在步骤1002中被认为不可解码的一个或多个块进行解码。
其它方法实施例是可能的，包括其中由相同或不同块解码器执行步骤1002和1016的实施例、其中解码器是除里德-索洛门块解码器之外的块解码器的实施例、其中数据单元不是字节的实施例，以及免去交织步骤1010和去交织步骤1014的实施例。
虽然已经描述了本发明的各种实施例，但是对于该技术领域的技术人员而言显而易见的是，在本发明范围内，更多实施例和实现方式也是可能的。相应地，除了根据所附权利要求及其等效物之外都不应限制本发明。

Claims (21)

1、一种疑符辅助块码解码器，包括：
第一块解码器，用于对数据单元块进行解码，并用于标识所述第一块解码器不可解码的任何块；
疑符处理器，用于将所述不可解码的块中的可能错误的数据单元标识为疑符，通过利用在所述第一块解码器解码过程中所纠正的解码块中的数据来进行所述标识；以及
第二块解码器，用于在解码中通过利用由所述疑符处理器所标识的一个或多个疑符，对一个或多个不可解码的数据块进行解码。
2、根据权利要求1所述的疑符辅助解码器，还包括位于所述第一块解码器和所述疑符处理器之间的交织器。
3、根据权利要求2所述的疑符辅助解码器，还包括位于所述疑符处理器和所述第二块解码器之间的去交织器。
4、根据权利要求1所述的疑符辅助解码器，其中，所述第一和第二块解码器是在不同时间使用的相同的物理解码器。
5、根据权利要求1所述的疑符辅助解码器，其中，所述第一和第二块解码器是物理上不同的解码器。
6、根据权利要求1所述的疑符辅助解码器，其中，所述第一块解码器是里德-索洛门解码器。
7、根据权利要求1所述的疑符辅助解码器，其中，所述第二块解码器是里德-索洛门解码器。
8、一种疑符辅助块码解码方法，包括：
对数据单元块进行解码；
标识不可解码的数据单元块；
使用至少一个判决规则将所述不可解码的块中的数据单元标识为疑符；以及
使用所标识的疑符对一个或多个不可解码的数据块进行解码。
9、根据权利要求8所述的方法，还包括在所述标识疑符的步骤之前对解码块进行交织。
10、根据权利要求9所述的方法，还包括在所述标识疑符的步骤之后但在第二个解码步骤之前对解码块进行去交织。
11、根据权利要求8所述的方法，其中，所述判决规则要求将不可解码的块中与已纠正的数据单元相邻的数据单元组标识为疑符。
12、根据权利要求8所述的方法，其中，所述判决规则要求将不可解码的块中夹在已纠正数据单元与正确或已纠正数据单元之间的数据单元组标识为疑符。
13、根据权利要求8所述的方法，其中，所述判决规则要求将与已纠正数据单元相邻的不可解码的数据单元组标识为疑符。
14、一种疑符辅助块码解码器，包括：
第一块解码装置，用于对数据单元块进行解码，并用于标识所述第一块解码装置不可解码的数据单元块；
疑符标识装置，用于通过利用在所述第一块解码装置解码过程中所纠正的解码块中的数据将所述不可解码的块中的数据单元标识为疑符；以及
第二块解码装置，用于在解码中通过利用由所述疑符标识装置所标识的一个或多个疑符，对一个或多个不可解码的数据块进行解码。
15、根据权利要求14所述的系统，其中，所述第一和第二块解码装置包括在不同时间使用的相同的物理解码装置。
16、根据权利要求14所述的系统，其中，所述第一和第二块解码装置包括物理上不同的解码装置。
17、一种级联码解码器，包括：
内解码器，用于对编码比特进行解码，所述内解码器具有引入突发误码的倾向；
去交织器，用于对从所述内解码器输出的解码比特进行去交织以产生数据块；以及
疑符辅助块码解码器，用于对从所述去交织器输出的数据块进行解码，所述疑符辅助块码解码器包括：
第一块解码器，用于对数据单元块进行解码，并用于标识所述第一块解码器不可解码的块；
交织器，用于对从所述第一块解码器输出的块进行交织，从而分散所述不可解码的块中的任何数据单元；
疑符处理器，用于将所述不可解码的块中的可能错误的数据单元标识为疑符，通过利用在所述第一块解码器解码过程中所纠正的解码块中的数据来进行所述标识；
去交织器，用于对从所述疑符处理器输出的数据块进行去交织；以及
第二块解码器，用于在解码中通过使用由所述疑符处理器所标识的一个或多个疑符，对一个或多个不可解码的数据块进行解码。
18、根据权利要求17所述的级联码解码器，其中，所述第一和第二块解码器是在不同时间使用的相同的物理解码器。
19、根据权利要求17所述的级联码解码器，其中，所述第一和第二块解码器是物理上不同的解码器。
20、一种级联码解码器，包括：
维特比解码器，用于对卷积编码比特进行解码，所述维特比解码器具有引入突发误码的趋势；
去交织器，用于对从所述维特比解码器输出的解码比特进行去交织以产生数据块；以及
疑符辅助块码解码器，用于对从所述去交织器输出的数据块进行解码，所述疑符辅助块码解码器包括：
第一里德-索洛门块解码器，用于对数据单元块进行解码，并用于标识所述第一块解码器不可解码的块；
交织器，用于对从所述第一块解码器输出的块进行交织，从而分散所述不可解码的块中的任何数据单元；
疑符处理器，用于通过利用在所述第一块解码器解码过程中所纠正的解码块中的数据，将所述不可解码的块中的数据单元标识为疑符；
去交织器，用于对从所述疑符处理器输出的数据块进行去交织；以及
第二里德-索洛门块解码器，用于在解码中通过使用由所述疑符处理器所标识的一个或多个疑符，对一个或多个不可解码的数据块进行解码。
21、根据权利要求20所述的级联码解码器，其中，所述第一和第二里德-索洛门解码器是在不同时间使用的相同的物理解码器。
22、根据权利要求20所述的级联码解码器，其中，所述第一和第二里德-索洛门解码器是物理上不同的解码器。
CN2007800130696A 2006-04-13 2007-04-11 一种疑符辅助块码解码器及其相关方法 Expired - Fee Related CN101427474B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US79212906P 2006-04-13 2006-04-13
US60/792,129 2006-04-13
US11/595,546 US7734984B2 (en) 2006-04-13 2006-11-10 Erasures assisted block code decoder and related method
US11/595,546 2006-11-10
PCT/US2007/009177 WO2007120851A2 (en) 2006-04-13 2007-04-11 An erasures assisted block code decoder and related method

Publications (2)

Publication Number Publication Date
CN101427474A true CN101427474A (zh) 2009-05-06
CN101427474B CN101427474B (zh) 2013-09-25

Family

ID=38606261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800130696A Expired - Fee Related CN101427474B (zh) 2006-04-13 2007-04-11 一种疑符辅助块码解码器及其相关方法

Country Status (5)

Country Link
US (2) US7734984B2 (zh)
EP (1) EP2005596A2 (zh)
JP (1) JP2009533796A (zh)
CN (1) CN101427474B (zh)
WO (1) WO2007120851A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8732558B1 (en) * 2007-04-25 2014-05-20 Samsung Electronics Co., Ltd. MPE-FEC system capable of selecting an FEC mode, a forward error correcting method performed in the MPE-FEC system, and an FEC mode selecting method performed in the MPE-FEC system
KR100888508B1 (ko) * 2007-12-13 2009-03-12 한국전자통신연구원 비터비 복호 장치 및 방법
US8583996B2 (en) 2010-07-30 2013-11-12 Michael Anthony Maiuzzo Method and apparatus for determining bits in a convolutionally decoded output bit stream to be marked for erasure
US8898546B1 (en) * 2011-09-27 2014-11-25 Sk Hynix Memory Solutions Inc. Error recovery using erasures for NAND flash
US9203757B2 (en) * 2012-03-22 2015-12-01 Texas Instruments Incorporated Network throughput using multiple reed-solomon blocks
US8559498B1 (en) * 2012-06-20 2013-10-15 MagnaCom Ltd. Decision feedback equalizer utilizing symbol error rate biased adaptation function for highly spectrally efficient communications
US9344117B2 (en) 2013-03-15 2016-05-17 Mellanox Technologies, Ltd. Methods and systems for error-correction decoding

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206864A (en) * 1990-12-04 1993-04-27 Motorola Inc. Concatenated coding method and apparatus with errors and erasures decoding
US5299208A (en) * 1991-11-14 1994-03-29 International Business Machines Corporation Enhanced decoding of interleaved error correcting codes
JP2001148171A (ja) * 1999-11-22 2001-05-29 Sony Corp 光ディスク装置及びデータ再生方法
JP2001273729A (ja) * 2000-03-28 2001-10-05 Hitachi Ltd ディジタルデータ再生装置及び再生方法
JP2003018020A (ja) * 2001-07-04 2003-01-17 Sony Corp 情報処理装置および方法、記録媒体、並びにプログラム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812612B2 (ja) * 1983-10-31 1996-02-07 株式会社日立製作所 誤り訂正方法及び装置
US4907233A (en) 1988-05-18 1990-03-06 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration VLSI single-chip (255,223) Reed-Solomon encoder with interleaver
US5220568A (en) * 1988-05-31 1993-06-15 Eastman Kodak Company Shift correcting code for channel encoded data
US5392299A (en) * 1992-01-15 1995-02-21 E-Systems, Inc. Triple orthogonally interleaed error correction system
JPH1079677A (ja) 1996-09-04 1998-03-24 Sony Corp 誤り訂正方法及び誤り訂正装置
US5942003A (en) * 1996-12-23 1999-08-24 Lsi Logic Corporation Error burst detector for lowering receiver bit error rate
JP3312363B2 (ja) * 1996-12-27 2002-08-05 株式会社エヌ・ティ・ティ・ドコモ 符号化装置および復号化装置および符号化復号化システム並びに方法
US6034996A (en) 1997-06-19 2000-03-07 Globespan, Inc. System and method for concatenating reed-solomon and trellis codes
US6240538B1 (en) * 1998-09-10 2001-05-29 Ericsson Inc. Method and apparatus for errors and erasures decoding
US6981197B2 (en) 2001-01-23 2005-12-27 Seagate Technology Llc Enhanced interleave type error correction method and apparatus
US6721373B1 (en) * 2000-03-29 2004-04-13 Tioga Technologies Ltd. Multi-tone receiver and a method for operating the same
US6697985B1 (en) * 2000-10-04 2004-02-24 Actelis Networks Inc. Predictive forward error correction redundancy
EP1233523A1 (en) * 2001-02-16 2002-08-21 Deutsche Thomson-Brandt Gmbh Method and apparatus for decoding error correction code
US7050419B2 (en) * 2001-02-23 2006-05-23 Terayon Communicaion Systems, Inc. Head end receiver for digital data delivery systems using mixed mode SCDMA and TDMA multiplexing
JP4198904B2 (ja) * 2001-06-11 2008-12-17 富士通株式会社 記録再生装置、信号復号回路、エラー訂正方法、及び反復型復号器
US7093188B2 (en) * 2002-04-05 2006-08-15 Alion Science And Technology Corp. Decoding method and apparatus
EP1565992A1 (en) 2002-11-25 2005-08-24 Matsushita Electric Industrial Co., Ltd. Erasure determination procedure for fec decoding
US7301482B1 (en) * 2003-12-12 2007-11-27 Marvell International Ltd. Circuits, architectures, systems, methods, algorithms and software for conditional modulation coding
US7370258B2 (en) * 2005-04-28 2008-05-06 Sandbridge Technologies Inc. Iterative concatenated convolutional Reed-Solomon decoding method
US7577893B2 (en) * 2006-06-07 2009-08-18 Agere Systems Inc. Forward error correction decoding method and apparatus for satellite digital audio radio broadcasting

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206864A (en) * 1990-12-04 1993-04-27 Motorola Inc. Concatenated coding method and apparatus with errors and erasures decoding
US5299208A (en) * 1991-11-14 1994-03-29 International Business Machines Corporation Enhanced decoding of interleaved error correcting codes
JP2001148171A (ja) * 1999-11-22 2001-05-29 Sony Corp 光ディスク装置及びデータ再生方法
JP2001273729A (ja) * 2000-03-28 2001-10-05 Hitachi Ltd ディジタルデータ再生装置及び再生方法
JP2003018020A (ja) * 2001-07-04 2003-01-17 Sony Corp 情報処理装置および方法、記録媒体、並びにプログラム

Also Published As

Publication number Publication date
EP2005596A2 (en) 2008-12-24
US8065593B2 (en) 2011-11-22
WO2007120851A3 (en) 2008-04-03
WO2007120851A2 (en) 2007-10-25
JP2009533796A (ja) 2009-09-17
CN101427474B (zh) 2013-09-25
US20070245208A1 (en) 2007-10-18
US20100229070A1 (en) 2010-09-09
US7734984B2 (en) 2010-06-08

Similar Documents

Publication Publication Date Title
US10833709B2 (en) Interleaving and mapping method and deinterleaving and demapping method for LDPC codeword
CN101427474B (zh) 一种疑符辅助块码解码器及其相关方法
US6557139B2 (en) Encoding apparatus and encoding method for multidimensionally coding and encoding method and decoding apparatus for iterative decoding of multidimensionally coded information
CN100428635C (zh) 通过重复利用奇偶校验比特对级联码进行解码的方法和装置
US7246294B2 (en) Method for iterative hard-decision forward error correction decoding
EP1098446A2 (en) Multiple coding method and apparatus, multiple decoding method and apparatus, and information transmission system
GB2411802A (en) Error correction system with two encoders and two decoders
US8136020B2 (en) Forward error correction CODEC
Mahdavifar et al. On the construction and decoding of concatenated polar codes
WO2009031837A1 (en) Signal segmentation method and crc attachment method for reducing undetected error
CN101035297B (zh) 基于具有低不可检测错误概率的纠错码的硬判决迭代译码
EP1359672A1 (en) Method for improving the performance of concatenated codes
US20030188248A1 (en) Apparatus for iterative hard-decision forward error correction decoding
EP1545011B1 (en) Optimized interleaving of digital signals
KR101433375B1 (ko) 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
US20040117711A1 (en) Method for improving the performance of 3-dimensional concatenated product codes
Lapidoth On the probability of symbol error in Viterbi decoders
CN110034847B (zh) 级联编码方法及装置
JP4420925B2 (ja) 情報ビット系列を符号化する方法および符号化器
KR101411720B1 (ko) 엘디피시 부호의 패리티 체크 행렬을 이용해 서로 다른 여러 개의 복호기를 만드는 엘디피시 부호의 복호 방법 및 이를 포함하는 엘디피시 부호 시스템
Zhao et al. A novel approach to improving burst errors correction capability of Hamming code
Rehman et al. Soft input decoding of Reed Solomon Codes with miscorrection detection and avoidance
WO2009069087A1 (en) Apparatus and method for decoding concatenated error correction codes
Schweikert et al. Trellis-coded modulation with high-speed low complexity decoding
WO2013157675A1 (ko) 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TRIGEMINAL MICROSYSTEMS(FAR EAST) CO., LTD.

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20100925

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100925

Address after: Grand Cayman, Cayman Islands

Applicant after: Trident Microsystems (Far East) Ltd.

Address before: Holland Ian Deho Finn

Applicant before: Koninkl Philips Electronics NV

ASS Succession or assignment of patent right

Owner name: ENTROPY COMMUNICATION CO., LTD.

Free format text: FORMER OWNER: TRIDENT MICROSYSTEMS (FAR EAST) LTD.

Effective date: 20130221

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130221

Address after: American California

Applicant after: Entropic Communications, Inc.

Address before: Grand Cayman, Cayman Islands

Applicant before: Trident Microsystems (Far East) Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130925

Termination date: 20170411

CF01 Termination of patent right due to non-payment of annual fee