CN101432860B - 用于形成自对准金属硅化物接触的方法 - Google Patents

用于形成自对准金属硅化物接触的方法 Download PDF

Info

Publication number
CN101432860B
CN101432860B CN2007800156179A CN200780015617A CN101432860B CN 101432860 B CN101432860 B CN 101432860B CN 2007800156179 A CN2007800156179 A CN 2007800156179A CN 200780015617 A CN200780015617 A CN 200780015617A CN 101432860 B CN101432860 B CN 101432860B
Authority
CN
China
Prior art keywords
semiconductor region
nickel
metal
alloy layer
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800156179A
Other languages
English (en)
Other versions
CN101432860A (zh
Inventor
方隼飞
伦道夫.F.克纳尔
马哈德瓦尔耶.克里施南
克里斯琴.拉沃伊
雷内.T.莫
巴拉萨拉曼兰.普拉纳萨蒂哈兰
杰伊.W.斯特拉尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101432860A publication Critical patent/CN101432860A/zh
Application granted granted Critical
Publication of CN101432860B publication Critical patent/CN101432860B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/28—Acidic compositions for etching iron group metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Abstract

一种用于在通过暴露的电介质区彼此间隔开的至少两个含硅半导体区上形成自对准金属硅化物接触的方法。这样形成的每个自对准金属硅化物接触至少包括镍硅化物和铂硅化物并具有基本光滑的表面，暴露的电介质区基本没有金属和金属硅化物。镍或镍合金沉积之后接着进行低温退火、镍蚀刻、高温退火和王水蚀刻。

Description

用于形成自对准金属硅化物接触的方法
技术领域
本发明总地涉及形成用于半导体器件的自对准金属硅化物接触的方法。更具体地，本发明涉及形成用于至少两个含硅半导体区的自对准金属硅化物接触的方法，所述至少两个含硅半导体区通过暴露的电介质区彼此间隔开。
背景技术
微尺寸半导体集成电路器件的技术发展需要改进的用于制造到半导体杂质区的导电接触的方法。金属硅化物已经证明是优异的接触材料，其易于通过金属硅化工艺(salicidation process)以自对准方式形成。
通过金属硅化工艺形成金属硅化物接触通常包括步骤：在包括含硅器件区和电介质隔离区两者的半导体衬底之上均匀地沉积含有硅化物金属或金属合金(即能与硅反应从而形成金属硅化物的金属或金属合金)的薄金属层(例如厚度小于约15nm)，加热该半导体衬底从而在器件区之上形成硅化物，以及然后从电介质隔离区选择性地蚀刻掉未反应的金属。为了成功制造高性能半导体器件，蚀刻应是高选择性的，即，从电介质隔离区去除所有未反应的金属或金属合金，而不侵蚀或以其他方式破坏器件区上的硅化物。
镍或镍合金例如镍铂合金已广泛用作CMOS技术中形成硅化物接触的硅化物金属。
具体地，为了形成纯镍硅化物接触，通常采用快速热退火(RTA)步骤从而将所沉积的位于器件区上的薄镍层转变成镍硅化物，然后进行镍蚀刻步骤以从电介质隔离区去除未反应的镍。然而，残留材料，可能为镍硅化物，倾向于在RTA步骤之后形成在电介质隔离区之上。这样的残留材料不能通过镍蚀刻步骤中使用的蚀刻剂满意地去除。电介质隔离区上残留材料的存在显著增加了器件区之间短路的风险并降低了器件可靠性。随着RTA温度增加，这个问题变得更加严重。
此外，为了形成包括镍硅化物以及一种或更多其它金属硅化物例如铂硅化物和/或铼硅化物的硅化物接触，在半导体衬底上沉积包含镍和一种或更多其他硅化物金属例如铂和/或铼的镍合金层。也采用RTA步骤在器件区中将镍和铂/铼转变成镍硅化物和铂/铼硅化物，接着进行王水(AR)蚀刻步骤以从电介质隔离区去除未反应的镍和铂/铼。由于RTA步骤后在电介质隔离区之上存在残留材料，所以也存在类似问题。
此外，当RTA温度等于或小于约400℃时，通过RTA形成的硅化物高度易于受到AR蚀刻剂的侵蚀，并且AR蚀刻期间会导致对硅化物接触的严重损坏。另一方面，当RTA在更高温度(例如>600℃)执行时，在电介质隔离区之上观察到明显的残留材料的形成。图1A和1B示出通过常规RTA/AR蚀刻工艺形成的硅接触。具体地，优选地含有镍硅化物和铂硅化物的硅化物接触3和5形成在包括两个含硅半导体器件区2和4以及其间的电介质隔离区6的半导体衬底1上。当RTA温度不足够高时，硅化物接触3和5将受到AR蚀刻的严重损坏，由此导致非常不规则的表面形貌，如图1A所示。另一方面，当RTA温度更高时，层7表示的残留材料(例如镍铂硅化物)会形成在电介质隔离区6之上，如图1B所示。
因此，继续需要一种改进的用于在半导体衬底上制造硅化物接触的方法，所述方法能够最小化电介质隔离区上残留材料的形成并减小对硅化物接触的蚀刻损伤。
发明内容
本发明提供一种用于在通过暴露的电介质区彼此间隔开的至少两个含硅半导体区上形成自对准金属硅化物接触的方法。本发明的方法一方面最小化了电介质隔离区上残留材料的有害形成，由此降低了器件区之间短路的风险并提高了器件可靠性。另一方面，本发明的方法减小了退火后蚀刻导致的对硅化物接触的损坏。
在一个方面，本发明涉及一种方法，该方法包括：
在所述含硅半导体区和所述暴露的电介质区上形成金属合金层，其中所述金属合金层包含镍和至少一种额外金属；
在从约150℃到约500℃范围的第一退火温度退火，其中所述金属合金层中包含的镍与所述半导体区中包含的硅反应，从而在所述半导体区上形成第一相的镍硅化物；
利用第一蚀刻溶液选择性地蚀刻所述金属合金层，从而从所述半导体区之间的所述暴露的电介质区基本去除所有的未反应的镍；
在从约300℃到约600℃范围的第二退火温度退火，其中所述第一相的镍硅化物进一步与所述半导体区中包含的硅反应，从而在所述半导体区上形成第二相的镍硅化物，其中所述第二相比所述第一相具有更低的电阻率；以及
利用第二蚀刻溶液选择性地蚀刻所述金属合金层，从而从所述暴露的电介质区基本去除所有的残留未反应金属，由此形成彼此电隔离的自对准金属硅化物接触。
另一方面，本发明涉及一种相对于镍硅化物和铂硅化物选择性地蚀刻镍铂的方法，包括：
提供包含至少一种氧化剂、至少一种络合剂和至少一种溶剂的蚀刻溶液；
保持所述蚀刻溶液在从约30℃到约80℃范围的保持温度下至少15分钟；
使包含镍铂合金、镍硅化物和铂合金的工件在从约30℃到约80℃范围的蚀刻温度与所述蚀刻溶液接触约10分钟到约45分钟的持续时间；
从所述蚀刻溶液移除所述工件；以及
漂洗并干燥所述工件从而去除微量的所述蚀刻溶液。
在又一方面，本发明涉及一种半导体结构，包括位于通过暴露的电介质区彼此间隔开的至少两个含硅半导体区上的自对准金属硅化物接触。每个所述自对准金属硅化物接触包括至少镍硅化物和铂硅化物并具有基本光滑的表面。此外，所述暴露的电介质区基本没有金属和金属硅化物。
术语“基本光滑的表面”在这里使用时表示这样的表面，其包含很少或没有表面损伤，且特征在于表面凸起和/或凹陷低于1nm高。
本发明的其它方面、特征和优点将从下面的公开和所附权利要求中变得更明显。
附图说明
图1A和1B示出通过常规RTA/AR蚀刻工艺在半导体衬底之上形成的硅化物接触；
图2-7示出根据本发明一实施例用于在半导体衬底之上形成硅化物接触的示例性处理步骤。
具体实施方式
在下面的说明中，描述了多个具体细节，例如具体结构、部件、材料、尺寸、处理步骤和技术，以提供对本发明的透彻理解。然而，本领域技术人员应该理解，可以在没有这些具体的细节的情况下实践本发明。在其它情况中，没有详细描述公知的结构或处理步骤以避免模糊本发明。
应当理解，当作为层、区或衬底的元件称为在另一元件“上”或“之上”时，其可以直接在其它元件上或者中间元件可存在。相反，当元件称为“直接”在另一元件“上/之上”时，没有中间元件存在。还应理解，当元件被称为“连接”或“耦接”到另一元件时，其可以直接连接或耦接到其它元件或者可以存在居间元件。相反，当元件被称为“直接连接”或“直接耦接”到另一元件时，没有居间元件。
本发明提供一种改善的金属硅化方法用于在半导体衬底包含的器件区之上形成自对准硅化物接触，同时完全消除了位于器件区之间的电介质隔离区上残留材料的形成，并最小化对硅化物接触的蚀刻损伤。所得结构包括基本没有不期望的残留材料(例如金属或金属硅化物)的电介质隔离区，并且所述硅化物接触的特征在于基本光滑的表面。
现在将参照附图2-7更详细地描述本发明的示例性处理步骤。
首先参照图2，其示出包括通过电介质隔离区16彼此隔离的至少两个器件区12和14的半导体衬底10。
本发明中使用的半导体衬底10可包括任何半导体材料，包括但不限于：未掺杂硅、n型掺杂硅、p型掺杂硅，单晶硅、多晶硅、非晶硅、Ge、SiGe、SiC、SiGeC、Ga、GaAs、InAs、InAs、InP以及所有其它III/V或II/VI族化合物半导体。半导体衬底10也可包括有机半导体或层叠半导体例如Si/SiGe、绝缘体上硅(SOI)或绝缘体上硅锗(SGOI)。
在本发明的优选实施例中，半导体衬底10由含硅半导体材料即包含硅的半导体材料构成，例如硅(包括未掺杂硅、n型掺杂硅、p型掺杂硅、单晶硅、多晶硅和非晶硅)、SiGe、SiGeC等。半导体衬底10中含有的硅可与随后沉积的硅化物金属反应从而形成硅化物接触。另一方面，本发明也预期半导体衬底10可不包含硅，图案化的含硅层(未示出)随后形成在半导体衬底10上从而选择性地覆盖器件区12和14，而不覆盖电介质隔离区16。以此方式，随后形成的图案化含硅层提供形成硅化物接触所需的硅。
半导体衬底10可以掺杂、不掺杂或其中包含掺杂和未掺杂区域两者。这些掺杂区称为“阱”并可用于定义各种器件区。例如，器件区12可代表第一掺杂(n或p)区，器件区14可代表第二掺杂(p或n)区，二者具有相同或不同的导电性(conductivity)和/或掺杂浓度。通常，n掺杂区用于形成p沟道场效应晶体管(p-FET)，p掺杂区用于形成n沟道场效应晶体管(n-FET)。因此，器件区12和14可以都是n-FET或p-FET器件区，或者两个区12和14之一是n-FET区，而另一个是p-FET区。在本发明的优选实施例中，器件区12和14之一是n-FET区，另一个是p-FET区。
在本发明的特别优选实施例中，半导体衬底10是混合衬底，其包含电子迁移率得到提高的至少一个区(例如n-FET器件区)和空穴迁移率得到提高的另一个区(例如p-FET器件区)。通过在电子迁移率提高的区中制造n-FET以及在空穴迁移率提高的区中制造p-FET，n-FET和p-FET器件区中各自的电荷载流子(即电子或空穴)的迁移率可同时提高，由此改善互补金属氧化物半导体(CMOS)器件的性能。
更具体地，半导体衬底10是包括不同晶体取向的不同区的混合衬底(这里称为混合晶体取向衬底)。这种混合晶体取向衬底的作用基于半导体晶体中载流子迁移率的各向异性。具体地，电荷载流子例如电子和空穴的迁移率随着半导体衬底的晶体取向而改变。例如，在硅衬底中，与(100)表面相比，对于(110)表面而言，空穴迁移率得到提高，但与(110)表面相比，对于(100)硅表面而言，电子迁移率得到提高。因此，通过在具有(100)表面晶体取向的器件区中制造n-FET且在具有(110)表面晶体取向的不同器件区中制造p-FET，n-FET和p-FET器件区中各自的电荷载流子(即电子或空穴)的迁移率都得到提高。
通常在半导体衬底10中设置至少一个电介质隔离区16以使相邻的器件区12和14彼此隔离。电介质隔离区16可以是沟槽隔离区或场氧化物隔离区。沟槽隔离区利用本领域技术人员公知的常规沟槽隔离工艺形成。例如，光刻、蚀刻以及用沟槽电介质填充沟槽可用于形成沟槽隔离区。可选地，沟槽填充之前，在沟槽中可形成衬，在沟槽填充之后可进行密实化步骤且平坦化工艺也可以在沟槽填充之后进行。场氧化物可利用所谓的硅的局部氧化工艺来形成。
器件区12和14每个可包括栅极堆叠(未示出)，栅极堆叠至少包括栅极电介质层、栅极导体、及可选的沿栅极导体侧壁的一个或更多侧壁间隔物。栅极导体可以是金属性栅极导体、多晶硅栅极导体、或包括金属性材料和多晶硅材料二者的栅极导体，无论二者作为混合物或在单独的层中。
金属合金层20沉积在半导体衬底10上，如图3所示。金属合金层20包括与至少一种其它金属形成合金的镍。金属合金层20中的总镍含量可在约50至约95原子百分比的范围，更一般的是约75至95原子百分比。金属合金层20中含有的其它金属(或多种金属)优选不大于约50原子百分比但不小于约5原子百分比，更一般的是约0.1至20原子百分比。
优选地，金属合金层20包括镍铂合金，其可以通过沉积镍和铂的混合物形成，或者通过首先沉积镍层且然后将铂引入到镍层中而形成。通过公知技术例如气相掺杂或离子注入，铂可容易地引入到镍层中。金属合金层20还可包括选自由Pd、Rh、Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W、Re、以及它们的组合构成的组的一种或更多额外金属。优选地，该额外金属是Re。金属合金层优选地具有约1nm至约40nm范围的厚度，更优选地约2nm至约20nm，更优选地约5nm至约15nm。
可选地一个或更多盖层(未示出)可以沉积在金属合金层20上。这样的盖层(或多个盖层)包括选自由Ti、TiN、W、WN、Ta和TaN构成的组的至少一种材料，且其用来保护金属合金层20以及将由金属合金层20形成的硅化物接触。
然后，利用连续加热方式或各种上升和保持加热周期在从约150℃至约500℃范围的较低退火温度执行第一退火步骤约1秒至约1000秒范围的持续时间，更优选地，在约200℃至约400℃范围的退火温度执行第一退火步骤从约5秒到约500秒范围的持续时间，更优选地，在约250℃至约350℃范围的退火温度执行从约10秒到约100秒范围的持续时间。在特别优选的实施例中，第一退火步骤开始于使整个结构的周围温度从环境温度以约1℃/s至约35℃/s的斜率(ramp rate)上升至所需的退火温度，更优选地以约5℃/s至约25℃/s的斜率，更优选地以约10℃/s至约20℃/s的斜率。此外，优选地第一退火步骤通过使整个结构的周围温度在约10秒至约1000秒的时段内降低至100℃以下而终止。
如上所述的第一退火步骤因而被称为低温快速热退火(RTA)步骤。由于这样的低温RTA步骤，包含在金属合金层20的直接位于半导体衬底10的第一和第二器件区12和14上的部分中的镍与器件区12和14中含有的硅反应，从而形成自对准硅化物接触22和24，而金属合金层20的直接位于电介质隔离区16上的部分26含有未反应的镍，如图4所示。自对准硅化物接触22和24至少含有Ni2Si，其通过在较低退火温度下镍与硅之间的反应而形成，特征在于与NiSi相比较高的电阻率。自对准硅化物接触22和24还包含铂，其在低退火温度下不能与硅反应来形成硅化物。
在低温RTA步骤之后，执行仅蚀刻镍的步骤从而从金属合金层20的直接位于电介质隔离区16上的部分26基本去除全部未反应的镍，但不去除未反应的铂，从而形成仅包含残留的铂线(stringer)的部分26′，如图5所示。这样的仅蚀刻镍的步骤不从自对准硅化物接触22和24去除镍硅化物(即，这时的Ni2Si)。因此，自对准硅化物接触22和24基本保持完整。
优选地，仅蚀刻镍的步骤通过使用含有选自由过氧化氢、硫酸、高锰酸钾、氯化铁、过硫酸盐(例如过硫酸铵、过硫酸钠或过硫酸钾)、硝酸、铈化合物(例如硝酸铈铵)等构成的组中的一种或更多氧化剂的蚀刻溶液来执行。在本发明的优选实施例中，仅蚀刻镍的步骤利用含有约1％至30％体积的过氧化氢和约10％到约90％体积的硫酸的溶液来执行。
然后，利用连续加热方式或各种上升和保持加热周期在约300℃至约600℃范围的较高退火温度执行第二退火步骤约1秒至约600秒的持续时间。更优选地，在约350℃至约550℃范围的退火温度执行第二退火步骤约5秒到约500秒的时间，更优选地，在约400℃至约500℃的退火温度执行约10秒到约100秒的持续时间。在特别优选的实施例中，第二退火步骤始于使整个结构的周围温度从环境温度以约1℃/s至约35℃/s的斜率上升至所需的退火温度，更优选地以约5℃/s至约25℃/s的斜率，更优选地以约10℃/s至约20℃/s的斜率。此外，优选地第二退火步骤通过使整个结构的周围温度在约10秒至约600秒的时段内降低至100℃以下而终止。
如上所述的第二退火步骤因而被称为高温快速热退火(RTA)步骤。由于这样的高温RTA步骤，包含在自对准硅化物接触22和24中的Ni2Si进一步与半导体衬底10的第一和第二器件区12和14中的硅反应，从而形成完全硅化且自对准的接触32和34(如图6所示)，接触32和34包含NiSi，与Ni2Si相比，其特征在于较低的电阻率。另外，自对准硅化物接触22和24中含有的未反应的铂在高退火温度下与第一和第二器件区12和14中的硅反应，从而在接触32和34中形成铂硅化物，而直接位于电介质隔离区16上的部分26′包含的铂线保持未反应(由于区16中缺乏硅)，如图6所示。
在高温RTA步骤之后，执行第二蚀刻步骤，从而相对于自对准硅化物接触32和34包含的NiSi和PtSi，选择性地基本去除部分26′包含的所有未反应的铂线，由此暴露电介质隔离区16而不破坏自对准硅化物接触32和34。
通过使用包含至少一种氧化剂、至少一种络合剂以及至少一种溶剂的蚀刻溶液执行第二蚀刻步骤。第二蚀刻溶液中的氧化剂(或多种氧化剂)、络合剂(或多种络合剂)与溶剂(或多种溶剂)的摩尔比优选地在约1:10:200到约1:1:5的范围。
第二蚀刻步骤中使用的所述至少一种氧化剂可选自包括硝酸、过氧化氢、高锰酸钾、过硫酸钠、过硫酸氨、过硫酸钾、硝酸铈铵、过一硫酸氢钾(potassium monopersulfate)等的组。更优选地，该氧化剂是硝酸。
所述至少一种络合剂用于与贵金属离子例如铂离子或金离子形成络合物，从而促进贵金属(或多种贵金属)的蚀刻。优选地，这样的络合剂包括来自选自包括氯化钠、盐酸、碘化钠、碘化钾、溴化钠和溴化钾的组中的至少一种化合物的卤素离子。更优选地，该络合剂包括盐酸。
第二蚀刻溶液包含的至少一种溶剂可以是极性溶剂或非极性溶剂，优选地该溶剂至少含有水。
在本发明的优选实施例中，第二蚀刻溶液是王水(AR)溶液，其包含硝酸作为氧化剂、盐酸作为络合剂、以及水作为溶剂。更优选地，AR溶液包含约40％到约80％体积的硝酸、约20％到约60％体积的盐酸以及其余的水。
第二蚀刻步骤优选在约30℃到约80℃范围的蚀刻温度执行约3分钟到约45分钟范围的持续时间。更优选地，第二蚀刻步骤优选在约35℃到约45℃范围的蚀刻温度执行约15分钟到约45分钟的持续时间。在蚀刻之前(即在蚀刻溶液与待蚀刻结构接触之前)，优选地蚀刻溶液在约30℃到约80℃的提高的温度保持至少约10分钟的持续时间，更优选地至少约15分钟。另外，在蚀刻之后(即从蚀刻溶液移除该结构之后)，优选地该结构被漂洗且然后被干燥从而去除微量的蚀刻溶液。
第二蚀刻步骤从电介质隔离区16的上表面有效地基本去除所有未反应的铂线，而没有侵蚀或以其他方式损坏硅化物接触32和34含有的NiSi和PtSi。
注意，第一和第二退火步骤两者优选地在气体环境例如He、Ar、N2或形成气体(forming gas)中执行。它们可在不同或相同的气氛中执行。例如，He可用于两种退火步骤，或者He可用于第一退火步骤且形成气体可用于第二退火步骤。
本发明的一个独特方面是在两个单独的蚀刻步骤中使用两种不同的蚀刻溶液从而去除未反应的硅化物金属(例如镍和铂)。低温RTA步骤之后的第一蚀刻步骤从电介质隔离区16的上表面去除大量未反应的镍。然后高温RTA步骤之后的更侵蚀性的第二蚀刻步骤从电介质隔离区16的上表面去除铂线或其它难于去除的合金金属(或多种金属)。更重要的是，第二蚀刻步骤之前的高温RTA步骤用于有效地将器件区12和14上硅化物接触32和34接触的金属转变成对第二蚀刻步骤的侵蚀有抵抗性的完全硅化物(例如NiSi和PtSi)。
结果，暴露的电介质隔离区16基本没有金属和金属硅化物，而自对准硅化物接触32和34基本不被损伤且特征在于基本光滑的表面形貌(即具有高度小于1nm的表面凸起和/或凹陷)，如图7所示。
如上所述的第二蚀刻步骤也可单独使用(即独立于RTA步骤和第一蚀刻步骤)以用于相对于镍硅化物和铂硅化物选择性蚀刻镍铂合金。具体地，首先提供如上所述包含至少一种氧化剂、至少一种络合剂和至少一种溶剂的蚀刻溶液并保持在约30℃到约80℃范围的升高温度下至少15分钟。然后，包含镍铂合金、镍硅化物和铂硅化物的工件在约30℃到约80℃范围的蚀刻温度与蚀刻溶液接触约10分钟到约45分钟的持续时间。之后，从蚀刻溶液移除工件，然后漂洗和干燥工件以从工件去除微量的蚀刻剂。
重要的是要注意，尽管上述说明主要集中于在硅衬底10上形成金属硅化物，但是容易理解的是，衬底10也可包括含硅半导体合金(例如SiGe或SiC)以用于与金属硅化物一道形成其它金属半导体合金(例如NiGe、NiC、PtGe和/或PtC)。例如，当SiGe用作半导体衬底10中的衬底材料时，NiGe将与NiSi一起形成。本发明的方法可同样应用于这些半导体合金。
尽管图2-7说明性地示出了根据本发明的具体实施例可以用于形成通过暴露的电介质区彼此隔离的自对准硅化物接触的示例性处理步骤，但清楚的是，根据上述说明，本领域技术人员可容易地修改这些处理步骤以适应具体的应用需求。因此，应该认识到本发明不限于上述具体实施例，而是在应用上可扩展到任何其它修改、变型、应用和实现，因而相应地，所有这些修改、变型、应用和实现将认为是落在本发明的精神和范围内。

Claims (26)

1.一种用于在通过暴露的电介质隔离区彼此间隔开的至少两个含硅半导体区上形成自对准金属硅化物接触的方法，所述方法包括：
在所述至少两个含硅半导体区和所述暴露的电介质隔离区上形成金属合金层，其中所述金属合金层包含镍和至少一种其他金属；
在150℃到500℃范围的第一退火温度退火，其中所述金属合金层中包含的镍与所述半导体区中包含的硅反应，从而在所述半导体区上形成包括Ni2Si的第一相的镍硅化物，而所述至少一种其他金属在所述温度范围内不与所述半导体区中含有的硅反应；
利用第一蚀刻溶液选择性地蚀刻所述金属合金层，从而从所述半导体区之间的所述暴露的电介质隔离区去除所有未反应的镍，而不蚀刻所述至少一种其他金属；
在300℃到600℃范围的第二退火温度退火，其中所述第一相的镍硅化物进一步与所述半导体区中包含的硅反应，从而在所述半导体区上形成包括NiSi的第二相的镍硅化物，其中所述第二相比所述第一相具有更低的电阻率，且其中所述至少一种其他金属与所述半导体区中包含的硅反应从而形成其他金属硅化物；以及
利用第二蚀刻溶液选择性地蚀刻所述金属合金层，从而从所述暴露的电介质隔离区去除所有残留的未反应的金属，由此形成彼此电隔离的包括NiSi和所述至少一种其他金属的硅化物的自对准金属硅化物接触。
2.如权利要求1所述的方法，其中所述半导体区包括未掺杂Si、n型掺杂Si、p型掺杂Si、单晶Si、多晶Si、非晶Si、SiGe、SiGeC、以及它们的组合中的至少一种。
3.如权利要求1所述的方法，其中所述至少一种其他金属是铂。
4.如权利要求3所述的方法，其中所述金属合金层还包括选自由Pd、Rh、Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W、Re、以及它们的组合构成的组的至少另一种金属。
5.如权利要求4所述的方法，其中所述至少另一种金属是Re。
6.如权利要求1所述的方法，其中所述金属合金层包括50至95原子百分比的镍、以及最高50原子百分比的所述至少一种其他金属。
7.如权利要求1所述的方法，其中所述金属合金层具有1nm至40nm范围的厚度。
8.如权利要求1所述的方法，还包括在所述第二选择性蚀刻步骤之后在所述自对准金属硅化物接触上形成盖层。
9.如权利要求8所述的方法，其中所述盖层包括选自由Ti、TiN、W、WN、Ta和TaN构成的组的至少一种材料。
10.如权利要求1所述的方法，其中所述第一蚀刻溶液包括过氧硫酸溶液、氯化铁溶液、过硫酸铵溶液、硝酸溶液和铈溶液中的至少一种。
11.如权利要求1所述的方法，其中所述第二蚀刻溶液包括至少一种氧化剂、至少一种络合剂和至少一种溶剂，其中所述金属合金层在30℃到80℃范围的蚀刻温度与所述第二蚀刻溶液接触3分钟到45分钟范围的持续时间，从而从所述暴露的电介质区去除所有残留的未反应的金属。
12.如权利要求11所述的方法，其中所述金属合金层在35℃到45℃范围的蚀刻温度与所述第二蚀刻溶液接触15分钟到45分钟的持续时间。
13.如权利要求11所述的方法，其中所述至少一种氧化剂、所述至少一种络合剂与所述至少一种溶剂以1∶10∶200到1∶1∶5的摩尔比存在。
14.如权利要求11所述的方法，其中所述至少一种氧化剂包括选自由硝酸、过氧化氢、高锰酸钾、过硫酸钠、过硫酸氨、过硫酸钾、硝酸铈铵、过一硫酸氢钾构成的组的至少一种。
15.如权利要求11所述的方法，其中所述至少一种氧化剂包括硝酸。
16.如权利要求11所述的方法，其中所述至少一种络合剂包括来自选自包括氯化钠、盐酸、碘化钠、碘化钾、溴化钠和溴化钾的组的至少一种化合物的卤素离子。
17.如权利要求11所述的方法，其中所述至少一种络合剂包括盐酸。
18.如权利要求11所述的方法，其中所述至少一种溶剂包括极性溶剂或非极性溶剂。
19.如权利要求11所述的方法，其中所述至少一种溶剂包括水。
20.如权利要求11所述的方法，其中所述至少一种氧化剂包括硝酸，所述至少一种络合剂包括盐酸，所述至少一种溶剂包括水。
21.如权利要求1所述的方法，其中所述自对准金属硅化物接触每个特征在于15欧姆/平方至45欧姆/平方范围内的片电阻。
22.如权利要求1所述的方法，其中所述自对准金属硅化物接触每个特征在于10nm到50nm范围内的厚度。
23.一种半导体结构，包括位于通过暴露的电介质区彼此间隔开的至少两个含硅半导体区上的自对准金属硅化物接触，其中每个所述自对准金属硅化物接触至少包括镍硅化物和铂硅化物并具有光滑的表面，所述光滑的表面包含很少或没有损伤的表面且特征在于表面凸起和/或凹陷的高度低于1nm，且其中所述暴露的电介质区没有金属和金属硅化物。
24.如权利要求23所述的半导体结构，其中所述自对准金属硅化物接触每个的特征在于15欧姆/平方至45欧姆/平方范围内的片电阻。
25.如权利要求23所述的半导体结构，其中所述自对准金属硅化物接触每个的特征在于10nm到50nm范围内的厚度。
26.一种用于在通过暴露的电介质隔离区彼此间隔开的至少两个含硅半导体区上形成自对准金属硅化物接触的方法，所述方法包括：
在所述至少两个含硅半导体区和所述暴露的电介质隔离区上形成金属合金层，其中所述金属合金层包含镍和铂；
在150℃到500℃范围的第一退火温度退火，其中所述金属合金层中包含的镍与所述半导体区中包含的硅反应，从而在所述半导体区上形成包括Ni2Si的第一相的镍硅化物，而铂在所述温度范围内不与所述半导体区中含有的硅反应；
利用第一蚀刻溶液选择性地蚀刻所述金属合金层，从而从所述半导体区之间的所述暴露的电介质隔离区去除所有未反应的镍，而不蚀刻铂；
在300℃到600℃范围的第二退火温度退火，其中所述第一相的镍硅化物进一步与所述半导体区中包含的硅反应，从而在所述半导体区上形成包括NiSi的第二相的镍硅化物，其中所述第二相比所述第一相具有更低的电阻率，且其中铂与所述半导体区中包含的硅反应从而形成铂硅化物；以及
利用第二蚀刻溶液选择性地蚀刻所述金属合金层，从而从所述暴露的电介质隔离区去除所有残留的未反应的金属，由此形成彼此电隔离的包括NiSi和PtSi的自对准金属硅化物接触，所述利用第二蚀刻溶液选择性蚀刻所述金属合金层包括：
提供包括至少一种氧化剂、至少一种络合剂和至少一种溶剂的蚀刻溶液；
将所述蚀刻溶液保持在30℃至80℃范围的保持温度至少15分钟；
在30℃至80℃范围的蚀刻温度与所述蚀刻溶液接触10分钟至45分钟的持续实践；
移除所述蚀刻溶液；以及
漂洗且干燥从而去除微量的所述蚀刻溶液。
CN2007800156179A 2006-05-01 2007-04-10 用于形成自对准金属硅化物接触的方法 Expired - Fee Related CN101432860B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/415,922 2006-05-01
US11/415,922 US7618891B2 (en) 2006-05-01 2006-05-01 Method for forming self-aligned metal silicide contacts
PCT/US2007/008798 WO2007133356A1 (en) 2006-05-01 2007-04-10 Method for forming self-aligned metal silicide contacts

Publications (2)

Publication Number Publication Date
CN101432860A CN101432860A (zh) 2009-05-13
CN101432860B true CN101432860B (zh) 2011-06-15

Family

ID=38648852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800156179A Expired - Fee Related CN101432860B (zh) 2006-05-01 2007-04-10 用于形成自对准金属硅化物接触的方法

Country Status (7)

Country Link
US (2) US7618891B2 (zh)
EP (1) EP2022085B1 (zh)
JP (1) JP5186486B2 (zh)
KR (1) KR20090037384A (zh)
CN (1) CN101432860B (zh)
TW (1) TWI415174B (zh)
WO (1) WO2007133356A1 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7618891B2 (en) * 2006-05-01 2009-11-17 International Business Machines Corporation Method for forming self-aligned metal silicide contacts
US7501333B2 (en) * 2006-07-19 2009-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Work function adjustment on fully silicided (FUSI) gate
JP5186701B2 (ja) * 2006-09-25 2013-04-24 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5286664B2 (ja) * 2006-11-29 2013-09-11 富士通セミコンダクター株式会社 半導体装置の製造方法
FR2912549B1 (fr) * 2007-02-08 2009-06-05 Commissariat Energie Atomique Procede de preparation d'une couche de germanium a partir d'un substrat silicium-germanium-sur-isolant
JP4759079B2 (ja) * 2008-12-03 2011-08-31 パナソニック株式会社 半導体装置の製造方法
US9379011B2 (en) * 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
JP2010186984A (ja) * 2009-01-13 2010-08-26 Panasonic Corp 半導体装置の製造方法
JP4749471B2 (ja) * 2009-01-13 2011-08-17 パナソニック株式会社 半導体装置の製造方法
JP5420345B2 (ja) * 2009-08-14 2014-02-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8686562B2 (en) * 2009-08-25 2014-04-01 International Rectifier Corporation Refractory metal nitride capped electrical contact and method for frabricating same
CN102110624B (zh) * 2009-12-23 2012-05-30 中芯国际集成电路制造(上海)有限公司 检测镍铂去除装置的方法
CN102194674A (zh) * 2010-03-12 2011-09-21 中芯国际集成电路制造(上海)有限公司 一种自对准金属硅化物制造方法
KR101388937B1 (ko) * 2010-08-05 2014-04-24 쇼와 덴코 가부시키가이샤 니켈 백금 합금계 금속 제거용 조성물
JP2014507815A (ja) 2011-03-11 2014-03-27 フジフィルム・エレクトロニック・マテリアルズ・ユーエスエイ・インコーポレイテッド 新規なエッチング組成物
JP5992150B2 (ja) * 2011-07-08 2016-09-14 富士フイルム株式会社 半導体基板製品の製造方法、これに用いられる薄膜除去液およびキット
US8784572B2 (en) * 2011-10-19 2014-07-22 Intermolecular, Inc. Method for cleaning platinum residues on a semiconductor substrate
TWI577834B (zh) 2011-10-21 2017-04-11 富士軟片電子材料美國股份有限公司 新穎的鈍化組成物及方法
CN103137462B (zh) * 2011-11-25 2015-11-25 中芯国际集成电路制造(上海)有限公司 自对准金属硅化物的形成方法
JP2014529500A (ja) 2011-12-15 2014-11-13 アドバンスドテクノロジーマテリアルズ，インコーポレイテッド 廃電気電子機器のリサイクル中にはんだ金属を剥離するための装置及び方法
US9136134B2 (en) * 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
US8835318B2 (en) * 2012-03-08 2014-09-16 Globalfoundries Inc. HNO3 single wafer clean process to strip nickel and for MOL post etch
JP6132082B2 (ja) * 2012-03-30 2017-05-24 栗田工業株式会社 半導体基板の洗浄方法および洗浄システム
WO2013170130A1 (en) * 2012-05-11 2013-11-14 Advanced Technology Materials, Inc. Formulations for wet etching nipt during silicide fabrication
US8927422B2 (en) 2012-06-18 2015-01-06 International Business Machines Corporation Raised silicide contact
CN102723268A (zh) * 2012-06-20 2012-10-10 上海华力微电子有限公司 一种制备自对准镍硅化物的方法
US9263556B2 (en) * 2012-06-29 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide process using OD spacers
CN103579000B (zh) * 2012-08-03 2016-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
JP5787098B2 (ja) 2012-08-22 2015-09-30 栗田工業株式会社 半導体基板の洗浄方法および洗浄システム
US8709277B2 (en) * 2012-09-10 2014-04-29 Fujifilm Corporation Etching composition
US8835309B2 (en) 2012-09-13 2014-09-16 International Business Machines Corporation Forming nickel—platinum alloy self-aligned silicide contacts
JP5880860B2 (ja) 2012-10-02 2016-03-09 栗田工業株式会社 半導体基板の洗浄方法および洗浄システム
TWI517235B (zh) * 2013-03-01 2016-01-11 栗田工業股份有限公司 半導體基板洗淨系統以及半導體基板的洗淨方法
JP6003919B2 (ja) 2014-02-10 2016-10-05 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2015162653A (ja) * 2014-02-28 2015-09-07 富士フイルム株式会社 エッチング組成物、これを用いるエッチング方法および半導体基板製品の製造方法
CN104078344B (zh) * 2014-07-11 2017-04-05 上海华力微电子有限公司 减少自对准硅化镍尖峰缺陷和管道缺陷的方法
CN104362087A (zh) * 2014-11-07 2015-02-18 上海华力微电子有限公司 自对准金属硅化物的形成方法
EP3168332B2 (en) * 2015-03-13 2023-07-26 Okuno Chemical Industries Co., Ltd. Use of a jig electrolytic stripper for removing palladium from an object and a method for removing palladium
CN106783965A (zh) * 2016-12-01 2017-05-31 上海华力微电子有限公司 一种锗硅源漏极及制备方法
KR101985167B1 (ko) * 2017-10-31 2019-06-04 케이피엑스케미칼 주식회사 금속 식각액 조성물 및 이를 이용한 금속층의 식각 방법
US11441229B2 (en) 2018-07-06 2022-09-13 Entegris, Inc. Method for selectively removing nickel platinum material
CN114122109A (zh) * 2021-11-24 2022-03-01 扬州国宇电子有限公司 一种沟槽二极管势垒层制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2937940A (en) * 1957-07-01 1960-05-24 Eltex Chemical Corp Selective stripping of electroplated metals
US3163524A (en) * 1957-09-27 1964-12-29 Eltex Chemical Corp Selective stripping of electroplated metals
US3245780A (en) * 1961-04-13 1966-04-12 Phillip A Hunt Chemical Corp Nickel stripping ammoniacal solution containing a nitro benzene compound
US3365401A (en) * 1967-03-14 1968-01-23 Enthone Immersion type nickel stripper
US4345969A (en) * 1981-03-23 1982-08-24 Motorola, Inc. Metal etch solution and method
US4561907A (en) 1984-07-12 1985-12-31 Bruha Raicu Process for forming low sheet resistance polysilicon having anisotropic etch characteristics
US6271131B1 (en) * 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
SG97821A1 (en) * 1999-11-17 2003-08-20 Inst Materials Research & Eng A method of fabricating semiconductor structures and a semiconductor structure formed thereby
TW463309B (en) * 2000-08-10 2001-11-11 Chartered Semiconductor Mfg A titanium-cap/nickel (platinum) salicide process
US20020190028A1 (en) 2001-05-31 2002-12-19 International Business Machines Corporation Method of improving uniformity of etching of a film on an article
US20090004850A1 (en) * 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US6982474B2 (en) * 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
US6787864B2 (en) * 2002-09-30 2004-09-07 Advanced Micro Devices, Inc. Mosfets incorporating nickel germanosilicided gate and methods for their formation
TW573333B (en) * 2003-03-03 2004-01-21 Promos Technologies Inc Semiconductor device and manufacturing method thereof
US6916729B2 (en) 2003-04-08 2005-07-12 Infineon Technologies Ag Salicide formation method
KR100558006B1 (ko) * 2003-11-17 2006-03-06 삼성전자주식회사 니켈 샐리사이드 공정들 및 이를 사용하여 반도체소자를제조하는 방법들
US7335606B2 (en) * 2004-03-15 2008-02-26 Agency For Science, Technology And Research Silicide formed from ternary metal alloy films
US7449782B2 (en) * 2004-05-04 2008-11-11 International Business Machines Corporation Self-aligned metal to form contacts to Ge containing substrates and structure formed thereby
US7241674B2 (en) * 2004-05-13 2007-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming silicided gate structure
US7015126B2 (en) 2004-06-03 2006-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming silicided gate structure
JP2006060045A (ja) * 2004-08-20 2006-03-02 Toshiba Corp 半導体装置
US7544610B2 (en) * 2004-09-07 2009-06-09 International Business Machines Corporation Method and process for forming a self-aligned silicide contact
TWI253865B (en) * 2005-01-11 2006-04-21 Cheerteck Inc Apparatus and method for video decoding
US7618891B2 (en) * 2006-05-01 2009-11-17 International Business Machines Corporation Method for forming self-aligned metal silicide contacts

Also Published As

Publication number Publication date
TWI415174B (zh) 2013-11-11
US20070254479A1 (en) 2007-11-01
US8039382B2 (en) 2011-10-18
WO2007133356A1 (en) 2007-11-22
US7618891B2 (en) 2009-11-17
EP2022085B1 (en) 2014-10-15
EP2022085A4 (en) 2011-08-03
JP2009535846A (ja) 2009-10-01
JP5186486B2 (ja) 2013-04-17
US20090309228A1 (en) 2009-12-17
KR20090037384A (ko) 2009-04-15
CN101432860A (zh) 2009-05-13
TW200743143A (en) 2007-11-16
EP2022085A1 (en) 2009-02-11

Similar Documents

Publication Publication Date Title
CN101432860B (zh) 用于形成自对准金属硅化物接触的方法
CN100505168C (zh) 半导体器件中金属硅化物的单向扩散
JP4144884B2 (ja) Ｃｍｏｓトランジスタの製造方法
US8154130B2 (en) Self-aligned metal to form contacts to Ge containing substrates and structure formed thereby
US20050074932A1 (en) Dual fully-silicided gate mosfets
JP5221112B2 (ja) 半導体装置の製造方法および半導体装置
US7473975B2 (en) Fully silicided metal gate semiconductor device structure
US7649263B2 (en) Semiconductor device
JP2630292B2 (ja) 半導体装置の製造方法
US9006071B2 (en) Thin channel MOSFET with silicide local interconnect
JPH09320990A (ja) 半導体装置の製造方法
JP6376736B2 (ja) 半導体デバイスおよびその製造方法
JP3640079B2 (ja) Ｃｍｏｓトランジスタの製造方法
TW409302B (en) Method of preventing bridge effect on gate electrodes and source/drain electrodes of the self-aligned silicide
JPH1167690A (ja) 半導体装置の製造方法
JPH088211A (ja) シリサイドパターンの形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171124

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171124

Address after: American New York

Patentee after: Core USA second LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110615

Termination date: 20190410

CF01 Termination of patent right due to non-payment of annual fee