CN101443818B - 具有深度引擎的动态复位的图形系统 - Google Patents

具有深度引擎的动态复位的图形系统 Download PDF

Info

Publication number
CN101443818B
CN101443818B CN2007800171696A CN200780017169A CN101443818B CN 101443818 B CN101443818 B CN 101443818B CN 2007800171696 A CN2007800171696 A CN 2007800171696A CN 200780017169 A CN200780017169 A CN 200780017169A CN 101443818 B CN101443818 B CN 101443818B
Authority
CN
China
Prior art keywords
pixel
engine
value
depth
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800171696A
Other languages
English (en)
Other versions
CN101443818A (zh
Inventor
于春
布莱恩·鲁藤伯格
焦国方
杜云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101443818A publication Critical patent/CN101443818A/zh
Application granted granted Critical
Publication of CN101443818B publication Critical patent/CN101443818B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/10—Geometric effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/10—Geometric effects
    • G06T15/40—Hidden part removal

Abstract

一种图形系统包含图形处理器，其包括：多个经配置以处理图形图像的单元；以及深度引擎，其经配置以接收和处理基于选择值而从两个单元中的一者选择的数据。

Description

具有深度引擎的动态复位的图形系统
技术领域
本发明大体上涉及一种图形系统，且更具体地说，涉及一种具有深度引擎的动态复位的图形系统。
背景技术
图形系统可渲染用于例如视频游戏、图形、计算机辅助设计(CAD)、模拟和可视化工具、成像等各种应用的2维(2-D)和3维(3-D)图像。可用表面来模拟3-D图像。可用多边形来近似表示每个表面，所述多边形通常是三角形。用于表示3-D图像的三角形的数目可视表面的复杂性和图像的所需分辨率而定。三角形的数目可以相当大，例如数百万个三角形。每个三角形由三个顶点界定。每个顶点可与例如空间坐标、色彩值和纹理坐标的各种属性相关联。每个属性可具有三个或四个分量。举例来说，空间坐标通常由水平(x)、垂直(y)和深度(z)坐标给出。色彩值通常由红色、绿色和蓝色(r、g、b)值给出。纹理坐标通常由水平和垂直坐标(u和v)给出。
图形系统中的图形处理器可执行各种图形操作以渲染2-D或3-D图像。所述图像可由许多三角形组成，且每个三角形由图片元素(即，像素)组成。所述图形处理器通过确定每个三角形内的每个像素的分量值来渲染所述三角形。图形操作可包含光栅化、纹理映射、着色等。
发明内容
图形系统可包含图形处理器，其具有处理单元，所述处理单元执行各种图形操作以渲染图形图像。
一个方面涉及一种设备，所述设备包括：多个单元，其经配置以处理图形图像；以及深度引擎，其经配置以接收和处理基于选择值而从两个单元中的一者选择的数据。
另一方面涉及一种机器可读存储媒体，其存储一组指令，包括：使用若干图形处理模块来处理图形图像；以及基于选择值而选择性地将数据输入从两个单元中的一者切换到深度引擎。
另一方面涉及一种设备，所述设备包括：多个用于处理图形图像的装置；以及用于接收和处理基于选择值而从两个单元中的一者选择的数据的深度测试装置。
另一方面涉及一种方法，所述方法包括：使用若干图形处理模块来处理图形图像；接收选择值；以及基于所述选择值而选择性地将数据输入从两个单元中的一者切换到深度引擎。
附图说明
图1说明无线通信装置。
图2说明图1的无线装置内的图形处理器的组件。
图3说明具有两个深度引擎的图形处理器的另一配置。
图4说明具有深度引擎的动态复位的图形处理器的另一配置。
具体实施方式
图1说明无线通信装置100，其可在无线通信系统中使用。装置100可以是蜂窝式电话、终端、手机、个人数字助理(PDA)、膝上型计算机、视频游戏单元或某一其它装置。装置100可使用码分多址(CDMA)、时分多址，例如全球移动通信系统(GSM)或某一其它无线通信标准。
装置100可经由接收路径和传输路径提供双向通信。在接收路径上，一个或一个以上基站所传输的信号可由天线112接收，且被提供给接收器(RCVR)114。接收器114调节和数字化接收到的信号，且向数字部分120提供样本以供进一步处理。在传输路径上，传输器(TMTR)116接收待从数字部分120传输的数据，处理并调节所述数据，并产生经调制的信号，其经由天线112传输到一个或一个以上基站。
可用一个或一个以上数字信号处理器(DSP)、微处理器、精简指令集计算机(RISC)等来实施数字部分120。数字部分120还可制造在一个或一个以上专用集成电路(ASIC)或某一其它类型的集成电路(IC)上。
数字部分120可包含各种处理和接口单元，例如调制解调器处理器122、视频处理器124、应用程序处理器126、显示处理器128、控制器/处理器130、图形处理器140和外部总线接口(EBI)160。
调制解调器处理器122执行用于数据传输和接收的处理，例如编码、调制、解调和解码。视频处理器124可对视频应用(例如摄像放像机(camcorder)、视频重放和视频会议)的视频内容(例如，静止图像、移动视频和移动文本)执行处理。应用程序处理器126针对例如多向呼叫、web浏览、媒体播放器和用户接口的各种应用执行处理。显示处理器128可执行处理以促进视频、图形和文本在显示单元180上的显示。控制器/处理器130可指导数字部分120内的各种处理和接口单元的操作。
高速缓冲存储器系统150可存储用于图形处理器140的数据和/或指令。EBI 160促进数据在数字部分120(例如，高速缓冲存储器)与主存储器170之间的转移。
图形处理器140可针对图形应用而执行处理，且可如本文所描述那样实施。一般来说，图形处理器140可包含用于任何一组图形操作的任何数目的处理单元或模块。图形处理器140及其组件(下文以图2到图4描述)可在各种硬件单元中实施，所述硬件单元例如ASIC、数字信号处理装置(DSPD)、可编程逻辑装置(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器和其它电子单元。
图形处理器140的某些部分可在固件和/或软件中实施。举例来说，可用执行本文所描述的功能的固件和/或软件模块(例如，程序、函数等等)来实施控制单元。固件和/或软件代码可存储在存储器(例如，图1中的存储器170)中，且由处理器(例如，处理器130)执行。存储器可在处理器内或在处理器外部实施。
图形处理器140可实施软件接口，例如开放式图形库(开放式GL)、直接3D等。在公开可获得的日期为2004年10月22日的题为“开放式
Figure GSB00000704289600031
图形系统：说明书(The
Figure GSB00000704289600032
Graphics System：A Specification)”版本2.0中描述开放式GL。
图2说明图1的无线装置100内的图形处理器140的一种配置140A的一些组件或处理单元。图2可表示GPU(图形处理单元)的前部。每个处理单元可以是以专用硬件、处理器或两者的组合实施的引擎。举例来说，可用专用硬件来实施图2中所示的引擎，而可用可编程中央处理单元(CPU)或内建处理器来实施碎片着色器214。
在其它配置中，可视所需的优化而定以各种次序来布置处理单元200到216。举例来说，为了节省功率，可能希望较早在管线中执行模板和深度测试，使得不可见的像素较早被丢弃，如图2中所示。作为另一实例，模板和深度引擎206可位于纹理映射引擎212之后，如图3中所示。
在图2中，各种处理单元200到216布置在管线中，以渲染2-D和3D图像。代替图2中所示的单元或除图2中所示的单元之外，图形处理器140A的其它配置可包含其它单元。
命令引擎200可接收并解码传入的指定待执行的图形操作的渲染命令或指令。三角形位置和z设置引擎202可计算用于随后的光栅化过程的必要参数。举例来说，三角形位置和z设置引擎202可计算用于每个三角形的三条边的线性等式的系数、用于深度(z)斜率的系数等。三角形位置和z设置引擎202可被称为图元设置，其进行视口变换和图元组合、对剪切窗口的图元拒绝以及背面剔除(backface culling)。
光栅化引擎204(或扫描转换器)可将每个三角形或每条线分解成像素，并针对每个像素产生屏幕坐标。
深度引擎206可对每个像素执行模板测试，以确定是否应显示或丢弃像素。模板缓冲器可存储正被渲染的图像中每个像素位置的当前模板值。深度引擎206可将每个像素的所存储的模板值与参考值进行比较，且基于所述比较而保留或丢弃所述像素(例如，产生通过或失败旗标)。
如果适用的话，深度引擎206还可对每个像素执行深度测试(也称为z测试)，以确定是否应显示或丢弃所述像素。z缓冲器存储正被渲染的图像中的每个像素位置的当前z值。深度引擎206可将每个像素的z值(当前z值)与z缓冲器中的对应z值(所存储的z值)进行比较，基于所述比较而产生通过或失败旗标，显示所述像素，且更新z缓冲器以及可能模板缓冲器(如果当前z值比所存储的z值更靠近/更近的话)。如果当前z值比所存储的z值更远，那么深度引擎206可丢弃所述像素。此早期深度/模板测试和操作可拒绝可能的不可见像素/图元。
属性设置引擎208可计算用于像素属性的随后插入的参数。举例来说，属性设置引擎208可计算用于属性插入的线性等式的系数。像素插入引擎210可基于像素的屏幕坐标和来自属性设置引擎208的使用信息来计算用于每个三角形内的每个像素的属性分量值。属性设置引擎208和像素插入引擎210可组合在属性内插器中，以在每一可见图元的像素上进行内插。
纹理映射引擎(或纹理引擎)212可执行纹理映射(如果启用的话)，以将纹理应用于每个三角形。纹理图像可存储在纹理缓冲器中。每个三角形的三个顶点可与纹理图像中的三个((u，v)坐标相关联，且三角形的每个像素于是可与纹理图像中的特定纹理坐标相关联。可通过用每个像素的纹理坐标所指示的位置处的纹理图像的颜色修改所述像素的颜色来实现纹理化。
每个像素与例如颜色、深度、纹理等信息相关联。“碎片”是像素及其相关联的信息。碎片着色器214可将包括指令序列的软件程序应用于每个碎片。碎片着色器214可修改z值。碎片着色器214可产生对是否丢弃像素的测试，并将测试结果发送到深度引擎206。碎片着色器214还可将纹理请求发送到纹理映射引擎212。
碎片引擎216可完成最终像素渲染，且对每个碎片执行例如阿尔法测试(如果启用的话)、雾化融合、阿尔法融合、逻辑运算和抖动操作等功能，且将结果提供给色彩缓冲器。如果启用阿尔法测试，那么碎片引擎216可将阿尔法测试的结果发送给深度引擎206，其可确定是否显示像素。
如在图2中那样在早期阶段执行深度测试可节约功率和带宽。图形处理器140A不需要浪费计算功率和存储器带宽来对那些不可见像素执行属性设置、像素插入、纹理拾取和应用着色器程序。
然而，一些着色器程序修改深度值。图3说明在碎片着色器214之后执行深度测试300且停用早期深度引擎206的图形处理器140B。在管线中具有两个完全相同的深度引擎206，300在设计中构成了冗余性，这对功率和微芯片面积不利。
图4说明通过设计具有一个深度引擎400的图形处理器140C而实现的对此问题的解决方案，所述深度引擎400可基于图形应用而动态地切换或复位到早期Z测试位置或后着色器。图形应用可进行早期深度(z)测试，或在着色器z值修改之后进行后期深度测试。图形处理器140C中的软件或数字部分120可事先知道着色器程序。
图4中的“早期z”输入可以是一位二进制值(1或0)，以指示早期z或非早期z。如果选择“早期z”，那么第一多路复用器402将数据从光栅化引擎204传递到深度引擎400，且第二多路复用器404将数据从深度引擎400传递到属性设置引擎208。图4中的多路复用器402、404和406可由例如开关等其它组件来实施。
如果不选择“早期z”，那么第二多路复用器404将数据从光栅化引擎204传递到属性设置引擎208，且第一多路复用器402将数据从碎片着色器214传递到深度引擎400。第三多路复用器406可将数据从深度引擎400传递到另一组件，例如碎片引擎216。
图4中的图形处理器140C具有支持早期Z和经着色器修改的Z情况的灵活性。与图3相比，图形处理器140C不需要建立两个完全相同的深度引擎。
本文所描述的图形系统可用于无线通信、计算、联网、个人电子装置等。所属领域的技术人员将容易明白对上文所描述的实施例的各种修改，且在不脱离本发明的精神或范围的情况下，本文所定义的一般原理可应用于其它实施例。因此，本发明不希望限于本文所展示的实施例，而是应被赋予与本文所揭示的原理和新颖特征一致的最宽范围。

Claims (20)

1.一种用于处理图形图像的设备，其包括：
多个单元，其布置在管线中，经配置以渲染由包括z值的像素组成的图形图像；
其中，所述管线中的多个单元至少包括碎片着色器和深度引擎，
其中，所述深度引擎用于响应于第一选择值在所述碎片着色器之前处理像素；并且
其中，在所述碎片着色器之前处理像素的所述深度引擎也用于响应于第二选择值在所述碎片着色器之后处理像素。
2.根据权利要求1所述的设备，其中所述深度引擎经配置以对每个像素执行模板测试，以确定是否丢弃所述像素，所述模板测试包括将每个像素的所存储的模板值与参考值进行比较。
3.根据权利要求1所述的设备，其中所述深度引擎经配置以接收阿尔法测试结果和碎片着色器测试结果中的至少一者，对每个像素执行模板测试，且确定是否显示所述像素。
4.根据权利要求1所述的设备，其中所述深度引擎经配置以对每个像素执行深度测试，以确定是否丢弃所述像素，所述深度测试包括将每个像素的当前z值与缓冲器中所存储的对应z值进行比较，以及基于所述比较而确定是否丢弃所述像素。
5.根据权利要求1所述的设备，其中所述深度引擎经配置以接收阿尔法测试结果和碎片着色器测试结果中的至少一者，对每个像素执行深度测试，且确定是否显示所述像素，所述深度测试包括将每个像素的当前z值与缓冲器所存储的对应z值进行比较。
6.根据权利要求1所述的设备，其中所述多个单元还包括命令引擎、三角形位置和z设置单元、光栅化引擎、属性设置引擎、像素插入引擎和纹理引擎中的至少之一。
7.根据权利要求1所述的设备，其中所述多个单元包括光栅化引擎。
8.根据权利要求1所述的设备，其中所述碎片着色器经配置以执行修改z值和丢弃像素中的至少一者。
9.根据权利要求6所述的设备，其进一步包括切换装置，其用以接收所述选择值且选择性地将数据从所述光栅化引擎或所述碎片着色器传递到所述深度引擎。
10.根据权利要求1所述的设备，其中所述设备是移动电话。
11.一种用于处理图形图像的设备，其包括：
布置在管线中用于渲染由包括z值的像素组成的图形图像的多个装置；
其中，所述多个装置至少包括碎片着色器装置和深度测试装置；
其中，所述深度测试装置用于响应第一选择值在所述碎片着色器装置之前处理像素，并且
其中，在所述碎片着色器装置之前处理像素的所述深度测试装置也用于响应于第二选择值在所述碎片着色器装置之后处理像素。
12.根据权利要求11所述的设备，其中所述多个装置包括光栅化引擎。
13.一种用于处理图形图像的方法，其包括：
使用若干布置在管线中的图形处理模块来渲染由包括z值的像素组成的图形图像，其中，所述图形处理模块至少包括碎片着色器和深度引擎；
其中，所述深度引擎用于响应于第一选择值在所述碎片着色器之前处理像素；并且
其中，在所述碎片着色器之前处理像素的所述深度引擎也用于响应于第二选择值在所述碎片着色器之后处理像素。
14.根据权利要求13所述的方法，其进一步包括对每个像素执行模板测试，以确定是否丢弃所述像素，所述模板测试包括将每个像素的所存储的模板值与参考值进行比较。
15.根据权利要求13所述的方法，其进一步包括：
接收阿尔法测试结果和碎片着色器测试结果中的至少一者；
对每个像素执行模板测试；以及
确定是否显示所述像素。
16.根据权利要求13所述的方法，其进一步包括对每个像素执行深度测试，以确定是否丢弃所述像素，其中所述深度测试包括将每个像素的当前z值与缓冲器中所存储的对应z值进行比较。
17.根据权利要求13所述的方法，其进一步包括：
接收阿尔法测试结果和碎片着色器测试结果中的至少一者；
对每个像素执行深度测试，其中所述深度测试包括将每个像素的当前z值与缓冲器中所存储的对应z值进行比较；以及
基于所述深度测试，确定是否显示所述像素。
18.根据权利要求13所述的方法，其中所述模块还包括命令引擎、三角形位置和z设置单元、光栅化引擎、属性设置引擎、像素插入引擎和纹理引擎中的至少一者。
19.根据权利要求13所述的方法，其中所述图形处理模块包括光栅化引擎。
20.根据权利要求13所述的方法，其中所述碎片着色器经配置以执行修改z值和丢弃像素中的至少一者。
CN2007800171696A 2006-05-16 2007-05-15 具有深度引擎的动态复位的图形系统 Expired - Fee Related CN101443818B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/435,454 US20070268289A1 (en) 2006-05-16 2006-05-16 Graphics system with dynamic reposition of depth engine
US11/435,454 2006-05-16
PCT/US2007/068993 WO2007137048A2 (en) 2006-05-16 2007-05-15 Graphics system with dynamic reposition of depth engine

Publications (2)

Publication Number Publication Date
CN101443818A CN101443818A (zh) 2009-05-27
CN101443818B true CN101443818B (zh) 2013-01-02

Family

ID=38711549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800171696A Expired - Fee Related CN101443818B (zh) 2006-05-16 2007-05-15 具有深度引擎的动态复位的图形系统

Country Status (6)

Country Link
US (1) US20070268289A1 (zh)
EP (1) EP2022011A2 (zh)
JP (3) JP2009537910A (zh)
KR (1) KR101004973B1 (zh)
CN (1) CN101443818B (zh)
WO (1) WO2007137048A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766995B2 (en) 2006-04-26 2014-07-01 Qualcomm Incorporated Graphics system with configurable caches
US8207975B1 (en) * 2006-05-08 2012-06-26 Nvidia Corporation Graphics rendering pipeline that supports early-Z and late-Z virtual machines
US8933933B2 (en) * 2006-05-08 2015-01-13 Nvidia Corporation Optimizing a graphics rendering pipeline using early Z-mode
US8884972B2 (en) 2006-05-25 2014-11-11 Qualcomm Incorporated Graphics processor with arithmetic and elementary function units
US8869147B2 (en) 2006-05-31 2014-10-21 Qualcomm Incorporated Multi-threaded processor with deferred thread output control
US8644643B2 (en) * 2006-06-14 2014-02-04 Qualcomm Incorporated Convolution filtering in a graphics processor
US8766996B2 (en) 2006-06-21 2014-07-01 Qualcomm Incorporated Unified virtual addressed register file
US8736624B1 (en) * 2007-08-15 2014-05-27 Nvidia Corporation Conditional execution flag in graphics applications
US9087409B2 (en) * 2012-03-01 2015-07-21 Qualcomm Incorporated Techniques for reducing memory access bandwidth in a graphics processing system based on destination alpha values
KR102116708B1 (ko) 2013-05-24 2020-05-29 삼성전자 주식회사 그래픽스 프로세싱 유닛
US9721381B2 (en) * 2013-10-11 2017-08-01 Nvidia Corporation System, method, and computer program product for discarding pixel samples
GB2534567B (en) 2015-01-27 2017-04-19 Imagination Tech Ltd Processing primitives which have unresolved fragments in a graphics processing system
GB2537137B (en) * 2015-04-08 2021-02-17 Advanced Risc Mach Ltd Graphics processing systems

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1381814A (zh) * 2001-04-17 2002-11-27 矽统科技股份有限公司 三维绘图方法及其装置
US20030063087A1 (en) * 2001-09-28 2003-04-03 Doyle Peter L. Variable-formatable width buffer and method of use
US20030080959A1 (en) * 2001-10-29 2003-05-01 Ati Technologies, Inc. System, Method, and apparatus for early culling
US20040061699A1 (en) * 2002-09-27 2004-04-01 Broadizon, Inc. Method and apparatus for accelerating occlusion culling in a graphics computer
CN1655192A (zh) * 2004-02-10 2005-08-17 三星电子株式会社 基于深度图像的三维图形数据的高速显像的装置和方法
US20050195187A1 (en) * 2004-03-02 2005-09-08 Ati Technologies Inc. Method and apparatus for hierarchical Z buffering and stenciling
US20050195198A1 (en) * 2004-03-03 2005-09-08 Anderson Michael H. Graphics pipeline and method having early depth detection

Family Cites Families (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3304418A (en) * 1964-03-02 1967-02-14 Olivetti & Co Spa Binary-coded decimal adder with radix correction
US4079452A (en) * 1976-06-15 1978-03-14 Bunker Ramo Corporation Programmable controller with modular firmware for communication control
NL7807314A (nl) * 1978-07-06 1980-01-08 Philips Nv Inrichting voor het vergroten van de lengte van een logisch computeradres.
DE69418646T2 (de) * 1993-06-04 2000-06-29 Sun Microsystems Inc Gleitkommaprozessor für einen hochleistungsfähigen dreidimensionalen Graphikbeschleuniger
JPH0784851A (ja) * 1993-09-13 1995-03-31 Toshiba Corp 共有データ管理方法
JP3579461B2 (ja) * 1993-10-15 2004-10-20 株式会社ルネサステクノロジ データ処理システム及びデータ処理装置
US5509129A (en) * 1993-11-30 1996-04-16 Guttag; Karl M. Long instruction word controlling plural independent processor operations
US6279099B1 (en) * 1994-04-29 2001-08-21 Sun Microsystems, Inc. Central processing unit with integrated graphics functions
US5598546A (en) * 1994-08-31 1997-01-28 Exponential Technology, Inc. Dual-architecture super-scalar pipeline
US5777629A (en) * 1995-03-24 1998-07-07 3Dlabs Inc. Ltd. Graphics subsystem with smart direct-memory-access operation
US5798770A (en) * 1995-03-24 1998-08-25 3Dlabs Inc. Ltd. Graphics rendering system with reconfigurable pipeline sequence
US5872729A (en) * 1995-11-27 1999-02-16 Sun Microsystems, Inc. Accumulation buffer method and apparatus for graphical image processing
US5794016A (en) * 1995-12-11 1998-08-11 Dynamic Pictures, Inc. Parallel-processor graphics architecture
US5793385A (en) * 1996-06-12 1998-08-11 Chips And Technologies, Inc. Address translator for a shared memory computing system
EP0858069B1 (en) * 1996-08-02 2006-11-29 Matsushita Electric Industrial Co., Ltd. Voice encoder, voice decoder and recording medium thereof
US5949920A (en) * 1996-08-13 1999-09-07 Hewlett-Packard Co. Reconfigurable convolver circuit
JP2970553B2 (ja) * 1996-08-30 1999-11-02 日本電気株式会社 マルチスレッド実行方法
TW360823B (en) * 1996-09-30 1999-06-11 Hitachi Ltd Data processor and graphic processor
US6614847B1 (en) * 1996-10-25 2003-09-02 Texas Instruments Incorporated Content-based video compression
US5831640A (en) * 1996-12-20 1998-11-03 Cirrus Logic, Inc. Enhanced texture map data fetching circuit and method
US5991865A (en) * 1996-12-31 1999-11-23 Compaq Computer Corporation MPEG motion compensation using operand routing and performing add and divide in a single instruction
US6697063B1 (en) * 1997-01-03 2004-02-24 Nvidia U.S. Investment Company Rendering pipeline
US6549209B1 (en) * 1997-05-22 2003-04-15 Kabushiki Kaisha Sega Enterprises Image processing device and image processing method
US5958041A (en) * 1997-06-26 1999-09-28 Sun Microsystems, Inc. Latency prediction in a pipelined microarchitecture
US6195734B1 (en) * 1997-07-02 2001-02-27 Micron Technology, Inc. System for implementing a graphic address remapping table as a virtual register file in system memory
US6654428B1 (en) * 1998-01-13 2003-11-25 Massachusetts Institute Of Technology Systems and methods for wireless communications
US6092175A (en) * 1998-04-02 2000-07-18 University Of Washington Shared register storage mechanisms for multithreaded computer systems with out-of-order execution
US6188411B1 (en) * 1998-07-02 2001-02-13 Neomagic Corp. Closed-loop reading of index registers using wide read and narrow write for multi-threaded system
US7068272B1 (en) * 2000-05-31 2006-06-27 Nvidia Corporation System, method and article of manufacture for Z-value and stencil culling prior to rendering in a computer graphics processing pipeline
JP3869947B2 (ja) * 1998-08-04 2007-01-17 株式会社日立製作所 並列処理プロセッサ、および、並列処理方法
US6771264B1 (en) * 1998-08-20 2004-08-03 Apple Computer, Inc. Method and apparatus for performing tangent space lighting and bump mapping in a deferred shading graphics processor
US6693719B1 (en) * 1998-09-16 2004-02-17 Texas Instruments Incorporated Path to trapezoid decomposition of polygons for printing files in a page description language
US6163839A (en) * 1998-09-30 2000-12-19 Intel Corporation Non-stalling circular counterflow pipeline processor with reorder buffer
GB2343601B (en) * 1998-11-06 2002-11-27 Videologic Ltd Shading and texturing 3-dimensional computer generated images
US6480941B1 (en) * 1999-02-23 2002-11-12 International Business Machines Corporation Secure partitioning of shared memory based multiprocessor system
US6493741B1 (en) * 1999-10-01 2002-12-10 Compaq Information Technologies Group, L.P. Method and apparatus to quiesce a portion of a simultaneous multithreaded central processing unit
US6964009B2 (en) * 1999-10-21 2005-11-08 Automated Media Processing Solutions, Inc. Automated media delivery system
US6577762B1 (en) * 1999-10-26 2003-06-10 Xerox Corporation Background surface thresholding
US6574725B1 (en) * 1999-11-01 2003-06-03 Advanced Micro Devices, Inc. Method and mechanism for speculatively executing threads of instructions
US6417851B1 (en) * 1999-12-06 2002-07-09 Nvidia Corporation Method and apparatus for lighting module in a graphics processor
JP3485052B2 (ja) * 1999-12-16 2004-01-13 日本電気株式会社 参照画像作成方法、パターン検査装置及び参照画像作成プログラムを記録した記録媒体
JP2001222712A (ja) * 2000-02-08 2001-08-17 Sega Corp 画像処理装置、畳み込み積分回路及びその方法
US6516443B1 (en) * 2000-02-08 2003-02-04 Cirrus Logic, Incorporated Error detection convolution code and post processor for correcting dominant error events of a trellis sequence detector in a sampled amplitude read channel for disk storage systems
US6807620B1 (en) * 2000-02-11 2004-10-19 Sony Computer Entertainment Inc. Game system with graphics processor
US6738510B2 (en) * 2000-02-22 2004-05-18 Olympus Optical Co., Ltd. Image processing apparatus
US6940545B1 (en) * 2000-02-28 2005-09-06 Eastman Kodak Company Face detecting camera and method
US6891533B1 (en) * 2000-04-11 2005-05-10 Hewlett-Packard Development Company, L.P. Compositing separately-generated three-dimensional images
US6952440B1 (en) * 2000-04-18 2005-10-04 Sirf Technology, Inc. Signal detector employing a Doppler phase correction system
US7034828B1 (en) * 2000-08-23 2006-04-25 Nintendo Co., Ltd. Recirculating shade tree blender for a graphics system
US6636214B1 (en) * 2000-08-23 2003-10-21 Nintendo Co., Ltd. Method and apparatus for dynamically reconfiguring the order of hidden surface processing based on rendering mode
JP3580789B2 (ja) * 2000-10-10 2004-10-27 株式会社ソニー・コンピュータエンタテインメント データ通信システム及び方法、コンピュータプログラム、記録媒体
GB2369016B (en) * 2000-11-09 2004-06-09 Sony Uk Ltd Receiver
US6907520B2 (en) * 2001-01-11 2005-06-14 Sun Microsystems, Inc. Threshold-based load address prediction and new thread identification in a multithreaded microprocessor
US6950927B1 (en) * 2001-04-13 2005-09-27 The United States Of America As Represented By The Secretary Of The Navy System and method for instruction-level parallelism in a programmable multiple network processor environment
US6515443B2 (en) * 2001-05-21 2003-02-04 Agere Systems Inc. Programmable pulse width modulated waveform generator for a spindle motor controller
US6744433B1 (en) * 2001-08-31 2004-06-01 Nvidia Corporation System and method for using and collecting information from a plurality of depth layers
US20030167379A1 (en) * 2002-03-01 2003-09-04 Soltis Donald Charles Apparatus and methods for interfacing with cache memory
US6871264B2 (en) * 2002-03-06 2005-03-22 Hewlett-Packard Development Company, L.P. System and method for dynamic processor core and cache partitioning on large-scale multithreaded, multiprocessor integrated circuits
US6825843B2 (en) * 2002-07-18 2004-11-30 Nvidia Corporation Method and apparatus for loop and branch instructions in a programmable graphics pipeline
US6931489B2 (en) * 2002-08-12 2005-08-16 Hewlett-Packard Development Company, L.P. Apparatus and methods for sharing cache among processors
US7268785B1 (en) * 2002-12-19 2007-09-11 Nvidia Corporation System and method for interfacing graphics program modules
US7268779B2 (en) * 2002-12-24 2007-09-11 Intel Corporation Z-buffering techniques for graphics rendering
US7145565B2 (en) * 2003-02-27 2006-12-05 Nvidia Corporation Depth bounds testing
US7612803B2 (en) * 2003-06-10 2009-11-03 Zoran Corporation Digital camera with reduced image buffer memory and minimal processing for recycling through a service center
US7372484B2 (en) * 2003-06-26 2008-05-13 Micron Technology, Inc. Method and apparatus for reducing effects of dark current and defective pixels in an imaging device
US7088371B2 (en) * 2003-06-27 2006-08-08 Intel Corporation Memory command handler for use in an image signal processor having a data driven architecture
US7239322B2 (en) * 2003-09-29 2007-07-03 Ati Technologies Inc Multi-thread graphic processing system
US7702817B2 (en) * 2003-10-28 2010-04-20 Microsoft Corporation Wireless network access technologies for retrieving a virtual resource via a plurality of wireless network interfaces
GB2409061B (en) * 2003-12-09 2006-09-13 Advanced Risc Mach Ltd Table lookup operation within a data processing system
US7015914B1 (en) * 2003-12-10 2006-03-21 Nvidia Corporation Multiple data buffers for processing graphics data
US7027062B2 (en) * 2004-02-27 2006-04-11 Nvidia Corporation Register based queuing for texture requests
US7030878B2 (en) * 2004-03-19 2006-04-18 Via Technologies, Inc. Method and apparatus for generating a shadow effect using shadow volumes
US7196708B2 (en) * 2004-03-31 2007-03-27 Sony Corporation Parallel vector processing
US7873776B2 (en) * 2004-06-30 2011-01-18 Oracle America, Inc. Multiple-core processor with support for multiple virtual processors
US7330988B2 (en) * 2004-06-30 2008-02-12 Sun Microsystems, Inc. Method and apparatus for power throttling in a multi-thread processor
US7339592B2 (en) * 2004-07-13 2008-03-04 Nvidia Corporation Simulating multiported memories using lower port count memories
US7355603B2 (en) * 2004-08-04 2008-04-08 Nvidia Corporation Filtering unit for floating-point texture data
US7538765B2 (en) * 2004-08-10 2009-05-26 Ati International Srl Method and apparatus for generating hierarchical depth culling characteristics
US7388588B2 (en) * 2004-09-09 2008-06-17 International Business Machines Corporation Programmable graphics processing engine
US7576737B2 (en) * 2004-09-24 2009-08-18 Konica Minolta Medical & Graphic, Inc. Image processing device and program
US7684079B2 (en) * 2004-12-02 2010-03-23 Canon Kabushiki Kaisha Image forming apparatus and its control method
US7358502B1 (en) * 2005-05-06 2008-04-15 David Appleby Devices, systems, and methods for imaging
US20070030280A1 (en) * 2005-08-08 2007-02-08 Via Technologies, Inc. Global spreader and method for a parallel graphics processor
US7557832B2 (en) * 2005-08-12 2009-07-07 Volker Lindenstruth Method and apparatus for electronically stabilizing digital images
US7508396B2 (en) * 2005-09-28 2009-03-24 Silicon Integrated Systems Corp. Register-collecting mechanism, method for performing the same and pixel processing system employing the same
US7447873B1 (en) * 2005-11-29 2008-11-04 Nvidia Corporation Multithreaded SIMD parallel processor with loading of groups of threads
JP4920966B2 (ja) * 2005-12-21 2012-04-18 キヤノン株式会社 画像形成装置
US8024394B2 (en) * 2006-02-06 2011-09-20 Via Technologies, Inc. Dual mode floating point multiply accumulate unit
US8860721B2 (en) * 2006-03-28 2014-10-14 Ati Technologies Ulc Method and apparatus for processing pixel depth information
US8766995B2 (en) * 2006-04-26 2014-07-01 Qualcomm Incorporated Graphics system with configurable caches
US8933933B2 (en) * 2006-05-08 2015-01-13 Nvidia Corporation Optimizing a graphics rendering pipeline using early Z-mode
US8884972B2 (en) * 2006-05-25 2014-11-11 Qualcomm Incorporated Graphics processor with arithmetic and elementary function units
JP4675854B2 (ja) * 2006-07-25 2011-04-27 株式会社東芝 パターン評価方法と評価装置及びパターン評価プログラム
US7683962B2 (en) * 2007-03-09 2010-03-23 Eastman Kodak Company Camera using multiple lenses and image sensors in a rangefinder configuration to provide a range map

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1381814A (zh) * 2001-04-17 2002-11-27 矽统科技股份有限公司 三维绘图方法及其装置
US20030063087A1 (en) * 2001-09-28 2003-04-03 Doyle Peter L. Variable-formatable width buffer and method of use
US20030080959A1 (en) * 2001-10-29 2003-05-01 Ati Technologies, Inc. System, Method, and apparatus for early culling
US20040061699A1 (en) * 2002-09-27 2004-04-01 Broadizon, Inc. Method and apparatus for accelerating occlusion culling in a graphics computer
CN1655192A (zh) * 2004-02-10 2005-08-17 三星电子株式会社 基于深度图像的三维图形数据的高速显像的装置和方法
US20050195187A1 (en) * 2004-03-02 2005-09-08 Ati Technologies Inc. Method and apparatus for hierarchical Z buffering and stenciling
US20050195198A1 (en) * 2004-03-03 2005-09-08 Anderson Michael H. Graphics pipeline and method having early depth detection

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
图4.
第2页第19段第3-6行,第26段第4－5行
第3页第36段
第3页第39段第3－5行,第40段第8－10行,第41段－42段
第4页第57段

Also Published As

Publication number Publication date
US20070268289A1 (en) 2007-11-22
KR20090018135A (ko) 2009-02-19
CN101443818A (zh) 2009-05-27
WO2007137048A3 (en) 2008-10-16
WO2007137048A2 (en) 2007-11-29
EP2022011A2 (en) 2009-02-11
JP2014089727A (ja) 2014-05-15
JP2009537910A (ja) 2009-10-29
JP5684089B2 (ja) 2015-03-11
JP2012053895A (ja) 2012-03-15
KR101004973B1 (ko) 2011-01-04

Similar Documents

Publication Publication Date Title
CN101443818B (zh) 具有深度引擎的动态复位的图形系统
US20210146247A1 (en) Image rendering method and apparatus, device and storage medium
US8766995B2 (en) Graphics system with configurable caches
EP2024819B1 (en) Graphics processor with arithmetic and elementary function units
US20120212488A1 (en) Graphic processor and method of early testing visibility of pixels
KR101709037B1 (ko) 추가된 인라인 동작들을 갖는 빈 당 가시성 정보에 기초한 렌더링 커맨드들의 조건적 실행
JP2014533382A (ja) グラフィックス処理ユニットにおけるレンダリングモード選択
TWI559256B (zh) 藉由合倂自相鄰圖元之片段以減少著色之技術
CN111737019B (zh) 一种显存资源的调度方法、装置及计算机存储介质
US9177534B2 (en) Data transmission for display partial update
TWI535277B (zh) 用於深度緩衝之方法、設備及系統
US8471851B2 (en) Method and device for rending three-dimensional graphics
TWI517089B (zh) 色彩緩衝器快取技術
CN105550973B (zh) 图形处理单元、图形处理系统及抗锯齿处理方法
US20080055326A1 (en) Processing of Command Sub-Lists by Multiple Graphics Processing Units
KR20170088687A (ko) 컴퓨팅 시스템 및 컴퓨팅 시스템에서 타일-기반 렌더링의 그래픽스 파이프라인을 수행하는 방법
US8390634B2 (en) Buffer management in vector graphics hardware
CN115761091A (zh) 游戏画面渲染方法、装置、电子设备和存储介质
US9064347B2 (en) Method, medium, and system rendering 3 dimensional graphics data considering fog effect
CN116431095A (zh) 全景显示方法、装置、电子设备和存储介质
WO2013111235A1 (ja) 画像描画表示装置
KR19980068903A (ko) 그래픽스 시스템 및 그래픽스 드로잉 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130102

Termination date: 20210515

CF01 Termination of patent right due to non-payment of annual fee