CN101447833A - 双功能串行/解串器及其方法 - Google Patents

双功能串行/解串器及其方法 Download PDF

Info

Publication number
CN101447833A
CN101447833A CNA200810178795XA CN200810178795A CN101447833A CN 101447833 A CN101447833 A CN 101447833A CN A200810178795X A CNA200810178795X A CN A200810178795XA CN 200810178795 A CN200810178795 A CN 200810178795A CN 101447833 A CN101447833 A CN 101447833A
Authority
CN
China
Prior art keywords
serial
deserializer
clock
pattern
recovery module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200810178795XA
Other languages
English (en)
Other versions
CN101447833B (zh
Inventor
韦尔·威廉·戴博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies General IP Singapore Pte Ltd
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Publication of CN101447833A publication Critical patent/CN101447833A/zh
Application granted granted Critical
Publication of CN101447833B publication Critical patent/CN101447833B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission
    • H04B10/2581—Multimode transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0691—Synchronisation in a TDM node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697—Synchronisation in a packet node

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及一种用于点对点及点对多点通讯的双功能串行/解串器(SerDes)。对可配置的SerDes进行设计以使得其能够运行在多种模式下。对多种操作模式的选择是基于通过管理接口接收到的信息来实现的。在一具体例子中，不同的操作模式定义了不同的锁定时间以及抖动特性。

Description

双功能串行/解串器及其方法
技术领域
本发明涉及串行/解串器(SerDes)，更具体地说，涉及一种用于点对点及点对多点通讯的双功能串行/解串器。
背景技术
串行/解串器实质是一个集成电路(IC或者芯片)收发器，该收发器能够实现并行数据及串行数据之间的相互转换。其中，发送单元输入并行数据行后会输出串行数据流。发送单元还可包含锁相环(PLL)，将输入并行时钟倍增到与串行频率相一致。例如，位于千兆以太网系统中的串行/解串器具有10个时钟频率为125MHz的并行数据行，输出的串行数据流时钟频率为1.25GHz。千兆以太串行/解串器一般会使用8B/10B编码方案，将8比特的码元映射为10比特码元以达到线路上的直流平衡。接收单元是发送单元的逆过程，即输入串行数据流后输出并行数据行。
图1A示出了用于千兆以太网物理层设备中的串行/解串器。如图所示，所述千兆以太网物理层包含物理编码子层(PCS)、物理介质附属子层(PMA)以及物理介质相关子层(PMD)。PCS主要用于对千兆媒体独立接口(GMII)的8位码组编码成10位码组，或者从10位码组中解码得出千兆媒体独立接口(GMII)的8位码组(8B/10B)，以便与其下层的PMA进行通讯。类似地，图1B示出了用于10G PHY中的串行/解串器。如上所述，10G以太PHY中的PCS主要用于对10GB媒体独立接口(XGMII)的64位码组编码成66位码组，或者从66位码组中解码得出10GB媒体独立接口(GMII)的64位码组(64B/66B)，以便与其下层的PMA进行通讯。
通常来讲，PMA将PCS从物理介质中抽象出来。因此，PCS并不清楚介质究竟是铜线还是光纤。PMA的主要功能包括：在PCS和PMA之间发送及接收的码组的变换、对下层串行PMD上发送/接收的码组进行串行/解串操作、从PMD提供的编码数据(例如8B/10B、64B/66B等)中对恢复时钟，以及对PMA和PMD之间发送和接收的比特数据进行变换。
PMD主要用于产生出电信号或光信号，产生的信号究竟是电信号还是光信号取决于所连接的物理介质的性质。PMD信号会被传送到媒体相关接口(MDI)，该接口是支持多种媒体的实质介质连接，包括连接器。
如上所述，PMA用于对接收到的时钟进行恢复，该时钟频率由PCS用来对PMA传送过来的数据进行采样。传统的时钟恢复机制采用延迟锁定回路(DLL)以及锁相环(PLL)将本地时钟相位与恢复的时钟相位进行同步。
对于点对点系统，对输入的嵌入式时钟的锁定操作通常是发生在链路上数据通讯之前的一次性事件。因此，对输入的嵌入式时钟的锁定进程无需有特别锁定时间要求。对输入的嵌入式时钟的锁定操作较为灵活的时间要求可以放宽串行/解串器的设计要求。
在诸如以太无源光网络(EPON)这样的点对多点系统中，位于头端的单个光路终端(OLT)可以与位于不同末端节点的多个光网络单元(ONT)进行通讯。这种设计能够通过增设多个网络节点来实现光纤设备共享。典型地，OLT将信号下传至所有的ONT。另一方面，每个ONT都将数据上传至OLT。但是，OLT以及ONT不需要以相同的信号传输速率以及带宽来进行数据传输。此外，ONT还可在上传过程中通过共享带宽以及使用不同的波段来消除重叠影响。
在对来自连接的不同ONT的多个单独的通信进行接收的过程中，OLT中的串行/解串器需要获取每个ONT通信的相位以及频率。因此，对于输入的嵌入式时钟的锁定操作不再是一次性事件。随着对实现锁定的时间要求的逐渐严格，OLT中的串行/解串器的设计将会面临更加严格的限制。
在串行/解串器市场中，点对点及点对多点的解决方案在逐渐扩展的市场中将继续占有重要一席。因此，目前真正需要的是一种在满足点对点以及点对多点不同应用需要的同时，能够尽可能增大容量的串行/解串器。
发明内容
本发明提供了一种用于点对点及点对多点通讯的双功能串行/解串器，结合至少一幅附图进行了充分的展现和描述，并在权利要求中得到了更完整的阐述。
本发明的一个方面提供了一种串行/解串器，包括：
操作模式管理接口；以及
时钟恢复模块，所述时钟恢复模块可经配置以操作在能够在第一锁定时间周期内锁定到输入的嵌入式时钟的第一模式，并可经配置以操作在能够在短于所述第一锁定时间周期的第二锁定时间周期内锁定到输入的嵌入式时钟的第二模式，其中，对所述时钟恢复模块的配置是基于所述操作模式管理接口处所接收到的数据进行的。
优选地，所述串行/解串器进一步包括用于存储所述第一模式以及第二模式之一中的参数的可配置寄存器。
优选地，所述时钟恢复模块包括锁相环。
优选地，所述时钟恢复模块包括延迟锁定回路。
优选地，所述第一锁定时间周期用于点对点通讯网络。
优选地，所述第二锁定时间周期用于点对多点通讯网络。
优选地，所述第一模式的抖动特性好于所述第二模式。
根据本发明的另一方面，本发明提出一种串行/解串器，包括：
时钟恢复模块，所述时钟恢复模块可经配置以操作在能够在第一锁定时间周期内锁定到输入的嵌入式时钟的第一模式，并可经配置以操作在能够在短于所述第一锁定时间周期的第二锁定时间周期内锁定到输入的嵌入式时钟的第二模式，其中，对所述时钟恢复模块的配置是基于操作模式管理接口处所接收到的数据进行的。
优选地，所述串行/解串器进一步包括用于存储所述第一模式以及第二模式之一中的参数的可配置寄存器。
优选地，所述时钟恢复模块包括锁相环。
优选地，所述时钟恢复模块包括延迟锁定回路。
优选地，所述第一锁定时间周期用于点对点通讯网络。
优选地，所述第二锁定时间周期用于点对多点通讯网络。
优选地，所述第一模式的抖动特性好于所述第二模式。
根据本发明的一个方面，本发明提出一种串行/解串方法，包括：
将参数存储到串行/解串器的可配置寄存器中，所述参数是由所述串行/解串器通过操作模式管理接口接收到的；以及
配置所述串行/解串器的时钟恢复模块操作在第一操作模式和第二操作模式中的一种模式下，所述配置是基于存储在所述可配置寄存器中的参数的，其中，所述第一操作模式能够在第一锁定时间周期内锁定到输入的嵌入式时钟，所述第二操作模式能够在第二锁定时间周期内锁定到输入的嵌入式时钟，所述且所述第二时钟周期短于所述第一时钟周期。
优选地，所述配置包括配置锁相环。
优选地，所述配置包括配置延迟锁定回路。
附图说明
为了对本发明前述以及其他方面的优点进行进一步说明，下面将结合附图及实施例对本发明作进一步说明。应当说明的是，下述附图仅仅用于对本发明典型实施例作进一步描述，并非对本发明保护范围的限制。附图中：
图1A和图1B分别是用于千兆和10G以太物理层设备中的串行/解串器的实现结构示意图；
图2是点对多点通讯网络示意图；
图3A和图3B分别是单个头端OLT与多个末端ONT之间的通讯示意图；
图4是PMA中串行/解串器的功能示意图；
图5是经配置可用于多操作模式下的PHY的示意图；
图6是对用于多模式之一的串行/解串器进行配置的流程图。
具体实施方式
本发明的多个具体实施例将在下面进行详细讨论。在对具体实施方式进行说明时，应当明白，这仅仅是用于对本发明进行说明。本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护范围。
串行/解串器能够实现物理位置间快速且可靠的数据传输。在此，以并行总线形式存在的数据被串行化为单个高速信号。串行/解串器除了使用在点对点系统中，还能使用在点对多点系统中。
图2是点对多点通讯网络示意图。如图所示，点对多点网络包括与多个ONT 230-n通过PON进行通信连接的单个OLT 210。所示的PON包括分离器220，该分离器能够将单根馈电电缆分离成多根分接电缆以用于各个ONT230-n。在一具体实施例中，采用了单分离器(例如1：16)。在另一实施例中，可进行两步分离。例如，可以将一个1：2的分离器与两个1：8的分离器进行组合以分离得出16根单独的分接电缆。
PON的优点在于能够通过多个网络节点实现光纤设备的共享。图3A及3B是以太PON(EPON)中单个头端OLT与多个末端ONT之间进行上行及下行通讯的示意图。在图3A所示的下行方向上，OLT 310为每个独立连接的ONT 331、332、333发送数据包1、2、3。如图所示，ONT 331、332、333中的每一个都会接收到数据包流，其中，每个ONT 331、332、333都负责对所属区域的特定数据包进行提取。
在图3B所示的上行方向上，每个ONT 331、332、333会将自己的数据包回传给OLT 310。在该上行通讯过程中，ONT 331、332、333所采用的发送方式能够避免数据包之间发生冲突。在一具是实施例中，PON采用时分多址(TDMA)通讯协议。因此，来自ONT 331、332、333的各数据包通讯都会在指定的时隙中发送至OLT 310。
如上所述，由于每个ONT接收到相同的数据包流，因此OLT 310的下行发送操作是连续进行的。该种通讯方向与点对点系统的类似之处在于，ONT331、332、333内的串行/解串器能够对输入的嵌入式时钟进行一次性锁定。
另一方面，在上行方向上，OLT 310中的串行/解串器从ONT 331、332、333处接收到多个单独的通讯流。这种PON中的突发模式会显著增加OLT 310中串行/解串器的负担。与上述对输入嵌入式时钟进行一次性锁定不同的是，OLT 310中的串行/解串器必须对来自ONT 331、332、333的输入数据流进行重复锁定。这是由于每个ONT 331、332、333所使用的时钟在频率和相位上会有不能程序的改变。
如上所述，串行/解串器功能主要用在PMA中。图4是PMA中串行/解串器功能的示意图。如图所示，PMA包括用于接收来自PCS的发送(TX)码组输出并且为PMD生成串行输出的并入串出(PISO)模块410。PISO 410的操作是基于时钟倍增单元(CMU)420所生成的时钟信号进行的，该时钟倍增单元对输入的并行PMA发送时钟进行倍增操作。在一具体实施例中，PISO 410设有单个移位寄存器，该移位寄存器会在每一并行时钟单位内接收一次并行数据并且将接收到的并行数据以较高的串行时钟率移位输出。
在千兆以太系统中，通过8B/10B编码器生成所述TX码组，PISO 410以125MHz时钟乘10倍的时钟频率运行，从而产生1.25GHz的时钟频率。在10G以太系统中，所述TX码组则是通过64B/66B编码器生成的，PISO 410以644.5MHz乘16倍的时钟频率运行，从而产生10.3125GHz的时钟频率。
在接收侧，PMA包括用于接收来自PMD的串行输入并且生成给PMA的RX码组的串入并出(SIPO)模块440。所述RX码组由PCS根据接收信号中的嵌入式时钟进行处理。恢复的时钟信号由时钟恢复单元(CRU)430产生，该时钟恢复单元将输入时钟分割并降低到并行速率以便输出给PCS。在一实施例中，CRU 430的操作是基于延迟锁定回路(DLL)或锁相环(PLL)进行的。DLL或PLL在PHY中的具体位置视具体应用情况而不同。
对于突发模式通讯，串行/解串器需要对来自不同ONT的各通讯流进行锁定。这一锁定操作会在较标准点对点通讯中更加严格的时间要求下进行。例如，一个点对点系统可能在大约1000比特次的锁定时间下运行良好，但对于突发模式通讯而言，则可能需要一个更加严格的阈值，可能会低一个数量级。
对锁定时间进行减短的一种方法是防止接收DLL/PLL发生浮动。在实际中，浮动PLL需要从冷启动开始进行锁定。为了减轻这种情况，将时钟恢复与发送时钟相绑定以避免出现杂散。图4示意出了这种方法的示例，其中CRU430通过信道450接收发送时钟。在突发模式操作中，CRU 430可在不同数据流的转换间利用发送时钟来保证锁定时间最小化。
大体上来说，对锁定时间的压缩会带来成本的增加。例如，缩短了锁定过程就会带来不理想的抖动结果。因此需要在锁定时间与抖动之间进行平衡。此外，对于锁定时间的增加需求会导致大规模的系统重组，比如，采用相对于CMOS以及Bi-CMOS的数字信号处理(DSP)技术。在此还存在另一平衡点，那就是DSP解决方案与能耗之间的平衡，因为DSP解决方案通常需要大量能量。
根据本发明，点对点以及点对多点模式中串行/解串器的操作需要在设计上实现多个层面上的平衡。这些设计上的平衡点会针对特定的操作模式对串行/解串器进行不同的设计。在制造过程中，这会导致成本效率的显著降低，因为多种设计不利于实现大规模经济效益。
因此本发明提供的串行/解串器的特性之一就是其能够运行在多种模式下。一个实施例中，串行/解串器的设计满足其在点对点以及点对多点操作模式下的功能要求。为便于对本发明的原理进行说明，现引用图5对用于多操作模式中的千兆以太SerDes(串行/解串器)收发器进行说明。
如图所示，SerDes收发器500包括发送单元510以及接收单元520。发送单元510进一步包括：发射器511、PISO 512、编码器513(例如，8B/10B、64B/66B等)，以及发送FIFO 514。接收单元520进一步包括：接收器521、SIPO 522、时钟恢复模块523、解码器524(例如，8B/10B、64B/66B等)，以及校准FIFO 525。
进一步如图5所示，SerDes收发器500还包括配置寄存器530。配置寄存器530作为一个常用功能块，对用于配置发送单元510以及接收单元520中的一个或多个的配置参数进行存储。发送单元510以及接收单元520还可共用诸如时钟块之类的通用逻辑组件。
在一实施例中，存储在配置寄存器530内的配置参数可通过管理接口(图中未示出)进行编程。例如，所述管理接口能够对DLL/PLL的操作特性进行定义。在一种情况下，所述操作特性能够定义出锁定时间与抖动之间的平衡点。另一情况下，所述操作特性可定义出相关的功耗。因此，所述管理接口能够对SerDes的操作模式进行配置，以使其能够运行在点对点或者点对多点环境下。
在一实施例中，SerDes收发器500还可配置一个或多个引脚以规定SerDes接收器按一种操作模式进行操作。例如，可利用一个引脚对接收器锁定到发送时钟的次数，以及接收器锁定到接收信号中的嵌入式时钟的次数进行控制。使用该引脚进行的控制能够有效防止点对多点模式中接收器在接收到的数据流之间的转换时间内发生浮动。
为进一步对本发明中串行/解串器运行的灵活性作进一步说明，现引用图6所示流程图。如图所示，流程开始于步骤602，在该步骤中，通过管理接口接收到的一个或多个参数被存储在配置寄存器中。在实例中，这些配置寄存器会基于对串行/解串器特定使用环境的鉴别进行载入。例如，如果串行/解串器用在OLT中，则可对其进行相应配置，以便用于点对点以及点对多点模式。对用于ONT中的串行/解串器也可进行类似的配置。此处的关键问题是只需设计生产出一种串行/解串器。这就不同于现有情况中一个串行/解串器用在点对点模式中而另一个串行/解串器用在点对多点模式中。因而，生产效率能够在串行/解串器的销售中进行动态调整。
在配置寄存器设置完成之后，在步骤604中，串行/解串器随后可基于配置寄存器的内容进行操作配置。例如，串行/解串器可根据来自配置寄存器中的一个或多个配置参数上电运行。串行/解串器的具体配置类型及方式依具体实施方式不同而有所不同。关键问题在于串行/解串器自身的可配置性。
最后，在步骤606中，使用被配置的操作模式从接收的信号中恢复出嵌入式时钟。如前所述，时钟恢复进程可通过利用配置参数配置过的DLL/PLL来实现。在另一例子中，所述时钟恢复进程可通过一个或多个在串行/解串器内指定了特定信号路径的引脚进行辅助。如上所述，可利用一个引脚指定串行/解串器锁定于发送时钟，比如在不同通讯流的转换时间内。
如前所述，本发明提供的串行/解串器机制使得一个串行/解串器设计可用于多种操作模式中。这些不同的操作模式代表了达到各种设计平衡的不同模式。
上述列出的本发明的各项原则可应用于各种应用环境中。例如，本发明可用于不同标准或非标准网络速度的串行/解串器(例如，1G、2.5G、10G，等)，以及各种点对点(例如，以太、非以太等)和点对多点网络(例如，PON、EPON、10GEPON等)。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (10)

1、一种串行/解串器，其特征在于，包括：
操作模式管理接口；以及
时钟恢复模块，所述时钟恢复模块可经配置以操作在能够在第一锁定时间周期内锁定到输入的嵌入式时钟的第一模式，并可经配置以操作在能够在短于所述第一锁定时间周期的第二锁定时间周期内锁定到输入的嵌入式时钟的第二模式，其中，对所述时钟恢复模块的配置是基于所述操作模式管理接口处所接收到的数据进行的。
2、根据权利要求1所述的串行/解串器，其特征在于，所述串行/解串器进一步包括用于存储所述第一模式以及第二模式之一中的参数的可配置寄存器。
3、根据权利要求1所述的串行/解串器，其特征在于，所述时钟恢复模块包括锁相环。
4、根据权利要求1所述的串行/解串器，其特征在于，所述时钟恢复模块包括延迟锁定回路。
5、根据权利要求1所述的串行/解串器，其特征在于，所述第一锁定时间周期用于点对点通讯网络。
6、一种串行/解串器，其特征在于，包括：
时钟恢复模块，所述时钟恢复模块可经配置以操作在能够在第一锁定时间周期内锁定到输入的嵌入式时钟的第一模式，并可经配置以操作在能够在短于所述第一锁定时间周期的第二锁定时间周期内锁定到输入的嵌入式时钟的第二模式，其中，对所述时钟恢复模块的配置是基于操作模式管理接口处所接收到的数据进行的。
7、根据权利要求6所述的串行/解串器，其特征在于，所述串行/解串器进一步包括用于存储所述第一模式以及第二模式之一中的参数的可配置寄存器。
8、根据权利要求6所述的串行/解串器，其特征在于，所述时钟恢复模块包括锁相环。
9、一种串行/解串方法，其特征在于，包括：
将参数存储到串行/解串器的可配置寄存器中，所述参数是由所述串行/解串器通过操作模式管理接口接收到的；以及
配置所述串行/解串器的时钟恢复模块操作在第一操作模式和第二操作模式中的一种模式下，所述配置是基于存储在所述可配置寄存器中的参数的，其中，所述第一操作模式能够在第一锁定时间周期内锁定到输入的嵌入式时钟，所述第二操作模式能够在第二锁定时间周期内锁定到输入的嵌入式时钟，所述且所述第二时钟周期短于所述第一时钟周期。
10、根据权利要求9所述的方法，其特征在于，所述配置包括配置锁相环。
CN200810178795XA 2007-11-26 2008-11-26 双功能串行/解串器及其方法 Active CN101447833B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/945,065 2007-11-26
US11/945,065 US7532135B1 (en) 2007-11-26 2007-11-26 Dual purpose serializer/de-serializer for point-to-point and point-to-multipoint communication

Publications (2)

Publication Number Publication Date
CN101447833A true CN101447833A (zh) 2009-06-03
CN101447833B CN101447833B (zh) 2012-02-08

Family

ID=40473634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810178795XA Active CN101447833B (zh) 2007-11-26 2008-11-26 双功能串行/解串器及其方法

Country Status (6)

Country Link
US (2) US7532135B1 (zh)
EP (1) EP2063565B1 (zh)
KR (1) KR101004042B1 (zh)
CN (1) CN101447833B (zh)
HK (1) HK1133128A1 (zh)
TW (1) TWI381694B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102340316A (zh) * 2011-09-07 2012-02-01 上海大学 基于fpga的微型空间过采样直流平衡串行解串器
CN105848017A (zh) * 2016-06-03 2016-08-10 深圳市达士科技股份有限公司 一种ont支持gpon/epon/p2p上行模式的自适应方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7738486B2 (en) * 2007-02-28 2010-06-15 Finisar Corporation Multi-mode integrated circuit for use in optoelectronic devices
US7554466B1 (en) 2007-12-05 2009-06-30 Broadcom Corporation Multi-speed burst mode serializer/de-serializer
US7898991B2 (en) * 2008-10-16 2011-03-01 Finisar Corporation Serializer/deserializer test modes
WO2011087905A1 (en) * 2010-01-12 2011-07-21 Quantenna Communications, Inc. Quality of service and rate selection
US8949448B1 (en) 2011-01-27 2015-02-03 Integrated Device Technology, Inc. System and method for improving the timestamp precision in a precision time protocol (PTP) device
US20140281622A1 (en) 2013-03-15 2014-09-18 Mahesh Wagh Method, apparatus, and system for improving resume times for root ports and root port integrated endpoints
US9344195B2 (en) 2013-04-30 2016-05-17 Broadcom Corporation Multiple level signaling for passive optical networks
TWI555404B (zh) * 2014-03-28 2016-10-21 晨星半導體股份有限公司 多通道串列連線信號接收系統
JP6468763B2 (ja) * 2014-09-08 2019-02-13 ラピスセミコンダクタ株式会社 データ処理装置
CN111308952B (zh) * 2020-01-19 2023-04-18 超越科技股份有限公司 一种基于fpga的plc背板总线通信系统及设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150247A (en) 1989-10-30 1992-09-22 Broadband Technologies, Inc. Fiber optic telecommunication system employing continuous downlink, burst uplink transmission format with preset uplink guard band
US6094532A (en) * 1997-03-25 2000-07-25 Sun Microsystems, Inc. Multiprocessor distributed memory system and board and methods therefor
US6154821A (en) * 1998-03-10 2000-11-28 Rambus Inc. Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain
US7272321B1 (en) 1999-05-10 2007-09-18 Alloptic, Inc. Passive optical network
US7227918B2 (en) * 2000-03-14 2007-06-05 Altera Corporation Clock data recovery circuitry associated with programmable logic device circuitry
US6785354B1 (en) * 2000-11-28 2004-08-31 Intel Corporation Lock detection system for use in high speed communication systems
US6741107B2 (en) * 2001-03-08 2004-05-25 Intel Corporation Synchronous clock generator for integrated circuits
US7149270B2 (en) * 2001-05-03 2006-12-12 Coreoptics, Inc. Clock recovery circuit
US6542096B2 (en) * 2001-08-24 2003-04-01 Quicklogic Corporation Serializer/deserializer embedded in a programmable device
GB2385728B (en) * 2002-02-26 2006-07-12 Fujitsu Ltd Clock recovery circuitry
US7093172B2 (en) * 2002-08-07 2006-08-15 Broadcom Corporation System and method for determining on-chip bit error rate (BER) in a communication system
US6834087B2 (en) * 2003-01-31 2004-12-21 Nokia Corporation Delay lock loop circuit, and associated method, for a radio receiver
US7295644B1 (en) 2003-07-14 2007-11-13 Marvell International Ltd. Apparatus for clock data recovery
GB0323936D0 (en) * 2003-10-11 2003-11-12 Zarlink Semiconductor Inc Digital phase locked loop with selectable normal or fast-locking capability
US7143312B1 (en) * 2003-12-17 2006-11-28 Altera Corporation Alignment of recovered clock with data signal
US20060062341A1 (en) * 2004-09-20 2006-03-23 Edmondson John H Fast-lock clock-data recovery system
US7778545B2 (en) 2004-11-02 2010-08-17 Pmc-Sierra Israel Ltd Methods and systems for bandwidths doubling in an ethernet passive optical network
US8189729B2 (en) * 2005-08-03 2012-05-29 Altera Corporation Wide range and dynamically reconfigurable clock data recovery architecture
JP2007184847A (ja) * 2006-01-10 2007-07-19 Nec Electronics Corp クロックアンドデータリカバリ回路及びｓｅｒｄｅｓ回路
US8130777B2 (en) * 2006-05-26 2012-03-06 Agere Systems Inc. Link layer device with clock processing hardware resources shared among multiple ingress and egress links

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102340316A (zh) * 2011-09-07 2012-02-01 上海大学 基于fpga的微型空间过采样直流平衡串行解串器
CN105848017A (zh) * 2016-06-03 2016-08-10 深圳市达士科技股份有限公司 一种ont支持gpon/epon/p2p上行模式的自适应方法

Also Published As

Publication number Publication date
EP2063565A3 (en) 2017-03-29
EP2063565A2 (en) 2009-05-27
HK1133128A1 (en) 2010-03-12
US20090135032A1 (en) 2009-05-28
US20090207057A1 (en) 2009-08-20
US7924186B2 (en) 2011-04-12
KR101004042B1 (ko) 2010-12-31
TW200943883A (en) 2009-10-16
US7532135B1 (en) 2009-05-12
TWI381694B (zh) 2013-01-01
EP2063565B1 (en) 2019-10-02
KR20090054402A (ko) 2009-05-29
CN101447833B (zh) 2012-02-08

Similar Documents

Publication Publication Date Title
CN101447833B (zh) 双功能串行/解串器及其方法
US8085173B2 (en) Multi-speed burst mode serializer/de-serializer
US6496540B1 (en) Transformation of parallel interface into coded format with preservation of baud-rate
US8184651B2 (en) PLD architecture optimized for 10G Ethernet physical layer solution
EP1388975B1 (en) System and method for data transition control in a multirate communication system
US8838822B2 (en) Media converter and a system for mutually converting a packet-based data stream into a serial data stream
US20010053161A1 (en) Multiplexing and transmission apparatus
EP1665809B1 (en) System and method for forming a bidirectional multimedia link
WO2003036341A9 (en) Field reconfigurable line cards for an optical transport system
US9521095B2 (en) Transport system and transport apparatus
US7415089B2 (en) High-speed serial link clock and data recovery
JPH09153889A (ja) 高速デジタル信号用のシリアル化−パラレル化回路
KR102009985B1 (ko) 이더넷 기반의 통신 시스템
CN100440773C (zh) 相位内插收发电路及其收发方法
KR100899815B1 (ko) 멀티 프로토콜 신호를 인터페이스하는 광트랜스폰더 및멀티 프로토콜 신호를 인터페이스하는 방법
CN101159535B (zh) 时钟信号调节装置和方法
CN102111329A (zh) 基于嵌入式高速收发器的校准逻辑系统
US7046869B2 (en) Integrated circuit
Lara Industry’s highest bandwidth FPGA enables world’s first single-FPGA solution for 400G communications line cards
JP2003060628A (ja) 光リンク用スキュー補正装置
CN117130973A (zh) 一种基于FPGA Serdes接口的高速数据传输架构
CN117667817A (zh) 一种Serdes接口的高速工业总线
CN104618821A (zh) 一种基于fpga的空间卫星通信复接方法
TWI290423B (en) Transceiver with phase interpolation struction and transceiver method thereof
CN102411481A (zh) 一种基于并口打印数据的透明传输方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1133128

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1133128

Country of ref document: HK

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180514

Address after: Singapore Singapore

Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: Alton Park Road, Irvine, California, 16215, 92618-7013

Patentee before: Zyray Wireless Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190830

Address after: Singapore Singapore

Patentee after: Annwa high tech Limited by Share Ltd

Address before: Singapore Singapore

Patentee before: Avago Technologies Fiber IP Singapore Pte. Ltd.