CN101454883A - 形成具有栅极保护的晶体管的方法和根据所述方法形成的晶体管 - Google Patents
形成具有栅极保护的晶体管的方法和根据所述方法形成的晶体管 Download PDFInfo
- Publication number
- CN101454883A CN101454883A CNA2007800195169A CN200780019516A CN101454883A CN 101454883 A CN101454883 A CN 101454883A CN A2007800195169 A CNA2007800195169 A CN A2007800195169A CN 200780019516 A CN200780019516 A CN 200780019516A CN 101454883 A CN101454883 A CN 101454883A
- Authority
- CN
- China
- Prior art keywords
- adjacent
- spacer
- grid
- protective cap
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 125000006850 spacer group Chemical group 0.000 claims abstract description 85
- 230000001681 protective effect Effects 0.000 claims abstract description 79
- 238000009792 diffusion process Methods 0.000 claims abstract description 40
- 238000004377 microelectronic Methods 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims description 71
- 239000002184 metal Substances 0.000 claims description 71
- 239000000463 material Substances 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 29
- 230000008021 deposition Effects 0.000 claims description 26
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 17
- 239000002041 carbon nanotube Substances 0.000 claims description 17
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 3
- 238000007772 electroless plating Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 15
- 230000007704 transition Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000011469 building brick Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种微电子器件及其形成方法。所述方法包括：晶体管栅极；分别与所述栅极的第一侧和第二侧相邻的第一隔离物和第二隔离物；与所述栅极下方相邻的扩散层；与所述扩散层上方相邻并且与所述第一隔离物和第二隔离物相邻的接触区；与所述栅极上方相邻并且位于所述接触区之间的保护帽，所述保护帽适于对所述器件进行保护，避免在所述栅极和所述接触区之间发生短路。
Description
技术领域
本发明的实施例总体上涉及微电子布局和制造。具体而言，所述实施例涉及晶体管的栅极保护以及实现这种栅极保护的方法。
背景技术
随着晶体管尺寸的缩小，针对晶体管不断进行的按比例缩小带来了日益增多的有待解决的新问题。其中的一个问题涉及对晶体管栅极进行保护，避免其相对于晶体管接触短路。
根据现有技术，可以利用栅极凹陷并随后进行氮化硅填充和平坦化来实现栅极保护。例如，参考图1a和1b，现有技术中考虑到栅极保护的晶体管制造通常涉及使晶体管栅极形成凹陷，之后进行氮化硅填充。由此，从图1a中可以看出，过渡晶体管结构100设有凹陷栅极102，其包括限定在隔离物105之间的凹陷104。就本说明书而言，“过渡栅极结构”是指晶体管器件的制造尚未完成时包括晶体管栅极的晶体管结构。在图1a和1b所示结构的情况下，例如，尚未提供接触区。所述结构100还包括本领域技术人员可以很容易识别出来的掩埋氧化层106和位于掩埋氧化层上的ILD氧化层108。扩散层110支撑其上的晶体管栅极和隔离物。扩散层110、栅极102和隔离物105形成了晶体管结构112。可以通过选择性蚀刻完成栅极凹陷蚀刻。例如，可以在不侵蚀ILD氧化层108的二氧化硅的情况下，采用氯干法蚀刻对铝栅极进行蚀刻。如果栅极金属不同，那么可以采用不同的干法蚀刻或者可以采用干法和湿法蚀刻的结合，尤其要完全去除凹陷区104中的金属。接下来参考图1b，在凹陷区104中沉积氮化硅(SiN)可以在栅极102上形成帽114。在沉积SiN之后，可以以公知的方式进行自对准接触蚀刻，随后进行接触金属沉积和平坦化，以形成自对准接触区。此后，可以接触金属层沉积到自对准接触区上，并通过抛光或蚀刻使其平坦化，以形成接触区。此外，现有技术还公开了在不采用自对准接触区的情况下直接将第一金属层设置到扩散层上。
不利的是，随着栅极长度按比例减小，通过提供盖帽的栅极凹陷区来实现栅极的保护有时会带来挑战，至少在于难以控制栅极的垂直尺寸。在现有技术当中，使栅极形成凹陷以及对SiN帽进行平坦化降低了栅极高度，这尤其导致加工裕量的减小。
附图说明
图1a和1b是根据现有技术的包括栅极保护的过渡晶体管结构的截面示意图；
图2是根据第一实施例形成的微电子器件的截面图；
图3是根据第二实施例形成的微电子器件的截面图；
图4-7是处于形成为根据一个实施例的微电子器件的不同阶段内的过渡晶体管结构的截面图；
图8是图7所示的过渡晶体管结构处于形成为图2所示的微电子器件的一个阶段内的截面图；
图9是图7所示的过渡晶体管结构处于形成为图3所示的微电子器件的一个阶段内的截面图；
图10a和10b是根据两个不同实施例的两个相应的过渡晶体管结构的截面图；
图11-13是处于形成为根据可选实施例的微电子器件的各个阶段内的过渡晶体管结构的截面图；以及
图14是结合了根据实施例形成的微电子器件的系统实施例的示意图。
为了图示的简单和清晰起见，附图中的元件未必是按比例绘制的。例如，为了清晰起见，可以相对于其他元件放大某些元件的尺寸。在适当的情况下，在附图中采用重复的附图标记表示对应的和类似的元件。
具体实施方式
在以下详细说明中，公开了微电子器件、所述器件的形成方法和结合了所述器件的系统的实施例。参考附图，其中通过举例说明的方式示出了可以实施本发明的具体实施例。应当理解，可能存在其他实施例，而且在不背离本发明的范围和精神的情况下，可以做出其他的结构变化。
本文中采用的术语“在……上”，“上方”，“下方”是指一个元件相对于其他元件的位置。因而，设置在第二元件上、上方或下方的第一元件可以与第二元件直接接触，或者其可以包括一个或多个插入元件。然而，如在本文中使用的那样，如第一元件设置成与第二元件相邻，包括与第二元件上方相邻(相邻且位于上方)或下方相邻(相邻且位于下方)，那么第一元件与第一元件接触。此外，在本说明书中，将第一元件A和第二元件B之间的择一指定表示为“A/B”。因而，例如，将参考图2或图3表示为图2/图3。
首先参考图2和图3，针对绝缘体上硅(SOI)衬底，以截面图的方式示出了根据本发明的包括晶体管的微电子器件的两个实施例，尽管实施例在其范围内可以包括位于体衬底上的晶体管。此外，尽管图2和图3示出了包括一对栅极的晶体管结构，但实施例并不限于此，在其范围内包括具有一个或多个栅极的晶体管结构。图2示出了包括与第一金属部分下方相邻的自对准接触区的微电子器件，图3示出了不包括自对准接触区、而是包括向下延伸到所述器件的扩散层的第一金属部分的微电子器件。
现在，参考图2，微电子器件200包括具有栅极、隔离物和扩散层的晶体管结构212，在下文中将对此进行进一步的说明。由此，晶体管结构212可以包括一对彼此相邻设置的栅极202a和202b。晶体管结构212还包括分别与栅极202a的第一侧和第二侧相邻的第一隔离物205′a和第二隔离物205＂a。此外，晶体管结构212还包括分别与栅极202b的第一侧和第二侧相邻的第一隔离物205′b和第二隔离物205＂b。晶体管结构212可以额外包括与该对栅极下方相邻的扩散层210。扩散层210可以包括位于两个栅极之间的源极区、以及位于所述栅极的相对侧上的漏极区(在图中未指出)。微电子器件200还可以包括与扩散层210上方相邻的接触区216。扩散层210又被称为扩散体或鳍，其可以包括如上所述的源极区和漏极区(在图中未指出)。如图所示，可以将接触区216设置成与每一栅极的第一隔离物和所述第二隔离物相邻。还可以将所述接触区设置成与保护帽218a和218b相邻，将所述帽设置成分别与栅极202a和202b上方相邻。保护帽218a和218b适于对器件进行保护，避免在栅极和接触区之间形成短路。因此，保护帽可以包括适于保护栅极不受接触部影响的材料，还可以包括对氧化物蚀刻具有选择性的抵抗性的材料，从而避免ILD层被一直蚀刻到扩散层。因此，保护帽例如可以包括氮化硅。根据一个实施例，所述帽超出栅极的横向延伸可以由在实现保护而不受栅极和接触区之间的相互作用时作为目标厚度的隔离物厚度来决定。可以考虑ILD层250和帽材料的相对蚀刻速率，此外还可以考虑蚀刻停止层240的厚度，以此选择帽本身的厚度。由此，可以对帽的厚度进行选择，从而在蚀刻接触区的过程中不会将所述帽蚀穿。在一个实施例中，保护帽可以具有在大约30nm和大约40nm之间的厚度。选择保护帽的厚度的另一准则是避免在栅极的顶部上产生寄生电容，所述寄生电容将降低晶体管性能。如图2所示，可以将帽218a和218b基本设置在每一相应的栅极202a和202b的第一和第二隔离物的横向外侧边界SB内。在具体示出的实施例中，帽218a和218b基本延伸到横向外侧边界SB，并且与每一相应的栅极202a或202b的第一和第二隔离物上方相邻。
图3所示的器件300具有在很多方面与图2所示的器件200的部件类似的部件。因而，与图2类似，微电子器件300包括具有栅极、隔离物和扩散层的晶体管结构312。由此，晶体管结构312可以包括一对彼此相邻设置的栅极302a和302b。晶体管结构312还包括分别与栅极302a的第一侧和第二侧相邻的第一隔离物305′a和第二隔离物305＂a。此外，晶体管结构312还包括分别与栅极302b的第一侧和第二侧相邻的第一隔离物305′b和第二隔离物305＂b。此外，晶体管结构312还可以包括与该对栅极下方相邻的扩散层310，所述扩散层310可以包括位于两个栅极之间的源极区、以及位于所述栅极的相对侧上的漏极区(未示出)。微电子器件300还可以包括与扩散层310上方相邻的接触区316。如图所示，可以将接触区316设置成与每一栅极的第一隔离物和所述第二隔离物相邻。还可以将所述接触区设置成与保护帽318a和318b相邻，将所述帽设置成分别与栅极302a和302b上方相邻。所述保护帽适于对所述器件进行保护，避免在栅极和接触区之间形成短路。因此，与帽218a和218b类似，所述保护帽例如可以包括氮化硅。如图3所示，与图2所示的器件200类似，可以将帽318a和318b基本设置在每一相应的栅极302a和302b的第一和第二隔离物的横向外侧边界SB内。在具体示出的实施例中，帽318a和318b基本延伸到横向外侧边界SB，并且与每一相应的栅极302a或302b的第一和第二隔离物上方相邻。
尽管图2和图3的实施例示出了基本延伸到相应隔离物的横向外侧边界SB的保护帽，但是应当理解，实施例不限于此，其可以在其范围内提供基本不延伸到相应栅极的隔离物的横向外侧边界SB之外的保护帽，在下文中将通过举例的方式相对于图10a-13对此作进一步说明。
在所示的实施例中，将接触区设置成使得对于每一栅极而言，第一接触区域与位于所述栅极的一侧上的第一隔离物相邻，而第二接触区域与位于所述栅极的另一侧上的第二隔离物相邻，此外还使得每一栅极上的保护帽被设置成与位于所述栅极的一侧上的第一接触区、以及位于所述栅极的相对侧上的第二接触区相邻。由此，参考图2，可以将接触区216设置成使得对于栅极202a而言，第一接触区216′a与第一隔离物205′a相邻，并且与保护帽218a的一侧相邻，而第二接触区216＂a与第二隔离物205＂a相邻，并且与保护帽218a的相对侧相邻。仍然参考图2，可以将接触区设置成使得对于栅极202b而言，第一接触区216′b与第一隔离物205′b相邻，并且与保护帽218b的一侧相邻，而第二接触区216＂b与第二隔离物205＂b相邻，并且与保护帽218b的相对侧相邻。由此，栅极202a的第二接触区216＂a在物理上对应于栅极202b的第一接触区216′b。类似地，在图3中，可以将接触区316设置成使得对于栅极302a而言，第一接触区316′a与第一隔离物305′a相邻，并且与保护帽318a的一侧相邻，而第二接触区316＂a与第二隔离物305＂a相邻，并且与保护帽318a的相对侧相邻。仍然参考图3，可以将接触区域设置成使得对于栅极302b而言，第一接触区316′b与第一隔离物305′b相邻，并且与保护帽318b的一侧相邻，而第二接触区316＂b与第二隔离物305＂b相邻，并且与保护帽318b的相对侧相邻。由此，栅极302a的第二接触区316＂a在物理上对应于栅极302b的第一接触区316′b。
如本领域技术人员所公认的那样，可以采用金属栅极工艺形成晶体管结构212/312，尽管实施例不限于具有通过任何具体方式形成的金属栅极的晶体管。例如如图2/图3所示的微电子器件的一个实施例，其中将扩散层210/310形成为SOI结构，还包括位于掩埋氧化物层230/330上方的第一ILD氧化物层220/320，所述掩埋氧化物层230/330又设置在硅衬底(未示出)的上方。将蚀刻停止层240/340设置在ILD氧化物层220/320和掩埋氧化物层230/330之间。例如，蚀刻停止层240/340可以由氮化物材料构成，并且适于在对接触区进行构图期间用作蚀刻停止器，在下文中将相对于图8和图9对此作进一步说明。将第二ILD层250/350设置在第一ILD层220/320的上方。
现在参考图2，可以将第三ILD层260设置在第二ILD层250的上方。接触区216包括自对准接触(SAC)部分280以及与相应的SAC部分280上方相邻的第一金属部分290。每一SAC部分280的延伸高度基本上等于每一相应的栅极的高度加上保护帽的高度。由此，如图所示，接触区216′a的SAC部分280′a的高度基本上等于相应的栅极202a的高度加上保护帽218a的高度。此外，接触区域216＂a的SAC部分280＂a的高度基本上等于相应的栅极202a的高度加上保护帽218a的高度。接触区216′b的SAC部分280′b的高度基本上等于相应的栅极202b的高度加上保护帽218b的高度。接触区216＂a和216′b在物理上相互对应。此外，接触区216＂b的SAC部分280＂b的高度基本上等于相应的栅极202b的高度加上保护帽218b的高度。SAC部分可以包括任何适当的接触金属，如本领域技术人员所公认的那样。如上所述，每一接触区216还包括与相应的SAC部分280上方相邻的第一金属部分290。可以通过金属镶嵌工艺形成如图2所示的第一金属部分290，在下文中将对此进行说明。现在参考图3，可以将第三ILD层360设置在第二ILD层350的上方。接触区316包括从第三ILD层250的顶部向下延伸到扩散层310的第一金属部分390。如图所示，接触区316包括位于栅极202a的相应侧上的接触区316′a和316＂a、以及位于栅极202b的相应侧上的接触区316′b和316＂b。现在，参考图2和图3，尽管图2包括与第一金属部分不同的SAC部分，所述SAC部分和第一金属部分限定了其间的分界线L，但是图3包括从扩散层310一直到第三ILD层250的顶部的连续第一金属部分390。此外，由于在不同的时间对相应部分进行构图，因此图2所示的器件可能在第一金属部分和SAC部分之间表现出未对准或偏移。在图3所示的器件当中将不会看到上述未对准。
图4-7示出了处于其形成为诸如图2/图3所示的微电子器件的微电子器件的不同阶段内的过渡晶体管结构的一个实施例。图8和图9分别示出了处于从图7所示的过渡晶体管结构开始分别形成为图2和图3所示的微电子器件的特定阶段内的过渡晶体管结构的两个不同的实施例。
尽管在图4-7中采用与图2中的部件相对应的附图标记表示与图2中的类似部件相对应的部件，但是应当理解，同样也可以采用与图3中的部件相对应的附图标记表示图4-7中的相同部件。由此，例如，在图4-7中涉及掩埋氧化物层230的情况下，同样可以采用附图标记330来表示掩埋氧化物层。根据图7之后所选处理的类型，对图7所示的过渡晶体管结构的进一步处理将导致图2所示的实施例或图3所示的实施例，在下文中将分别相对于图8和图9对此作进一步说明。
首先参考图4，其示出了包括掩埋氧化物层230、第一ILD层220、扩散层210和晶体管结构212的过渡晶体管结构205，所述晶体管结构212包括栅极202a和202b，以及一方面包括隔离物205′a和205＂a，而另一方面又包括隔离物205′b和205＂b，并且包括扩散层210。在所示的过渡晶体管结构205中，将第一ILD层220示为包围或覆盖晶体管结构212。在图4中，蚀刻停止层240也部分覆盖晶体管结构212。根据一个实施例，栅极202a和202b是金属栅极。对于替代金属栅极工艺而言，可以在对第一ILD层220进行平坦化之后形成金属栅极202a和202b。对于减成(subtractive)金属栅极工艺而言，在形成栅极202a和202b之后执行对ILD层220的平坦化。隔离物202′a、202＂a、202′b和202＂b可以由氮化硅构成。
图4的结构205还示出了设置到栅极上的牺牲帽207a和207b。根据实施例，可以通过无电镀将牺牲帽选择性地沉积到栅极上，并且牺牲帽可以由例如Ni或Co中的一种构成。可以将所列举的上述材料以无电镀的方式沉积到诸如Cu、Fe或Mo的金属材料上。已经发现，在替代金属栅极形成工艺过程中对栅极202a和202b的顶部进行的抛光通常与通过无电镀沉积进行的牺牲材料的沉积的均匀性有关。就无电镀沉积通常为各向同性这一点而言，如图所示，所得到的用于每一栅极的牺牲帽将基本上沿纵向和横向等同生长。由此，在通过无电镀沉积提供牺牲帽时，要注意牺牲帽的横向范围基本上不延伸到隔离物的横向边界之外。上述注意事项的一个原因在于，由延伸到所述横向边界之外的牺牲帽所得到的保护帽由于危及接触区可用空间，因此可能格外损害微电子器件的性能。
现在参考图5，例如，方法实施例包括提供与诸如ILD层220的第一ILD层上方相邻的诸如第二ILD层250的第二ILD层，所述第二ILD层包围诸如牺牲帽207a和207b的牺牲帽。根据一个实施例，提供第二ILD层250可以包括通过化学汽相沉积进行的ILD沉积，然后对所沉积的ILD进行抛光，以暴露牺牲帽207a和207b的顶部。提供第二ILD层250将导致如图5所示的过渡晶体管结构207的形成。
现在参考图6，例如，方法实施例包括通过从诸如ILD层250的第二ILD层中去除诸如牺牲帽207a和207b的牺牲帽，从而限定诸如凹陷209a和209b的保护帽凹陷。根据一个实施例，可以采用选择性蚀刻将帽209a和209b的牺牲材料蚀刻掉，而不会侵蚀第二ILD层、栅极材料或者每一栅极周围的隔离物。例如，在牺牲材料包括Co的情况下，利用湿法蚀刻的选择性蚀刻可以用于去除牺牲帽。在第二ILD层250中提供凹陷209a和209b将导致如图6所示的过渡晶体管结构209的形成。
现在参考图7，例如，方法实施例包括通过在诸如凹陷209a和209b的保护帽凹陷中提供保护材料，从而形成诸如保护帽体211a和211b的保护帽体。可以按照如下方式形成帽体211a和211b。可以将诸如SiN层(未示出)的保护材料层提供到图6所示的过渡晶体管结构209的凹陷的第二ILD层250上，然后通过对其顶部进行抛光或者可替换地通过在其顶表面上使用干法蚀刻来对其进行平坦化。可以一直抛光到凹陷209a和209b的顶部，从而形成保护帽体211a和211b。提供帽体211a和211b导致如图7所示的过渡晶体管结构211的形成。
如上所述，图8和图9分别示出了处于从图7所示的过渡晶体管结构开始分别形成为图2和图3所示的微电子器件的阶段内的过渡晶体管结构的两个不同的实施例。在下文中将依次对图8和图9进行说明。
图8示出了可以用来最终得到图2所示的微电子器件200的过渡晶体管结构213的实施例。具体而言，图8示出了在执行自对准接触(SAC)蚀刻并将接触金属提供到由所述SAC蚀刻所产生的开口区域中以形成与扩散层210上方相邻的诸如SAC部分280′a、280＂a/280′b和280＂b的SAC部分之后的过渡结构的横截面。可以从图7所示的过渡结构211的顶部完成对SAC开口区域的提供。可以将光刻胶层(未示出)施加到图7所示的过渡结构211的顶部，并对其进行构图，以形成对应于图2中的SAC区域280的开放SAC区域。蚀刻停止层240通过公知的方式避免对每一栅极周围的隔离物的蚀刻。在蚀刻之后，可以去除光刻胶层，并且可以将接触金属沉积到开放SAC区域中，并对进行平坦化，以形成又如图2所示的SAC部分280′a、280＂a/280′b和280＂b。提供如图8所示的SAC区域导致过渡晶体管结构215的形成。
现在再次参考图2，例如，方法实施例包括将诸如第一金属部分290的第一金属部分提供到相应的SAC区域上。可以采用镶嵌工艺提供第一金属部分290。由此，可以将第三ILD层260沉积到图8所示的结构210中。然后，可以将光刻胶层(未示出)构图到第三ILD层260上，并基于光刻胶图案将第三ILD层一直蚀刻到SAC区域280，以在相应的SAC区域280上方限定第一金属凹陷。然后，去除光刻胶层。此后，可以在第一金属凹陷内沉积第一金属的接触金属(metal one contact metal)，并对其进行平坦化，从而得到第一金属部分290。可以通过抛光或通过蚀刻实现对所沉积的第一金属的接触金属的平坦化。
图9示出了可以用来最终得到图3所示的微电子器件300的过渡晶体管结构313的实施例。具体而言，图9示出了在进行第一金属蚀刻以形成第一金属开放区而以便得到直接设置成与扩散层310上方相邻的第一金属部分390之后的过渡结构的横截面。可以从图7所示的过渡结构211的顶部执行对第一金属开放区的提供。由此，根据一个实施例，可以将第三ILD层360沉积到第二ILD层350上。此后，可以将光刻胶层395施加到第三ILD层360的顶部，并对其进行构图，从而形成对应于图3所示的第一金属部分390的开放的第一金属区。蚀刻停止层340停止对每一栅极周围的隔离物的蚀刻。提供如图9所示的第一金属开放区导致过渡晶体管结构313的形成。
现在再次参考图3，例如，方法实施例包括将诸如第一金属部分390的第一金属部分直接提供到扩散层310上。在蚀刻之后，可以去除光刻胶层，并且可以将接触金属沉积到开放的第一金属区中并直接沉积到扩散层310上，并且对其进行平坦化，以形成又如图3所示的第一金属部分390。可以通过抛光或通过蚀刻实现对所沉积的第一金属的接触金属的平坦化。
尽管图4-9示出了采用牺牲帽的无电镀沉积将保护帽提供到栅极上，但是根据实施例可以通过任何方式将保护帽提供到诸如结构205的过渡晶体管结构上。例如，如图10a-13示例性所示，例如利用与栅极上方相邻的牺牲帽的碳纳米管(CNT)沉积，可以提供保护帽。任选地，如相对于图10b所述，可以采用CNT沉积来提供牺牲中心体，然后可以使所述牺牲中心体在其侧面设有牺牲隔离物，以形成牺牲帽。
现在参考图10a，其在大多数方面与图4类似，只是其牺牲帽的形状不同，该图示出了包括掩埋氧化物层530、第一ILD层520、扩散层210以及晶体管结构512的过渡晶体管结构505a，所述晶体管结构512包括栅极502a和502b，以及一方面包括隔离物505′a和505＂a，而另一方面又包括隔离物505′b和505＂b。在所示的过渡晶体管结构505a中，第一ILD层520包围或覆盖晶体管结构512。在图10a中，蚀刻停止层540也部分覆盖晶体管结构512。根据一个实施例，栅极502a和502b是金属栅极。
图10a的结构505a还示出了设置到栅极上的牺牲帽507a和507b。根据实施例，可以通过CNT或者凭借CVD的选择性等离子体沉积将牺牲帽选择性地沉积到栅极上，如图10a所示。与上文相对于图4-9概述的无电镀沉积不同，CNT和选择性等离子体淀积因并非各向同性而实现了有特点的柱状结构。上文相对于图4-9所述的无电镀沉积、CNT和选择性等离子体沉积(下文称为“SPD”)之间的选择可能取决于很多因素。例如，在由于无电镀沉积的材料的各向同性生长而使设计规则允许对晶体管部件的尺寸进行较低程度的控制(由此设计规则较不严格)的应用中，无电镀沉积可能是适用的。在希望进行低温处理的应用中，无电镀沉积也具有吸引力。另一方面，在设计更为严格的应用中，CNT和SPD将更加合适，其中与SPD相比，CNT允许对保护帽尺寸进行更加严格的控制。然而，尽管CNT因需要相对较高的处理温度而带来了热预算问题，但是SPD在相对较低的温度下是可实现的。
可以在作为栅极材料的诸如Cu、Fe、Mo或Al的金属材料上实现CNT沉积。在图10a中可以看出，CNT和SPD沉积二者均导致仅与栅极502a和502b上方相邻的牺牲材料的局部沉积，由此是纵向向上生长，而没有横向生长。任选地，可以在CNT沉积之前，将Co或Ni籽晶层以无电镀的方式沉积到栅极502a和502b的顶部。例如，可以在栅极上采用提供牺牲帽的CNT法，其中所述栅极具有低于100nm的栅极长度，例如，栅极长度为20nm大约到大约60nm。就SPD而言，可以在栅极和周围的氧化物上实施毯式沉积(blanket deposition)，其中与周围氧化物上的沉积速率相比金属上的沉积速率较高。上述毯式沉积连同同时进行的对氧化物上的沉积物的蚀刻去除实现了仅在栅极上提供所沉积的材料。
现在参考图10b，例如，方法实施例包括形成诸如图10b所示的帽体517a和517b的牺牲帽体，并在每一牺牲帽体的每一侧上提供诸如隔离物519的牺牲隔离物，以形成牺牲帽507a和507b。可以根据实施例以相对于图10a所述的方式实施牺牲体517a和517b的提供，其中可以通过CNT或选择性等离子体沉积提供体517a和517b。可以提供牺牲隔离物519以便赋予通过其所得到的牺牲帽一定的横向范围，并由此赋予通过提供牺牲帽而得到的保护帽一定的横向范围，以改善栅极保护。例如，可以通过如下方式提供隔离物519：首先沉积牺牲材料层(未示出)以包围牺牲中心体517a和517b，之后对所述牺牲材料层进行各向异性蚀刻以获得隔离物519。
现在，将在下文中相对于对图10a所示的过渡晶体管结构505a的进一步处理说明图11-13。然而，应当理解，根据实施例，同样可以将相对于图11-13所述的处理应用于图10b所示的过渡晶体管结构505b。
现在参考图11，例如，方法实施例包括提供与诸如ILD层520的第一ILD层上方相邻的诸如第二ILD层550的第二ILD层，所述第二ILD层包围诸如牺牲帽507a和507b的牺牲帽。根据一个实施例，提供第二ILD层550可以包括凭借CVD的ILD沉积，然后对所沉积的ILD进行抛光，以暴露牺牲帽507a和507b的顶部。提供第二ILD层550将导致如图11所示的过渡晶体管结构507的形成。
现在参考图12，例如，方法实施例包括通过从诸如ILD层550的第二ILD层中去除诸如牺牲帽507a和507b的牺牲帽，从而限定诸如凹陷509a和509b的保护帽凹陷。根据一个实施例，可以采用选择性蚀刻将帽509a和509b的牺牲材料蚀刻掉，而不会侵蚀第二ILD层、栅极材料或者每一栅极周围的隔离物。例如，氧等离子体蚀刻可以选择性地对牺牲CNT材料进行蚀刻而基本上不侵蚀ILD层。在第二ILD层550中提供凹陷509a和509b将导致如图12所示的过渡晶体管结构509的形成。任选地，可以通过进一步蚀刻第二ILD层550而扩展凹陷509a和509b的范围，这主要是为了赋予通过其所得到的牺牲帽一定的横向范围，并由此赋予通过提供牺牲帽而得到的保护帽一定的横向范围，以便改善栅极保护。然而，这样做可能降低牺牲帽凹陷的厚度，并由此降低所得到的保护帽的厚度，应当在考虑了上述问题的情况下对是否应当执行对这些凹陷的扩展进行选择。
现在参考图13，例如，方法实施例包括通过在诸如凹陷509a和509b的保护帽凹陷中提供保护材料，从而形成诸如保护帽体511a和511b的保护帽体。可以按照如下方式形成帽体511a和511b。可以将诸如SiN层(未示出)的保护材料层提供到图12所示的过渡晶体管结构509的凹陷的第二ILD层550上，然后通过对其顶部进行抛光或者可替换地通过在其顶表面上使用干法蚀刻来对其进行平坦化。可以一直抛光到凹陷509a和509b的顶部，从而形成保护帽体511a和511b。提供帽体511a和511b导致如图13所示的过渡晶体管结构511的形成。
然后，可以通过与图8或图9所示的处理类似的方式对图13所示的结构511进行处理，以便得到图2所示的具有SAC区域的微电子器件，或者得到图3所示的具有直接延伸到扩散层的第一金属部分的微电子器件，其差别在于至少部分采用CNT沉积对牺牲帽进行了沉积。
有利地，由于根据实施例的金属栅极由在栅极和相关隔离物上方延伸的相应保护帽来保护，因此没有必要采用任何额外的接触层，例如，设置在位于SAC区域和第一金属部分之间的额外ILD层中的额外接触层。而且，有利地，提供根据实施例的保护帽使得可以直接在扩散层上方形成第一金属部分，而没有必要首先提供SAC区域，并为此付出成本。此外，由于根据实施例保护栅极处于栅极的上方，因此在实现栅极保护的同时避免了与控制栅极高度相关的现有技术问题。
参考图14，其示出了可以采用本发明的实施例的很多可能的系统900中的一个。在一个实施例中，电子组件1000可以包括诸如图2或图3分别所示的器件200或器件300的微电子器件。组件1000还可以包括微处理器。在可选实施例中，电子组件1000可以包括专用IC(ASIC)。还可以根据本发明的实施例封装能够在芯片组(例如，图形、声音和控制芯片组)中找到的集成电路。
对于图14所示的实施例而言，系统900还可以包括通过总线1010相互耦合的主存储器1002、图形处理器1004、大容量存储装置1006和/或输入/输出模块1008，如图所示。存储器1002的例子包括但不限于静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。大容量存储装置1006的例子包括但不限于硬盘驱动器、光盘驱动器(CD)、数字通用光盘驱动器(DVD)等。输入/输出模块1008的例子包括但不限于键盘、光标控制装置、显示器、网络接口等。总线1010的例子包括但不限于外围控制接口(PCI)总线和工业标准体系结构(ISA)总线等。在各种实施例中，系统90可以是无线移动电话、个人数字助理、袖珍PC、平板PC、笔记本PC、台式计算机、机顶盒、媒体中心PC、DVD播放器和服务器。
上述各个实施例是以举例的方式而非限制性的方式给出的。因此，例如，尽管文中公开的实施例教导了采用牺牲帽形成保护帽，但是其他提供保护帽的方法也处于实施例的范围内。
已经如此对本发明的实施例进行了详细的说明，应当理解的是，由权利要求限定的本发明不受上述说明中阐述的具体细节的限制，因为在不背离本发明的精神和范围的情况下本发明可能有很多明显的变化。
Claims (30)
1、一种微电子器件，包括：
晶体管栅极；
分别与所述栅极的第一侧和第二侧相邻的第一隔离物和第二隔离物；
与所述栅极下方相邻的扩散层；
与所述扩散层上方相邻并且与所述第一隔离物和第二隔离物相邻的接触区；
与所述栅极上方相邻并且位于所述接触区之间的保护帽，所述保护帽适于对所述器件进行保护，避免在所述栅极和所述接触区之间发生短路。
2、根据权利要求1所述的器件，其中所述保护帽包括氮化硅。
3、根据权利要求1所述的器件，其中所述保护帽基本设置在所述第一和第二隔离物的横向外侧边界内。
4、根据权利要求3所述的器件，其中所述保护帽基本延伸到所述第一和第二隔离物的所述横向外侧边界，并且与所述第一和第二隔离物上方相邻。
5、根据权利要求3所述的器件，其中所述保护帽基本设置在所述栅极的横向外侧边界内。
6、根据权利要求1所述的器件，其中所述接触区中的每一个包括与所述扩散层上方相邻的自对准接触区、以及与所述自对准接触区上方相邻的第一金属区，所述自对准接触区和所述第一金属区在其间限定了分界线。
7、根据权利要求1所述的器件，其中所述接触区中的每一个包括与所述扩散层上方相邻的连续第一金属层。
8、一种微电子器件的制造方法，包括：
提供晶体管结构，所述晶体管结构包括晶体管栅极、与所述栅极下方相邻的扩散层、与所述栅极的一侧相邻的第一隔离物以及与所述栅极的另一侧相邻的第二隔离物；
提供与所述栅极上方相邻的保护帽；
提供与所述扩散层上方相邻的接触区，所述接触区包括与所述第一隔离物和所述保护帽的一侧相邻的第一接触区、以及与所述第二隔离物和所述保护帽的相对侧相邻的第二接触区。
9、根据权利要求8所述的方法，其中所述保护帽包括氮化硅。
10、根据权利要求8所述的方法，其中所述晶体管结构还包括包围所述栅极、所述第一隔离物和所述第二隔离物的第一ILD层，并且其中提供保护帽包括：
将牺牲帽提供到所述栅极上；
提供与所述第一ILD层上方相邻的包围所述牺牲帽的第二ILD层；
通过从所述第二ILD层去除所述牺牲帽而限定保护帽凹陷；
通过在所述保护帽凹陷中提供保护材料来形成保护帽体；
去除部分所述第二ILD层，以提供所述保护帽。
11、根据权利要求10所述的方法，其中所述牺牲帽包括金属材料，并且其中提供所述牺牲帽包括通过将牺牲帽材料无电镀到所述栅极上而选择性地沉积所述牺牲帽材料。
12、根据权利要求10所述的方法，其中提供所述牺牲帽包括通过将牺牲帽材料碳纳米管沉积到所述栅极上而选择性地沉积所述牺牲帽材料。
13、根据权利要求8所述的方法，其中所述保护帽基本设置在所述第一和第二隔离物的横向外侧边界内。
14、根据权利要求13所述的方法，其中所述保护帽基本延伸到所述第一和第二隔离物的所述横向外侧边界，并且与所述第一和第二隔离物上方相邻。
15、根据权利要求13所述的方法，其中所述保护帽基本设置在所述栅极的横向外侧边界内。
16、根据权利要求10所述的方法，其中去除包括去除所述牺牲帽以限定中间凹陷，限定所述保护帽凹陷还包括去除所述中间凹陷的壁的一部分。
17、根据权利要求10所述的方法，其中提供牺牲帽包括将牺牲帽材料选择性地沉积到所述栅极上以形成牺牲中心体，并且在所述牺牲中心体的每一侧上提供牺牲隔离物以形成所述牺牲帽。
18、根据权利要求17所述的方法，其中提供牺牲隔离物包括：
提供牺牲材料层以包围所述牺牲中心体，并且对所述牺牲材料层进行各向异性蚀刻以获得所述牺牲隔离物。
19、根据权利要求10所述的方法，其中所述牺牲帽包括金属。
20、根据权利要求8所述的方法，其中所述保护帽包括氮化硅。
21、根据权利要求10所述的方法，其中去除所述牺牲帽包括蚀刻。
22、根据权利要求10所述的方法，其中，其中去除所述第二ILD层的一部分包括蚀刻。
23、根据权利要求8所述的方法，其中提供接触区包括：
提供自对准接触区，其与所述扩散层上方相邻，并且包括与所述第一隔离物相邻的第一自对准接触区和与所述第二隔离物相邻的第二自对准接触区；以及
提供与相应的所述自对准接触区上方相邻的第一金属部分。
24、根据权利要求23所述的方法，其中提供自对准接触区包括：
将光刻胶构图到所述第二ILD层上；
将所述第一ILD层和所述第二ILD层蚀刻到所述扩散层，以限定包围所述栅极、所述第一隔离物和所述第二隔离物的自对准接触凹陷；
在所述自对准接触凹陷内沉积接触金属，以限定所述自对准接触区。
25、根据权利要求23所述的方法，其中提供第一金属部分包括：
将第三ILD层沉积到所述自对准接触区上；
将光刻胶构图到所述第三ILD层上；
将所述第三ILD层蚀刻到所述自对准接触区，以在所述自对准接触区上方限定金属线凹陷；
在相应的第一金属部分凹陷内提供第一金属部分，以限定所述第一金属部分。
26、根据权利要求8所述的方法，其中提供接触区包括直接对与所述扩散层上方相邻的第一金属部分进行构图。
27、根据权利要求26所述的方法，其中直接构图包括：
将第三ILD层沉积到所述第二ILD层上；
将光刻胶构图到所述第三ILD层上；
将所述第一ILD层、所述第二ILD层和所述第三ILD层蚀刻到所述扩散层，以限定包围所述栅极、所述第一隔离物、所述第二隔离物和所述保护帽的金属线凹陷；
在所述金属线凹陷内沉积接触金属，以限定所述接触区。
28、一种系统，包括：
微电子器件，其包括：
晶体管栅极；
分别与所述栅极的第一侧和第二侧相邻的第一隔离物和第二隔离物；
与所述栅极下方相邻的扩散层；
接触区，其与所述扩散层上方相邻，并且包括与所述第一隔离物相邻的第一接触区和与所述第二隔离物相邻接的第二接触区；
与所述栅极上方相邻并且与所述第一接触区和所述第二接触区相邻的保护帽，所述保护帽适于对所述器件进行保护，避免在所述栅极和所述接触区之间发生短路；以及
耦合到模块的图形处理器。
29、根据权利要求28所述的系统，其中所述保护帽包括氮化硅。
30、根据权利要求28所述的系统，其中所述保护帽基本设置在所述第一和第二隔离物的横向外侧边界内。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/478,251 | 2006-06-28 | ||
| US11/478,251 US7544594B2 (en) | 2006-06-28 | 2006-06-28 | Method of forming a transistor having gate protection and transistor formed according to the method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101454883A true CN101454883A (zh) | 2009-06-10 |
Family
ID=38845978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007800195169A Pending CN101454883A (zh) | 2006-06-28 | 2007-06-26 | 形成具有栅极保护的晶体管的方法和根据所述方法形成的晶体管 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7544594B2 (zh) |
| CN (1) | CN101454883A (zh) |
| DE (1) | DE112007001522B4 (zh) |
| TW (1) | TWI344213B (zh) |
| WO (1) | WO2008002947A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102456724A (zh) * | 2010-10-15 | 2012-05-16 | 中芯国际集成电路制造(北京)有限公司 | 栅极结构及其制造方法 |
| US9619860B2 (en) | 2014-12-24 | 2017-04-11 | Inte Corporation | Hybrid on-demand graphics translation table shadowing |
| CN107924844A (zh) * | 2016-03-24 | 2018-04-17 | 东京毅力科创株式会社 | 半导体装置的制造方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005009072B4 (de) * | 2005-02-28 | 2016-12-08 | Advanced Micro Devices, Inc. | Verfahren und Vorrichtung zur Metallabscheidung durch stromloses Plattieren unter Anwendung eines Aktivierungsschemas mit einem Substraterwärmungsprozess |
| US7875519B2 (en) * | 2008-05-21 | 2011-01-25 | Intel Corporation | Metal gate structure and method of manufacturing same |
| US8436404B2 (en) * | 2009-12-30 | 2013-05-07 | Intel Corporation | Self-aligned contacts |
| KR101615654B1 (ko) * | 2010-05-14 | 2016-05-12 | 삼성전자주식회사 | 반도체 소자의 형성방법 |
| US8084311B1 (en) | 2010-11-17 | 2011-12-27 | International Business Machines Corporation | Method of forming replacement metal gate with borderless contact and structure thereof |
| US20130320411A1 (en) * | 2012-06-05 | 2013-12-05 | International Business Machines Corporation | Borderless contacts for metal gates through selective cap deposition |
| US8896030B2 (en) | 2012-09-07 | 2014-11-25 | Intel Corporation | Integrated circuits with selective gate electrode recess |
| US9041076B2 (en) | 2013-02-03 | 2015-05-26 | International Business Machines Corporation | Partial sacrificial dummy gate with CMOS device with high-k metal gate |
| US8765590B2 (en) | 2012-10-31 | 2014-07-01 | International Business Machines Corporation | Insulative cap for borderless self-aligning contact in semiconductor device |
| US8884344B2 (en) | 2013-03-08 | 2014-11-11 | International Business Machines Corporation | Self-aligned contacts for replacement metal gate transistors |
| US9378968B2 (en) * | 2014-09-02 | 2016-06-28 | United Microelectronics Corporation | Method for planarizing semiconductor device |
| US10062763B2 (en) | 2015-05-27 | 2018-08-28 | Qualcomm Incorporated | Method and apparatus for selectively forming nitride caps on metal gate |
| US10867852B2 (en) * | 2015-12-15 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and manufacturing method thereof |
| CN106960648A (zh) | 2016-01-08 | 2017-07-18 | 中华映管股份有限公司 | 显示装置及显示面板的驱动方法 |
| TWI774754B (zh) * | 2017-04-20 | 2022-08-21 | 美商微材料有限責任公司 | 自對準觸點與閘極處理流程 |
| US10593753B2 (en) | 2018-07-10 | 2020-03-17 | International Business Machines Corporation | Vertical field effect transistor (VFET) device with controllable top spacer |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5346834A (en) | 1988-11-21 | 1994-09-13 | Hitachi, Ltd. | Method for manufacturing a semiconductor device and a semiconductor memory device |
| US4906589A (en) | 1989-02-06 | 1990-03-06 | Industrial Technology Research Institute | Inverse-T LDDFET with self-aligned silicide |
| US5292670A (en) | 1991-06-10 | 1994-03-08 | Texas Instruments Incorporated | Sidewall doping technique for SOI transistors |
| JP3460863B2 (ja) | 1993-09-17 | 2003-10-27 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US6057604A (en) | 1993-12-17 | 2000-05-02 | Stmicroelectronics, Inc. | Integrated circuit contact structure having gate electrode protection for self-aligned contacts with zero enclosure |
| GB2295488B (en) | 1994-11-24 | 1996-11-20 | Toshiba Cambridge Res Center | Semiconductor device |
| US5716879A (en) | 1994-12-15 | 1998-02-10 | Goldstar Electron Company, Ltd. | Method of making a thin film transistor |
| US5658806A (en) | 1995-10-26 | 1997-08-19 | National Science Council | Method for fabricating thin-film transistor with bottom-gate or dual-gate configuration |
| US5827769A (en) | 1996-11-20 | 1998-10-27 | Intel Corporation | Method for fabricating a transistor with increased hot carrier resistance by nitridizing and annealing the sidewall oxide of the gate electrode |
| US6022815A (en) | 1996-12-31 | 2000-02-08 | Intel Corporation | Method of fabricating next-to-minimum-size transistor gate using mask-edge gate definition technique |
| KR100464381B1 (ko) | 1997-04-30 | 2005-06-08 | 삼성전자주식회사 | 돌출구조물을구비하는반도체장치및그제조방법 |
| US6207514B1 (en) | 1999-01-04 | 2001-03-27 | International Business Machines Corporation | Method for forming borderless gate structures and apparatus formed thereby |
| US6228691B1 (en) | 1999-06-30 | 2001-05-08 | Intel Corp. | Silicon-on-insulator devices and method for producing the same |
| US6483156B1 (en) | 2000-03-16 | 2002-11-19 | International Business Machines Corporation | Double planar gated SOI MOSFET structure |
| US20020011612A1 (en) | 2000-07-31 | 2002-01-31 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US6716684B1 (en) | 2000-11-13 | 2004-04-06 | Advanced Micro Devices, Inc. | Method of making a self-aligned triple gate silicon-on-insulator device |
| US6689650B2 (en) | 2001-09-27 | 2004-02-10 | International Business Machines Corporation | Fin field effect transistor with self-aligned gate |
| US6696345B2 (en) | 2002-01-07 | 2004-02-24 | Intel Corporation | Metal-gate electrode for CMOS transistor applications |
| US6713396B2 (en) | 2002-04-29 | 2004-03-30 | Hewlett-Packard Development Company, L.P. | Method of fabricating high density sub-lithographic features on a substrate |
| US6680240B1 (en) | 2002-06-25 | 2004-01-20 | Advanced Micro Devices, Inc. | Silicon-on-insulator device with strained device film and method for making the same with partial replacement of isolation oxide |
| US7358121B2 (en) | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
| US6787439B2 (en) | 2002-11-08 | 2004-09-07 | Advanced Micro Devices, Inc. | Method using planarizing gate material to improve gate critical dimension in semiconductor devices |
| US6686231B1 (en) | 2002-12-06 | 2004-02-03 | Advanced Micro Devices, Inc. | Damascene gate process with sacrificial oxide in semiconductor devices |
| KR20040054363A (ko) | 2002-12-18 | 2004-06-25 | 삼성전자주식회사 | 자기정렬된 콘택패드를 구비하는 반도체 소자 및 그의제조방법 |
| US6858483B2 (en) | 2002-12-20 | 2005-02-22 | Intel Corporation | Integrating n-type and p-type metal gate transistors |
| US6887395B2 (en) | 2003-02-10 | 2005-05-03 | Intel Corporation | Method of forming sub-micron-size structures over a substrate |
| US6716690B1 (en) | 2003-03-12 | 2004-04-06 | Advanced Micro Devices, Inc. | Uniformly doped source/drain junction in a double-gate MOSFET |
| US7105390B2 (en) | 2003-12-30 | 2006-09-12 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
-
2006
- 2006-06-28 US US11/478,251 patent/US7544594B2/en not_active Expired - Fee Related
-
2007
- 2007-06-26 WO PCT/US2007/072167 patent/WO2008002947A1/en active Application Filing
- 2007-06-26 DE DE112007001522T patent/DE112007001522B4/de active Active
- 2007-06-26 CN CNA2007800195169A patent/CN101454883A/zh active Pending
- 2007-06-27 TW TW096123336A patent/TWI344213B/zh not_active IP Right Cessation
-
2008
- 2008-12-16 US US12/316,833 patent/US7808058B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102456724A (zh) * | 2010-10-15 | 2012-05-16 | 中芯国际集成电路制造(北京)有限公司 | 栅极结构及其制造方法 |
| CN102456724B (zh) * | 2010-10-15 | 2014-11-05 | 中芯国际集成电路制造(北京)有限公司 | 栅极结构及其制造方法 |
| US9619860B2 (en) | 2014-12-24 | 2017-04-11 | Inte Corporation | Hybrid on-demand graphics translation table shadowing |
| CN107924844A (zh) * | 2016-03-24 | 2018-04-17 | 东京毅力科创株式会社 | 半导体装置的制造方法 |
| CN107924844B (zh) * | 2016-03-24 | 2021-07-20 | 东京毅力科创株式会社 | 半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI344213B (en) | 2011-06-21 |
| DE112007001522T5 (de) | 2009-05-07 |
| TW200818500A (en) | 2008-04-16 |
| US7544594B2 (en) | 2009-06-09 |
| US7808058B2 (en) | 2010-10-05 |
| US20090101992A1 (en) | 2009-04-23 |
| US20080001236A1 (en) | 2008-01-03 |
| WO2008002947A1 (en) | 2008-01-03 |
| DE112007001522B4 (de) | 2012-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101454883A (zh) | 形成具有栅极保护的晶体管的方法和根据所述方法形成的晶体管 | |
| CN101133482B (zh) | 具有台阶型源/漏区的器件 | |
| US20180190662A1 (en) | Bit line gate structure of dynamic random access memory (dram) and forming method thereof | |
| TWI433264B (zh) | 具有雙溝渠以最佳化應力效應之電晶體結構及其方法 | |
| CN105428238A (zh) | 一种FinFET器件及其制作方法和电子装置 | |
| US20160148816A1 (en) | Method for fabricating semiconductor device | |
| CN105336609A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN103633029A (zh) | 半导体结构及其制造方法 | |
| JP5268385B2 (ja) | 半導体装置 | |
| TWI376770B (en) | Method of manufacturing sidewall spacers on a memory device, and device comprising same | |
| CN106601678A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN102163550A (zh) | 半导体元件的制造方法 | |
| CN103794548A (zh) | 局域互连结构的形成方法 | |
| CN104733319A (zh) | 一种mos晶体管结构及其制造方法 | |
| US7202130B2 (en) | Spacer for a split gate flash memory cell and a memory cell employing the same | |
| CN105097954A (zh) | 一种半导体器件的制造方法和电子装置 | |
| CN106601741A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105845573A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| US7718501B2 (en) | Method for the production of MOS transistors | |
| CN106910685A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105140176A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN104576341B (zh) | 一种制作半导体器件的方法 | |
| CN101675501B (zh) | 制造具有局部结合金属的半导体栅极的晶体管的方法 | |
| CN105990349A (zh) | 一种sram及其制造方法、电子装置 | |
| CN106601684A (zh) | 一种半导体器件及其制备方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1131261 Country of ref document: HK |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20090610 |
|
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1131261 Country of ref document: HK |