CN101461166A - 用于动态分组重排序的方法及装置 - Google Patents

用于动态分组重排序的方法及装置 Download PDF

Info

Publication number
CN101461166A
CN101461166A CNA2007800206036A CN200780020603A CN101461166A CN 101461166 A CN101461166 A CN 101461166A CN A2007800206036 A CNA2007800206036 A CN A2007800206036A CN 200780020603 A CN200780020603 A CN 200780020603A CN 101461166 A CN101461166 A CN 101461166A
Authority
CN
China
Prior art keywords
metrics
llr streams
parallel
stream
llr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800206036A
Other languages
English (en)
Other versions
CN101461166B (zh
Inventor
J·白
C·K·加纳帕蒂
T·孙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101461166A publication Critical patent/CN101461166A/zh
Application granted granted Critical
Publication of CN101461166B publication Critical patent/CN101461166B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • H04L1/0066Parallel concatenated codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/007Unequal error protection
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability

Abstract

用于动态分组重排序的方法和装置。在一个方面中,提供了用于对时隙数据进行即时处理以生成可解码分组的方法,其中,时隙数据包括交织调制符号。该方法包括:对交织调制符号流进行解交织以生成调制符号流,基于调制符号流计算并行的LLR量度流,并且对并行的LLR量度流进行映射以生成可解码分组流。在另一个方面中,提供了一种装置,其包括:解交织逻辑,将其配置为对交织调制符号流进行解交织以生成调制符号流;量度处理逻辑,将其配置为基于调制符号流生成并行的LLR量度流;以及映射逻辑,将其配置为对并行的LLR量度流进行映射以生成可解码分组流。

Description

用于动态分组重排序的方法及装置
技术领域
本申请一般涉及数据网络上的数据分发,并且更具体地,涉及用于动态分组重排序的方法及装置。
背景技术
诸如无线通信网络的数据网络必须在单个终端定制的服务与提供给大量终端的服务之间进行折衷。例如,将多媒体内容分发给大量的资源受限便携设备(用户)是个复杂的问题。因此,对于网络管理者、内容提供商和服务提供商来说,很重要的一点是有办法以快速有效率的方式分发内容和/或其它网络服务,以呈现在联网的设备上。
在当前的内容传递/媒体分发系统中,将实时或非实时服务打包成一个传输帧,并且将其传递给网络上的设备。例如,通信网络可以利用正交频分复用(OFDM)为网络服务器和一个或多个移动设备之间提供通信。该技术提供了一个具有数据时隙(data slot)的传输帧,可以将数据时隙和服务一起打包以在分发网络上发送。
通常,代表一种或多种服务的数据是速率可调的,并且可以用一种或多种纠错技术进行处理。例如,可以对该数据进行turbo编码、比特交织,然后将其分割成多个时隙并进行比特加扰。另外,可以进行星座映射和符号交织。最终,可以将数据映射为交错,以形成OFDM符号。
在接收设备处,为了获得能被解码以恢复所传输服务的数据分组,需要进行上述处理的逆处理。不幸的是,常规系统可以利用中间存储器逐步地进行上述处理的逆处理。这不仅增加了接收逻辑的大小和成本,而且引入了处理延迟。例如,如果逐步地进行所有上述处理的逆处理,在步骤之间需要中间存储器,并且会出现显著的处理延迟。
因此,需要一种对接收传输帧中数据进行处理的系统,使得可以进行用于编码该数据的处理过程的逆处理过程,同时减少或消除中间存储器的数量,从而最小化处理延迟。
发明内容
在一个或多个实施例中,提供了包括方法和装置的重排序系统,该系统用于提供动态分组重排序。例如,一方面,该系统“即时(on the fly)”工作,并且使用并行处理来将接收的调制符号重排序为可解码的分组,这些可解码的分组可以用于恢复在分发网络上发送的服务。因为该系统采用并行处理来即时工作,所以可以减少或消除中间存储器从而使处理延迟最小化。
一方面,提供了一种对时隙数据进行即时处理以产生可解码分组的方法,其中该时隙数据包括交织调制符号。该方法包括:对交织调制符号流进行解交织以产生调制符号流;基于该调制符号流来计算并行的LLR量度流;并且对并行的LLR量度流进行映射以产生可解码分组流。
另一方面,提供了一种用于对时隙数据进行即时处理以生成可解码分组的装置,其中,时隙数据包括交织调制符号。该装置包括解交织逻辑,将其配置为对交织调制符号流进行解交织以生成调制符号流。该装置还包括:量度处理逻辑,将其配置为基于调制符号流生成并行的LLR量度流;以及映射逻辑,将其配置为对并行的LLR量度流进行映射以生成可解码分组流。
另一个方面,提供了一种用于对时隙数据进行即时处理以生成可解码分组的装置,其中,时隙数据包括交织调制符号。该装置包括用于对交织调制符号流进行解交织以生成调制符号流的模块。该装置还包括:用于基于调制符号流计算并行的LLR量度流的模块;以及用于对并行的LLR量度流进行映射以生成可解码分组流的模块。
另一方面,提供了一种包括计算机程序的计算机可读介质,当通过至少一个处理器执行计算机程序时,计算机程序运行以对时隙数据进行即时处理,以生成可解码分组,其中,时隙数据包括交织调制符号。该计算机程序包括用于对交织调制符号流进行解交织以生成调制符号流的指令。该计算机程序还包括:用于基于调制符号流计算并行的LLR量度流的指令;以及用于对并行的LLR量度流进行映射以生成可解码分组流的指令。
另一方面,提供了至少一个处理器,将其配置为执行用于对时隙数据进行即时处理以生成可解码分组的方法,其中,时隙数据包括交织调制符号。该方法包括:对交织调制符号流进行解交织以生成调制符号流;基于调制符号流计算并行的LLR量度流;以及对并行的LLR量度流进行映射以生成可解码分组流。
在阅过此后阐述的附图简要说明、说明书以及权利要求之后,各实施例的其它方面将变得显而易见。
附图说明
结合所附各图,通过参考以下详细说明,这里说明的各实施例的前述方面将变得更清晰明显,其中:
图1示出了包括重排序系统实施例的网络;
图2示出了一帧的实施例,其图示了OFDM时隙以及在重排序系统中使用的对逻辑信道的时隙分配;
图3示出了重排序系统中使用的调制表的实施例;
图4示出了重排序系统中使用的重排序流水线的实施例;
图5示出了重排序系统中使用的PN序列发生器的实施例;
图6示出了重排序系统中使用的解交织表逻辑的实施例;
图7示出了重排序系统中使用的分组缓存器的实施例;
图8示出了用于操作重排序系统中使用的重排序流水线的一种方法的实施例;
图9示出了重排序系统中使用的LLR计算逻辑的实施例;
图10示出了重排序系统的实施例。
具体实施方式
在一个或多个实施例中,提供了一种重排序系统,其提供传输帧中所接收数据的动态即时重排序。例如,该传输帧包括复用内容流,这些流具有实时服务和/或非实时服务的特定排列、序列、混合、交织、加扰和/或其它编码。该系统使用并行处理对接收数据进行即时动态重排序,以便产生可以被解码的分组从而获得所发送的服务。这样,可以减少或消除中间存储器的需求,并且使处理延迟最小化。尤其是该系统非常适用于无线网络环境,但是也可用于任何类型的网络环境,包括但不限于:通信网络、诸如互联网的公共网络、诸如虚拟专用网络(VPN)的专用网络、局域网络、广域网络、远程网络或任意其它类型的数据网络。
出于说明的目的,这里参考了利用正交频分复用(OFDM)在网络服务器与一个或多个移动设备之间提供通信的通信网络来说明重排序系统的实施例。例如,在OFDM系统的实施例中,定义了包括时分复用(TDM)导频信号、频分复用(FDM)导频信号、开销信息符号(OIS)以及数据符号的帧。数据符号用于从服务器到接收设备传递服务。将一个数据时隙定义为在一个OFDM符号时间内出现的一组500个数据符号。另外,该帧内的一个OFDM符号时间携带七个数据时隙。
这里采用下列定义来说明复用器系统的一个或多个实施例。
流  服务的要素,例如,一个服务可以有两个流:一个音频流和一个视频流。
服务  可以有一个或多个流的媒体内容。
MLC  用于数据或控制信息的媒体逻辑信道(“信道”)。
开销信息符号(OIS)  携带与帧内各个MLC的位置有关的信息的帧内符号。
时隙  在OFDM符号上分配给MLC的最小带宽单位。
图1示出了包括重排序系统实施例的网络100。网络100包括移动设备102、服务器104以及数据网络106。出于说明的目的,假设数据网络106采用OFDM技术为服务器104和一个或多个便携设备之间提供通信;然而该重排序系统的实施例也适于与其它传输技术一起使用。
在一个实施例中,服务器104提供可由与网络106进行通信的设备订阅的服务。服务器104通过通信链路108与网络106相连。通信链路108包括任何适当的通信链路,诸如用于使服务器104与网络106进行通信的有线和/或无线链路。网络106包括将服务从服务器104传递到与网络106进行通信的设备(诸如设备102)的有线和/或无线网络的任意组合。
应注意到,网络106可以与这些实施例范围内任何数量和/或类型的便携设备进行通信。例如,适用于重排序系统各实施例的其它设备包括但并不限于个人数字助理(PDA)、电子邮件设备、寻呼机、笔记本电脑、mp3播放器、视频播放器或桌上型计算机。无线链路110包括基于OFDM技术的无线通信链路,然而,在其它实施例中,该无线链路可以包括用于使设备与网络106通信的任何适当的无线技术。
该实施例中的设备102包括通过无线链路110与网络106通信的移动电话。设备102参与了使设备102订阅通过网络106接收服务的激活处理过程。可以与服务器104执行该激活过程;然而,也可以与某些其它服务器、服务提供商、内容提供商或未示出的其它网络实体执行该激活过程。出于说明的目的,假设设备102与服务器104执行该激活过程,并且现在准备好从服务器104订阅和接收服务。
服务器104包括包含一个或多个实时服务(RTS)112和/或一个或多个“非实时服务”(ORTS)114的内容。例如,该服务(112、114)包括多媒体内容,该多媒体内容包含新闻、体育、天气、财经信息、电影和/或应用、节目、手稿或任何其它类型的适合内容或服务。这样,该服务(112、120)可以包括视频、音频或其它以任何适当格式进行格式化的信息。服务器104还包括复用器(MUX)116,该复用器116将一个或多个服务(112、114)复用到用于如路径120所示通过网络106发送给设备102的传输帧118中。在生成传输帧118期间,可以对代表服务(112、114)的数据进行编码、速率调整、交织、加扰或其它处理,使得以防止传输错误的带宽高效方式来发送数据。
设备102接收传输帧118并执行基本物理层处理以便获得时隙数据。在一个实施例中,设备102包括重排序流水线122,该重排序流水线122接收时隙数据并进行在发射机中执行的编码处理的逆处理。此后,将该操作称为“重排序”。例如,该重排序流水线122采用并行处理进行即时操作,以便提供用于执行在发射机中执行的编码处理的逆处理所需的解交织、解扰和/或任何其它处理。因为重排序流水线122采用并行处理即时地对数据进行重排序,所以消除了中间数据存储并且由此使处理延迟最小化。一旦恢复了分组124,就把它们输入到解码器126,该解码器用于解码这些分组以便获得所发送的服务(112、114)。在本文档的其他部分中提供了重排序流水线122操作的更具体说明。
因此,重排序系统的各实施例采用并行处理即时地有效率地对数据进行重排序,以便产生能被解码以恢复一个或多个RTS和/或ORTS服务的分组。应注意到,该重排序系统并不限于参考图1所述的实现方式,在这些实施例的范围内其它实现方式也是可能的。
图2示出了帧200的一个实施例,其图示了OFDM数据时隙以及在重排序系统中使用的逻辑信道的时隙分配。帧200包括“N”个OFDM符号,每个OFDM符号有七(7)个数据时隙。通常以302处的阴影区域表示对一个逻辑信道的时隙分配。采用两个变量来说明该时隙分配,称为:长度和高度。长度以OFDM符号为单位,高度以时隙为单位。
图3示出了重排序系统中使用的调制表300的一个实施例。该调制表包括模式指示符302、含义描述符304、分组长度指示符306、每分组时隙数指示符308、存储器复位地址指示符310以及读取开始指针312。该调制表300提供了有关各种数据模式的信息,数据以这些数据模式进行格式化。如表300所示,可以以正交相移键控(QPSK)或正交幅度调制(QAM)对数据进行格式化。十二个模式302中的每个模式具有相关联的turbo分组长度306以及每turbo分组的时隙分配308。重排序系统的各个部分使用表300中的参数产生可解码的分组。应注意到,重排序系统的各实施例即时地满足所有十二个模式302的约束,以便产生可解码的分组。
图4示出了重排序系统中使用的重排序流水线400的实施例。例如,可以将重排序流水线400用作图1所示的重排序流水线122。重排序流水线400包括符号解交织逻辑402、对数似然比(LLR)计算逻辑404、LLR量度解扰逻辑406、LLR量度解交织逻辑408以及映射逻辑410。应注意到,该重排序流水线400仅代表一种实现方式,而在这些实施例的范围内其它实现方式也是可能的。例如,可以由一个或多个配置用于执行计算机程序的处理器来实现重排序流水线400的功能。
出于说明的目的,假设低电平接收逻辑438接收传输帧并将接收到的交织调制符号416存入时隙缓存器412中。时隙缓存器412可以包括任何适当的存储器或缓存逻辑。
在一个实施例中,符号解交织逻辑402包括CPU、处理器、门阵列、硬件逻辑、虚拟机、软件和/或硬件和软件的任意组合。将该符号解交织逻辑402配置为通过根据下列过程产生时隙缓存读取地址422来即时地对存储在时隙缓存器412内的交织调制符号416进行解交织。
1.将变量ib初始化为0,假设ib是一个9比特计数器,范围是(i∈{0,511})。
2.颠倒ib的比特并将结果值表示为ibr。如果ibr<500,则将ibr指定为时隙读取地址(slot_addr)422,并如420处所示从时隙缓存器412读出交织调制符号416。
3.如果ibr>500,则将ib增加1并进行到步骤2。
作为上述操作的结果,对于QPSK模式的每个时钟周期和对于QAM模式的每隔一个时钟周期,从时隙缓存器412读取出交织调制符号416。该读取过程(如420处所示)对交织调制符号416进行解交织,以产生从符号解交织逻辑402输出并输入到LLR计算逻辑404中的调制符号流428。
在一个实施例中,LLR计算逻辑404包括CPU、处理器、门阵列、硬件逻辑、虚拟机、软件和/或硬件和软件的任意组合。将LLR计算逻辑404配置为接收调制符号流428以及信道估计参数426,以便根据数据模式在一个时钟周期内产生并行的加扰LLR量度(每个LLR量度6比特)流430。例如,在QPSK模式中,在一个时钟周期内将产生两个加扰LLR量度,对于16QAM模式来说将产生四个加扰LLR量度。从这点起,重排序流水线400以并行配置进行操作,以便在一个时钟周期内处理并行的加扰LLR量度流。例如,LLR计算逻辑404输出并行的加扰LLR量度流430,将其输入给LLR量度解扰逻辑406。信道估计参数426可以由接收逻辑438提供并包括任何适当参数,以便估计发送信道。
在一个实施例中,LLR计算逻辑根据接收到的信号计算二进制符号的LLR量度。接收到的信号是受噪声和干扰破坏的非二进制符号。例如,假设将N个二进制符号b1b2...bN集合在一起形成单个非二进制符号S,然通过Gray映射将非二进制符号S调制在高阶星座上。将该调制符号表示为G(S)(具有归一平均幅度),相应的接收符号为r。二进制符号bn的LLR可以计算如下:
LLR n = ln ( P ( r | b n = 0 ) ) - ln ( P ( r | b n = 1 ) )
= ln ( &Sigma; G ( S ) : b n = 0 P ( r | G ( S ) ) ) - ln ( &Sigma; G ( S ) : b n = 1 P ( r | G ( S ) ) ) - - - ( 1 )
假设有下列信道模型。
r=c·G(s)+n            (2)
其中c是集总(复)信道增益并假设是已知的,n是具有零均值且方差为N0的复高斯白噪声过程。
在这种情况下,等式(1)变为:
LLR n = ln ( &Sigma; G ( S ) : b n = 0 exp ( - | r - cG ( S ) | 2 N 0 ) ) - ln ( &Sigma; G ( S ) : b n = 1 exp ( - | r - cG ( S ) | 2 N 0 ) ) - - - ( 3 )
在进行上述计算中,所有星座点Sk的所有|r-cG(Sk)|2/N0值是首次计算,max*(.,.)[1]定义如下:
max*(x,y)=ln(exp(x)+exp(y))=max(x,y)+ln(1+exp(-|x-y|))   (4)
然后将max*(.,.)[1]用于获得不同比特位置n处的
Figure A200780020603D0014112444QIETU
,当:
|x-y|>>0,ln(1+exp(-|x-y|))≈0并且max*(x,y)≈max(x,y)。
因此:
ln &Sigma; j exp ( a j ) &ap; max j a j - - - ( 5 )
将等式(5)代入等式(3)中产生下列“双最大值”近似:
LLR n = min G ( S ) : b n = 1 | r - cG ( S ) | 2 N 0 - min G ( S ) : b n = 0 | r - cG ( S ) | 2 N 0
在一个实施例中,LLR量度解扰逻辑406包括CPU、处理器、门阵列、硬件逻辑、虚拟机、软件和/或硬件和软件的任意组合。将LLR量度解扰逻辑406配置为执行在源发射机处进行的加扰处理的逆处理。例如,发射机使用一个20阶伪随机噪声(PN)序列发生器来进行比特加扰。LLR量度解扰逻辑406采用同样的PN序列来对并行的加扰LLR量度流430进行解扰,以产生并行的交织LLR量度流432,将并行的交织LLR量度流432输入到LLR量度解交织逻辑408中。
图5示出了重排序系统中使用的PN序列发生器500的实施例。例如,发生器500适于由LLR量度解扰逻辑406用来产生PN序列,以执行在源发射机处进行的加扰处理的逆处理。发生器500输出两个序列,一个序列由发生器部分502输出,另一个序列由发生器部分504输出。如果相应的解扰比特序列为“1”,则对加扰LLR量度的并行流430中的每个流进行反转;否则,数据通过。发生器部分502、504包括20抽头线性反馈移位寄存器(LFSR),该LFSR产生与h(D)=D20+D17+1相对应的解扰比特序列。因为在一个时钟周期内QPSK模式可以产生两个加扰LLR量度以及16QAM模式可以产生四个加扰LLR量度,所以可以并行进行解扰以便减少延迟。
再次参考图4,LLR量度解交织逻辑408包括CPU、处理器、门阵列、硬件逻辑、虚拟机、软件和/或硬件和软件的任意组合。在操作期间,该LLR量度解交织逻辑408接收并行的交织LLR量度流432,并且产生并行的LLR量度流434。通过当把并行的交织LLR量度流432写入分组缓存器414中时跳跃地址,实现对并行的交织LLR量度流432的解交织。在一个实施例中,LLR量度解交织逻辑408包括状态机和计数器,它们用来产生用于对并行的交织LLR量度流432进行解交织的地址。应注意到,方框404、406和408可以统称为436所示的量度处理逻辑。
图6示出了适于重排序系统中使用的解交织表逻辑600的一个实施例。例如,LLR量度解交织逻辑408包括表逻辑600、状态机和计数器,以便产生地址,根据该地址,将交织的LLR量度流602写入解交织表604,并且将解交织的LLR量度流606从解交织表604中读出。LLR量度解交织逻辑408可以包括多种形式的表逻辑600,使得可以对并行的交织LLR量度流进行解交织。
再次参考图4,在一个实施例中,映射逻辑410包括CPU、处理器、门阵列、硬件逻辑、虚拟机、软件、和/或硬件和软件的任何组合。映射逻辑410提供读/写控制信号424,以便映射如何将并行的LLR量度流434写入分组缓存器414中,使得可以从分组缓存器414中读出可解码的turbo分组418。在一个实施例中,映射逻辑410接收状态输入440,该状态输入440指示流水线400的时隙缓存器412和其它部件的状态。参考图7的说明提供对分组缓存器414的操作更加详细的说明。
图7示出了在重排序系统中使用的分组缓存器700的实施例。例如,分组缓存器700适合于作为图4中所示的分组缓存器414使用。为清楚起见,将参考图4中所示的映射逻辑410对分组缓存器700的操作进行说明。
分组缓存器700包括被称为T_BUFF0、T_BUFF1、T_BUFF2和T_BUFF3的4个缓存器。这4个缓存器具有多个存储体(bnk)以及相关联的状态条件。状态条件如下:
1.  buff_full( )      指示何时缓存器是满的
2.  buff_empty( )     指示何时缓存器是空的
3.  buff_mode( )      指示缓存器模式
4.  buff_plc( )       指示存储器内turbo分组的MLC标识符
5.  buffwr_stat( )    指示缓存器的写入状态
在一个实施例中,使用控制信号424提供读取、写入和状态条件。映射逻辑410通过选择一个所选T_BUFF写入并行的LLR量度流434并且选择另一个T_BUFF读出可解码的分组418,来提供映射过程。在一个实施例中,映射逻辑410包括轮询算法,对所有T_BUFF进行轮询以控制写入和读取操作,从而输出可解码的分组418。
在操作期间,将并行的LLR量度流434交替地写入T_BUFF存储体(即,存储体0和存储体1)。映射逻辑410包括一个T_BUFF存储器写地址计数器(tbufwr_cnt[9:0])。该计数器是turbo分组长度的四分之一,并且每隔一个时钟周期增加。写入序列是存储体0、存储体1、存储体1、存储体0、存储体0、存储体1、存储体1、存储体0、存储体0等。
映射逻辑410还包括对应于4个不同的T_BUFF存储器的4个11比特寄存器,使用这4个11比特寄存器存储用于每次存储器写操作的计数器值。因为一个时隙可以仅包含部分turbo分组,所以使用寄存器。在时隙处理操作的开始处,用相应的寄存器值对tbufwr_cnt[9:0]进行加载,并且之后tbufwr_cnt[9:0]将递增。
OIS数据的turbo分组大小很大,但是速率很低(即,QPSK1/5)。在一个实施例中,仅仅为OIS turbo分组使用前两个T_BUFF存储器。例如,读取和写入轮询发生在两个T_BUFF存储器T_BUFF0和T_BUFF1之间。
应该注意,映射逻辑410和分组缓存器414可以包括任何合适的硬件和/或软件。可以在上述交叉参考的申请(律师备案号No.060940)中找到一种实现方式。
再次参考图4,在一个实施例中,重排序系统包括计算机程序,其具有一个或多个存储在计算机可读介质上的程序指令(“指令”),当由至少一个处理器执行时,例如,由重排序流水线400处的处理器执行时,该计算机程序提供这里所描述的重排序系统的功能。例如,可以将指令从诸如软盘、CDROM、存储卡、FLASH存储设备、RAM、ROM、或者任何其它类型的与重排序流水线400进行接口的存储设备或者计算机可读介质的计算机可读介质中加载到重排序流水线400内。在另一个实施例中,可以将指令从与重排序流水线400进行接口的外部设备或者网络源下载到重排序流水线400内。当通过处理逻辑执行指令时,该指令运行以提供如这里所述的重排序系统的实施例。
这样,重排序流水线400运行以提供重排序系统的实施例,以消除中间存储器并且最小化处理延迟的方式,有效率地在并行处理过程中对时隙数据进行即时地重排序,以生成可解码的分组。
图8示出了在重排序系统中使用的对重排序流水线进行操作的方法800的实施例。例如,重排序流水线300运行以提供如下所述的方法800的功能。
在方框802处,进入空闲状态等待有效时隙数据。例如,符号解交织逻辑402等待交织调制符号416在时隙缓存器412中变得可用。例如,接收逻辑438接收传输帧,该传输帧包含存储在时隙缓存器412中的交织调制符号。
在方框804处,进行符号解交织。例如,符号解交织逻辑402对交织调制符号416进行解交织,以生成调制符号流428。
在方框806处,进行LLR计算。例如,LLR计算逻辑404提供LLR计算,使得可以使用调制符号流428生成并行的加扰LLR量度流430。
在方框808处,进行LLR解扰。例如,LLR量度解扰逻辑406提供解扰,使得可以对并行的加扰LLR量度流430进行解扰,以生成并行的交织LLR量度流432。
在方框810处,进行LLR解交织。例如,LLR量度解交织逻辑408提供解交织,使得可以对并行的交织LLR量度流432进行处理,以生成并行的LLR量度流434。
在方框812处,进行分组映射和分组输出。例如,映射逻辑410使用控制信号424对分组缓存器414的写和读操作进行控制。映射逻辑410提供写控制,以控制如何将并行的LLR量度流434写入分组缓存器414中。映射逻辑410还提供读控制,以控制如何将所存储的LLR量度从分组缓存器414中读出,以生成可解码的turbo分组418。例如,映射逻辑410如参考图7所描述的对分组缓存器414进行控制。
这样,重排序系统提供了在接收设备中使用的动态分组重排序。应该注意,方法800仅代表一种实现方式,并且方法800在这些实施例的范围内的改变、添加、删除、组合或者其它修改都是可能的。在方法800中,仅使用了两组存储器来利用并行处理技术进行即时的符号解交织、LLR计算、LLR量度解扰、LLR量度解交织和turbo分组映射。结果,最小化了处理过程延迟和缓存器需求。还应该注意,这里所描述的重排序系统对于在一个OFDM符号内可以处理的最大MLC数目没有限制。
图9示出了LLR计算逻辑900的实施例。例如,LLR计算逻辑900适合于用作图4中所示的LLR计算逻辑404。LLR计算逻辑900包括LLR发生器902和复用器904。发生器902和复用器904包括任何恰当的处理器、CPU、门阵列、硬件和/或软件。将发生器902配置为对信道估计参数906和调制符号数据908进行接收。发生器902执行用于生成在910处一般所示的QPSK和QAM信号的算法。例如,发生器902计算LLR量度,以生成QPSK和QAM信号。将复用器904配置为接收在910处所示的信号,并且生成在912处一般所示的并行量度流。应该注意,LLR计算逻辑900仅代表一种实现方式,并且在实施例范围内的其它实现方式是可能的。
图10示出了重排序系统1000的实施例。重排序系统1000包括用于对交织调制符号流进行解交织的模块(1002)、用于计算并行的LLR量度流的模块(1004)、以及用于对并行的LLR量度流进行映射以生成可解码的分组流的模块(1006)。在一个实施例中,模块1002、1004和1006包括一个或多个处理器,将该一个或多个处理器配置为执行程序指令,以提供如这里所述的重排序系统的实施例。
因此,可以利用设计为执行这里所描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、或者其它可编程逻辑器件、分立门或晶体管逻辑、分立硬件组件、或者上述任何组合来实现或者执行结合这里所公开的实施例所描述的各种说明性逻辑、逻辑块、模块和电路。通用处理器可以是微处理器,但是可替换地,处理器可以是任何传统的处理器、控制器、微控制器、或者状态机。还可以将处理器实现为计算设备的组合,例如,DSP和微处理器的组合、多个微处理器的组合、与DSP核相结合的一个或多个微处理器、或者任何其它这种结构。
可以将结合这里所公开的实施例所描述的方法或算法的步骤直接实施在硬件、通过处理器执行的软件模块、或者两者的组合中。软件模块可以包含在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM、或者本领域中已知的任何其它形式的存储介质中。将示例性存储介质连接到处理器,使得处理器可以从存储介质读取信息,并且将信息写入存储介质。可替换地,可以将存储介质集成到处理器。处理器和存储介质可以包含在ASIC内。ASIC可以包含在用户终端内。可替换地,处理器和存储介质可以作为分立部件包含在用户终端内。
提供所公开实施例的说明,以使本领域的任何技术人员都能够实现或者使用本发明。这些实施例的各种修改对于本领域的技术人员来说将是显而易见的,并且可以将这里定义的一般原理应用到例如在即时消息服务或者任何通用无线数据通信应用中的其它实施例,而不脱离本发明的精神或者范围。因此,本发明不是想要被限制于这里所示的实施例,而是要符合与这里所公开的原理和新颖特征相一致的最宽范围。在这里专门使用单词“示例性”意味着“作为例子、实例或者说明”。不必将这里描述为“示例性”的任何实施例理解为比其它实施例是优选的或者有利的。
因此,虽然已经在这里对重排序系统的多个实施例进行了说明和描述,但是将意识到,可以对这些实施例进行各种变化,而不脱离它们的精神或者本质特征。因此,这里的公开和说明是想要是对本发明范围的进行说明而不是限制,在下列权利要求中给出了本发明的范围。

Claims (35)

1、一种用于对时隙数据进行即时处理以生成可解码分组的方法,其中,所述时隙数据包括交织调制符号,所述方法包括以下步骤:
对交织调制符号流进行解交织以生成调制符号流;
基于所述调制符号流计算并行的LLR量度流;以及
对所述并行的LLR量度流进行映射以生成可解码分组流。
2、如权利要求1所述的方法,其中,所述计算步骤包括:
基于所述调制符号流计算并行的加扰LLR量度流;
对所述并行的加扰LLR量度流进行解扰,以生成并行的交织LLR量度流;以及
对所述并行的交织LLR量度流进行解交织,以生成所述并行的LLR量度流。
3、如权利要求2所述的方法,还包括使用信道估计参数计算所述并行的加扰LLR量度流。
4、如权利要求2所述的方法,还包括使用伪随机序列对所述并行的加扰LLR量度流进行解扰。
5、如权利要求2所述的方法,还包括使用解交织表对所述并行的交织LLR量度流进行解交织。
6、如权利要求1所述的方法,还包括使用分组缓存器对所述并行的LLR量度流进行映射。
7、如权利要求1所述的方法,还包括在OFDM传输帧内接收所述交织调制符号。
8、一种用于对时隙数据进行即时处理以生成可解码分组的装置,其中,所述时隙数据包括交织调制符号,所述装置包括:
解交织逻辑,将其配置为对交织调制符号流进行解交织以生成调制符号流;
量度处理逻辑,将其配置为基于所述调制符号流生成并行的LLR量度流;以及
映射逻辑,将其配置为对所述并行的LLR量度流进行映射以生成可解码分组流。
9、如权利要求8所述的装置,其中,所述量度处理逻辑包括:
计算逻辑,将其配置为基于所述调制符号流计算并行的加扰LLR量度流;
解扰逻辑,将其配置为对所述并行的加扰LLR量度流进行解扰,以生成并行的交织LLR量度流;以及
解交织逻辑,将其配置为对所述并行的交织LLR量度流进行解交织,以生成所述并行的LLR量度流。
10、如权利要求9所述的装置,其中,将所述计算逻辑配置为使用信道估计参数计算所述并行的加扰LLR量度流。
11、如权利要求9所述的装置,其中,将所述解扰逻辑配置为使用伪随机序列对所述并行的加扰LLR量度流进行解扰。
12、如权利要求9所述的装置,其中,将所述解交织逻辑配置为使用解交织表对所述并行的交织LLR量度流进行解交织。
13、如权利要求8所述的装置,其中,将所述映射逻辑配置为使用分组缓存器对所述并行的LLR量度流进行映射。
14、如权利要求8所述的装置,还包括接收逻辑,将其配置为在OFDM传输帧内接收所述交织调制符号。
15、一种用于对时隙数据进行即时处理以生成可解码分组的装置,其中,所述时隙数据包括交织调制符号,所述装置包括:
用于对交织调制符号流进行解交织以生成调制符号流的模块;
用于基于所述调制符号流计算并行的LLR量度流的模块;以及
用于对所述并行的LLR量度流进行映射以生成可解码分组流的模块。
16、如权利要求15所述的装置,其中,所述用于计算的模块包括:
用于基于所述调制符号流计算并行的加扰LLR量度流的模块;
用于对所述并行的加扰LLR量度流进行解扰,以生成并行的交织LLR量度流的模块;以及
用于对所述并行的交织LLR量度流进行解交织,以生成所述并行的LLR量度流的模块。
17、如权利要求16所述的装置,还包括用于使用信道估计参数计算所述并行的加扰LLR量度流的模块。
18、如权利要求16所述的装置,还包括用于使用伪随机序列对所述并行的加扰LLR量度流进行解扰的模块。
19、如权利要求16所述的装置,还包括用于使用解交织表对所述并行的交织LLR量度流进行解交织的模块。
20、如权利要求15所述的装置,还包括用于使用分组缓存器对所述并行的LLR量度流进行映射的模块。
21、如权利要求15所述的装置,还包括用于在OFDM传输帧内对所述交织调制符号进行接收的模块。
22、一种包括计算机程序的计算机可读介质,当通过至少一个处理器执行所述计算机程序时,所述计算机程序运行以对时隙数据进行即时处理,以生成可解码分组,其中,所述时隙数据包括交织调制符号,所述计算机程序包括:
用于对交织调制符号流进行解交织以生成调制符号流的指令;
用于基于所述调制符号流计算并行的LLR量度流的指令;以及
用于对所述并行的LLR量度流进行映射以生成可解码分组流的指令。
23、如权利要求22所述的计算机程序,其中,所述计算包括:
用于基于所述调制符号流计算并行的加扰LLR量度流的指令;
用于对所述并行的加扰LLR量度流进行解扰,以生成并行的交织LLR量度流的指令;以及
用于对所述并行的交织LLR量度流进行解交织,以生成所述并行的LLR量度流的指令。
24、如权利要求23所述的计算机程序,还包括用于使用信道估计参数计算所述并行的加扰LLR量度流的指令。
25、如权利要求23所述的计算机程序,还包括用于使用伪随机序列对所述并行的加扰LLR量度流进行解扰的指令。
26、如权利要求23所述的计算机程序,还包括用于使用解交织表对所述并行的交织LLR量度流进行解交织的指令。
27、如权利要求22所述的计算机程序,还包括用于使用分组缓存器对所述并行的LLR量度流进行映射的指令。
28、如权利要求22所述的计算机程序,还包括用于在OFDM传输帧内对所述交织调制符号进行接收的指令。
29、至少一个处理器,将其配置为执行用于对时隙数据进行即时处理以生成可解码分组的方法,其中,所述时隙数据包括交织调制符号,所述方法包括以下步骤:
对交织调制符号流进行解交织以生成调制符号流;
基于所述调制符号流计算并行的LLR量度流;以及
对所述并行的LLR量度流进行映射以生成可解码分组流。
30、如权利要求29所述的方法,其中,所述计算步骤包括:
基于所述调制符号流计算并行的加扰LLR量度流;
对所述并行的加扰LLR量度流进行解扰,以生成并行的交织LLR量度流;以及
对所述并行的交织LLR量度流进行解交织,以生成所述并行的LLR量度流。
31、如权利要求30所述的方法,还包括使用信道估计参数计算所述并行的加扰LLR量度流。
32、如权利要求30所述的方法,还包括使用伪随机序列对所述并行的加扰LLR量度流进行解扰。
33、如权利要求30所述的方法,还包括使用解交织表对所述并行的交织LLR量度流进行解交织。
34、如权利要求29所述的方法,还包括使用分组缓存器对所述并行的LLR量度流进行映射。
35、如权利要求29所述的方法,还包括在OFDM传输帧内对所述交织调制符号进行接收。
CN2007800206036A 2006-04-04 2007-04-03 用于动态分组重排序的方法及装置 Expired - Fee Related CN101461166B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/398,205 2006-04-04
US11/398,205 US8213548B2 (en) 2006-04-04 2006-04-04 Methods and apparatus for dynamic packet reordering
PCT/US2007/065904 WO2007115284A1 (en) 2006-04-04 2007-04-03 Methods and apparatus for dynamic packet reordering

Publications (2)

Publication Number Publication Date
CN101461166A true CN101461166A (zh) 2009-06-17
CN101461166B CN101461166B (zh) 2013-03-27

Family

ID=38421701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800206036A Expired - Fee Related CN101461166B (zh) 2006-04-04 2007-04-03 用于动态分组重排序的方法及装置

Country Status (8)

Country Link
US (1) US8213548B2 (zh)
EP (1) EP2005630A1 (zh)
JP (1) JP2009532996A (zh)
KR (1) KR100984987B1 (zh)
CN (1) CN101461166B (zh)
AR (1) AR060373A1 (zh)
TW (1) TW200746738A (zh)
WO (1) WO2007115284A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7889800B2 (en) * 2007-05-31 2011-02-15 Telefonaktiebolaget Lm Ericsson (Publ) Memory-saving method for generating soft bit values from an OFDM signal
US8112697B2 (en) * 2007-12-21 2012-02-07 Broadcom Corporation Method and apparatus for buffering an encoded signal for a turbo decoder
US8276052B1 (en) * 2009-01-20 2012-09-25 Marvell International Ltd. Iterative PRBS seed recovery using soft decisions
CN102158446B (zh) * 2010-02-11 2014-03-19 中兴通讯股份有限公司 时分双工系统中物理广播信道的解码方法及装置
US20110216857A1 (en) * 2010-03-04 2011-09-08 Designart Networks Ltd Receiver for a wireless telecommunication system with a channel deinterleaver
EP2523412B1 (en) * 2011-05-11 2018-09-26 Samsung Electronics Co., Ltd. Apparatus and method for soft demapping
CN108259402B (zh) * 2016-12-29 2019-08-16 大唐移动通信设备有限公司 一种信号解调的方法及装置
US11134493B2 (en) * 2018-10-02 2021-09-28 Nxp Usa, Inc. WLAN physical layer design for efficient hybrid ARQ

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917812A (en) * 1996-04-16 1999-06-29 Qualcomm Incorporated System and method for reducing interference generated by a digital communication device
US5870628A (en) * 1996-06-11 1999-02-09 International Business Machines Corporation Adaptor for receiving and processing asynchronous transfer mode cells within a computer network
JPH1051495A (ja) 1996-07-31 1998-02-20 Kokusai Electric Co Ltd マルチメディア多重化通信システム
KR100267532B1 (ko) * 1997-12-30 2000-10-16 서평원 에이티엠 통신단말에서의 에이티엠 인터페이스 모듈
JPH11298437A (ja) * 1998-04-10 1999-10-29 Sony Corp 復調方法及び復調装置
US6252917B1 (en) * 1998-07-17 2001-06-26 Nortel Networks Limited Statistically multiplexed turbo code decoder
US6381728B1 (en) * 1998-08-14 2002-04-30 Qualcomm Incorporated Partitioned interleaver memory for map decoder
KR100306282B1 (ko) * 1998-12-10 2001-11-02 윤종용 통신시스템의인터리빙/디인터리빙장치및방법
US6728803B1 (en) * 1999-03-30 2004-04-27 Mcdata Corporation Interconnection architecture for managing multiple low bandwidth connections over a high bandwidth link
KR100382470B1 (ko) * 1999-04-08 2003-05-01 엘지전자 주식회사 Imt-2000 이동 통신 시스템의 무선 프로토콜
JP4298140B2 (ja) * 2000-06-29 2009-07-15 富士通株式会社 送受信装置
JP2002052770A (ja) 2000-08-10 2002-02-19 Seiko Epson Corp 動力伝達装置および該動力伝達装置を備えたインクジェット式記録装置
US6624767B1 (en) * 2000-09-06 2003-09-23 Qualcomm, Incorporated Data buffer structure for asynchronously received physical channels in a CDMA system
US7340664B2 (en) * 2000-09-20 2008-03-04 Lsi Logic Corporation Single engine turbo decoder with single frame size buffer for interleaving/deinterleaving
US7075936B2 (en) * 2000-11-02 2006-07-11 Agere Systems, Inc. Voice packet processor and method of operation thereof
US6781992B1 (en) * 2000-11-30 2004-08-24 Netrake Corporation Queue engine for reassembling and reordering data packets in a network
US7177279B2 (en) * 2001-04-24 2007-02-13 Agere Systems Inc. Buffer management for merging packets of virtual circuits
EP1267511B1 (en) 2001-05-18 2008-01-30 Interuniversitair Microelektronica Centrum Vzw A method and apparatus for interleaving, deinterleaving
US7171110B1 (en) * 2001-11-30 2007-01-30 Keen Personal Media, Inc. System and a method for storing audio/video programs on a hard disk drive for presentation to a viewer
CA2369432A1 (en) * 2002-01-24 2003-07-24 Alcatel Canada Inc. System and method for reassembling packets in a network element
GB2388756A (en) 2002-05-17 2003-11-19 Hewlett Packard Co Calculating an estimate of bit reliability in a OFDM receiver by multiplication of the channel state modulus
US7349462B2 (en) * 2002-12-23 2008-03-25 International Business Machines Corporation Acquisition and adjustment of gain, receiver clock frequency, and symbol timing in an OFDM radio receiver
US7386057B2 (en) 2003-02-20 2008-06-10 Nec Corporation Iterative soft interference cancellation and filtering for spectrally efficient high-speed transmission in MIMO systems
DE10308614A1 (de) * 2003-02-27 2004-09-16 Siemens Ag Verfahren und Anordnung zum Routing von Datenpaketen in einem paketvermittelnden Datennetz
US7319659B2 (en) 2003-04-24 2008-01-15 Silicon Integrated System Corp. OFDM receiver, mode detector therefor, and method for processing OFDM signals
JP4257838B2 (ja) * 2003-06-09 2009-04-22 パナソニック株式会社 密閉式電池とその製造方法
US7292650B2 (en) 2003-07-01 2007-11-06 Silicon Integrated Systems Corp. OFDM receiver and metric generator thereof
KR20050022556A (ko) 2003-08-20 2005-03-08 삼성전자주식회사 고신뢰 복호화 장치 및 방법
US8908496B2 (en) * 2003-09-09 2014-12-09 Qualcomm Incorporated Incremental redundancy transmission in a MIMO communication system
US7724838B2 (en) * 2003-09-25 2010-05-25 Qualcomm Incorporated Hierarchical coding with multiple antennas in a wireless communication system
TWI235560B (en) 2003-10-31 2005-07-01 Ind Tech Res Inst Apparatus and method for synchronization of OFDM systems
JP2005167420A (ja) 2003-11-28 2005-06-23 Toshiba Corp 映像音声再生装置
KR20050061142A (ko) * 2003-12-18 2005-06-22 삼성전자주식회사 Ofdma 기반 패킷 통신 시스템에서 적응형 변조 및코딩 방식을 효율적으로 구현하는 복조 장치 및 그 방법
US7702968B2 (en) * 2004-02-27 2010-04-20 Qualcomm Incorporated Efficient multi-symbol deinterleaver
JP2005323173A (ja) 2004-05-10 2005-11-17 Sony Corp 情報処理装置および情報処理方法
GB2415336B (en) * 2004-06-18 2006-11-08 Toshiba Res Europ Ltd Bit interleaver for a mimo system
US7430163B2 (en) 2004-07-19 2008-09-30 Tzero Technologies, Inc. Data stream transmission preprocessing
US7433946B2 (en) * 2004-08-12 2008-10-07 Microsoft Corporation Mechanism for transmitting elementary streams in a broadcast environment
TWI377564B (en) * 2004-08-17 2012-11-21 Panasonic Corp Information storage medium and multiplexing device
US20060045169A1 (en) * 2004-08-27 2006-03-02 Qualcomm Incorporated Coded-bit scrambling for multi-stream communication in a mimo channel
EP1667353A1 (en) * 2004-12-03 2006-06-07 STMicroelectronics N.V. Method and device for decoding packets of data within an hybrid ARQ scheme
JP4434034B2 (ja) * 2005-02-18 2010-03-17 株式会社日立製作所 適応変調方式に適したベースバンド復調アーキテクチャ
US20060198454A1 (en) * 2005-03-02 2006-09-07 Qualcomm Incorporated Adaptive channel estimation thresholds in a layered modulation system
WO2006124071A1 (en) * 2005-05-18 2006-11-23 The Governors Of The University Of Alberta Decoder for low-density parity-check convolutional codes
US7464316B2 (en) * 2005-08-26 2008-12-09 Agere Systems Inc. Modified branch metric calculator to reduce interleaver memory and improve performance in a fixed-point turbo decoder
US7409606B2 (en) * 2005-08-31 2008-08-05 Motorola, Inc. Method and system for interleaving in a parallel turbo decoder
US7555071B2 (en) * 2005-09-29 2009-06-30 Agere Systems Inc. Method and apparatus for non-linear scaling of log likelihood ratio (LLR) values in a decoder
US8135046B2 (en) * 2005-11-11 2012-03-13 Broadcom Corporation Method and apparatus for demultiplexing, merging, and duplicating packetized elementary stream/program stream/elementary stream data

Also Published As

Publication number Publication date
AR060373A1 (es) 2008-06-11
EP2005630A1 (en) 2008-12-24
KR100984987B1 (ko) 2010-10-04
WO2007115284A1 (en) 2007-10-11
CN101461166B (zh) 2013-03-27
KR20080109904A (ko) 2008-12-17
US20070230632A1 (en) 2007-10-04
JP2009532996A (ja) 2009-09-10
US8213548B2 (en) 2012-07-03
TW200746738A (en) 2007-12-16

Similar Documents

Publication Publication Date Title
CN101461166B (zh) 用于动态分组重排序的方法及装置
Paterson et al. On the existence and construction of good codes with low peak-to-average power ratios
KR101103472B1 (ko) 무선 통신 시스템들에 대한 멀티레벨 쉐이핑을 위한 시스템, 방법 및 컴퓨터-판독가능 매체
CN101889399B (zh) 在移动通信系统中交织数据的方法和装置
TWI602398B (zh) 最佳化代碼表信號傳遞
CN111478750B (zh) 一种数据并行交织方法、终端设备及计算机存储介质
CN110418220B (zh) 一种广义频分复用系统、光纤信号的生成方法及装置
Iqbal et al. Analysis and design of coding and interleaving in a MIMO-OFDM communication system
CN103236902B (zh) 星座映射、解映射方法、编码调制及解码解调系统
CN102938682A (zh) 用于提供线性擦除码的方法和装置
CN103843275A (zh) 比特流的处理设备、处理方法和通信系统
TW200915768A (en) System and method for frequency diversity
JP2000092139A (ja) パケットバイナリ畳み込み符号
WO2016141551A1 (zh) 交织处理方法和设备
US20130254618A1 (en) Padding after channel encoding repetition and interleaving
CN103460607A (zh) 在使用低密度奇偶校验码的通信系统中映射和解映射信号的装置和方法
CN112578692B (zh) 工业总线通信方法、装置、计算机设备及存储介质
Fifield et al. Experiences with a platform for frequency agile techniques
Rani et al. An efficient IDMA-OFDM underwater wireless communication with Reed Solomon and Hamming code
CN110024346B (zh) 用于数据处理的方法和发送端设备
US20200112388A1 (en) Transmission apparatus and transmission method
US8139612B2 (en) Methods and apparatus for dynamic packet mapping
Mohamad et al. Multi-Band OFDM and OFDM Simulation Software Using MATLAB® Graphical User Interface
CN109474895A (zh) 数字广播系统的数据传输方法和设备
Aderounmu et al. Performance comparison of data-link control protocol for wireless asynchronous transfer mode network

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130327

Termination date: 20190403