CN101473544A - 用于提高格形译码器的性能的方法和系统 - Google Patents

用于提高格形译码器的性能的方法和系统 Download PDF

Info

Publication number
CN101473544A
CN101473544A CNA2007800231610A CN200780023161A CN101473544A CN 101473544 A CN101473544 A CN 101473544A CN A2007800231610 A CNA2007800231610 A CN A2007800231610A CN 200780023161 A CN200780023161 A CN 200780023161A CN 101473544 A CN101473544 A CN 101473544A
Authority
CN
China
Prior art keywords
sru
message
predetermined
trellis
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800231610A
Other languages
English (en)
Other versions
CN101473544B (zh
Inventor
阿姆安德雷扎·赫德亚特
杭·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CISCO Naweini Network Co.,Ltd.
Cisco Technology Inc
Original Assignee
Navini Networks Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Navini Networks Inc filed Critical Navini Networks Inc
Publication of CN101473544A publication Critical patent/CN101473544A/zh
Application granted granted Critical
Publication of CN101473544B publication Critical patent/CN101473544B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3994—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using state pinning or decision forcing, i.e. the decoded sequence is forced through a particular trellis state or a particular set of trellis states or a particular decoded symbol
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/413—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors tail biting Viterbi decoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes

Abstract

本发明公开了用于提高格形译码器的性能的方法和系统。该方法包括：利用消息中的一个或多个预定字段，生成第一不确定性减小状态(SRU)和一个或多个第二SRU(410)；将第一SRU中的具有相等概率的一个或多个状态的度量设置为第一预定值；将不在第一SRU中的一个或多个状态的度量设置为对应于最小概率的第二预定值；以及对该消息进行译码，同时通过将不属于一个或多个第二SRU的一个或多个状态的度量设置为与第二预定值相对应的值来消除格形中的无效候选路径(430)。

Description

用于提高格形译码器的性能的方法和系统
交叉引用
本申请要求2006年8月30日提交的美国临时申请No.60/841,446以及2007年3月26日提交的题为“METHOD AND SYSTEM FORIMPROVING THE PERFORMANCE OF A TRELLISOBASED DECODER”的美国专利申请的优先权。
背景技术
诸如卷积码、格形编码调制、比特交织编码调制和空时格形码之类的格形码(trellis code)已被广泛用来提高无线通信系统的性能。利用格形码对消息进行编码的一个重要问题是如何终止格形。至少有两种常用的方法用于终止格形。
第一种方法是强制发送无线台的编码器进入已知的开始状态，然后在移入了最后一个数据比特后进入已知的终止状态，例如，零状态。该方法通常被称作零填充(zero-padding，ZP)方法。该方法通过在所有数据比特都被移入了编码器之后将一系列的零供给给编码器，来使格形进入已知的终止状态。零的数目等于存储器的大小。向编码器供给一系列的零将状态重置回了零。
接收无线台的格形码译码器利用关于格形的开始和终止状态的信息对接收消息进行译码。了解格形的开始和终止状态简化了接收无线台的译码器的设计。但是，在格形码的末尾处填充零导致了额外的开销。该问题在消息比较小是尤其严重。
另一种终止格形的方法被称作截尾(tail-biting，TB)。在TB中，发送无线台的编码器被强制在与开始状态相同的状态下终止对消息进行编码。由于TB方法不用额外的零填充经格形编码的消息，所以它不产生额外的开销。因为TB方法在相同的译码器未知的状态下开始和终止格形，所以利用格形译码器(trellis-based decoder)对截尾格形进行译码需要较多的计算。
采用维特比算法(Viterbi algorithm，VA)的格形译码器在利用格形码编码的消息的开始和终止状态都是已知的情况下是一种最大似然(ML)译码器。
由于在截尾方法中开始和终止状态是相同的，所以ML译码器在每种状态中都运行维特比算法，并且以最高概率选择代表消息的代码序列。粗暴的强制译码方法运行维特比算法与状态的数目同样多的次数；因此，需要许多计算资源。为了减少用于截尾格形码的ML译码器的计算复杂度，开发出了若干近最优的(sub-optimal)格形译码器。
同样，所期望的是用于进一步提高近最优的格形截尾译码器的性能的方法和系统。
发明内容
本发明公开了用于提高格形译码器的性能的方法和系统。该方法包括：生成与消息中的一个预定字段相关联的第一不确定性减小状态(SRU)和与消息中的一个或多个预定字段一一关联的一个或多个第二SRU；将第一SRU中的具有相等概率的一个或多个状态的度量设置为第一预定值；将不在第一SRU中的一个或多个状态的度量设置为对应于最小概率的第二预定值；以及对该消息进行译码，同时通过将不属于一个或多个第二SRU的一个或多个状态的度量设置为与第二预定值相对应的值来消除格形中的无效候选路径。
但是，通过结合附图阅读下面对具体实施方式的说明，将最好地理解本发明的构造和操作方法、以及它们的其他目的和优点。
附图说明
随附并且形成说明书的一部分的附图被包括来图示本发明的某些方面。通过结合这里给出的描述参考这些附图中的一幅或多幅可以更好地理解本发明。应当注意，附图中示出的特征不一定是按照比例绘制的。
图1A、1B和1C示出了具有一个预定字段的消息。
图2示出了具有多个预定字段的消息。
图3示出了具有预定字段的消息并且在该消息的末尾附加有具有预定值的附加比特。
图4是图示了通过利用关于消息的一个预定字段的信息来提高维特比译码器的性能的方式的流程图。
图5是图示了通过利用关于消息的多个预定字段的信息来提高维特比译码器的性能的方式的流程图。
图6是图示了通过利用关于消息的一个预定字段的信息来提高维特比译码器的性能的方式的流程图，其中该消息是利用零填充方法被卷积编码的。
图7是根据本发明的系统的框图。
具体实施方式
下面对本发明的详细说明是参考附图作出的。该说明包括示例性实施例，但是不排除其他实施例，并且在不脱离本发明的精神和范围的情况下可以对所描述的实施例作出改变。下面的详细说明并不限制本发明。相反，本发明的范围由所附权利要求书限定。
本发明公开了一种方法和系统，用于通过将关于消息的结构的信息结合到译码过程中来提高采用维特比算法的近最优格形译码器的性能。本发明适用于所有类型的用于截尾格形码的格形译码器。
本发明中公开的方法利用关于消息中的预定字段的知识。信息被用来提高译码器的性能或者降低译码器的复杂度。本发明中所提议的译码器是可编程的，即，该译码器可以对具有位于多个位置并且多种长度的不同类型的预定字段的消息进行译码。
本发明中公开的方法利用关于消息的结构的信息来提高格形译码器的性能。一种这样的结构是通信标准(例如，IEEE 802.16(WiMax))的控制消息，其通常包括已知大小的预定字段。预定字段中的比特通常被设置为预定的值(例如，零)。
图1A、1B和1C示出了仅有一个预定字段的消息。在图1A中，预定字段110位于消息的末尾，而在图1B中，预定字段120位于消息的中间。乍看来，图1A和图1B中的消息看起来具有不同的结构。但是，如果图1B中的消息中的字段被旋转直到预定字段130位于该消息的末尾，如图1C所示，则本领域技术人员将认识到这两个消息具有相同的结构。
控制消息可以具有在消息中的不同位置处的多个预定字段。图2示出了具有多个预定字段210和220的消息。图3示出了一个这样的消息，该消息具有预定字段310和在该消息的末尾的、预定值的附加额外消息320。
在WiMax无线通信系统中，FCH是利用截尾终止(tail-bitingtermination)卷积编码的。编码器具有六个存储器单元，这意味着存在64种可能状态。换言之，开始或终止状态具有处于64种状态中任一种的概率1/64。
通过了解到在FCH中存在一个4比特的预定字段，所公开的方法减少了格形译码器的可能状态的数目。假设该预定字段中的保留比特都被设置为零，则状态数目被减少到4。通过将这4个保留比特设置为零，代表开始和终止状态的数字是倍数16。换言之，开始和终止状态是下述状态中的一个或两个-{0，16，32，48}。
术语“不确定性减小状态”(state with reduced uncertainty，SRU)指与一预定字段相关联的一组状态。最大似然路径在预定字段的末尾之前通过这些状态之一。
每个SRU与根据预定状态的位置所确定的时间实例相关联。SRU中的状态的值是利用预定字段中的比特的值来确定的。有效地，关于每个预定字段的信息减少了可能在该预定字段的末尾处通过的最大似然路径的状态的数目。结果，最大似然路径通过SRU中的状态之一的概率增大了，从而降低了不确定性。
预定比特的实际值是不重要的，只要译码器预先知道它们。非零的预定比特改变了SRU，但是其大小保持不变。性能提高或复杂度降低仅取决于SRU的大小。
译码器可以以多种方式使用SRU。例如，用于截尾(TB)格形码的格形译码器仅在SRU的状态中而不是所有可能状态中执行VA算法。在上述示例中，VA算法仅需重复4词而不是64次。
对译码器的复杂度的降低的水平取决于消息中的预定字段的比特的数目和格形码的存储器单元的数目(等于状态的数目)。结果，用于TB格形码的格形译码器不保证它总是将复杂度降低到相同程度。但是，在用于TB格形码的近最优格形译码器中可以利用SRU。
用于卷积码的格形译码器基于其复杂度和性能的水平被建模和评估。可以使用关于SRU的信息来降低复杂度或者提高译码器的性能。设计在性能和复杂度之间权衡的译码器是可行的。
用于TB格形码的近最优格形译码器通过使用SRU来减小初始化过程中的不确定性来提高其性能。取决于格形码的状态的数目和消息的长度，大多用于TB格形码的近最优格形译码器在消息的整个长度或者该消息的一部分上执行VA算法多次，以实现接近用于TB格形码的最优格形译码器的性能水平的性能水平。对于具有包含大量状态的格形码的短消息，可以在整个消息上执行VA算法两次或者三次。
在格形译码器基于关于SRU的信息初始化了状态后，其复杂度被降低了。译码器实现了与用于TB格形码的最优格形译码器类似的性能，但是其以更少的迭代次数执行了VA算法。
对于大小较小的SRU，格形译码器可以运行VA算法一次，然后从在格形的末尾具有最佳度量的状态回溯(即，终止该译码器)。在该情形中，在一定程度上降低了译码器的复杂度，并且将性能水平提高到了一定程度。
图4是示出了根据本发明中公开的方法，通过利用关于消息的一个预定字段的信息来提高格形译码器的性能的方式的流程图。
消息结构如图1A和图1B所示。在步骤410中，根据格形译码器中的状态是否在SRU中而设置其度量。在SRU中的状态被指派以相同的度量，即，零。这等价于使SRU中的所有状态的概率相等。将其他状态的概率设置为对数度量计算中的最小或最大负数。
在步骤420中，选择经编码消息序列的位置(时间实例)。因为消息是利用截尾方法终止的，所以代表该消息的格形是循环的。换言之，诸如VA之类的译码算法在到达消息的结尾后从消息的开头继续。由于该属性，译码过程可以从经编码消息序列中的任意位置开始。这说明了为何图1A和图1B从TB译码的来看是等价的(参见图1C)。
在步骤430中，译码过程从所选位置开始。该译码过程继续，直到该消息被译码并且译码器的终止状态与开始状态一致。利用SRU，译码过程可以从预定字段的右侧的下一个字段开始。
图5是示出了根据本发明中公开的方法，通过利用关于消息中的多个预定字段的信息来提高格形译码器的性能的方式的流程图。消息结构如图2所示。
在步骤510中，生成多个SRU。每个SRU对应于一个预定字段。在步骤520中，选择这些SRU之一作为主SRU。由于这多个预定字段中的每个的位置和大小对格形译码器是已知的，所以格形译码器可以使用该附加信息来进一步提高译码过程的性能。利用关于消息的结构的信息的一种方式是选择具有最小大小的SRU。
假设存在具有预定比特K1和K2的两个预定字段，并且K2>K1。令SRU1代表与第一预定字段相对应的经减少的状态集合。令SRU2代表与第二预定字段相对应的经减少的状态集合。由于SRU2是这二者中较小的，所以基于SRU2执行截尾译码。
根据格形译码器中的状态是否在SRU2中对该状态的度量进行设置。SRU2中的每个状态被指派以相同的度量，即，零。这等价于使SRU2中的所有状态的概率相等。将其他状态的概率设置为对数度量计算中的最小或最大负数。
步骤530示出了在预定时间实例处，格形译码器以此方式设置不属于SRU1的状态的度量，使这些状态的概率最小。这等价于将这些状态设置为对数度量计算中的最小数或者最大负数。该动作有效地对格形进行了修剪从而消除了无效的候选路径。这是因为最大似然路径必须在预定时间实例处通过属于SRU1的状态之一。
在步骤540中，译码过程继续，直到消息被译码并且译码器的终止状态与开始状态一致。
图6是示出了根据本发明中公开的方法，通过利用关于消息的一个预定字段的信息来提高格形译码器的性能的方式的流程图，其中该消息是利用零填充被卷积编码的。该消息在消息的末尾处附加有预定值的多个比特。消息结构如图3所示。
在步骤610中，通过在消息的末尾处插入M个零比特来对该消息应用零填充方法。格形码的存储器单元的大小为M。实质上，M个零尾部比特创建了大小为1的SRU，并且仅该SRU中的元素为全零状态。
在步骤620，格形译码器采用卷积VA算法来对经编码消息译码。在步骤630中，根据在预定时间实例处状态是否处于SRU中，格形译码器将该状态的度量设置为对数度量计算中的最小数或者最大负数。该动作有效地对格形进行了修剪从而消除了无效路径。结果，进一步提高了格形译码器的性能。
在步骤640中，译码过程继续，直到消息被译码并且格形译码器的终止状态与开始状态一致。
图7是根据本发明的系统的框图。该系统包括解析器模块710、SRU模块720和格形译码器730。
解析器模块710利用关于消息的结构的知识，标识出该消息中的具有已知值的一个或多个预定字段。装置720基于这一个或多个预定字段的值，生成不确定性减小状态(SRU)的一个或多个集合。
格形译码器730基于关于最小大小的SRU的信息来对状态进行初始化，并且对SRU中的状态的度量进行设置使得这些状态的概率相等。格形译码器730选择可以是经编码消息序列中的任一状态的开始状态。由于该经编码消息是利用截尾方法终止的，所以代表该消息的格形是循环的。格形译码器730在通过将不在该SRU中的状态的度量进行设置使得这些状态的概率最小来对消息进行译码的同时，对格形进行修剪来消除无效路径。
上述说明给出了多种不同的实施例用于实现本发明的不同特征。组件和过程的具体实施例被描述来帮助澄清本发明。当然，这些仅是实施例，而不是要在权利要求中所描述的基础上限制本发明。
尽管这里作为在一个或多个特定实例中实现的而说明并且描述了本发明，但是绝不是要限制到所示出的细节，因为在不脱离本发明的精神并且在权利要求的等同物的范围内可以作出各种修改和结构改变。因此，如在所附权利要求中阐述的，应当广义地、以与本发明的范围一致的方式解释所附权利要求。

Claims (18)

1.一种用于提高格形译码器的性能的方法，该方法包括：
利用消息中的一个或多个预定字段，生成第一不确定性减小状态(SRU)和一个或多个第二SRU；
将所述第一SRU中的具有相等概率的一个或多个状态的度量设置为第一预定值；
将不在所述第一SRU中的一个或多个状态的度量设置为对应于最小概率的第二预定值；以及
对所述消息进行译码，同时通过将不属于所述一个或多个第二SRU的一个或多个状态的度量设置为与所述第二预定值相对应的值来消除格形中的无效候选路径。
2.如权利要求1所述的方法，其中，所述第一SRU和所述一个或多个第二SRU分别对应于一个或多个预定字段。
3.如权利要求1所述的方法，其中，生成所述第一SRU和所述一个或多个第二SRU取决于关于所述消息中的具有已知值的一个或多个预定字段的知识。
4.如权利要求3所述的方法，其中，所述消息中的具有已知值的一个或多个预定字段包括通过零填充方法附加到所述消息的附加比特。
5.如权利要求4所述的方法，其中，所述一个或多个预定字段的已知值是不重要的，只要所述译码器预先知道它们即可。
6.如权利要求1所述的方法，其中，所述第一预定值等于零。
7.如权利要求1所述的方法，其中，所述第二预定值等于对数度量计算中的最大负数。
8.一种用于提高格形译码器的性能的方法，该方法包括：
利用消息中的一个或多个预定字段生成第一不确定性减小状态(SRU)和一个或多个第二SRU，它们分别对应于所述一个或多个预定字段；
将所述第一SRU中的一个或多个状态的度量设置为等于零的第一预定值，以使得所述一个或多个状态具有相等的概率；
将不在所述第一SRU中的一个或多个状态的度量设置为第二预定值，该第二预定值对应于最小概率；以及
对所述消息进行译码，同时通过将不属于所述一个或多个第二SRU的一个或多个状态的度量设置为与所述第二预定值相对应的值来消除格形中的无效候选路径。
9.如权利要求8所述的方法，其中，生成所述第一SRU和一个或多个第二SRU取决于关于所述消息中的具有已知值的一个或多个预定字段的知识。
10.如权利要求9所述的方法，其中，所述消息中的具有已知值的一个或多个预定字段包括通过零填充方法附加到所述消息的附加比特。
11.如权利要求10所述的方法，其中，所述一个或多个预定字段的已知值是不重要的，只要所述译码器预先知道它们即可。
12.如权利要求8所述的方法，其中，所述第二预定值等于对数度量计算中的最大负数。
13.一种格形译码器，其包括：
解析器模块，其标识出消息中的一个或多个预定字段；
不确定性减小状态(SRU)模块，其生成第一不确定性减小状态(SRU)和一个或多个第二SRU；以及
译码器模块，其对所述消息进行译码，同时消除格形中的无效候选路径，
其中，所述解析器模块利用关于所述消息的结构的知识标识出具有已知值的一个或多个预定字段，并且所述SRU模块基于所述一个或多个预定字段的值生成所述第一SRU和所述一个或多个第二SRU。
14.如权利要求13所述的格形译码器，其中，所述消息中的一个或多个预定字段包括通过零填充方法附加到所述消息的附加比特。
15.如权利要求13所述的格形译码器，其中，所述第一SRU和所述一个或多个第二SRU分别对应于一个或多个预定字段。
16.如权利要求13所述的格形译码器，其中，所述SRU模块将所述第一SRU中的一个或多个状态的度量设置为等于零的值，以使得所述一个或多个状态具有相等的概率。
17.如权利要求13所述的格形译码器，其中，所述SRU模块将不在所述第一SRU中的一个或多个状态的度量设置为对应于最小概率的值。
18.如权利要求13所述的格形译码器，其中，所述译码器模块通过将不属于所述一个或多个第二SRU的一个或多个状态的度量设置为对应于最小概率的值来消除格形中的无效候选路径，从而对所述消息进行译码。
CN2007800231610A 2006-08-30 2007-03-27 用于提高格形译码器的性能的方法和系统 Expired - Fee Related CN101473544B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US84144606P 2006-08-30 2006-08-30
US60/841,446 2006-08-30
US11/691,013 2007-03-26
US11/691,013 US7512870B2 (en) 2006-08-30 2007-03-26 Method and system for improving the performance of a trellis-based decoder
PCT/US2007/065292 WO2008027613A2 (en) 2006-08-30 2007-03-27 Method and system for improving the performance of a trellis-based decoder

Publications (2)

Publication Number Publication Date
CN101473544A true CN101473544A (zh) 2009-07-01
CN101473544B CN101473544B (zh) 2012-10-10

Family

ID=39136659

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800231610A Expired - Fee Related CN101473544B (zh) 2006-08-30 2007-03-27 用于提高格形译码器的性能的方法和系统

Country Status (4)

Country Link
US (2) US7512870B2 (zh)
EP (1) EP2057740A4 (zh)
CN (1) CN101473544B (zh)
WO (1) WO2008027613A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102404011A (zh) * 2010-09-15 2012-04-04 中兴通讯股份有限公司 维特比解码实现方法及装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090041166A1 (en) * 2007-08-09 2009-02-12 Mbit Wireless, Inc. Method and apparatus to improve information decoding when its characteristics are known a priori
JP4922242B2 (ja) * 2008-06-05 2012-04-25 パナソニック株式会社 符号化装置、符号化方法、及びビタビ復号装置
CN101667840B (zh) * 2009-09-08 2012-12-12 华为技术有限公司 一种咬尾译码方法及装置
US20110119567A1 (en) * 2009-11-16 2011-05-19 Ralink Technology Corporation Signal processing method and communication system using the same
US8995583B2 (en) * 2010-07-30 2015-03-31 Telefonaktiebolaget L M Ericsson (Publ) Decoding technique for tail-biting codes
DE102015115281B4 (de) * 2015-09-10 2019-06-19 Intel IP Corporation Dekodierer und Verfahren zum Dekodieren
US9660845B2 (en) * 2015-10-06 2017-05-23 Huawei Technologies Co., Ltd. System and method for state reduction in trellis equalizers using bounded state enumeration
US9742598B2 (en) * 2015-12-18 2017-08-22 Intel IP Corporation System information convolutional decoding

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432803A (en) * 1992-04-30 1995-07-11 Novatel Communications, Ltd. Maximum likelihood convolutional decoder
US5878098A (en) * 1996-06-27 1999-03-02 Motorola, Inc. Method and apparatus for rate determination in a communication system
US6041390A (en) * 1996-12-23 2000-03-21 International Business Machines Corporation Token mechanism for cache-line replacement within a cache memory having redundant cache lines
US6477208B1 (en) * 1997-10-30 2002-11-05 Comtier Composite trellis system and method
US6141388A (en) * 1998-03-11 2000-10-31 Ericsson Inc. Received signal quality determination method and systems for convolutionally encoded communication channels
US6418549B1 (en) * 1998-10-30 2002-07-09 Merunetworks, Inc. Data transmission using arithmetic coding based continuous error detection
US7277506B1 (en) * 1999-08-09 2007-10-02 Broadcom Corporation Maximum likelihood sequence estimator which computes branch metrics in real time
KR101143695B1 (ko) * 2002-10-30 2012-05-09 에스티 에릭슨 에스에이 트렐리스-기반 수신기와 이를 위한 프로세서 시스템, 방법 및 컴퓨터 판독가능 매체
CN100440878C (zh) * 2004-03-12 2008-12-03 重庆邮电学院 基于循环前缀单载波系统的格形译码解调器及解调方法
US7665007B2 (en) * 2004-06-30 2010-02-16 Seagate Technology, Llc Retrial and reread methods and apparatus for recording channels
US7490284B2 (en) * 2005-02-03 2009-02-10 Broadcom Corporation Meta-Viterbi algorithm for use in communication systems
US7532676B2 (en) * 2005-10-20 2009-05-12 Trellis Phase Communications, Lp Single sideband and quadrature multiplexed continuous phase modulation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102404011A (zh) * 2010-09-15 2012-04-04 中兴通讯股份有限公司 维特比解码实现方法及装置

Also Published As

Publication number Publication date
WO2008027613A2 (en) 2008-03-06
US20080056400A1 (en) 2008-03-06
EP2057740A2 (en) 2009-05-13
US7512870B2 (en) 2009-03-31
EP2057740A4 (en) 2010-05-05
US20090135938A1 (en) 2009-05-28
US8190980B2 (en) 2012-05-29
CN101473544B (zh) 2012-10-10
WO2008027613A3 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
CN101473544B (zh) 用于提高格形译码器的性能的方法和系统
CN101867379B (zh) 一种循环冗余校验辅助的卷积码译码方法
CN107911195B (zh) 一种基于cva的咬尾卷积码信道译码方法
KR100975695B1 (ko) 통신 시스템에서 신호 수신 장치 및 방법
CN109361403A (zh) Ldpc译码方法、ldpc译码器及其存储设备
JP5438150B2 (ja) 通信システムでの復号化のための装置及び方法
KR100853139B1 (ko) 전송 포맷 검출 장치 및 방법
CN102891690B (zh) 一种咬尾卷积码译码方法
CN108471341B (zh) 一种卷积编解码的方法
US8489972B2 (en) Decoding method and decoding device
CN103095311B (zh) 多进制ldpc码的协作译码方法
CN102377438B (zh) 信道译码方法和咬尾卷积译码器
CN103138769B (zh) 一种具有不等错误保护的编码方法
CN100505557C (zh) 基于Viterbi译码的多路并行循环块回溯方法
CN102291198A (zh) 信道译码方法和装置
CN105356893A (zh) 一种尾码可配置的Viterbi解码方法及解码器
CN111713023B (zh) 一种极化码译码方法及译码装置
CN107342775B (zh) 删余卷积码的维特比译码方法
WO2009017834A2 (en) Coordinate-ascent method for linear programming decoding
CN103095392B (zh) 迭代译码方法及其通信装置
CN108616331B (zh) 一种基于lte的无线通信系统解码方法
Liu Convolutional coding & Viterbi algorithm
CN101841340B (zh) 差值上限获取方法及装置、维特比译码方法及装置
CN111614363B (zh) 维特比算法的改进方法和接收装置
CN102282771B (zh) 解码方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: CISCO TECHNOLOGY COMPANY

Free format text: FORMER OWNER: CISCO - NAVINI NETWORKS CO., LTD.

Effective date: 20090814

Owner name: CISCO - NAVINI NETWORKS CO., LTD.

Free format text: FORMER OWNER: CISCO - NAVINI NET CO.,LTD.

Effective date: 20090814

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090814

Address after: California, USA

Applicant after: Cisco Technology, Inc.

Address before: California, USA

Applicant before: CISCO Naweini Network Co.,Ltd.

Effective date of registration: 20090814

Address after: California, USA

Applicant after: CISCO Naweini Network Co.,Ltd.

Address before: Texas, USA

Applicant before: CISCO Naweini network Co.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121010

Termination date: 20210327