CN101512685B - 给低压线路提供过电压保护的集成电路 - Google Patents

给低压线路提供过电压保护的集成电路 Download PDF

Info

Publication number
CN101512685B
CN101512685B CN2006800387959A CN200680038795A CN101512685B CN 101512685 B CN101512685 B CN 101512685B CN 2006800387959 A CN2006800387959 A CN 2006800387959A CN 200680038795 A CN200680038795 A CN 200680038795A CN 101512685 B CN101512685 B CN 101512685B
Authority
CN
China
Prior art keywords
diode
resistance
semiconductor chip
contact
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800387959A
Other languages
English (en)
Other versions
CN101512685A (zh
Inventor
C·A·沃斯
K·C·凯西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Littelfuse Inc
Original Assignee
Littelfuse Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Littelfuse Inc filed Critical Littelfuse Inc
Publication of CN101512685A publication Critical patent/CN101512685A/zh
Application granted granted Critical
Publication of CN101512685B publication Critical patent/CN101512685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

过电压保护电路(10)用于保护低电压、高速度的数字通信线路(尖端，环形)。该电路(10)集成到一个半导体芯片(16)，且包括二极管桥(12)、瞬态电压抑制器(TVS)装置和电阻(R1，R2)，通过电阻(R1，R2)，偏置电压(+5V)可被施加到TVS装置以减少它的电容。

Description

给低压线路提供过电压保护的集成电路
技术领域
本发明通常涉及一种集成电路晶片，并尤其涉及一种给高速线路提供过电压保护的集成电路。 背景技术 
通信线路用来在远程地点之间传输数字和模拟通信信号。由于通讯线路可能会遭受破坏性的电压，如闪电、静电放电、电力线及其他电压，这种线路往往配备向其提供过电压保护的电路。初级过电压保护装置包括气体放电管，其将大电压限制到较小的幅值。次级保护装置包括固态装置，其进一步将破坏性电压，限制到安全电平，以免损害集成电路、半导体装置及其他电气元件。 
半导体类型的过电压保护装置都很适于保护下游通信电路，使其免受可能会损坏或摧毁所述下游电路的浪涌和其他暂态电压的损害。瞬态电压抑制器(TVS)容易获得被用作过电压保护装置。许多半导体器件很适合提供过电压保护用于例如大于一百伏特的电压。在这种集成电路中，提供一个这样数量级的转折或反向击穿电压的掺杂水平是很容易实现的。这些较高转折电压装置一般为两端的四层装置，如Sidactor 
Figure S2006800387959D00011
过电压保护装置，其可从伊利诺伊州的德斯普兰斯城littelfuse公司的teccor品牌获得。其他两端雪崩结装置很适合给低压通信线路提供保护，如以太网线路。 
用于通信线路的过电压保护电路可包括提供过电压保护功能的半导体装置或与其它电路(如桥)结合，用于容纳任一极性过电压的类似装置。当过电压保护装置和相应的电路被用来保护低压、高速通信线路时，保护装置和电路的电容必须非常低。否则，过电压保护装置和相应的电路的电容可以加载通信线路到带宽有限的程度，从而损害线路的传输速度。 
普遍的做法是在单个封装中提供过电压保护装置和电路。如果，举例来说，采用具有二极管桥的TVS装置，那么通常的做法是将该TVS装置连同二极管桥的单独的二极管一起焊接到引线框架，并将这些组件一起密封成一 个封装。有时二极管桥包括两个分开的芯片，因为在P型衬底上构建一组二极管和在单独的N型衬底上构建另一组二极管是比较容易的。 
在一个采用多个组件的典型的集成电路封装中，传统的做法是分别安装组件，并使用将导线结合到组件装置的接触垫或终端的方式在组件之间提供互连。一个或一个以上的组件的接触垫可焊接到金属引线框架的引线。该组装接着经历一个浇铸成型过程，该过程中将液态材料注入到模具中，凝固后就对附着其上的引线框架和组件提供机械保护。 
在许多用户采用数百至数千通信线路的情况下，需要小型的、性价比高的、封装的过电压保护装置。这还可以看出，即需要一个单晶片集成电路，其包括一个过电压保护装置加上一个二极管桥，制造在同一半导体衬底上。存在另一种需要是一个过电压保护集成电路，用于对高速、低电压通信线路提供过电压保护功能。然而，存在另一种需要，即需要一种过电压保护电路，能够向其施加电压偏置来降低过电压保护装置的结电容。 发明内容 
根据本发明的原理和概念，公开了一种集成的过电压保护电路，适于保护低电压、高速通信线路防止免受过电压的损害。该过电压保护电路包含了固态的瞬态电压抑制器，其上施加有偏置电压来降低它的结电容。该过电压保护装置在优选实施例中包括连接到二极管桥的单向TVS装置。 
根据本发明的一个实施例，公开了一种过电压保护电路，其包括阴极连接在一起以形成第一电路结的第一对二极管，以及阳极连接在一起以形成第二电路结的第二对二极管。第一对和第二对二极管限定了桥电路。进一步包括在第一电路结和第二电路结之间连接的过电压保护装置。第一和第二二极管对与过电压保护电路形成在半导体芯片上。 
根据本发明的另一个实施方式，公开了一种过电压保护电路，其包括半导体芯片和形成在该半导体芯片上的第一对二极管。与所述的第一对二极管的每个二极管相关联的阳极接触和阴极接触被设置为，阳极接触形成于该半导体芯片的一侧，阴极接触形成于该半导体芯片的相对侧。第二对二极管形成于该半导体芯片上。阳极接触和阴极接触与第二对二极管的每个二极管相关联。所述第二对二极管的阳极接触形成于半导体芯片的一侧，且第二对二极管的阴极接触形成于该半导体芯片的相对侧。第一对二极管的阳极接触形成于该半导 体芯片的同一侧，且第二对二极管的阳极接触形成于该半导体芯片的相对侧。第一对二极管和第二对二极管连接以形成二极管桥，同时过电压保护装置形成于半导体芯片且连接到该二极管桥。第一电阻和第二电阻形成于该半导体芯片。第一电阻有一个端子连接到过电压保护装置的阴极，以及第一电阻的另一个端子适于连接到外部第一参考电压。第二电阻有一个端子连接到过电压保护装置的阳极，以及第二电阻的另一个终端适于连接到外部第二参考电压。 
仍然根据本发明的另一实施例，公开了一种在半导体衬底上形成过电压保护电路的方法。该方法包括在半导体衬底上形成第一电阻和第二电阻，并在第一和第二电阻上形成重掺杂区域。重掺杂区域适于形成到所述电阻的金属接触。该方法进一步包括在第一电阻的重掺杂区域形成TVS装置的PN结，由此TVS装置连接到第一电阻的第一端子。形成第一电阻的第二端子以电气连接到半导体衬底的接触垫。第二电阻的第一端子连接到TVS装置。二极管桥形成在半导体衬底上，且该TVS装置连接到二极管桥。二极管桥、电阻和TVS装置被密封以形成封装装置。 附图说明 
从以下对本发明的优选和其他实施方式的更具体的描述使得进一步的特性和优点变得明显，如附图所表明的那样，其中在全部视图中相同的附图标记通常是指同样的零件、功能或组件，其中： 
图1用电气原理图的方式说明了本发明的一个实施方式的过电压保护电路； 
图2是根据本发明的封装的过电压保护电路的立体图； 
图3是体现本发明特性的半导体芯片的顶视图； 
图4是图3的集成电路芯片沿线4-4的横截面图； 
图5是图3的集成电路芯片沿线5-5的横截面图； 
图6是图3的集成电路芯片沿线6-6的横截面图； 
图7是图3的集成电路芯片的底视图。 
图8说明了集成电路芯片的底视图，显示出底部接触垫到引线框架构件的连接；以及 
图9说明了集成电路芯片的顶视图，该芯片具有预制件构件互连集成电路的顶部接触垫。 具体实施方式 
现在参考图1，示出了根据本发明优选实施方式的过电压保护电路10的示意图。该过电压保护电路10包括二极管桥12、成瞬态电压抑制器(TVS)形式的过电压保护装置、以及一对电阻R1和R2。二极管桥12包括连接到过电压保护TVS装置的四个二极管D1-D4。该过电压保护电路10可应用于通信线路的尖端和环形电路，以保护它们免受任一极性的过电压可能会导致的损害。在一条线路上的过电压产生的电流安全地输送到另一条线路上，并从连接所述尖端或环形电路的电路重定向。换句话说，如果大于过电压保护TVS装置的反向击穿电压或转折电压的正极性的过电压被应用于尖端线路，那么由此产生的电流将流过正向偏置的二极管D1，反向通过导电过电压保护TVS装置，经过正向偏置的二极管D4，并到达环形线路。由于二极管桥12执行整流功能，所以过电压保护TVS装置仅需要为单向导电装置。 
根据本发明的一个重要特性，过电压保护电路10包括一对用于连接偏置电压源的偏置电阻R1和R2。该偏置电压优选其幅值大于线路常规输送的电压，但低于过电压保护TVS装置的转折电压或反向击穿电压。该偏置电压经由电阻R1和R2被施加到过电压保护TVS装置。偏置电压有效地减小了过电压保护TVS装置的结电容，并允许过电压保护电路10与高速通信线路(如以太网10BaseT、100BaseT或1000BaseT线路)一起运行。众所共知的是当偏置电压加到双极半导体器件时，其结电容被减小。当使用高速以太网通信线路时，偏置电压被视为大约五伏特，因为以太网信号幅值为大约两伏特。该过电压保护电路10的总电容通过将所述二极管D1-D4构建为低电容器件被进一步减少。有了这样的设置，二极管D1和D4或D2和D3的电容，与过电压保护TVS装置的电容串联。这表示通信线路的总电容小于这些二极管的最小电容或过电压保护TVS装置的最小电容。 
根据本发明的又一个重要特性，过电压保护电路10是完全集成到单个的半导体芯片，从而使用较小的封装和更具性价比的封装技术以及使用较少的空间来为通信线路提供过电压保护。在本发明的优选实施方式中，过电压保护电路10视为封装在如图2所示的SO-8封装16中。然而，过电压保护电路10可被封装在许多其它类型和风格的封装中。根据JEDEC标准，所述SO-8封装16是一个低外形的封装，其包括八个接触端子，一个端子被标示为数字18。 包含了过电压保护电路10的集成电路被焊接或其他电结合到具有接触端子18的引线框架，且被密封于合适的密封20中，以为集成电路提供机械保护。在SO-8封装中，接触端子18在封装16的相对侧凸出于密封20外，且被焊接到印刷电路板相应的间隔开的接触垫，或类似物。 
根据本发明的一个实施方式构件的集成电路芯片22在图3中被说明。根据一个实施方式，集成电路芯片22的大小为约120×160密耳，且为10密耳厚。所述过电压保护电路10的各个组件的安置标识在图中。在该过电压保护电路10的组成中，二极管D1-D4被构建在半导体衬底24中，从半导体衬底24的顶面到底面。二极管D1-D4被构建为贯穿半导体衬底24，而非形成表面器件，以提供更高的载流能力。为了输送由过电压(如闪电击中通信线路导致的)所产生的浪涌电流，二极管D1-D4，以及过电压保护TVS装置，可优选能经受住持续时间较短的高达100安培或更高的浪涌电流。 
二极管D1-D4的顶部集成电路接触垫如图3所示，以及芯片22的底部接触垫如图7所示。特别地，二极管D1的顶部金属接触垫被标注为数字26，以及底部金属接触垫被标注为数字28。围绕集成电路芯片22顶部侧接触垫26为玻璃钝化层的唇缘(lip)30。形成于芯片22底部的选定表面的玻璃钝化层也形成了围绕底部接触垫28的唇缘32。图3和图7没有示出，玻璃钝化层覆盖半导体衬底24的P+隔离扩散区域34，其用于将各个组件相互之间电隔离。在衬底24中围绕每个组件的隔离扩散区域34的边缘通过虚线开口示出，如围绕二极管D1的矩形虚线36。隔离扩散区域34的同样的边缘36显示在图7中芯片22的底部。为了达到这一目的，隔离扩散区域34从半导体衬底24的一面延伸至衬底24的另一面。其他二极管D2-D4从半导体衬底24的一面至半导体衬底24的另一面形成，并以类似的形式被隔离和钝化。如下面更详细的说明，二极管D1和D2的阴极形成于半导体衬底24的一面，并且二极管D3和D4的阴极形成于半导体衬底24的相对面。 
贯穿半导体衬底24从半导体衬底24的一面到相对面形成电阻R1和R2。电阻R1和R2的电阻值取决于电阻电流流过的半导体衬底24的横截面积和厚度，以及形成衬底24的半导体材料的电阻率。在优选的实施方式中，每一个电阻的电阻值是一样的，且取值范围约为100-500欧姆*厘米。在优选的实施方式中，电阻的电阻值约为200欧姆。电阻R1和R2使偏置电压源从通信线 路隔离。电阻R1和R2每个都构建为具有顶部和底部金属接触垫。电阻R1包括顶部接触垫38和底部接触垫40。同样，电阻R2包含顶部接触垫42和底部接触垫44。 
该过电压保护TVS装置只有一个顶部接触垫46，其连接到过电压保护TVS装置的阳极。过电压保护TVS装置的阴极是连接到位于集成电路芯片22内部的电阻R1的半导体区域。如下面将更详细的说明，过电压保护TVS装置是两层、双端雪崩结装置，该装置在阳极和阴极区域构建有合适的掺杂水平，以达到约七伏特的反向击穿电压。应该理解的是，根据本发明的原则和概念构建可以使用其它固态过电压保护装置，包括Sidactor装置，以及晶闸管。此外，虽然结合本发明的优选实施方式描述了二极管，但是这种二极管可以为形成在半导体衬底上的其他装置的PN结。 
参考图4的附图，展现了图3中半导体衬底24的沿线4-4的横截面。衬底24的横截面说明了二极管D1和D3的构造。最初的半导体材料选定为50欧姆晶片(未示出)，其在整个晶片上有均匀的N-掺杂。图4显示的半导体衬底24或芯片是形成在晶片上的许多中的一个。 
晶片最初在两侧掩模从而限定出半导体芯片22的区域，其中的P+隔离扩散贯穿芯片22形成。掩模的开口然后受到了沉积，在那里高剂量p型杂质沉积于裸露的半导体材料的表面。该晶片然后经历了高温条件下的长时间扩散驱动过程，使重掺杂的P+杂质从晶片的两侧扩散进入晶片。该P+扩散形成了用于使半导体芯片22上的组件电气隔离的隔离。该扩散驱动过程一直持续到P+杂质被驱入晶片足够远以在晶片的中间相遇并重叠，从而形成沙漏(hourglass)形状。这表现为图4-6中所示的P+扩散区域34。该P+扩散区域34的边缘36(图4)构成了虚线36，如图3所示。P+扩散区域34的边界用虚线示出围绕图3和图7的每个组件。P+扩散区域一直贯穿衬底24延伸，形成了具有N-衬底24的结，并由此提供了组件间的电气隔离，如上所述。 
在半导体衬底24的相对侧进行掩模，因此限定了用于形成重掺杂N+区域(如二极管D1的阴极48和二极管D3的阴极50)的开口。虽然没有示出，二极管D2和D4的阴极的以类似方式并在同一时间形成于半导体衬底24上。二极管D1和D2的阴极形成于半导体衬底24的顶面，并且二极管D3和D4的阴极同时形成于半导体衬底24底面。 
掩模还包括用于形成N+区域52和54的开口，如图5所示。这些重掺杂半导体区域促进电阻R1的金属接触的形成。使用的金属是镍，当然也可使用其他金属。N+区域52及54与其它用于二极管D1-D4的二极管阴极区域48及50在同一时间形成。N型掺杂剂可为磷或任何其他合适的掺杂剂。最后，N+区域56及58形成在半导体衬底24的相对面，用来向电阻R2提供重掺杂界面从而在其上形成金属接触。 
从图5可以看出，过电压保护TVS装置的阴极53形成为区域52的一部分。然而，由于N+区域52形成的比半导体衬底24的其他N+区域更深，所以它首先被掩模，以经历一个过程将N+杂质扩散进入标注为52和53的区域。N+区域52和53在深度上超过其他的N+区域，这是因为过电压保护TVS装置的P+阳极形成在它的一部分中。随后，正如上文所述，当半导体衬底24的其他N+区域形成时，标注为52和53的区域经历了第二次扩散。因此，该区域52和53在半导体衬底24形成的比其它的N+区域更深。 
阴极/接触界面的掩模从晶片的每一侧移除，同时将阳极掩模应用于晶片。这个掩模被蚀刻以界定开口用来形成二极管D1-D4的阳极，以及用来形成过电压保护TVS装置的阳极。二极管D1-D4的阳极形成在轻掺杂N-衬底24中，而TVS的阳极66形成在半导体衬底24的N+区域53中。硼或镓掺杂剂，或其他合适的掺杂剂，可以用来作为P型杂质。选择N型杂质和P型杂质的浓度以实现具有约七伏特的反向击穿电压的结60。扩散过程中，P型掺杂剂是被驱入到掩模开口中，也形成用于二极管D1(图4)的P+区域62和用于二极管D3的P+区域64。虽然没有示出，相应的二极管D2和D4的P+阳极区域被形成。二极管D1和D2的阳极形成在半导体衬底24的同一面，并且二极管D3和D4的阳极形成于半导体衬底24的相对面。除了使用重掺杂的P+杂质形成该二极管阳极，该区域重掺杂的P+表面提供了极好的界面，来形成用于二极管阳极的镍接触。 
图6是图3中半导体衬底24的沿线6-6的横截面视图。二极管D3的横截面与显示在图4中的是一样的，且电阻R2的横截面与显示在图5中的是一样的。如上所述，二极管D3和D4以相同的方式构建，N+阴极50和68形成在半导体衬底24底面，并P+阳极64和70形成在半导体衬底24顶面。 
该晶片然后经历氧化环境，其中半导体材料的表面被氧化，形成氧 化硅。氧化硅被掩模以及蚀刻形成开口，其界定那些即将形成网格或沟槽的的区域。沟槽在晶片的每个芯片22之间以及每个芯片22上形成的各组件之间形成栅格结构。该栅格结构是通过将没有掩模的栅格区域的晶片向下蚀刻到芯片22的半导体材料中形成的。该芯片22被向下蚀刻通过重掺杂P+和N+区域进入轻掺杂N-衬底24。栅格结构在晶片两侧的半导体材料中形成沟槽。沟槽在图4-6的横截面中示出。 
半导体芯片22顶部和底部沟槽的裸露表面然后被玻璃钝化材料钝化。标准铅铝硼硅酸盐玻璃绝缘和钝化材料是优选的。该钝化物密封各半导体区域由沟槽暴露出来的边缘。该钝化物覆盖图4中心顶部沟槽的表面，被标注为数字88，可以理解，所有的顶部和底部沟槽以同一种方式钝化。在钝化过程中，玻璃材料在氧化硅掩模顶角上形成唇缘。唇缘在图4中被参考标记30标示，并在图3和图7中被表示为画有交错阴影线的矩形环。如图5所示，环形玻璃钝化86形成在由TVS装置的P+区域66和N+区域53限定的结的上面。经过玻璃钝化步骤后，氧化硅掩模被合适的蚀刻剂剥去。 
在加工半导体衬底24下一步骤，在半导体芯片22的两个表面形成金属接触。形成于半导体衬底24顶部的顶部金属接触区域在图3中被表示为顶部二极管接触垫26(D1)、72(D2)、74(D3)和78(D4)。电阻R1和R2的顶部接触包括接触垫38(R1)及42(R2)。用于过电压保护TVS装置的顶部接触垫被标示为数字46。形成于半导体衬底24底部的底部金属接触区域在图7中被表示为底部二极管接触垫28(D1)、80(D2)、84(D3)和82(D4)。电阻R1和R2的底部接触包括接触垫40(R1)及44(R2)。不存在用于过电压保护TVS装置的底部金属接触。通过在半导体芯片22的表面上电镀或沉积镍金属，金属接触形成于各个重掺杂P+和N+区域上。镍金属并不黏附于玻璃钝化区域，但只黏附于剩余的界定接触区域的半导体区域。金属被选定为镍材料，并通过常规的半导体加工方法来沉积或电镀。各种金属接触在图4-6中示出。然后晶片围绕每个芯片22被划开和分离，以将晶片分开成独立的半导体芯片22。 
包含了本发明的过电压保护电路10的独立芯片22，被焊接到引线框架构件。金属预制件也附着到芯片22的各个接触垫，以使这些组件相互连接。这由图8和图9示出。起初，焊膏被施加到半导体芯片22的顶部和底部接触垫。 
半导体芯片22的底部如图7所示，并如图8所示附着到引线框架构 件。引线框架构件90焊接到二极管D2和D4各自的底部接触垫80和82，从而使二极管D2的阳极和二极管D4的阴极之间短路。这就是图1中所示的导体98。引线框架构件92附着到电阻R1的底部接触垫40。引线框架构件92限定图1中所示的导体100。引线框架构件94附着到电阻R2的底部接触垫44。该引线框架构件94限定图1中所示的导体102。最后，二极管D1和D3的底部接触垫28和84附着到引线框架构件96。引线框架构件96限定图1中所示的连接二极管D1阳极和二极管D3阴极的导体104。 
引线框架构件的接触端子数目如图8所示，当被封装在SO-8封装中时，将被使用。接触端子1和8中的任一个或两个，可连接到通信线路的尖端线路导体。接触端子4或5中的任一个或两个，可连接到通信线路的环形导体。接触端子6和7中的任一个或两个，可连接到偏置电压源的正端子。最后，接触端子2或3中的一个或两个，可连接到偏置电压源的接地端子。 
形成在图1中示出的电路的半导体芯片22的接触垫间其他的互连使用金属预制件制作，如图9所示。金属预制件附着到半导体芯片22的顶部接触垫。金属预制件106附着到接触垫26(D1)、38(R1)和72(D2)。金属预制件106有效地限定了图1中电路的导体108。金属预制件110附着到顶部接触垫74(D3)、46(TVS)、42(R2)和78(D4)。金属预制件110有效地限定了图1中的导体112。一旦半导体芯片22固定到引线框架构件和金属预制件，组装件将经历回流焊工艺用于焊接顶部和底部接触垫到各自的金属预制件和引线框架构件。然后引线框架的接触端子从引线框架载体切断，并弯曲成为符合SO-8封装的构造。然后将该封装芯片从引线框架载体移除并进行功能测试。 
综上所述，公开了在一个小封装中包含过电压保护电路的一种技术及其相应的集成电路芯片。高载流二极管在半导体衬底的表面之间制造，其中两个二极管阴极形成在一个面，且两个二极管阳极形成于半导体衬底的相对的面。高电流TVS装置形成为表面装置，一个端子连接到金属接触，另一端子在内部连接到偏置电阻。偏置电阻形成掺杂半导体区域，并适于连接到偏置电压源，以减少TVS装置的结电容。整个过电压保护电路集成为单个的半导体芯片，并被封装，以提供具有性价比的过电压保护装置。 
虽然参考具体的电路、半导体构造和封装装置，已经公开了本发明的优选和其他实施方式，但是可以理解的是，在不脱离由附属的权利要求限定的本发明的精神和范围的情况下，由于工程上的选择可做出许多细节上的变化。

Claims (19)

1.一种过电压保护电路，包括：
第一对二极管，它们的阴极连接在一起从而形成第一电路结，以及第二对二极管，它们的阳极连接在一起从而形成第二电路结，所述第一和第二对二极管限定了桥电路；
过电压保护装置，其被连接在所述第一电路结和所述第二电路结之间；
所述第一和第二二极管对和所述过电压保护装置形成在半导体芯片中；以及
形成在所述半导体芯片中的第一电阻和第二电阻，所述第一电阻的一个端子连接到所述过电压保护装置的阴极，且所述第一电阻的另一个端子适于连接到外部第一参考电压，以及所述第二电阻的一个端子连接到所述过电压保护装置的阳极，且所述第二电阻的另一个端子适于连接到外部第二参考电压。
2.权利要求1的过电压保护电路，其中，所述第一对二极管每个都有形成在半导体芯片一侧的阳极，和各自的形成在半导体芯片相对侧的阴极。
3.权利要求2的过电压保护电路，其中，所述第二对二极管每个都有形成在半导体芯片一侧的阳极，和各自的形成在半导体芯片相对侧的阴极。
4.权利要求3的过电压保护电路，其中，所述第一对二极管各自的阴极形成在半导体芯片的同一侧，而第二对二极管各自的阴极形成在半导体芯片的相对侧。
5.权利要求1的过电压保护电路，其中，所述电阻的每一个具有在100-500欧姆的范围内的电阻值。
6.权利要求1的过电压保护电路，其中，所述第一电阻和所述第二电阻从所述半导体芯片的一个面延伸到所述半导体芯片的相对面。
7.权利要求6的过电压保护电路，其中，所述第一和第二电阻的电阻值包括所述半导体芯片的衬底的体电阻值。
8.权利要求1的过电压保护电路，其中，所述过电压保护装置为双端雪崩装置。
9.权利要求8的过电压保护电路，其中，所述雪崩装置是PN结，其被掺杂以提供七伏特的击穿电压。
10.权利要求1的过电压保护电路，其中，所述电路包括用于连接到电压源的接触垫、用于接地的接触垫、用于连接到通信线路尖端导体的接触垫以及用于连接到通信线路环形导体的接触垫。
11.权利要求1的过电压保护电路，进一步包括引线框架，所述半导体芯片的一侧结合到该引线框架，以及多个预制件，用于把所述半导体芯片相对侧上的各个半导体区域短接到一起。
12.权利要求11的过电压保护电路，进一步包括密封，其用于密封所述半导体芯片和所述预制件以及所述引线框架的至少一部分。
13.一种过电压保护电路，包括：
半导体芯片；
形成在所述半导体芯片中的第一对二极管；
与所述第一对二极管的每个二极管相关联的阳极接触和阴极接触，所述阳极接触形成于所述半导体芯片的一侧，并且所述阴极接触形成于所述半导体芯片的相对侧；
形成在所述半导体芯片中的第二对二极管；
与所述第二对二极管的每个二极管相关联的阳极接触和阴极接触，所述第二对二极管的所述阳极接触形成于所述半导体芯片的一侧，并且所述第二对二极管的所述阴极接触形成于所述半导体芯片的相对侧；
所述第一对二极管的阳极接触形成于所述半导体芯片的同一侧，并且所述第二对二极管的阳极接触形成于所述半导体芯片的相对侧；
所述第一对二极管和所述第二对二极管连接以形成二极管桥，以及形成在所述半导体芯片中并且连接到所述二极管桥的过电压保护装置；以及
形成在所述半导体芯片中的第一电阻和第二电阻，所述第一电阻的一个端子连接到所述过电压保护装置的阴极，且所述第一电阻的另一个端子适于连接到外部第一参考电压，以及所述第二电阻的一个端子连接到所述过电压保护装置的阳极，且所述第二电阻的另一个端子适于连接到外部第二参考电压。
14.一种在半导体衬底中形成过电压保护电路的方法，包括步骤：
在半导体衬底中形成第一电阻和第二电阻，并在所述第一和第二电阻中形成重掺杂区域，所述重掺杂区域适于形成到所述电阻的金属接触；
在所述第一电阻的一个重掺杂区域形成TVS装置的PN结，由此所述TVS装置连接到所述第一电阻的第一端子；
形成所述第一电阻的第二端子，以电连接到所述半导体衬底的接触垫；
连接所述第二电阻的第二端子到所述TVS装置；
在所述半导体衬底中形成二极管桥，且连接所述TVS装置到所述二极管桥；以及
密封该二极管桥、电阻和TVS装置，以形成封装装置。
15.权利要求14的方法，进一步包括形成桥的二极管，使每个二极管的阴极形成在该半导体衬底的一个面，以及每个二极管的阳极形成在该半导体衬底的相对面。
16.权利要求14的方法，进一步包括从所述半导体衬底的一个面到所述半导体衬底的相对面形成每个所述第一和第二电阻。
17.权利要求14的方法，进一步包括形成所述封装装置的四个不同的接触端子。
18.权利要求14的方法，进一步包括形成所述TVS装置，其阴极和阳极形成于所述半导体衬底的同一面。
19.权利要求14的方法，进一步包括形成所述第二电阻的第二端子，以便电气连接到所述半导体衬底的接触垫。
CN2006800387959A 2005-10-19 2006-10-19 给低压线路提供过电压保护的集成电路 Active CN101512685B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/254,164 2005-10-19
US11/254,164 US7489488B2 (en) 2005-10-19 2005-10-19 Integrated circuit providing overvoltage protection for low voltage lines
PCT/US2006/040812 WO2007047807A2 (en) 2005-10-19 2006-10-19 Integrated circuit providing overvoltage protection for low voltage lines

Publications (2)

Publication Number Publication Date
CN101512685A CN101512685A (zh) 2009-08-19
CN101512685B true CN101512685B (zh) 2011-11-16

Family

ID=37947917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800387959A Active CN101512685B (zh) 2005-10-19 2006-10-19 给低压线路提供过电压保护的集成电路

Country Status (6)

Country Link
US (1) US7489488B2 (zh)
JP (1) JP5249768B2 (zh)
CN (1) CN101512685B (zh)
DE (1) DE112006002915B4 (zh)
TW (1) TWI446672B (zh)
WO (1) WO2007047807A2 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7773733B2 (en) * 2005-06-23 2010-08-10 Agere Systems Inc. Single-transformer digital isolation barrier
US8064179B2 (en) * 2006-09-05 2011-11-22 Silicon Laboratories Inc. Integrated circuit including a switching regulator design for power over Ethernet devices
US7859814B2 (en) * 2006-10-19 2010-12-28 Littelfuse, Inc. Linear low capacitance overvoltage protection circuit using a blocking diode
TWI398944B (zh) * 2007-11-01 2013-06-11 Alpha & Omega Semiconductor 設有位能障式稽納二極體之低壓暫態電壓抑制器
US7907381B2 (en) * 2008-03-12 2011-03-15 Zarlink Semiconductor (Us) Inc. Protection circuit for a subscriber line interface circuit
US20100025809A1 (en) * 2008-07-30 2010-02-04 Trion Technology, Inc. Integrated Circuit and Method of Forming Sealed Trench Junction Termination
US8163624B2 (en) * 2008-07-30 2012-04-24 Bowman Ronald R Discrete semiconductor device and method of forming sealed trench junction termination
US8125056B2 (en) 2009-09-23 2012-02-28 Vishay General Semiconductor, Llc Double trench rectifier
CN101714759A (zh) * 2009-11-11 2010-05-26 上海长园维安微电子有限公司 低电容双向esd保护器件及其制备方法
CN102072986A (zh) * 2010-12-30 2011-05-25 宁波三星电气股份有限公司 485通信电路
US8982523B2 (en) * 2011-02-25 2015-03-17 Cambium Networks, Ltd Bias voltage circuit for biasing a transient suppression device and apparatus using same
JP5851916B2 (ja) 2012-04-05 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置
US10074642B2 (en) 2012-07-05 2018-09-11 Littelfuse, Inc. Crowbar device for voltage transient circuit protection
JP5796692B2 (ja) 2013-02-28 2015-10-21 株式会社村田製作所 Ｅｓｄ保護デバイス
CN205508776U (zh) 2013-02-28 2016-08-24 株式会社村田制作所 半导体装置
JPWO2014132938A1 (ja) 2013-02-28 2017-02-02 株式会社村田製作所 半導体装置およびｅｓｄ保護デバイス
WO2014162795A1 (ja) 2013-04-05 2014-10-09 株式会社村田製作所 Ｅｓｄ保護デバイス
CN104051446B (zh) * 2014-06-25 2017-06-23 浙江美晶科技有限公司 一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或esd放电抑制方法
US20190291204A1 (en) * 2018-03-20 2019-09-26 Texas Instruments Incorporated Ribbon wire bond
CA3193018A1 (en) 2020-09-18 2022-03-24 Arris Enterprises Llc Quad tvs protection circuit for an electronic dsl component
CN112151601A (zh) * 2020-11-24 2020-12-29 浙江里阳半导体有限公司 半导体器件及其制造方法
TWI807594B (zh) * 2022-01-18 2023-07-01 啟碁科技股份有限公司 雷擊保護電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631797A (en) * 1995-07-24 1997-05-20 Lucent Technologies Inc. Overvoltage protector
US6628497B1 (en) * 2000-09-07 2003-09-30 Corning Cable Systems Llc Overvoltage protector bridge circuit
US6713818B2 (en) * 2002-05-24 2004-03-30 Nec Electronics Corporation Electrostatic discharge protection device
CN1659704A (zh) * 2002-06-11 2005-08-24 皇家飞利浦电子股份有限公司 包括具有esd保护电路的集成电路的数据载体

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609512A (en) * 1968-11-08 1971-09-28 Leach Corp Apparatus for controlling power to a load by sensing overload conditions
US3619739A (en) * 1969-01-16 1971-11-09 Signetics Corp Bulk resistor and integrated circuit using the same
US3978514A (en) 1969-07-18 1976-08-31 Hitachi, Ltd. Diode-integrated high speed thyristor
US3982268A (en) 1973-10-30 1976-09-21 General Electric Company Deep diode lead throughs
JPS6097659A (ja) * 1983-11-01 1985-05-31 Matsushita Electronics Corp 半導体集積回路
US4612564A (en) * 1984-06-04 1986-09-16 At&T Bell Laboratories Plastic integrated circuit package
US5008602A (en) * 1989-05-19 1991-04-16 Hughes Aircraft Company Signal generator for use in industrial positioning systems
DE59108436D1 (de) * 1991-10-22 1997-02-06 Itt Ind Gmbh Deutsche Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen
FR2683947B1 (fr) * 1991-11-18 1994-02-18 Sgs Thomson Microelectronics Sa Diode de protection monolithique basse tension a faible capacite.
US5422947A (en) * 1993-02-23 1995-06-06 Design Tech International Inc. Telephone in-use indicator
FR2708145B1 (fr) * 1993-07-21 1995-10-06 Sgs Thomson Microelectronics Composant monolithique comprenant une diode de protection en parallèle avec une pluralité de paires de diodes en série.
US5539820A (en) * 1994-10-06 1996-07-23 Northern Telecom Limited Protection of active telephone line interface circuits
FR2729008B1 (fr) * 1994-12-30 1997-03-21 Sgs Thomson Microelectronics Circuit integre de puissance
US5851857A (en) * 1996-09-04 1998-12-22 Ixys Corporation High voltage power MOS device
US6195245B1 (en) * 1998-05-29 2001-02-27 Porta Systems Corp. Low capacitance surge protector for high speed data transmission
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
US6580789B1 (en) * 2000-01-18 2003-06-17 Immix Telecom, Inc. Automated prefix dialing system
DE10004872C1 (de) * 2000-02-04 2001-06-28 Infineon Technologies Ag MOS-Feldeffekttransistoranordnung und Verfahren zur Herstellung
US6876742B1 (en) * 2000-09-29 2005-04-05 Silicon Laboratories, Inc. High-voltage protection circuitry in a data access arrangement
WO2003041170A1 (fr) * 2001-11-07 2003-05-15 Shindengen Electric Manufacturing Co., Ltd. Dispositif semi-conducteur de protection contre la surtension
US20040070050A1 (en) * 2002-10-10 2004-04-15 Taiwan Semiconductor Manufacturing Company Structures of vertical resistors and FETs as controlled by electrical field penetration and a band-gap voltage reference using vertical FETs operating in accumulation through the field penetration effect
US7266195B1 (en) * 2003-03-04 2007-09-04 Silicon Laboratories Inc. Surge clamp protection circuit
TWI225291B (en) * 2003-03-25 2004-12-11 Advanced Semiconductor Eng Multi-chips module and manufacturing method thereof
US6954347B1 (en) * 2003-09-25 2005-10-11 Tii Network Technologies, Inc. Overvoltage and overcurrent protection system
US20060181833A1 (en) * 2005-02-17 2006-08-17 Brown Kenneth J Surge protection circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631797A (en) * 1995-07-24 1997-05-20 Lucent Technologies Inc. Overvoltage protector
US6628497B1 (en) * 2000-09-07 2003-09-30 Corning Cable Systems Llc Overvoltage protector bridge circuit
US6713818B2 (en) * 2002-05-24 2004-03-30 Nec Electronics Corporation Electrostatic discharge protection device
CN1659704A (zh) * 2002-06-11 2005-08-24 皇家飞利浦电子股份有限公司 包括具有esd保护电路的集成电路的数据载体

Also Published As

Publication number Publication date
TWI446672B (zh) 2014-07-21
DE112006002915T5 (de) 2008-10-02
JP5249768B2 (ja) 2013-07-31
DE112006002915B4 (de) 2020-06-18
US20070086129A1 (en) 2007-04-19
WO2007047807A2 (en) 2007-04-26
CN101512685A (zh) 2009-08-19
US7489488B2 (en) 2009-02-10
WO2007047807A3 (en) 2009-05-07
JP2009515323A (ja) 2009-04-09
TW200733510A (en) 2007-09-01

Similar Documents

Publication Publication Date Title
CN101512685B (zh) 给低压线路提供过电压保护的集成电路
JP4369230B2 (ja) サージ防護半導体装置
US7638816B2 (en) Epitaxial surge protection device
KR970009101B1 (ko) 정전기(esd) 보호회로의 제조 방법
US8982524B2 (en) Low forward voltage drop transient voltage suppressor and method of fabricating
US7943959B2 (en) Low capacitance semiconductor device
US6448589B1 (en) Single side contacts for a semiconductor device
JP2004055796A (ja) 半導体装置
US20020134991A1 (en) Semiconductor device for low voltage protection with low capacitance
US6384453B1 (en) High withstand voltage diode and method for manufacturing same
US7968907B2 (en) Low capacitance over-voltage protection thyristor device
JP2003282865A (ja) サイリスタ
JP2006186354A (ja) ジェナーダイオード、その製造方法及びパッケージング方法
JP4907341B2 (ja) サイリスタ
JP2003110119A (ja) 静電サージ保護用素子
JP5371165B2 (ja) 双方向型二端子サイリスタ
JPS6335112B2 (zh)
KR20040086084A (ko) 반도체 장치 및 그 제조 방법
JPH05275687A (ja) プレ−ナ型二端子双方向性サイリスタ
JPWO2003041236A1 (ja) サージ防護半導体装置
KR19980025733A (ko) 고내압특성을 갖는 집적회로 보호 소자
JPS61125164A (ja) Ｍｏｓ型半導体装置
JP2003110120A (ja) 静電サージ保護用素子
JPS61287158A (ja) 半導体入力保護装置
KR19980015398A (ko) 애노드 공통 병렬 사이리스터 및 사이리스터 모듈 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant