CN101536182A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101536182A
CN101536182A CNA2007800409609A CN200780040960A CN101536182A CN 101536182 A CN101536182 A CN 101536182A CN A2007800409609 A CNA2007800409609 A CN A2007800409609A CN 200780040960 A CN200780040960 A CN 200780040960A CN 101536182 A CN101536182 A CN 101536182A
Authority
CN
China
Prior art keywords
heat sink
semiconductor element
sink portion
thermal conductivity
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800409609A
Other languages
English (en)
Other versions
CN101536182B (zh
Inventor
黑田尚孝
分岛彰男
田能村昌宏
宫本广信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101536182A publication Critical patent/CN101536182A/zh
Application granted granted Critical
Publication of CN101536182B publication Critical patent/CN101536182B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

一种半导体器件，包括：半导体元件(20)，其具有矩形的二维几何形状且用作热源；以及热沉部(25)，其使得半导体元件(20)安装于其上，其中，所述热导率的方向分量当中的关系为：Kzz≥Kyy＞Kxx，在X、Y和X方向中的热沉部(25)的三维热导率的方向分量规定为Kxx、Kyy和Kzz，并且半导体元件(20)的长边方向定义为X方向，其短边方向定义为Y方向，且厚度方向定义为Z方向。

Description

半导体器件
技术领域
本发明涉及一种半导体器件，尤其涉及一种在移动电话基站、卫星通讯、雷达等中使用的高输出功率放大器、高输出激光二极管、发光二极管等。
背景技术
使用诸如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)等的半导体的高输出功率放大器广泛地应用于移动电话基站的功率放大器或在人造卫星等中安装的功率放大器。在这些应用中放大器需要超过100W的较高的输出功率。另一方面，这些放大器需要小型化，导致增加的输出功率密度。当输出功率密度被显著增加时，构成放大器的场效应晶体管(FET)的沟道温度会显著增加，导致对FET的长期可靠性产生不利影响。为了防止可靠性由于温度升高而导致的这种退化，具有形成在其上的场效应晶体管且用作热源的芯片被安装在散热片上，并且上述散热片通常由具有更好的热导率的金属材料制成。一般地，使用铜(Cu)作为具有低成本和更好热导率的金属材料，并且由于Cu的线性热膨胀系数是例如硅、砷化镓等的半导体基板的热膨胀系数的3到6倍，所以在装配操作中在半导体基板上方施加了热应力，造成可靠性退化的问题。为了解决这种问题，将具有较低线性热膨胀系数的材料，例如钨(W)、钼(Mo)等加入铜中，或者使用Cu层压结构以控制该线性热膨胀系数更接近于半导体基板的线性热膨胀系数。这使得相对高的热导率与更接近于半导体基板的线性热膨胀系数的线性热膨胀系数相兼容。
由于采用例如GaAs等的化合物半导体的高输出功率激光二极管、发光二极管的自加热导致接合温度的增加会不利地影响器件的可靠性，所以也可以以类似的方式在散热片上安装该芯片用于释放热量。在这种情况下，为了提供较高热导率与较低热应力的更好平衡，还使用了诸如氮化铝(AlN)的此类型的材料。
然而，近年来，在高功率放大器，诸如用于如上所述的移动电话基站的功率放大器中增加了对小型化和更高功率的需求，从而使用诸如CuW、CuMo等的散热片材料不能提供用于确保FET足够高可靠性的足够的沟道温度(保证温度(warranty temperature)：例如，对于GaAs或Si大约是120到150摄氏度)。尽管为了解决这个问题需要进一步减小半导体器件的热阻，但当使用诸如高功率放大器的大尺寸半导体元件时，封装的热阻组分大于半导体元件的热阻组分，因此需要减小封装的热阻组分，以便于减小整个系统的热阻。另外，希望增加高功率激光二极管或发光二极管的功率，从而需要减小散热片的热阻。
同时，为了获得高功率放大器中使用的诸如CuW或MoCu的传统金属散热片材料的进一步减小的热阻，需要提供增加的具有更大热导率的Cu组分的比率，但由于Cu具有比17ppm/K更高的热膨胀系数，所以Cu组分的这种增加比率会导致散热片材料的热膨胀系数的增加。这会增加散热片和半导体基板之间的热膨胀系数的差，并且在装配操作期间温度的增加会加大施加到半导体元件上的热应力，引起可靠性退化的问题。在上述原因中，当保持足够小的热应力时，使用金属散热片会产生进一步增加热导率的难题。为了提供这些问题的解决方案，日本专利特开No.2005-200,239、日本专利特开No.H 10-233,475和日本专利特开No.H 10-107,190中公开了使用具有更高热导率的石墨材料或碳基复合材料来作为散热片材料的实例。这些提案实现了相对更高热导率与更低热应力的更好兼容性。
[专利文献1]日本专利特开No.2005-200,239，
[专利文献2]日本专利特开No.H10-233,475，
[专利文献3]日本专利特开No.H10-107,190
发明内容
[本发明解决的问题]
然而，上述材料表现出热导率的各向异性，并且存在较高热导率的方向，另一方面，也存在较低热导率的方向。因此，由于用作热源的半导体元件的几何形状和/或这种半导体元件的排列方向，所担心的是热释放能力不能改进和保持在与传统金属散热片或AlN的热释放能力相等或者退化的水平。因此，关于用作具有热沉部的热源的半导体元件的相对方向，必须采用新的热释放设计观念，其不同于用于与传统金属材料一样具有各向同性热导率的散热片的设计观念。另外，即使确定了半导体元件的方向，平面(二维空间方向)的相对方向还是不够的，必须确定三维空间相对方向。
基于上述情况得到了本发明，且本发明的目的在于提供一种通过定义半导体元件的三维相对方向而具有增加的热释放能力和提高的可靠性的半导体器件，其中，所述半导体元件具有矩形二维几何形状并用作具有散热片的热源。
[解决问题的方法]
根据本发明的一个方面，提供一种半导体器件，包括：半导体元件，所述半导体元件具有矩形二维几何形状并且用作热源；以及热沉部，所述热沉部具有上述半导体元件安装在其上面，其中在X、Y和Z方向中的表示上述热沉部的热导率的最小方向分量的方向平行于除了Z方向之外的方向，上述半导体元件的长边方向定义为X方向，其短边方向定义为Y方向和厚度方向定义为Z方向。
在本发明的上述方面中，在X、Y和Z方向中的表示上述热沉部的热导率的最小方向分量的方向可平行于X方向。
在本发明的上述方面中，上述热导率的方向分量之间的关系是：Kzz≥Kyy>Kxx，其中在X、Y和Z方向中的上述热沉部的三维热导率的方向分量规定为Kxx、Kyy和Kzz。
在本发明的上述方面中，上述热沉部可以包括至少在它的正面和背面的金属层。
在本发明的上述方面中，接合层可以包括在上述金属层和上述热沉部之间的界面中。
在本发明的上述方面中，包括多个上述半导体元件，并且上述半导体元件沿上述半导体元件的长边方向串联排列。
在本发明的上述方面中，在X、Y和Z方向中的上述热沉部的上述热导率的至少两个方向分量可以等于或高于600W/mK，上述热沉部具有各向异性的热导率。
下面将参考图18和图19来描述与使用具有各向同性热导率的材料的金属封装的热阻相比，本发明的具有这种结构的半导体器件的热阻减小。
图18是具有半导体元件的半导体器件，以及通过利用这种器件执行经由有限元法的热模拟的示意性透视图，其中，所述半导体元件是安装在封装上的氮化镓基FET。附图中不存在除了需要进行模拟的分量之外的分量。在图18中，80表示半导体元件(GaNFET/SiC基板)，81表示热量产生区域，82表示AuSn焊料，83表示热沉部，84表示Cu箔(金属层)以及85表示接合层。半导体元件80具有矩形二维几何形状，并用作热源。半导体元件80的长边方向被定义为X方向，其短边方向被定义为Y方向，并且厚度方向被定义为Z方向。关于如图18所示的半导体器件，当改变具有各向异性热导率的热沉部的方向时，通过使用经由有限元法的热模拟进行计算，以便知道热源(器件的有源区)和散热片背面中的温度升高是如何改变的。
模拟的条件如下。在该模拟中，使用具有半导体元件80的半导体器件，所述半导体元件80包括形成在SiC基板上的氮化镓基FET，其安装在封装上，所述封装包括热沉部83，所述热沉部83具有在其正面和背面形成的铜(Cu)箔84。热沉部83是注入铜(Cu)的碳基复合材料。具有30W/mK热导率的接合层85布置在铜(Cu)箔84和热沉部83之间的界面中。将100W的功耗提供给这种半导体器件的产生热量的区域81(器件的有源区)，以使封装的背面温度固定在25摄氏度。这对应于在封装(Z方向)背面的下面布置下一级散热片的位置。
在X、Y和Z方向中的热沉部83的碳基复合材料的热导率的方向分量分别为540W/mK、450W/mK和140W/mK。在热模拟中，当在X、Y和Z方向中选择热沉部83的碳基复合材料的热导率的方向分量的组时，计算各个有源区81的平均温度增加(图19)。
图19是示出热模拟结果的图。从图19可以得知，当在X、Y和Z方向中选择的热导率的方向分量中的最小分量(140W/mK)与Z方向一致时，温度增加几乎等于由金属(CuMo)构成的传统散热片。相反，还可以得知，当在X、Y和Z方向中选择的热导率的方向分量中的最小分量与除了Z方向之外的方向一致时，可以得到比由金属(CuMo)构成的传统散热片小30摄氏度或更多的可观的温度。另外，还可以得知，与最小分量朝向与沿着器件有源区81的短边(较短边方向)平行的方向一致的Y轴的情况相比，在实现较大的温度降低的X、Y和Z方向中的热导率的方向分量的组中，当在X、Y和Z方向中的热导率的方向分量中的最小分量朝向与沿着器件有源区81的长边(较长边方向)平行的方向一致的X轴时，则会进一步减小温度的升高。
其次，为了适当检验该模拟，在X、Y和Z方向中对热导率的方向分量的组进行实验制造和评估，该组在本模拟中实现了温度升高的最高减小，更具体地，是对于方向分量在X方向上为450W/mK，在Y方向上为140W/mK，和Z方向上为540W/mK的组。与模拟类似，散热片结构由碳基复合材料组成，所述碳基复合材料具有经由接合层的在其正面和背面中的Cu箔。由本模拟的结果得知，与使用由金属(CuMo)构成的传统散热片的器件相比，本发明的半导体器件的温度升高减小了大约30％。通过实验制造本发明的实际半导体器件和测量有源区正面的温度和散热片背面的温度来评估温度的增加，并且与传统金属散热片相比，减小了大约20％。
从上述模拟和测量结果可以看出，在本发明的半导体器件中，在热导率的方向分量中的相对较高的分量朝向Z方向，沿着该方向布置用于整个系统的热沉部，从而可以实现有效的热释放，使半导体器件的热阻减小。更优选地，热导率的最小方向分量朝向热源的长边方向(X方向)，以便热量能够从提供更好热释放效能的热源的长边而更有效地释放，从而进一步减小热阻。
根据本发明的另一方面，提供一种半导体器件，包括：半导体元件，所述半导体元件具有矩形二维几何形状并用作热源；第一热沉部，所述第一热沉部具有半导体元件安装在其上面，所述第一热沉部安装在半导体元件的正下方；以及第二热沉部，所述第二热沉部连接到第一热沉部的周边，其中，第一热沉部的热导率的方向分量中的关系是K1zz≥K1yy>K1xx或者K1yy≥K1zz>K1xx，半导体元件的长边方向定义为X方向，其短边方向定义为Y方向，并且厚度方向定义为Z方向，并且在X、Y和Z方向中第一热沉部的热导率的方向分量规定为K1xx、K1yy和K1zz，以及其中第二热沉部的热导率的方向分量中的关系是K2yy≥K2xx>K2zz，在X、Y和Z方向中第二热沉部的热导率的方向分量规定为K2xx、K2yy和K2zz。
在本发明的上述方面中，热沉部可以包括至少在它的正面和背面中的金属层。
在本发明的上述方面中，接合层可以包括在金属层和热沉部之间的界面中。
在本发明的上述方面中，可以包括多个半导体元件，且其中半导体元件可以沿着半导体元件的长边方向串联排列。
在本发明的上述方面中，在X、Y和Z方向中热沉部的热导率的至少两个方向分量可以等于或高于600W/mK，热沉部具有各向异性的热导率。
在半导体元件正下方的区域中允许有效地向Z方向释放热量。另一方面，在第二热沉部中，用于提供热导率的较高方向分量的方向朝向X和Y方向。因此，在第二热沉部中热量能够在X-Y平面广泛扩散以实现热释放。用于通过热沉部热释放的这两个有利作用减小了整个半导体器件的热阻。
根据本发明的另一方面，提供一种半导体器件，包括：半导体元件，所述半导体元件具有矩形二维几何形状并用作热源；第一热沉部，所述第一热沉部具有半导体元件安装在其上面；以及第二热沉部，所述第二热沉部连接到具有半导体元件的第一热沉部的相反侧，其中，热导率的方向分量中的关系是：K1yy≥K1xx>K1zz，在X、Y和Z方向中热沉部的三维热导率的方向分量规定为Kxx、Kyy和Kzz，以及其中第二热沉部的热导率的方向分量中的关系是：K2zz≥K2yy>K2xx或者K2yy≥K2zz>K2xx，在X、Y和Z方向中第二热沉部的热导率的方向分量规定为K2xx、K2yy和K2zz。
在本发明的上述方面中，热沉部可以包括至少在它的正面和背面中的金属层。
在本发明的上述方面中，接合层可以包括在金属层和热沉部之间的界面中。
在本发明的上述方面中，可以包括多个半导体元件，且半导体元件可以沿着半导体元件的长边方向串联排列。
在本发明的上述方面中，在X、Y和Z方向中热沉部的热导率的至少两个方向分量可以等于或高于600W/mK，该热沉部具有各向异性的热导率。
这使得在第一热沉部中获得了更大的散热效果。而且，第一热沉部厚度的减小会抑制热阻的增加。而且，在第二热沉部中，由于沿着Z方向的较大的热导率，使得以提高的效率来通过第一热沉部释放热量传播(heat spread)。在上述组合中，通过第一层的热量传播和通过第二层的向Z方向较高热导率的这种组合的有利效果实现了整个半导体器件的热阻减小。
根据本发明的另一方面，提供一种半导体器件，包括：半导体元件，所述半导体元件具有矩形二维几何形状并用作热源；第一热沉部，所述第一热沉部具有半导体元件安装在其上；以及第二热沉部，所述第二热沉部连接到具有半导体元件的第一热沉部的相反侧，其中第一热沉部的热导率的方向分量中的关系是K1yy≥K1xx>K1zz，半导体元件的长边方向定义为X方向，其短边方向定义为Y方向，并且厚度方向定义为Z方向，并且在X、Y和Z方向中第一热沉部的热导率的方向分量规定为K1xx、K1yy和K1zz，并且其中第二热沉部由等于或高于300W/mK的具有各向同性热导率的材料组成。
在本发明的上述方面中，半导体器件可以包括在其表面侧中的具有热沉部的半导体元件安装在其上的金属层。
本发明的上述方面中，接合层可以包括在金属层和热沉部之间的界面中。
在本发明的上述方面中，可以包括多个半导体元件，且半导体元件可以沿着半导体元件的长边方向串联排列。
在本发明的上述方面中，在X、Y和Z方向上热沉部的热导率的至少两个方向分量可以等于或高于600W/mK，该热沉部具有各向异性的热导率。
这使得在第一热沉部中会获得更大的热量传播效果。
而且，第一热沉部厚度的减小抑制了热阻的增加。
在上述组合中，通过第一层的热量传播和通过第二层中具有较高热导率的热沉部的这种组合的有利效果实现了整个半导体器件的热阻减小。
[本发明的优势]
根据本发明，通过定义半导体元件的三维相对方向可以实现具有增强的热释放能力和提高的可靠性的半导体器件，其中，所述半导体元件具有矩形二维几何形状并用作具有散热片的热源。
附图说明
结合附图，从某些优选实施例的以下描述，本发明的上述和其他目的、特征和优点将变得更明显，其中：
图1是示意性透视图，示出了根据本发明的第一实施例的包括半导体元件的半导体器件，所述半导体元件具有矩形二维几何形状并用作热源，并且安装在包括散热片的封装上；
图2是截面图，示出了根据本发明的第一实施例的包括半导体元件的半导体器件，所述半导体元件具有矩形二维几何形状并用作热源，并且安装在包括散热片的封装上；
图3是截面图，示出了根据本发明的第一实施例的包括半导体元件的半导体器件，所述半导体元件具有矩形二维几何形状并用作热源，并且安装在包括散热片的封装上；
图4是示意性透视图，示出了根据本发明的第二实施例的包括半导体元件的半导体器件，所述半导体元件具有矩形二维几何形状并用作热源，并且安装在包括散热片的封装上；
图5是截面图，示出了根据本发明的第二实施例的包括半导体元件的半导体器件，所述半导体元件具有矩形二维几何形状并用作热源，并且安装在包括散热片的封装上；
图6是截面图，示出了根据本发明的第二实施例的包括半导体元件的半导体器件，所述半导体元件具有矩形二维几何形状并用作热源，并且安装在包括散热片的封装上；
图7是示意性透视图，示出了根据本发明的第三实施例的包括半导体元件的半导体器件，所述半导体元件具有矩形二维几何形状并用作热源，并且安装在包括散热片的封装上；
图8是截面图，示出了根据本发明的第三实施例的包括半导体元件的半导体器件，所述半导体元件具有矩形二维几何形状并用作热源，并且安装在包括散热片的封装上；
图9是截面图，示出了根据本发明的第三实施例的包括半导体元件的半导体器件，所述半导体元件具有矩形二维几何形状并用作热源，并且安装在包括散热片的封装上；
图10是示意性透视图，示出了根据本发明的第四实施例的包括半导体元件的半导体器件，所述半导体元件具有矩形二维几何形状并用作热源，并且安装在包括散热片的封装上；
图11是截面图，示出了根据本发明的第四实施例的包括半导体元件的半导体器件，所述半导体元件具有矩形二维几何形状并用作热源，并且安装在包括散热片的封装上；
图12是截面图，示出了根据本发明的第四实施例的包括半导体元件的半导体器件，所述半导体元件具有矩形二维几何形状并用作热源，并且安装在包括散热片的封装上；
图13是示意性透视图，示出了根据本发明的第五实施例的包括半导体元件的半导体器件，所述半导体元件具有矩形二维几何形状并用作热源，并且安装在包括散热片的封装上；
图14是截面图，示出了根据本发明的第五实施例的包括半导体元件的半导体器件，所述半导体元件具有矩形二维几何形状并用作热源，并且安装在包括散热片的封装上；
图15是截面图，示出了根据本发明的第五实施例的包括半导体元件的半导体器件，所述半导体元件具有矩形二维几何形状并用作热源，并且安装在包括散热片的封装上；
图16是示意性透视图，示出了根据本发明的第六实施例的包括半导体元件的半导体器件，所述半导体元件具有矩形二维几何形状并用作热源，并且安装在包括散热片的封装上；
图17是示意性透视图，示出了根据本发明的第七实施例的包括半导体元件的半导体器件，所述半导体元件具有矩形二维几何形状并用作热源，并且安装在包括散热片的封装上；
图18是包括半导体元件的半导体器件的示意性透视图，所述半导体元件安装在经由有限元法在热模拟中使用的封装上；以及
图19是示出经由有限元法得出的热模拟的结果的曲线图。
具体实施方式
将参考附图描述根据本发明的优选实施例。在所有图中，相同的附图标号被分配给附图中共同出现的元素，并将不再重复它们的详细描述。在下面的描述中，长边(短边)方向意味着纵向(横向)方向。
第一实施例
图1是示出根据本发明的第一实施例的半导体器件的示意性透视图，图2和图3是半导体元件的示意性截面图，该半导体元件具有在其中心部分中沿着Y方向的矩形的二维几何形状，其中所述Y方向等同于短边方向。在图中没有呈现出各个材料的细节，并且仅提取了对描述本发明的特征必要的部分来示出。在图1至图3中，10表示半导体元件，11表示由半导体元件产生热量的区域，12表示匹配电路基板，13表示封装的盖子，14表示金线，和15表示热沉部。半导体元件10具有矩形二维几何形状，并且用作热源。而且，在图3中，由诸如，例如Cu的金属制成的且具有厚度为40至60μm的铜(Cu)薄层151(金属层)，通过利用由金属构成的接合层，稳固地粘附到用作热沉部15的复合材料的正面和背面上，以提供夹层结构。该接合层用于连接Cu薄层151和散热片之间的界面。除了上述之外，由于接合层较薄，所以在图中没有示出这种接合层的存在。这允许提供热沉部15的粗糙正面的平面化，以实现金属材料的表面抛光。除了上述之外，这种Cu薄层151的厚度优选等于或小于100μm，并且更优选等于或小于75μm。这使得进一步降低了温度的升高。另外，在图2和图3示出的这两种结构中，在热沉部的整个表面上方形成金(Au)镀层。这允许半导体元件和散热片之间的熔化接合。除了上述之外，由于半导体元件10和匹配电路基板12的结构与已知技术中的相同，所以没有给出对它们的描述。
在X、Y和Z方向中的上述热沉部的三维热导率的方向分量规定为X、Y和Z方向上的Kxx、Kyy和Kzz，半导体元件的长边方向定义为X方向，其短边方向定义为Y方向，并且厚度方向定义为Z方向。这里，热沉部由复合材料构成，其是通过将铜(Cu)或铝(Al)注入到碳纤维增强碳复合物中形成的，并且布置该热沉部使得在X-Z面上呈现出较大的热导率，另一方面，在Y方向上呈现出相对较小的热导率，由此满足关系：Kzz≥Kxx>Kyy或Kxx≥Kzz>Kyy。
本实施例中的半导体器件是由如下制造的。首先，在前端处理中，在诸如FET等的半导体器件上方进行用来形成电极或互连的正面处理，其中，该半导体器件是由例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅(SiC)等的半导体材料制成的。随后，在该晶片的背面上进行背面处理，以进行电镀热沉部(Plated heat sink)(PHS)处理，并进行蚀刻处理，然后将该晶片切成独立的芯片。这种处理获得了在其中形成了半导体元件10的芯片。这些前端处理操作与已知的技术相同，由此没有给出对它们的描述。
随后，进行后端处理，以将该制造的芯片安装在封装101中。半导体元件10和匹配电路基板12，经由AuSn焊料(包含20％的Sn)，熔化接合在具有热沉部15的封装上方，所述热沉部15被支撑于保持在300摄氏度的安装器件上。随后，通过使用引线接合设备来利用金线14将半导体元件10的输入焊盘电极电耦合到匹配电路基板12的焊盘电极上，并进一步电耦合到封装的输入端子18上。输出侧做同样处理，更具体地，用金线14将半导体元件的输出电极焊盘电耦合到封装的输出端子19上。最后，将盖子13布置在该封装上方并密封，以便制造包括其上安装了半导体元件10的热沉部15的半导体器件。
接下来，将描述本实施例中的半导体器件的有利效果。
如图1所示，在半导体元件10的有源区域11中产生的热量从半导体元件10传导到热沉部15。在上述的热沉部15中，呈现出最大热导率的热沉部的方向朝向Z的方向，在其中，将用于整个系统的散热片定向为热阻的主导因素(predominant factor)，以促进向Z方向的热释放。这使得能够降低整个半导体器件的热阻，由此提高了半导体元件的稳定性。
本发明中的热导率可以更优选满足关系：Kxx和Kzz≥600W/mK。这可以进一步降低整个半导体器件的热阻。
第二实施例
图4是示出本发明的第二实施例的半导体器件的示意性透视图，图5和图6是半导体元件的示意性截面图，该半导体元件在其中心部分上沿着Y方向具有矩形的二维几何形状，其中Y方向等同于短边方向。在图中没有呈现出各个材料的细节，并且仅提取了对描述本发明的特征必要的部分来示出。在图4至图6中，20表示半导体元件，21表示由半导体元件产生热量的区域，22表示匹配电路基板，23表示封装的盖子，24表示金线，和25表示热沉部。半导体元件20具有矩形二维几何形状，并且用作热源。而且，在图6中，由诸如，例如Cu的金属制成的且具有厚度为40至60μm的铜(Cu)薄层251(金属层)，通过利用由金属构成的接合层，稳固地粘附到用作热沉部25的复合材料的正面和背面上，以提供夹层结构。该接合层用于连接Cu薄层251和散热片之间的界面。除了上述之外，由于接合层较薄，所以在图中没有示出这种接合层的存在。这允许提供热沉部25的粗糙正面的平面化，以实现金属材料的表面抛光。除了上述之外，这种Cu薄层251的厚度优选等于或小于100μm，并且更优选等于或小于75μm。这使得进一步降低了温度的升高。另外，在图5和图6示出的这两种结构中，在热沉部25的整个表面上方形成金(Au)镀层。这允许半导体元件和散热片之间的熔化接合。
除了上述之外，由于半导体元件20和匹配电路基板22的结构与已知技术中的相同，所以没有给出对它们的描述。
在X、Y和Z方向中的上述热沉部25的三维热导率的方向分量规定为X、Y和Z方向上的Kxx、Kyy和Kzz，半导体元件20的长边方向定义为X方向，其短边方向定义为Y方向，并且厚度方向定义为Z方向。这里，热沉部25由复合材料构成，其是通过将铜(Cu)或铝(Al)注入到由碳和碳纤维构成的复合材料中形成的，并且布置该热沉部25使得在Y-Z面上呈现出较大的热导率，另一方面，在X方向上呈现出相对较小的热导率，由此满足关系：Kzz≥Kyy>Kxx。这里，关于Kyy和Kzz，这些值可以相互替换，并且当这两个值比较接近时，即使这些值进行替换也可以获得相同的效果。
本实施例中的半导体器件是由如下制造的。
首先，在前端处理中，在例如诸如FET等的半导体器件上方进行用来形成电极或互连的正面处理，该半导体器件是由诸如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅(SiC)等的半导体材料制成的。随后，在该晶片的背面上进行背面处理，以进行电镀热沉部(PHS)处理，并进行蚀刻处理，然后将该晶片切成独立的芯片。这种处理使得获得了在其中形成了半导体元件20的芯片。这些前端处理操作与已知的技术相同，由此没有给出对它们的描述。
随后，进行后端处理，以将该制造的芯片安装在封装201中。半导体元件20和匹配电路基板22，经由AuSn焊料(包含20％的Sn)，熔化接合在具有热沉部25的封装上方，所述热沉部25被支撑于保持在300摄氏度的安装器件上。随后，通过使用引线接合设备利用金线24来将半导体元件20的输入焊盘电极电耦合到匹配电路基板22的焊盘电极上，并进一步电耦合到封装的输入端子28上。输出侧做同样处理，更具体地，用金线24将半导体元件的输出电极焊盘电耦合到封装的输出端子29上。最后，将盖子23布置在该封装上方并密封，以便制造包括其上安装了半导体元件20的热沉部25的半导体器件。
接下来，将描述本实施例中的半导体器件的有利效果。
如图4所示，在半导体元件20的有源区域21中产生的热量从半导体元件20传导到热沉部25。在上述的热沉部25中，呈现出最大热导率的热沉部25的方向定向在朝向Z的方向，在其中存在用于整个系统的散热片，以促进向Z方向的热释放，并且呈现出第二最大热导率的方向定向为朝向Y方向，以在较宽的热释放区域上实现提高效率的热释放。这使得将呈现出最低热导率的方向规定为朝X方向，在其中热释放能力区域较小。另外，通过降低X方向上的热传导率，抑制产生热量区域中的热干扰，实现了半导体元件的中心部分中的对温度升高的抑制的二次效应。这里，关于Kyy和Kzz，当这两个值相对接近时，即使这些值被替换，也可以获得相同的效果。
上述有利效果可以降低整个半导体器件的热阻，由此提高了半导体元件的稳定性。
本发明中的热导率可以更优选满足关系：Kzz和Kyy≥600W/mK。这可以进一步降低整个半导体器件的热阻。
第三实施例
图7是示出本发明的第三实施例的半导体器件的示意性透视图，以及图8和图9是半导体元件的示意性截面图，该半导体元件沿着Y方向具有矩形的二维几何形状，其中Y方向等同于短边方向。
在图中没有给出各个材料的细节，并且仅提取了对描述本发明的特征必要的部分来示出。在图7至图9中，30表示半导体元件，31表示由半导体元件产生热量的区域，32表示匹配电路基板，33表示封装的盖子，34表示金线，35表示第一热沉部，以及36表示第二热沉部。第一热沉部36提供在热源的正下方，而第二热沉部37提供在上述第一热沉部36的周围。半导体元件30具有矩形二维几何形状，并且用作热源。
此外，在图9中，由诸如，例如Cu的金属制成的且具有厚度为40至60μm的铜(Cu)薄层351(金属层)，通过利用由金属构成的接合层，稳固地粘附到用作热沉部35的复合材料的正面和背面上，以提供夹层结构。该接合层用于连接Cu薄层351和散热片之间的界面。除了上述之外，由于接合层较薄，所以在图中没有示出这种接合层的存在。这允许提供热沉部35的粗糙正面的平面化，以实现金属材料的表面抛光。除了上述之外，这种Cu薄层351的厚度优选等于或小于100μm，并且更优选等于或小于75μm。这使得进一步降低了温度的升高。另外，在图7和图8示出的这两种结构中，在热沉部的整个表面上方形成金(Au)镀层。这允许半导体元件和散热片之间的熔化接合。
除了上述之外，由于半导体元件30和匹配电路基板32的结构与已知技术中的相同，所以没有给出对它们的描述。
上述第一和第二热沉部36和37的三维热导率的方向分量规定为X、Y和Z方向上的K1xx、K1yy和K1zz以及K2xx、K2yy和K2zz，其中，半导体元件30的长边方向定义为X方向，其短边方向定义为Y方向，并且厚度方向定义为Z方向。这里，第一热沉部36由复合材料构成，其是通过将铜(Cu)或铝(Al)渗透到碳纤维增强碳复合物中形成的，并且布置该热沉部使得在Y-Z面上呈现出较大的热导率，并且另一方面，在X方向上呈现出相对较小的热导率，由此满足关系：Kzz≥Kyy>Kxx或K1yy≥K1zz>K1xx。另一方面，第二热沉部37由复合材料构成，其是通过将Cu或Al注入到碳纤维增强碳复合物中形成的，并且布置该热沉部使得在X-Y面上呈现出较大的热导率，并且另一方面，在Z方向上呈现出相对较小的热导率，由此满足关系：Kyy≥Kxx>Kzz。
本实施例中的半导体器件是由如下制造的。
首先，在前端处理中，在诸如FET等的半导体器件上方进行用来形成电极或互连的正面处理，该半导体器件是由诸如Si、GaAs、GaN、SiC等的半导体材料制成的。随后，在该晶片的背面上方进行背面处理，以进行PHS处理，并进行蚀刻处理，然后将该晶片切成独立的芯片。这种处理使得获得了在其中形成了半导体元件30的芯片。这些前端处理操作与已知的技术相同，由此没有给出对它们的描述。
随后，进行后端处理，以将该制造的芯片安装在封装301中。半导体元件30和匹配电路基板32，经由AuSn焊料(包含20％的Sn)，熔化接合在具有热沉部35的封装上方，所述热沉部35被支撑于保持在300摄氏度的安装器件上。在这种情况下，安装半导体元件30，以便于被直接安装在热沉部36上面。随后，通过使用引线接合设备利用金线34来将半导体元件30的输入焊盘电极电耦合到匹配电路基板32的焊盘电极上，并进一步电耦合到封装的输入端子38上。输出侧做同样处理，更具体地，用金线34将半导体元件的输出电极焊盘电耦合到封装的输出端子39上。最后，将盖子33布置在该封装上并密封，以便制造包括其上安装了半导体元件30的热沉部35的半导体器件。
接下来，将描述本实施例中的半导体器件的有利效果。
如图7所示，在半导体元件20的有源区域31中产生的热量从半导体元件30传导到热沉部36和37，并且布置在上述半导体元件30正下方的第一热沉部36的呈现出较大热导率的方向被定向为朝着Y-Z面。呈现出较大热导率的方向朝着Z方向和Y方向，其包括更大的热释放区，以便在半导体元件30正下方的区域中实现有效热释放。此外，呈现出最低热导率的方向朝着X方向，在其中热释放能力区域是最小的，实现了在产生热量的区域中降低热耦合的二次效应。另一方面，在第二热沉部37中，呈现出较大热导率的方向被定向为朝着X-Y面，并且呈现出最大热导率的方向朝着Y方向，实现了向较大区域的具有提高效率的增强热释放。由此，在第二热沉部37中，热量可以在X—Y面上广泛地扩散。
如上所述，这两个热沉部的有利效果是获得了整个半导体器件的增强热释放效果。由此，可以降低整个半导体器件的热阻，提高了半导体元件的稳定性。
根据本发明的半导体器件可以被选择性地配置为：使用多个上述半导体元件，并且上述半导体元件沿着上述半导体元件的长边方向串联布置。
本发明中的热导率可以更优选为K1zz和K1yy≥600W/mK，并且K2zz和K2yy≥600W/mK。
这进一步降低了整个半导体器件的热阻。如在本发明中，在热沉部中使用空腔结构，并且使用具有两种类型的相对方向的各向异性材料的组合，以增强热释放能力。
第四实施例
图10是示出本发明的第四实施例的半导体器件的示意性透视图，以及图11和图12是半导体元件的示意性截面图，该半导体元件沿着Y方向在半导体元件的中心部分中具有矩形的二维几何形状，其中Y方向等同于短边方向。在图中没有呈现出各个材料的细节，并且仅提取了对描述本发明的特征必要的部分来示出。在图10至图12中，40表示半导体元件，41表示由半导体元件产生热量的区域，42表示匹配电路基板，43表示封装的盖子，44表示金线，46表示第一热沉部，以及47表示第二热沉部。第二热沉部47接合到具有半导体元件的第一热沉部46的相反侧。半导体元件40具有矩形二维几何形状，并且用作热源。此外，在图12中，由诸如，例如Cu金属制成的且具有厚度为40至60μm的铜(Cu)薄层451(金属层)，通过利用由金属构成的接合层，稳固地粘附到用作热沉部45的复合材料的正面和背面上，以提供夹层结构。该接合层用于连接Cu薄层451和散热片之间的界面。除了上述之外，由于接合层较薄，所以在图中没有示出这种接合层的存在。这允许提供热沉部45的粗糙正面的平面化，以实现金属材料的表面抛光。除了上述之外，这种Cu薄层451的厚度优选等于或小于100μm，并且更优选等于或小于75μm。这使得进一步降低了温度的升高。另外，在图11和图12示出的这两种结构中，在热沉部的整个表面上方形成Au镀层。这允许半导体元件和散热片之间的熔化接合。
除了上述之外，由于半导体元件40和匹配电路基板42的结构与已知技术中的相同，所以没有给出对它们的描述。上述第一和第二热沉部46和47的三维热导率的方向分量确定为X、Y和Z方向上的K1xx、K1yy和K1zz以及K2xx、K2yy和K2zz，其中，半导体元件30的长边方向定义为X方向，其短边方向定义为Y方向，并且厚度方向定义为Z方向。
这里，第一热沉部46由复合材料构成，其是通过将Cu或Al注入到碳纤维增强碳复合物中形成的，并且布置该热沉部使得在X-Y面上呈现出较大的热导率，并且另一方面，在Z方向上呈现出相对较小的热导率，由此满足关系：K1yy≥K1xx>K1zz。另一方面，第二热沉部47由复合材料构成，其是通过将Cu注入到碳纤维增强碳复合物中形成的，并且布置该热沉部使得在Y-Z面上呈现出较大的热导率，并且另一方面，在X方向上呈现出相对较小的热导率，由此满足关系：K2zz≥K2yy>K2xx或K2yy≥K2zz>K2xx。
本实施例中的半导体器件是由如下制造的。
首先，在前端处理中，在诸如FET等的半导体器件上方进行用来形成电极或互连的正面处理，该半导体器件是由诸如Si、GaAs、GaN、SiC等的半导体材料制成的。随后，在该晶片的后表面上方进行后表面处理，以进行PHS处理，并进行蚀刻处理，然后将该晶片切成独立的芯片。这种处理使得获得了在其中形成了半导体元件40的芯片。这些前端处理操作与已知的技术相同，由此没有给出对它们的描述。
随后，进行后端处理，以将该制造的芯片安装在封装401中。半导体元件40和匹配电路基板42，经由AuSn焊料(包含20％的Sn)，熔化接合在具有热沉部45的封装上方，所述热沉部45被支撑于保持在300摄氏度的安装器件上。随后，通过使用引线接合设备利用金线44来将半导体元件40的输入焊盘电极电耦合到匹配电路基板42的焊盘电极上，并进一步电耦合到封装的输入端子48上。输出侧做同样处理，更具体地，用金线44将半导体元件的输出电极焊盘电耦合到封装的输出端子49上。最后，将盖子43布置在该封装上并密封，以便制造包括其上安装了半导体元件40的热沉部45的半导体器件。
接下来，将描述本实施例中半导体器件的有利效果。
如图10所示，在半导体元件40的有源区域41中产生的热量从半导体元件40传导到热沉部46和47，并且第一热沉部46的呈现出较大热导率的方向被定向为朝着X-Y面，并且呈现出最大热导率的方向朝着Y方向，和呈现出第二最大热导率的方向朝着X方向。这使得获得了更大的热量传播效果。在呈现出较低热导率的方向被定向为Z方向时，降低第一散热片46的厚度，以抑制热阻的增加。接下来，在第二散热片47中，其呈现出最大热导率的方向被定向为朝着Z方向，在其中存在用于整个系统的散热片，以促进朝着Z方向的热释放，并且呈现出第二最大热导率的方向被定向为朝着Y方向，以实现在较宽的区域上方具有提高效率的热释放。这使得将呈现出最低热导率的方向定向为朝着X方向，在其中热释放能力区域较小。
在上述的组合中，通过第一层的热量传播和通过第二层的Z方向的较高的热导率的这种组合有利效果实现了整个半导体器件热阻的降低，由此提高了半导体元件的稳定性。
根据本发明的半导体器件可以呗选择性地配置为：使用多个上述半导体元件，并且上述半导体元件沿着上述半导体元件的长边方向串联布置。
本发明中的热导率可以更优选为K1zz和K1yy≥600W/mK，并且K2zz和K2yy≥600W/mK。
这进一步降低了整个半导体器件的热阻。在本发明中，除了上述双层结构的散热片之外，可以适当使用三层或更多层构成的多层结构的散热片材料，以实现增强的热释放能力。
第五实施例
图13是示出本发明的第五实施例的半导体器件的示意性透视图，以及图14和图15是沿着Y方向在半导体元件的中心部分中的半导体元件的示意性截面图，其中Y方向等同于短边方向。在图中没有呈现出各个材料的细节，并且仅提取了对描述本发明的特征必要的部分来示出。在图13至图15中，50表示半导体元件，51表示由半导体元件产生热量的区域，52表示匹配电路基板，53表示封装的盖子，54表示金线，56表示第一热沉部，以及57表示第二热沉部。第二热沉部57连接到具有半导体元件的第一热沉部56的相反侧。半导体元件50具有矩形二维几何形状，并且用作热源。在图15中，在X-Y面上第一散热片56的空间尺寸显示为可以在其中安装半导体元件50和匹配电路基板52(所谓的子安装结构)的尺寸。除了上述之外，由于半导体元件50和匹配电路基板52的结构与已知技术中的相同，所以没有给出对它们的描述。
上述第一和第二热沉部56和57的三维热导率的方向分量确定为X、Y和Z方向中的K1xx、K1yy和K1zz以及K2，其中，半导体元件30的长边方向定义为X方向，其短边方向定义为Y方向，并且厚度方向定义为Z方向。这里，第一热沉部56由复合材料构成，其是通过将Cu或Al注入到碳纤维增强碳复合物中形成的，并且布置该热沉部使得在X-Y面上呈现出较大的热导率，并且另一方面，在Z方向上呈现出相对较小的热导率，由此满足关系：K1yy≥K1xx>K1zz。另一方面，第二热沉部57由具有等于或高于300W/mK的热导率K2的各向同性材料构成，典型地，例如为诸如银(Ag)、Cu、Au等的金属材料或金刚石。如果材料能呈现出这种各向同性热导率，也可以使用其它类型的材料。
本实施例中的半导体器件是由如下制造的。
首先，在前端处理中，在诸如FET等的半导体器件上方进行用来形成电极或互连的正面处理，该半导体器件是由诸如Si、GaAs、GaN、SiC等的半导体材料制成的。随后，在该晶片的背面上方进行背面处理，以进行PHS处理，并进行蚀刻处理，然后将该晶片切成独立的芯片。这种处理使得获得了在其中形成了半导体元件50的芯片。这些前端处理操作与已知的技术相同，由此没有给出对它们的描述。
随后，进行后端处理，以将该制造的芯片安装在封装501中。半导体元件50和匹配电路基板52，经由AuSn焊料(包含20％的Sn)，熔化接合在具有热沉部55的封装上方，所述热沉部55被支撑于保持在300摄氏度的安装器件上。随后，通过使用引线接合设备利用金线54来将半导体元件50的输入焊盘电极电耦合到匹配电路基板52的焊盘电极上，并进一步电耦合到封装的输入端子58上。输出侧做同样处理，更具体地，用金线54将半导体元件的输出电极焊盘电耦合到封装的输出端子59上。最后，将盖子53布置在该封装上方并密封，以便制造包括其上安装了半导体元件50的热沉部55的半导体器件。
接下来，将描述本实施例中半导体器件的有利效果。
如图13所示，在半导体元件50的有源区域51中产生的热量从半导体元件50传导到热沉部56和57，并且第一热沉部56的呈现出较大热导率的方向被定向为朝着X-Y面，并且呈现出最大热导率的方向朝着Y方向，和呈现出第二最大热导率的方向朝着X方向。这使得获得了更大的热量传播效果。在呈现出较低热导率的方向被定向为Z方向时，降低第一散热片56的厚度，以抑制热阻的增加。接下来，具有等于或高于300W/mK的各向同性热导率K2的金属材料或金刚石被用于第二散热片57。
在上述双层的组合中，通过第一散热片56的热量传播和通过第二散热片57的等于或高于300W/mK的Z方向的较高热导率的这种组合的有利效果实现了整个半导体器件热阻的降低，由此提高了半导体元件的稳定性。
根据本发明的半导体器件可以选择性地被配置为：使用多个上述半导体元件，并且上述半导体元件沿着上述半导体元件的长边方向串联布置。
本发明中的热导率可以更优选为K1zz和K1yy≥600W/mK。这进一步降低了整个半导体器件的热阻。
第六实施例
图16是半导体器件的示意性透视图，示出了本发明的第六实施例。在图中没有呈现出各个材料的细节，并且仅提取了对描述本发明的特征必要的部分来示出。在图16中，60表示半导体元件，61表示由半导体元件产生热量的区域，62表示匹配电路基板，其被布置了四个，以及65表示热沉部。半导体元件60具有矩形二维几何形状，并且用作热源。全部半导体元件60沿着长边方向串联排列。更具体地，半导体器件60的各个长边通常共线地排列。除了上述之外，由于半导体元件60和匹配电路基板62的结构与已知的技术相同，所以没有给出对它们的描述。在X、Y和Z方向中上述热沉部65的三维热导率的方向分量规定为Kxx、Kyy和Kzz，其中，半导体元件60的长边方向定义为X方向，其短边方向定义为Y方向以及厚度方向定义为Z方向。在这里，热沉部65由复合材料组成，其是通过注入Cu或Al到碳纤维增强碳复合物中形成的，并且布置该热沉部以在Y-Z面上呈现出较大的热导率，另一方面，在X方向上呈现出相对小的热导率，因此满足关系Kzz≥Kyy>Kxx。在这里，关于Kyy和Kzz，当两个值比较接近时，即使替换这些值，也能获得等效的效果。
本实施例中的半导体器件是如下制造的。
首先，在前端处理中，在诸如FET等的半导体器件上方进行用来形成电极或互连的正面处理，该半导体器件是由诸如Si、GaAs、GaN、SiC等的半导体材料形成的。随后，在该晶片的背面上方进行背面处理，以进行PHS处理，并进行蚀刻处理，然后将其切成独立的芯片。这种处理使得获得了在其中形成了半导体元件60的芯片。这些前端处理操作与已知的技术相同，因此没有给出对它们的描述。
随后，进行后端处理，以将该制造的芯片安装在封装中。半导体元件60和匹配电路基板62，经由AuSn焊料(包含20％的Sn)，熔化接合在具有热沉部65的封装上方，所述热沉部65被支撑于保持在300摄氏度的安装器件上。在这种情况下，沿着半导体元件60的长边方向串联排列多个半导体元件60。随后，通过使用引线接合设备利用金线来将半导体元件60的输入焊盘电极电耦合到匹配电路基板62的焊盘电极上，并进一步电耦合到封装的输入端子68上。输出侧做同样处理，更具体地，用金线将半导体元件的输出电极焊盘电耦合到封装的输出端子69上。最后，将盖子63布置在该封装上方并密封，以便制造包括其上安装了半导体元件60的热沉部65的半导体器件。
接下来，将描述本实施例中半导体器件的有利效果。
如图16所示，在半导体元件60的有源区域61中产生的热量从半导体元件60传导到热沉部65，并且上述热沉部65的呈现出最大热导率的方向被定向为朝着Z方向，在其中用于整个系统的散热片被定向为热阻的主导因素，以增强热释放，并且呈现出第二大热导率的方向被定向为朝向Y方向，以便于在较宽的区域上实现提高效率的热释放。这使得呈现出最低热导率的方向朝着X方向，在其中热释放能力区域较小。另外，通过减小X方向上的热导率，抑制了用于热产生的区域中的热干扰，在半导体元件60的中心部实现了温度升高的抑制效应。包含排列芯片的本实施例的结构能够抑制芯片之间的热耦合，实现位于四个半导体元件60当中的中心部中的半导体元件温度升高的抑制效应。
如上所述，上述的有利效果能够降低整个半导体器件的热阻，由此提供了可靠性提高的半导体元件。
关于可利用的半导体元件的数量，本发明的结构不限于高功率放大器中采用的单芯片应用。例如，可以将多个FET平行布置，并且可采用如本实施例中描述的两芯片结构或四芯片结构，其中，半导体元件的数量分别为两个或四个。通常，可采用多芯片结构来实现高功率放大器的较高功率。
虽然已示出了第一和第二实施例中描述的单层结构的配置作为本实施例中的热沉部的结构，但可采用其它结构，例如，如第三实施例中描述的，提供有正好在热源下面的第一热沉部和在上述第一散热片周围的第二热沉部的结构。可选地，可采用第四和第五实施例中描述的双层结构。可选地，可至少在热沉部的正面或背面形成Cu等的金属层。
本发明的热导率可更优选地满足以下关系：Kzz和Kyy≥600W/mK。这使得进一步减小了整个半导体器件的热阻。
第七实施例
图17是半导体器件的示意性透视图，示出了本发明的第七实施例。
在图中没有呈现出各个材料的细节，并且仅提取了对描述本发明的特征必要的部分来示出。在图17中，70表示半导体元件，71表示由半导体元件产生热量的区域，75表示热沉部，以及710表示用于安装散热片的基座(stem)。除了上述之外，由于半导体元件70的结构与已知技术相似，所以没有给出对它们的描述。
在X、Y和X方向中上述热沉部75的三维热导率的方向分量规定为在X、Y和X方向中的Kxx、Kyy和Kzz，其中，具有矩形二维几何形状的半导体元件70的长边方向定义为X方向，其短边方向定义为Y方向，以及厚度方向定义为Z方向。在这里，热沉部由复合材料组成，其是通过注入Cu或Al到碳纤维增强碳复合物中而形成的，并且布置该热沉部以在Y-Z面上呈现出较大的热导率，另一方面，在X方向上呈现出相对小的热导率，因此满足关系Kzz≥Kyy>Kxx。在这里，关于Kyy和Kzz，当两个值比较接近时，即使替换这些值，也能获得等效的效果。
本实施例中的半导体器件是如下制造的。
首先，在前端处理中，对半导体器件，例如由诸如砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)、硒化锌(ZnSe)的半导体材料构成的激光二极管，进行电极处理和任选的晶体生长处理，例如用于如所需的电流限制的掩埋生长。随后，进行解理(cleavage)处理等以形成谐振器并且获得单独芯片。这种处理使得获得了在其中形成了半导体元件60的芯片。这些前端处理操作与已知的技术相同，因此没有给出对它们的描述。
随后，进行后端处理，以将该形成的芯片安装在封装中。半导体元件70，经由AuSn焊料(包含20％的Sn)，熔化接合在具有热沉部65的封装上方，所述热沉部75被支撑于保持在300摄氏度的安装器件上。随后，尽管未示出，但经由引线接合处理利用金线将半导体元件70的焊盘电极电耦合到封装的端子上。最后，密封该封装，以便制造包括其上安装了半导体元件70的热沉部65的半导体器件。
将描述本实施例中半导体器件的有利效果。
在如图14所示在半导体元件70的有源区域71中产生的热量从半导体元件70传导到热沉部75的同时，上述热沉部25的呈现出最大热导率的方向被定向为朝着Z方向，在其中存在用于整个系统的散热片，以加速朝着Z方向的热释放，并且呈现出第二大热导率的方向被定向为朝向Y方向，以在较宽的热释放区域上实现提高效率的热释放。这使得呈现出最低热导率的方向被定向为朝着X方向，在其中热释放能力区域较小。另外，通过减小X方向上的热导率来抑制用于热产生的区域中的热干扰，在半导体元件中实现抑制局部温度升高的二次效应。在这里，关于Kyy和Kzz，当两个值相对接近时，即使替换这些值，也能获得等效效果。
如上所述，上述的有利效果能够降低整个半导体器件的热阻，由此提供了可靠性提高的半导体元件。
虽然已示出了第一和第二实施例中描述的单层结构的配置作为本实施例中的热沉部的结构，但可采用其它结构，例如，如第三实施例中描述的，提供有正好在热源下面的第一热沉部和在上述第一散热片周围的第二热沉部的结构。可选地，可采用在第四和第五实施例中描述的双层结构。可选地，当然，可至少在热沉部的正面或背面形成Cu等的金属层。
实例
(实例1)
在示出了图2中的本发明的实例的截面图中，半导体元件10由例如GaAs FET组成，热沉部15由复合材料组成，其是通过将Cu注入到碳纤维增强碳复合物中形成的，各个方向的热导率为：Kxx＝450W/mK，Kyy＝150W/mK，Kzz＝550W/mK，以及厚度为1.3mm。用作热源的半导体元件10的二维几何形状为1mm×4mm的矩形。
(比较实例1)
除了对于热沉部15采用呈现出220W/mK的各向同性热导率的传统材料CuMo之外，还采用了与上述实例1等效的结构。
(实例2)
在示出了图3中的本发明的实例的截面图中，半导体元件10由例如GaAs FET组成，热沉部15由复合材料组成，其是通过将Cu注入到碳纤维增强碳复合物中形成的，各个方向的热导率为：Kxx＝450W/mK，Kyy＝100W/mK，Kzz＝550W/mK，以及厚度为1.3mm。而且，在图12中，通过利用由金属构成的接合层，将由Cu制成的且厚度为40至60μm的薄层结构，稳固地粘附到复合材料的正面和背面上，以提供夹层结构。用作热源的半导体元件10的二维几何形状为1mm×4mm的矩形。
(比较实例2)
除了对于热沉部15采用呈现出220W/mK的各向同性热导率的传统材料CuMo之外，还采用了与上述实例2等效的结构。
(实例3)
在示出了图5中的本发明的实例的截面图中，半导体元件20由例如GaN FET组成，热沉部25由复合材料组成，其是通过将Cu注入到碳纤维增强碳复合物中形成的，各个方向的热导率为：Kxx＝150W/mK，Kyy＝450W/mK，Kzz＝550W/mK，以及厚度为1.3mm。用作热源的半导体元件20的二维几何形状为1mm×4mm的矩形。
(比较实例3)
除了对于热沉部25采用呈现出220W/mK的各向同性热导率的传统材料CuMo之外，还采用了与上述实例3等效的结构。
(实例4)
在示出了图6中的本发明的实例的截面图中，半导体元件20由例如GaN FET组成，热沉部25由复合材料组成，其是通过将Cu注入到碳纤维增强碳复合物中形成的，各个方向的热导率为：Kxx＝150W/mK，Kyy＝450W/mK，Kzz＝550W/mK，以及厚度为1.3mm。而且，在图12中，通过利用由金属构成的接合层，将由Cu制成的且厚度为40至60μm的薄层结构，稳固地粘附到复合材料的正面和背面上，以提供夹层结构。用作热源的半导体元件20的二维几何形状为1mm×4mm的矩形。
(比较实例4)
除了对于热沉部25采用呈现出220W/mK的各向同性热导率的传统材料CuMo之外，还采用了与上述实例2等效的结构。
(实例5)
在示出了图8中的本发明的实例的截面图中，半导体元件30由例如GaAs FET组成，热沉部36和37由复合材料组成，其是通过将Cu注入到碳纤维增强碳复合物中形成的，第一和第二热沉部36和37各个方向的热导率为：K1xx＝100W/mK，K1yy＝450W/mK，K1zz＝550W/mK，和厚度为1.3mm，以及K2xx＝450W/mK，K2yy＝550W/mK，K2zz＝100W/mK，和厚度为1.3mm。用作热源的半导体元件30的二维几何形状为1mm×4mm的矩形。
(比较实例5)
除了对于热沉部36和37采用呈现出220W/mK的各向同性热导率的传统材料CuMo之外，还采用了与上述实例5等效的结构。
(实例6)
在示出了图9中的本发明的实例的截面图中，半导体元件30由例如GaAs FET组成，热沉部36和37由复合材料组成，其是通过将Al注入到碳纤维增强碳复合物中形成的，第一和第二热沉部36和37各个方向的热导率为：K1xx＝100W/mK，K1yy＝500W/mK，K1zz＝600W/mK，和厚度为1.3mm，以及K2xx＝500W/mK，K2yy＝600W/mK，K2zz＝100W/mK，和厚度为1.0mm。而且，在图12中，通过利用由金属构成的接合层，将由Cu制成的且厚度为40至60μm的薄层结构，稳固地粘附到复合材料的正面和背面上，以提供夹层结构。用作热源的半导体元件30的二维几何形状为1mm×4mm的矩形。
(比较实例6)
除了对于热沉部36和37采用呈现出220W/mK的各向同性热导率的传统材料CuMo之外，还采用了与上述实例6等效的结构。
(实例7)
在示出了图11中的本发明的实例的截面图中，半导体元件40由例如，Si的横向扩散MOS(LD MOS)组成，热沉部46和47由复合材料组成，其是通过将Cu注入到碳纤维增强碳复合物中形成的，第一和第二热沉部46和47各个方向的热导率为：K1xx＝450W/mK，K1yy＝550W/mK，K1zz＝100W/mK，和厚度为0.3mm，以及K2xx＝100W/mK，K2yy＝450W/mK，K2zz＝550W/mK，和厚度为1.0mm。用作热源的半导体元件10的二维几何形状为1mm×4mm的矩形。
(比较实例7)
除了对于热沉部46和47采用呈现出220W/mK的各向同性热导率的传统材料CuMo之外，还采用了与上述实例3等效的结构。
(实例8)
在示出了图12中的本发明的实例的截面图中，半导体元件40由例如，Si的横向扩散MOS(LD MOS)组成，热沉部46和47由复合材料组成，其是通过将Al注入到碳纤维增强碳复合物中形成的，第一和第二热沉部46和47的各个方向的热导率为：K1xx＝500W/mK，K1yy＝600W/mK，K1zz＝100W/mK，和厚度为0.3mm，以及K2xx＝100W/mK，K2yy＝500W/mK，K2zz＝600W/mK，和厚度为1.0mm。而且，在图12中，通过利用由金属构成的接合层，将由Cu制成的且厚度为40至60μm的薄层结构，稳固地粘附到复合材料的正面和背面上，以提供夹层结构。用作热源的半导体元件40的二维几何形状为1mm×4mm的矩形。
(比较实例8)
除了对于热沉部46和47采用呈现出220W/mK的热导率的传统材料CuMo之外，还采用了与上述实例8等效的结构。
(实例9)
在示出了图14中的本发明的实例的截面图中，半导体元件50由例如GaN FET组成，第一热沉部56由复合材料组成，其是通过将Cu注入到碳纤维增强碳复合物中形成的，第二热沉部57由呈现出各向同性热导率的金属材料组成。第一热沉部56各个方向的热导率为：K1xx＝450W/mK，K1yy＝550W/mK，K1zz＝100W/mK，和厚度为0.3mm。第二热沉部57由呈现出K2＝420W/mK的热导率且厚度为1.0mm的Ag组成。用作热源的半导体元件50的二维几何形状为1mm×4mm的矩形。
(比较实例9)
除了对于热沉部56和57采用呈现出220W/mK的各向同性热导率的传统材料CuMo之外，还采用了与上述实例9等效的结构。
(实例10)
在示出了图15中的本发明的实例的截面图中，半导体元件50由例如GaN FET组成，第一热沉部56由复合材料组成，其是通过将Al注入到碳纤维增强碳复合物中形成的，第二散热片57由呈现出各向同性热导率的金刚石组成。第一热沉部56各个方向的热导率为：K1xx＝500W/mK，K1yy＝600W/mK，K1zz＝100W/mK，和厚度为0.3mm，并且在X-Y面上其空间尺寸满足以下空间尺寸，在其中可以安装半导体元件50和匹配电路基板52(所谓的子安装结构)。第二热沉部57由呈现出500W/mK的热导率且厚度为1.0mm的合成金刚石组成。用作热源的半导体元件50的二维几何形状为1mm×5mm的矩形。
(比较实例10)
除了对于热沉部56和57采用呈现出220W/mK的各向同性热导率的传统材料CuMo之外，还采用了与上述实例10等效的结构。
(实例11)
在示出了图16中的本发明的实例的截面图中，半导体元件60(四个元件)由例如GaAs FET组成，热沉部65由复合材料组成，其是通过将Al注入到碳纤维增强碳复合物中形成的，各个方向的热导率为：Kxx＝100W/mK，Kyy＝500W/mK，Kzz＝600W/mK，和厚度为1.3mm。用作热源的半导体元件10的二维几何形状为1mm×4mm的矩形。
(比较实例11)
除了对于热沉部65采用呈现出220W/mK的各向同性热导率的传统材料CuMo之外，还采用了与上述实例11等效的结构。
(实例12)
在示出了图17中的本发明的实例的截面图中，半导体元件70由例如GaAs基半导体激光二极管(LD)组成，热沉部75由复合材料组成，其是通过将Al注入到碳纤维增强碳复合物中形成的，热沉部75在各个方向的热导率为：Kxx＝100W/mK，Kyy＝500W/mK，Kzz＝600W/mK，和厚度为1.0mm。用AuSn焊料将其安装在封装中的由Cu制成的管座710上。用作热源的半导体元件70的二维几何形状为300μm×600μm的矩形。
虽然在本实例中对于半导体元件70采用了GaAs基激光二极管，但可利用的器件不限于此，并且本发明还可应用到InP基激光二极管、GaN基激光二极管、ZnSe基激光二极管等。可选地，可利用的器件不限于激光二极管，并且本发明还可应用到发光二极管。
(比较实例12)
除了对于热沉部75采用呈现出220W/mK的各向同性热导率的传统材料CuMo之外，还采用了与上述实例12等效的结构。
在实例1至10和比较实例1至10中测量出半导体元件的功耗为50W的情形下，沟道中的温度升高。
在实例11和比较实例11中也测量出每个半导体元件的功耗为50W的情形下，沟道中的温度升高。
在实例12和比较实例12中也测量出半导体元件的功耗为1W的情形下，接合中的温度升高。在下面的表1中示出了各个结果。
表1
已参考上述实施例对本发明进行了描述，但是其不旨在将本发明限制为上述实施例，基于本发明的各个类型的方面当然包括在本发明中。在根据本发明的范围中，诸如处理、器件、利用该器件的方法等的本发明范畴之间的这些构造或转换的每个的任意组合也是可利用的。
虽然在上述实施例中对于具有各向异性热导率的材料采用了复合材料，其是通过注入Cu或Al到碳纤维增强碳复合物中形成的，但可选择地采用具有热导率各向异性的其它类型的材料。
例如，还可优选提供其它类型的材料，该材料是至少包括碳的复合材料。可选择性地采用碳基复合材料，其不同于上述实施例中采用的复合材料，即碳基复合材料，该材料是通过注入其它类型的金属、石墨、碳纤维、碳纳米管、碳纳米线、单晶碳化硅(SiC)而形成的。
在上述实施例中提供的热沉部的热导率的各向异性约为1:5:6。然而，如同上述实例中一样，在半导体元件的长边方向和短边方向的尺寸比率为约1:4的条件下，关于热导率的各向异性，通过提供进一步增加的各向异性热导率的最大和第二大方向的值，来减小整个系统的热阻。在这种情况下，减小了提供的最小的方向上的热导率的值，导致了各向异性程度的进一步增加。在任意两个方向上的热导率大于另一个方向的热导率的条件下，考虑到半导体元件的几何形状，可任意选择热导率的各个方向的比率。
可选地，具有矩形几何形状的半导体元件可具有基本为矩形的几何形状。该元件还可优选具有在X-Y面上较长的热释放部分，其有助于提供较低的热阻。
虽然复合材料的X、Y和Z方向的每个与上述实施例中具有矩形几何形状的半导体元件的每一侧平行，但是在对本发明的原理无害的范围内，可以可选地倾斜上述方向来实现本发明。然而，由于本发明的原理随着倾角增加而易于劣化，所以优选地提供对于各个方向在约10度内的倾度。
而且，该封装的几何形状、尺寸和结构不限于上述实施例中描述的几何形状、尺寸和结构。
本发明中的半导体元件包括诸如场效应晶体管、双极晶体管等的电子器件，并且进一步包括激光二极管、发光二极管等，光电器件、和太阳能电池等。
虽然在上述实例中已示范了Si LDMOS、GaAs FET、GaN FET和GaAs基LD作为半导体元件，但可选地采用其它类型的半导体元件，例如利用Si或SiC的绝缘栅双极晶体管(IGBT)来实现本发明。
虽然在上述实例中已示范了采用单元元件晶体管的情况，但可选地可采用微波单片集成电路(MMIC)来实现本发明。在这种情况下，整个半导体芯片的二维几何形状不必与包括于其中的各个半导体元件一致，与采用单元元件的情况不同，并且可采用具有矩形二维几何形状且用作热源的半导体元件用于产生最大热量的半导体元件，而且长边方向可定义为X方向，短边方向可定义为Y方向，以及厚度方向可定义为Z方向。而且，本发明中可利用的半导体元件的材料可包括硅(Si)、砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)、碳化硅(SiC)、硒化锌(ZnSe)等。虽然已示范了功率放大器和激光二极管作为半导体器件，但本发明不限于此，并且如果通过自加热接合时会导致温度增加，可选地可采用诸如开关的其它类型的器件来实现本发明。
权利要求书(按照条约第19条的修改)
其中，包括多个所述半导体元件，并且按照条约第19条修改
其中，所述各半导体元件被沿着所述半导体元件的长边方向串联地排列。
12.如权利要求8至11中任一项所述的半导体器件，其中，
在X、Y和Z方向中的所述热沉部的所述热导率的至少两个方向分量等于或高于600W/mK，所述热沉部具有各向异性的热导率。
13.一种半导体器件，包括：
半导体元件，所述半导体元件具有矩形的二维几何形状且用作热源；
第一热沉部，所述的第一热沉部使得所述半导体元件安装于其上；以及
第二热沉部，所述第二热沉部连接到具有所述半导体元件的所述第一热沉部的相反侧，
其中，热导率的方向分量当中的关系为：
K1yy≥K1xx>K1zz，
其中，将X、Y和Z方向中的所述热沉部的三维热导率的方向分量限定为Kxx、Kyy和Kzz，并且
其中，所述第二热沉部的热导率的方向分量当中的关系为：
K2zz≥K2yy>K2xx或K2yy≥K2zz>K2xx，
其中，将X、Y和X方向中的所述第二热沉部的热导率的方向分量限定为K2xx、K2yy和K2zz。
14.如权利要求13所述的半导体器件，其中，
所述热沉部包括至少在其正面和背面的金属层。
15.如权利要求14所述的半导体器件，其中，
在所述金属层和所述热沉部之间的界面中包括接合层。

Claims (22)

1.一种半导体器件，包括：
半导体元件，所述半导体元件具有矩形的二维几何形状且用作热源；以及
热沉部，所述热沉部使得所述半导体元件安装于其上，
其中，在X、Y和Z方向中呈现出所述热沉部的热导率的最小方向分量的方向与除了Z方向之外的方向相平行，其中，所述半导体元件的长边方向定义为X方向，其短边方向定义为Y方向，并且厚度方向定义为Z方向。
2.如权利要求1所述的半导体器件，其中，
在X、Y和Z方向中呈现出所述热沉部的热导率的最小方向分量的方向与X方向相平行。
3.如权利要求2所述的半导体器件，其中，
所述热导率的方向分量当中的关系为：
Kzz≥Kyy>Kxx，
其中，将X、Y和Z方向中的所述热沉部的三维热导率的方向分量限定为Kzz、Kyy和Kxx。
4.如权利要求1至3中任一项所述的半导体器件，其中，
所述热沉部包括至少在其正面和背面的金属层。
5.如权利要求4所述的半导体器件，其中，
在所述金属层和所述热沉部之间的界面中包括接合层。
6.如权利要求1至5中任一项所述的半导体器件，
其中，包括多个所述半导体元件，并且
其中，所述各半导体元件被沿着所述半导体元件的长边方向串联地排列。
7.如权利要求1至6中任一项所述的半导体器件，其中，
在X、Y和Z方向中的所述热沉部的所述热导率的至少两个方向分量等于或高于600W/mK，所述热沉部具有各向异性的热导率。
8.一种半导体器件，包括：
半导体元件，所述半导体元件具有矩形的二维几何形状且用作热源；
第一热沉部，所述第一热沉部使得所述半导体元件安装于其上，所述第一热沉部安装在所述半导体元件的正下面；以及
第二热沉部，所述第二热沉部连接到所述第一热沉部的周围，
其中，所述第一热沉部的热导率的方向分量当中的关系为：
K1zz≥K1yy>K1xx或K1yy≥K1zz>K1xx，
其中，所述半导体元件的长边方向定义为X方向，其短边方向定义为Y方向，并且厚度方向定义为Z方向，并且将X、Y和Z方向中的所述第一热沉部的热导率的方向分量限定为K1xx、K1yy和K1zz，以及，
其中，所述第二热沉部的热导率的方向分量当中的关系为：
K2yy≥K2xx>K2zz，
其中，将X、Y和Z方向中的所述第二热沉部的热导率的方向分量限定为K2xx、K2yy和K2zz。
9.如权利要求8所述的半导体器件，其中
所述热沉部包括至少在其正面和背面的金属层。
10.如权利要求9所述的半导体器件，其中，
在所述金属层和所述热沉部之间的界面中包括接合层。
11.如权利要求8至10中任一项所述的半导体器件，
其中，包括多个所述半导体元件，并且
其中，所述各半导体元件被沿着所述半导体元件的长边方向串联地排列。
12.如权利要求8至12中任一项所述的半导体器件，其中，
在X、Y和Z方向中的所述热沉部的所述热导率的至少两个方向分量等于或高于600W/mK，所述热沉部具有各向异性的热导率。
13.一种半导体器件，包括：
半导体元件，所述半导体元件具有矩形的二维几何形状且用作热源；
第一热沉部，所述的第一热沉部使得所述半导体元件安装于其上；以及
第二热沉部，所述第二热沉部连接到具有所述半导体元件的所述第一热沉部的相反侧，
其中，热导率的方向分量当中的关系为：
K1yy≥K1xx>K1zz，
其中，将X、Y和Z方向中的所述热沉部的三维热导率的方向分量限定为Kxx、Kyy和Kzz，并且
其中，所述第二热沉部的热导率的方向分量当中的关系为：
K2zz≥K2yy>K2xx或K2yy≥K2zz>K2xx，
其中，将X、Y和X方向中的所述第二热沉部的热导率的方向分量限定为K2xx、K2yy和K2zz。
14.如权利要求13所述的半导体器件，其中，
所述热沉部包括至少在其正面和背面的金属层。
15.如权利要求14所述的半导体器件，其中，
在所述金属层和所述热沉部之间的界面中包括接合层。
16.如权利要求13至15中任一项所述的半导体器件，
其中，包括多个所述半导体元件，并且
其中，所述各半导体元件被沿着所述半导体元件的长边方向串联地排列。
17.如权利要求13至16中任一项所述的半导体器件，其中，
在X、Y和Z方向中的所述热沉部的所述热导率的至少两个方向分量等于或高于600W/mK，所述热沉部具有各向异性的热导率。
18.一种半导体器件，包括：
半导体元件，所述半导体元件具有矩形的二维几何形状且用作热源；
第一热沉部，所述第一热沉部使得所述半导体元件安装于其上；以及
第二热沉部，所述第二热沉部连接到具有所述半导体元件的所述第一热沉部的相反侧，
其中，所述第一热沉部的热导率的方向分量当中的关系为：
K1yy≥K1xx>K1zz，
其中，所述半导体元件的长边方向定义为X方向，其短边方向定义为Y方向，并且厚度方向定义为Z方向，并且将X、Y和Z方向中的所述第一热沉部的所述热导率的方向分量限定为K1xx、K1yy和K1zz，以及
其中，所述第二热沉部由具有等于或高于300W/mK的各向同性热导率的材料组成。
19.如权利要求18所述的半导体器件，其中，
所述半导体器件包括在上面安装有所述热沉部的所述半导体元件的表面的一侧上的金属层。
20.如权利要求19所述的半导体器件，其中，
在所述金属层和所述热沉部之间的界面中包括接合层。
21.如权利要求18至20中任一项所述的半导体器件，
其中，包括多个所述半导体元件，并且
其中，所述各半导体元件被沿着所述半导体元件的长边方向串联地排列。
22.如权利要求18至20中任一项所述的半导体器件，其中，
在X、Y和Z方向中的所述热沉部的所述热导率的至少两个方向分量等于或高于600W/mK，所述热沉部具有各向异性的热导率。
23.如权利要求1至22中任一项所述的半导体器件，其中，
所述热沉部由至少包括碳的复合材料组成。
CN2007800409609A 2006-11-02 2007-10-25 半导体器件 Expired - Fee Related CN101536182B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006299670 2006-11-02
JP299670/2006 2006-11-02
JP2007254832 2007-09-28
JP254832/2007 2007-09-28
PCT/JP2007/001169 WO2008053586A1 (en) 2006-11-02 2007-10-25 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2011101331050A Division CN102208376B (zh) 2006-11-02 2007-10-25 半导体器件

Publications (2)

Publication Number Publication Date
CN101536182A true CN101536182A (zh) 2009-09-16
CN101536182B CN101536182B (zh) 2011-07-06

Family

ID=39343940

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2011101331050A Expired - Fee Related CN102208376B (zh) 2006-11-02 2007-10-25 半导体器件
CN2007800409609A Expired - Fee Related CN101536182B (zh) 2006-11-02 2007-10-25 半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2011101331050A Expired - Fee Related CN102208376B (zh) 2006-11-02 2007-10-25 半导体器件

Country Status (5)

Country Link
US (2) US8063484B2 (zh)
EP (1) EP2109886A4 (zh)
JP (1) JP5223677B2 (zh)
CN (2) CN102208376B (zh)
WO (1) WO2008053586A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194811A (zh) * 2010-03-05 2011-09-21 中芯国际集成电路制造(上海)有限公司 热电装置
CN108352370A (zh) * 2016-09-06 2018-07-31 古德系统有限公司 用于高功率元件的散热板
CN111739843A (zh) * 2020-06-30 2020-10-02 上海矽睿科技有限公司 一种惯性测量仪封装结构

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6128448B2 (ja) * 2012-03-02 2017-05-17 パナソニックＩｐマネジメント株式会社 半導体発光装置
US9380733B2 (en) * 2013-02-20 2016-06-28 Mitsubishi Electric Corporation Cooling device and power module equipped with cooling device
CN105210246B (zh) * 2013-05-13 2018-02-23 三菱电机株式会社 半导体激光器装置
DE102014016565B3 (de) * 2014-11-11 2015-11-12 Micronas Gmbh Schaltkreisgehäuse
JP6380037B2 (ja) * 2014-11-19 2018-08-29 株式会社デンソー 半導体装置およびそれを用いた電子部品
US9928317B2 (en) * 2015-02-02 2018-03-27 Mentor Graphics Corporation Additive design of heat sinks
US10217691B2 (en) 2015-08-17 2019-02-26 Nlight, Inc. Heat spreader with optimized coefficient of thermal expansion and/or heat transfer
JP6391852B2 (ja) * 2015-12-17 2018-09-19 三菱電機株式会社 フェーズドアレイアンテナ
US10332820B2 (en) * 2017-03-20 2019-06-25 Akash Systems, Inc. Satellite communication transmitter with improved thermal management
JP7189128B2 (ja) 2017-04-25 2022-12-13 京セラ株式会社 電子素子搭載用基板、電子装置および電子モジュール
US10374553B2 (en) * 2017-06-15 2019-08-06 Akash Systems, Inc. Microwave transmitter with improved information throughput
JP7121027B2 (ja) 2017-09-28 2022-08-17 京セラ株式会社 電子素子搭載用基板および電子装置
JP7084134B2 (ja) * 2017-12-26 2022-06-14 京セラ株式会社 電子装置
WO2019151304A1 (ja) * 2018-01-30 2019-08-08 京セラ株式会社 電子素子搭載用基板、電子装置および電子モジュール
JP7182403B2 (ja) * 2018-09-03 2022-12-02 昭和電工株式会社 冷却装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57130441A (en) * 1981-02-06 1982-08-12 Hitachi Ltd Integrated circuit device
JPH0232553A (ja) * 1988-07-22 1990-02-02 Toshiba Corp 高周波半導体素子用セラミックス基板
JPH10107190A (ja) 1996-10-01 1998-04-24 Tonen Corp 半導体パッケージ
JPH10233475A (ja) 1996-12-16 1998-09-02 Sentan Zairyo:Kk シリコンウェハーと炭素材との複合材
JP2000273196A (ja) * 1999-03-24 2000-10-03 Polymatech Co Ltd 熱伝導性樹脂基板および半導体パッケージ
US6469381B1 (en) * 2000-09-29 2002-10-22 Intel Corporation Carbon-carbon and/or metal-carbon fiber composite heat spreader
US6867493B2 (en) * 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
JP2002368468A (ja) * 2001-06-07 2002-12-20 Matsushita Electric Ind Co Ltd ヒートシンクとその製造方法およびそれを用いた冷却装置
US6821625B2 (en) * 2001-09-27 2004-11-23 International Business Machines Corporation Thermal spreader using thermal conduits
JP2003152146A (ja) * 2001-11-16 2003-05-23 Kyocera Corp 光半導体素子収納用パッケージおよび光半導体装置
US6758263B2 (en) * 2001-12-13 2004-07-06 Advanced Energy Technology Inc. Heat dissipating component using high conducting inserts
JP2003204021A (ja) 2002-01-10 2003-07-18 Sumitomo Metal Electronics Devices Inc 半導体モジュール用基板
US6946190B2 (en) * 2002-02-06 2005-09-20 Parker-Hannifin Corporation Thermal management materials
US20040118501A1 (en) * 2002-12-19 2004-06-24 Intel Corporation Heat transfer composite with anisotropic heat flow structure
US6985359B2 (en) * 2003-04-21 2006-01-10 Hewlett-Packard Development Company, L.P. Variable-wedge thermal-interface device
JP2004356625A (ja) 2003-05-06 2004-12-16 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法
KR100705868B1 (ko) * 2003-05-06 2007-04-10 후지 덴키 디바이스 테크놀로지 가부시키가이샤 반도체 장치 및 그 제조 방법
JP4180980B2 (ja) * 2003-06-10 2008-11-12 本田技研工業株式会社 半導体装置
US7030483B2 (en) * 2003-06-30 2006-04-18 Intel Corporation Polymer solder hybrid interface material with improved solder filler particle size and microelectronic package application
US7004243B1 (en) * 2003-07-22 2006-02-28 Unisys Corporation Method of extending the operational period of a heat-exchanger in a chip tester
US7239016B2 (en) * 2003-10-09 2007-07-03 Denso Corporation Semiconductor device having heat radiation plate and bonding member
US20050121776A1 (en) * 2003-12-05 2005-06-09 Deppisch Carl L. Integrated solder and heat spreader fabrication
JP4809582B2 (ja) 2004-01-13 2011-11-09 東洋炭素株式会社 高熱伝導黒鉛材料及びその製造方法
US20060011336A1 (en) * 2004-04-07 2006-01-19 Viktor Frul Thermal management system and computer arrangement
US7776452B2 (en) * 2004-08-10 2010-08-17 Neomax Materials Co. Ltd. Heat sink member and method of manufacturing the same
CN100390974C (zh) * 2004-08-20 2008-05-28 清华大学 一种大功率半导体器件用的大面积散热结构
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
US7351360B2 (en) * 2004-11-12 2008-04-01 International Business Machines Corporation Self orienting micro plates of thermally conducting material as component in thermal paste or adhesive
JP4407489B2 (ja) * 2004-11-19 2010-02-03 株式会社デンソー 半導体装置の製造方法ならびに半導体装置の製造装置
US7855449B2 (en) * 2005-04-27 2010-12-21 Koninklijke Philips Electronics N.V. Cooling device for a light-emitting semiconductor device and a method of manufacturing such a cooling device
JP2007059875A (ja) * 2005-07-26 2007-03-08 Kyocera Corp 放熱部材およびこれを用いた電子部品収納用パッケージおよび電子装置
JP4450230B2 (ja) * 2005-12-26 2010-04-14 株式会社デンソー 半導体装置
CN100352045C (zh) * 2006-03-31 2007-11-28 湖南大学 Cu－W薄膜涂层集成复合热沉
JP2008091432A (ja) * 2006-09-29 2008-04-17 Kodenshi Corp 電子部品
JP2008091369A (ja) * 2006-09-29 2008-04-17 Nec Schott Components Corp 電子部品用パッケージ
US8030760B2 (en) * 2006-12-05 2011-10-04 Kabushiki Kaisha Toyota Jidoshokki Semiconductor apparatus and manufacturing method thereof
JP2008294280A (ja) * 2007-05-25 2008-12-04 Showa Denko Kk 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194811A (zh) * 2010-03-05 2011-09-21 中芯国际集成电路制造(上海)有限公司 热电装置
CN102194811B (zh) * 2010-03-05 2012-12-05 中芯国际集成电路制造(上海)有限公司 热电装置
CN108352370A (zh) * 2016-09-06 2018-07-31 古德系统有限公司 用于高功率元件的散热板
CN111739843A (zh) * 2020-06-30 2020-10-02 上海矽睿科技有限公司 一种惯性测量仪封装结构

Also Published As

Publication number Publication date
US8063484B2 (en) 2011-11-22
US20100007013A1 (en) 2010-01-14
EP2109886A1 (en) 2009-10-21
CN102208376B (zh) 2012-11-14
JP5223677B2 (ja) 2013-06-26
EP2109886A4 (en) 2010-05-26
US20120012995A1 (en) 2012-01-19
WO2008053586A1 (en) 2008-05-08
JPWO2008053586A1 (ja) 2010-02-25
CN101536182B (zh) 2011-07-06
US8476756B2 (en) 2013-07-02
CN102208376A (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
CN101536182B (zh) 半导体器件
US10785863B2 (en) Circuit support and cooling structure
CN100505349C (zh) 半导体发光器件
US7898807B2 (en) Methods for making millichannel substrate, and cooling device and apparatus using the substrate
US11196390B2 (en) Power amplifier devices containing frontside heat extraction structures and methods for the fabrication thereof
CN107017172A (zh) 使不同类型的半导体管芯附接到同一导热法兰的多管芯封装
CN109860131A (zh) 一种具有内散热装置的系统级封装结构
CN106910725A (zh) 一种半导体芯片的封装结构
CN112447625A (zh) 双面散热大尺寸芯片倒装封装结构及封装方法
TWI688062B (zh) 用於積體電路晶粒之鑽石基散熱基板、組裝積體電路晶粒之方法以及封裝積體電路裝置
Horng et al. Improved thermal management of GaN/sapphire light-emitting diodes embedded in reflective heat spreaders
CN100390974C (zh) 一种大功率半导体器件用的大面积散热结构
JP3921343B2 (ja) パワートランジスタセル
US20060279361A1 (en) Power amplifier having high heat dissipation
JP2001217363A (ja) 半導体装置とそのヒートシンク
CN217159657U (zh) 一种准单片集成氮化镓功率倍增功率放大器
CN102487052A (zh) 芯片衬底、热沉及基板一体化的复合材料封装组件及其制造方法
CN108364923A (zh) 采用碳纳米管微通道散热器的氮化镓基功率器件及其制备方法
US11929310B2 (en) Radio frequency packages containing substrates with coefficient of thermal expansion matched mount pads and associated fabrication methods
JPH04213863A (ja) Ｉｃ実装用パッケージ／キャリア
CN113394180B (zh) 通信用高频功放芯片的封装结构及其封装方法
CN216288399U (zh) 半导体器件组件
JP2007184366A (ja) 半導体装置
JP2004311650A (ja) パワーモジュール用基板
Schaffauser et al. Optimised thermal and microwave packaging for wide-band gap transistors: diamond & flip chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110706

Termination date: 20151025

CF01 Termination of patent right due to non-payment of annual fee