CN101546809B - 一种存储装置及其制造方法 - Google Patents

一种存储装置及其制造方法 Download PDF

Info

Publication number
CN101546809B
CN101546809B CN2008101689177A CN200810168917A CN101546809B CN 101546809 B CN101546809 B CN 101546809B CN 2008101689177 A CN2008101689177 A CN 2008101689177A CN 200810168917 A CN200810168917 A CN 200810168917A CN 101546809 B CN101546809 B CN 101546809B
Authority
CN
China
Prior art keywords
layer
electrode
sidewall
hot
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101689177A
Other languages
English (en)
Other versions
CN101546809A (zh
Inventor
陈士弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101546809A publication Critical patent/CN101546809A/zh
Application granted granted Critical
Publication of CN101546809B publication Critical patent/CN101546809B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

本发明公开了一种存储装置及其制造方法。本发明所公开的存储装置包含一第一电极层、一第二电极层及一热隔离结构，而该热隔离结构包含一热隔离材料介于该第一及第二电极层之间。该第一及第二电极层及该热隔离结构定义具有一侧壁的一多层叠层。一侧壁导电层包含一侧壁导电材料，其位于该多层叠层的该侧壁上。该侧壁导电材料具有大于该热隔离材料的一电性导电率。一存储元件包含存储材料并位于该第二电极层之上。

Description

一种存储装置及其制造方法
技术领域
本发明是有关于使用相变化存储材料，像是硫属化物与其它可程序化电阻材料的高密度存储装置，以及制造此等装置的制造方法。
背景技术
如硫属化物及类似材料的此等相变化存储材料，可通过施加其幅度适用于集成电路中的电流，而致使晶相变化。一般而言非晶态的特征是其电阻高于结晶态，此电阻值可轻易测量得到而用以作为指示。这种特性则引发使用可程序化电阻材料以形成非易失性存储器电路等兴趣，此电路可用于随机存取读写。
从非晶态转变至结晶态一般是一低电流步骤。从结晶态转变至非晶态(以下指称为复位(reset))一般是一高电流步骤，其包括一短暂的高电流密度脉冲以融化或破坏结晶结构，其后此相变化材料会快速冷却，抑制相变化的过程，使得至少部份相变化结构得以维持在非晶态。理想状态下，致使相变化材料从结晶态转变至非晶态的复位电流幅度应越低越好。欲降低复位所需的复位电流幅度，可通过减低在存储器中的相变化材料元件的尺寸、以及减少电极与此相变化材料的接触面积而达成，因此可针对此相变化材料元件施加较小的绝对电流值而达成较高的电流密度。
相变化存储结构引起的一项课题，是与该相变化材料接触的电极的热库效应。因为相变化发生是由加热的结果，而该电极的该相对较高热传导率会使热由该相变化材料散失，因而需要更高的电流来引起所需的相变化。
因此，需要提供一种解决上述该电极热库课题的结构，使得存储单元结构具有较低的复位电流，以及制造此等结构的方法，以符合在大量存储装置制造上规格变异所需的严格工艺。
发明内容
有鉴于此，本发明的主要目的在于提供一种存储装置，包含一第一电极层包括一第一电极材料，一第二电极层包括一第二电极材料。该装置包含一热隔离结构包括一热隔离材料层在该第一及第二电极材料层之间。该热隔离材料具有低于该第一及第二电极材料的一热传导率。该第一及第二电极层及该热隔离结构定义具有一侧壁的一多层叠层。一侧壁导电层包含一侧壁导电材料在该多层叠层的该侧壁上，该侧壁导电材料具有一高于该热隔离材料的一电性导电率。一存储元件包含存储材料在该第二电极层之上。
本发明公开一种用来制造一存储装置的方法，而该方法包含形成一多层叠层包括一第一电极层包含一第一电极材料，一第二电极层包含一第二电极材料，以及一热隔离结构包含一热隔离材料层在该第一及第二电极材料层之间。该热隔离材料具有低于该第一及第二电极材料的一热传导率，该多层叠层具有一侧壁。在一些实施例中该热隔离材料包含介电材料。本方法包含形成一侧壁导电层包括一侧壁导电材料在该多层叠层的该侧壁上。该侧壁导电材料具有一高于该热隔离材料的一电性导电率。本方法更包含形成一存储元件包括存储材料在该第二电极层之上。
本发明所公开的结构降低从该存储元件被带走的热量，有效地增加在该存储元件中每单位电流值所产生的热量，以及因此降低为了引起一相变化所需要的电流值。该热隔离结构包含具有一小于该第一及第二电极层材料的热传导率的材料，因此限制了由该存储元件的该主动区域热的流散。该热隔离材料增加了在该存储元件及该高热容存取电路及/或偏压结构之间的热阻碍。该热隔离材料也可具有一低于该侧壁导电层的一热传导率，因此集中热流在该侧壁导电层内。该侧壁导电层可以在该侧壁上使用材料的薄膜沉积技术来形成，因此在宽度上可低于用来形成该多层叠层的工艺，一般是一光刻工艺。该侧壁导电层的该较小宽度增加该结构的热电阻，因此限制了从该存储元件流散的热量。
举凡本发明的特征、目的及优点等将可透过下列说明所附图式、实施方式及权利要求获得充分了解。
附图说明
图1绘示一伞状存储单元前先技术的剖面图。
图2绘示一柱状存储单元前先技术的剖面图。
图3绘示解决该底电极热库课题的一存储单元的剖面图。
图4绘示对该热隔离结构具有一多层结构的一存储单元的剖面图。
图5A至图5F绘示对该热隔离结构具有一多层结构的存储单元增加可靠度图式。
图6绘示解决该顶电极及底电极热库课题的一存储单元的剖面图。
图7至图11绘示用来制造图4所绘示一存储单元的工艺步骤图。
图12至图13绘示图11所示替代的工艺步骤图。
图14是本发明所述具有一热隔离电极结构存储单元的存储阵列的集成电路的一简明方块图。
图15绘示该存储阵列的一部位。
【主要元件符号说明】
100伞状存储单元
110、210、310、710  介电层
120、220  底电极
125、145、342、398、632  宽度
130  相变化材料层
140、240、340  顶电极
150、335  主动区域
160、260、360  介电层
200  柱状存储单元
230  相变化材料柱
330  存储元件
370  第一电极层
375  第二电极层
380  热隔离结构(热隔离结构)
382  热隔离材料
382a      热隔离材料的第一层
382b      热隔离材料的第二层
382c      热隔离材料的第三层
384       层间导电材料层
384a      第一层间导电层
384b      第二层间导电层
385       侧壁
390       侧壁导电层
390a、390b导电侧壁构件
395       多层叠层
400       存储单元
610a      第一电极元件
610b      第二电极元件
630       柱型存储元件
700       存储存取层
720       导电栓塞
770       第一电极材料层
775       第二电极材料层
780       热隔离结构材料
782a、782b、782c  热隔离材料
784a、784b  层间导电材料层
800       掩模元件
1000      侧壁导电材料顺形层
1200      顺形介电层
1300      侧壁介电间隔物
1410      集成电路
1412      阵列
1414      字线译码器
1416      字线
1418      位线或行译码器
1422   总线
1424   感测放大器与数据输入结构
1430   其它电路
1432   数据输出线
1434   控制器
1436   偏压安排供应电压
1530、1532、1534、1536  存储单元
1540、1542、1544、1546  存储元件
1554   源极线
1555   源极线终端
1556、1558  字线
1560、1562  位线
1630   第一及第二热隔离电极
具体实施方式
后续的发明说明将参照至特定结构实施例与方法。可以理解的是，本发明的范畴并非限制于特定所公开的实施例，且本发明可利用其它特征、元件、方法与实施例进行实施。较佳实施例是被描述以了解本发明，而非用以限制本发明的范畴，本发明的范畴是以权利要求进行定义。熟习该项技艺者可以根据后续的叙述而了解本发明的均等变化。在各实施例中的类似元件将以类似标号进行指定。
图1绘示具有延伸穿透至一介电层110的一底电极120、在该底电极120上的一相变化材料层130、在该相变化材料层130上的一顶电极140的一伞状存储单元100先前技艺的剖面图。一介电层160围绕该相变化材料层130。参见如图1，该底电极120具有一宽度125，其小于该顶电极140及该相变化材料层130的该宽度145。由于该宽度125及该宽度145的差异，在操作上会使得电流密度在邻近于该底电极120的该相变化材料层130的区域会是最大，造成该相变化材料的主动区域150具有一伞状，如图1所示。
因为加热而造成在该主动区域150的该相变化发生，该底电极120的相对高的热传导率作为一热库，并且由该主动区域150导热出去，因此需要更高的电流来引发在该主动区域150所需的相变化。
图2绘示在先前技艺中柱状存储单元200的剖面图。该存储单元200包含一底电极220在一介电层内210，一相变化材料柱230在该底电极220之上，一顶电极240在该相变化材料柱230之上。一介电层260围绕该相变化材料柱230。在操作上具有传导性的该顶电极240及该底电极220作为一热库，该顶电极240及该底电极220的相对较高的热传导率快速地从该相变化材料柱230导热出去。该顶电极240及该底电极220的热库效应导致当要引发所需的相变化要更高电流的需求。
图3绘示处理上述的热库议题的一存储单元300的剖面图。
该存储单元300包含一第一电极层370、一热隔离结构380在该第一电极层370之上，以及一第二电极层375在该热隔离结构380之上。该热隔离结构380包含一热隔离材料层382，而该材料具有低于该第一电极层370及该第二电极层375的材料的一热传导率。举例来说，该热隔离材料可包含一具有一低热传导率(κ)的介电材料，像是二氧化硅、氮氧化硅、氮化硅、氧化铝或其它低热传导率的介电层。替代地，该热隔离材料可包括选自下列群组的一个及一个以上元素：硅、钛、铝、钽、氮、氧、碳，包含重掺杂的氮化硅钽、氮化钽、氮化钛、氮化硅、氮化铝、及氧化铝。
该第一电极层370及该第二电极层375以及该热隔离结构380定义一具有侧壁385的一多层叠层395。一侧壁导电层390是在该多层叠层395的该侧壁385上。该侧壁导电层390包含导电材料，而其是具有大于该热隔离材料层382的一导电率，也因此在该第一电极层370及该第二电极层375之间提供一相对低的电阻电流路径。在所述的实施例中，该侧壁导电层390围绕着该多层叠层395。替代地，该侧壁导电层390在该侧壁上385可包含多个侧壁导电元件以电性耦接该第一电极层370及该第二电极层375。
该多层叠层395及该侧壁导电层390作为该存储单元300的一底电极，并被介电层310所围绕。一存储元件330是位在该第二电极层375及该侧壁导电层390的顶表面上，以及一顶电极340位在该存储元件330之上。该存储元件330及该顶电极340被一介电层360所围绕。
该存储元件330可包含选自于以下群组中的任一种材料或群组中多种材料的结合：锗、锑、碲、硒、铟、镓、铋、锡、铜、钯、铅、硫、硅、氧、磷、砷、氮及金。
每一该第一电极层370及该第二电极层375及该侧壁导电层390可包含例如氮化钛或氮化钽。在实施例中对于该第二电极层375及该侧壁导电层390，氮化钛是较佳的，因为其与存储元件330的GST有良好的接触(如上所述)，其是半导体工艺中常用的材料，且在GST转换的高温(典型地介于600至700℃)下可提供良好的扩散势垒。替代地，每一该第一电极层370及该第二电极层375及该侧壁导电层390可包含例如，一个以上选自下列群组的元素：钛、钨、钼、铝、钽、铜、铂、铱、镧、镍、氧和钌及其组合。
在操作上，在该顶电极340及该第一电极层370的电压可引导一电流由该第一电极层370流至该顶电极340或反之亦然，而穿过该多层叠层395、该侧壁导电层390及该存储元件330。
该主动区域335是该存储元件330中存储材料所引起在至少两种固相状态转变的该区域。该主动区域335可在绘示的结构中制造的非常地小，因此来降低引起一相变化所需电流大小。该多层叠层395及该侧壁导电层390具有一总宽度398(在某些实施例中是一直径)，该宽度398小于该存储元件330及该顶电极340的该宽度342。由于宽度398及宽度342的差异，而集中该存储元件330的电流密度，因此降低要使该主动区域335引起相变化所需的电流大小。
跟图1中的该底电极120比较起来，该多层叠层395及该侧壁导电层390降低从该主动区域335被带走的热量，有效地增加在该主动区域335内每单位电流值热的产生量。该热隔离层382包含一具有小于该第一电极层370及该第二电极层375材料的一热导电率的一热隔离材料，因而限制热由该存储元件330的该主动区域335流出。该热隔离材料也会具有一低于该侧壁导电材料的一热导电率，因而集中热流在该侧壁导电层390之内。该侧壁导电层390可使用材料的薄膜沉积技术形成于该侧壁385之上，因此该宽度392可小于用来形成该多层叠层的工艺，一般为一光刻工艺。该侧壁导电层390的该小的宽度392增加了该结构的热阻挡，也因此限制由该主动区域的热流量。该宽度392可为，例如，在约0.3nm至20nm之间，像是约5nm。此外，该介电层310较佳地包含对于该主动区域335可提供某种额外热阻隔的材料。
该存储单元300的实施例，包括相变化存储材料，包括硫属化物材料与其它材料，分别对该存储元件330。硫属化物包括下列四元素的任一者：氧(O)、硫(S)、硒(Se)、以及碲(Te)，形成元素周期表上第VIA族的部分。硫属化物包括将一硫属元素与一更为正电性的元素或自由基结合而得。硫属化合物合金包括将硫属化合物与其它物质如过渡金属等结合。一硫属化合物合金通常包括一个以上选自元素周期表第IVA族的元素，例如锗(Ge)以及锡(Sn)。通常，硫属化合物合金包括下列元素中一个以上的复合物：锑(Sb)、镓(Ga)、铟(In)、以及银(Ag)。许多以相变化为基础的存储材料已经被描述于技术文件中，包括下列合金：镓/锑、铟/锑、铟/硒、锑/碲、锗/碲、锗/锑/碲、铟/锑/碲、镓/硒/碲、锡/锑/碲、铟/锑/锗、银/铟/锑/碲、锗/锡/锑/碲、锗/锑/硒/碲、以及碲/锗/锑/硫。在锗/锑/碲合金家族中，可以尝试大范围的合金成分。此成分可以下列特征式表示：TeaGebSb100-(a+b)，其中a与b代表了所组成元素的原子总数为100％时，各原子的百分比。一位研究员描述了最有用的合金系为，在沉积材料中所包含的平均碲浓度是远低于70％，典型地是低于60％，并在一般型态合金中的碲含量范围从最低23％至最高58％，且最佳是介于48％至58％的碲含量。锗的浓度是高于约5％，且其在材料中的平均范围是从最低8％至最高30％，一般是低于50％。最佳地，锗的浓度范围是介于8％至40％。在此成分中所剩下的主要成分则为锑。(Ovshinky‘112专利，栏10～11)由另一研究者所评估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7。(Noboru Yamada，”Potential of Ge-Sb-Te Phase-change Optical Disks forHigh-Data-Rate Recording”，SPIE v.3109，pp.28-37(1997))更一般地，过渡金属如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)、以及上述的混合物或合金，可与锗/锑/碲结合以形成一相变化合金其包括有可程序化的电阻性质。可使用的存储材料的特殊范例，系如Ovshinsky‘112专利中栏11～13所述，其范例在此被列入参考。
在一些实施例中，硫属化物及其它相变化材料掺杂杂质来修饰导电性、转换温度、熔点及使用在掺杂硫属化物存储元件的其它特性。使用在掺杂硫属化物代表性的杂质包含氮、硅、氧、二氧化硅、氮化硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛、氧化钛。可参见美国专利第6,800,504号专利及美国专利申请号第2005/0029502号专利。
相变化材料能在此单元主动信道区域内依其位置顺序于材料为一般非晶状态的第一结构状态与为一般结晶固体状态的第二结构状态之间切换。这些材料至少为双稳定态。此词汇「非晶」是用以指称一相对较无次序的结构，其较之一单晶更无次序性，而带有可检测的特征如较之结晶态更高的电阻值。此词汇「结晶态」是用以指称一相对较有次序的结构，其较之非晶态更有次序，因此包括有可检测的特征例如比非晶态更低的电阻值。典型地，相变化材料可电切换至完全结晶态与完全非晶态之间所有可检测的不同状态。其它受到非晶态与结晶态的改变而影响的材料特中包括，原子次序、自由电子密度、以及活化能。此材料可切换成为不同的固态、或可切换成为由两种以上固态所形成的混合物，提供从非晶态至结晶态之间的灰阶部分。此材料中的电性质也可能随之改变。
相变化合金可通过施加一电脉冲而从一种相态切换至另一相态。先前观察指出，一较短、较大幅度的脉冲倾向于将相变化材料的相态改变成大体为非晶态。一较长、较低幅度的脉冲倾向于将相变化材料的相态改变成大体为结晶态。在较短、较大幅度脉冲中的能量够大，因此足以破坏结晶结构的键能，同时够短，因此可以防止原子再次排列成结晶态。在没有不适当实验的情形下，可以利用实验方法决定特别适用于一特定相变化合金。在本发明的后续讨论中，相变化或其它存储材料，被通常称为GST，且可以了解的是，其它类型的相变化材料也可使用。可以使用于本发明存储单元中的材料之一，是Ge2Sb2Te5。
可用于本发明其它实施例中的其它可程序化的存储材料包括，掺杂N2的GST、GexSby、或其它以不同结晶态转换来决定电阻的物质；PrxCayMnO3、PrxSryMnO3、ZrOx，或其它使用一电脉冲以改变电阻状态的物质；TCNQ(7，7，8，8-tetracyanoquinodimethane)、PCBM(methanofullerene6，6-phenyl C61-butyric acid methyl ester)、TCNQ-PCBM、Cu-TCNQ、Ag-TCNQ、C60-TCNQ、以其它物质掺杂的TCNQ、或任何其它聚合物材料其包括有以一电脉冲而控制的双稳定或多稳定电阻态。
对于形成硫属化物的一种示范方法是利用PVD溅射或磁控(Magnetron)溅射方式，其反应气体为氩气、氮气、及/或氦气、压力为1mTorr至100mTorr。此沉积步骤一般在室温下进行。一长宽比为1～5的准直器(collimater)可用以改良其注入表现。为了改善其注入表现，也可使用数十至数百伏特的直流偏压。另一方面，同时合并使用直流偏压以及准直器也是可行的。
有时需要在真空中或氮气环境中进行一沉积后退火处理，以改良硫属化物材料的结晶态。此退火处理的温度典型地是介于100℃至400℃，而退火时间则少于30分钟。
该硫属化物材料的厚度取决于该存储单元结构的设计。一般来说，一硫属化物材料具有高于8nm的厚度可具有一相变化特性，使得该材料具有至少两种稳定电阻状态。可预期的是某些材料也适于更小的厚度。
在图3中所述的实施例中，该热隔离结构380包含一单层的热隔离材料382。在实施例中，该热隔离结构380包含具有导电材料的层间导电层所分离的多个热隔离材料层，而可以达成额外的热隔离。举例来说，该热隔离结构380可包含热隔离材料的第一层及第二层，而其是被包含具有比该热隔离材料还要高的导电性的材料的层间导电层所分离。在另一实例中，将会在下述图4中所公开，该热隔离结构可包含三层的热隔离材料，而每一层是被一层间导电层所隔开。
图4绘示一类似图3的存储单元300的一存储单元400，除了该热隔离结构380包含一多层结构替代层382，而其包含热隔离材料及层间导电材料层384。
在图4中，该热隔离结构380包含一热隔离材料的第一层382a在该第一电极层370之上，一第一层间导电层384a在该热隔离材料的第一层382a之上，一热隔离材料的第二层382b在该第一层间导电层384a之上，一第二层间导电层384b在该热隔离材料的第二层382b之上，以及一热隔离材料的第三层382c在该第二层间导电层384b之上。
图4的该多层热隔离结构380可对该存储元件的该主动区域355提供额外的热隔离，而不会增加在该第一电极层370及该存储元件330之间的电阻。而该多层结构382及层间导电材料层384可就由薄膜沉积技术来形成，例如每一材料层具有约在5埃至100埃之间的一厚度。与单层热隔离结构380比较起来，使用薄的该多层结构382及层间导电材料层384可增加热隔离效果而不会增加该电阻。
因此，如图5A至图5E所绘示并在下方更详尽地讨论，该层间导电层382提供了额外的好处像是当该侧壁导电层390的一部位损坏时，可以增加稳定性及降低总电阻。
图5A绘示该热隔离结构380包含一热隔离材料的单层，以及该侧壁导电层390并未完全地围绕该多层叠层395，而是包含一第一导电侧壁构件390a及一第二导电侧壁构件390b。
图5B绘示图5A的该结构的一等效电路图，而每一导电侧壁构件390a、390b由三个电阻为R的串联电阻器来代表。因此图5B的该电路具有一总电阻为1.5R。
如图5C所绘示，若该导电侧壁构件390b损坏，并导致该电路为开路，电流无法通过该导电侧壁构件390b，而图5A的该结构的电阻将会倍增至3R。
图5D绘示该热隔离结构380包含一多层结构，以及该侧壁导电层390并未完全地围绕该多层叠层395，而是包含一第一导电侧壁构件390a及一第二导电侧壁构件390b。
图5E绘示图5D的该结构的一等效电路图，而每一导电侧壁构件390a、390b由三个电阻为R的串联电阻器来代表。因此图5E的该电路具有一总电阻为1.5R。
如图5F所示，该层间导电层384在该导电侧壁构件390a、390b之间提供一电流路径，当该导电侧壁构件390b的一部位损坏时，造成一2R的电阻。该导电侧壁构件390b的一部位损坏的情况下，因为该层间导电层384会允许电流流经该导电侧壁构件390b的一部位，而该电流并不会完全地集中至该导电侧壁构件390a。由于该层间导电层而使得电流在导电侧壁构件390a、390b两者的分配，可以增加可靠度，因为就算每一该导电侧壁构件390a、390b的一部位损坏，也会使得电流路径仍存在于该第一电极元件370及该第二电极元件375之间。
针对每一电极的热库效应的课题，图6绘示一存储单元具有作为一底电极之用的一第一电极元件610a，以及作为一顶电极之用的一第二电极元件610b的剖面图。
每一电极元件610包含一第一电极层370、一热隔离结构380在该第一电极层370之上，以及一第二电极层375在该热隔离结构380之上。该热隔离结构380包含如图4所绘示的一多层结构。如上述中所讨论，该热隔离结构380的替代实施例也可以使用之。
该存储单元600也包含具有一宽度632(在一些实施例中是一直径)的一柱型存储元件630，而该宽度632小于该第一及第二电极元件610a、610b的宽度，该存储元件630包含存储材料并与该第一及第二电极元件610a、610b的该第二电极层375相接触。
在操作上，与该顶电极240及该底电极220相较之下，该第一及第二电极元件610降低由该存储元件630所散失的热量，使该存储元件中每单位电流值有效地增加所产生热的量。该第二电极层375也提供与该存储元件630一相对大的接触表面，这样可以满足在对准容忍度上工艺的变异并增进该存储单元的制造能力。
图7至图11绘示制造如图4中所绘示一存储单元的制造程序步骤。
图7绘示在一存储存取层700的一顶表面705上形成一多层结构730。该存储存取层700包含一导电栓塞720延伸穿过介电层710至下方的存取电路(未示)，像是一存取晶体管。
该多层结构730包含一第一电极材料层770、一热隔离结构材料780在该第一电极材料层770之上，以及一第二电极材料层775在该热隔离结构材料780之上。
在该绘示的实施例中，该热隔离结构材料780包含三层热隔离材料782a、782b、782c，而分别地被层间导电材料层784a、784b所分隔。替代地，上述所公开的热隔离材料也可以使用。
接着，在图7所绘示的该结构形成一掩模元件800，而形成图8所绘示的结构。在该所绘示的实施例中该掩模元件800包含图案化光阻材料。
接着，使用该掩模元件800作为一刻蚀掩模来刻蚀该多层结构730以形成多层叠层395，并将该掩模元件移除，而产生图9所绘示的该结构。
该多层叠层395具有一侧壁385及包含一第一电极层370、一热隔离结构380在该第一电极层370之上、一第二电极层375在该热隔离结构380之上。
接着，在图9所绘示的该结构上形成一侧壁导电材料的顺形层1000并包含在该多层叠层395之上，而形成图10所绘示的结构。
接着，非等向性刻蚀该侧壁导电材料的顺形层1000已露出该多层叠层395的该第二电极层375的一顶表面，因此形成图11所绘示的侧壁导电层390。
接着，可以在图11所绘示的结构上形成一介电层310并使用，例如：化学机械抛光法CMP，来平坦化。可形成及图案化一相变化材料层及顶电极材料以形成存储元件330及顶电极，而形成图4所绘示的结构。
图12至图13绘示图11的一替代工艺步骤。
图12绘示在图10的该侧壁导电材料顺形层1000上形成一顺形介电层1200。
接着，非等向性刻蚀该侧壁导电材料顺形层1000及该顺形介电层1200以露出该多层叠层395的该第二电极层375的一顶表面，因此形成侧壁导电层390及一侧壁介电间隔物1300，如图13所绘示。
如图14所示，显示本发明所述具有热隔离电极结构存储单元的存储阵列的一集成电路1410的简化方块图。一字线译码器1414被电性连接至多个字线1416。一位线或行译码器1418被电性连接至多个位线1420，以在阵列中的相变化存储单元读取数据，以及读取数据至阵列1412中的相变化存储单元(未示)。地址是经由一总线1422而提供至一字线译码器及驱动器1414与一位线译码器1418。在方块中的感测放大器与数据输入结构1424，包含用来读取、设置、复位模式的电压及/或电流源是经由一数据总线1426而耦接至位线译码器1418。数据是从集成电路1410的输入/输出端、或集成电路内部与外部的其它数据来源，而经由数据输入线1428以将数据传输至方块1424中的数据输入结构。其它电路1430是包括于此集成电路1410中，例如一泛用目的处理器或特定目的应用电路、或可提供单芯片系统功能的模块组合其是由系统于单芯片的存储阵列1412所支持。数据是从方块1424中的感测放大器、经由数据输出线1432、而传输至集成电路1410的输入/输出端或其它位于集成电路1410内部或外部的数据目的地。
在本实施例中所使用的控制器1434，使用了偏压调整状态机构，并控制了偏压安排供应电压及电流源1436的应用，例如读取、程序化、擦除、擦除确认与程序化确认电压。控制器1434可利用特殊目的逻辑电路而应用，如熟习该项技艺者所熟知。在替代实施例中，控制器1434包括了通用目的处理器，其可使于同一集成电路，以执行一计算机程序而控制装置的操作。在又一实施例中，控制器1434是由特殊目的逻辑电路与通用目的处理器组合而成。
如图15在该型存储单元阵列1412中每个存储单元包括了一个存取晶体管(或其它存取装置，例如二极管)及相变化元件，在图15中四个存储单元1530、1532、1534、1536分别具有存储元件1540、1542、1544、1546，一阵列中一小块区域可代表数以百万计的存储单元。每一该存储单元1530、1532、1534、1536也分别具有第一及第二热隔离电极1630、1632、1634、1636邻近于该存储元件1540、1542、1544、1546。每一电极包含在本发明所述的第一及第二电极层、具有一侧壁的一热隔离结构以及一侧壁导电层。在所述实施例中每一存储单元包含第一及第二热隔离电极(例如存储单元1530包含第一及第二热隔离电极1630a、1630b)。替代地，每一存储单元可具有一单一热隔离电极。
每个存储单元1530、1532、1534、1536存取晶体管的源极是共同连接至一源极线1554，而其终结于一源极线终端电路1555。在另一实施例中，这些选择元件的源极线并未电连接，而是可独立控制的。在一些实施例中，该源极线终端电路1555可以包含偏压电路像是电压源及电流源，以及对该源极线1554施加调整偏压的译码电路，而不是加以接地。
多条字线包含字线1556、1558是沿着第一方向平行地延伸。字线1556、1558是与字线译码器1414电性连接。存储单元1530、1534的存取晶体管的栅极是连接至一共同字线，像是字线1556，而存储单元1532、1536存取晶体管的栅极是共同连接至字线1558。
多条位线包含位线1560、1562是沿着第二方向平行地延伸，并与该位线译码器1418电性连接。在所述实施例中每一存储元件及热隔离元件被安置于该对应的存取装置的该漏极以及该对应的位线。替代地。该存储元件及电极可在该对应的存取装置的源极侧。
可理解的是该存储阵列并不局限于图15所绘示的配置，也可以使用其它阵列配置方式。此外，在一些实施例中除了MOS晶体管，双极晶体管或二极管也可使用做存取装置。
在操作上，在该阵列1412每一存储单元依据该对应的存储元件的该总电阻来储存一数据值。举例来说，该数据值可由比较一选定的存储单元在位在线的电流和感测放大器1424上的一适合的参考电流而决定。可以建立该参考电流在一预先决定的电流范围内，而订为一逻辑”0”，以及在一电流范围之外订为一逻辑”1”。在存储单元中具有三种或更多的状态，在对应至每一该三种或更多的状态时，可建立不同位线电流范围的参考电流。
当要读取或写入阵列1412的一存储单元时，可以借着施加一合适的电压至字线1558、1556之一，并耦接位线1560、1562之一至一电压源，使得电流通过该选定的存储单元来达成。举例来说，若要建立一电流路径1580通过一选定存储单元(在本实例中是存储单元1530及存储元件1540)，可借着施加足以启动该存储单元1530的存取晶体管的电压至该位线1560、字线1556及源极线1554，并引起电流在一电流路径1580由该位线1560流至该源极线1554，或反之亦然。试所欲执行的操作不同(像是一读取操作或一写入操作)而决定施加电压的程度和时间。
在该存储单元1530的一复位(或擦除)操作时，字线译码器1414加速提供字线1456一合适的电压脉冲来启动该存储单元1530的该存取晶体管。位线译码器1418加速提供一合适大小及时间的电压脉冲至位线1560以引起一电流流经该存储元件1540，而该电流会升高该存储元件的温度到高于该相变化材料的转变温度，且也是高于该熔化温度使得该主动区域呈现液态。接着，停止该电流，像是停止在该位线1560及该字线1556的电压脉冲，导致一相对快的停止时间让该主动区域快速的冷却，稳定于一高电阻一般非晶态。该复位操作也可包含多于一个的脉冲，例如使用一对脉冲。
在该选定存储单元1530的一设置(或程序化)操作时，字线译码器1414加速提供字线1556一合适的电压脉冲来启动该存储单元1530的该存取晶体管。位线译码器1418加速提供一合适大小及时间的电压脉冲至位线1560以引起一电流流经该存储元件1540，而该电流脉冲足以提高该主动区域的至少一部位的温度高于该转变温度并造成该主动区域的至少一部位由该一般非晶状态转换为一低电阻的一般晶态，这样的转变降低了该主动区域的电阻且设置该存储单元至该所需状态。
数据值的位储存在该存储单元1530的一读取(或感测)操作时，字线译码器1414加速提供字线1556一合适的电压脉冲来启动该存储单元1530的该存取晶体管。位线译码器1418加速提供一合适大小及时间的电压脉冲至位线1560以引起一电流流经该存储元件1540，而并不会造成该主动区域在一电阻状态下改变。在该位线1560以及通过该存储元件1540的该电流是决定于该电阻，因此该数据状态与该存储单元相关。因此，该存储单元的该数据状态可由该存储单元1530的该电阻是否高于或低于一阈值电阻而决定，例如：借着该位线1560的该电流与感测放大电路1424的一合适参考电流的比较。
虽然本发明已参照较佳实施例来加以描述，将为吾人所了解的是，本发明创作并未受限于其详细描述内容。替换方式及修改样式已于先前描述中所建议，并且其它替换方式及修改样式将为熟习此项技艺的人士所思及。特别是，根据本发明的结构与方法，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果者皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式系意欲落在本发明权利要求及其均等物所界定的范畴之中。

Claims (24)

1.一种存储装置，其特征在于，包含：
一第一电极层包含一第一电极材料；
一第二电极层包含一第二电极材料；
一热隔离结构包含一热隔离材料层在该第一及第二电极材料层之间，该热隔离材料具有低于该第一及第二电极材料的一热传导率，该第一及第二电极层及该热隔离结构定义具有一侧壁的一多层叠层；
一侧壁导电层包含一侧壁导电材料在该多层叠层的该侧壁上，该侧壁导电材料具有一高于该热隔离材料的一导电率；
一存储元件包含存储材料在该第二电极层之上。
2.根据权利要求1所述的存储装置，其特征在于，该侧壁导电层在该侧壁具有一宽度，该宽度小于用来形成该多层叠层的一光刻工艺的一最小特征尺寸。
3.根据权利要求1所述的存储装置，其特征在于，该侧壁导电层围绕该多层叠层。
4.根据权利要求1所述的存储装置，其特征在于，该侧壁导电层包含一第一侧壁导电构件及一第二侧壁导电构件。
5.根据权利要求1所述的存储装置，其特征在于，该热隔离材料层是在该第一电极层之上，以及该第二电极层是在该热隔离材料层之上。
6.根据权利要求1所述的存储装置，其特征在于，该热隔离材料层是在该第一电极层之上，以及该热隔离结构更包含：
一第一层间导电层在该热隔离材料层之上；以及
一第二热隔离材料层在该第一层间导电层之上，该第二电极层在该第二热隔离材料层之上。
7.根据权利要求1所述的存储装置，其特征在于，该热隔离材料层是在该第一电极层之上，以及该热隔离结构更包含：
一第一层间导电层在该热隔离材料层之上；
一第二热隔离材料层在该第一层间导电层之上；
一第二层间导电层在该第二热隔离材料层之上；以及 
一第三热隔离材料层在该第二层间导电层之上，该第二电极层在该第三热隔离材料层之上。
8.根据权利要求1所述的存储装置，其特征在于，该存储材料是包含选自于以下群组中的任一种材料或群组中多种材料的结合：锗、锑、碲、硒、铟、镓、铋、锡、铜、钯、铅、硫、硅、氧、磷、砷、氮及金。
9.根据权利要求1所述的存储装置，其特征在于，每一该第一电极层、该第二电极层及该侧壁导电层包含选自以下一群组中的任一种或多种元素：钛、钨、钼、铝、铜、铂、铱、镧、镍、氮、氧和钌及其结合。
10.根据权利要求1所述的存储装置，其特征在于，该热隔离材料包含氮化硅钽、氮化钽、氮化钛、氮化硅、氮化铝及氧化铝之一的N-掺杂。
11.一种存储装置，其特征在于，包含：
一第一电极元件及一第二电极元件，而每一电极元件包含：
一第一电极层包含一第一电极材料；
一第二电极层包含一第二电极材料；
一热隔离结构包含一热隔离材料层在该第一及第二电极材料层之间，该热隔离材料具有低于该第一及第二电极材料的一热传导率，该第一及第二电极层及该热隔离结构定义具有一侧壁的一多层叠层；
一侧壁导电层包含一侧壁导电材料在该多层叠层的该侧壁上，该侧壁导电材料具有一高于该热隔离材料的一导电率；以及
一存储元件包含存储材料并接触该第一及第二电极元件的该第二电极层。
12.一种用来制造一存储装置的方法，其特征在于，该方法包含：
形成一包括一第一电极层、一第二电极层，以及一热隔离结构的多层叠层，该第一电极层包含一第一电极材料，该第二电极层包含一第二电极材料，该热隔离结构包含一热隔离材料层在该第一及第二电极材料层之间，该热隔离材料具有低于该第一及第二电极材料的一热传导率，该多层叠层具有一侧壁；
形成一侧壁导电层包含一侧壁导电材料在该多层叠层的该侧壁上，该侧壁导电材料具有一高于该热隔离材料的一电性导电率；以及
形成一存储元件包含存储材料在该第二电极层之上。 
13.根据权利要求12所述的方法，其特征在于，该侧壁导电层在该侧壁具有一宽度，该宽度小于用来形成该多层叠层的一光刻工艺的一最小特征尺寸。
14.根据权利要求12所述的方法，其特征在于，该侧壁导电层围绕该多层叠层。
15.根据权利要求12所述的方法，其特征在于，该侧壁导电层包含一第一侧壁导电构件及一第二侧壁导电构件。
16.根据权利要求12所述的方法，其特征在于，该形成一多层叠层包含：
形成一多层结构包含一第一电极材料层，一热隔离结构材料位于该第一电极材料层之上，以及一第二电极材料层位于该热隔离结构材料之上；
形成一掩模元件在该多层结构上；以及
使用该掩模元件作为一刻蚀掩模来刻蚀该多层结构。
17.根据权利要求12所述的方法，其特征在于，该形成一侧壁导电层结构包含：
形成一侧壁导电材料顺形层于该多层叠层之上；以及
非等向性刻蚀该侧壁导电材料顺形层以露出该第二电极层的一顶表面。
18.根据权利要求12所述的方法，其特征在于，该形成一侧壁导电层结构包含：
形成一侧壁导电材料顺形层于该多层叠层之上；
形成一介电材料顺形层于该侧壁导电材料顺形层之上；
非等向性刻蚀该介电材料顺形层及该侧壁导电材料顺形层以露出该第二电极层的一顶表面。
19.根据权利要求12所述的方法，其特征在于，该热隔离材料层是在该第一电极层之上，以及该第二电极层是在该热隔离材料层之上。
20.根据权利要求12所述的方法，其特征在于，该热隔离材料层是在该第一电极层之上，以及该热隔离结构更包含：
一第一层间导电层在该热隔离材料层之上；以及
一第二热隔离材料层在该第一层间导电层之上，该第二电极层在该第 二热隔离材料层之上。
21.根据权利要求12所述的方法，其特征在于，该热隔离材料层是在该第一电极层之上，以及该热隔离结构更包含：
一第一层间导电层在该热隔离材料层之上；
一第二热隔离材料层在该第一层间导电层之上；
一第二层间导电层在该第二热隔离材料层之上；以及
一第三热隔离材料层在该第二层间导电层之上，该第二电极层在该第三热隔离材料层之上。
22.根据权利要求12所述的方法，其特征在于，该存储材料是包含选自于以下群组中的任一种材料或群组中多种材料的结合：锗、锑、碲、硒、铟、镓、铋、锡、铜、钯、铅、硫、硅、氧、磷、砷、氮及金。
23.根据权利要求12所述的方法，其特征在于，每一该第一电极层、该第二电极层及该侧壁导电层包含选自以下一群组中的任一种或多种元素：钛、钨、钼、铝、铜、铂、铱、镧、镍、氮、氧和钌及其结合。
24.根据权利要求12所述的方法，其特征在于，该热隔离材料包含氮化硅钽、氮化钽、氮化钛、氮化硅、氮化铝及氧化铝之一的N-掺杂。 
CN2008101689177A 2008-03-25 2008-09-27 一种存储装置及其制造方法 Active CN101546809B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/054,861 2008-03-25
US12/054,861 US8084842B2 (en) 2008-03-25 2008-03-25 Thermally stabilized electrode structure

Publications (2)

Publication Number Publication Date
CN101546809A CN101546809A (zh) 2009-09-30
CN101546809B true CN101546809B (zh) 2011-02-02

Family

ID=41115716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101689177A Active CN101546809B (zh) 2008-03-25 2008-09-27 一种存储装置及其制造方法

Country Status (3)

Country Link
US (2) US8084842B2 (zh)
CN (1) CN101546809B (zh)
TW (1) TWI409942B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084842B2 (en) 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
US8138056B2 (en) 2009-07-03 2012-03-20 International Business Machines Corporation Thermally insulated phase change material memory cells with pillar structure
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
US9081029B2 (en) * 2012-01-30 2015-07-14 The United States Of America As Represented By The Secretary Of The Army Apparatus for mechanically robust thermal isolation of components
US8536558B1 (en) * 2012-07-31 2013-09-17 Globalfoundries Singapore Pte. Ltd. RRAM structure with improved memory margin
CN102779941B (zh) * 2012-08-22 2015-02-18 中国科学院上海微系统与信息技术研究所 低功耗相变存储单元及其制备方法
US9256126B2 (en) 2012-11-14 2016-02-09 Irresistible Materials Ltd Methanofullerenes
KR101925449B1 (ko) * 2012-11-29 2018-12-05 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9336879B2 (en) 2014-01-24 2016-05-10 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US9853091B2 (en) * 2016-04-26 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Side bottom contact RRAM structure
US10147876B1 (en) 2017-08-31 2018-12-04 Sandisk Technologies Llc Phase change memory electrode with multiple thermal interfaces
US10892406B2 (en) * 2018-06-04 2021-01-12 Intel Corporation Phase change memory structures and devices
FR3084962B1 (fr) * 2018-08-08 2021-12-10 Commissariat Energie Atomique Element de memorisation
US10680175B1 (en) * 2018-12-21 2020-06-09 Intel Corporation Memory structures having improved write endurance
US11355697B2 (en) * 2019-11-25 2022-06-07 The Board Of Trustees Of The Leland Stanford Junior University Nanometer scale nonvolatile memory device and method for storing binary and quantum memory states
US11456417B2 (en) * 2020-11-25 2022-09-27 International Business Machines Corporation Integrated phase change memory cell projection liner and etch stop layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026223A (zh) * 2006-02-07 2007-08-29 旺宏电子股份有限公司 具有热隔离结构的ⅰ型相变化存储单元

Family Cites Families (267)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US578958A (en) * 1897-03-16 Buffing or polishing device
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4452592A (en) 1982-06-01 1984-06-05 General Motors Corporation Cyclic phase change coupling
JPS60137070A (ja) 1983-12-26 1985-07-20 Toshiba Corp 半導体装置の製造方法
US4719594A (en) * 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
JP2606857B2 (ja) * 1987-12-10 1997-05-07 株式会社日立製作所 半導体記憶装置の製造方法
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5177567A (en) * 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JP2825031B2 (ja) 1991-08-06 1998-11-18 日本電気株式会社 半導体メモリ装置
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
JPH05206394A (ja) 1992-01-24 1993-08-13 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
US5958358A (en) 1992-07-08 1999-09-28 Yeda Research And Development Co., Ltd. Oriented polycrystalline thin films of transition metal chalcogenides
JP2884962B2 (ja) * 1992-10-30 1999-04-19 日本電気株式会社 半導体メモリ
US5515488A (en) * 1994-08-30 1996-05-07 Xerox Corporation Method and apparatus for concurrent graphical visualization of a database search and its search history
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
KR0182866B1 (ko) * 1995-12-27 1999-04-15 김주용 플래쉬 메모리 장치
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) * 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5866928A (en) * 1996-07-16 1999-02-02 Micron Technology, Inc. Single digit line with cell contact interconnect
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5688713A (en) 1996-08-26 1997-11-18 Vanguard International Semiconductor Corporation Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5716883A (en) * 1996-11-06 1998-02-10 Vanguard International Semiconductor Corporation Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US5902704A (en) * 1997-07-02 1999-05-11 Lsi Logic Corporation Process for forming photoresist mask over integrated circuit structures with critical dimension control
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6969866B1 (en) 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US7023009B2 (en) 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
FR2774209B1 (fr) * 1998-01-23 2001-09-14 St Microelectronics Sa Procede de controle du circuit de lecture d'un plan memoire et dispositif de memoire correspondant
US6087269A (en) 1998-04-20 2000-07-11 Advanced Micro Devices, Inc. Method of making an interconnect using a tungsten hard mask
US6372651B1 (en) * 1998-07-17 2002-04-16 Advanced Micro Devices, Inc. Method for trimming a photoresist pattern line for memory gate etching
US6141260A (en) * 1998-08-27 2000-10-31 Micron Technology, Inc. Single electron resistor memory device and method for use thereof
US6351406B1 (en) * 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP2000164830A (ja) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp 半導体記憶装置の製造方法
US6291137B1 (en) 1999-01-20 2001-09-18 Advanced Micro Devices, Inc. Sidewall formation for sidewall patterning of sub 100 nm structures
US6245669B1 (en) 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
AU3769900A (en) 1999-03-25 2000-10-09 Energy Conversion Devices Inc. Electrically programmable memory element with improved contacts
US6943365B2 (en) 1999-03-25 2005-09-13 Ovonyx, Inc. Electrically programmable memory element with reduced area of contact and method for making same
US6750079B2 (en) 1999-03-25 2004-06-15 Ovonyx, Inc. Method for making programmable resistance memory element
US6177317B1 (en) * 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
GB9913850D0 (en) * 1999-06-14 1999-08-11 Janssen Pharmaceutica Nv Cloning and expression of a novel receptor
US6077674A (en) 1999-10-27 2000-06-20 Agilent Technologies Inc. Method of producing oligonucleotide arrays with features of high purity
US6326307B1 (en) 1999-11-15 2001-12-04 Appllied Materials, Inc. Plasma pretreatment of photoresist in an oxide etch process
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6576546B2 (en) 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
TW586154B (en) * 2001-01-05 2004-05-01 Macronix Int Co Ltd Planarization method for semiconductor device
US6927411B2 (en) * 2000-02-11 2005-08-09 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US6444557B1 (en) * 2000-03-14 2002-09-03 International Business Machines Corporation Method of forming a damascene structure using a sacrificial conductive layer
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6563156B2 (en) * 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6512263B1 (en) 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming
US6567293B1 (en) * 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6555860B2 (en) * 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
KR100382729B1 (ko) 2000-12-09 2003-05-09 삼성전자주식회사 반도체 소자의 금속 컨택 구조체 및 그 형성방법
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
KR100574715B1 (ko) 2001-01-30 2006-04-28 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치
KR100400037B1 (ko) 2001-02-22 2003-09-29 삼성전자주식회사 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6596589B2 (en) 2001-04-30 2003-07-22 Vanguard International Semiconductor Corporation Method of manufacturing a high coupling ratio stacked gate flash memory with an HSG-SI layer
US6730928B2 (en) 2001-05-09 2004-05-04 Science Applications International Corporation Phase change switches and circuits coupling to electromagnetic waves containing phase change switches
US6514788B2 (en) * 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
DE10128482A1 (de) * 2001-06-12 2003-01-02 Infineon Technologies Ag Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
US6774387B2 (en) 2001-06-26 2004-08-10 Ovonyx, Inc. Programmable resistance memory element
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6673700B2 (en) * 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6511867B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6643165B2 (en) * 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) * 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US7045383B2 (en) 2001-09-19 2006-05-16 BAE Systems Information and Ovonyx, Inc Method for making tapered opening for programmable resistance memory element
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6566700B2 (en) * 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6791859B2 (en) * 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6545903B1 (en) * 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) * 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) * 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
JP3948292B2 (ja) 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US6972430B2 (en) 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US7122281B2 (en) 2002-02-26 2006-10-17 Synopsys, Inc. Critical dimension control using full phase and trim masks
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
JP3624291B2 (ja) * 2002-04-09 2005-03-02 松下電器産業株式会社 不揮発性メモリおよびその製造方法
US6864500B2 (en) * 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) * 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) * 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
JP4133141B2 (ja) 2002-09-10 2008-08-13 株式会社エンプラス 電気部品用ソケット
JP4190238B2 (ja) * 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6992932B2 (en) * 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
JP4928045B2 (ja) * 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US6815266B2 (en) 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
EP1439583B1 (en) 2003-01-15 2013-04-10 STMicroelectronics Srl Sublithographic contact structure, in particular for a phase change memory cell, and fabrication process thereof
KR101009891B1 (ko) 2003-01-31 2011-01-20 엔엑스피 비 브이 자기 저항 메모리 셀, 자기 저항 메모리 셀의 매트릭스,자기 저항 메모리 셀의 매트릭스에 값을 기록하는 방법 및자기 저항 메모리 셀 제조 방법
KR100486306B1 (ko) * 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
US6936544B2 (en) 2003-03-11 2005-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of removing metal etching residues following a metal etchback process to improve a CMP process
KR100504698B1 (ko) 2003-04-02 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR100979710B1 (ko) * 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
US20060006472A1 (en) * 2003-06-03 2006-01-12 Hai Jiang Phase change memory with extra-small resistors
US7067865B2 (en) 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US6838692B1 (en) * 2003-06-23 2005-01-04 Macronix International Co., Ltd. Chalcogenide memory device with multiple bits per cell
US7132350B2 (en) * 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
US20050018526A1 (en) * 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
KR100615586B1 (ko) * 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
US7893419B2 (en) * 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US20050062087A1 (en) * 2003-09-19 2005-03-24 Yi-Chou Chen Chalcogenide phase-change non-volatile memory, memory device and method for fabricating the same
DE10345455A1 (de) 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
US7023230B1 (en) * 2003-11-03 2006-04-04 Lsi Logic Corporation Method for testing IDD at multiple voltages
US6910907B2 (en) 2003-11-18 2005-06-28 Agere Systems Inc. Contact for use in an integrated circuit and a method of manufacture therefor
US7485891B2 (en) * 2003-11-20 2009-02-03 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
KR100558548B1 (ko) 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
US6937507B2 (en) 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
US7928420B2 (en) 2003-12-10 2011-04-19 International Business Machines Corporation Phase change tip storage cell
US7291556B2 (en) 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
US7265050B2 (en) 2003-12-12 2007-09-04 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers
KR100569549B1 (ko) * 2003-12-13 2006-04-10 주식회사 하이닉스반도체 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
US7038230B2 (en) 2004-01-06 2006-05-02 Macronix Internation Co., Ltd. Horizontal chalcogenide element defined by a pad for use in solid-state memories
JP4124743B2 (ja) 2004-01-21 2008-07-23 株式会社ルネサステクノロジ 相変化メモリ
KR100564608B1 (ko) * 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
US6936840B2 (en) 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
US7858980B2 (en) 2004-03-01 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced active area in a phase change memory structure
JP4529493B2 (ja) 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
KR100598100B1 (ko) 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
DE102004014487A1 (de) 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
KR100532509B1 (ko) 2004-03-26 2005-11-30 삼성전자주식회사 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
US7482616B2 (en) * 2004-05-27 2009-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
US6977181B1 (en) 2004-06-17 2005-12-20 Infincon Technologies Ag MTJ stack with crystallization inhibiting layer
US7359231B2 (en) * 2004-06-30 2008-04-15 Intel Corporation Providing current for phase change memories
KR100657897B1 (ko) * 2004-08-21 2006-12-14 삼성전자주식회사 전압 제어층을 포함하는 메모리 소자
US7365385B2 (en) * 2004-08-30 2008-04-29 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
KR100610014B1 (ko) 2004-09-06 2006-08-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
TW200620473A (en) * 2004-09-08 2006-06-16 Renesas Tech Corp Nonvolatile memory device
US7443062B2 (en) * 2004-09-30 2008-10-28 Reliance Electric Technologies Llc Motor rotor cooling with rotation heat pipes
JP2006120707A (ja) * 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 可変抵抗素子および半導体装置
KR100626388B1 (ko) * 2004-10-19 2006-09-20 삼성전자주식회사 상변환 메모리 소자 및 그 형성 방법
US7364935B2 (en) * 2004-10-29 2008-04-29 Macronix International Co., Ltd. Common word line edge contact phase-change memory
DE102004052611A1 (de) * 2004-10-29 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
US7608503B2 (en) * 2004-11-22 2009-10-27 Macronix International Co., Ltd. Side wall active pin memory and manufacturing method
US7202493B2 (en) * 2004-11-30 2007-04-10 Macronix International Co., Inc. Chalcogenide memory having a small active region
US7180141B2 (en) * 2004-12-03 2007-02-20 Texas Instruments Incorporated Ferroelectric capacitor with parallel resistance for ferroelectric memory
KR100827653B1 (ko) 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7220983B2 (en) 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
TWI260764B (en) 2004-12-10 2006-08-21 Macronix Int Co Ltd Non-volatile memory cell and operating method thereof
US20060131555A1 (en) 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US20060138467A1 (en) 2004-12-29 2006-06-29 Hsiang-Lan Lung Method of forming a small contact in phase-change memory and a memory cell produced by the method
JP4646634B2 (ja) * 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7419771B2 (en) 2005-01-11 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a finely patterned resist
US20060169968A1 (en) * 2005-02-01 2006-08-03 Thomas Happ Pillar phase change memory cell
US7214958B2 (en) 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7229883B2 (en) 2005-02-23 2007-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device and method of manufacture thereof
JP2006244561A (ja) 2005-03-01 2006-09-14 Renesas Technology Corp 半導体装置
US7154774B2 (en) 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7488967B2 (en) 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
US7166533B2 (en) * 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
KR100668846B1 (ko) * 2005-06-10 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자의 제조방법
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US7321130B2 (en) * 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7696503B2 (en) 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7514367B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US7598512B2 (en) 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US20060289848A1 (en) 2005-06-28 2006-12-28 Dennison Charles H Reducing oxidation of phase change memory electrodes
US7309630B2 (en) 2005-07-08 2007-12-18 Nanochip, Inc. Method for forming patterned media for a high density data storage device
US7345907B2 (en) * 2005-07-11 2008-03-18 Sandisk 3D Llc Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements
US20070037101A1 (en) * 2005-08-15 2007-02-15 Fujitsu Limited Manufacture method for micro structure
US20070045606A1 (en) 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell
US7615770B2 (en) * 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
US7417245B2 (en) 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
US20070111429A1 (en) 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7397060B2 (en) 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7450411B2 (en) 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7479649B2 (en) 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7507986B2 (en) 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7605079B2 (en) 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
US7642539B2 (en) 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7292466B2 (en) 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
US7595218B2 (en) 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US20070158632A1 (en) 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7825396B2 (en) 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7351648B2 (en) * 2006-01-19 2008-04-01 International Business Machines Corporation Methods for forming uniform lithographic features
US7432206B2 (en) 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7426134B2 (en) 2006-02-24 2008-09-16 Infineon Technologies North America Sense circuit for resistive memory
US7910907B2 (en) 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US20070235811A1 (en) 2006-04-07 2007-10-11 International Business Machines Corporation Simultaneous conditioning of a plurality of memory cells through series resistors
US8896045B2 (en) * 2006-04-19 2014-11-25 Infineon Technologies Ag Integrated circuit including sidewall spacer
US7928421B2 (en) 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US20070249090A1 (en) 2006-04-24 2007-10-25 Philipp Jan B Phase-change memory cell adapted to prevent over-etching or under-etching
US8129706B2 (en) 2006-05-05 2012-03-06 Macronix International Co., Ltd. Structures and methods of a bistable resistive random access memory
US7608848B2 (en) 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
US7423300B2 (en) 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7663909B2 (en) * 2006-07-10 2010-02-16 Qimonda North America Corp. Integrated circuit having a phase change memory cell including a narrow active region width
US7785920B2 (en) * 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7688618B2 (en) * 2006-07-18 2010-03-30 Qimonda North America Corp. Integrated circuit having memory having a step-like programming characteristic
US7542338B2 (en) * 2006-07-31 2009-06-02 Sandisk 3D Llc Method for reading a multi-level passive element memory cell array
US7684225B2 (en) * 2006-10-13 2010-03-23 Ovonyx, Inc. Sequential and video access for non-volatile memory arrays
US20080225489A1 (en) 2006-10-23 2008-09-18 Teledyne Licensing, Llc Heat spreader with high heat flux and high thermal conductivity
US20080101110A1 (en) 2006-10-25 2008-05-01 Thomas Happ Combined read/write circuit for memory
US20080137400A1 (en) 2006-12-06 2008-06-12 Macronix International Co., Ltd. Phase Change Memory Cell with Thermal Barrier and Method for Fabricating the Same
US20080165569A1 (en) 2007-01-04 2008-07-10 Chieh-Fang Chen Resistance Limited Phase Change Memory Material
US7515461B2 (en) 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US20080164453A1 (en) 2007-01-07 2008-07-10 Breitwisch Matthew J Uniform critical dimension size pore for pcram application
US7440315B2 (en) 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
US7456460B2 (en) 2007-01-29 2008-11-25 International Business Machines Corporation Phase change memory element and method of making the same
US7535756B2 (en) 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
US7701759B2 (en) 2007-02-05 2010-04-20 Macronix International Co., Ltd. Memory cell device and programming methods
US7463512B2 (en) 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US8008643B2 (en) 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
US7852658B2 (en) * 2008-03-14 2010-12-14 Micron Technology, Inc. Phase change memory cell with constriction structure
US8084842B2 (en) 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026223A (zh) * 2006-02-07 2007-08-29 旺宏电子股份有限公司 具有热隔离结构的ⅰ型相变化存储单元

Also Published As

Publication number Publication date
TW200943546A (en) 2009-10-16
CN101546809A (zh) 2009-09-30
US8293600B2 (en) 2012-10-23
US8084842B2 (en) 2011-12-27
US20120077309A1 (en) 2012-03-29
US20090242880A1 (en) 2009-10-01
TWI409942B (zh) 2013-09-21

Similar Documents

Publication Publication Date Title
CN101546809B (zh) 一种存储装置及其制造方法
CN100563020C (zh) 有金属氧化物的多阶电阻随机存取存储结构及其制造方法
US8106376B2 (en) Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
US8605495B2 (en) Isolation device free memory
CN101872838B (zh) 具有埋入相变化区域的存储单元及其制造方法
CN101335330B (zh) 具有钨化合物存储部的存储器装置及其工艺方法
CN100555699C (zh) 双稳态电阻随机存取存储器的结构与方法
US7642539B2 (en) Thin film fuse phase change cell with thermal isolation pad and manufacturing method
US7732800B2 (en) Resistor random access memory cell with L-shaped electrode
US7817464B2 (en) Phase change memory cell employing a GeBiTe layer as a phase change material layer, phase change memory device including the same, electronic system including the same and method of fabricating the same
CN101504967B (zh) 中心加热相变化存储器结构及其制造方法
CN101714609B (zh) 一种硫属材料型存储装置及其制造方法
US7233017B2 (en) Multibit phase change memory device and method of driving the same
CN101615425B (zh) 具有双重字线和源极线的相变化存储器及其操作方法
CN101814521B (zh) 相变化存储器的多晶硅栓塞双极性晶体管及其制造方法
US7820997B2 (en) Resistor random access memory cell with reduced active area and reduced contact areas
CN109686838B (zh) 类超晶格（superlattice-like）开关元件
CN101958399B (zh) 相变存储装置及其制造方法
CN102013455A (zh) 用于相变存储器的具有复合掺杂的相变结构
CN100543966C (zh) 用以制造存储元件的方法
CN102013431A (zh) 具有自动对准底电极和二极管存取装置的伞状存储单元
CN101840928A (zh) 带有自对准存储元件的多晶硅柱双极晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant