CN101548388A - 制造使用氧化物半导体的薄膜晶体管的方法 - Google Patents

制造使用氧化物半导体的薄膜晶体管的方法 Download PDF

Info

Publication number
CN101548388A
CN101548388A CNA2007800431833A CN200780043183A CN101548388A CN 101548388 A CN101548388 A CN 101548388A CN A2007800431833 A CNA2007800431833 A CN A2007800431833A CN 200780043183 A CN200780043183 A CN 200780043183A CN 101548388 A CN101548388 A CN 101548388A
Authority
CN
China
Prior art keywords
indium oxide
oxide film
film
tft
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800431833A
Other languages
English (en)
Other versions
CN101548388B (zh
Inventor
板垣奈穗
岩崎达哉
田透
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN101548388A publication Critical patent/CN101548388A/zh
Application granted granted Critical
Publication of CN101548388B publication Critical patent/CN101548388B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Abstract

一种薄膜晶体管的制造方法，该薄膜晶体管包含具有氧化铟的沟道层(11)，该方法包括形成氧化铟膜作为沟道层，并在氧化气氛中使形成的氧化铟膜进行退火。

Description

制造使用氧化物半导体的薄膜晶体管的方法
技术领域
本发明涉及制造使用氧化物半导体的场效应薄膜晶体管的方法。
背景技术
近年来，使用金属氧化物半导体薄膜的半导体器件受到关注。该薄膜可在低温下被淀积，并具有诸如光带隙大和对可见光光学透明的特性。这种薄膜也可在塑料衬底或膜或类似的衬底上形成柔性透明的薄膜晶体管(TFT)。
例如，在Nature，Vol.432，25 November 2004(488-492)中公开了涉及对于沟道层(活性层)使用包含铟、锌和镓的非晶氧化物膜的TFT的技术。
此外，在Journal of Non-Crystalline Solids，352，(2006)，2311中公开了对于TFT沟道层使用以氧化铟作为主要成分的氧化物薄膜。但是，氧化物薄膜中的铟和氧的原子成分比(O/In)为约2.7，该值远远偏离1.5的化学计量比。
在Nature materials，Vol.5，November 2006(893-900)中也公开了对于TFT沟道层使用以氧化铟作为主要成分的氧化物薄膜。通过离子辅助淀积形成氧化铟膜，并且，对于栅绝缘膜使用热硅氧化物膜和有机薄膜。
虽然在Nature，Vol.432，25 November 2004(488-492)中公开的TFT具有约103的低电流通/断比(on/off ratio)，但是它具有6～9cm2/Vs的相对较高的场效应迁移率，并由此可望被应用于使用液晶或电致发光的平板显示器中的希望的有源矩阵(active matrix)。但是，通过该TFT，包含铟、锌、镓和氧的各种元素被用作用于沟道层的非晶氧化物膜的主要构成元素。因此，TFT特性取决于成分而变化很大。
从成分比可控性的观点看，氧成分元素的类型优选尽可能地少。
另一方面，在Journal of Non-Crystalline Solids，352，(2006)，2311中公开的对于沟道层使用氧化铟薄膜的TFT具有约104的低电流通/断比和约0.02cm2/Vs的场效应迁移率。结果，该TFT不适于高速操作，并由此仅可被用于有限的应用。
在Nature materials，VOL.5，November 2006，(893-900)公开的对于沟道层使用氧化铟薄膜的TFT中，对于栅绝缘膜使用具有高介电常数的有机薄膜。所获得的TFT表现出优异的特性，其中S值(“S值”为在漏极电压保持恒定情况下漏极电流改变一个数量级时阈值下(subthreshold)区域中的栅极电压)为0.09～0.15V/decade，并且场效应迁移率为120～140cm2/Vs。但是，如上面讨论的那样，由于栅绝缘膜由有机材料形成，因此存在其环境稳定性比由无机材料形成的TFT的环境稳定性低的问题。此外，虽然Nature materials，Vol.5，November 2006说明了对于栅绝缘膜使用热氧化硅的TFT，并且虽然这种情况下的场效应迁移率为相对较高的约10cm2/Vs，但是在阈值下特性方面，其具有5.6V/decade的大的S值。因此，其作为开关TFT的应用受到限制。
发明内容
为了解决上述的问题，本发明提供一种薄膜晶体管的制造方法，该薄膜晶体管包括包含氧化铟的沟道层，该方法包括形成要成为所述沟道层的氧化铟膜，并在氧化气氛中对形成的氧化铟膜进行退火(热处理)。
注意，“包含氧化铟”的意思包括以不本质上影响电特性的程度包含杂质的情况。
通过参照附图对示例性实施例的以下说明，本发明的其它特征将变得十分明显。
附图说明
图1是示出根据本发明的薄膜晶体管的结构例子的示图(截面图)；
图2是示出根据本发明的薄膜晶体管的结构例子的示图(截面图)；
图3是示出根据本发明的非晶氧化铟薄膜的X射线衍射谱的示图；
图4是示出退火之后的根据本发明的氧化铟薄膜的X射线衍射谱的示图；
图5是示出根据本发明的薄膜晶体管的典型TFT特性的示图；
图6是示出紧接在淀积之后在例子1中形成的氧化铟薄膜的X射线衍射谱的示图；
图7是示出在退火之后在例子1中形成的氧化铟薄膜的X射线衍射谱的示图；
图8是示出在例子1中制造的薄膜晶体管的典型TFT特性的示图；以及
图9是在例子中获得的氧化铟膜的SEM照片。
具体实施方式
现在参照附图说明本发明的实施例。
图1示意性地示出根据本实施例的TFT器件的结构。薄膜晶体管(TFT)包括被配置在栅极电极15上的栅绝缘膜14以及各自被配置在栅绝缘膜14上的源极电极12和漏极电极13。栅极电极15还可类似于掺杂磷的硅那样用作衬底，或者可形成于诸如玻璃的衬底上。
可在本实施例中使用的半导体器件的结构不限于具有这种反交错(底栅型)结构的TFT。例如，也可以使用如图2所示的依次在沟道层(活性层)上包含栅绝缘膜和栅极电极的交错结构(顶栅型)的TFT。特别是在具有交错结构的TFT的情况下，存在可以获得栅绝缘膜和沟道层的优异的界面特性的优点。
现在更详细地说明根据本实施例的TFT的制造方法。
首先，制备栅极电极15。只要栅极电极15具有良好的导电性并能够与沟道层电连接，对于其材料不作特别的限制。例如，可以使用像掺杂磷的硅那样用作栅极电极和衬底二者的材料。此外，也可以使用在诸如玻璃的衬底上形成的掺杂有锡的氧化铟膜、诸如氧化锌的透明导电膜或金、铂、铝、镍等的金属膜。虽然衬底依赖于下面说明的退火(热处理)条件，但是衬底的例子包括玻璃衬底、金属衬底、塑料衬底和塑料膜。
栅绝缘膜14的例子包括常用的氧化硅膜、氮化硅膜和氧氮化硅膜，以及具有高介电常数的氧化铝或氧化钇，或其中层叠这些材料的膜。
接下来，在栅绝缘层14上形成用作沟道层的氧化铟膜(第一步骤)，然后，在氧化气氛中对形成的氧化铟膜进行退火(第二步骤)。
(第一步骤)
通过气相淀积，诸如溅射、脉冲激光淀积、电阻加热淀积、电子束淀积和原子层淀积，或通过这些方法的组合，来淀积氧化铟膜。
诸如场效应迁移率、电流通/断比和阈值下特性的TFT特性很大地受将用作沟道层的氧化铟膜的表面平坦性的影响。特别地，众所周知，当表面粗糙度的均方根(Rrms)超过1nm时，上述的TFT特性急剧劣化。因此，为了实现具有优异的初始特性的TFT，需要淀积具有较高的表面平坦性的氧化铟膜。
鉴于此，本发明的发明人研究了氧化物膜的平坦性和淀积条件之间的关系，在此基础上，发明人发现，在淀积过程中的气压和氧化物膜的表面粗糙度之间存在相关关系。例如，对于诸如电阻加热淀积或电子束淀积的真空淀积方法，如果在0.1Pa或更低的压力下进行淀积，那么可实现具有1nm或更小的Rrms的氧化铟膜。对于溅射或脉冲激光淀积，如果在6.5Pa或更低的压力下进行淀积，那么可实现具有1nm或更小的Rrms的氧化铟膜。
在Journal of Non-Crystalline Solids，352，(2006)，2311公开的TFT中，通过在具有0.17Pa的氧气压力的气氛中进行电阻加热淀积形成氧化铟薄膜，因此表面粗糙度预期较大。该表面粗糙度被认为是该公开物公开的TFT没有获得良好的特性的一个原因。
淀积的氧化铟薄膜可以是诸如多晶和微晶的晶体的，或者可以是非晶的。从本发明的发明人进行的实验发现，即使在形成非晶膜的条件下淀积氧化铟膜，也可实现优异的表面平坦性。在下面说明的第二步骤中，对在第一步骤中获得的氧化铟膜进行退火。在该阶段中，在形成非晶膜的条件下淀积的氧化铟膜即使在退火之后也具有比在形成晶体膜的条件下淀积的氧化铟膜明显低的表面粗糙度，由此实现具有优异的界面特性的TFT。特别地，可以获得具有S值(“S值”为在漏极电压保持恒定情况下漏极电流改变一个数量级时阈值下区域中的栅极电压)较小的优异的阈值下特性的TFT。
虽然获得非晶氧化铟膜的条件依赖于淀积方法和淀积装置，但是基本上可通过将衬底保持在比结晶温度低的温度(具体是150℃或更低)来获得非晶氧化铟膜。
在通过溅射淀积氧化铟的情况下，作为来自靶或来自气相的高能粒子的结果，有时可促进结晶。因此，根据需要增加衬底和靶之间的距离或者增加气体压力。这里，可通过在以约0.5°的小入射角进行对象薄膜的X射线衍射时不存在清晰衍射峰(即，观察到晕圈图案)来确认膜是否为非晶。图3示出根据本发明的非晶氧化铟膜的典型X射线衍射谱。
此外，根据本发明的发明人的发现，可通过使用具有大于等于1Ωcm且小于等于100KΩcm的电阻率的氧化物膜，使得对于沟道层使用氧化铟的薄膜晶体管具有特别好的TFT特性。如果电阻率不在以上的范围内，那么会出现以下的问题。即，如果电阻率小于1Ωcm，那么TFT电流通/断比不能增加。在极端的情况下，即使通过施加栅极电压，源极电极和漏极电极之间的电流也不接通/关断，由此TFT无法表现出晶体管动作。另一方面，如果电阻率大于100KΩcm，那么通电流(on-current)不能增加。在极端的情况下，即使通过施加栅极电压，源极电极和漏极电极之间的电流也不接通/关断，由此TFT无法表现出晶体管动作。
在本实施例中，通过将引入的氧分压控制为1Pa或更低并在第二步骤中通过在氧化气氛中实施下面说明的退火，控制氧化铟膜的电阻率。
特别地，如果在氧化铟膜淀积步骤中的引入的氧分压为0.01Pa或更低的条件下进行淀积，那么通过在氧化铟膜淀积之后进行的退火来确定电阻率，这消除了对精确控制淀积气氛中的氧分压的需要。此外，通过在氧化铟膜的电阻率比作为TFT沟道层表现出良好的特性的电阻率(1Ωcm)低的条件下进行淀积，可以减少由淀积过程中的氧离子导致的对于膜的损伤；由此，可以获得具有优异的特性的TFT。
例如，在通过溅射进行淀积的情况下，如果引入的氧的量减少，那么在靶表面处产生的负氧离子的量减少，使得入射到衬底上的高能负氧离子的量减少。这使得可防止膜质量劣化。此外，由于在淀积气氛中不存在许多的氧自由基或高能负氧离子，因此存在所形成的膜的电特性不受距靶的距离的影响并且可放大处理裕度的优点。当使用溅射方法时，这些优点是特别突出的，但这被认为是由于气相中的分子气体的离解程度比其它气相方法高。当引入的氧分压为0Pa时，上述的优点也是突出的。因此，在本实施例中引入的氧分压的下限为0Pa。
另一方面，如果使得氧化铟淀积步骤中引入的氧分压超过1Pa的压力，那么在氧化铟膜的表面上形成不均匀的部分，由于界面特性劣化并且场效应迁移率降低，因此这是所不希望的。
术语“引入的氧分压”指的是通过流速控制器有意引入淀积装置中的氧的分压。因此，该术语不包含所谓的“污染物”，诸如不可避免地从淀积装置中的壁体释放的氧、由于淀积装置中的泄漏而从外部进入的氧或从靶释放的氧。很显然，在残留氧气压力超过上述氧压力上限的条件下，变得更加难以获得上述的优点，因此，在本实施例中使用的淀积装置的背压力(back pressure)优选为0.001Pa或更低。流速控制器可以为例如质量流控制器。
(第二步骤)
在上述的第一步骤之后，对形成的氧化铟膜进行热处理以形成沟道层(活性层)11。可在氧化铟膜的淀积之后或者在诸如漏极电极13、源极电极12和栅极电极15的电极膜的淀积之后进行退火。
在本实施例中，可以在具有比退火步骤中的氧化气氛少的氧的氧气氛中进行形成氧化铟膜的步骤。这是为了减少在氧化铟膜的淀积过程中由氧离子导致的膜的损伤。另一方面，由于在第二步骤中损伤淀积膜的氧离子仅以少量存在或者根本不存在，因此对于气氛中的氧的量没有特别的上限。由此，通过减少在第一步骤中形成的膜中的损伤(缺陷等)，进一步增加第二步骤的退火效果。
在本实施例中，对于第二步骤(退火步骤)，可根据第一步骤(氧化铟淀积步骤)的引入的氧分压调整处理温度。
如果第一步骤中的引入的氧分压超过0.01Pa但小于0.1Pa，那么氧化铟膜在比结晶温度高的温度(具体是150℃或更高)进行退火，使得该膜变成诸如多晶或微晶的晶体。
作为其结果，氧化铟的结晶度提高，并且膜的电特性稳定化，由此实现具有极好的可靠性的TFT。在低于150℃的温度进行退火的氧化铟膜的结晶度与第一步骤之后的膜的结晶度几乎相同，使得仅可获得作为非晶或具有低结晶度的膜。此外，根据本发明的发明人的发现，虽然在低于150℃的温度被热处理并保持在空气中的氧化铟膜的电阻率具有10～100kΩcm的初始值，但该值在3个月后总是降低到1Ωcm。对于将这种氧化铟膜用于其沟道层的TFT，不能通过施加栅极电压减小断电流(off-current)，并且不表现出晶体管动作。
另一方面，如果具有10～100kΩcm的初始电阻率的氧化铟膜在150℃或更高的温度进行退火，那么即使在保持一个月之后也几乎观察不到随时间的变化。将这种氧化铟膜用于其沟道层的TFT具有小的断电流，并且可获得比将常规的氧化物半导体用于其沟道层的TFT高的电流通/断比。这里，虽然在一些情况下会在氧化铟膜中包含微晶，但是，只要不在0.5°的小入射角的X射线衍射中发现清晰的衍射峰，该膜就不被视为晶体。图4示出退火之后的根据本发明的氧化铟薄膜的典型X射线衍射谱。退火温度的上限可被适当设定，但是优选比出现衬底的热变形的玻璃转变温度低的上限。例如，在玻璃衬底的情况下，优选在450℃或更低的温度进行退火，而在塑料衬底的情况下，优选在200℃或更低的温度进行退火。
此外，在这一点上可设定退火条件，使得氧化铟膜具有作为TFT沟道层表现出良好的特性的电阻率。
另一方面，如果第一步骤中的引入氧分压为0.01Pa或更低，或大于等于0.1Pa且小于等于1Pa，那么可根据处理条件(处理气氛)在以下的温度范围内控制第二步骤中的处理温度。
根据本发明的发明人的发现，如果具有1Ωcm或更小或100kΩcm或更大的电阻率的氧化铟在包含氧、氧自由基、臭氧、水蒸汽或氧化氮中的任一种的气氛中进行退火，那么电阻率很难在低于250℃的温度改变。因此，对于低于250℃的温度条件下的退火，不能获得良好的作为沟道层的特性。另一方面，在250℃或更高的温度，膜电阻率在10Ωcm～100kΩcm的范围内变化，使得可以获得良好的作为沟道层的特性。
退火温度的上限可被适当设定，但是优选比出现衬底的热变形的玻璃转变温度低的上限。例如，在玻璃衬底的情况下，优选在450℃或更低的温度进行退火。
如果具有1Ωcm或更低或100kΩcm或更高的电阻率的氧化铟在包含臭氧或氧自由基的气氛中被暴露于UV辐射，那么电阻率很难在低于150℃的温度改变。因此，对于低于150℃的温度条件下的退火，不能获得良好的作为沟道层的特性。另一方面，在150℃或更高的温度，电阻率在10Ωcm～100kΩcm的范围内变化，使得可以获得良好的作为沟道层的特性。退火温度的上限可被适当设定，但是优选比出现衬底的热变形的玻璃转变温度低的上限。例如，在玻璃衬底的情况下，优选在450℃或更低的温度进行退火，而在塑料衬底的情况下，优选在200℃或更低的温度进行退火。
因此，为了有效控制电阻率，在在包含氧、臭氧、水蒸汽或氧化氮中的任一种的氧化气氛中进行退火的情况下，可以在大于等于250℃且小于等于450℃的温度进行退火。
此外，在在包含臭氧或氧自由基的氧化气氛中通过UV辐射进行退火的情况下，可以在大于等于150℃且小于等于450℃的温度进行退火。
注意，氧化铟膜可在不本质上影响诸如场效应迁移率、电流通/断比和阈值下特性的TFT特性的程度下包含杂质。
用于各自在用作沟道层11的氧化铟膜上形成的源极电极12和漏极电极13的材料不被特别限制，只要它具有良好的导电性并且能够与沟道层电连接即可。例如，可以使用掺杂有锡的氧化铟膜、诸如氧化锌的透明导电膜，或金、铂、铝、镍等的金属膜。此外，还可形成包含钛、镍、铬等的粘接层16以提高沟道层和电极之间的粘接性。
(TFT特性)
首先，说明晶体管动作特性的评价指标。
图5示出根据本实施例的薄膜晶体管的典型特性。
当在源极电极和漏极电极之间施加约6V的电压Vd时，可通过在-5V和5V之间切换栅极电压Vg控制(接通/关断)源极电极和漏极电极之间的电流Id。
晶体管特性的各种评价项目的例子包括场效应迁移率μ、阈值电压(Vth)、通/断比和S值。
可从线性区域或饱和区域的特性确定场效应迁移率。例如，一种方式是从传输特性的结果作出
Figure A200780043183D00111
的图，并从梯度得到场效应迁移率。除非另外指明，在本说明书中，使用该技术进行评价。
存在几种确定阈值电压的方式，一个例子是从
Figure A200780043183D00112
图的x截距得出阈值电压Vth。
可以从传输特性中的最大Id和最小Id之间的比确定通/断比。
另外，可通过从传输特性的结果作出Log(Id)-Vd图并从梯度的倒数得到值，确定S值。
S值的单位是V/decade，并且优选较小的值。
与将常规的氧化铟用于沟道层的TFT或将包含铟、锌和镓的非晶氧化物膜用于沟道层的TFT相比，通过根据本实施例的TFT，获得较高的通电流和较高的场效应迁移率。另一方面，断电流非常小，由此，与上述的常规的TFT相比，电流通/断比得到明显提高。
包含在本发明中使用的氧化铟的沟道层包括以不本质上影响上述电特性的程度包含杂质的情况。例如，沟道层对于氢或诸如氩的稀有气体的情况可以以1at％或更低的量包含这样的杂质、对于氟的情况可以以0.1at％或更低的量包含这样的杂质，或者，对于氯或氮的情况可以以0.01at％或更低的量包含这样的杂质。
例子
现在用以下的例子更加详细地说明本发明。
(例子1)
使用图1说明通过根据本发明的方法制造的TFT器件的第一例子。
在本例子中，使用掺杂磷的硅衬底作为栅极电极15，并且将约100nm的热氧化硅膜用于栅绝缘膜14。在热氧化硅膜上形成氧化铟膜作为沟道层11。
在本例子中，通过在氩-氧混合气氛中溅射淀积并通过在空气中退火形成氧化铟膜。
由具有In2O3(99.9％纯度)的成分的烧结材料制成的靶被用作靶(材料源)，并且所施加的RF功率被设为20W。靶和衬底之间的距离为约7cm。在4×10-1Pa的氩-氧混合气体气氛中形成氧化铟膜，其中，引入的氧分压被设为1×10-2Pa。成膜过程中的衬底温度为25℃，并且膜淀积速度为5nm/min。当对于膜表面以0.5°的入射角度测量形成的氧化铟膜的X射线衍射时，发现In2O3衍射峰，由此确认形成的氧化铟膜已结晶。在图6中示出获得的X射线衍射谱。
然后，使用电子束加热淀积，从接近沟道层一侧依次层叠约5nm厚的钛层和约100nm厚的金层，然后通过光刻法和剥离技术形成源极电极12和漏极电极13。沟道长度为10μm，并且沟道宽度为150μm。
接下来，将由此制造的TFT在300℃的空气气氛中进行1小时的退火。从最终获得的氧化铟膜的四探针测量发现，退火之后的电阻率为10kΩcm。另外，进行X射线反射率测量和光谱椭圆率测量(spectralellipsometry)。对得到的图案的分析表明，铟薄膜的均方根粗糙度(Rrms)为约0.8nm，并且膜厚为约60nm。此外，通过扫描电子显微镜(SEM)的观察表明，氧化铟膜的粒子尺寸为约10nm。从卢瑟福背散射(RBS)分析发现，铟和氧的原子成分比(O/In)处于1.3～1.7的范围内。另外，当对于膜表面以0.5°的入射角度测量形成的氧化铟膜的X射线衍射时，发现In2O3衍射峰，由此确认形成的氧化铟膜已结晶。在图7中示出获得的X射线衍射谱。
(比较例1)
虽然结构与例子1中相同，但是在本比较例1中，在形成源极电极和漏极电极之后不进行在300℃的空气气氛中的退火。获得的膜具有10kΩcm的电阻率、约0.75nm的Rrms和约10nm的粒子尺寸。此外，从X射线衍射发现，形成的氧化铟膜已结晶。
(比较例2)
除了沟道层以外，结构与例子1中相同。通过电阻加热淀积在5×10-1Pa的氧气气氛中形成氧化铟膜。使用铟球粒作为气相淀积源。从气相淀积源到衬底的距离为约30cm。形成的氧化铟膜的厚度为约60nm，并且成膜过程中的衬底温度为25℃。此外，在形成源极电极和漏极电极之后，在300℃的空气气氛中进行1小时的退火。热处理的氧化铟膜具有10kΩcm的电阻率、约3nm的Rrms和约25nm的粒子尺寸。此外，从X射线衍射发现，形成的氧化铟膜已结晶。
(TFT器件特性评价)
图8示出在室温下测量在本例子中制造的TFT器件时、Vd＝6V的Id-Vg特性(传输特性)。在本例子中制造的TFT器件具有比比较例2中的器件大的通电流，并且当Vg＝10V时，可以看出约为Id＝8×10-4A的电流流动。从输出特性计算场效应迁移率给出饱和区域中的约25cm2/Vs的值，该值是比较例2中的值约10倍高。另外，在本例子中制造的TFT器件表现出非常小的断电流，使得电流通/断比为约108，该值比比较例2高约2个数量级。S值为约1.5V/dec。
注意，对于在比较例1中制造的TFT，即使施加栅极电压，断电流也不减小，即源极电极和漏极电极之间的电流不接通/关断，使得不表现出晶体管动作。虽然其原因不明，但是可以相信，没有经过退火的TFT的晶体管特性由于形成不希望的氧缺陷水平、杂质水平等而劣化。
因此，可通过在4×10-1Pa的氩-氧混合气体气氛中溅射来淀积氧化铟膜，实现具有0.8nm的Rrms和高表面平坦性的沟道层。此外，通过在300℃的空气气氛中使氧化铟膜进行1小时的退火，使电特性稳定化。另外，通过将这种膜用于TFT沟道层，实现了表现出约25cm2/Vs的场效应迁移率和108的电流通/断比的优异特性的TFT。
(例子2)
使用图1说明通过根据本发明的方法制造的TFT器件的第二例子。
在本例子中，使用掺杂磷的硅衬底作为栅极电极15，并且将约100nm的热氧化硅膜用于栅绝缘膜14。在热氧化硅膜上形成氧化铟膜作为沟道层11。
在本例子中，通过在氩-氧混合气氛中溅射淀积并通过在空气中退火形成氧化铟膜。
具有In2O3(99.9％纯度)的成分的靶被用作靶(材料源)，并且施加的RF功率被设为20W。靶和衬底之间的距离为约9cm。在4×10-1Pa的氩-氧混合气体气氛中形成氧化铟膜，其中，引入的氧分压被设为1×10-2Pa。成膜过程中的衬底温度为25℃，并且膜淀积速度为3nm/min。当对于膜表面以0.5°的入射角度测量形成的氧化铟膜的X射线衍射时，没有发现清晰的衍射峰，由此确认形成的氧化铟膜为非晶的。在图3中示出获得的X射线衍射谱。
然后，使用电子束加热淀积，从接近沟道层一侧依次层叠约5nm厚的钛层和约100nm厚的金层，然后通过光刻法和剥离技术形成源极电极12和漏极电极13。沟道长度为10μm，并且沟道宽度为150μm。
接下来，由此制造的TFT在300℃的空气气氛中进行1小时的退火。从对氧化铟膜的四探针测量发现，退火之后的电阻率约为100Ωcm。此外，当对于膜表面以0.5°的入射角度测量氧化铟膜的X射线衍射时，发现In2O3衍射峰，由此确认形成的氧化铟膜已结晶。在图4中示出获得的X射线衍射谱。另外，进行X射线反射率测量和光谱椭圆率测量。对得到的图案的分析表明，铟薄膜的均方根粗糙度(Rrms)为约0.4nm，并且膜厚为约40nm。此外，从SEM观察发现，氧化铟膜的粒子尺寸为约12nm，并且从RBS分析发现，铟和氧的原子成分比(O/In)处于1.3～1.7的范围内。
(比较例3)
虽然结构与例子2中相同，但是在本比较例3中，在形成源极电极和漏极电极之后不进行在300℃的空气气氛中的退火。获得的膜具有约40Ωcm的电阻率和约0.3nm的Rrms。此外，从X射线衍射发现，形成的氧化铟膜为非晶的。
(TFT器件特性评价)
在室温下对在本例子中制造的TFT器件的测量表明，场效应迁移率为约28cm2/Vs，电流通/断比为约4×108，它们是比例子1中高的值。另外，实现了具有良好的特性的晶体管，其中，阈值下特性也得以提高(S值约1.0V/dec)。
注意，对于在比较例3中制造的TFT，即使施加栅极电压，断电流也不减小，即源极电极和漏极电极之间的电流不接通/关断，使得不表现出晶体管动作。虽然其原因不明，但是可以相信，没有经过退火的TFT的晶体管特性由于形成不希望的氧缺陷水平、杂质水平等而劣化。
因此，可通过在形成非晶膜的条件下淀积氧化铟膜，实现具有作为特别好的表面平坦性的0.4nm的Rrms的氧化铟膜。此外，通过在300℃的空气气氛中使氧化铟膜进行1小时的退火，氧化铟膜的电特性稳定化。另外，通过将这种氧化铟膜用于TFT沟道层，实现了表现出约28cm2/Vs的场效应迁移率、4×108的电流通/断比和约1.0V/dec的S值的优异特性的TFT。
(例子3)
使用图1说明通过根据本发明的方法制造的TFT器件的第三例子。
在本例子中，使用掺杂磷的硅衬底作为栅极电极15，并且将约100nm的热氧化硅膜用于栅绝缘膜14。在热氧化硅膜上形成氧化铟膜作为沟道层11。
在本例子中，通过在氩-氧混合气氛中溅射淀积并通过在空气中退火形成氧化铟膜。
具有In2O3(99.9％纯度)的成分的靶被用作靶(材料源)，并且施加的RF功率被设为20W。靶和衬底之间的距离为约12cm。在4×10-1Pa的氩-氧混合气体气氛中形成氧化铟膜，其中，引入的氧分压被设为1×10-2Pa。成膜过程中的衬底温度为25℃，并且膜淀积速度为3nm/min。当对于膜表面以0.5°的入射角度测量形成的氧化铟膜的X射线衍射时，没有发现清晰的衍射峰，由此确认形成的氧化铟膜为非晶的。
然后，使用电子束加热淀积，从接近沟道层一侧依次层叠约5nm厚的钛层和约100nm厚的金层，然后，通过光刻法和剥离技术形成源极电极12和漏极电极13。沟道长度为10μm，并且沟道宽度为150μm。
接下来，由此制造的TFT在300℃的空气气氛中进行1小时的退火。从对氧化铟膜的四探针测量发现，退火之后的电阻率为约10Ωcm。此外，当对于膜表面以0.5°的入射角度测量氧化铟膜的X射线衍射时，发现In2O3衍射峰，由此确认形成的氧化铟膜已结晶。另外，进行X射线反射率测量和光谱椭圆率测量。对得到的图案的分析表明，铟薄膜的均方根粗糙度(Rrms)为约0.35nm，并且膜厚为约20nm。此外，从SEM观察发现，氧化铟膜的粒子尺寸为约12nm，并且从RBS分析发现，铟和氧的原子成分比(O/In)处于1.3～1.7的范围内。图9是在本例子中获得的氧化铟膜的SEM照片。
(比较例4)
虽然结构与例子3中相同，但是在本比较例4中，在形成源极电极和漏极电极之后不进行在300℃的空气气氛中的退火。获得的膜具有约0.2Ωcm的电阻率和约0.3nm的Rrms。此外，从X射线衍射发现，形成的氧化铟膜为非晶的。
(TFT器件特性评价)
图5示出在室温下测量在本例子中制造的TFT器件时、Vd＝6V的Id-Vg特性(传输特性)。在本例子中制造的TFT器件具有比例子2的器件大的通电流，并获得29cm2/Vs的高场效应迁移率值。另一方面，断电流小，为约1×10-12A，从而获得大于约109的高电流通/断比。另外，实现了表现出优异的特性的晶体管，其中阈值下特性也得以提高(S值约0.7V/dec)。
注意，对于在比较例4中制造的TFT，即使施加栅极电压，断电流也不减小，即源极电极和漏极电极之间的电流不接通/关断，使得不表现出晶体管动作。虽然其原因不明，但是可以相信，没有经过退火的TFT的晶体管特性由于形成不希望的氧缺陷水平、杂质水平等而劣化。
因此，可通过将用作沟道层的氧化铟膜的厚度设为20nm那么薄，实现具有低的断电流和大于约109的电流通/断比的TFT。此外，实现了具有优异的阈值下特性的TFT，其中S值约0.7V/dec。
(例子4)
使用图2说明通过根据本发明的方法制造的TFT器件的第四例子。
首先，在玻璃衬底10上形成氧化铟膜作为沟道层11。
在本例子中，通过在氩-氧混合气氛中溅射淀积并通过在空气中退火形成氧化铟膜。
具有In2O3(99.9％纯度)的成分的靶被用作靶(材料源)，并且施加的RF功率被设为20W。靶和衬底之间的距离为约12cm。在4×10-1Pa的氩气氛中形成氧化铟膜，其中引入的氧分压被设为1×10-2Pa。成膜过程中的衬底温度为25℃，并且膜淀积速度为3nm/min。当对于膜表面以0.5°的入射角度测量形成的氧化铟膜的X射线衍射时，没有发现清晰的衍射峰，由此确认形成的氧化铟膜为非晶的。
然后，使用电子束加热淀积，从接近沟道层一侧依次层叠约5nm厚的钛层和约100nm厚的金层，然后通过光刻法和剥离技术形成源极电极12和漏极电极13。
接下来，通过溅射形成的氧化铟膜在300℃的空气气氛中进行1小时的退火。从对获得的膜的四探针测量发现，电阻率为100Ωcm。此外，当对于膜表面以0.5°的入射角度测量氧化铟膜的X射线衍射时，发现In2O3衍射峰，由此确认形成的氧化铟膜已结晶。另外，进行X射线反射率测量和光谱椭圆率测量。对得到的图案的分析表明，薄膜的均方根粗糙度(Rrms)为约0.35nm，并且膜厚为约20nm。从SEM观察发现，氧化铟膜的粒子尺寸为约12nm，并且从RBS分析发现，铟和氧的原子成分比(O/In)处于1.3～1.7的范围内。
接下来，通过电子束淀积，被用作栅绝缘膜14的氧化硅膜被淀积到约90nm的厚度。然后，依次在其上层叠钛层和金层，并通过光刻法和剥离技术形成栅极电极15。沟道长度为10μm并且沟道宽度为150μm。
(比较例5)
除了沟道层以外，结构与例子4中相同。通过电阻加热淀积在1×10-1Pa的氧气气氛中形成氧化铟膜。使用铟球粒作为气相淀积源。从气相淀积源到衬底的距离为约30cm。形成的氧化铟膜的厚度为约20nm，并且成膜过程中的衬底温度为25℃。此外，在形成源极电极和漏极电极之后，在300℃的空气气氛中进行1小时的退火。热处理的氧化铟膜具有700Ωcm的电阻率、约2nm的Rrms和约23nm的粒子尺寸。此外，从X射线衍射发现，形成的氧化铟膜已结晶。
(TFT器件特性评价)
与比较例5相比，通电流较大，并且当Vg＝10V时，约为Id＝1×10-3A的电流流动。从输出特性计算场效应迁移率给出饱和区域中的约20cm2/Vs的值，该值是比较例5中的值的约40倍高。另外，晶体管通/断比也超过107，该值比比较例5高约2个数量级。阈值下特性也是良好的，其中S值为约0.8V/dec，其约为比较例5中的S值的1/2。
因此，当在具有交错结构的TFT沟道层中使用根据本发明的氧化铟薄膜时，实现了具有特别优异的特性的TFT，其中，栅绝缘膜和沟道层之间的界面特性得到大大提高。
(例子5)
使用图2说明通过根据本发明的方法制造的TFT器件的第五例子。
首先，在塑料衬底10上形成氧化铟膜作为沟道层11。
在本例子中，通过在氩-氧混合气氛中溅射淀积并通过在空气中退火形成氧化铟膜。
具有In2O3(99.9％纯度)的成分的靶被用作靶(材料源)，并且施加的RF功率被设为20W。靶和衬底之间的距离为约12cm。在4×10-1Pa的氩气氛中形成氧化铟膜，其中引入的氧分压被设为1×10-2Pa。成膜过程中的衬底温度为25℃，并且膜淀积速度为3nm/min。当对于膜表面以0.5°的入射角度测量形成的氧化铟膜的X射线衍射时，没有发现清晰的衍射峰，由此确认形成的氧化铟膜为非晶的。
然后，使用电子束加热淀积，从接近沟道层一侧依次层叠约5nm厚的钛层和约100nm厚的金层，然后通过光刻法和剥离技术形成源极电极12和漏极电极13。
接下来，通过溅射形成的氧化铟膜在暴露于UV辐射的200℃臭氧气氛中进行1小时的退火。从对获得的氧化铟膜的四探针测量发现，电阻率为约500Ωcm。另外，当对于膜表面以0.5°的入射角度测量氧化铟膜的X射线衍射时，发现In2O3衍射峰，由此确认形成的氧化铟膜已结晶。另外，进行X射线反射率测量和光谱椭圆率测量。对得到的图案的分析表明，薄膜的均方根粗糙度(Rrms)为约0.4nm，并且膜厚为约20nm。从SEM观察发现，氧化铟膜的粒子尺寸为约12nm，并且从RBS分析发现，铟和氧的原子成分比(O/In)处于1.3～1.7的范围内。
接下来，通过电子束淀积，被用作栅绝缘膜14的氧化硅膜被淀积到约90nm的厚度。然后依次在其上层叠钛层和金层，并通过光刻法和剥离技术形成栅极电极15。沟道长度为10μm并且沟道宽度为150μm。
(比较例6)
除了沟道层以外，结构与例子5中相同。通过电阻加热淀积在1×10-1Pa的氧气气氛中形成氧化铟膜。使用铟球粒作为气相淀积源。从气相淀积源到衬底的距离为约30cm。形成的氧化铟膜的厚度为约20nm，并且成膜过程中的衬底温度为25℃。此外，在形成源极电极和漏极电极之后，在暴露于UV辐射的200℃的臭氧气氛中进行1小时的退火。热处理的氧化铟膜具有5kΩcm的电阻率、约2.5nm的Rrms和约23nm的粒子尺寸。此外，从X射线衍射发现，形成的氧化铟膜已结晶。
(TFT器件特性评价)
与比较例6相比，通电流较大，并且当Vg＝10V时，约为Id＝1×10-4A的电流流动。从输出特性计算场效应迁移率给出饱和区域中的约15cm2/Vs的值，该值是比较例6中的值的约20倍高。另外，晶体管通/断比也为106或更大，该值比比较例6高约2个数量级。阈值下特性也是良好的，其中S值为约1.1V/dec，其约为比较例6中的S值的1/2。
因此，当在具有交错结构的TFT沟道层中使用根据本发明的氧化铟薄膜时，实现了具有特别优异的特性的TFT，其中栅绝缘膜和沟道层之间的界面特性得到大大提高。
(例子6)
使用图1说明通过根据本发明的方法制造的TFT器件的第六例子。
在本例子中，使用掺杂磷的硅衬底作为栅极电极15，并且将约100nm的热氧化硅膜用于栅绝缘膜14。在热氧化硅膜上形成氧化铟膜作为沟道层11。
在本例子中，通过在氩气氛中溅射淀积并通过在空气中退火形成氧化铟膜。
具有In2O3(99.9％纯度)的成分的靶被用作靶(材料源)，并且施加的RF功率被设为20W。靶和衬底之间的距离为约12cm。在4×10-1Pa的氩气氛中形成氧化铟膜，其中引入的氧分压被设为0Pa。成膜过程中的衬底温度为25℃，并且膜淀积速度为5nm/min。当对于膜表面以0.5°的入射角度测量形成的氧化铟膜的X射线衍射时，没有发现清晰的衍射峰，由此确认形成的氧化铟膜为非晶的。
然后，使用电子束加热淀积，从接近沟道层一侧依次层叠约5nm厚的钛层和约100nm厚的金层，然后通过光刻法和剥离技术形成源极电极12和漏极电极13。沟道长度为10μm，并且沟道宽度为150μm。
接下来，由此制造的TFT在300℃的空气气氛中进行1小时的退火。从对氧化铟膜的四探针测量发现，退火之后的电阻率约为10Ωcm。此外，当对于膜表面以0.5°的入射角度测量氧化铟膜的X射线衍射时，发现In2O3衍射峰，由此确认形成的氧化铟膜已结晶。另外，进行X射线反射率测量和光谱椭圆率测量。对得到的图案的分析表明，铟薄膜的均方根粗糙度(Rrms)为约0.32nm，并且膜厚为约20nm。此外，从SEM观察发现，氧化铟膜的粒子尺寸为约12nm，并且从RBS分析发现，铟和氧的原子成分比(O/In)处于1.3～1.7的范围内。
(TFT器件特性评价)
与例子4相比，通电流更大，并且场效应迁移率为32cm2/Vs的高值。特别地，实现了具有优异的特性的晶体管，其中阈值下特性大大提高(S值约为0.5V/dec)。这被认为是由于在本例子中被用作沟道层的氧化铟膜在低电阻条件下被淀积，由此在等离子体损伤小的情况下实现了沟道层形成。
根据本发明，可以实现具有诸如优异的场效应迁移率和电流通/断比的优异的晶体管特性的高度可靠的薄膜晶体管。特别地，可以以良好的可重复性制造具有数量级为5或更大的电流通/断比和10cm2/Vs或更大的场效应迁移率的TFT。
虽然已参照示例性实施例说明了本发明，但应理解，本发明不限于公开的示例性实施例。所附权利要求的范围应被赋予最宽的解释以包含所有的这些变更方式以及等同的结构和功能。
本申请要求在2006年11月21日提交的日本专利申请No.2006-314243的权益，在此引入其全部内容作为参考。

Claims (6)

1.一种薄膜晶体管的制造方法，该薄膜晶体管包括包含氧化铟的沟道层，该方法包括形成要成为所述沟道层的氧化铟膜，并在氧化气氛中对形成的氧化铟膜进行退火。
2.根据权利要求1的薄膜晶体管的制造方法，其中，在大于等于150℃且小于等于450℃的氧化气氛中进行退火。
3.根据权利要求1或2的薄膜晶体管的制造方法，其中，氧化铟膜在退火之前为非晶的，而在退火之后为晶体的。
4.根据权利要求1～3中的任一项的薄膜晶体管的制造方法，其中，通过溅射形成氧化铟膜。
5.根据权利要求4的薄膜晶体管的制造方法，其中，在具有比退火时的氧化气氛少的氧的氧气氛中进行形成氧化铟膜的步骤。
6.根据权利要求1～5中的任一项的薄膜晶体管的制造方法，其中，在氧化气氛中退火之前的氧化铟膜具有1Ωcm或更小的电阻率。
CN2007800431833A 2006-11-21 2007-11-09 制造使用氧化物半导体的薄膜晶体管的方法 Expired - Fee Related CN101548388B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP314243/2006 2006-11-21
JP2006314243A JP5116290B2 (ja) 2006-11-21 2006-11-21 薄膜トランジスタの製造方法
PCT/JP2007/072234 WO2008062720A1 (en) 2006-11-21 2007-11-09 Method for manufacturing thin film transistor which uses an oxide semiconductor

Publications (2)

Publication Number Publication Date
CN101548388A true CN101548388A (zh) 2009-09-30
CN101548388B CN101548388B (zh) 2010-11-17

Family

ID=38894020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800431833A Expired - Fee Related CN101548388B (zh) 2006-11-21 2007-11-09 制造使用氧化物半导体的薄膜晶体管的方法

Country Status (7)

Country Link
US (1) US8084307B2 (zh)
EP (1) EP2084749A1 (zh)
JP (1) JP5116290B2 (zh)
KR (1) KR101052421B1 (zh)
CN (1) CN101548388B (zh)
TW (1) TWI368996B (zh)
WO (1) WO2008062720A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103038889A (zh) * 2010-12-28 2013-04-10 出光兴产株式会社 具有氧化物半导体薄膜层的层叠结构以及薄膜晶体管
US8785243B2 (en) 2012-04-02 2014-07-22 Samsung Display Co., Ltd. Method for manufacturing a thin film transistor array panel
TWI493723B (zh) * 2011-02-17 2015-07-21 Joled Inc 薄膜電晶體、薄膜電晶體的製造方法及顯示器
CN105304502A (zh) * 2010-03-26 2016-02-03 株式会社半导体能源研究所 半导体装置的制造方法
CN106252203A (zh) * 2016-06-29 2016-12-21 友达光电股份有限公司 金属氧化物半导体层的结晶方法及半导体结构
CN110268528A (zh) * 2016-11-18 2019-09-20 亚洲大学校产学协力团 金属氧化物异质接合结构、其制造方法及含其的薄膜晶体管

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371605B2 (en) * 2005-03-25 2008-05-13 Lucent Technologies Inc. Active organic semiconductor devices and methods for making the same
TWI467702B (zh) * 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5393058B2 (ja) * 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP5213429B2 (ja) * 2007-12-13 2013-06-19 キヤノン株式会社 電界効果型トランジスタ
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5219529B2 (ja) * 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI770659B (zh) 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9269573B2 (en) * 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101612147B1 (ko) 2008-10-23 2016-04-12 이데미쓰 고산 가부시키가이샤 박막 트랜지스터 및 그 제조방법
JPWO2010047063A1 (ja) * 2008-10-23 2012-03-22 出光興産株式会社 高純度結晶質酸化インジウム半導体膜を有する薄膜トランジスタ、及びその製造方法
JP2010135771A (ja) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置の作製方法
CN102265405B (zh) * 2008-12-24 2015-09-23 3M创新有限公司 金属氧化物半导体薄膜晶体管中的稳定性增强
JP2010165922A (ja) * 2009-01-16 2010-07-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、電界効果型トランジスタの製造方法及び半導体素子の製造方法
JP5606682B2 (ja) * 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
DE102009009337A1 (de) * 2009-02-17 2010-08-19 Evonik Degussa Gmbh Verfahren zur Herstellung halbleitender Indiumoxid-Schichten, nach dem Verfahren hergestellte Indiumoxid-Schichten und deren Verwendung
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
WO2010103935A1 (en) 2009-03-12 2010-09-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5507133B2 (ja) * 2009-07-03 2014-05-28 富士フイルム株式会社 ボトムゲート構造の薄膜トランジスタの製造方法
KR102503687B1 (ko) * 2009-07-03 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5458102B2 (ja) * 2009-09-04 2014-04-02 株式会社東芝 薄膜トランジスタの製造方法
KR102293198B1 (ko) * 2009-09-16 2021-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN105679834A (zh) * 2009-09-16 2016-06-15 株式会社半导体能源研究所 晶体管及显示设备
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101470785B1 (ko) * 2009-09-24 2014-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR102054650B1 (ko) 2009-09-24 2019-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011043182A1 (en) * 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for removing electricity and method for manufacturing semiconductor device
CN113903796A (zh) 2009-10-16 2022-01-07 株式会社半导体能源研究所 逻辑电路和半导体器件
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
WO2011055625A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and operating method thereof
WO2011055645A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011055668A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102286284B1 (ko) * 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102037048B1 (ko) * 2009-11-13 2019-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20120094013A (ko) * 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
JP5657878B2 (ja) * 2009-11-20 2015-01-21 株式会社半導体エネルギー研究所 トランジスタの作製方法
KR101844972B1 (ko) 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011068022A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011077978A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
KR101473684B1 (ko) 2009-12-25 2014-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
KR102220018B1 (ko) 2010-03-08 2021-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
WO2011132548A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8728860B2 (en) 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101843871B1 (ko) * 2011-03-11 2018-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9412623B2 (en) * 2011-06-08 2016-08-09 Cbrite Inc. Metal oxide TFT with improved source/drain contacts and reliability
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
JP6016532B2 (ja) * 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
KR20140101817A (ko) 2011-12-02 2014-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN104321967B (zh) * 2012-05-25 2018-01-09 株式会社半导体能源研究所 可编程逻辑装置及半导体装置
KR20130137851A (ko) 2012-06-08 2013-12-18 삼성디스플레이 주식회사 산화물 반도체의 전구체 조성물, 산화물 반도체를 포함하는 박막 트랜지스터 기판, 그리고 산화물 반도체를 포함하는 박막 트랜지스터 기판의 제조 방법
CN103985639B (zh) * 2014-04-28 2015-06-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP3797317B2 (ja) * 2002-05-30 2006-07-19 住友金属鉱山株式会社 透明導電性薄膜用ターゲット、透明導電性薄膜およびその製造方法、ディスプレイ用電極材料、有機エレクトロルミネッセンス素子
TW200511589A (en) 2003-07-25 2005-03-16 Hewlett Packard Development Co Transistor including a deposited channel region having a doped portion
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4544518B2 (ja) * 2004-09-01 2010-09-15 キヤノン株式会社 電界励起型発光素子及び画像表示装置
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
JP5294565B2 (ja) * 2006-03-17 2013-09-18 キヤノン株式会社 発光素子及び発光素子の製造方法
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9954084B2 (en) 2010-03-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105304502A (zh) * 2010-03-26 2016-02-03 株式会社半导体能源研究所 半导体装置的制造方法
CN105304502B (zh) * 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
CN103354241A (zh) * 2010-12-28 2013-10-16 出光兴产株式会社 具有氧化物半导体薄膜层的层叠结构、层叠结构的制造方法、薄膜晶体管及显示装置
CN103474469A (zh) * 2010-12-28 2013-12-25 出光兴产株式会社 具有氧化物半导体薄膜层的层叠结构以及薄膜晶体管
CN103354241B (zh) * 2010-12-28 2015-07-22 出光兴产株式会社 具有氧化物半导体薄膜层的层叠结构、层叠结构的制造方法、薄膜晶体管及显示装置
CN103474469B (zh) * 2010-12-28 2016-03-23 出光兴产株式会社 具有氧化物半导体薄膜层的层叠结构以及薄膜晶体管
CN103038889A (zh) * 2010-12-28 2013-04-10 出光兴产株式会社 具有氧化物半导体薄膜层的层叠结构以及薄膜晶体管
TWI493723B (zh) * 2011-02-17 2015-07-21 Joled Inc 薄膜電晶體、薄膜電晶體的製造方法及顯示器
US8785243B2 (en) 2012-04-02 2014-07-22 Samsung Display Co., Ltd. Method for manufacturing a thin film transistor array panel
CN106252203A (zh) * 2016-06-29 2016-12-21 友达光电股份有限公司 金属氧化物半导体层的结晶方法及半导体结构
US10446691B2 (en) 2016-06-29 2019-10-15 Au Optronics Corporation Semiconductor structure and methods for crystallizing metal oxide semiconductor layer
CN110268528A (zh) * 2016-11-18 2019-09-20 亚洲大学校产学协力团 金属氧化物异质接合结构、其制造方法及含其的薄膜晶体管

Also Published As

Publication number Publication date
US20090269880A1 (en) 2009-10-29
TWI368996B (en) 2012-07-21
JP5116290B2 (ja) 2013-01-09
US8084307B2 (en) 2011-12-27
EP2084749A1 (en) 2009-08-05
JP2008130814A (ja) 2008-06-05
WO2008062720A1 (en) 2008-05-29
TW200837959A (en) 2008-09-16
KR101052421B1 (ko) 2011-07-28
KR20090086602A (ko) 2009-08-13
CN101548388B (zh) 2010-11-17

Similar Documents

Publication Publication Date Title
CN101548388B (zh) 制造使用氧化物半导体的薄膜晶体管的方法
KR101052240B1 (ko) 아모르포스 산화물 반도체막을 사용한 박막트랜지스터의 제조 방법
Grover et al. Thin-film transistors with transparent amorphous zinc indium tin oxide channel layer
CN102496577B (zh) 非晶氧化物膜的制造方法
TWI422034B (zh) 包含絕緣層之氧化物半導體裝置及使用氧化物半導體裝置之顯示設備
US8188467B2 (en) Amorphous oxide and field effect transistor
CN101258607B (zh) 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
CN102938420B (zh) 无定形氧化物和场效应晶体管
CN101897030B (zh) 场效应晶体管和显示器
Lehninger et al. A fully integrated ferroelectric thin‐film‐transistor–influence of device scaling on threshold voltage compensation in displays
CN103229303A (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
Li et al. Performance improvement for solution-processed high-mobility ZnO thin-film transistors
Liu et al. High-performance ZnO thin-film transistors fabricated at low temperature on glass substrates
Nakata et al. Effects of thermal annealing on ZnO thin-film transistor characteristics and the application of excimer laser annealing in plastic-based ZnO thin-film transistors
Powell et al. Process Development of Amorphous Indium Tin Gallium Oxide (ITGO) Thin Film Transistors
Fortunato et al. Next generation of thin film transistors based on zinc oxide
KR20080111736A (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
Sivakanthan Process Investigations on Sputter Deposited Indium Tungsten Oxide TFT
Ngwashi et al. Electrically air-stable ZnO produced by reactive RF magnetron sputtering for thin-film transistor (TFT) applications.
Ngwashi et al. Electrically Air-stable ZnO Thin Film Produced by Reactive RF Magnetron Sputtering for Thin Film Transistors Applications
Kwon Characterization and Fabrication of Active Matrix Thin Film Transistors for an Addressable Microfluidic Electrowetting Channel Device
Grover Thin-film transistors with amorphous oxide channel layers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101117

Termination date: 20191109

CF01 Termination of patent right due to non-payment of annual fee