CN101557678B - 布线电路基板 - Google Patents

布线电路基板 Download PDF

Info

Publication number
CN101557678B
CN101557678B CN2009101305631A CN200910130563A CN101557678B CN 101557678 B CN101557678 B CN 101557678B CN 2009101305631 A CN2009101305631 A CN 2009101305631A CN 200910130563 A CN200910130563 A CN 200910130563A CN 101557678 B CN101557678 B CN 101557678B
Authority
CN
China
Prior art keywords
aforementioned
insulating layer
semiconduction
distribution
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101305631A
Other languages
English (en)
Other versions
CN101557678A (zh
Inventor
石井淳
大薮恭也
V·塔维普斯皮波恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN101557678A publication Critical patent/CN101557678A/zh
Application granted granted Critical
Publication of CN101557678B publication Critical patent/CN101557678B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/484—Integrated arm assemblies, e.g. formed by material deposition or by etching from single piece of metal or by lamination of materials forming a single arm/suspension/head unit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/13—Hollow or container type article [e.g., tube, vase, etc.]
    • Y10T428/1328—Shrinkable or shrunk [e.g., due to heat, solvent, volatile agent, restraint removal, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/13—Hollow or container type article [e.g., tube, vase, etc.]
    • Y10T428/1352—Polymer or resin containing [i.e., natural or synthetic]
    • Y10T428/139—Open-ended, self-supporting conduit, cylinder, or tube-type article
    • Y10T428/1393—Multilayer [continuous layer]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/256—Heavy metal or aluminum or compound thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/256—Heavy metal or aluminum or compound thereof
    • Y10T428/257—Iron oxide or aluminum oxide

Abstract

布线电路基板具备金属支承基板，形成于前述金属支承基板上的绝缘层，形成于前述绝缘层上的、具有隔着间隔配置的两个1对配线的导体布图，所述导体布图具有第1个1对配线以及第2个1对配线，以及形成于前述绝缘层上的、与前述金属支承基板及前述导体布图电连接的半导电性层；前述第1个1对配线上形成第1半导电性层，前述第2个1对配线上形成第2半导电性层，前述第1半导电性层以及前述第2半导电性层分别独立形成，前述第1半导电性层以及前述第2半导电性层分别与前述金属支承基板电连接。

Description

布线电路基板
本申请是申请人于2007年6月21日提交的，申请号为“200710128020.7”的，发明名称为“布线电路基板”的发明专利申请的分案申请。
技术领域
本发明涉及布线电路基板，具体涉及安装电子零部件的带电路的悬挂基板等布线电路基板。
背景技术
带电路的悬挂基板等布线电路基板例如具备由不锈钢箔等形成的金属支承基板、形成于金属支承基板上的、由聚酰亚胺树脂等构成的基底绝缘层，形成于基底绝缘层上的、由铜箔等构成的导体布图，以及形成于基底绝缘层上的、由聚酰亚胺树脂构成的被覆导体布图的被覆绝缘层。该布线电路基板被广泛地应用于各种电器或电子设备领域。
为了防止在该布线电路基板上所安装的电子零部件的静电破坏，提出了在带电路的悬挂基板的被覆绝缘层和基底绝缘层的表面依次层叠金属薄膜和氧化金属层以形成半导电体层，利用该半导电体层除去所带静电的技术方案(例如，参照日本专利特开2004-335700号公报)。
此外，提出了在绝缘层的表面形成半导电体层后，形成贯通绝缘层和半导电体层的贯通孔使导体层露出，在该贯通孔形成连接端子，使半导电体层和连接端子接触，藉此除去绝缘层和导体层所带静电的技术方案(例如，参照日本专利特开2003-152383号公报)。
发明内容
但是，日本专利特开2004-335700号公报中，半导电体层仅形成于被覆绝缘层和基底绝缘层的表面，因此导体层所带静电的除去不够充分，无法切实防止所安装的电子零部件的静电破坏。
此外，日本专利特开2003-152383号公报中，半导电体层不是导体层，与连接端子接触，连接端子未形成时，无法除去导体层所带静电。
因此，如图12的斜线部分和图13所示，带电路的悬挂基板31中，半导电性层35在俯视下与被覆绝缘层36处于同一位置，在被覆绝缘层36和导体布图34、基底绝缘层33及金属支承基板32的各表面之间连续形成，尝试利用该半导电性层35除去导体布图34所带静电。
但是，在形成有上述半导电性层35的带电路的悬挂基板31的1对配线37间(1对配线37a及37b间或1对配线37c及37d间)，形成导体布图34的导体材料沿着半导电性层35迁移(离子迁移)，结果造成1对配线37短路。
此外，导体布图34通常在带电路的悬挂基板31的前端部及后端部之间的中间区域R1内以1对配线37a及b之间的间隔狭窄的状态形成，在前端部和后端部的两端区域R2内以1对配线37a和b之间的间隔较宽的状态形成。因此，如果被覆绝缘层36以包含第1区域R1及第2区域R2的状态形成，半导电性层35形成于与该被覆绝缘层36相同的位置，则形成于第1区域R1的半导电性层35与第2区域R2的半导电性层35相比，1对配线37a和b之间的间隔狭小，导体布图34出现早期短路。
本发明的目的是提供能够有效地除去静电带电，且可防止导体布图的早期短路的布线电路基板。
本发明的布线电路基板的特征在于，具备金属支承基板，形成于前述金属支承基板上的绝缘层，形成于前述绝缘层上的、具有隔着间隔配置的两个1对配线的导体布图，所述导体布图具有第1个1对配线以及第2个1对配线，以及形成于前述绝缘层上的、与前述金属支承基板及前述导体布图电连接的半导电性层；前述第1个1对配线上形成第1半导电性层，前述第2个1对配线上形成第2半导电性层，前述第1半导电性层以及前述第2半导电性层分别独立形成，前述第1半导电性层以及前述第2半导电性层分别与前述金属支承基板电连接，在前述第1个1对的前述配线的对向区域的外侧一方，前述第1半导电性层与前述金属支承基板电阻断，在前述第2个1对的前述配线的对向区域的外侧一方，前述第2半导电性层与前述金属支承基板电阻断。
本发明的布线电路基板的特征在于，具备金属支承基板，形成于前述金属支承基板上的绝缘层，形成于前述绝缘层上的、具有隔着间隔配置的1对配线的导体布图，以及形成于前述绝缘层上的、与前述金属支承基板及前述导体布图电连接的半导电性层；前述导体布图具有1对前述配线间的间隔狭小的第1区域和1对前述配线间的间隔比前述第1区域宽的第2区域；前述半导电性层被设置于前述第2区域。
较好的是本发明的布线电路基板中，前述第2区域中的1对前述配线间的间隔在20μm以上。
较好的是本发明的布线电路基板中，至少1对前述配线被相对配置，且电位各异，在1对前述配线的对向区域的外侧一方，前述半导电性层与前述金属支承基板电连接，被覆绝缘层被形成于前述半导电性层上。
较好的是本发明的布线电路基板中，在1对前述配线的对向区域的外侧一方，前述半导电性层与前述金属支承基板接触。
较好的是本发明的布线电路基板中，在1对前述配线的对向区域的外侧一方，贯通厚度方向的开口部形成于前述绝缘层，在从前述开口部露出的前述金属支承基板上设置有与前述金属支承基板和前述半导电性层接触的接地连接部。
本发明的布线电路基板具备与金属支承基板和导体布图电连接的半导电性层。因此，导体布图介以半导电性层与金属支承基板电连接，能够有效除去导体布图所带静电。而且，本发明的布线电路基板中，半导电性层在导体布图中被设置于1对配线间的间隔较宽的第2区域。所以，在1对配线间形成导体布图的导体材料即使沿着半导电性层迁移，但由于它们的间隔比第1区域的该间隔宽，因此导体布图的短路被延迟，可防止导体布图的早期短路。
其结果是，可切实地防止所安装的电子零部件的静电破坏，而且可长期实现布线电路基板的连接可靠性的提高。
另外，本发明的布线电路基板的其特征在于，具备金属支承基板，形成于前述金属支承基板上的绝缘层，形成于前述绝缘层上的、具有隔着间隔配置的1对配线的导体布图，以及形成于前述绝缘层上的、与前述金属支承基板及前述导体布图电连接的半导电性层；前述半导电性层在1对前述配线间确保20μm以上的长度而形成。
本发明的布线电路基板中，半导电性层在1对配线间确保20μm以上的长度而形成。因此，形成导体布图的导体材料即使沿着半导电性层迁移，也可延迟导体布图的短路，可有效防止导体布图的早期短路。
其结果是，可切实地防止所安装的电子零部件的静电破坏，而且可长期有效地实现布线电路基板的连接可靠性的提高。
附图说明
图1为表示作为本发明的布线电路基板的实施方式之一(半导电性层介以接地连接部与金属支承基板电连接的形态)的带电路的悬挂基板的平面示意图。
图2为图1所示的带电路的悬挂基板的宽度方向的截面图，左侧图为后端区域的图1的A-A线截面图，右侧图为中间区域的图1的B-B线截面图。
图3为表示图2所示的带电路的悬挂基板的制造工序的截面图，左侧图与后端区域的图1的A-A线截面图对应，右侧图与中间区域的图1的B-B线截面图对应，(a)为准备金属支承基板的工序，(b)为在金属支承基板上形成基底绝缘层并形成基底开口部的工序，(c)为同时形成导体布图和接地连接部的工序，(d)为在导体布图、接地连接部、基底绝缘层和金属支承基板的整个面连续形成半导电性层的工序。
图4接续图3，为表示图2所示的带电路的悬挂基板的制造工序的截面图，左侧图与后端区域的图1的A-A线截面图对应，右侧图与中间区域的图1的B-B线截面图对应，(e)为在后端区域中，在半导电性层上以布图形成第1被覆绝缘层的工序，(f)为除去从第1被覆绝缘层露出的半导电性层的工序，(g)为在第1被覆绝缘层及基底绝缘层上以布图形成第2被覆绝缘层的工序。
图5为表示作为图3及图4所示的带电路的悬挂基板的制造工序的一部分的其它制造工序的截面图，(a)为在后端区域中，在半导电性层上以布图形成蚀刻保护膜的工序，(b)为除去从蚀刻保护膜露出的半导电性层的工序，(c)为除去蚀刻保护膜的工序，(d)为在半导电性层及基底绝缘层上以布图形成被覆绝缘层的工序。
图6为作为本发明的布线电路基板的另一实施方式(半导电性层与金属支承基板直接接触的形态，且半导电性层介于导体布图和被覆绝缘层之间的形态)的带电路的悬挂基板的宽度方向的截面图，左侧图为与后端区域的图1的A-A线截面图对应的截面图，右侧图为与中间区域的图1的B-B线截面图对应的截面图。
图7为作为本发明的布线电路基板的另一实施方式(半导电性层与金属支承基板直接接触的形态，且半导电性层介于导体布图和基底绝缘层之间的形态)的带电路的悬挂基板的宽度方向的截面图，左侧图为与后端区域的图1的A-A线截面图对应的截面图，右侧图为与中间区域的图1的B-B线截面图对应的截面图。
图8为表示作为本发明的布线电路基板的另一实施方式的带电路的悬挂基板的1对配线间的半导电性层(呈近似V字状配置的形态)的放大平面图。
图9为表示作为本发明的布线电路基板的另一实施方式的带电路的悬挂基板的1对配线间的半导电性层(呈近似曲折状配置的形态)的放大平面图。
图10为表示作为本发明的布线电路基板的另一实施方式的带电路的悬挂基板的1对配线间的半导电性层(呈沿长边方向直线状配置的形态)的放大平面图。
图11为作为本发明的布线电路基板的另一实施方式(1个半导电性层在4条配线和2个接地连接部上连续，被覆它们的形态)的带电路的悬挂基板的宽度方向的截面图，为与后端区域的图1的A-A线截面图对应的截面图。
图12为表示带电路的悬挂基板(半导电性层在前端区域及后端区域和中间区域内被连续配置的形态)的平面示意图。
图13为图12所示的带电路的悬挂基板的宽度方向的截面图，为后端区域的X-X线截面图。
具体实施方式
图1为表示作为本发明的布线电路基板的实施方式之一的带电路的悬挂基板的平面示意图，图2为图1所示的带电路的悬挂基板的与长边方向正交的方向(以下有时简称为宽度方向)的截面图，左侧图为后端区域的图1的A-A线截面图，右侧图为中间区域的图1的B-B线截面图。图1中，为了明确地表示相对于金属支承基板2的导体布图4的相对位置，部分省略了后述的基底绝缘层3及被覆绝缘层6。
图1中，该带电路的悬挂基板1被搭载于硬盘驱动器，安装磁头(未图示)，用于连接磁头和读写基板(外部)的导体布图4一体形成于金属支承基板2上，该金属支承基板2在支承该磁头的同时，使该磁头克服与磁盘之间相对移动时的空气流，与磁盘之间保持微小间隔。
导体布图4连续一体地具备磁头侧连接端子部8A、外部侧连接端子部8B和用于连接磁头侧连接端子部8A及外部侧连接端子部8B的多条配线9。
各配线9沿金属支承基板2的长边方向设置多条，在金属支承基板2的宽度方向相互隔开间隔对向并行配置。
多条配线9由在宽度方向的一侧对向并行配置的一方的1对配线9a及9b和在宽度方向的另一侧对向并行配置的另一方的1对配线9c及9d形成。一方的1对配线9a及9b中，一方的配线9a被配置于宽度方向外侧，另一方的配线9b被配置于宽度方向内侧。此外，另一方的1对配线9c及9d中，一方的配线9c被配置于宽度方向内侧，另一方的配线9d被配置于宽度方向外侧。
一方的1对配线9a及9b的电位各异，分别被输入始终形成电位差的读取信号或写入信号。此外，另一方的1对配线9c及9d的电位也各异，分别被输入始终形成电位差的读取信号或写入信号。
更具体来讲，各配线9为用于读取磁盘的数据的读取配线或将数据写入磁盘的写入配线中的任一种，一般选择以下的组合，即，一方的1对配线9a及9b中，一方的配线9a为读取配线，另一方的配线9b为写入配线，或者正好相反；另一方的1对配线9c及9d中，一方的配线9c为读取配线，另一方的配线9d为写入配线，或者正好相反。
磁头侧连接端子部8A被配置于金属支承基板2的前端部，作为较宽的连接盘多条并行设置，分别连接各配线9的前端部。磁头的端子部(未图示)被连接于该磁头侧连接端子部8A。
外部侧连接端子部8B被配置于金属支承基板2的后端部，作为较宽的连接盘多条并行设置，分别连接各配线9的后端部。读写基板的端子部(未图示)被连接于该外部侧连接端子部8B。
此外，在金属支承基板2的前端部设置有用于安装磁头的万向接头10。万向接头10以在长边方向夹着磁头侧连接端子部8A的形态，通过切削金属支承基板2而形成。
导体布图4在带电路的悬挂基板1的前端部及后端部之间具有作为第1区域的中间区域14，在带电路的悬挂基板1的前端部及后端部具有由作为第2区域的前端区域15A及后端区域15B构成的两端区域15。
如图1及图2所示，导体布图4的中间区域14中，各配线9间的间隔(沿着与并行的各配线9的长边方向正交的方向的间隔，下同)D1，具体来讲，一方的1对配线9a及9b间的间隔D1a、另一方的1对配线9c及9d间的间隔D1b以比后述的两端区域15的间隔D2窄的状态形成，更具体来讲，各配线9间的间隔D1例如设定为10～100μm，较好为15～50μm，更好为17～40μm。
导体布图4的两端区域15中，各配线9间的间隔D2，具体来讲，一方的1对配线9a及9b间的间隔D2a、另一方的1对配线9c及9d间的间隔D2b以比前述的中间区域14的间隔D1宽的状态形成，更具体来讲，各配线9间的间隔D2例如设定为20μm以上，较好为30μm以上，更好为40μm以上，通常设定在500μm以下。
此外，各配线9的宽度(与各配线9的长边方向正交的方向的宽度，下同)例如为10～100μm，较好为15～50μm。
各端子部8(磁头侧连接端子部8A及外部侧连接端子部8B)间的间隔例如为20～1000μm，较好为30～800μm，各端子部8(磁头侧连接端子部8A及外部侧连接端子部8B)的宽度例如为20～1000μm，较好为30～800μm。
如图2的左侧图所示，该带电路的悬挂基板1具备金属支承基板2，形成于金属支承基板2上的作为绝缘层的基底绝缘层3，形成于基底绝缘层3上的导体布图4，形成于金属支承基板2上的接地连接部7，形成于基底绝缘层3上的被覆导体布图4及接地连接部7的半导电性层5，以及形成于半导电性层5上的被覆绝缘层6。
此外，如后所述，接地连接部7和半导电性层5仅设置于后端区域15B。
金属支承基板2由对应上述带电路的悬挂基板1的外形形状的沿长边方向延展的平板状的薄板形成。
金属支承基板2的长度(长边方向长度，下同)和宽度(宽度方向长度，下同)可根据目的和用途适当选择。
基底绝缘层3以对应于形成导体布图4的部分，且形成接地连接部7的部分和金属支承基板2的周端部露出的图形形成在金属支承基板2上。
此外，为了在基底绝缘层3上形成作为接地连接部7的一侧的接地连接部7A，在后端区域15B的宽度方向一侧(左侧)，形成有导体布图4的宽度方向的最外一侧的配线9a和在宽度方向外侧隔着间隔作为贯通厚度方向开口的开口部的一侧基底开口部11A。此外，为了在基底绝缘层3上形成作为接地连接部7的另一侧的接地连接部7B，在后端区域15B的宽度方向另一侧(右侧)，形成有导体布图4的宽度方向的最外另一侧的配线9d和在宽度方向外侧隔着间隔作为贯通厚度方向开口的开口部的另一侧基底开口部11B。
以下，在无需特别区分一侧接地连接部7A和另一侧接地连接部7B时，将两者简述为接地连接部7。另外，在无需特别区分一侧基底开口部11A和另一侧基底开口部11B时，将两者简述为基底开口部11。
基底开口部11如图1的虚线所示，沿长边方向以俯视近似矩形状开口。
此外，基底绝缘层3的长度和宽度可根据目的和用途适当选择以形成为上述形状。
导体布图4作为一体具备上述互相隔着间隔对向并行配置的多条配线9(配线9a、9b、9c及9d)，以及分别与各配线9的前端部及后端部连接的磁头侧连接端子部8A及外部侧连接端子部8B的布线电路图形成在基底绝缘层3上。以下，在无需特别区分磁头侧连接端子部8A及外部侧连接端子部8B时，简述为端子部8。
另外，如上所述，导体布图4具备1对配线9间的间隔D1狭小的中间区域14，以及1对配线9间的间隔D2比中间区域14中的间隔宽的、由前端区域15A和后端区域15B构成的两端区域15。各两端区域15(前端区域15A和后端区域15B)从中间区域14的长边方向两端部开始连续形成。各两端区域15(前端区域15A和后端区域15B)从与中间区域14的连接部分开始朝向长边方向外侧逐渐变宽(各配线9间的间隔逐渐变宽)，此外，1对配线9间的间隔隔着上述间隔(D2)并行配置而形成。
在后端区域15B的基底绝缘层3上，导体布图4以确保基底开口部11形成区域的要求形成。
如图2的左侧图所示，接地连接部7一体连续地具备被填入上述基底绝缘层3的基底开口部11内而形成的下部12，以及从下部12的上端开始被覆基底开口部11的周围的基底绝缘层3的表面的上部13，该上部13以向厚度方向上侧、长边方向两侧及宽度方向两侧鼓出而形成。
该接地连接部7中，其下部12的下表面与金属支承基板2接触。
接地连接部7的下部12的宽度例如为40～2000μm，较好为60～500μm，接地连接部7的上部13的宽度例如为70～2060μm，较好为90～560μm。此外，接地连接部7的下部12及上部13的长度可根据目的、用途及产品的设计适当选择。
虽然未图示，但该带电路的悬挂基板1可根据目的和用途依需要具备被覆导体布图4和接地连接部7的金属薄膜，该金属薄膜介于导体布图4及接地连接部7和半导电性层5之间。
未图示的金属薄膜根据需要形成于导体布图4的表面及接地连接部7的上部13的表面，即，导体布图4的各配线9的上表面及侧面和接地连接部7的上部13的上表面及侧面。
如图1及图2所示，半导电性层5具备被配置于一侧的一侧半导电性层5A及被配置于另一侧的另一侧半导电性层5B。此外，各半导电性层5呈俯视近似矩形的形状形成以被覆各基底开口部11。以下，在无需特别区分一侧半导电性层5A及另一侧半导电性层5B的情况下，简述为半导电性层5。
如图2所示，半导电性层5形成于被以虚线表示的第1被覆绝缘层6A(后述)覆盖的基底绝缘层3上以被覆导体布图4和接地连接部7。即，半导电性层5介于被覆绝缘层6(第1被覆绝缘层6A)和基底绝缘层3、导体布图4及接地连接部7之间而形成。
这样，半导电性层5在其厚度方向下侧与导体布图4、接地连接部7及基底绝缘层3接触，在厚度方向上侧与被覆绝缘层6(第1被覆绝缘层6A)接触。
此外，分别独立地设置半导电性层5的一侧半导电性层5A和另一侧半导电性层5B。即，一侧半导电性层5A连续被覆一侧接地连接部7A和1对配线9a及9b，藉此配线9a及9b介以一侧半导电性层5A与一侧接地连接部7A电连接。
另一方面，在相对于一方的1对配线9a及9b的对向区域SA的宽度方向外侧一方(左侧)，一侧半导电性层5A与一侧接地连接部7A的上部13接触，介以该一侧接地连接部7A与金属支承基板2电连接。
因此，1对配线9a及9b介以一侧半导电性层5A及一侧接地连接部7A与金属支承基板2电连接。
此外，另一侧半导电性层5B连续被覆另一侧接地连接部7B和1对配线9c及9d，藉此，配线9c及9d介以另一侧半导电性层5B与另一侧接地连接部7B电连接。
另一方面，在相对于另一方的1对配线9c及9d的对向区域SB的宽度方向外侧另一方(右侧)，另一侧半导电性层5B与另一侧接地连接部7B的上部13接触，介以该另一侧接地连接部7B与金属支承基板2电连接。
因此，1对配线9c及9d介以另一侧半导电性层5B及另一侧接地连接部7B与金属支承基板2电连接。
另外，如图1所示，一侧半导电性层5A和另一侧半导电性层5B以沿长边方向俯视近似矩形状形成，而且按照以下状态形成，即，一侧的配线9b和另一侧的配线9c间的基底绝缘层3沿长边方向露出，在宽度方向于一侧的配线9b及另一侧的配线9c之间隔开间隔。藉此，一侧半导电性层5A和另一侧半导电性层5B电绝缘。
如图2所示，被覆绝缘层6形成于半导电性层5上，更具体来讲，在后端区域15B中，被覆绝缘层6形成于从半导电性层5露出的基底绝缘层3上以覆盖半导电性层5且露出基底绝缘层3的周端部，在前端区域15A及中间区域14中，被覆绝缘层6连续地形成于从导体布图4露出的基底绝缘层3上以覆盖导体布图4且沿宽度方向被覆基底绝缘层3的周端部。
另外，虽然未图示，在被覆绝缘层6上将与端子部8对应的部分开口使导体布图4的端子部8露出。
可根据目的和用途适当选择被覆绝缘层6的长度和宽度以形成为上述形状。
后述的带电路的悬挂基板1的制造工序(参照图4(f))中，将第1被覆绝缘层6A作为蚀刻保护膜使用时，被覆绝缘层6由第1被覆绝缘层6A及第2被覆绝缘层6B形成。
图3及图4为表示图2所示的带电路的悬挂基板的制造工序的截面图。图3及图4中，左侧图为对应于后端区域的图1的A-A线截面图的截面图，右侧图为对应于中间区域的图1的B-B线截面图的截面图。
参照图3及图4说明该带电路的悬挂基板1的制造方法。
首先，该方法如图3所示，准备金属支承基板2。
作为金属支承基板2，例如可使用不锈钢、42合金、铝、铜、铜-铍、磷青铜等的金属箔，较好是使用不锈钢箔。金属支承基板2的厚度例如为10～51μm，较好为15～30μm。
接着，该方法如图3(b)所示，在金属支承基板2上以与导体布图4的形成部分对应、且形成基底开口部11的布图形成基底绝缘层3。
基底绝缘层3例如由聚酰亚胺树脂、聚酰胺酰亚胺树脂、丙烯酸树脂、聚醚腈树脂、聚醚砜树脂、聚对苯二甲酸乙二酯树脂、聚萘二甲酸乙二酯树脂、聚氯乙烯树脂等树脂形成。从耐热性的角度来看，较好是由聚酰亚胺树脂形成。
以上述布图形成基底绝缘层3时，没有特别限定，可以使用公知的方法。例如，将感光性树脂(感光性聚酰胺酸树脂)的清漆涂布在金属支承基板2的表面，干燥涂布的清漆，形成基底皮膜。接着，将基底皮膜隔着光掩模曝光后，根据需要进行加热，再通过显影形成上述布图。然后，例如通过在减压下于250℃以上加热，使其固化(酰亚胺化)。
以上形成的基底绝缘层3的厚度例如为1～35μm，较好为8～15μm。
接着，该方法如图3(c)所示，在基底绝缘层3上形成上述布线电路图作为导体布图4的同时，在从基底绝缘层3的基底开口部11露出的金属支承基板2上形成接地连接部7，使该接地连接部7的下部12被填入基底绝缘层3的基底开口部11内，且使其上部13覆盖基底绝缘层3的基底开口部11的周围。
导体布图4和接地连接部7全部由相同的导体材料形成，例如可以由铜、镍、金、焊锡或它们的合金等导体材料形成，较好是由铜形成。此外，通过例如加成法(additive method)、减成法(subtractive method)等公知的布图形成法，较好是加成法，在基底绝缘层3及金属支承基板2(包括从基底绝缘层3的基底开口部11露出的部分)的上表面以上述布图形成导体布图4和接地连接部7。
加成法中，首先在基底绝缘层3和金属支承基板2的表面形成导体薄膜(种膜)。导体薄膜采用溅射，较好是通过溅射铬和溅射铜依次层积铬薄膜和铜薄膜。
接着，在该导体薄膜的上表面形成与导体布图4及接地连接部7的布图相反的布图的抗蚀膜后，通过电解镀在从抗蚀膜露出的导体薄膜的上表面同时形成导体布图4和接地连接部7。然后将抗蚀膜和层积有该抗蚀膜的部分的导体薄膜除去。
以上形成的导体布图4的厚度例如为3～20μm，较好是5～20μm。此外，接地连接部7的上部13的厚度例如为3～20μm，较好为5～20μm。接地连接部7的下部12的厚度与基底绝缘层3的厚度相同。
此外，虽然未图示，该方法可根据需要在导体布图4的表面和接地连接部7的表面形成金属薄膜。
金属薄膜例如可由镍、金、锡、铬、钛、锆或它们的合金等金属形成，较好的是由镍形成。
此外，金属薄膜利用例如通过电解镀或无电解镀覆形成于导体布图4的表面和接地连接部7的表面的方法，将上述金属作为靶材进行溅射的方法等形成。较好是通过无电解镀镍由镍薄膜形成金属薄膜。
无电解镀中，例如通过在上述金属的镀液中浸渍图3(c)所示的制造中途的带电路的悬挂基板1而形成金属薄膜。
以上根据需要而形成的金属薄膜的厚度例如为0.01～0.5μm，较好是0.05～0.3μm。
接着，该方法如图3(d)所示，在导体布图4的表面(导体布图4被金属薄膜被覆时是指该金属薄膜的表面)、接地连接部7的上部13的表面(接地连接部7的上部13被金属薄膜被覆时是指该金属薄膜的表面)、从导体布图4及接地连接部7的上部13露出的基底绝缘层3的表面、从基底绝缘层3露出的金属支承基板2的表面连续地形成半导电性层5。
作为形成半导电性层5的半导电性材料，可采用金属或树脂。
金属例如可采用氧化金属等，作为氧化金属，例如可采用氧化铬、氧化镍、氧化铜、氧化钛、氧化锆、氧化铟、氧化铝、氧化锌等金属氧化物。较好的是使用氧化铬。
对于由氧化金属形成半导电性层5无特别限定，例如可采用将金属作为靶材进行溅射后根据需要通过加热而氧化的方法；反应性溅射的方法；将金属氧化物作为靶材进行溅射的方法等。
将金属作为靶材进行溅射后根据需要通过加热而氧化的方法例如通过以铬等金属为靶材、以氩气等惰性气体为导入气体导入的溅射法进行溅射后，根据需要采用加热炉等在大气中于50～400℃加热1分钟～12小时而氧化，由氧化金属形成半导电性层5。
反应性溅射法例如通过在溅射装置中以铬等金属为靶材、以含氧反应性气体为导入气体导入，进行溅射，由氧化金属形成半导电性层5。
以氧化金属为靶材进行溅射的方法例如通过在溅射装置中以氧化铬等氧化金属为靶材、以氩气等惰性气体为导入气体导入，进行溅射，由氧化金属形成半导电性层5。
该半导电性层5例如能够以日本专利特开2004-335700号公报记载的技术方案为基准而形成。
作为树脂，例如采用分散有导电性粒子的半导电性层树脂组合物等。
半导电性树脂组合物例如含有酰亚胺树脂或酰亚胺树脂前体、导电性粒子及溶剂。
作为酰亚胺树脂，可采用公知的酰亚胺树脂，例如可采用聚酰亚胺、聚醚酰亚胺、聚酰胺酰亚胺等。
作为酰亚胺树脂前体，例如可采用日本专利特开2004-35825号公报所记载的酰亚胺树脂前体，例如可采用聚酰胺酸树脂。
作为导电性粒子，例如可采用导电性聚合物粒子、碳粒子、金属粒子、氧化金属粒子等。
作为导电性聚合物粒子，例如可采用聚苯胺、聚吡咯、聚噻吩等的粒子或它们的衍生物的粒子。较好是采用聚苯胺粒子。导电性聚合物粒子可通过掺杂剂的掺杂而赋予导电性。
作为掺杂剂，例如可采用对甲苯磺酸、月桂基苯磺酸、烷基萘磺酸、聚苯乙烯磺酸、对甲苯磺酸酚醛清漆树脂、对苯酚磺酸酚醛清漆树脂、β-萘磺酸甲醛缩合物等。
掺杂可以是预先在分散(溶解)导电性聚合物粒子的溶剂中掺入掺杂剂，也可以是在半导电性层5形成后，将形成有半导电性层5的制造中途的带电路的悬挂基板1浸渍在掺杂剂溶液中。
作为碳粒子，例如可采用炭黑粒子、碳纳纤维等。
作为金属粒子，例如可采用铬、镍、铜、钛、锆、铟、铝、锌等的粒子。
作为氧化金属粒子，例如可采用氧化铬、氧化镍、氧化铜、氧化钛、氧化锆、氧化铟、氧化铝、氧化锌等的粒子或它们的复合氧化物粒子，具体可采用氧化铟和氧化锡的复合氧化物粒子(ITO粒子)、氧化锡和氧化磷的复合氧化物粒子(PTO粒子)等粒子。
这些导电性粒子可单独使用或2种以上并用。优选使用ITO粒子。
导电性粒子的平均粒径例如为10nm～1μm，较好为10nm～400nm，更好为10nm～100nm。导电性粒子为碳纳纤维时，其直径例如为100～200nm，其长度例如为5～20μm。平均粒径(直径)如果小于上述值，则有时很难对平均粒径(直径)进行调整，如果大于上述值，则有时不利于涂布。
溶剂只要能够分散(溶解)酰亚胺树脂或酰亚胺树脂前体及导电性粒子即可，无特别限定，例如可采用N-甲基-2-吡咯烷酮(NMP)、N，N-二甲基乙酰胺、N，N-二甲基甲酰胺、二甲亚砜等非质子性极性溶剂。这些溶剂可单独使用或2种以上并用。
通过掺合上述酰亚胺树脂或酰亚胺树脂前体、导电性粒子及溶剂可调制半导电性树脂组合物。
导电性粒子的掺入比例相对于100重量份酰亚胺树脂或酰亚胺树脂前体例如为1～300重量份，优选5～100重量份。导电性粒子的掺入比例如果小于上述值，则有时导电性不够充分。如果大于上述值，则有时酰亚胺树脂或酰亚胺树脂前体的良好膜特性会受损。
溶剂按照使上述酰亚胺树脂或酰亚胺树脂前体及导电性粒子的总量相对于半导电性树脂组合物达到1～40重量％(固体成分浓度)、优选5～30重量％(固体成分浓度)而掺入。固体成分浓度如果小于上述值，则有时很难控制目的膜厚。
例如可通过辊涂法、凹版涂布法、旋涂法、棒涂法等公知的涂布方法，将以上调制的半导电性树脂组合物均一地涂布于导体布图4的表面、接地连接部7的上部13的表面、从导体布图4及接地连接部7的上部13露出的基底绝缘层3的表面和从基底绝缘层3露出的金属支承基板2的表面。然后，例如于60～250℃，较好是80～200℃，例如用1～30分钟，较好是用3～15分钟加热干燥。
半导电性树脂组合物含有酰亚胺树脂前体时，干燥后例如在减压下于250℃以上对该酰亚胺树脂前体进行加热，藉此使其固化(酰亚胺化)。
这样，可在导体布图4的表面、接地连接部7的上部13的表面、从导体布图4及接地连接部7的上部13露出的基底绝缘层3的表面和从基底绝缘层3露出的金属支承基板2的表面连续地形成半导电性层5。
以上形成的半导电性层5的厚度例如在40μm以下，较好为3～20nm。
该半导电性层5的表面电阻值例如设定为105～1013Ω/□，较好设定为105～1011Ω/□，更好设定为106～109Ω/□。半导电性层5的表面电阻值如果小于上述值，则有时出现所安装的磁头的误操作。半导电性层5的表面电阻值如果大于上述值，则有时无法防止静电破坏。
接着，该方法如图4(e)所示，在后端区域15B中，在俯视下与上述半导电性层5相同的位置以布图形成第1被覆绝缘层6A。
第1被覆绝缘层6A由与基底绝缘层3同样的树脂形成，较好是由感光性合成树脂形成，更好是由感光性聚酰亚胺形成。
对第1被覆绝缘层6A以上述布图形成的方法无特别限定，可采用公知的方法。例如将感光性树脂(感光性聚酰胺酸树脂)的清漆涂布在半导电性层5的表面，干燥涂布的清漆，形成第1被覆皮膜。接着，将第1被覆皮膜隔着光掩模曝光后，根据需要进行加热，再通过显影形成上述布图。然后，例如通过在减压下于250℃以上加热，使其固化(酰亚胺化)。
以上形成的第1被覆绝缘层6A的厚度例如为2～10μm，较好为3～5μm。
接着，该方法如图4(f)所示，通过蚀刻除去从第1被覆绝缘层6A露出的半导电性层5。
蚀刻例如采用氢氧化钾水溶液等碱水溶液，通过浸渍法或喷雾法，以第1被覆绝缘层6A为蚀刻保护膜进行湿式蚀刻。
藉此，能够在俯视下与第1被覆绝缘层6A相同的位置以布图形成半导电性层5。
1对配线9介以该半导电性层5和上述接地连接部7与金属支承基板2电连接，1对配线9和金属支承基板2间的电阻值由上述半导电性层5的表面电阻值和1对配线9的间隔D2决定，例如为1×104Ω～1×1012Ω，较好为1×105Ω～1×1010Ω。
接着，该方法如图4(g)所示，在后端区域15B中，于基底绝缘层3上形成第2被覆绝缘层6B以覆盖第1被覆绝缘层6A，在前端区域15A及中间区域14中，于基底绝缘层3上形成第2被覆绝缘层6B以覆盖导体布图4，藉此以上述布图形成被覆绝缘层6。
第2被覆绝缘层6B由与第1被覆绝缘层6A同样的树脂形成，较好的是由感光性合成树脂形成，更好的是由感光性聚酰亚胺形成。
对第2被覆绝缘层6B以上述布图形成的方法无特别限定，可采用公知的方法。例如将感光性树脂(感光性聚酰胺酸树脂)的清漆涂布在第1被覆绝缘层6A、基底绝缘层3及金属支承基板2的表面，干燥涂布的清漆，形成第2被覆皮膜。接着，将第2被覆皮膜隔着光掩模曝光后，根据需要进行加热，再通过显影形成上述布图(磁头侧连接端子部8A及外部侧连接端子部8B开口的布图)。然后，例如通过在减压下于250℃以上加热，使其固化(酰亚胺化)。
以上形成的第2被覆绝缘层6B的厚度例如为1～40μm，较好为1～7μm。
此外，后端区域15B中，第1被覆绝缘层6A及第2被覆绝缘层6B层积的部分中它们的合计厚度例如为3～20μm，优选5～15μm。
通过在基底绝缘层上以上述布图形成上述第2被覆绝缘层6B，由第1被覆绝缘层6A和第2被覆绝缘层6B形成被覆绝缘层6。
然后，如图1所示，在通过化学蚀刻切削金属支承基板2，形成万向接头10的同时，通过外形加工获得带电路的悬挂基板1。
该带电路的悬挂基板1具备与金属支承基板2和导体布图4电连接的半导电性层5。因此，导体布图4介以半导电性层5与金属支承基板2电连接，所以能够有效地除去导体布图4所带静电。
而且，半导电性层5仅设置于后端区域15B，导体布图4中，在该后端区域15B，一方的1对配线9a及9b间的间隔D2a和另一方的1对配线9c及9d间的间隔D2b都较宽。因此，一方的1对配线9a及9b间和另一方的1对配线9c及9d间，形成导体布图4的导体材料即使沿着半导电性层5迁移，但由于这些间隔D2比中间区域14的间隔D1宽，所以导体布图4的短路被延迟，可防止导体布图4的早期短路。
尤其是后端区域15B中，导体布图4的各配线9间的间隔D2(一方的1对配线9a及9b间的间隔D2a和另一方的1对配线9c及9d间的间隔D2b)在20μm以上。因此，形成导体布图4的导体材料即使沿着各半导电性层5(一侧半导电性层5A及另一侧半导电性层5B)迁移，也能够使导体布图4的短路进一步地延迟，从而更有效地防止导体布图4的早期短路。
即，带电路的悬挂基板1通常具有安装磁头后进行使用的产品寿命，但图12及图13所示的带电路的悬挂基板31在到达该产品寿命前，因为导体布图34的导体材料在1对配线37间沿着半导电性层35迁移，有时会出现导体布图4的短路。但是，带电路的悬挂基板1中，在中间区域14未形成半导电性层5，仅在后端区域15B形成半导电性层5，如上所述，导体布图4的短路被延迟，这样只要在上述产品寿命范围内，就可有效防止导体布图4的短路。
其结果是，可切实地防止所安装的磁头的静电破坏，而且，可长期实现带电路的悬挂基板1的连接可靠性的提高。
上述说明中，在后端区域15B形成了半导电性层5，也可在前端区域15A形成半导电性层5。
此外，上述说明中各半导电性层5(一侧半导电性层5A及另一侧半导电性层5B)是独立形成的，也可以如图11所示，与4条配线9a、9b、9c、9d及2个接地连接部7A、7B连续而形成1个半导电性层5以被覆它们。
可是，如图11所示，如果与4条配线9a、9b、9c、9d及2个接地连接部7A、7B连续而形成1个半导电性层5以被覆它们，则因为一方的1对配线9a及9b间产出的电位差，在1对配线9a及9b的周围会产生沿宽度方向的以虚线表示的环状电场E。如果产生该环状的电场E，则金属支承基板2的金属有时会从接地连接部7向被覆绝缘层6迁移(离子迁移)。此外，与上述同样，因为另一方的1对配线9c及9d间产出的电位差有时也会导致金属支承基板2的金属从接地连接部7向被覆绝缘层6迁移(离子迁移)。
但是，如图2所示，如果各半导电性层5如上所述分别独立地形成为一侧半导电性层5A和另一侧半导电性层5B，则一侧半导电性层5A在相对于一方的1对配线9a及9b的对向区域SA的宽度方向外侧一方(左侧)，介以一侧接地连接部7A与金属支承基板2电连接，且在相对于一方的1对配线9a及9b的对向区域SA的宽度方向外侧另一方(右侧)与金属支承基板2电阻断。此外，另一侧半导电性层5B在相对于另一方的1对配线9c及9d的对向区域SB的宽度方向外侧另一方(右侧)，介以另一侧接地连接部7B与金属支承基板2电连接，且在相对于另一方的1对配线9c及9d的对向区域SB的宽度方向外侧一方(左侧)与金属支承基板2电阻断。因此，即使产生一方的1对配线9a及9b间的电位差及另一方的1对配线9c及9d间的电位差，也能够切实地防止在一方的1对配线9a及9b的周围及另一方的1对配线9c及9d的周围产生电场，即切实地防止图11的虚线表示的环状电场E的产生。
所以，能够切实地防止由金属支承基板2向被覆绝缘层6的离子迁移。
上述说明中，仅在相对于一方的1对配线9a及9b的对向区域SA的宽度方向外侧一方(图2中的左侧)形成一侧接地连接部7A，但如图2的虚线所示，也可仅在相对于一方的1对配线9a及9b的对向区域SA的宽度方向外侧另一方(右侧)形成一侧接地连接部7A，在其表面形成一侧半导电性层5A。
此外，另一侧接地连接部7B也同样如此，如图2的虚线所示，仅在相对于另一方的1对配线9c及9d的对向区域SB的宽度方向外侧一方(左侧)形成另一侧接地连接部7B，在其表面形成另一侧半导电性层5B。
上述带电路的悬挂基板1的制造方法中，形成第1被覆绝缘层6A，以其为蚀刻保护膜形成半导电性层5，也可以不形成第1被覆绝缘层6A，以公知的蚀刻保护膜17为抗蚀膜来形成半导电性层5。
图5为表示作为图3及图4所示的带电路的悬挂基板的制造工序的一部分的其它制造工序的截面图。
该方法如图3(d)所示，连续地在导体布图4、接地连接部7、基底绝缘层3及金属支承基板2的各表面形成半导电性层5后，如图5(a)所示，在后端区域15B中，在俯视下与上述半导电性层5相同的位置以上述布图形成蚀刻保护膜17。
蚀刻保护膜17例如通过采用干膜抗蚀剂等的公知方法以上述布图形成。
接着，该方法如图5(b)所示，通过蚀刻(湿式蚀刻)除去从蚀刻保护膜17露出的半导电性层5。
接着，该方法如图5(c)所示，例如通过湿式蚀刻等公知的蚀刻法或剥离除去蚀刻保护膜17。
接着，该方法如图5(d)所示，与上述同样地以上述布图形成被覆绝缘层6。
例如，将感光性树脂(感光性聚酰胺酸树脂)的清漆涂布在半导电性层5、基底绝缘层3及金属支承基板2的表面，干燥涂布的清漆，形成被覆皮膜。接着，将被覆皮膜隔着光掩模曝光后，根据需要进行加热，再通过显影形成上述布图。然后，例如通过在减压下于250℃以上加热，使其固化(酰亚胺化)。
以上形成的被覆绝缘层6的厚度例如为1～40μm，较好为1～7μm。
如上所述，不形成第1被覆绝缘层6A，以公知的蚀刻保护膜17为蚀刻保护膜形成半导电性层5，也能够获得带电路的悬挂基板1。
利用该方法，在后端区域15B中，上述第1被覆绝缘层6A及第2被覆绝缘层6B的层积部分中两者的厚度和第2被覆绝缘层6B的厚度不会产生差异，能够形成厚度均一的被覆绝缘层6。因此，能够获得实现了更薄型化的带电路的悬挂基板1。
此外，上述说明中，带电路的悬挂基板1的半导电性层5未与金属支承基板2直接接触，而是在基底绝缘层3形成贯通厚度方向的基底开口部11，在从该基底开口部11露出的金属支承基板2上形成接地连接部7，藉此，介以接地连接部7使半导电性层5与金属支承基板2电连接，但是也可以如图6所示，使带电路的悬挂基板1的半导电性层5与金属支承基板2直接接触。
图6中，半导电性层5以被覆导体布图4的形态形成于被被覆绝缘层6(第1被覆绝缘层6A)覆盖的基底绝缘层3及金属支承基板2上。即，半导电性层5介于金属支承基板2、基底绝缘层3及导体布图4与被覆绝缘层6(第1被覆绝缘层6A)之间形成。
藉此，半导电性层5在其厚度方向下侧与金属支承基板2、基底绝缘层3及导体布图4接触，在其厚度方向上侧与被覆绝缘层6(第1被覆绝缘层6A)接触。
半导电性层5与金属支承基板2的上表面的接触部分的长度(长边方向长度)可根据目的和用途适当选择，其宽度(宽度方向长度)例如为50～50000μm，较好为100～20000μm。
为了获得该带电路的悬挂基板1，虽然未图示，例如首先准备金属支承基板2，然后在金属支承基板2上以与形成导体布图4的部分对应的形态以布图形成基底绝缘层3，接着，在基底绝缘层3上以上述布线电路图形成导体布图4，再于导体布图4、基底绝缘层3和金属支承基板2的各表面连续形成半导电性层5，然后，在后端区域15B中，在俯视下与上述半导电性层5相同的位置以布图形成第1被覆绝缘层6A，再通过蚀刻除去从第1被覆绝缘层6A露出的半导电性层5，然后，在后端区域15B中，在基底绝缘层3上以覆盖第1被覆绝缘层6A的形态形成第2被覆绝缘层6B，在前端区域15A及中间区域14中，在基底绝缘层3上以覆盖导体布图4的形态形成第2被覆绝缘层6B，藉此，以上述布图形成被覆绝缘层6。
利用该方法，在基底绝缘层3的形成中，无需设置基底开口部11，在导体布图4的形成中，无需同时设置接地连接部7，因此可以比较简单地制造带电路的悬挂基板1。
图2所示的带电路的悬挂基板1中形成有各接地连接部7(一侧接地连接部7A及另一侧接地连接部7B)，藉此，一方的1对配线9a及9b介以一侧接地连接部7A与金属支承基板电连接，另一方的1对配线9c及9d介以另一侧接地连接部7B与金属支承基板2电连接。
即，图2所示的带电路的悬挂基板1中，各半导电性层5(一侧半导电性层5A及另一侧半导电性层5B)未与金属支承基板2直接接触，所以能够更切实地防止由金属支承基板2向被覆绝缘层6的离子迁移。
此外，上述说明中，图6中，半导电性层5介于导体布图4和被覆绝缘层6之间，如图7所示，也可以介于导体布图4和基底绝缘层3之间。
图7中，半导电性层5介于金属支承基板2及基底绝缘层3和导体布图4及被覆绝缘层6之间形成。
藉此，半导电性层5在其厚度方向下侧与金属支承基板2和基底绝缘层3接触，在其厚度方向上侧与导体布图4及被覆绝缘层6(第1被覆绝缘层6A)接触。
为了获得该带电路的悬挂基板1，虽然未图示，例如首先准备金属支承基板2，然后在金属支承基板2上以与形成导体布图4的部分对应的形态以布图形成基底绝缘层3，接着，在基底绝缘层3和金属支承基板2的各表面连续形成半导电性层5，然后，在半导电性层5上以上述布线电路图形成导体布图4，再于后端区域15B中，在俯视下与上述半导电性层5相同的位置以布图形成第1被覆绝缘层6A，接着通过蚀刻除去从第1被覆绝缘层6A露出的半导电性层5，然后，在后端区域15B中，在基底绝缘层3上以覆盖第1被覆绝缘层6A的形态形成第2被覆绝缘层6B，在前端区域15A及中间区域14中，在基底绝缘层3上以覆盖导体布图4的形态形成第2被覆绝缘层6B，藉此，以上述布图形成被覆绝缘层6。
除了上述方法以外，为了获得该带电路的悬挂基板1，虽然未图示，例如首先准备金属支承基板2，然后在金属支承基板2上以与形成导体布图4的部分对应的形态以布图形成基底绝缘层3，接着，通过溅射铬及溅射铜在基底绝缘层3和金属支承基板2的各表面依次层积铬薄膜和铜薄膜而形成导体薄膜(种膜)，然后，通过加成法在导体薄膜上以上述布线电路图形成导体布图4，再通过蚀刻除去从导体布图4露出的铜薄膜使铬薄膜残存，接着，通过加热氧化对因为除去铜薄膜而露出的铬薄膜进行半导电性化处理，由氧化铬层形成半导电性层5，然后，在后端区域15B中，在俯视下与上述半导电性层5相同的位置以布图形成第1被覆绝缘层6A，接着通过蚀刻除去从第1被覆绝缘层6A露出的半导电性层5，然后，在后端区域15B中，在基底绝缘层3上以覆盖第1被覆绝缘层6A的形态形成第2被覆绝缘层6B，在前端区域15A及中间区域14中，在基底绝缘层3上以覆盖导体布图4的形态形成第2被覆绝缘层6B，藉此，以上述布图形成被覆绝缘层6。
如果采用上述通过半导电性化处理形成半导电性层5的带电路的悬挂基板1的制造方法，则能够简便且有效地制造上述图7所示的带电路的悬挂基板1。
此外，上述说明中，图1中，半导电性层5在两端区域15的后端区域15B中沿宽度方向形成，但只要半导电性层5能够在1对配线9间确保20μm以上的长度D3，则该半导电性层5也可以形成于导体布图4的两端区域15或中间区域14的任一区域。
图8～图10为表示作为本发明的布线电路基板的另一实施方式的带电路的悬挂基板的1对配线间的半导电性层的放大平面图，图8表示半导电性层被配置为近似V字状的形态，图9表示半导电性层5被配置为近似曲折状的形态，图10表示半导电性层被配置为沿长边方向直线状的形态。图8～图10中，与上述同样的部件被赋予相同的符号，省略其说明。
即，图8中，例如半导电性层5在中间区域14的各配线9间以宽度方向中的顶部5c向长边方向一侧突出的近似V字型的形态形成。此外，半导电性层5向1对配线9的对向区域的外侧一方突出，在其突出部分5d形成上述接地连接部7，与上述同样，在该突出部分5d中半导电性层5与接地连接部7接触。
此外，图9中，例如半导电性层5在中间区域14的各配线9间以直线部5e及折返部5f交替连续的曲折状的形态形成。此外，与上述同样，在半导电性层5的突出部分5d形成有接地连接部7。
图10中，例如半导电性层5在中间区域14的各配线9间以宽度方向中的直线部5e沿各配线9延长，直线部5e的两端部向宽度方向的两个外侧弯曲分别与1对配线9连接的形态连续形成。此外，与上述同样，在半导电性层5的突出部分5d形成有接地连接部7。
上述图8～图10所示的带电路的悬挂基板1中，半导电性层5在1对配线9间以确保20μm以上的长度D3而形成为上述各图(图8～图10)所示的形状，该D3优选40μm以上，更好为50μm以上，通常在500μm以下。
这样，由于所形成的半导电性层5在1对配线9间确保20μm以上的长度D3，所以形成导体布图4的导体材料即使沿着半导电性层5迁移也可延迟导体布图4的短路，可有效防止导体布图4的早期短路。
其结果是，可切实地防止所安装的磁头的静电破坏，而且，能够长期有效地实现带电路的悬挂基板1的连接可靠性的提高。
上述说明中，在各1对配线9的宽度方向一侧分别设置1个接地连接部7，其实对其数目无特别限定，可根据目的及用途适当选择。
上述说明中，接地连接部7形成为俯视近似矩形的形状，其实并不限定于该形状，例如也可形成为俯视近似圆形的形状等合适的形状。
上述说明中，导体布图4由4根配线9形成，但并不仅限于该数目，例如也可由6根配线9形成。6根配线例如包括上述4根配线9，以及被输入用于控制磁头和磁盘间的微小间隔的信号的TFC(热悬浮高度控制)配线及用于TFC配线的接地配线构成的2根配线(1对配线)。
此外，上述说明中，本发明的布线电路基板例示带电路的悬挂基板进行说明，但本发明的布线电路基板并不仅限于此，还可广泛应用于金属支承基板2作为补强层设置的各种柔性布线电路基板等其它布线电路基板。
以下例示实施例及比较例对本发明进行更具体地说明，但本发明并不仅限于这些实施例及比较例。
实施例1
准备由厚20μm的不锈钢箔形成的金属支承基板(参照图3(a))。
然后，采用旋涂器在该金属支承基板的表面均一涂布感光性聚酰胺酸树脂的清漆，于90℃对该涂布的清漆加热15分钟，形成基底皮膜。接着，隔着光掩模以700mJ/cm2使该基底皮膜曝光，于190℃加热10分钟后采用碱性显影液显影。然后，以减压至1.33Pa的状态于385℃使其固化，在金属支承基板上由感光性聚酰亚胺形成基底绝缘层，使所形成的基底开口部与形成导体布图的部分对应，且与其后形成的导体布图的后端区域对应(参照图3(b))。该基底绝缘层的厚度为10μm。各基底开口部俯视下呈矩形，宽度为80μm，长度为300μm。
接着，在基底绝缘层的上表面，通过加成法以具有前端区域及后端区域和中间区域的布线电路图，由铜箔形成厚10μm的导体布图，同时在从基底开口部露出的金属支承基板上由铜形成接地连接部，使该接地连接部的下部被填入基底绝缘层的基底开口部内，且使其上部覆盖基底绝缘层中的基底开口部的周围(参照图3(c))。
两端区域(前端区域及后端区域)中的1对配线间的间隔(形成半导电性层的部分的间隔)为100μm，中间区域的1对配线间的间隔为20μm。此外，各接地连接部的上部及下部俯视呈矩形，下部的宽度为80μm，长度为300μm，上部的宽度为140μm，长度为360μm，厚度为10μm。
然后，在导体布图的表面及接地连接部的表面通过无电解镀镍由镍薄膜形成厚0.15μm的金属薄膜。
接着，在形成于导体布图的表面及接地连接部的表面的金属薄膜、基底绝缘层和金属支承基板的各表面，以铬为靶材进行溅射，由铬薄膜形成溅射皮膜。
溅射按照以日本专利特开2004-335700号公报的记载为基准的方法，在下述条件下实施。
靶材：Cr
极限真空度：1.33×10-3Pa
导入气体流量(氩气)：2.0×10-3m3/h
工作压力：0.16Pa
接地电极温度：20℃
电力：DC500W
溅射时间：3秒
溅射皮膜的厚度：100nm
然后，通过在125℃于大气中加热12小时，氧化由铬薄膜形成的溅射皮膜的表面，形成由氧化铬层构成的半导电性层(参照图3(d))。氧化铬层的厚度为100nm。
另外，通过ESCA确认由氧化铬层形成了半导电性层。此外，使用表面电阻测定装置(三菱化学株式会社制，Hiresta-up MCP-HT450)对该半导电性层的表面电阻值以温度25℃、湿度15％的条件进行了测定，结果为1×107Ω/□。
接着，采用旋涂器将上述感光性聚酰胺酸树脂的清漆均一地涂布于半导电性层的表面，于90℃加热10分钟，形成厚4μm的第1被覆皮膜。然后，隔着光掩模使该第1被覆皮膜以700mJ/cm2曝光，于180℃加热10分钟，再用显影液显影，将第1被覆皮膜图案化。接着，以减压至1.33Pa的状态于385℃使其固化，在后端区域的半导电性层上以上述布图由感光性聚酰亚胺形成第1被覆绝缘层(参照图4(e))。
然后，以第1被覆绝缘层为蚀刻保护膜，通过使用了氢氧化钾水溶液的湿式蚀刻除去从第1被覆绝缘层露出的半导电性层(参照图4(f))。藉此，形成俯视下与各第1被覆绝缘层相同形状(矩形)的各半导电性层。
接着，在后端区域中，在基底绝缘层上以覆盖第1被覆绝缘层的形态形成第2被覆绝缘层，在前端区域及中间区域中，在基底绝缘层上以覆盖导体布图的形态形成第2被覆绝缘层，藉此以上述布图形成由第1被覆绝缘层和第2被覆绝缘层构成的被覆绝缘层(参照图4(g))。第2被覆绝缘层的厚度为5μm。
然后，在通过化学蚀刻切削金属支承基板，形成万向接头的同时，通过外形加工获得带电路的悬挂基板(参照图1)。该带电路的悬挂基板中的1对配线和金属支承基板间的电阻值为1×108Ω。
比较例1
除了实施例1的带电路的悬挂基板的制造中在前端区域及后端区域和中间区域连续设置第1被覆绝缘层以外，其它工序与实施例1同样，制造带电路的悬挂基板(参照图12及图13)。
即，两端区域及中间区域中，在被覆绝缘层(第1被覆绝缘层(图2的虚线))和导体布图、基底绝缘层及金属支承基板之间连续地形成半导电性层。
(评价)
耐久试验(导体布图的短路及金属支承基板的不锈钢的离子迁移)
在温度85℃、湿度85％RH的氛围气中，分别对实施例1和比较例1获得的带电路的悬挂基板的导体布图施以6V的电压，历时1000小时。
其结果是，实施例1的带电路的悬挂基板即使经过1000小时以上，也未观测到导体布图的短路。另一方面，比较例1的带电路的悬挂基板在经过320小时的时候，被观测到导体布图的短路。
此外，对于上述条件下的耐久试验中的1000小时后的实施例1及比较例1的带电路的悬挂基板，进行截面SEM观察及元素分析，结果确认实施例1未出现金属支承基板的不锈钢向被覆绝缘层的离子迁移。另一方面，确认比较例1的带电路悬挂基板出现了金属支承基板的不锈钢向被覆绝缘层的离子迁移。
上述说明作为本发明例示的实施方式提供，它们只是单纯的示例，并不是限定性的解释。对于本技术领域的从业人员显而易见的本发明的变形例也包括在后述的权利要求的范围内。

Claims (9)

1.布线电路基板，其特征在于，具备
金属支承基板，
形成于前述金属支承基板上的绝缘层，
形成于前述绝缘层上的、具有隔着间隔配置的两个1对配线的导体布图，所述导体布图具有第1个1对配线以及第2个1对配线，以及
形成于前述绝缘层上的、与前述金属支承基板及前述导体布图电连接的半导电性层；
前述第1个1对配线上形成第1半导电性层，
前述第2个1对配线上形成第2半导电性层，
前述第1半导电性层以及前述第2半导电性层分别独立形成，
前述第1半导电性层以及前述第2半导电性层分别与前述金属支承基板电连接，
在前述第1个1对的前述配线的对向区域的外侧一方，前述第1半导电性层与前述金属支承基板电阻断，
在前述第2个1对的前述配线的对向区域的外侧一方，前述第2半导电性层与前述金属支承基板电阻断。
2.如权利要求1所述的布线电路基板，其特征在于，在前述第1个1对的前述配线的对向区域的外侧另一方，前述第1个半导电性层与前述金属支承基板接触。
3.如权利要求2所述的布线电路基板，其特征在于，在前述第2个1对的前述配线的对向区域的外侧另一方，前述第2半导电性层与前述金属支承基板接触。
4.如权利要求1所述的布线电路基板，其特征在于，前述第1半导电性层介以第1接地连接部与金属支承基板电连接。
5.如权利要求4所述的布线电路基板，其特征在于，前述第2半导电性层介以第2接地连接部与金属支承基板电连接。
6.如权利要求4所述的布线电路基板，其特征在于，前述第1接地连接部形成于前述第1个1对前述配线的对向区域的，外侧另一方。
7.如权利要求5所述的布线电路基板，其特征在于，前述第2接地连接部形成于前述第2个1对前述配线的对向区域的，外侧另一方。
8.如权利要求1所述的布线电路基板，其特征在于，前述第1半导电性层以及第2半导电性层分别形成为矩形状。
9.如权利要求1所述的布线电路基板，其特征在于，前述第1半导电性层以及前述第2半导电性层由氧化金属形成。
CN2009101305631A 2006-06-22 2007-06-21 布线电路基板 Expired - Fee Related CN101557678B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006172744 2006-06-22
JP2006-172744 2006-06-22
JP2006172744A JP4187757B2 (ja) 2006-06-22 2006-06-22 配線回路基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2007101280207A Division CN101094561B (zh) 2006-06-22 2007-06-21 布线电路基板

Publications (2)

Publication Number Publication Date
CN101557678A CN101557678A (zh) 2009-10-14
CN101557678B true CN101557678B (zh) 2011-04-13

Family

ID=38442616

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009101305631A Expired - Fee Related CN101557678B (zh) 2006-06-22 2007-06-21 布线电路基板
CN2007101280207A Expired - Fee Related CN101094561B (zh) 2006-06-22 2007-06-21 布线电路基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2007101280207A Expired - Fee Related CN101094561B (zh) 2006-06-22 2007-06-21 布线电路基板

Country Status (5)

Country Link
US (2) US7737365B2 (zh)
EP (2) EP2040519B1 (zh)
JP (1) JP4187757B2 (zh)
CN (2) CN101557678B (zh)
DE (2) DE602007000582D1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4222882B2 (ja) * 2003-06-03 2009-02-12 日東電工株式会社 配線回路基板
JP4916235B2 (ja) 2006-06-29 2012-04-11 日東電工株式会社 配線回路基板
JP4923295B2 (ja) * 2006-09-13 2012-04-25 株式会社東芝 サスペンション装置
US7972897B2 (en) * 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
JP2009026875A (ja) * 2007-07-18 2009-02-05 Nitto Denko Corp 配線回路基板
JP5161617B2 (ja) * 2008-03-03 2013-03-13 日本メクトロン株式会社 フレキシブル回路基板、及びその製造方法
JP4547035B2 (ja) * 2008-11-10 2010-09-22 日東電工株式会社 配線回路基板およびその製造方法
JP5591592B2 (ja) * 2010-06-01 2014-09-17 日本発條株式会社 ヘッド・サスペンション配線構造
JP2012079378A (ja) * 2010-09-30 2012-04-19 Toshiba Corp 配線構造、データ記録装置、及び電子機器
JP5603744B2 (ja) * 2010-11-10 2014-10-08 日東電工株式会社 回路付サスペンション基板およびその製造方法
US10251269B2 (en) * 2012-12-27 2019-04-02 Kyocera Corporation Wiring board, electronic device, and light emitting apparatus
KR101416159B1 (ko) * 2013-09-06 2014-07-14 주식회사 기가레인 접촉 패드를 구비하는 인쇄회로기판
JP6280828B2 (ja) * 2014-07-07 2018-02-14 日東電工株式会社 回路付サスペンション基板
US9664577B1 (en) * 2014-08-26 2017-05-30 Amazon Technologies, Inc. Force-sensitive resistor assemblies and methods
JP6588328B2 (ja) * 2015-12-21 2019-10-09 日本発條株式会社 配線回路基板の製造方法
JP6517754B2 (ja) * 2016-07-12 2019-05-22 日本碍子株式会社 配線基板接合体
JP7246615B2 (ja) * 2017-12-20 2023-03-28 住友電気工業株式会社 プリント配線板の製造方法及び積層体
WO2019221336A1 (ko) * 2018-05-17 2019-11-21 엘지전자 주식회사 이동 단말기
JP2021128813A (ja) * 2020-02-17 2021-09-02 日東電工株式会社 配線回路基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000231709A (ja) * 1998-12-10 2000-08-22 Suncall Corp 磁気ヘッドサスペンション
US6801402B1 (en) * 2002-10-31 2004-10-05 Western Digital Technologies, Inc. ESD-protected head gimbal assembly for use in a disk drive
US6995954B1 (en) * 2001-07-13 2006-02-07 Magnecomp Corporation ESD protected suspension interconnect

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5143380B2 (zh) * 1971-12-18 1976-11-20
US4109098A (en) * 1974-01-31 1978-08-22 Telefonaktiebolaget L M Ericsson High voltage cable
US4289920A (en) * 1980-06-23 1981-09-15 International Business Machines Corporation Multiple bandgap solar cell on transparent substrate
JPS6119083A (ja) * 1984-07-05 1986-01-27 キヤノン電子株式会社 導電部材
US4901121A (en) * 1985-03-29 1990-02-13 American Telephone & Telegraph Co., At&T Bell Labs. Semiconductor device comprising a perforated metal silicide layer
US4719436A (en) * 1986-08-04 1988-01-12 The United States Of America As Represented By The United States Department Of Energy Stabilized chromium oxide film
JPH0610485Y2 (ja) * 1987-05-26 1994-03-16 アルプス電気株式会社 フレキシブルディスク用磁気ヘッド
EP0368252B1 (en) * 1988-11-09 1995-08-02 Ajinomoto Co., Inc. Composite sheet used for reproducible electrostatic image display or record
US5039598A (en) * 1989-12-29 1991-08-13 Xerox Corporation Ionographic imaging system
JPH0755688Y2 (ja) * 1992-06-12 1995-12-20 ティアック株式会社 ヘッド用フレキシブルプリント基板
US6341415B2 (en) * 1992-08-31 2002-01-29 Fujitsu Limited Method for assembling a magnetic head assembly and magnetic disk drive using bonding balls connecting magnetic head terminals to wiring terminals
US5340641A (en) * 1993-02-01 1994-08-23 Antai Xu Electrical overstress pulse protection
CA2173123A1 (en) * 1993-09-30 1995-04-06 Paul M. Zavracky Three-dimensional processor using transferred thin film circuits
US6011271A (en) * 1994-04-28 2000-01-04 Fujitsu Limited Semiconductor device and method of fabricating the same
CN1165523A (zh) * 1994-09-26 1997-11-19 伊帕克股份有限公司 研磨碳纤维增强聚合物组合物
US5742075A (en) * 1994-10-07 1998-04-21 Iowa State University Research Foundation, Inc. Amorphous silicon on insulator VLSI circuit structures
US5552950A (en) * 1994-11-30 1996-09-03 International Business Machines Corporation Direct access storage device with magneto-resistive transducing head apparatus and a common read return signal line
US5615078A (en) * 1994-12-16 1997-03-25 Aerovox Incorporated Metallized film for electrical capacitors having a semiconductive layer extending entirely across the unmetallized margin
US5675470A (en) * 1995-07-07 1997-10-07 The Regents Of The University Of California Using sputter coated glass to stabilize microstrip gas chambers
US5558977A (en) * 1995-12-22 1996-09-24 Eastman Kodak Company Imaging element comprising a transparent magnetic layer and a transparent electrically-conductive layer
JPH09223304A (ja) * 1996-02-15 1997-08-26 Tdk Corp 磁気ヘッド装置
US5883759A (en) * 1996-02-22 1999-03-16 Seagate Technology, Inc. Flex circuit head interconnect for improved electrical performance and ease of assembly
JPH10261212A (ja) * 1996-09-27 1998-09-29 Nippon Mektron Ltd 回路配線付き磁気ヘッド用サスペンションの製造法
US5781380A (en) * 1997-04-01 1998-07-14 Western Digital Corporation Swing-type actuator assembly having internal conductors
JP4105778B2 (ja) * 1997-04-24 2008-06-25 株式会社渡辺商行 気流搬送装置
JP3634134B2 (ja) * 1997-09-10 2005-03-30 富士通株式会社 サスペンション、ヘッドスライダ支持装置、及びディスク装置
JP3226489B2 (ja) * 1998-02-19 2001-11-05 日東電工株式会社 回路付きサスペンション基板
JP3992821B2 (ja) * 1998-03-20 2007-10-17 富士通株式会社 ヘッドスライダ支持装置、ディスク装置及びサスペンション
US6506087B1 (en) * 1998-05-01 2003-01-14 Canon Kabushiki Kaisha Method and manufacturing an image forming apparatus having improved spacers
US6172903B1 (en) * 1998-09-22 2001-01-09 Canon Kabushiki Kaisha Hybrid device, memory apparatus using such hybrid devices and information reading method
US6326553B1 (en) * 1998-10-16 2001-12-04 Samsung Electronics, Co., Ltd Scheme to avoid electrostatic discharge damage to MR/GMR head gimbal/stack assembly in hard disk applications
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
JP3815094B2 (ja) * 1998-12-24 2006-08-30 富士通株式会社 ヘッドアセンブリ及びディスク装置
US6650519B1 (en) * 1999-08-17 2003-11-18 Seagate Technology Llc ESD protection by a high-to-low resistance shunt
US6298212B1 (en) * 1999-09-14 2001-10-02 Fuji Xerox Co., Ltd. Apparatus providing improved image transfer to an intermediate transfer belt
JP4249360B2 (ja) * 1999-11-02 2009-04-02 日東電工株式会社 回路基板およびその製造方法
JP2001209918A (ja) * 1999-11-19 2001-08-03 Nitto Denko Corp 回路付サスペンション基板
TW528930B (en) * 1999-11-26 2003-04-21 Nitto Denko Corp Photosensitive resin composition and porous resin
JP2002060490A (ja) * 1999-12-10 2002-02-26 Nitto Denko Corp ポリアミド酸とそれより得られるポリイミド樹脂とそれらの回路基板への利用
US6316734B1 (en) * 2000-03-07 2001-11-13 3M Innovative Properties Company Flexible circuits with static discharge protection and process for manufacture
JP4278834B2 (ja) * 2000-06-02 2009-06-17 株式会社日立製作所 液晶表示装置とその製造方法
JP3935309B2 (ja) * 2000-06-08 2007-06-20 日東電工株式会社 配線回路基板およびその製造方法
US6720577B2 (en) * 2000-09-06 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002080828A (ja) * 2000-09-11 2002-03-22 Toshiba Corp 帯電防止用分散液と帯電防止膜および画像表示装置
US6771737B2 (en) * 2001-07-12 2004-08-03 Medtronic Ave, Inc. X-ray catheter with miniature emitter and focusing cup
JP3692314B2 (ja) * 2001-07-17 2005-09-07 日東電工株式会社 配線回路基板
US6791742B2 (en) * 2001-07-30 2004-09-14 Glimmerglass Networks, Inc. MEMS structure with raised electrodes
US6693735B1 (en) * 2001-07-30 2004-02-17 Glimmerglass Networks, Inc. MEMS structure with surface potential control
JP2003060207A (ja) * 2001-08-09 2003-02-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20030017748A (ko) * 2001-08-22 2003-03-04 한국전자통신연구원 유기물 전계 효과 트랜지스터와 유기물 발광 다이오드가일체화된 유기물 전기 발광 소자 및 그 제조 방법
JP3631992B2 (ja) 2001-11-13 2005-03-23 日東電工株式会社 配線回路基板
US6943302B2 (en) * 2002-01-07 2005-09-13 Achilles Corporation Flexible printed circuit board
JP2004035825A (ja) 2002-07-05 2004-02-05 Kanegafuchi Chem Ind Co Ltd 半導電性ポリイミドフィルムおよびその製造方法
JP2004311955A (ja) * 2003-03-25 2004-11-04 Sony Corp 超薄型電気光学表示装置の製造方法
JP4373115B2 (ja) * 2003-04-04 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3964822B2 (ja) * 2003-05-07 2007-08-22 日東電工株式会社 回路付サスペンション基板の製造方法
JP4222882B2 (ja) * 2003-06-03 2009-02-12 日東電工株式会社 配線回路基板
JP2005012933A (ja) * 2003-06-19 2005-01-13 Furukawa Electric Co Ltd:The 常温収縮型ゴム絶縁筒
US7211454B2 (en) * 2003-07-25 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a light emitting device including moving the source of the vapor deposition parallel to the substrate
US7213984B2 (en) * 2003-09-16 2007-05-08 Fujifilm Corporation Optical density-changing element, optical element and photographic unit
US7489493B2 (en) 2003-12-01 2009-02-10 Magnecomp Corporation Method to form electrostatic discharge protection on flexible circuits using a diamond-like carbon material
JP4028477B2 (ja) * 2003-12-04 2007-12-26 日東電工株式会社 回路付サスペンション基板およびその製造方法
JP4031756B2 (ja) * 2003-12-22 2008-01-09 日東電工株式会社 配線回路基板
US8053171B2 (en) * 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
US7371625B2 (en) * 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
JP4927318B2 (ja) * 2004-02-16 2012-05-09 株式会社クレハ 機械加工用素材
JP2005235318A (ja) * 2004-02-20 2005-09-02 Nitto Denko Corp 回路付サスペンション基板の製造方法
JP4019068B2 (ja) * 2004-05-10 2007-12-05 日東電工株式会社 回路付サスペンション基板
JP4097636B2 (ja) * 2004-08-05 2008-06-11 日東電工株式会社 配線回路基板前駆構造物集合シート及び該シートを用いた配線回路基板の製造方法
JP2006049751A (ja) * 2004-08-09 2006-02-16 Hitachi Global Storage Technologies Netherlands Bv 磁気ディスク装置と、その配線接続構造及び端子構造
US7732334B2 (en) * 2004-08-23 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7247529B2 (en) * 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2006086219A (ja) * 2004-09-14 2006-03-30 Nitto Denko Corp 配線回路基板
JP4347776B2 (ja) 2004-09-21 2009-10-21 日東電工株式会社 配線回路基板
JP4091938B2 (ja) 2004-10-21 2008-05-28 日東電工株式会社 配線回路基板の製造方法
JP2006134421A (ja) 2004-11-04 2006-05-25 Nitto Denko Corp 配線回路基板
JP2006185479A (ja) * 2004-12-27 2006-07-13 Hitachi Global Storage Technologies Netherlands Bv ヘッド・ジンバル・アセンブリ及び磁気ディスク装置
JP2006225625A (ja) * 2005-01-19 2006-08-31 Nitto Denko Corp 半導電性樹脂組成物および配線回路基板
JP4386863B2 (ja) * 2005-02-21 2009-12-16 日本発條株式会社 ヘッド・サスペンション
JP4326484B2 (ja) * 2005-02-21 2009-09-09 日本発條株式会社 ヘッドサスペンション
JP2006236489A (ja) * 2005-02-25 2006-09-07 Hitachi Global Storage Technologies Netherlands Bv ヘッド・ジンバル・アセンブリの製造方法及びヘッド・ジンバル・アセンブリ
JP2006260679A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd 記録ディスク駆動装置およびヘッドサスペンションアセンブリ
US7400470B2 (en) * 2005-04-21 2008-07-15 Hitachi Global Storage Technologies Netherlands B.V. Head gimbal assembly and magnetic disk drive with specific solder ball or slider pad and electrode stud dimensioning to produce reliable solder ball connection using laser energy
US7410839B2 (en) * 2005-04-28 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
JP3828918B1 (ja) * 2005-05-30 2006-10-04 日東電工株式会社 配線回路基板およびその製造方法
JP4170323B2 (ja) * 2005-07-20 2008-10-22 富士通株式会社 ヘッドスライダ用サスペンション
JP2007311599A (ja) * 2006-05-19 2007-11-29 Fujitsu Ltd 端子の接合方法
JP4331738B2 (ja) * 2006-05-30 2009-09-16 富士通株式会社 フレキシブルプリント基板の配列方法
JP2007323682A (ja) * 2006-05-30 2007-12-13 Fujitsu Ltd キャリッジアセンブリおよび記録ディスク駆動装置
JP4916235B2 (ja) * 2006-06-29 2012-04-11 日東電工株式会社 配線回路基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000231709A (ja) * 1998-12-10 2000-08-22 Suncall Corp 磁気ヘッドサスペンション
US6995954B1 (en) * 2001-07-13 2006-02-07 Magnecomp Corporation ESD protected suspension interconnect
US6801402B1 (en) * 2002-10-31 2004-10-05 Western Digital Technologies, Inc. ESD-protected head gimbal assembly for use in a disk drive

Also Published As

Publication number Publication date
EP1871152B1 (en) 2009-02-25
CN101094561B (zh) 2010-07-21
US7737365B2 (en) 2010-06-15
US20070295534A1 (en) 2007-12-27
US20090183907A1 (en) 2009-07-23
JP4187757B2 (ja) 2008-11-26
CN101094561A (zh) 2007-12-26
US8247700B2 (en) 2012-08-21
DE602007000582D1 (de) 2009-04-09
CN101557678A (zh) 2009-10-14
EP2040519A3 (en) 2009-05-06
EP2040519A2 (en) 2009-03-25
EP1871152A1 (en) 2007-12-26
DE602007013758D1 (de) 2011-05-19
EP2040519B1 (en) 2011-04-06
JP2008004756A (ja) 2008-01-10

Similar Documents

Publication Publication Date Title
CN101557678B (zh) 布线电路基板
CN101098586B (zh) 布线电路基板
CN101119610B (zh) 布线电路基板
CN101068451B (zh) 布线电路板
US7465884B2 (en) Wired circuit board
CN101031183B (zh) 带电路的悬挂基板
CN101060756B (zh) 布线电路基板
CN101052269B (zh) 布线电路基板及其制造方法
US7782571B2 (en) Wired circuit board and production method thereof
JP4767284B2 (ja) 配線回路基板
JP4749166B2 (ja) 配線回路基板
US8071886B2 (en) Wired circuit board having a semiconductive grounding layer and producing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110413

Termination date: 20130621