CN101558450B - 用于对非易失性存储器单元进行低电压编程的方法及系统 - Google Patents

用于对非易失性存储器单元进行低电压编程的方法及系统 Download PDF

Info

Publication number
CN101558450B
CN101558450B CN2007800397495A CN200780039749A CN101558450B CN 101558450 B CN101558450 B CN 101558450B CN 2007800397495 A CN2007800397495 A CN 2007800397495A CN 200780039749 A CN200780039749 A CN 200780039749A CN 101558450 B CN101558450 B CN 101558450B
Authority
CN
China
Prior art keywords
voltage
word line
scope
threshold voltage
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800397495A
Other languages
English (en)
Other versions
CN101558450A (zh
Inventor
达娜·李
杰弗里·卢策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/614,884 external-priority patent/US7623389B2/en
Application filed by SanDisk Corp filed Critical SanDisk Corp
Priority claimed from PCT/US2007/087481 external-priority patent/WO2008079725A2/en
Publication of CN101558450A publication Critical patent/CN101558450A/zh
Application granted granted Critical
Publication of CN101558450B publication Critical patent/CN101558450B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Abstract

一种通过将热载流子从具有耦合到下一相邻字线WL(n-1)的栅极节点的注入存储器单元的漏极区注入到字线WL(n)上的选定非易失性存储器单元的浮动栅极中来编程存储器阵列中具有耦合到所述字线WL(n)的栅极节点及连接到选定位线的漏极节点的所述选定非易失性存储器单元的低电压方法及系统。

Description

用于对非易失性存储器单元进行低电压编程的方法及系统
技术领域
本发明通常涉及用于编程存储器装置的技术。更特定来说，本发明涉及使用源极侧注入的低电压编程方案。 
背景技术
非易失性半导体存储器装置，且特定来说快闪存储器装置正成为越来越受欢迎的用于小装置(例如，数码相机、MP3播放器、蜂窝式电话、个人数字助理(PDA)、膝上型计算机等)的存储构件。其它形式的非易失性存储器包含EPROM(电可编程只读存储器)及EEPROM(电可擦除及可编程只读存储器)。 
不同于标准的MOS晶体管，快闪存储器单元晶体管含有浮动栅极，所述浮动栅极为电隔离且位于控制栅极与通常p-类型衬底之间。对存储器单元进行编程引起作为电子穿过绝缘介电层被注入到浮动栅极中的结果的晶体管阈值上升到正值。相反，擦除引起作为电子从浮动栅极中被移除的结果的晶体管阈值降低到负值。以此方式，存储器单元的阈值指示其对应的逻辑状态。编程通常是通过使用三种主要机制中的一者来实现：福乐-诺德汉(Fowler-Nordheim)(FN)隧穿效应、源极侧(热电子)注入(SSI)及沟道或衬底热电子注入(CHEI或SHEI)。 
当编程存储器单元串时，存在往往引起非故意编程或擦除的各种扰乱机制。当试图编程字线上的一个单元而不编程同一字线上的其它单元时，此问题尤其重要。由于在对选定单元进行编程期间向字线上的所有单元施加编程电压，因此存在也可将未选定单元不注意地编程(或擦除)的可能性。此外，由于装置在大小上按比例缩小所致的较高电场及源极及漏极结变得愈加突变，可导致扰乱，例如引起栅极诱发漏极泄漏(GIDL)的漏极结击穿，借此电子泄漏到升压沟道中且特定来说泄漏到漏极结中。额外地，高电场也可导致通过FN隧穿效应、SSI及CHEI对未选定单元进行非故意编程。 
例如自身升压、局域自身升压(LSB)及经擦除区域自身升压(EASB)的各种技术具有改善的编程扰乱抑制，但其仍遭受其自身的问题且不能在所有实例中防止编程扰乱。例如，在EASB中，如果向未选定字线施加的电压太低，那么沟道升压可不足以防止编程扰乱。相反，如果此电压太高，那么将存在作为隧穿效应的结果的对未选定字线上的存储器单元的非故意编程。上述三种技术(及其它已知但本文中未进行描述的技术)也遭受相依于是否编程源极侧相邻单元的扰乱机制。例如，如果编程源极侧相邻单元，那么其在浮动栅极上将具有负电荷。由于源极侧邻居的控制栅极处于 0V，因此在所述栅极下方形成经高度反向偏置的结。此可导致引起升压电势减少的GIDL现象，从而可最终导致编程扰乱(在此情况为擦除)。相反，如果擦除源极侧邻居，那么其阈值电压可能为负且单元的晶体管可不关断。 
随着NAND存储器装置按比例缩小到更小的几何形状，部分地由于由高电压及所得高电场所导致的栅极及沟道上的应力所致，这些及其它编程问题对于选定及被抑制单元两者而言变得更加疑难。典型的NAND存储器制造者尝试着使用多种方法来管理高电压及电场，例如紧密分布、某些特征的选择性非按比例缩放或异物的引入。还有其它方法利用在低电压下的源极侧注入，遗憾的是，这些方法需要大的存储器单元、复杂的制造过程或所述两者。 
因此，所需要的是低电压非易失性存储器编程协议。 
发明内容
为实现本发明的前述及其它目标，本发明描述一种编程非易失性存储器单元的低电压方法。所描述的低电压编程方法是适合可靠地编程选定存储器单元同时消除编程扰乱的更强大协议。 
在本发明的一个方面中，所述编程存储器阵列中具有耦合到字线WL(n)的栅极节点及连接到选定位线的漏极节点的选定非易失性存储器单元的低电压方法包含至少以下操作：将热载流子从具有耦合到下一相邻字线WL(n-1)的栅极节点的注入存储器单元的漏极区注入到所述字线WL(n)上的所述选定非易失性存储器单元的浮动栅极中。 
在一个实施例中，向所述选定字线WL(n)施加Vpgm；将所述选定位线保持为接地；向除了所述下一相邻字线WL(n-1)之外的所有未选定字线施加高通过电压VpassH；向源极栅极选择(SGS)线也施加所述高通过电压VpassH；将所有未选定位线接地；向共用源极线施加高电压Vpp；及将下一相邻字线WL(n-1)栅极节点电压从大约0V扫掠到大约Vread V。 
在另一实施例中，向所述选定字线WL(n)施加Vpgm；将所述选定位线保持在Vpp；向除了所述下一相邻字线WL(n-1)之外的所有未选定字线施加高通过电压VpassH；向漏极栅极选择(SGD)线也施加所述高通过电压VpassH；将所有未选定位线接地；将共用源极线接地；及将下一相邻字线WL(n-1)栅极节点电压从大约0V扫掠到大约Vread V。 
在本发明的另一方面中，一种编程存储器阵列中具有耦合到字线WL(n)的栅极节点及连接到选定位线的漏极节点的选定非易失性存储器单元的低电压方法至少包含以下操作：如果所述选定非易失性存储器单元的阈值电压小于目标阈值电压，那么通过以下步骤编程所述选定非易失性存储器单元：将所述选定位线保持为接地；向所有未选定位线施加Vdd；向SGD线施加低通过电压VpassL；向共用源极线施加Vpp；向 除了所述下一相邻字线WL(n-1)之外的所有未选定字线施加高通过电压VpassH；向源极栅极选择(SGS)线施加所述高通过电压VpassH；向所述选定字线WL(n)施加Vpgm；及将下一相邻字线WL(n-1)栅极节点电压从大约0V扫掠到大约Vread，其中将热载流子从具有耦合到下一相邻字线WL(n-1)的栅极节点的注入存储器单元的漏极区注入到所述字线WL(n)上的所述选定非易失性存储器单元的浮动栅极中。 
在本发明的又另一方面中，一种编程存储器阵列中具有耦合到字线WL(n)的栅极节点及连接到选定位线的漏极节点的选定非易失性存储器单元的低电压方法，其包含至少以下操作：如果所述选定非易失性存储器单元的阈值电压小于目标阈值电压，那么通过以下步骤编程所述选定非易失性存储器单元：将所述选定位线保持在Vpp；将所有未选定位线接地；向SGD线及除了所述下一相邻字线WL(n-1)之外的未选定字线施加高通过电压VpassH；向SGS线施加低通过电压VpassL；将共用源极线接地；向所述选定字线WL(n)施加Vpgm；及将下一相邻字线WL(n-1)栅极节点电压从大约0V扫掠到大约Vread，其中将热载流子从具有耦合到下一相邻字线WL(n-1)的栅极节点的注入存储器单元的漏极区注入到所述字线WL(n)上的所述选定非易失性存储器单元的浮动栅极中。在本发明的一个方面中，描述一种用于提供对存储器阵列中具有耦合到字线WL(n)的栅极节点及连接到选定位线的漏极节点的选定非易失性存储器单元进行低电压编程的系统，其包含：编程模块；接口，其经布置以将所述存储器阵列电耦合到所述编程模块；及处理器，其包含在所述编程模块中且电耦合到所述接口，所述处理器用于执行致使将热载流子从具有耦合到下一相邻字线WL(n-1)的栅极节点的注入存储器单元的漏极区注入到所述字线WL(n)上的所述选定非易失性存储器单元的浮动栅极中的编程指令。 
在一个实施例中，向所述选定字线WL(n)施加Vpgm；将所述选定位线保持为接地；向除了所述下一相邻字线WL(n-1)之外的所有未选定字线施加高通过电压VpassH；向源极栅极选择(SGS)线也施加所述高通过电压VpassH；将所有未选定位线接地；向共用源极线施加高电压Vpp；及将下一相邻字线WL(n-1)栅极节点电压从大约0V扫掠到大约Vread V。 
在另一实施例中，向所述选定字线WL(n)施加Vpgm；将所述选定位线保持在Vpp；向除了所述下一相邻字线WL(n-1)之外的所有未选定字线施加高通过电压VpassH；向漏极栅极选择(SGD)线也施加所述高通过电压VpassH；将所有未选定位线接地；将共用源极线接地；及将下一相邻字线WL(n-1)栅极节点电压从大约0V扫掠到大约Vread V。 
在本发明的另一方面中，一种用于提供对存储器阵列中具有耦合到字线WL(n)的栅极节点及连接到选定位线的漏极节点的选定非易失性存储器单元进行低电压编程的系统，其包含至少：编程模块；接口，其经布置以将所述存储器阵列电耦合到所述编程模块；及处理器，其包含在所述编程模块中且电耦合到所述接口，所述处理器用于仅在所述选定非易失性存储器单元的阈值电压小于目标阈值电压的情况下执行 包含以下操作的编程指令：将所述选定位线保持为接地；向所有未选定位线施加Vdd；向SGD线施加低通过电压VpassL；向共用源极线施加Vpp；向除了所述下一相邻字线WL(n-1)之外的所有未选定字线施加高通过电压VpassH；向源极栅极选择(SGS)线施加所述高通过电压VpassH；向所述选定字线WL(n)施加Vpgm及将下一相邻字线WL(n-1)栅极节点电压从大约0V扫掠到大约Vread，借此致使将热载流子从具有耦合到下一相邻字线WL(n-1)的栅极节点的注入存储器单元的漏极区注入到所述字线WL(n)上的所述选定非易失性存储器单元的浮动栅极中，否则，如果所述阈值电压大于目标阈值电压，那么封锁所述非易失性存储器单元。 
在本发明的又另一方面中，一种用于提供对存储器阵列中具有耦合到字线WL(n)的栅极节点及连接到选定位线的漏极节点的选定非易失性存储器单元进行低电压编程的系统，其包含至少：编程模块；接口，其经布置以将所述存储器阵列电耦合到所述编程模块；及处理器，其包含在所述编程模块中且电耦合到所述接口，所述处理器用于仅在所述选定非易失性存储器单元的阈值电压小于目标阈值电压的情况下执行包含以下操作的编程指令：将所述选定位线保持在Vpp；将所有未选定位线接地；向SGD线及除了所述下一相邻字线WL(n-1)之外的未选定字线施加高通过电压VpassH；向SGS线施加低通过电压VpassL；将共用源极线接地；向所述选定字线WL(n)施加Vpgm；及当所述阈值电压小于所述目标电压时将下一相邻字线WL(n-1)栅极节点电压从大约0V扫掠到大约Vread，借此致使将热载流子从具有耦合到下一相邻字线WL(n-1)的栅极节点的存储器单元的漏极区注入到所述字线WL(n)上的所述选定非易失性存储器单元的浮动栅极中，否则在所述阈值电压大于目标阈值电压时，封锁所述非易失性存储器单元。 
在所描述的实施例中，所述非易失性存储器单元是经布置以形成适合存储数据的非易失性存储器阵列的多个非易失性存储器单元中的一者。将所述非易失性存储器阵列布置成具有多个字线及位线的NAND型存储器阵列架构。额外地，构想所描述的方法用在多层级类型存储器阵列上，其在对其进行编程时，以至少一个下页及至少一个相关联上页的形式存储数据。 
附图说明
通过结合附图参照下文说明可最佳地理解本发明及其其它目标及优点。 
图1图解说明具有浮动栅极的实例性MOSFET。 
图2图解说明实例性非易失性存储器串。 
图3图解说明实例性非易失性存储器阵列。 
图4显示图解说明根据本发明实施例编程非易失性存储器单元的低电压方法的流程图。 
图5显示图4中所述的编程的图示。 
图6图解说明根据图4及5中所述的本发明实施例的代表性低电压编程电压偏置值。 
图7显示图解说明根据本发明实施例使用源极侧注入(SSI)使用下一相邻字线WL(n-1)作为热载流子注入极来编程位于字线WL(n)上的非易失性存储器单元的方法的流程图。 
图8显示图7中所述的编程的图示。 
图9A及9B图解说明根据相关于图7及8所述的本发明实施例的代表性低电压编程波形。 
在所述图式中，相同参考编号表示相同结构元件。同样，应理解所述图中的描绘未必按照比例。 
具体实施方式
在下文说明中，阐述大量具体细节以提供对本发明的透彻理解。然而，所属领域的技术人员将明了：无需某些或全部所述具体细节也可实施本发明。在以下说明中，使用下一相邻字线作为用于提供热载流子的注入极来编程存储器单元。目的是使用低电压偏置来防止且因此大体上消除与高电压、小几何形状及所得的高电场有关的编程问题。 
参照图1、2及3，将描述代表性非易失性存储器存储阵列。尽管在所描述的实施例中，非易失性存储器存储系统是具有NAND架构的快闪存储器芯片，但本发明可适用于其它形式的非易失性存储器(包含EPROM及EEPROM)且额外地同样适用于NOR架构。在所描述的实施例中，所述阵列由是p-类型衬底浮动栅极MOSFET的非易失性存储器存储元件组成。图1图解说明(例如)用于此架构中的代表性浮动栅极MOSFET，其具有衬底102、源极104、漏极106、控制栅极108、浮动栅极110及围绕所述浮动栅极的电介质112。 
在NAND快闪存储器中，串联地布置多个此类晶体管，后文中也称作单元、存储器单元或存储器存储元件。在所述串联的存储器单元的任一侧上是称作选择晶体管或栅极的额外晶体管。将存储器单元及两个选择栅极集体地称作NAND串。通过图解说明，图2中图解说明4-晶体管NAND串的等效电路。将四个存储器单元标示为206、208、210及212。第一选择栅极204(称作漏极栅极选择(SGD))将所述NAND串连接到位线202。第二选择栅极214(称作源极栅极选择(SGS))将所述NAND串连接到源极线216。选择栅极204及214分别受控制栅极218及236控制。SGD线控制选择栅极204的控制栅极218，而SGS线控制选择栅极214的控制栅极236。四个串联晶体管206-212各自具有控制栅极及浮动栅极两者。例如，晶体管206具有控制栅极220及浮动栅极222；晶体管208具有控制栅极224及浮动栅极226；晶体管210具有控制栅极228及浮动栅极230；且晶体管212具有控制栅极232及浮动栅极 234。控制栅极220、224、228及232分别连接到字线WL(3)、WL(2)、WL(1)及WL(0)。应注意，尽管所提供的实例描述包含四个存储器单元的NAND串，但可串联地布置并同样允许其它数目的单元。 
图3图解说明NAND串阵列的实例，其显示具有多得多的未显示的NAND串的存储器阵列的三个NAND串301、302及303。与图2的串相同，图3的NAND串中的每一者均包含两个选择栅极及四个存储器单元。例如，NAND串301包含选择栅极304及314以及存储器单元306、308、310及312。类似地，NAND串302包含选择栅极316及326以及存储器单元318、320、322及324。最后，NAND串303包含选择栅极328及338以及存储器单元330、332、334及336。应注意，在给定行或字线中的所有控制栅极连接在一起。例如，WL0连接存储器单元312、324及336的控制栅极。所述NAND串中的每一者还经由选择栅极314、326及338连接到同一源极线340。SGS线控制源极侧选择栅极314、326及338，而SGD线控制将NAND串连接到其相应位线的选择栅极304、316及328。 
尽管期望编程操作尽可能快地进行，但也期望Vt分布紧密(狭窄)以便获得较宽广的读取边际(所述分布之间的距离)。还应注意，如果发生例如SSI、GIDL或SHEI等多个效应，那么这些效应是协作的。即，SSI、GIDL及SHEI全部使选定分布沿相同方向上移动。因此，即使存在多个效应，也不会发生不希望的扰乱。至多，这些效应将引起编程速率的改变。此外，由于未选定字线处于零或低偏置(Vdd)，因此在未选定字线上不应发生GIDL、SSI及SHEI。然而，确实存在确保Vpgm及Vpass足够低以防止由于隧穿效应所致的Vpass扰乱的需要。 
图4显示图解说明根据本发明实施例使用源极侧注入(SSI)使用下一相邻字线WL(n-1)作为热载流子注入极来编程位于字线WL(n)上的非易失性存储器单元的方法的流程图。应注意，SSI是一种编程方法，借助此方法，将电子从一个晶体管的漏极注入到邻近晶体管的源极上方的栅极中。在所述实施例中，首先使将被编程的单元经受读取操作402。在所述读取操作期间，验证存储器单元的阈值电压。然后在步骤404中确定是否达到目标验证电压电平，Vtarget。如果所述存储器单元的阈值电压大于或等于Vtarget，那么在步骤406中，封锁所述单元。如果阈值电压小于Vtarget，那么在步骤408中，将未选定位线保持在Vdd，同时在步骤410中，将选定位线接地。在步骤412中，将SGD线保持在低通过电压VpassL(约2V)，同时在步骤414中，将源极线保持在Vpp(约5V)。在步骤416中，将未选定字线及SGS线保持在高通过电压，VpassH(约8V)，且在步骤418中，通过偏置字线WL(n)来向选定存储器单元的控制栅极施加高的正编程电压，Vpgm，且在步骤420，将下一相邻字线WL(n-1)从大约0V扫掠到大约Vread。以此方式，字线WL(n)上的选定单元的浮动栅极担当电子集极且下一相邻字线WL(n-1)担当注入极。接下来，在步骤422中递增Vpgm和Vpass_x(VpassH及VpassL两者)且重复此过程直到满足条件404为止。应注意，样本偏置条件包含：Vpgm的范围是从大约8V到大约14V，VpassL的范围是从大约4V到大约10V，VpassH的范围是从大约5V到大约10V，Vpp的范围是从大约3.5V到大约5.5V且Vdd的范围是从大约1.8V到大约3.6V。
图5中图解说明相对于相关于上述用于下一相邻字线WL(n-1)编程的过程400所述的实施例所述的偏置条件，其中通过下一相邻字线WL(n-1)上的存储器单元330所提供的电子来编程WL(n)上的选定存储器单元332。与单元330邻近的是连接到电压VSGD施加于其上的SGD线的漏极栅极选择328。箭头502指示构成编程电流Ipgm的电子运动的方向。当字线WL(n-1)从0陡升为Vread时，在其源极与漏极之间形成电子的传导沟道。向单元332的控制栅极施加大的Vpgm致使存储器单元330的源极中的电子被注入到单元332的浮动栅极中。 
图6图解说明根据图4及图5中所述的本发明实施例的代表性低电压编程偏置电压值。 
图7显示图解说明根据本发明实施例使用源极侧注入(SSI)使用下一相邻字线WL(n-1)作为热载流子注入极来编程位于字线WL(n)上的非易失性存储器单元的方法的流程图。应注意，“SSI”中的“S”实际上是指“WL(n)的源极区”，其恰巧是与“WL(n-1)的漏极区”相同的电节点。在所描述的实施例中，首先使将被编程的存储器单元经受读取操作702。在所述读取操作期间，验证存储器单元的阈值电压。然后在步骤704中确定是否达到目标验证电压电平，Vtarget。如果存储器单元的阈值电压大于或等于Vtarget，那么在步骤706中封锁所述单元。如果阈值电压小于Vtarget，那么在步骤708中，将选定字线保持在Vpp，在步骤710中，将未选定位线保持为接地或其它低电压Vdd，且在712处，将未选定字线及SGD线保持在高通过电压，VpassH(约8V)。在步骤714中，将SGS线保持在低通过电压VpassL(约2V)，同时在步骤716中，将源极线保持为接地且在步骤718中，通过偏置字线WL(n)向选定存储器单元的控制栅极施加高的正编程电压，Vpgm且在步骤720处，将下一相邻字线WL(n-1)从大约0V扫掠到大约Vread。以此方式，字线WL(n)上的选定单元的浮动栅极担当电子集极且下一相邻字线WL(n-1)担当注入极。接下来，在步骤722中递增Vpgm和Vpass_x(VpassH及VpassL两者)且重复所述过程直到满足条件704为止。 
图8中图解说明相对于相关于上述用于下一相邻字线WL(n-1)编程的过程800所述的实施例所述的偏置条件，其中通过下一相邻字线WL(n-1)上的存储器单元330所提供的电子来编程WL(n)上的选定存储器单元332。箭头802指示构成编程电流Ipgm的电子行进的方向。与以上相关于过程400相同，当字线WL(n-1)从0陡升到Vread时，在其源极与漏极之间形成电子的传导沟道。向单元332的控制栅极施加的大Vpgm致使存储器单元330的源极中的电子被注入到单元332的浮动栅极中。 
应注意，在此项技术中众所周知用于用SSI编程的其它偏置方案，且同样允许所述方案。例如，存在用于对选定存储器单元中的沟道电压进行升压的若干基于升压的方案。在此类方案中，通常偏置选定字线达到Vdd同时用大于Vpass的电压Vboost偏置未选定字线。此升压方案利用未选定单元的沟道电容。因此，升压强度随着字线数目的增加而增加且随着装置几何形状按比例缩小而按比例缩小。另一选择为，大得多的BL电容可用来提供升压。 
图9A及9B图解说明根据相关于图7及8所述的本发明实施例的代表性低电压编程波形及对应的偏置电压。 
额外应注意，SSI在于接收电子的选定晶体管的沟道中产生热电子方面极有效且还提供将这些沟道热电子收集到浮动栅极中的极高效率。SSI还需要比其它模式编程少得多的电流，改善可靠性且允许使用芯片上电荷泵进行再编程。此外，通过使用下一相邻字线作为注入极，编程电压Vpgm对常规FN编程方法有所减少，沟道电压Vpp减少，不存在已存在的NAND架构中的改变，不存在对隧道氧化物剥落的依赖，且可使用多个编程协议中的任一者。 
尽管仅详细描述了本发明的若干实施例，但应了解，可以多种其它方式实施本发明，此并不背离本发明的精神或范围。尽管已描述了具体特征及条件，但应了解，也可修改及采用各种实施方案(例如偏置条件及方法组合)。另外，尽管在实体构造中，本发明在不做任何修改的情况下适用于常规非易失性存储器系统，但所属领域的技术人员应了解，可修改所述结构以增强本发明的效应。因此，将本发明实施例视为说明性而非限制性，并且本发明并非限于本文中所给出的细节，而是可在所附权利要求书的范围内进行修改。 

Claims (34)

1.一种低电压编程存储器阵列中具有耦合到字线WL(n)的栅极节点及连接到选定位线的漏极节点的选定非易失性存储器单元的方法，其包括：
(a)将热载流子从具有耦合到下一相邻字线WL(n-1)的栅极节点的注入存储器单元的漏极区注入到所述字线WL(n)上的所述选定非易失性存储器单元的浮动栅极中，其包括：
向除了所述下一相邻字线WL(n-1)之外的所有未选定字线施加高通过电压VpassH；
向所述选定字线WL(n)施加编程电压Vpgm；及
将下一相邻字线WL(n-1)栅极节点电压从大约0V扫掠到大约Vread。
2.如权利要求1所述的低电压编程方法，其进一步包括：
(b)确定所述选定非易失性存储器单元的阈值电压；及
(c)如果所述阈值电压大于目标阈值电压，那么封锁所述非易失性存储器单元。
3.如权利要求2所述的低电压编程方法，当所述阈值电压小于所述目标阈值电压时，其进一步包括：
将所述选定位线保持为接地；
向所有未选定位线施加Vdd；
向漏极栅极选择线施加低通过电压VpassL；
向共用源极线施加Vpp；及
向源极栅极选择线施加所述高通过电压VpassH。
4.如权利要求3所述的低电压编程方法，其进一步包括：
递增所述编程电压Vpgm和所述VpassH以及VpassL电压；及
返回到确定(b)。
5.如权利要求3所述的低电压编程方法，其中所述编程电压Vpgm的范围是从大约8V到大约14V，VpassL的范围是从大约4V到大约10V，VpassH的范围是从大约5V到大约10V，Vpp的范围是从大约3.5V到大约5.5V且Vdd的范围是从大约1.8V到大约3.6V。
6.如权利要求2所述的低电压编程方法，当所述阈值电压小于所述目标阈值电压时，其进一步包括：
将所述选定位线保持在Vpp；
将所有未选定位线接地；
向源极栅极选择线施加低通过电压VpassL；及
将共用源极线接地。
7.如权利要求5所述的低电压编程方法，其进一步包括：
递增所述编程电压Vpgm和所述VpassH以及VpassL电压；及
返回到确定(b)。
8.如权利要求6所述的低电压编程方法，其中所述编程电压Vpgm的范围是从大约8V到大约14V，VpassL的范围是从大约4V到大约10V，VpassH的范围是从大约5V到大约10V，Vpp的范围是从大约3.5V到大约5.5V，且Vdd的范围是从大约1.8V到大约3.6V。
9.如权利要求1所述的低电压编程方法，其中所述存储器阵列是NAND型存储器阵列。
10.一种低电压编程存储器阵列中具有耦合到字线WL(n)的栅极节点及连接到选定位线的漏极节点的选定非易失性存储器单元的方法，其包括：
如果所述选定非易失性存储器单元的阈值电压小于目标阈值电压，那么通过以下步骤编程所述选定非易失性存储器单元，
将所述选定位线保持为接地；
向所有未选定位线施加Vdd；
向漏极栅极选择线施加低通过电压VpassL；
向共用源极线施加Vpp；
向除了下一相邻字线WL(n-1)之外的所有未选定字线施加高通过电压VpassH；
向源极栅极选择线施加所述高通过电压VpassH；
向所述选定字线WL(n)施加编程电压Vpgm；及
将下一相邻字线WL(n-1)栅极节点电压从大约0V扫掠到大约Vread，其中将热载流子从具有耦合到下一相邻字线WL(n-1)的栅极节点的注入存储器单元的漏极区注入到所述字线WL(n)上的所述选定非易失性存储器单元的浮动栅极中。
11.如权利要求10所述的低电压编程方法，其进一步包括：
如果所述阈值电压大于所述目标阈值电压，那么封锁所述非易失性存储器单元。
12.如权利要求11所述的低电压编程方法，其进一步包括：
递增所述编程电压Vpgm和所述VpassH以及VpassL电压；及
如果所述阈值电压小于所述目标阈值电压，那么继续所述非易失性存储器单元的所述编程，否则封锁所述非易失性存储器单元。
13.如权利要求12所述的低电压编程方法，其中所述编程电压Vpgm的范围是从大约8V到大约14V，VpassL的范围是从大约4V到大约10V，VpassH的范围是从大约5V到大约10V，Vpp的范围是从大约3.5V到大约5.5V且Vdd的范围是从大约1.8V到大约3.6V。
14.一种低电压编程存储器阵列中具有耦合到字线WL(n)的栅极节点及连接到选定位线的漏极节点的选定非易失性存储器单元的方法，其包括：
如果所述选定非易失性存储器单元的阈值电压小于目标阈值电压，那么通过以下步骤编程所述选定非易失性存储器单元，
将所述选定位线保持在Vpp；
将所有未选定位线接地；
向漏极栅极选择线及除了下一相邻字线WL(n-1)之外的未选定字线施加高通过电压VpassH；
向源极栅极选择线施加低通过电压VpassL；
将共用源极线接地；
向所述选定字线WL(n)施加编程电压Vpgm；及
将下一相邻字线WL(n-1)栅极节点电压从大约0V扫掠到大约Vread，其中热载流子从具有耦合到下一相邻字线WL(n-1)的栅极节点的注入存储器单元的漏极区注入到所述字线WL(n)上的所述选定非易失性存储器单元的浮动栅极中。
15.如权利要求14所述的低电压编程方法，其进一步包括：
如果所述阈值电压大于所述目标阈值电压，那么封锁所述非易失性存储器单元。
16.如权利要求15所述的低电压编程方法，其进一步包括：
递增所述编程电压Vpgm和所述VpassH以及VpassL电压；及
如果所述阈值电压小于所述目标阈值电压，那么继续所述非易失性存储器单元的所述编程，否则封锁所述非易失性存储器单元。
17.如权利要求16所述的低电压编程方法，其中所述编程电压Vpgm的范围是从大约8V到大约14V，VpassL的范围是从大约4V到大约10V，VpassH的范围是从大约5V到大约10V，Vpp的范围是从大约3.5V到大约5.5V且Vdd的范围是从大约1.8V到大约3.6V。
18.如权利要求14所述的低电压编程方法，其中所述存储器阵列为NAND型存储器阵列。
19.一种用于提供对存储器阵列中具有耦合到字线WL(n)的栅极节点及连接到选定位线的漏极节点的选定非易失性存储器单元进行低电压编程的系统，其包括：
(a)用于将热载流子从具有耦合到下一相邻字线WL(n-1)的栅极节点的注入存储器单元的漏极区注入到所述字线WL(n)上的所述选定非易失性存储器单元的浮动栅极中的装置，其包括：
用于向除了所述下一相邻字线WL(n-1)之外的所有未选定字线施加高通过电压VpassH的装置；
用于向所述选定字线WL(n)施加编程电压Vpgm的装置；及
用于将下一相邻字线WL(n-1)栅极节点电压从大约0V扫掠到大约Vread的装置。
20.如权利要求19所述的系统，其进一步包括：
(b)用于确定所述选定非易失性存储器单元的阈值电压的装置；及
(c)用于如果所述阈值电压大于目标阈值电压就封锁所述非易失性存储器单元的装置。
21.如权利要求20所述的系统，其进一步包括：当所述阈值电压小于所述目标阈值电压时，
用于将所述选定位线保持为接地的装置；
用于向所有未选定位线施加Vdd的装置；
用于向漏极栅极选择线施加低通过电压VpassL的装置；
用于向共用源极线施加Vpp的装置；及
用于向源极栅极选择线施加所述高通过电压VpassH的装置。
22.如权利要求21所述的系统，其进一步包括：
用于递增所述编程电压Vpgm和所述VpassH以及VpassL电压的装置；及
用于返回到确定(b)的装置。
23.如权利要求21所述的系统，其中所述编程电压Vpgm的范围是从大约8V到大约14V，VpassL的范围是从大约4V到大约10V，VpassH的范围是从大约5V到大约10V，Vpp的范围是从大约3.5V到大约5.5V且Vdd的范围是从大约1.8V到大约3.6V。
24.如权利要求20所述的系统，其进一步包括：当所述阈值电压小于所述目标阈值电压时，
用于将所述选定位线保持在Vpp的装置；
用于将所有未选定位线接地的装置；
用于向源极栅极选择线施加低通过电压VpassL的装置；及
用于将共用源极线接地的装置。
25.如权利要求23所述的系统，其进一步包括：
用于递增所述编程电压Vpgm和所述VpassH以及VpassL电压的装置；及
用于返回到确定(b)的装置。
26.如权利要求24所述的系统，其中所述编程电压Vpgm的范围是从大约8V到大约14V，VpassL的范围是从大约4V到大约10V，VpassH的范围是从大约5V到大约10V，Vpp的范围是从大约3.5V到大约5.5V且Vdd的范围是从大约1.8V到大约3.6V。
27.一种用于提供对存储器阵列中具有耦合到字线WL(n)的栅极节点及连接到选定位线的漏极节点的选定非易失性存储器单元进行低电压编程的系统，其包括：
用于如果所述选定非易失性存储器单元的阈值电压小于目标阈值电压就编程所述选定非易失性存储器单元的装置，其包括：
用于将所述选定位线保持为接地的装置；
用于向所有未选定位线施加Vdd的装置；
用于向漏极栅极选择线施加低通过电压VpassL的装置；
用于向共用源极线施加Vpp的装置；
用于向除了下一相邻字线WL(n-1)之外的所有未选定字线施加高通过电压VpassH的装置；
用于向源极栅极选择线施加所述高通过电压VpassH的装置；
用于向所述选定字线WL(n)施加编程电压Vpgm的装置；及
用于将下一相邻字线WL(n-1)栅极节点电压从大约0V扫掠到大约Vread的装置，其中将热载流子从具有耦合到下一相邻字线WL(n-1)的栅极节点的注入存储器单元的漏极区注入到所述字线WL(n)上的所述选定非易失性存储器单元的浮动栅极中，及
用于如果所述阈值电压大于目标阈值电压就封锁所述非易失性存储器单元的装置。
28.如权利要求27所述的系统，其进一步包含：
用于递增所述编程电压Vpgm和所述VpassH以及VpassL电压的装置，及
用于如果所述阈值电压小于所述目标阈值电压就继续所述非易失性存储器单元的所述编程的装置。
29.如权利要求27所述的系统，其中所述编程电压Vpgm的范围是从大约8V到大约14V，VpassL的范围是从大约4V到大约10V，VpassH的范围是从大约5V到大约10V，Vpp的范围是从大约3.5V到大约5.5V且Vdd的范围是从大约1.8V到大约3.6V。
30.如权利要求27所述的系统，其中所述存储器阵列为NAND型存储器阵列。
31.一种用于提供对存储器阵列中具有耦合到字线WL(n)的栅极节点及连接到选定位线的漏极节点的选定非易失性存储器单元进行低电压编程的系统，其包括：
用于如果所述选定非易失性存储器单元的阈值电压小于目标阈值电压就编程所述选定非易失性存储器单元的装置，其包括：
用于将所述选定位线保持在Vpp的装置；
用于将所有未选定位线接地的装置；
用于向漏极栅极选择线及除了下一相邻字线WL(n-1)之外的未选定字线施加高通过电压VpassH的装置；
用于向源极栅极选择线施加低通过电压VpassL的装置；
用于将共用源极线接地的装置；
用于向所述选定字线WL(n)施加编程电压Vpgm的装置，及
用于将下一相邻字线WL(n-1)栅极节点电压从大约0V扫掠到大约Vread的装置，其中热载流子从具有耦合到下一相邻字线WL(n-1)的栅极节点的注入存储器单元的漏极区注入到所述字线WL(n)上的所述选定非易失性存储器单元的浮动栅极中，及
用于如果所述阈值电压大于目标阈值电压就封锁所述非易失性存储器单元的装置。
32.如权利要求31所述的系统，其进一步包含：
用于递增所述编程电压Vpgm和所述VpassH以及VpassL电压的装置，及
用于如果所述阈值电压小于所述目标阈值电压就继续所述非易失性存储器单元的所述编程的装置。
33.如权利要求31所述的系统，其中所述编程电压Vpgm的范围是从大约8V到大约14V，VpassL的范围是从大约4V到大约10V，VpassH的范围是从大约5V到大约10V，Vpp的范围是从大约3.5V到大约5.5V且Vdd的范围是从大约1.8V到大约3.6V。
34.如权利要求31所述的系统，其中所述存储器阵列为NAND型存储器阵列。
CN2007800397495A 2006-12-21 2007-12-13 用于对非易失性存储器单元进行低电压编程的方法及系统 Active CN101558450B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11/614,884 2006-12-21
US11/614,884 US7623389B2 (en) 2006-12-21 2006-12-21 System for low voltage programming of non-volatile memory cells
US11/614,879 2006-12-21
US11/614,879 US7944749B2 (en) 2006-12-21 2006-12-21 Method of low voltage programming of non-volatile memory cells
PCT/US2007/087481 WO2008079725A2 (en) 2006-12-21 2007-12-13 Method and system of low voltage programming of non-volatile memory cells

Publications (2)

Publication Number Publication Date
CN101558450A CN101558450A (zh) 2009-10-14
CN101558450B true CN101558450B (zh) 2012-12-05

Family

ID=39542535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800397495A Active CN101558450B (zh) 2006-12-21 2007-12-13 用于对非易失性存储器单元进行低电压编程的方法及系统

Country Status (2)

Country Link
US (1) US7944749B2 (zh)
CN (1) CN101558450B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7623389B2 (en) * 2006-12-21 2009-11-24 Sandisk Corporation System for low voltage programming of non-volatile memory cells
US7894263B2 (en) * 2007-09-28 2011-02-22 Sandisk Corporation High voltage generation and control in source-side injection programming of non-volatile memory
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
US8842479B2 (en) * 2011-10-11 2014-09-23 Macronix International Co., Ltd. Low voltage programming in NAND flash with two stage source side bias
KR102070724B1 (ko) 2013-03-29 2020-01-30 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 구동 방법
US9472288B2 (en) 2014-10-29 2016-10-18 Hewlett-Packard Development Company, L.P. Mitigating parasitic current while programming a floating gate memory array
US9536614B2 (en) 2015-04-24 2017-01-03 Nxp Usa, Inc. Common source architecture for split gate memory
US20170047274A1 (en) 2015-08-12 2017-02-16 Texas Instruments Incorporated Double Side Heat Dissipation for Silicon Chip Package
US10332593B2 (en) 2015-09-14 2019-06-25 Toshiba Memory Corporation Semiconductor memory device configured to sense memory cell threshold voltages in ascending order
US9953703B2 (en) 2015-10-16 2018-04-24 Samsung Electronics Co., Ltd. Programming method of non volatile memory device
US9882566B1 (en) * 2017-01-10 2018-01-30 Ememory Technology Inc. Driving circuit for non-volatile memory
US10636504B2 (en) 2017-10-31 2020-04-28 Sandisk Technologies Llc Read verify for improved soft bit information for non-volatile memories with residual resistance

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040080980A1 (en) * 2002-10-23 2004-04-29 Chang-Hyun Lee Methods of programming non-volatile semiconductor memory devices including coupling voltages and related devices
US6894924B2 (en) * 2001-10-22 2005-05-17 Samsung Electronics Co., Ltd. Operating a non-volatile memory device
US20050162924A1 (en) * 2004-01-27 2005-07-28 Guterman Daniel C. Variable current sinking for coarse/fine programming of non-volatile memory
CN1670961A (zh) * 2004-03-17 2005-09-21 阿克特兰斯系统公司 自对准分离栅与非型快闪存储器及制造工艺

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529410B1 (en) 2000-09-20 2003-03-04 Advanced Micro Devices, Inc. NAND array structure and method with buried layer
US6522585B2 (en) 2001-05-25 2003-02-18 Sandisk Corporation Dual-cell soft programming for virtual-ground memory arrays
US6822909B1 (en) 2003-04-24 2004-11-23 Advanced Micro Devices, Inc. Method of controlling program threshold voltage distribution of a dual cell memory device
US7057940B2 (en) * 2003-08-19 2006-06-06 Powerchip Semiconductor Corp. Flash memory cell, flash memory cell array and manufacturing method thereof
US7099193B2 (en) * 2003-09-08 2006-08-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device, electronic card and electronic apparatus
JP4331053B2 (ja) 2004-05-27 2009-09-16 株式会社東芝 半導体記憶装置
JP4902972B2 (ja) * 2005-07-15 2012-03-21 ルネサスエレクトロニクス株式会社 不揮発性記憶素子の制御方法
US7336543B2 (en) * 2006-02-21 2008-02-26 Elite Semiconductor Memory Technology Inc. Non-volatile memory device with page buffer having dual registers and methods using the same
US7286408B1 (en) * 2006-05-05 2007-10-23 Sandisk Corporation Boosting methods for NAND flash memory
US7961511B2 (en) * 2006-09-26 2011-06-14 Sandisk Corporation Hybrid programming methods and systems for non-volatile memory storage elements
US7898885B2 (en) 2007-07-19 2011-03-01 Micron Technology, Inc. Analog sensing of memory cells in a solid state memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894924B2 (en) * 2001-10-22 2005-05-17 Samsung Electronics Co., Ltd. Operating a non-volatile memory device
US20040080980A1 (en) * 2002-10-23 2004-04-29 Chang-Hyun Lee Methods of programming non-volatile semiconductor memory devices including coupling voltages and related devices
US20050162924A1 (en) * 2004-01-27 2005-07-28 Guterman Daniel C. Variable current sinking for coarse/fine programming of non-volatile memory
CN1670961A (zh) * 2004-03-17 2005-09-21 阿克特兰斯系统公司 自对准分离栅与非型快闪存储器及制造工艺

Also Published As

Publication number Publication date
CN101558450A (zh) 2009-10-14
US20080151627A1 (en) 2008-06-26
US7944749B2 (en) 2011-05-17

Similar Documents

Publication Publication Date Title
CN101558450B (zh) 用于对非易失性存储器单元进行低电压编程的方法及系统
US8238153B2 (en) Program method of flash memory device
US7379335B2 (en) Nonvolatile semiconductor memory device and a method for programming NAND type flash memory
CN109256164B (zh) 降低非易失性存储器单元中的编程干扰的方法
US9437304B2 (en) Memory devices and programming memory arrays thereof
US8331160B2 (en) Memory device having improved programming operation
US8582363B2 (en) Method and apparatus for management of over-erasure in NAND-based NOR-type flash memory
US7751243B2 (en) Semiconductor memory device provided with MOS transistor having charge accumulation layer and control gate and data write method of NAND flash memory
JP2009140542A (ja) 半導体記憶装置及びそのデータ書き込み方法
KR20060046172A (ko) 반도체 기억 장치
US7961511B2 (en) Hybrid programming methods and systems for non-volatile memory storage elements
CN103514954A (zh) 闪存的擦除方法、读取方法及编程方法
KR101017757B1 (ko) 공통 피웰을 이용하는 낸드 플래시 메모리 및 이의 동작방법
KR20190001057A (ko) 메모리 장치
US20120243328A1 (en) Nonvolatile semiconductor memory device and data erase method of the same
KR100525910B1 (ko) 플래시 메모리 셀의 프로그램 방법 및 이를 이용한 낸드플래시 메모리의 프로그램 방법
US7623389B2 (en) System for low voltage programming of non-volatile memory cells
CN1226782C (zh) 非易失性存储器元件的操作方法
US7596020B2 (en) Multi-level nonvolatile semiconductor memory device capable of discretely controlling a charge storage layer potential based upon accumulated electrons
EP2102868B1 (en) Method and system of low voltage programming of non-volatile memory cells
WO2012009313A2 (en) 3 transistor (n/p/n) non-volatile memory cell without program disturb
CN108597554B (zh) 分离栅闪存的编程时序电路及方法
CN101350221B (zh) 防止非挥发性存储器阵列产生位线干扰的方法
US7420845B2 (en) High-endurance memory device
CN101399082A (zh) 非易失性存储器的编程方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGIES, INC.

Free format text: FORMER OWNER: SANDISK CORPORATION

Effective date: 20120903

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120903

Address after: American Texas

Applicant after: Sandisk Corp.

Address before: American California

Applicant before: Sandisk Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American Texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: American Texas

Patentee before: Sandisk Corp.