CN101567388A - P-沟道功率mis场效应晶体管和开关电路 - Google Patents

P-沟道功率mis场效应晶体管和开关电路 Download PDF

Info

Publication number
CN101567388A
CN101567388A CNA2009101415330A CN200910141533A CN101567388A CN 101567388 A CN101567388 A CN 101567388A CN A2009101415330 A CNA2009101415330 A CN A2009101415330A CN 200910141533 A CN200910141533 A CN 200910141533A CN 101567388 A CN101567388 A CN 101567388A
Authority
CN
China
Prior art keywords
silicon
effect transistor
field effect
plane
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009101415330A
Other languages
English (en)
Other versions
CN101567388B (zh
Inventor
大见忠弘
寺本章伸
赤堀浩史
二井启一
渡边高训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Publication of CN101567388A publication Critical patent/CN101567388A/zh
Application granted granted Critical
Publication of CN101567388B publication Critical patent/CN101567388B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

在形成于基本上含有(110)平面的硅表面上的P－沟道功率MIS场效应晶体管中，使用栅极绝缘膜，该栅极绝缘膜提供10V或以上的栅极－至－源极击穿电压，并且平面化硅表面，或者含有Kr、Ar或Xe。

Description

P-沟道功率MIS场效应晶体管和开关电路
本申请是PCT国际申请日为2004年5月24日，PCT国际申请号为PCT/JP2004/007075，中国国家申请号为200480014594.6，发明名称为《P-沟道功率MIS场效应晶体管和开关电路》的申请的分案申请。
技术领域
本发明涉及一种P-沟道功率MIS场效应晶体管，由其能够在相同大小和相同成本下获得等于或高于N-沟道功率MIS场效应晶体管的性能，以及涉及一种使用这种P-沟道功率MIS场效应晶体管的开关电路。
背景技术
为了移动和停止汽车电子部件如雨刷和门锁，使用开关电路开启/关闭从电池到诸如电动机的负载的电源电压。尽管按常规将继电器用作这些开关电路，但是为了小型化和节能需要使用半导体器件。作为半导体器件开关控制对象的负载的实例为上述的雨刷电动机和门锁电动机，以及鼓风机电动机、自动调节座位电动机、诸如前灯和尾灯之类的灯、喇叭、后除雾器和坐位加热器。激励电流从几A到约20A，电池额定电压为12或36V，并且击穿电压为60到100V。最近，也开始需求如HEV和FCV等、用于电动汽车的、适用于大电流高电压的半导体器件。
图21是显示使用半导体器件的传统开关电路的一个实例的电路图。图21中所示的开关电路包括充电泵电路(charge pump circuit)CP101、电阻器R101和R102以及形成在硅衬底(100)平面上的N-沟道功率MOS场效应晶体管Q101。电源电压BATT(电池额定电压)为12或36V。微机MC输出高电平电压(a high-level voltage)(电池电压BATT)以开启该开关电路。在这种状态下，晶体管Q101的源极电压变得比其栅极电压降低了阈值电压的数值，因此如果将微机MC的输出直接连接到电阻器R101和R102上，则供应到负载LO的电压减小了晶体管Q101的阈值电压。所以，通过充电泵电路CP 101升高微机MC的输出而避免这种电压降。然而，图21所示的开关电路存在由于充电泵电路CP101的成本而成本增加和充电泵电路CP101产生噪音的问题。
图22是显示传统开关电路的另一实例的电路图。在图21所示的布置中，将作为开关元件的N-沟道功率MOS场效应晶体管Q101插在通往负载LO的电源线的高电势侧。另一方面，图22所示的开关电路采用桥接构造，其中将N-沟道功率MOS场效应晶体管Q111和Q112插入电源线的高电势侧，而将N-沟道功率MOS场效应晶体管Q113和Q114插入电源线的低电势侧(接地)。这种开关电路包括晶体管Q111、Q112、Q113和Q114，电阻器R111、R112、R113和R114，高侧驱动电路DR1和低侧驱动电路DR2。高侧驱动电路DR1包括双极性晶体管等，其通过放大来自微机MC的输出电流而驱动晶体管Q111和Q112。类似地，低侧驱动电路DR1包括驱动晶体管Q113和Q114的双极性晶体管等。如在图21所示的布置中那样，图22所示的开关电路也需要充电泵电路CP101以避免负载电压降，因此有由于充电泵电路CP101的成本而成本增加和充电泵电路CP101产生噪音的问题。
避免负载电压降的另一种方法是使用P-沟道功率MOS场效应晶体管。由于P-沟道功率MOS场效应晶体管不产生如对N-沟道功率MOS场效应晶体管所解释的这样的电压降，所以可以不使用任何充电泵电路而实现开关电路，从而可以消除和充电泵电路相关的上述问题。
不幸的是，类似N-沟道MOS晶体管，形成在硅(100)平面上的P-沟道MOS场效应晶体管的电流驱动性能，例如迁移率，是N-沟道MOS场效应晶体管的约1/3，故为了使用P-沟道MOS晶体管获得和N-沟道MOS晶体管相等的电流驱动性能，必须使P-沟道MOS晶体管的大小是N-沟道MOS晶体管大小的约3倍。因此，当在硅(100)平面上形成具有和N-沟道MOS晶体管相等的特性的P-沟道MOS晶体管时，其成本约是N-沟道MOS晶体管的3倍，这造成了虽然充电泵电路不是必需的，但是整个开关电路的成本却变得高于图21和22所示电路成本的问题。如果能够使P-沟道MOS晶体管的大小和形成在硅(100)平面上的N-沟道MOS晶体管相等，则可以提供廉价的开关电路，其中没有由充电泵电路产生的噪音。因此，必须使P-沟道MOS晶体管的电流驱动性能高于形成在硅(100)平面上的晶体管的电流驱动性能。
例如，专利参考文献1和2提出在硅的(110)平面上形成P-沟道MOS晶体管以提高晶体管的电流驱动性能。在专利参考文献1中，将在其(100)平面上形成N-沟道MOS晶体管的硅进行蚀刻，以在侧表面的(110)平面上形成P-沟道MOS晶体管。但是，据本发明人的发现，含有栅极绝缘膜的P-沟道MOS晶体管，其中栅极绝缘膜是在用传统方法蚀刻的硅的(110)表面上通过热氧化形成的氧化硅膜，仅具有不切实际的特性，不能用作栅极-至-源极击穿电压为10V或以上的功率晶体管。专利参考文献2由于注意到以下事实：如图23(该参考文献的图2)所示，当有效垂直电场为约3V时，(110)平面上的空穴迁移率大于(100)平面的电子迁移率，而目的在于在(110)平面上形成P-沟道晶体管。但是，由于作为有效垂直电场，氧化膜的击穿极限为1V，因此使用高k材料如氧化钽或氧化钛作为栅极绝缘膜而不使用任何氧化硅膜形成P-沟道MIS晶体管。即使在这种器件中，如图23所示，迁移率也次于标准的N-沟道MOS晶体管，因此不能认为获得了和N-沟道MOS晶体管相等的迁移率。
专利参考文献1：日本专利公开4-372166
专利参考文献2：日本专利公开7-231088
发明内容
本发明要解决的问题
如上所述，虽然提出了在硅的(110)平面上形成P-沟道功率MIS场效应晶体管，但是还没有获得在相同大小下，其电流驱动性能等于或高于N-沟道功率MOS场效应晶体管的电流驱动性能的实际P-沟道功率MIS场效应晶体管。请注意，上述问题不仅出现在MOS晶体管中，而且也出现在含有栅极绝缘膜的普通MIS晶体管中。
为了解决上述问题而作出了本发明，并且本发明以实现以下P-沟道功率MIS场效应晶体管和使用这种P-沟道功率MIS场效应晶体管的开关电路为其目的：由这种P-沟道功率MIS场效应晶体管，能够在相同大小下获得等于或高于N-沟道功率MIS场效应晶体管的性能。
解决问题的手段
本发明提供一种P-沟道功率MIS场效应晶体管，其包含具有硅区域的衬底，硅区域的表面基本上是(110)平面，形成在该表面上的栅极绝缘膜，以及形成在栅极绝缘膜上的栅极电极，其中硅区域至少被用作沟道，该P-沟道功率MIS场效应晶体管的特征在于：栅极绝缘膜的至少和硅区域表面接触的接触部分含有氩、氪或氙，并且P-沟道MIS场效应晶体管的源极-至-栅极击穿电压为10V或以上。
在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，在栅极绝缘膜的至少和硅区域表面接触的接触部分中的氩、氪或氙含量以表面密度计为5×1011cm-2或以下。
并且，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，栅极绝缘膜中氩、氪或氙的含量在栅极绝缘膜和栅极电极接触的界面中为最大值，并且向着栅极绝缘膜和硅区域表面接触的界面减小。
此外，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，P-沟道功率MIS场效应晶体管的栅极阈值电压基本上等于这样的P-沟道MIS场效应晶体管的栅极阈值电压，所述P-沟道MIS场效应晶体管具有相同的栅极绝缘膜，只是不含氩、氪和氙，并且其中栅极绝缘膜和栅极电极形成于其表面为(100)平面的硅区域中。
在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，栅极绝缘膜的至少和硅区域表面接触的接触部分是由氧化硅膜、氧氮化硅膜或氮化硅膜制成的。
在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，栅极绝缘膜的至少和硅区域表面接触的接触部分是由氧化硅膜制成的，所述的氧化硅膜是通过使用自由基氧氧化硅区域的表面而形成的并且厚度为100nm或以下。
栅极绝缘膜的至少和硅区域表面接触的接触部分还可以是氮化硅膜，所述氮化硅膜是通过使用自由基氮或自由基NH氮化硅区域表面而形成的并且厚度为100nm或以下。
栅极绝缘膜的至少和硅区域表面接触的接触部分还可以是氧氮化硅膜，所述氮化硅膜是通过使用自由基氮或自由基NH和自由基氧氧氮化硅区域表面而形成的并且厚度为100nm或以下。
栅极绝缘膜的厚度优选为200到1,500
Figure A20091014153300101
栅极绝缘膜除了和硅区域表面接触的接触部分外的部分也可以含有通过CVD形成的氧化硅膜、氧氮化硅膜或氮化硅膜。
在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，栅极绝缘膜是通过使用含有稀有气体和绝缘膜形成气体的气体混合物等离子体而形成的，其中稀有气体用于产生微波激发。
稀有气体优选为氩、氪和氙中的至少一种，并且绝缘膜形成气体优选含有氧、氮和氨中的至少一种。
并且，本发明是一种P-沟道功率MIS场效应晶体管，其包含具有硅区域的衬底，硅区域的表面基本上是(110)平面，形成在该表面上的栅极绝缘膜，以及形成在栅极绝缘膜上的栅极电极，其中硅区域至少被用作一个沟道，其中硅表面的表面粗糙度当用中心线平均粗糙度(Ra)表示时为0.15nm或以下，并且源极-至-栅极击穿电压为10V或以上。
优选栅极绝缘膜的至少和硅区域表面接触的接触部分含有氩、氪或氙。
并且，在本发明的P-沟道功率MIS场效应晶体管中，硅表面的表面粗糙度当用中心线平均粗糙度Ra表示时为0.11nm或以下。
并且，在本发明的P-沟道功率MIS场效应晶体管中，硅表面的表面粗糙度当用中心线平均粗糙度Ra表示时为0.09nm或以下。
并且，在本发明的P-沟道功率MIS场效应晶体管中，硅表面的表面粗糙度当用中心线平均粗糙度Ra表示时为0.07nm或以下。
所述中心线平均粗糙度Ra优选为0.11nm或以下，更优选为0.09nm或以下，最优选为0.07nm。
并且，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，基本上含有(110)平面的硅表面是(110)平面、(551)平面、(311)平面、(221)平面、(553)平面、(335)平面、(112)平面、(113)平面、(115)平面、(117)平面、(331)平面、(221)平面、(332)平面、(111)平面和(320)平面之一。
并且，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，基本上含有(110)平面的硅表面是(110)平面或(551)平面。
据Sato等报道，“Sensors and Actuators 73(1999)”(122-130页)中插入的文章的图2显示了，当用碱蚀刻(110)平面时，表面形状具有沿<-110>方向延伸的条纹。获得和(110)平面相同表面形状的区域是在<100>方向上偏取向(off-oriented)0°到12°的平面，例如，偏取向了8°的(551)平面。直到在<-110>方向上偏取向1°的平面都获得类似的表面形状。因此，显示和该文章图2中的(110)平面相同的表面粗糙度行为的平面取向基本上包含在(110)平面的取向中。
Sato等还在“Physical Review Letters，B4，1950(1971)”中报道了获得类似于(110)平面的载波电子迁移率的平面。根据该报道，当允许电子在<-110>方向流动时，即使使用在<-110>方向上偏取向0到35°的平面，例如(331)平面、(221)平面、(332)平面或(111)平面时，也能够获得类似于(110)平面的电子移动行为。即使使用在<110>方向上偏取向0到12°的平面，例如(320)平面时，也可以获得类似于(110)平面的行为。因此，上述平面和它们的相邻平面也基本上包含在(110)平面中。
并且，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，栅极绝缘膜的至少和硅区域表面接触的接触部分也可以是由包括氧化硅膜、氮化硅膜和氧氮化硅膜中至少一种的膜制成的。
并且，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，除了接触部分外的栅极绝缘膜部分还可以包含高k膜，该高k膜含有金属硅酸盐、金属氧化物、金属氮化物和金属氧氮化物中的至少一种，所述硅酸盐含有至少一种选自Hf、Zr、Ta、Ti、La、Co、Y和Al中的元素，金属氧化物含有至少一种选自Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、Al、Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr和Ba中的元素，金属氮化物含有至少一种选自Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、Al、Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr和Ba中的元素，金属氧氮化物含有至少一种选自Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、Al、Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr和Ba中的元素。
并且，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，栅极绝缘膜除了接触部分外的部分还可以由包括氧化硅膜、氮化硅膜、氧氮化硅膜或高k膜中至少一种的膜制成的。
并且，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，在栅极绝缘膜的至少和硅区域表面接触的接触部分中的氩、氪或氙含量为5×1011cm-2或以下。
并且，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，栅极绝缘膜的至少和硅区域表面接触的接触部分是在含有自由基氧和自由基氮中至少一种的环境中，通过进行氧化硅表面的氧化步骤和氮化硅表面的氮化步骤，或者同时并行地进行氧化步骤和氮化步骤而形成的。
并且，栅极绝缘膜包括通过使用含有稀有气体和绝缘膜形成气体的气体混合物等离子体而形成的部分，其中稀有气体用于产生微波激发。
所述稀有气体是氪、氙和氩中的至少一种，并且绝缘膜形成气体包含氨、氮和氧中的至少一种。
并且，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，在形成源极区域、漏极区域、沟道区域和栅极绝缘膜之前，还可以在低OH浓度下通过RCA清洗步骤清洗硅表面。
并且，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，用于处理硅表面的溶液的pH为7或以下。
并且，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，在形成源极区域、漏极区域、沟道区域和栅极绝缘膜之前，还可以用包括抑制OH产生的超声清洗的清洗步骤清洗硅表面。
并且，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，在形成源极区域、漏极区域、沟道区域和栅极绝缘膜之前，还可以用包括如下步骤的清洗步骤清洗硅表面：第一步骤，使用含有臭氧的纯水进行清洗；第二步骤，使用含有HF、脱气H2O和表面活性剂的清洗溶液，同时施加频率为500kHz或以上的振动，进行清洗；第三步骤，使用含有臭氧的H2O进行清洗；第四步骤，使用含有HF、脱气H2O的清洗溶液进行清洗，以除去在第三步骤中形成的氧化膜；第五步骤，使用加入氢的H2O进行清洗。
并且，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，用于第二步骤和第四步骤中的脱气H2O是通过向脱气H2O中加入氢而形成的H2O。
并且，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，用于第二步骤和第四步骤中的脱气H2O的溶解氧浓度为100ppb或以下。
并且，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，在形成源极区域、漏极区域、沟道区域和栅极绝缘膜之前，还可以用HF和通过向溶解氧浓度为100ppb或以下的H2O中加入氢而制备的清洗溶液，同时施加频率为500kHz或以上的振动，清洗硅表面。
并且，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，还可以在一种仪器中进行处理，其中从硅表面清洗开始到结束，处理液体化学制品和硅表面不暴露在空气中。
并且，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，在清洗步骤后，还可以对硅表面进行表面平面化处理，该处理包括在含有氧自由基的环境中在硅表面上形成牺牲性氧化膜的步骤，以及除去该牺牲性氧化膜的步骤。
并且，在本发明P-沟道功率MIS场效应晶体管的一个构造实例中，在清洗步骤后，还可以对硅表面进行表面平面化处理，通过该处理重复进行所需次数的包括以下步骤的两个步骤：使用潮湿气体进行氧化形成氧化膜的第一步骤；和将氧化膜深蚀刻到预定的厚度的第二步骤，并且用含有HF的水溶液除去氧化膜。
此外，本发明提供一种开关电路，其中将电源直接或间接连接到如上所述的P-沟道功率MIS场效应晶体管的源极和漏极中的一个上，将负载连接到源极和漏极中的另一个上，并且将用于施加驱动信号以导通或截止P-沟道功率MIS场效应晶体管的装置连接到栅极上。
电源的额定电压优选为12V或以上。用于施加驱动信号的装置优选包括双极性晶体管。
本发明的效果
本发明中，P-沟道功率MIS场效应晶体管包含具有硅区域的衬底，硅区域的表面基本上是(110)平面，形成在该表面上的栅极绝缘膜，以及形成在栅极绝缘膜上的栅极电极，并且其中硅区域至少被用作一个沟道，在该P-沟道功率MIS场效应晶体管中，栅极绝缘膜的至少和硅区域表面接触的接触部分含有氩、氪或氙。这使得可以获得在相同的大小下其电流驱动性能等于或高于N-沟道MOS晶体管的电流驱动性能的P-沟道MIS场效应晶体管，而这是用传统方法通过(100)平面或(110)平面所无法获得或实现的。
另外，本发明中，基本上含有(110)平面的硅表面的平坦度从通过传统的RCA获得的表面粗糙度(Ra)为约1.0nm被改善到0.15nm或以下。从而，电流驱动性能比使用传统RCA清洗形成的MIS晶体管改善了约3倍。因此，在相同的大小和相同的成本下，本发明的P-沟道功率MIS场效应晶体管能够具有等于或高于N-沟道功率MIS场效应晶体管的电流驱动性能。而且，本发明中，还可以改善栅极绝缘膜的可靠性，因为硅表面和栅极绝缘膜之间的界面具有原子级平坦度。
附图说明
图1是显示本发明第一实施方案中其上形成了场效应晶体管的(110)硅衬底的晶体结构的示意图；
图2是显示在本发明第一实施方案中，当在(110)平面中形成场效应晶体管时，晶体管迁移率对形成方向相关性的曲线图；
图3A和3B是显示本发明第一实施方案的场效应晶体管和传统场效应晶体管的漏极电流-漏极电压特性的曲线图；
图4A和4B是显示本发明P-沟道MOS晶体管和传统P-沟道MOS晶体管的互导-栅极电压特性的曲线图；
图5A到5H是显示根据本发明第一实施方案的制造P-沟道功率MIS场效应晶体管的方法步骤的截面图；
图6是显示本发明第一实施方案的场效应晶体管制造步骤中使用的微波激发的等离子体仪器布置轮廓的截面图；
图7是显示当改变硅晶体平面取向时，氧化硅膜厚度对形成时间的相关性的曲线图；
图8是显示使用本发明第一实施方案的P-沟道功率MIS场效应晶体管的开关电路布置的电路图；
图9是显示使用本发明第一实施方案的P-沟道功率MIS场效应晶体管的另一开关电路布置的电路图；
图10是显示检验硅表面中心线平均粗糙度和界面粗糙度谱之间关系的模拟结果的曲线图；
图11A到11J是显示根据本发明第四实施方案的制造P-沟道功率MIS场效应晶体管的方法步骤的截面图；
图12是解释根据本发明第四实施方案的制造方法的效果，并且显示氧化方法对硅表面平面化的相关性的图表；
图13是用于解释硅表面中心线平均粗糙度和电子迁移率之间关系的曲线图；
图14A到14J是显示根据本发明第五实施方案的制造P-沟道功率MIS场效应晶体管的方法步骤的截面图；
图15是显示本发明第五实施方案使用的(551)平面中原子台阶的示意图；
图16是显示根据本发明第六实施方案制造方法的第二步骤中，氧化硅膜的深蚀刻(etch-back)残余膜量和中心线平均粗糙度之间关系的图表；
图17是显示本发明第六实施方案中进行的第一步骤和第二步骤的重复次数和中心线平均粗糙度之间关系的曲线图；
图18是显示根据本发明第七实施方案的表面平坦度维持方法的效果的图表；
图19A到19D是显示根据本发明第八实施方案的制造方法步骤的截面图；
图20A和20B是显示根据本发明第八实施方案的制造方法步骤的截面图；
图21是显示一种传统开关电路的布置的电路图；
图22是显示另一传统开关电路的布置的电路图；和
图23是显示传统P-沟道MOS晶体管特性的曲线图。
具体实施方式
[第一实施方案]
下面将详细解释本发明的一个实施方案。在这个实施方案中，将要描述一种P-沟道功率MIS场效应晶体管，其中在其表面上含有(110)平面的硅衬底上形成由氧化硅膜制成的栅极绝缘膜。
图1是显示这个实施方案场效应晶体管中使用的形成硅衬底的硅晶体从<110>方向观察时的晶体结构的示意图。参考图1，箭头101和102每个均表示<110>方向，显示了在形成场效应晶体管的衬底最上层表面上，硅原子103是平行于和栅极绝缘膜的界面而排列的。
另外，在这个实施方案的场效应晶体管中，栅极电极形成在<110>硅衬底的主表面上，例如(110)平面，使栅极电极的纵向在图1的水平方向延伸，而源极区域和漏极区域相对于该纸分别向前和向后形成。在该方向中，场效应晶体管的源极和漏极区域形成在<110>硅平面上，使得连接源极和漏极区域的线和<110>取向匹配。如图2所示，该方向上的MIS晶体管的迁移率最高。
图2是显示当在(110)平面上形成P-沟道MIS晶体管时，晶体管迁移率对晶体管形成方向的相关性的曲线图。即，图2显示了当通过改变(110)平面中栅极电极纵向相对于和(111)平面的交线的角度而形成晶体管时，迁移率的变化情况。
参考图2，当栅极电极纵向形成的角度为135°时，即当形成(100)平面，或者在(100)平面中形成源极和漏极区域，使连接源极和漏极区域的方向为<110>方向时，迁移率为最大值。这类似地适用于N-沟道MIS晶体管。形成在该方向上的N-沟道MIS晶体管的迁移率约为形成在(100)平面中的1.4倍，并且形成在该方向上的P-沟道MIS晶体管的迁移率约为形成在(100)平面中的2.5倍。形成在该方向上的MIS晶体管迁移率的增加可能是因为电子和空穴的有效质量和晶格散射概率沿着从源极区域到漏极区域的方向减小的原因。
如图2所示，即使是在迁移率最大值的角度附近的角度，迁移率也没有突然下降，因此即使在选择约60°到180°的晶体平面取向时，也可以获得其迁移率等于(100)N-沟道MOS晶体管的迁移率的场效应晶体管。这个实施方案的场效应晶体管还可以形成在基本上是(110)平面的平面中，或者在等价于(110)平面或具有与(110)平面的平面角接近的平面角的另一平面取向中，例如(551)平面、(331)平面、(221)平面、(321)平面、(531)平面、(231)平面、(351)平面、(320)平面或(230)平面。
图3A和3B是显示分别形成在(100)和(110)硅衬底上的P-沟道MIS场效应晶体管的漏极电流-漏极电压特性的曲线图。图3显示了这个实施方案(110)平面上的MIS场效应晶体管的电流驱动性能是(100)平面上的晶体管的2.5倍。
图4显示了本发明P-沟道MOS晶体管的栅极电压-互导特性和传统P-沟道MOS晶体管的栅极电压-互导特性的比较。每个P-沟道MOS晶体管的栅极长度为100μm，栅极宽度为300μm，并且栅极氧化膜厚度为5nm。本发明的晶体管是通过用氧自由基的氧化方法(稍后描述)在硅(110)平面上形成由氧化硅膜制成的栅极绝缘膜而获得的P-沟道晶体管。传统的晶体管是通过用热氧化或使用氧自由基的氧化方法在硅(100)平面上形成由氧化硅膜制成的栅极绝缘膜而获得的P-沟道晶体管，和通过用热氧化方法在硅(110)平面上形成由氧化硅膜制成的栅极绝缘膜而获得的P-沟道晶体管。参考图4A，通过用热氧化方法在硅(110)平面上形成由氧化硅膜制成的栅极绝缘膜而获得的传统P-沟道晶体管的特性曲线41在互导方面优于通过热氧化方法在硅(100)平面上形成栅极氧化膜而获得的传统P-沟道晶体管的特性曲线42a。但是，该晶体管的阈值电压偏离极大，不能获得预定数值，因此该晶体管是不实用的。另一方面，参考图4B，即使在其中栅极电压绝对值大的区域，本发明的P-沟道MOS晶体管的特性曲线40也具有三倍于传统P-沟道晶体管特性曲线42b(等于通过用热氧化方法在硅(100)平面上形成栅极氧化膜而获得的传统P-沟道晶体管的特性曲线42a)互导的或更高的互导，所述的传统P-沟道晶体管是通过使用氧自由基的氧化方法在硅(100)平面上形成栅极氧化膜而获得的。不仅特性曲线40优于通过用热氧化方法在硅(110)平面上形成由氧化硅膜制成的栅极绝缘膜而获得的传统P-沟道晶体管的特性曲线41，而且其阈值电压也等于通过使用氧自由基的氧化方法在硅(100)平面上形成栅极氧化膜而获得的传统P-沟道晶体管的阈值电压，从而等于通过用热氧化方法在硅(100)平面上形成栅极氧化膜而获得的传统P-沟道晶体管的阈值电压。因此，这种晶体管可以没有任何问题地在实践中使用。通常，阈值电压的偏差用等式(1)表示：
[等式1]
&Delta;Vth = Q SS C OX = &tau; OX &times; Q SS &epsiv; &CenterDot; &CenterDot; &CenterDot; ( 1 )
其中Vth是阈值，Cox是栅极绝缘膜电容，Qss是在栅极绝缘膜中的固定电荷，ε是栅极绝缘膜的介电常数，且τox是栅极绝缘膜的厚度。ΔVth大是因为通过用热氧化方法形成在硅(110)平面上的栅极氧化膜中存在大量的固定电荷。特别是在栅极-至-源极击穿电压为10V或以上的功率器件中，必须增加厚度τox以提高栅极绝缘膜的击穿电压，其结果是根据上述等式，ΔVth进一步加大。因此，在实践中不可能使用通过用热氧化方法在硅(110)平面上形成栅极氧化膜而获得的传统P-沟道晶体管作为功率器件。相反，本发明的P-沟道MOS晶体管具有厚的栅极绝缘膜，由此，其栅极-至-源极击穿电压为10V或以上，但是其阈值特性曲线等于通过在硅(100)平面形成栅极氧化膜而获得的传统P-沟道晶体管。本发明首次使得可以将具有高互导和高迁移率并且等价于N-沟道MOS晶体管的P-沟道晶体管投入实际使用。
下面将参考图5解释制造这个实施方案的P-沟道功率MIS场效应晶体管的方法。注意，图5所示的实例举例说明了制造具有LDD(轻掺杂漏极)结构的P-沟道晶体管的步骤。
首先，如图5A所示，制备在其表面上含有(110)平面的N-型硅晶片衬底201，以及通过STI(浅槽隔离)等方法在表面上进行元件隔离，从而形成包括源极、漏极和沟道区域的元件区域202。
然后，在元件区域202上进行使用NH4OH-H2O2-H2O(SC1)和HCl-H2O2-H2O(SC2)的RCA清洗(图5B)。在通过该RCA清洗从整个表面上除去有机物、粒子、金属杂质后，将硅表面氧化形成由氧化硅膜制成的栅极绝缘膜204(图5C)。
图6是显示微波激发等离子体仪器的一个实例的主要部件的截面图，该仪器使用径向线隙缝天线实现这个实施方案的栅极绝缘膜204。该图省略了包括真空容器的反应气体排气装置的下部。这种微波激发等离子体仪器的布置基本上等于PCT(WO)10-33362中公开的等离子体仪器。
这个实施方案的栅极绝缘膜204是用如下方法形成的。首先，将真空容器(处理室)401抽空，从喷射板(shower plate)402供应Kr气和O2气，以将处理室401内部压力调节到约1托。将其表面上含有(110)平面的N-沟道硅晶片衬底403(图5中的201)放置在带有加热机构的样品台404上，并将硅晶片衬底403的温度设置在约400℃。当该温度设置的范围为200℃到550℃时，下面所述的结果基本上是相同的。
随后，将2.45GHz的微波从共轴波导405通过径向线隙缝天线406和介电板407供应到处理室401中，从而在处理室401中产生高密度等离子体。当供应的微波频率处于从900MHz到10GHz范围时，下面描述的结果是基本上相同的。在这个实施方案中，将喷射板402和衬底403之间的间隔设置为6cm。间隔越窄，膜形成越快。尽管在这个实施方案中使用具有径向线隙缝天线的等离子体仪器进行膜形成，但是还可以使用另一方法将微波供应到处理室中。
在其中将Kr气和O2气混合的微波激发等离子体中，Kr*和处于中间激发态的O2分子相互碰撞，并且这有效地产生原子氧O*。该原子氧氧化衬底表面。传统的硅表面氧化是用H2O分子和O2分子进行的，并且处理温度非常高，即800℃或以上。然而在这个实施方案中，原子氧的氧化可以在足够低的温度下进行，即550℃或以下进行。
图7显示了在使用微波激发Kr/O2等离子体的硅衬底表面氧化过程中氧化膜厚度和氧化时间之间的关系对平面取向的相关性。硅衬底是(100)和(110)衬底。图7还显示了对900℃下的传统干热氧化的氧化时间的相关性。在传统高温热氧化技术中，O2分子和H2O分子扩散通过形成在表面上的氧化膜，并且达到硅和氧化硅膜的界面，从而有助于氧化。这依照平面取向改变了氧化膜生长速度。但是，在如本实施方案中的使用微波激发Kr/O2等离子体的硅衬底表面氧化中，除了图7所示的那些外，氧化硅膜的生长速度几乎对任何平面取向都没有相关性。
而且，氧化硅膜和硅之间的界面能级密度是用低频C-V测量方法测量的。因此，使用微波激发等离子体形成的氧化硅膜的界面能级密度低，即在任何包含(100)平面和(110)平面的任何平面取向中是有利的。
如上所述，尽管用微波激发Kr/O2等离子体形成的氧化硅膜是在400℃的低温下被氧化的，在包含(100)平面和(110)平面的任何平面取向中都可以获得等于或好于传统(100)高温热氧化膜的电学特性。
获得该效果的部分原因在于Kr在膜形成之后立即被包含在氧化硅膜中。据认为包含在氧化硅膜中的Kr减轻了该膜中或硅和氧化硅膜之间的界面中的应力，减少了膜中的电荷和界面能级密度，并且极大地改善了氧化硅膜的电学特性。特别是当将Kr控制在表面密度为5×1011cm-2或以下时，氧化硅膜的电学特性和可靠特性提高。使用Ar或Xe代替Kr获得类似结果。对于氧化膜，Kr是特别有利的。
回到图5的解释，将硼离子注入到其上形成栅极绝缘膜204的硅晶片衬底201整个表面上，以控制阈值电压(图5D)。在硼离子注入后，在硅晶片衬底201的整个表面上沉积多晶硅膜，并且形成图案，以在元件区域202中栅极绝缘膜204上形成多晶硅电极(栅极电极)205(图5E)。
在形成栅极电极205后，将硼以低密度离子注入，形成降低高电场的P-源极和P-漏极区域206(图5F)。然后，通过CVD等在整个硅晶片衬底201上沉积氧化硅膜以覆盖栅极电极205，并且进行各向异性蚀刻以在栅极电极205的侧壁上形成侧壁绝缘膜207(图5G)。
此后，将诸如硼的P-型杂质在高浓度下离子注入，形成P+-源极和P+-漏极区域208(图5H)。最后，在P+-源极和P+-漏极区域208上方的绝缘膜204中形成空穴，并且用铝等形成源极电极和漏极电极(未显示)，从而完成P-沟道功率MIS场效应晶体管的制造。
在如上所述的实施方案中，可以获得约为形成在含有(100)平面的硅表面的P-沟道MIS晶体管2.5倍的电流驱动性能，并且获得在相同大小和相同成本下具有和N-沟道功率MIS场效应晶体管相等的电流驱动性能的P-沟道MIS晶体管，而这是用形成在(110)硅上的传统P-沟道MIS晶体管所不能获得的。
图8是显示这个实施方案使用P-沟道功率MIS场效应晶体管的开关电路一个实例的电路图，其中和图21相同的参考数字表示相同的部件。如在图21中的那样，图8中显示的这个开关电路具有这样的布置：其中将作为开关元件的P-沟道功率MIS场效应晶体管Q1插在连向负载LO的电源线的高电势侧，并且包括晶体管Q1、NPN晶体管Q2以及电阻器R1和R2。电源电压(电池额定电压)为12V。
图9是显示这个实施方案使用P-沟道功率MIS场效应晶体管的开关电路另一实例的电路图，其中和图22相同的参考数字表示相同的部件。如在图22中的那样，图9中显示的这个开关电路具有这样的布置：其中将作为开关元件的P-沟道功率MIS场效应晶体管Q11和Q12插在连向负载LO的电源线的高电势侧，N-沟道功率MIS场效应晶体管Q13和Q14插在电源线的低电势侧，并且包括晶体管Q11、Q12、Q13和Q14，电阻器R11、R12、R13和R14，高侧驱动电路DR1，以及低侧驱动电路DR2。
在图8和9的每张图中，不必使用按照常规是必需的充电泵电路，并且可以使用大小等于N-沟道功率MIS场效应晶体管的P-沟道功率MIS场效应晶体管。这使得可以降低成本。在图8所示的情况下，一个双极性NPN晶体管是必需的，但是开关电路的成本却可以降低，因为双极性晶体管不如充电泵电路昂贵。
注意：在这个实施方案中通过微波激发等离子体形成的栅极氧化硅膜只需要存在于至少和硅接触的部分中，并且还可以将由不同材料制成的绝缘膜例如氮化硅膜、氧化铝膜、氧化钽膜、氧化铪膜或氧化锆膜堆积在该栅极氧化硅膜上。在这个实施方案中，栅极氧化膜的厚度为40nm，因为形成的是栅极-至-源极击穿电压为20V的P-沟道功率MIS场效应晶体管(因为形成的是用于由额定电压为12V的电池驱动的汽车电子部件的功率晶体管)。但是，当栅极-至-源极击穿电压为例如60V时，可以通过微波激发等离子体形成的栅极氧化硅膜的厚度为约几十nm。因此，还可以通过使用另一制造方法，例如微波激发、高密度等离子体CVD，在这种栅极氧化硅膜上形成绝缘膜，从而获得具有所需厚度(1,200到1,500)的栅极绝缘膜。用于获得10V的栅极-至-源极击穿电压的栅极氧化硅膜的厚度为20nm。
并且，为了实现这个实施方案的栅极氧化硅膜，还可以使用能够使用等离子体低温形成氧化膜的另一等离子体处理仪器代替图6中所示的仪器。例如，还可以用两级喷射板型等离子体处理仪器形成栅极氧化硅膜，所述仪器具有第一气体排出装置，用于排出通过微波激发等离子体的Kr气，和第二气体排出装置，用于排出氧气。
在其表面上含有(110)平面的硅晶片既可以是大块晶体晶片，也可以是具有形成在嵌埋绝缘膜上的硅层的绝缘体上硅(SOI)晶片。硅衬底或金属层可以存在于SOI晶片的嵌埋绝缘膜的下方。对于高速操作而言，其中在嵌埋绝缘膜下方形成由铜等制成的低电阻金属层的SOI晶片更加有利。
[第二实施方案]
至于本发明的第二实施方案，下面将描述这样一种P-沟道功率MIS场效应晶体管，其中在其表面上含有(110)平面的硅衬底上形成由氧氮化硅膜制成的栅极绝缘膜。
即使在将要形成使用氧氮化硅膜作为栅极绝缘膜的场效应晶体管时，通过图1所示的布置也得到最高的迁移率，在所述布置中，在<110>硅衬底上，最上层表面的硅原子平行于和栅极绝缘膜的界面排列，形成栅极电极，使栅极电极的纵向为纸的水平方向，而源极区域和漏极区域相对于该纸分别朝前和朝后形成。
形成在该方向上的这个实施方案的MIS场效应晶体管的电流驱动性能高于第一实施方案的电流驱动性能，因为氧氮化硅膜的介电常数比氧化硅膜的介电常数高。这个实施方案的P-沟道MIS场效应晶体管的电流驱动性能约为其中在<100>硅衬底上形成由氧化硅膜制成的栅极绝缘膜的P-沟道MIS场效应晶体管的2.8倍。这个实施方案MIS场效应晶体管迁移率的增加是因为，如在第一实施方案中，电子和空穴的有效质量和晶格散射概率沿着从源极区域到漏极区域的方向减小。
在如上所述的这个实施方案中，可以使P-沟道功率MIS场效应晶体管的电流驱动性能高于第一实施方案的电流驱动性能。
至于这个实施方案的增加迁移率的平面取向，如第一实施方案中的，这个实施方案的场效应晶体管还可以形成在基本上是(110)平面的平面中，或者等价于(110)平面或具有接近于(110)平面的平面角的另一平面取向中，例如(551)平面、(331)平面、(221)平面、(321)平面、(531)平面、(231)平面、(351)平面、(320)平面或(230)平面。
如在第一实施方案中的那样，这个实施方案P-沟道功率MIS场效应晶体管的栅极氧氮化硅膜是用图6所示的使用径向线隙缝天线的微波激发等离子体仪器获得的。这个实施方案栅极氧氮化硅膜的形成方法如下：
首先，将真空容器(处理室)401抽空，从喷射板402供应Kr气、O2气和NH3气，以将处理室401内部压力调节到约1托。将其表面上含有(110)平面的N-沟道硅晶片衬底403(图5中的201)放置在带有加热机构的样品台404上，并将硅晶片衬底403的温度设置在约400℃。
随后，将5.45GHz的微波从共轴波导405通过径向线隙缝天线406和介电板407供应到处理室401，从而在处理室401中产生高密度等离子体。将喷射板402和衬底403之间的间隔设置为约6cm。尽管在这个实施方案中使用具有径向线隙缝天线的等离子体仪器进行膜形成，还可以使用另一方法将微波供应到处理室中。
在其中将Kr气、O2气和NH3气混合的高密度激发等离子体中，Kr*、处于中间激发态的O2分子和NH3分子相互碰撞，从而有效地产生原子氧O*和NH*。该自由基氧氮化硅衬底表面。
在使用微波激发等离子体的硅表面氧氮化中，氧氮化硅膜的生长速度几乎对任何平面取向没有相关性。并且，氧氮化硅膜和硅之间的界面能级密度低，即在包含(100)平面和(110)平面的任何平面取向中是有利的。
在这个实施方案的栅极氧氮化硅膜形成中，氢的存在是重要的因素。由于氢存在于等离子体，在氧氮化硅膜中以及在氧氮化硅膜与硅之间的界面中的悬空键(dangling bond)通过形成Si-H键和N-H键而终止，这样消除了氧氮化硅膜中和界面中的电子阱。这个实施方案氧氮化硅膜中Si-H键和N-H键的存在是通过分别测量红外吸收光谱和X-射线光电子分光光谱而证实的。氢的存在消除了CV特性曲线的滞后，并将硅和氧氮化硅膜之间膜界面的表面密度降低到3×1010cm-2。当使用稀有气体(Ar、Xe或Kr)、O2和N2/H2的气体混合物形成氧氮化硅膜时，通过将氢的分压设置在0.5％或以上，膜中的电子和空穴阱突然减小。
注意：在这个实施方案中通过微波激发等离子体形成的栅极氧氮化硅膜只需要存在于至少和硅接触的部分中，并且还可以将由不同材料制成的绝缘膜例如氮化硅膜、氧化铝膜、氧化钽膜、氧化铪膜或氧化锆膜堆积在该栅极氧氮化硅膜上。特别地，当如这个实施方案形成P-沟道功率MIS场效应晶体管时，可以通过另一制造方法，例如CVD，在栅极氧氮化硅膜上形成绝缘膜而获得具有所需厚度的栅极绝缘膜。
并且，为了获得这个实施方案的栅极氧氮化硅膜，还可以使用能够使用等离子体低温形成氧化膜的另一等离子体处理仪器代替图6中所示的仪器。例如，还可以用两级喷射板型等离子体处理仪器形成栅极氧氮化硅膜，所述仪器具有第一气体排出装置，用于排出通过微波激发等离子体的Ar、Xe或Kr气，和第二气体排出装置，用于排出O2和NH3气(或N2/H2气体)。也可以将Ar气或Xe气用作Kr气。使用Xe气是优选的。
[第三实施方案]
至于本发明的第三实施方案，下面将描述这样一种P-沟道功率MIS场效应晶体管，其中在其表面上含有(110)平面的硅衬底上形成由氮化硅膜制成的栅极绝缘膜。
即使在将要形成使用氮化硅膜作为栅极绝缘膜的场效应晶体管时，通过图1所示的布置也得到最高的迁移率，在所述布置中，在<110>硅衬底上，最上层表面的硅原子平行于和栅极绝缘膜的界面排列，形成栅极电极使其纵向为纸的水平方向，而源极区域和漏极区域相对于该纸分别朝前和朝后形成。
形成在该方向上的这个实施方案的MIS场效应晶体管的电流驱动性能高于第一实施方案的电流驱动性能，因为氮化硅膜的介电常数比氧化硅膜的介电常数高。氮化硅膜的介电常数是氧化硅膜的介电常数高约2倍。这个实施方案的P-沟道MIS场效应晶体管的电流驱动性能约为其中在<100>硅衬底上形成由氧化硅膜制成的栅极绝缘膜的P-沟道MIS场效应晶体管的5倍。这个实施方案MIS场效应晶体管迁移率的增加是因为，如在第一实施方案中，电子和空穴的有效质量和晶格散射概率沿着从源极区域到漏极区域的方向减小。
在如上所述的这个实施方案中，可以使P-沟道功率MIS场效应晶体管的电流驱动性能高于第二实施方案的电流驱动性能。
至于这个实施方案的增加迁移率的平面取向，如第一实施方案中的，这个实施方案的场效应晶体管还可以形成在基本上是(110)平面的平面中，或者等价于(110)平面或具有接近于(110)平面的平面角的另一平面取向中，例如(551)平面、(331)平面、(221)平面、(321)平面、(531)平面、(231)平面、(351)平面、(320)平面或(230)平面。
如在第一实施方案中，这个实施方案P-沟道功率MIS场效应晶体管的栅极氮化硅膜是用图6所示的使用径向线隙缝天线的微波激发等离子体仪器获得的。这个实施方案栅极氮化硅膜的形成方法如下：
首先，将真空容器(处理室)401抽空，从喷射板402供应Kr气和NH3气，将处理室401内部压力调节到约1托。将其表面上含有(110)平面的N-沟道硅晶片衬底403(图5中的201)放置在带有加热机构的样品台404上，并将硅晶片衬底403的温度设置在约400℃。
随后，将2.45GHz的微波从共轴波导405通过径向线隙缝天线406和介电板407供应到处理室401，从而在处理室401中产生高密度等离子体。将喷射板402和衬底403之间的间隔设置为约6cm。尽管在这个实施方案中使用具有径向线隙缝天线的等离子体仪器进行膜形成，还可以使用另一方法将微波供应到处理室中。
在其中将Kr气和NH3气混合的高密度激发等离子体中，Kr*和处于中间激发态的NH3分子相互碰撞，从而有效地产生NH*。该自由基氮化硅衬底表面。
在使用微波激发等离子体的硅表面氮化中，氮化硅膜的生长速度几乎和任何平面取向都没有相关性。并且，氮化硅膜和硅之间的界面能级密度低，即在包含(100)平面和(110)平面的任何平面取向中是有利的。
在这个实施方案的栅极氮化硅膜形成中，氢的存在是重要的因素。由于氢存在于等离子体、在氮化硅膜中以及在氮化硅膜与硅之间的界面中的悬空键通过形成Si-H键和N-H键而终止，这样消除了氮化硅膜中和界面中的电子阱。这个实施方案的氮化硅膜中Si-H键和N-H键的存在是通过分别测量红外吸收光谱和X-射线光电子分光光谱而证实的。氢的存在消除了CV特性曲线的滞后，并将硅和氮化硅膜之间膜界面的表面密度降低到3×1010cm-2。当使用稀有气体(Ar、Xe或Kr)和N2/H2的气体混合物形成氮化硅膜时，通过将氢的分压设置在0.5％或以上，膜中的电子和空穴阱突然减小。
注意：在这个实施方案中通过微波激发等离子体形成的栅极氮化硅膜只需要存在于至少和硅接触的部分中，并且还可以将由不同材料制成的绝缘膜例如氮化硅膜、氧化铝膜、氧化钽膜、氧化铪膜或氧化锆膜堆积在该栅极氮化硅膜上。特别地，当如这个实施方案形成P-沟道功率MIS场效应晶体管时，可以通过另一制造方法，例如CVD，在栅极氮化硅膜上形成绝缘膜而获得具有所需厚度的栅极绝缘膜。
并且，为了获得这个实施方案的栅极氮化硅膜，还可以使用能够使用等离子体低温形成氧化膜的另一等离子体处理仪器代替图6中所示的仪器。例如，还可以用两级喷射板型等离子体处理仪器形成栅极氮化硅膜，所述仪器含有第一气体排出装置，用于排出通过微波激发等离子体的Ar、Xe或Kr气(Xe是有利的)，和第二气体排出装置，用于排出NH3气(或N2/H2气体)。
[第四实施方案]
下面将解释本发明的第四实施方案，其中通过降低硅表面粗糙度来改善P-沟道功率MIS场效应晶体管的特性。
本发明人通过观测发现：当制造场效应晶体管时，例如，在RCA清洗过程中通过碱处理和纯水清洗不可避免地使元件区域表面粗糙化。
另一方面，场效应晶体管中载流子的迁移率是晶体管电流驱动性能的一个指数，在P-沟道场效应晶体管中空穴是载流子。通常，为了改善场效应晶体管的电流驱动性能，必须通过降低元件区域表面的粗糙度来提高载流子的迁移率。
更具体而言，本发明人证实了，当使用正常的RCA清洗时，元件区域中硅的表面粗糙度当用中心线平均粗糙度Ra表示时为约0.5到1.5nm，并且在该硅表面上形成栅极绝缘膜。栅极绝缘膜通常是使用干O2形成的氧化硅膜。但是，在使用干O2的氧化中，据认为氧化物种进入(111)小面平面以优先推进氧化。据证实，因而硅表面和栅极氧化硅膜之间界面的粗糙度进一步增加。
当使用具有由RCA清洗造成的微粗糙度(microroughness)的硅制造场效应晶体管时，不仅场效应晶体管的电流驱动性能下降，而且在凸出部分出现场集中，这容易造成当电压试剂施加到栅极电极时绝缘击穿。特别是，当使用在其表面含有(110)平面的硅时，在碱处理过程该粗糙度增加，并且当使用该硅时这降低了迁移率。
这个实施方案通过减小如上所述的硅表面的粗糙度而改善P-沟道功率MIS场效应晶体管的特性。
首先，下面将解释这个实施方案的原理。决定(110)硅表面上载流子迁移率速度的因子(速度决定因子)通常是(1)杂质散射μco，(2)声子散射μph，和(3)表面粗糙度散射μsr。还由Matterson定律已知，观察到的迁移率μ是这三个因子的总和，并且由下面的等式2表示：
[等式2]
&mu; - 1 = &mu; co - 1 + &mu; ph - 1 + &mu; sr - 1 &CenterDot; &CenterDot; &CenterDot; ( 2 )
据发现(110)平面中的载流子受到上述三个速度决定因子中的硅表面粗糙度(即表面粗糙度散射μsr)的极大影响。当在实际中低温(cryogenically)检查迁移率和有效电场之间关系时，可以基本上忽视杂质散射μco和声子散射μph，而只摘取表面粗糙度散射μsr的影响。当在77K验证迁移率和有效电场之间关系时，界面粗糙度对迁移率的影响在(110)平面中要大于在(100)平面中。
图10显示了通过模拟中心线平均粗糙度Ra和界面粗糙度谱之间关系而检查的结果。由于使用传统方法可实际获得的中心线平均粗糙度Ra为约0.4nm，图10中所示的中心线平均粗糙度Ra和界面粗糙度谱之间的关系显然是在小于传统方法限度的Ra区域中获得的。此处提及的界面粗糙度谱不是通过测量等用物理方法获得的粗糙度，而是为载流子实际感觉到的粗糙度，并且由等式3定义如下：
[等式3]
< | &Delta;q | 2 > = &pi; &Delta; 2 &Lambda; 2 e ( - q 2 &Lambda; 2 4 ) &CenterDot; &CenterDot; &CenterDot; ( 3 )
其中Δ是界面粗糙度的中心线平均粗糙度Ra，Λ是界面粗糙度的平均周期，q是载流子相对于界面的入射波数矢量k和反射波数矢量k’之间的差值(即，q＝k-k’)。
如图10所示，在(100)平面中，界面粗糙度谱的变化可以忽略地小于中心线平均粗糙度Ra的变化。相反，在(110)平面中，随着中心线平均粗糙度Ra下降，界面粗糙度谱也下降，并且载流子迁移率升高。另外，如从图10可见，可以通过模拟估计，当中心线平均粗糙度Ra减小到0.07nm或以下时，(110)硅中迁移率提高到和(100)硅中电子迁移率相同的水平。
因此，这个实施方案的要点是：通过使用能够将(110)硅表面中心线平均粗糙度Ra平面化至0.04nm或以下作为常规限度，特别是0.15nm或以下，优选0.07nm或以下，并且使用这种平面化的硅获得P-沟道功率MIS场效应晶体管。
下面将参考图11描述根据本发明第四实施方案的制造P-沟道功率MIS场效应晶体管的方法。
首先，如图11A所示，制备在其表面上含有(110)平面的N-型硅晶片衬底301，并且通过STI等在表面上进行元件隔离，从而形成包括源极、漏极和沟道区域的元件区域302。
然后，在元件区域302上进行RCA清洗(图11B)。据发现，在微粗糙度有问题的粗糙区域，还必需考虑作为RCA清洗步骤之一的SC1清洗过程中粗糙度的增加。实际上，在作为RCA清洗步骤之一的SC1清洗过程中，硅表面根据OH浓度被蚀刻，并且该蚀刻增加了粗糙度。
考虑到此，在这个实施方案中SC1清洗是在低OH浓度下进行的。典型的传统SC1处理使用其中NH4OH∶H2O2∶H2O＝1∶1∶5的液体化学制品。然而，在这个实施方案，NH4OH∶H2O2∶H2O＝0.05∶1∶5，即OH浓度低于传统SC1处理中的OH浓度。
并且，当在硅晶体中例如COP(源自晶体的粒子)的缺陷密度高时，在SC1处理过程中表面粗糙度的增加加速。另外，在SC1处理后由缺陷在表面上形成微坑，这使氧化膜击穿电压下降。当使用CZ晶片时，COP密度特别高。
因此，为了抑制SC1清洗过程中的表面粗糙度增加，优选使用通过在硅表面上进行例如氢退火或氩退火，将残余氧的含量减小到约5×1016/cm3而获得的硅，或者含有其上外延生长了Si的表面的硅晶片。在这个实施方案中，使用的是含有其上外延生长了Si的表面的硅晶片。
当如上所述地使用低OH浓度SC1步骤时，硅表面的中心线平均粗糙度Ra约为0.15nm。当使用具有这种表面粗糙度的硅制造P-沟道晶体管时，能够获得具有高于传统P-沟道晶体管的迁移率的晶体管。但是，也还是如图10所示，当使用(110)硅时，具有此数值的中心线平均粗糙度Ra不能获得和使用(100)硅时相同的迁移率。
因此，在这个实施方案中，为了进一步平面化表面粗糙度，如图11C所示，作为平面化元件区域302的硅表面的一个方法，将元件区域302的表面在含有自由基氧的环境中氧化，从而形成牺牲性氧化膜303。通过在自由基氧环境中形成牺牲性氧化膜303，牺牲性氧化膜303的表面比形成牺牲性氧化膜303之前更加平整。
下面详细解释图11C中使用的自由基氧化。这个实施方案的自由基氧化方法使用如图6所示的微波激发等离子体仪器。参考图6，首先将真空容器(处理室)401抽空，并从喷射板402供应Kr气和O2气，将处理室401内部压力调节到约1托。将其表面上含有(110)平面的硅晶片衬底403(图11中的301)放置在带有加热机构的样品台404上，并将硅晶片衬底403的温度设置在约400℃。当该温度设置的范围为200℃到550℃时，下面所述的结果基本上是相同的。
随后，将2.45GHz的微波从共轴波导405通过径向线隙缝天线406和介电板407供应到处理室401，从而在处理室401中产生高密度等离子体。当供应的微波频率范围为900MHz到10GHz时，下面描述的结果是基本上相同的。在这个实施方案中，将喷射板402和衬底403之间的间隔设置为6cm。间隔越窄，膜形成越快。尽管在这个实施方案中使用具有径向线隙缝天线的等离子体仪器进行膜形成，还可以使用另一方法将微波供应到处理室中。
当在含有自由基氧的环境中氧化硅表面时，氧化物种附着在硅表面突出部分上的概率增加。另外，当自由基和这些突出部分碰撞时，突出部分带上负电荷并且容易吸引诸如O+和O2 +的氧离子。当这些效果合在一起时，突出部分优先氧化，并且据认为在硅表面形成平面化的氧化硅膜。
图12显示了当在硅表面上进行干氧化时以及在在含有自由基氧的环境中进行氧化时表面平坦度变化的方式。参考图12，“起始”表示在进行上述低OH浓度SC 1步骤之后的中心线平均粗糙度Ra。如图12所示，中心线平均粗糙度Ra处于0.14到0.16nm的范围。
当通过干氧化在这种硅表面上形成氧化硅膜时，中心线平均粗糙度Ra在0.17到0.19nm之间变化。另一方面，如在这个实施方案中通过自由基氧化形成氧化硅膜时，表面的中心线平均粗糙度Ra小于0.07nm。即，干氧化提高了粗糙度，而自由基氧化改善了平坦度。
图12所示的氧化后的粗糙度是将氧化膜在HF和HCl的溶液混合物(HF∶HCl的体积比＝1.19)中浸渍1分钟然后剥离后而获得的。注意，在氧化膜蚀刻中使用HF和HCl的溶液混合物是为了当使用含有尽可能低的OH离子浓度的液体化学制品剥离氧化膜时抑制硅表面的蚀刻，从而精确检测硅和栅极绝缘膜之间界面的状态。
在测量氧化后的粗糙度之前，将(110)硅在HF和HCl溶液混合物中浸渍10分钟或以上，检查浸渍前后中心线平均粗糙度Ra的变化。结果是，浸渍前后在(110)硅上没有发现中心线平均粗糙度Ra的变化，即硅没有被蚀刻。采用这种方式，证实了这种评估方法的适当性。在以下解释中，绝缘膜下方的硅表面的粗糙度值是在将绝缘膜在HF和HCl溶液混合物中浸渍1分钟然后剥离后而评估的值。
如上所述，自由基氧化能够改善硅表面的平坦度。使用这种自由基氧化方法的硅表面平面化是适用于任何半导体元件的技术，无论其应用的硅平面取向或者半导体元件的类型。
在形成上述牺牲性氧化膜303后，如图11D所示，将牺牲性氧化膜303剥离。在这个实施方案中，使用以HF∶HCl＝1∶19的体积比混和并且pH为1或以下的液体化学制品剥离牺牲性氧化膜303。
然后，如图11E所示，在含有自由基氧的环境中氧化元件区域硅表面，形成由5nm厚的氧化硅膜制成的栅极绝缘膜304。在这种状态下，作为一个实验，将栅极绝缘膜304浸渍在以HF∶HCl＝1∶19的体积比混和并且pH为1或以下的液体化学制品中，并且剥离，从而评估硅表面和栅极绝缘膜之间界面的粗糙度。结果，中心线平均粗糙度Ra为0.06nm。
随后，将硼离子注入到其上形成栅极绝缘膜304的硅晶片衬底301整个表面上，以控制阈值电压(图11F)。在硼离子注入后，在元件区域302中栅极绝缘膜304上形成多晶硅电极(栅极电极)305(图11G)。
在形成栅极电极305后，将硼在低密度下离子注入，形成P-源极和P-漏极区域306(图11F)，并且在栅极电极305侧壁上形成侧壁绝缘膜307(图11I)。此后，将诸如硼的P-型杂质在高浓度下离子注入，形成P+-源极和P+-漏极区域308(图11J)。最后，在P+-源极和P+-漏极区域308上方的绝缘膜304中形成空穴，并且用铝等形成源极电极和漏极电极(未显示)，从而完成P-沟道功率MIS场效应晶体管的制造。
研究图11B所示的RCA清洗后的中心线平均粗糙度Ra和迁移率之间的关系。即，在RCA清洗后，在SC1清洗过程中，通过改变氨浓度，硅表面的中心线平均粗糙度Ra从0.05到0.18nm变化，并且检查迁移率的粗糙度散射组分的变化。
结果显示在图13中。图13显示，迁移率随着中心线平均粗糙度Ra的下降而增加。当使用上述低OH浓度SC1步骤时，中心线平均粗糙度Ra为约0.15nm，因此可以认为这是可以通过清洗获得的平面化极限。相反，当如在这个实施方案中通过自由基氧化形成牺牲性氧化膜303然后剥离时，可以将中心线平均粗糙度Ra平面化至0.05nm。
如从图13所示的中心线平均粗糙度Ra和(110)硅迁移率之间的关系还清楚的是，当中心线平均粗糙度Ra为0.15nm或以下时，观察到电子迁移率改善现象。另外，当中心线平均粗糙度Ra为0.09nm或以下时，迁移率突然增加。可以认为，0.09nm是开始突然的迁移率升高的拐点。此外，可以预测，当将中心线平均粗糙度Ra平面化至0.07nm时，获得和通过(100)表面获得的载流子电子迁移率相等的迁移率，并且直至0.05nm或以下迁移率一直提高。
上述的是首次可以获得的发现，因为通过在清洗后进行上述的自由基牺牲性氧化，获得非常平的表面。
在这个实施方案中，还是如图13所示，可以获得中心线平均粗糙度＝0.05nm，并且使迁移率3倍于使用传统RCA清洗形成的P-沟道MIS晶体管的迁移率。
因此，在这个实施方案中，在相同大小和相同成本下，可以获得和N-沟道功率MIS场效应晶体管相等的电流驱动性能。
因为硅表面和栅极绝缘膜之间的界面比使用传统RCA清洗形成的MIS晶体管中的相应界面更加平整，还可以改善栅极绝缘膜304的可靠性。
注意，在这个实施方案中栅极绝缘膜304的是用微波激发等离子体形成的，但是它还可以通过诸如CVD的另一制造方法形成。形成栅极绝缘膜304的氧化硅膜只需要存在于至少和硅接触的部分中，并且还可以将由不同材料制成的一种或多种绝缘膜堆积在氧化硅膜上，所述的不同材料如使用例如碱土金属、稀土金属或过渡金属的氧化物、氮化物、氧氮化物或硅酸盐。当栅极-至-源极击穿电压为例如60V时，可以通过微波激发等离子体形成的栅极氧化硅膜的厚度为约几十nm。因此，还可以通过使用另一制造方法，例如CVD，在这种栅极氧化硅膜上形成绝缘膜，从而形成具有所需厚度的栅极绝缘膜304。
另外，代替这个实施方案中形成的氧化硅膜，还可以形成由使用碱土金属、稀土金属或过渡金属的氧化物、氮化物、氧氮化物或硅酸盐制成的栅极绝缘膜。而且，还可以形成包含氧化硅膜、氮化硅膜和氧氮化硅膜中至少一种的栅极绝缘膜。
在这个实施方案中形成可用作栅极绝缘膜的高k膜的材料实例是金属硅酸盐、金属氧化物、金属氮化物和金属氧氮化物，所述金属硅酸盐是选自Hf、Zr、Ta、Ti、La、Co、Y和Al中的一种元素或元素组合的硅酸盐，金属氧化物是选自Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、Al、Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr和Ba中的一种元素或元素组合的氧化物，金属氮化物是选自Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、Al、Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr和Ba中的一种元素或元素组合的氧化物，金属氧氮化物是选自Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、Al、Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr和Ba中的一种元素或元素组合的氧氮化物。
[第五实施方案]
下面将参考图14描述根据本发明第五实施方案的制造P-沟道功率MIS场效应晶体管的方法。在第四实施方案中，使用的是具有其上外延生长了Si的表面的(110)硅平面。在这个实施方案中，使用通过在<100>方向上偏取向8°获得的硅平面，一个具有其上外延生长了Si的表面的(110)硅平面，还使用栅极氧氮化硅膜。注意，偏取向8°的平面换言之是(551)硅平面。
首先，如图14A所示，制备在其表面上含有(551)平面的N-型硅晶片衬底401，并且通过STI等在表面上进行元件隔离，从而形成包括源极、漏极和沟道区域的元件区域402。
然后，在元件区域402上进行RCA清洗(图14B)。在这个实施方案中，如第四实施方案中那样，为了抑制SC1清洗过程中粗糙度的增加，使用其中NH4OH∶H2O2∶H2O＝0.05∶1∶5，即OH浓度低于传统SC1处理中的OH浓度的液体化学制品。
此后，如图14C和14D所示，至于平面化元件区域402的硅表面的方法，通过在300℃到500℃下在含有自由基氧的环境中氧化元件区域402的表面形成牺牲性氧化膜403，然后剥离。在这个实施方案中，使用以HF∶HCl＝1∶19的体积比混和并且pH为1或以下的液体化学制品剥离牺牲性氧化膜403。
当观察剥离牺牲性氧化膜403后的表面状态时，如图15所示，出现包括多个平台的自排列阶梯形状，每个平台在其表面上均具有(110)平面，以及沿着<-110>方向的台阶。台阶高度优选为约0.17到0.35nm，并且中心线平均粗糙度Ra优选为约0.04nm。
然后，如图14E所示，在含有自由基氧的环境中氧化元件区域402的硅表面，形成由氧氮化硅膜制成的栅极绝缘膜404。在这种状态下，作为一个实验，将栅极绝缘膜404浸渍在以HF∶HCl＝1∶19的体积比混和并且pH为1或以下的液体化学制品中，并且剥离，从而评估硅表面和栅极绝缘膜之间界面的粗糙度。结果，中心线平均粗糙度Ra为0.05nm。为了比较，检查其上没有进行自由基牺牲性氧化的硅表面的中心线平均粗糙度Ra，发现为0.15nm。
如第四实施方案中那样，可以通过使用径向线隙缝天线的微波激发等离子体仪器(图6)，形成这个实施方案的场效应晶体管的栅极氧氮化硅膜。更具体而言，用以下方法形成氧氮化硅膜：
首先，将真空容器(处理室)401抽空，并从喷射板402供应Kr气、O2气和NH3气，将处理室401内部压力调节到约1托。将其表面上含有(110)平面的硅晶片衬底403(图14中的401)放置在带有加热机构的样品台404上，并将硅晶片衬底403的温度设置在约400℃。当该温度设置的范围为200℃到550℃时，下面所述的结果基本上是相同的。
随后，将5.45GHz的微波从共轴波导405通过径向线隙缝天线406和介电板407供应到处理室401中，从而在处理室401中产生高密度等离子体。将喷射板402和衬底403之间的间隔设置为约6cm。尽管在这个实施方案中使用具有径向线隙缝天线的等离子体仪器进行氧氮化，还可以使用另一方法将微波供应到处理室中。
在这个实施方案的栅极氧氮化硅膜形成中，如在第二实施方案中，氢的存在是重要的因素。氢的存在消除了CV特性曲线的滞后，并将硅和氧氮化硅膜之间膜界面的表面密度降低到3×1010cm-2。当使用稀有气体(Ar或Kr)、O2、N2和H2的气体混合物形成氧氮化硅膜时，通过将氢的分压设置在0.5％或以下，膜中的电子和空穴阱突然减小。
在形成栅极绝缘膜404后，将硼离子注入到硅晶片衬底401的整个表面中，以控制阈值电压(图14F)，并且在元件区域402中栅极绝缘膜404上形成多晶硅电极(栅极电极)405(图14G)。
在形成栅极电极405后，将硼在低密度下离子注入，形成P-源极和P-漏极区域406(图14H)，并且在栅极电极405侧壁上形成侧壁绝缘膜407(图14I)。此后，将诸如硼的P-型杂质在高浓度下离子注入，形成P+-源极和P+-漏极区域408(图14J)。最后，在P+-源极和P+-漏极区域408上方的绝缘膜404中形成空穴，并且用铝等形成源极电极和漏极电极(未显示)，从而完成P-沟道功率MIS场效应晶体管的制造。
在这个实施方案中，可以获得三倍于使用传统RCA清洗形成的P-沟道MIS晶体管的迁移率。
另外，可以改善栅极绝缘膜的可靠性，因为硅表面和栅极绝缘膜之间的界面比使用传统RCA清洗形成的MIS晶体管更平整。
注意，在这个实施方案中，还可以通过将例如Kr气和NH3气供应到微波激发等离子体处理室中形成栅极氮化硅膜。
还注意的是，形成栅极绝缘膜404的氧氮化硅膜或氮化硅膜只需要存在于至少和硅接触的部分中，并且还可以将由不同材料制成的一种或多种绝缘膜堆积在栅极绝缘膜404上，所述的不同材料如使用例如碱土金属、稀土金属或过渡金属的氧化物、氮化物、氧氮化物或硅酸盐。在这个实施方案中，栅极绝缘膜的厚度为40nm，因为形成的是栅极-至-源极击穿电压为20V的P-沟道功率MIS场效应晶体管(因为形成的是用于由额定电压为12V的电池驱动的汽车电子部件的功率晶体管)，并且可以通过氮化或氧氮化形成该膜。但是，当栅极-至-源极击穿电压为例如60V时，可以通过微波激发等离子体形成的栅极氧化硅膜的厚度为约几十nm。因此，还可以通过使用另一制造方法，例如CVD，在该栅极绝缘膜上形成绝缘膜，从而形成具有所需厚度的栅极绝缘膜404。
另外，代替这个实施方案中形成的氧氮化硅膜，还可以形成由例如使用碱土金属、稀土金属或过渡金属的氧化物、氮化物、氧氮化物或硅酸盐制成的栅极绝缘膜。
在上述的第四和第五实施方案中，硅表面是用自由基牺牲性氧化方法平面化的。但是，还可以通过使用自由基牺牲性氧化方法以外的方法来维持或改善平坦度，并且改善P-沟道功率MIS场效应晶体管的性能。
[第六实施方案]
首先，下面将解释使用湿氧化法改善平坦度的实施方案作为第六实施方案。制备包含具有相对较大粗糙度的表面的(110)硅，并且在1,000℃、H2＝1slm且O2＝1slm下，通过湿氧化法氧化硅表面，从而形成3,000厚的氧化硅膜(第一步骤)。
然后，将氧化硅膜用含有HF的H2O液体化学制品深蚀刻，直至残余膜厚度为0到2,500
Figure A20091014153300352
(第二步骤)。此后，将第一步骤和第二步骤重复两次，并且最后使用以HF∶HCl＝1∶19的体积比混和并且pH为1或以下的液体化学制品将氧化硅膜完全剥离。
结果显示在图16中。在图16中，横坐标表示第二步骤中氧化硅膜的残余膜量(厚度)，纵坐标表示中心线平均粗糙度Ra。作为一个参考，图16还显示了当形成9,000
Figure A20091014153300353
厚氧化硅膜，然后立即用以HF∶HCl＝1∶19的体积比混和并且pH为1或以下的液体化学制品剥离时获得的数据。
参考图16，中心线平均粗糙度Ra随着氧化硅膜的残余膜厚度在第二步骤深蚀刻过程中降低而降低，并且当残余膜厚度为1,000
Figure A20091014153300354
时几乎饱和。当残余膜厚度为0，即当氧化硅膜被完全剥离时，平面化效果丧失。
这可能是因为当硅表面由液体化学制品处理而暴露时，由液体化学制品在硅表面上造成的诸如攻击和金属污染之类的因素和平面化干扰增加。当将第二步骤中残余膜量设置到合适的数值，例如100
Figure A20091014153300361
通过重复第一步骤和第二步骤获得的平面化效果高于通过形成9,000
Figure A20091014153300362
厚氧化硅膜然后立即将其剥离的效果。
通过氧化和深蚀刻获得平面化效果的机理尚不清楚。但是，一个可能的原因是当残余膜通过深蚀刻变薄时，湿氧化的氧化物种容易均匀地到达硅和氧化硅膜之间的界面附近。
此外，还检查了第一和第二步骤重复次数和平坦度之间的关系。结果显示于图17中。在图17中，横坐标表示重复次数，纵坐标表示中心线平均粗糙度Ra。如从图17清楚的是，当重复次数超过3时，中心线平均粗糙度Ra几乎饱和。这表明第一和第二步骤重复次数具有合适的数值。
如上所述，通过使用湿气体进行氧化(第一步骤)，在不剥离的情况下深蚀刻氧化膜直至膜厚度为10到1,000
Figure A20091014153300363
(第二步骤)，将第一和第二步骤重复所需的次数，最后用含有HF的水溶液剥离氧化膜，如此可以使硅表面比初始晶片更加平整。
[第七实施方案]
下面将描述在不使用任何液体化学制品处理的情况下维持和改善平坦度的方法作为本发明的第七实施方案。如上所述，经常使用RCA清洗来清洗硅表面。在RCA清洗步骤中的SC1清洗(通过将硅浸渍到加热到80℃的氨、过氧化氢水溶液和纯水中进行的清洗)过程中，弱的Si-Si键部分被OH离子攻击，这使Si表面粗糙化。在SC1处理中，过氧化氢水溶液对硅表面的氧化、OH离子对Si-O的蚀刻以及通过Si-Si蚀刻的深蚀刻是同时进行的。尽管这使RCA清洗具有高效除去粒子和有机污染物的特性，但是RCA清洗有副作用，即Si表面上的粗糙度。为了保持硅表面尽可能不粗糙，要求使用无碱清洗的清洗方法。至于不使用碱清洗并且能够在等于或高于RCA的水平上除去粒子、有机污染物和金属污染物的清洗方法，日本专利公开11-057636公开了一种使用五个步骤的清洗方法。
日本专利公开11-057636中公开的这种清洗方法的特征在于：包括以下步骤：第一步骤，使用含有臭氧的纯水进行清洗；第二步骤，使用含有HF、H2O和表面活性剂的清洗溶液同时施加频率为500kHz或以上的振动进行清洗；第三步骤，使用含有臭氧的纯水进行清洗；第四步骤，使用含有HF和H2O的清洗溶液进行清洗，以除去氧化硅膜；第五步骤，使用纯水进行清洗。
据认为日本专利公开11-057636中公开的清洗方法能够在不使Si表面平坦度变差的情况下进行清洗，因为如上所述，该方法不包括碱处理。日本专利公开11-057636显示了这样一个实例，其中在清洗前后表面的中心线平均粗糙度Ra被保持在0.11nm。但是，日本专利公开11-057636没有指出以下事实：当进行RCA清洗时，表面粗糙度(Ra)增加。另外，日本专利公开11-057636描述了在其表面上含有(100)平面的硅上有限地进行的实验的结果。对于其表面上含有(110)平面的硅，不能获得0.15nm或以下的初始晶片，并且即使在使用这种方法时，也不能获得0.15nm或以下的中心线平均粗糙度Ra。
本发明人发现，通过将日本专利公开11-057636公开的第一到第五步骤的第二步骤和第四步骤中使用的H2O脱气以降低溶解氧量，能够保持表面平坦度。即，在这个实施方案的第二步骤中，通过除去第一步骤中形成的氧化硅膜而除去粒子。同样，在第四步骤中，通过除去第三步骤中形成的氧化硅膜而除去金属污染物。
如果溶解氧存在于第二和第四步骤中的液体化学制品中，在已经用HF进行清除的硅表面上，弱的Si-Si部分被再次选择性氧化并同时被HF除去。结果，表面粗糙度增加。因此，在这个实施方案中，据发现通过在第二和第四步骤中将溶解氧量从常规的ppm级降低到100ppb或以下(优选10ppb或以下)，进行液体化学制品处理，可以保持表面粗糙度(Ra)。
更具体而言，将使用含有5ppm臭氧的纯水的清洗在其表面上含有(110)平面的硅上进行5分钟(第一步骤)，并且将使用含有脱气的0.5％HF水溶液、脱气的H2O和50ppm表面活性剂的清洗溶液的清洗进行5分钟，同时施加频率为950kHz的振动(第二步骤)。然后，进行使用含有5ppm臭氧的纯水的清洗5分钟(第三步骤)，进行使用含有脱气的0.5％HF和脱气H2O的清洗溶液的清洗1分钟，以除去氧化膜(第四步骤)，以及将使用通过加入0.1到50ppmH到脱气的H2O中而获得的超纯水的清洗进行10分钟(第五步骤)。
同样，通过将硅浸渍到清洗溶液中进行清洗。图18显示了通过比较用传统RCA清洗的硅表面的粗糙度而获得的结果。如图18所示，当在硅表面上用传统技术进行RCA清洗时，清洗之前为0.08nm的中心线平均粗糙度Ra增加到0.13nm，但是在这个实施方案中粗糙度的增加减小到0.10nm。
注意，根据这个实施方案，能够通过在剥离氧化硅膜时使用含有HF和溶解氧浓度为100ppb或以下的H2O的清洗溶液而减小硅表面粗糙度的技术，还可以在剥离氮化硅膜和氧氮化硅膜时使用。
另外，通过将第二和第四步骤中使用的H2O脱气，然后加入0.1到50ppm的氢，除了降低溶解氧量的效果外，还尝试降低OH离子浓度。图18显示了和RCA比较的结果。结果，中心线平均粗糙度Ra从初始晶片的0.08nm增加了约0.01nm，但是这种增加小于RCA导致的增加。特别是在第二步骤中，日本专利公开11-057636中公开的清洗方法存在以下问题：如果进行处理的同时施加频率为500khz或以上的振动，H2O分解成H和OH，这增加了OH浓度。
在这个实施方案中，通过使用含有HF、H2O和50ppm表面活性剂的清洗溶液进行清洗，其中将H2O脱气至溶解氧浓度为100ppb或以下并且随后加入50ppmH，能够基本上保持中心线平均粗糙度Ra。这意味着在第二步骤中进行抑制OH产生的超声清洗。注意，溶解氧量优选10ppb或以下。
此外，除了在第二和第四步骤中使用通过将H2O脱气然后加入0.1到50ppm的氢而制备的液体化学制品外，这五个步骤是在其中清洗液体化学制品和硅表面从清洗开始到结束不暴露在空气中的仪器中进行的，从而防止氧从空气中溶解进入液体化学制品。图18显示了和传统RCA比较的结果。如图18所示，与初始晶片的0.08nm相比，粗糙度没有增加，即，能够保持表面粗糙度(Ra)。
还可以只使用pH为7或以下的非碱性溶液进行上述半导体的处理或清洗。在这种情况下，还可以进行超声处理同时抑制OH产生，或者通过加入H2抑制OH产生。
[第八实施方案]
下面描述将本发明应用于沟结构垂直P-沟道功率MOS晶体管的一个实施方案。图19A显示了这个实施方案中的垂直P-沟道MOSFET衬底，该衬底是用以下方法获得的：在含有(110)平面的硅衬底(未显示)上，形成具有第一导电类型的重掺杂漏极层503，杂质浓度不同但导电类型和重掺杂漏极层503相同的漏极层504，以及具有和第一导电类型相反的第二导电类型并且其中将要形成P-沟道MOSFET的沟道的主体层(body layer)505。重掺杂漏极层的导电类型、杂质浓度和厚度分别为p-型、1×1020cm-3和0.2μm，漏极层的导电类型、杂质浓度和厚度分别为p-型、2×1017cm-3和0.5μm，而主体层的导电类型、杂质浓度和厚度分别为n-型、5×1018cm-3和0.2μm。在这个实施方案中，重掺杂漏极层503的杂质浓度为约1×1020cm-3或以上，并且厚度为20μm或以下，因此可以减小所形成的元件的串联电阻，并且容易形成高速运行的元件。另外，由于层503是由具有(110)平面取向的Si单晶制成的，可以使扩散常数大于使用传统的(100)衬底时的扩散常数，而这增加了运行速度。并且，这种Si层是通过在600℃或以下的低温外延生长形成的，并且杂质含量被精确控制，因此能够容易地制造高性能元件。
在根据这个实施方案的垂直沟结构P-沟道MOSFET中，如图19B所示，使用图19A所示的衬底来形成元件区域，将BF2 +离子注入以掺杂用于形成和主体区域505相反的导电类型的硼，从而形成源极区域506。杂质浓度为p-型1×1020cm-3。接着，通过CVD沉积0.5μm厚的SiO2 507，形成层间介电膜(图19C)。这使得可以减小栅极电极和栅极区域的叠加电容。
然后，如图19D所示，在预期的栅极电极区域形成沟孔508以形成栅极电极。其做法如下：用光致抗蚀剂涂布整个衬底表面并将光致抗蚀剂形成图案，以在抗蚀剂的沟形成部分形成孔。该孔位于源极区域。然后通过通常使用的RIE方法形成沟孔。沟孔508的底部到达漏极区域504，并且在这个实施方案中，其深度、宽度和长度分别为0.8、0.3和20μm。这些数值可以根据元件的应用情况而变化。由于硅505表面是(110)平面，和硅表面成90°的沟孔508的内壁表面也是(110)平面。然后，如图20A所示，在除去光致抗蚀剂后形成栅极氧化膜511。栅极氧化膜形成是通过在400℃下使用等离子体氧化Kr和O2的气体混合物，从而在沟孔内壁上形成20nm厚的氧化硅膜而完成的。以这种方式，能够在沟孔508的(110)内壁上均匀地形成击穿电压为4到5MV/cm的高质量氧化膜511。含有这种栅极氧化膜511的P-沟道MOS晶体管的栅极-至-源极击穿电压为10V。
然后，如图20B所示，形成栅极电极510。通过CVD在400℃下沉积栅极电极材料，例如多晶硅，并且通过溅射形成含有约1％原子组成的Si的Al膜。整个衬底表面用光致抗蚀剂涂布，并且将栅极电极部分形成图案，以完成栅极电极510。
接着，如图20B所示，为了形成层间介电膜512，通过CVD在400℃下，将SiO2沉积在整个衬底表面上，从而形成源极电极509。在这种源极电极形成中，首先涂敷光致抗蚀剂，然后形成用于源极电极部分509的孔的图案。这样形成源极电极孔的图案，使在p+-源极层506和n-型主体层505上均形成光致抗蚀剂孔。以这种方式，可以通过源极电极509获得源极电势和主体电势。为了形成孔，通过蚀刻光致抗蚀剂孔部分中的SiO2膜507和512，形成接触孔，通过溅射形成含有约1％原子组成的Si的Al膜并且通过蚀刻形成图案，从而形成源极电极509。
通过上述步骤，完成根据这个实施方案的沟结构垂直P-沟道功率MOS场效应晶体管。由于使重掺杂漏极层503薄到0.2μm并且其电阻也减小了，元件的串联电阻低，因此获得高速晶体管。
注意，通过其中将n+-型硅和p+-型硅交替排列在重掺杂漏极区域的漏极缩短的元件(drain-shorted element)也能够获得相等效果。
工业适用性
本发明可应用于在例如汽车电子部件中使用的P-沟道功率MIS场效应晶体管。

Claims (28)

1、一种P-沟道功率MIS场效应晶体管，其包含具有硅区域的衬底、形成在该表面上的栅极绝缘膜以及形成在所述栅极绝缘膜上的栅极电极，所述硅区域的表面是(110)平面、(551)平面、(311)平面、(221)平面、(553)平面、(335)平面、(112)平面、(113)平面、(115)平面、(117)平面、(331)平面、(221)平面、(332)平面、(111)平面和(320)平面中的任一个平面，并且其中所述硅区域至少被用作一个沟道，该P-沟道功率MIS场效应晶体管的特征在于：
硅表面的表面粗糙度当用中心线平均粗糙度(Ra)表示时不大于0.15nm，并且源极-至-栅极击穿电压不小于10V。
2、根据权利要求1的P-沟道功率MIS场效应晶体管，其特征在于所述栅极绝缘膜的至少和所述硅区域表面接触的接触部分含有氩、氪或氙。
3、根据权利要求1的P-沟道功率MIS场效应晶体管，其特征在于硅表面的表面粗糙度Ra不大于0.11nm。
4、根据权利要求3的P-沟道功率MIS场效应晶体管，其特征在于硅表面的表面粗糙度Ra不大于0.09nm。
5、根据权利要求4的P-沟道功率MIS场效应晶体管，其特征在于硅表面的表面粗糙度Ra不大于0.07nm。
6、根据权利要求1的P-沟道功率MIS场效应晶体管，其特征在于所述中心线平均粗糙度Ra不小于0.02nm。
7、根据权利要求1的P-沟道功率MIS场效应晶体管，其特征在于所述栅极绝缘膜的至少和硅表面接触的接触部分是由包括氧化硅膜、氮化硅膜或氧氮化硅膜中至少一种的膜制成的。
8、根据权利要求7的P-沟道功率MIS场效应晶体管，其特征在于所述栅极绝缘膜除了接触部分外的部分包含高k膜，该高k膜含有以下中的至少一种：
金属硅酸盐，所述的金属硅酸盐含有至少一种选自Hf、Zr、Ta、Ti、La、Co、Y和Al中的元素；
金属氧化物，所述的金属氧化物含有至少一种选自Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、Al、Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr和Ba中的元素；
金属氮化物，所述的金属氮化物含有至少一种选自Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、Al、Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr和Ba中的元素；和
金属氧氮化物，所述的金属氧氮化物含有至少一种选自Si、Hf、Zr、Ta、Ti、Y、Nb、Na、Co、Al、Zn、Pb、Mg、Bi、La、Ce、Pr、Sm、Eu、Gd、Dy、Er、Sr和Ba中的元素。
9、根据权利要求8的P-沟道功率MIS场效应晶体管，其特征在于除了接触部分外的所述栅极绝缘膜部分由包括氧化硅膜、氮化硅膜、氧氮化硅膜和高k膜中至少一种的膜制成的。
10、根据权利要求2的P-沟道功率MIS场效应晶体管，其特征在于所述栅极绝缘膜的至少和硅所述区域表面接触的接触部分中的氩、氪或氙含量不大于5×1011cm-2。
11、根据权利要求1的P-沟道功率MIS场效应晶体管，其特征在于所述栅极绝缘膜的至少和所述硅区域表面接触的接触部分是在含有自由基氧和自由基氮中至少一种的环境中，通过进行氧化硅表面的氧化步骤和氮化硅表面的氮化步骤之一，或者同时并行地进行氧化步骤和氮化步骤而形成的。
12、根据权利要求1的P-沟道功率MIS场效应晶体管，其特征在于所述栅极绝缘膜包括通过使用含有稀有气体和绝缘膜形成气体的气体混合物等离子体而形成的部分，其中稀有气体用于产生微波激发。
13、根据权利要求12的P-沟道功率MIS场效应晶体管，其特征在于所述稀有气体是氪、氙和氩中的至少一种，并且绝缘膜形成气体包含氨、氮和氧中的至少一种。
14、根据权利要求1的P-沟道功率MIS场效应晶体管，其特征在于在形成源极区域、漏极区域、沟道区域和栅极绝缘膜之前，在低OH浓度下通过RCA清洗步骤清洗硅表面。
15、根据权利要求1的P-沟道功率MIS场效应晶体管，其特征在于用于处理硅表面的溶液的pH不大于7。
16、根据权利要求15的P-沟道功率MIS场效应晶体管，其特征在于在形成源极区域、漏极区域、沟道区域和栅极绝缘膜之前，用包括抑制OH产生的超声清洗的清洗步骤清洗硅表面。
17、根据权利要求1的P-沟道功率MIS场效应晶体管，其特征在于在形成源极区域、漏极区域、沟道区域和所述栅极绝缘膜之前，用包括以下步骤的清洗步骤清洗硅表面：第一步骤，使用含有臭氧的纯水进行清洗；第二步骤，使用含有HF、脱气H2O和表面活性剂的清洗溶液，同时施加频率不小于500kHz的振动，进行清洗；第三步骤，使用含有臭氧的H2O进行清洗；第四步骤，使用含有HF、脱气H2O的清洗溶液进行清洗，以除去在第三步骤中形成的氧化膜；第五步骤，使用加入氢的H2O进行清洗。
18、根据权利要求17的P-沟道功率MIS场效应晶体管，其特征在于用于第二步骤和第四步骤中的脱气H2O是通过向脱气H2O中加入氢而形成的H2O。
19、根据权利要求17的P-沟道功率MIS场效应晶体管，其特征在于用于第二步骤和第四步骤中的脱气H2O的溶解氧浓度不大于100ppb。
20、根据权利要求1的P-沟道功率MIS场效应晶体管，其特征在于在形成源极区域、漏极区域、沟道区域和所述栅极绝缘膜之前，用HF和通过向溶解氧浓度不大于100ppb的H2O中加入氢而制备的清洗溶液，同时施加频率不小于500kHz的振动，清洗硅表面。
21、根据权利要求17的P-沟道功率MIS场效应晶体管，其特征在于处理是在一种仪器中进行的，其中从硅表面清洗开始到结束，处理液体化学制品和硅表面不暴露在空气中。
22、根据权利要求20的P-沟道功率MIS场效应晶体管，其特征在于处理是在一种仪器中进行的，其中从硅表面清洗开始到结束，处理液体化学制品和硅表面始终不向空气暴露。
23、根据权利要求1的P-沟道功率MIS场效应晶体管，其特征在于在清洗步骤后，对硅表面进行表面平面化处理，该处理包括在含有氧自由基的环境中在硅表面上形成牺牲性氧化膜的步骤，以及除去该牺牲性氧化膜的步骤。
24、根据权利要求1的P-沟道功率MIS场效应晶体管，其特征在于在清洗步骤后，还可以对硅表面进行表面平面化处理，通过该处理重复进行所需次数的包括以下步骤的两个步骤：使用潮湿气体通过氧化形成氧化膜的第一步骤；和将氧化膜深蚀刻到预定的厚度的第二步骤，并且用含有HF的水溶液除去氧化膜。
25、根据权利要求1的P-沟道功率MIS场效应晶体管，其特征在于所述栅极绝缘膜的厚度为200到1,500
Figure A2009101415330005C1
26、一种开关电路，其中将电源直接或间接连接到权利要求1所述的P-沟道功率MIS场效应晶体管的源极和漏极中的一个上，将负载连接到源极和漏极中的另一个上，并且将用于施加驱动信号以导通或截止P-沟道功率MIS场效应晶体管的装置连接到栅极上。
27、根据权利要求26的开关电路，其特征在于所述电源的额定电压不低于12V。
28、根据权利要求26的开关电路，其特征在于所述的用于施加驱动信号的装置包括双极性晶体管。
CN2009101415330A 2003-05-26 2004-05-24 P-沟道功率mis场效应晶体管和开关电路 Expired - Fee Related CN101567388B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003148275A JP2004356114A (ja) 2003-05-26 2003-05-26 Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路
JP2003148275 2003-05-26
JP2003-148275 2003-05-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800145946A Division CN100521115C (zh) 2003-05-26 2004-05-24 P-沟道功率mis场效应晶体管和开关电路

Publications (2)

Publication Number Publication Date
CN101567388A true CN101567388A (zh) 2009-10-28
CN101567388B CN101567388B (zh) 2011-07-20

Family

ID=33475387

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2009101415345A Expired - Fee Related CN101567389B (zh) 2003-05-26 2004-05-24 P-沟道功率mis场效应晶体管
CN2009101415330A Expired - Fee Related CN101567388B (zh) 2003-05-26 2004-05-24 P-沟道功率mis场效应晶体管和开关电路
CNB2004800145946A Expired - Fee Related CN100521115C (zh) 2003-05-26 2004-05-24 P-沟道功率mis场效应晶体管和开关电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2009101415345A Expired - Fee Related CN101567389B (zh) 2003-05-26 2004-05-24 P-沟道功率mis场效应晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2004800145946A Expired - Fee Related CN100521115C (zh) 2003-05-26 2004-05-24 P-沟道功率mis场效应晶体管和开关电路

Country Status (7)

Country Link
US (2) US7663195B2 (zh)
EP (2) EP1628337A4 (zh)
JP (1) JP2004356114A (zh)
KR (1) KR100766029B1 (zh)
CN (3) CN101567389B (zh)
TW (1) TWI255009B (zh)
WO (1) WO2004105116A1 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8080459B2 (en) 2002-09-24 2011-12-20 Vishay-Siliconix Self aligned contact in a semiconductor device and method of fabricating the same
EP1427003A3 (en) * 2002-12-02 2005-03-02 OHMI, Tadahiro Semiconductor device and method of manufacturing the same
JP2004356114A (ja) * 2003-05-26 2004-12-16 Tadahiro Omi Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路
US7776686B2 (en) * 2005-03-08 2010-08-17 Nec Electronics Corporation Method of fabricating a non-volatile memory element including nitriding and oxidation of an insulating film
US9685524B2 (en) 2005-03-11 2017-06-20 Vishay-Siliconix Narrow semiconductor trench structure
FR2884647B1 (fr) * 2005-04-15 2008-02-22 Soitec Silicon On Insulator Traitement de plaques de semi-conducteurs
JP5339327B2 (ja) * 2005-06-08 2013-11-13 国立大学法人東北大学 プラズマ窒化処理方法および半導体装置の製造方法
US20060289948A1 (en) * 2005-06-22 2006-12-28 International Business Machines Corporation Method to control flatband/threshold voltage in high-k metal gated stacks and structures thereof
JP2007149745A (ja) * 2005-11-24 2007-06-14 Asahi Kasei Microsystems Kk 半導体装置及びその製造方法
TWI489557B (zh) * 2005-12-22 2015-06-21 Vishay Siliconix 高移動率ｐ-通道溝槽及平面型空乏模式的功率型金屬氧化物半導體場效電晶體
US8409954B2 (en) 2006-03-21 2013-04-02 Vishay-Silconix Ultra-low drain-source resistance power MOSFET
JP2007329239A (ja) * 2006-06-07 2007-12-20 Sharp Corp パワーｉｃデバイス及びその製造方法
US7939396B2 (en) * 2006-06-09 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Base oxide engineering for high-K gate stacks
EP2442363A3 (en) 2006-07-13 2012-07-11 National University Corporation Tohoku Unversity Semiconductor device
KR100790731B1 (ko) * 2006-07-18 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US9437729B2 (en) 2007-01-08 2016-09-06 Vishay-Siliconix High-density power MOSFET with planarized metalization
US9947770B2 (en) 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
JP2009054718A (ja) * 2007-08-24 2009-03-12 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2009076731A (ja) * 2007-09-21 2009-04-09 Renesas Technology Corp 半導体装置およびその製造方法
JP2009094156A (ja) 2007-10-04 2009-04-30 Tohoku Univ 半導体基板および半導体装置
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
EP2107571B1 (en) * 2008-04-03 2012-04-25 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US20100052077A1 (en) * 2008-08-27 2010-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. High-k metal gate structure including buffer layer
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP2010067930A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 半導体装置およびその製造方法
JP4864987B2 (ja) * 2009-01-13 2012-02-01 株式会社東芝 半導体装置の製造方法
JP2010287743A (ja) * 2009-06-11 2010-12-24 Sony Corp 半導体装置及びその製造方法、固体撮像素子
US9443974B2 (en) 2009-08-27 2016-09-13 Vishay-Siliconix Super junction trench power MOSFET device fabrication
US9425306B2 (en) 2009-08-27 2016-08-23 Vishay-Siliconix Super junction trench power MOSFET devices
US9431530B2 (en) 2009-10-20 2016-08-30 Vishay-Siliconix Super-high density trench MOSFET
TWI497717B (zh) * 2010-05-17 2015-08-21 Chao Cheng Lu 高源漏崩潰電壓之垂直場效電晶體
WO2013073671A1 (ja) * 2011-11-17 2013-05-23 国立大学法人東北大学 半導体装置及びその製造方法
US9412883B2 (en) 2011-11-22 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for MOS capacitors in replacement gate process
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9613918B1 (en) * 2013-01-14 2017-04-04 Microsemi Corporation RF power multi-chip module package
NL2012111C2 (en) * 2014-01-20 2015-07-21 Apex Internat Holding B V Wire spacer for a plate type heat exchanger, plate type heat exchanger provided with such a wire spacer, and method of upgrading a heat exchanger.
US9209304B2 (en) * 2014-02-13 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. N/P MOS FinFET performance enhancement by specific orientation surface
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
EP3183753A4 (en) 2014-08-19 2018-01-10 Vishay-Siliconix Electronic circuit
CN106575666B (zh) 2014-08-19 2021-08-06 维西埃-硅化物公司 超结金属氧化物半导体场效应晶体管
CN104681619B (zh) * 2015-01-21 2017-12-29 石以瑄 具有金属氮氧化物有源沟道的集成功率器件
CN106952873B (zh) * 2016-01-07 2019-11-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372166A (ja) 1991-06-21 1992-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH07231088A (ja) 1994-02-18 1995-08-29 Nissan Motor Co Ltd Ｍｉｓ形電界効果トランジスタ
JP3521393B2 (ja) * 1995-06-28 2004-04-19 忠弘 大見 ウエット処理方法および処理装置
WO1998033362A1 (fr) 1997-01-29 1998-07-30 Tadahiro Ohmi Dispositif a plasma
US5998838A (en) * 1997-03-03 1999-12-07 Nec Corporation Thin film transistor
JP4126677B2 (ja) * 1998-04-23 2008-07-30 忠弘 大見 洗浄方法
JP4208056B2 (ja) * 1997-06-13 2009-01-14 忠弘 大見 洗浄方法
JP3148982B2 (ja) * 1998-11-11 2001-03-26 工業技術院長 半導体装置及びその製造方法
EP1912253A3 (en) * 2000-03-13 2009-12-30 OHMI, Tadahiro Method of forming a dielectric film
US6483156B1 (en) * 2000-03-16 2002-11-19 International Business Machines Corporation Double planar gated SOI MOSFET structure
US6720632B2 (en) * 2000-06-20 2004-04-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device having diffusion layer formed using dopant of large mass number
JP2003115587A (ja) * 2001-10-03 2003-04-18 Tadahiro Omi ＜１１０＞方位のシリコン表面上に形成された半導体装置およびその製造方法
JP4694782B2 (ja) * 2002-12-02 2011-06-08 財団法人国際科学振興財団 半導体装置、その製造方法、及び、半導体表面の処理方法
JP2004356114A (ja) 2003-05-26 2004-12-16 Tadahiro Omi Ｐチャネルパワーｍｉｓ電界効果トランジスタおよびスイッチング回路
US8023674B2 (en) 2008-09-17 2011-09-20 Daniel R. Schumaier Connector for hearing assistance device having reduced mechanical feedback

Also Published As

Publication number Publication date
EP1628337A8 (en) 2006-10-18
KR100766029B1 (ko) 2007-10-11
CN100521115C (zh) 2009-07-29
WO2004105116A1 (ja) 2004-12-02
US7663195B2 (en) 2010-02-16
CN101567389B (zh) 2011-05-11
EP2166565A3 (en) 2010-07-07
CN101567388B (zh) 2011-07-20
US7928518B2 (en) 2011-04-19
KR20060009017A (ko) 2006-01-27
TWI255009B (en) 2006-05-11
EP2166565A2 (en) 2010-03-24
US20060138538A1 (en) 2006-06-29
EP1628337A4 (en) 2008-07-16
EP1628337A1 (en) 2006-02-22
US20100072519A1 (en) 2010-03-25
CN1795547A (zh) 2006-06-28
JP2004356114A (ja) 2004-12-16
TW200511507A (en) 2005-03-16
CN101567389A (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
CN101567388B (zh) P-沟道功率mis场效应晶体管和开关电路
Huff et al. High-k gate stacks for planar, scaled CMOS integrated circuits
Kuzum et al. Ge (100) and (111) N-and P-FETs with high mobility and low-$ T $ mobility characterization
Ragnarsson et al. Molecular-beam-deposited yttrium-oxide dielectrics in aluminum-gated metal–oxide–semiconductor field-effect transistors: Effective electron mobility
KR100614822B1 (ko) 〈110〉 면방위의 실리콘 표면상에 형성된 반도체 장치 및그 제조 방법
US7192894B2 (en) High performance CMOS transistors using PMD liner stress
Suarez-Segovia et al. Effective work function engineering by sacrificial lanthanum diffusion on HfON-based 14 nm NFET devices
KR100627219B1 (ko) 반도체 장치의 제조 방법
JP2002110674A (ja) 半導体装置及びその製造方法
WO2004086484A1 (ja) 半導体装置及びその製造方法
Samanta et al. Interface properties and reliability of ultrathin oxynitride films grown on strained Si 1− x Ge x substrates
Frank et al. Poly-Si/high-k gate stacks with near-ideal threshold voltage and mobility
JP5121142B2 (ja) 半導体装置の製造方法
Nakata et al. Stacked gate insulator of photooxide and PECVD film from SiH4 and N2O for low‐temperature poly‐Si thin‐film transistor
Pan Electrical and Reliability Characteristics of 12-$\hbox {\rm\AA} $ Oxynitride Gate Dielectrics by Different Processing Treatments
Bidaud et al. Thermal nitridation of chemical dielectrics as an easy approach to ultra-thin gate oxide processing
Terai et al. Impact of crystalline phase of Ni-FUSI gate electrode on bias temperature instability and gate dielectric breakdown of HfSiON MOSFETs
Madia Defect generation at interfaces of Ge-based high-mobility semiconductors with oxide insulators
Li Metal-oxide-semiconductor structures on gallium arsenide and gallium nitride
Chen et al. Deep sub-micron strained Si0. 85Ge0. 15 channel p-channel metal-oxide-semiconductor field-effect transistors (pMOSFETs) with ultra-thin N2O-annealed SiN gate dielectric
Lai et al. Robust ultrathin oxynitride with high nitrogen diffusion barrier near its surface formed by NH3 nitridation of chemical oxide and reoxidation with O2
Srinivasan et al. 1/f Noise as a Tool to Assess Fermi Level Pinning (EF) at the HfO2/poly-Si Interface in high-k n-MOSFETs
Tsutsui et al. Ultra-shallow junction and high-k dielectric for Nano CMOS
Lin et al. Effects of Nitride Lightly-Doped-Drain Spacers on Inter-Metal-Dielectrics-Induced Metal Oxide Semiconductor Field Effect Transistor Degradation under Hot Carrier Stress
Bai Germanium MOS devices integrating high-κ dielectric and metal gate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110720

CF01 Termination of patent right due to non-payment of annual fee