CN101572588A

CN101572588A - 使用比特排列方法的传输装置

Info

Publication number: CN101572588A
Application number: CNA2009101454636A
Authority: CN
Inventors: 矢野哲也; 大渊一央; 宫崎俊治
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2004-02-12
Filing date: 2005-02-08
Publication date: 2009-11-04
Anticipated expiration: 2025-02-08
Also published as: US8085872B2; US20100278282A1; JP4539107B2; CN101572588B; EP2381636B1; EP1564954A2; EP2293509A1; US20110142167A1; US20050180363A1; JP2005229319A; EP2375667A1; US8077800B2; CN1655491A; EP2375667B1; US20110058625A1; US20110142168A1; EP1564954B1; US7860186B2; US8213535B2; EP2381636A1

Abstract

使用比特排列方法的传输装置。一种传输装置，其包括：可操作用来利用包含在第一数据块和第二数据块中的多个比特来生成多个比特序列的电路；可操作用来控制所述多个比特序列以使之与相平面上的信号点相对应的电路，该电路包括比特序列生成单元，可操作用来控制所述多个比特序列的生成，以根据由与相平面上的信号点的对应关系而产生的各个比特序列的差错容限，对于所述多个预定比特的多个比特位置，将包含在所述第一数据块中的多个预定比特占用的占用率调整为更接近于包含在所述第二数据块中的多个预定比特占用的占用率；以及可操作用来发送通过根据各个信号点的多级调制而获得的信号的电路。

Description

使用比特排列方法的传输装置

本申请是申请号为200510007581.2、申请日为2005年2月8日、发明名称为“使用比特排列方法的传输装置”的发明专利申请的分案申请。

技术领域

本发明涉及一种传输装置，该传输装置生成比特序列以有助于均衡所传输的数据块之间的差错容限。

背景技术

目前正在对W-CDMA系统(作为第三代伙伴工程(3GPP)的第三代移动通信系统中的一种系统)的开发进行标准化。作为标准化方案，制定了可以在下行链路提供大约14Mbps的最大传输速率的高速下行分组接入(HSDPA)。HSDPA采用自适应编码调制方案，并且其特征在于，例如，根据基站和移动站之间的无线传输环境，自适应地切换QPSK调制方案和16QAM方案。此外，HSDPA还采用混合自动重复请求(HybridAutomatic Repeat request)(H-ARQ)方案，其中如果在从基站发送的数据中检测到差错，则响应于来自移动站的请求，执行重传。

用于HSDPA的主要无线电信道包括：高速共用控制信道(HS-SCCH)、高速物理下行共用信道(HS-PDSCH)和高速专用物理控制信道(HS-DPCCH)。

HS-SCCH和HS-PDSCH都是用于下行链路(即，从基站到移动站的方向)的共用信道，同时，HS-SCCH是用于传输与由HS-PDSCH传输的数据相关的各种参数的控制信道。在这些参数中，可以列入诸如调制类型(表示用于通过HS-PDSCH进行数据传输的调制方案)以及扩展码的分配数(码数)的信息。

同时，HS-DPCCH是用于上行链路(即，从移动站到基站的方向)的专用控制信道，并且在移动站根据通过HS-PDSCH接收的数据的接收确认和不接收确认来向基站发送ACK和NACK信号时，使用HS-DPCCH。

此外，HS-DPCCH还用于将接收质量(例如，信号干扰比(SIR))的测量结果作为信道质量指示器(CQI)发送给基站。基站基于所接收的CQI判断下行链路的无线电环境的质量。当环境良好时，选择能够以较高传输速率发送数据的调制方案。当环境不良时，选择能够以较低传输速率发送数据的调制方案(即，执行自适应调制)。

信道格式

接下来，将说明HSDPA中的信道格式。

图1表示HSDPA中的信道格式。由于W-CDMA采用码分复用系统，所以通过扩展码来分离各个信道。

首先，简要说明上面未说明的信道。

公共导频信道(CPICH)和主公共控制物理信道(P-CCPCH)均为下行链路的公共信道。

将CPICH用于评估移动站中的信道状况和小区搜索，并作为同一小区中的用于下行链路的另一物理信道的时间基准。换言之，该CPICH是用于传输导频信号的信道。P-CCPCH是用于向移动站传输广播信息的信道。

接下来，将参照图1说明多个信道的定时关系。

如图所示，各个信道形成具有15个时隙的一个帧(10ms)。如前所述，由于CPICH被用作为另一信道的基准，所以P-CCPCH和HS-SCCH的帧首与CPICH的帧首相匹配。这里，HS-PDSCH的帧首比HS-SCCH等的帧首延迟两个时隙，以在移动站通过HS-SCCH接收到调制类型信息之后，通过与所接收的调制类型相对应的解调方法来执行HS-PDSCH的解调。此外，HS-SCCH和HS-PDSCH形成具有三个时隙的一个子帧。

将HS-DPCCH用作为基于由移动站产生的定时的上行信道(虽然与CPICH不同步)。

以上简要说明了HSDPA的信道格式。接下来，将参照方框图说明通过HS-PDSCH进行的直到对发送数据进行传输的处理。

基站的结构

图2表示支持HSDPA的基站的结构。

在图2中，标号1表示CRC附加单元；标号2表示码块分割单元；标号3表示信道编码单元；标号4表示比特分离单元；标号5表示速率匹配单元；标号6表示比特收集单元；标号7表示调制单元。

接下来，说明各个单元的操作。

首先在CRC附加单元中，对通过HS-PDSCH传输的发送数据(存储在图1中的HS-PDSCH的一个子帧中的数据)进行CRC算术处理。由此，将算术运算的结果附加到发送数据的最后部分。然后将附加有CRC算术运算结果的发送数据输入到码块分割单元2，然后将其分割成多个块。考虑到在接收端的解码处理的负荷，执行该分割处理以缩短纠错编码的单位数据长度。当数据长度超过预定长度时，将该数据等分成多个块。选择整数2或更大的数作为分割数量，作为示例，在此将说明分割数量为2时的处理。

在信道编码单元3中，将经分割的发送数据作为多个单个纠错编码处理的对象数据分别进行处理。即，对经分割的第一块和第二块分别执行纠错编码处理。考虑采用turbo编码作为信道编码的一个示例。

下面简要说明turbo编码系统。在turbo编码系统中，当将编码的对象数据定义为U时，输出数据U本身、对数据U进行卷积编码所获得的数据U’、以及对数据U执行交织处理(interleaving)然后对经交织处理的数据执行卷积编码所获得的数据U”。这里，U被称为系统比特，并且是在turbo解码的两个单元解码器中使用的数据。可以将该数据U理解为由于具有较高应用频率而具有较高重要性的数据。另一方面，U’和U”被称为冗余比特，并且只在两个单元解码器之一中使用。可以将这些数据理解为由于具有较低应用频率而具有比数据U低的重要程度。

即，可以说，系统比特的重要程度比冗余比特的重要程度高，并且如果更为正确地接收系统比特，则可以通过turbo解码器获得正确的解码结果。

将如上所述产生的系统比特和冗余比特作为串行数据输入比特分离单元4。比特分离单元4将所输入的串行数据分离成三个系统数据U、U’和U”，然后将这些数据作为并行数据输出。

速率匹配单元5利用预定算法执行删除比特的删余(puncturing)处理，并且还通过重复这些比特来执行迭代处理(repetition process)，以将这些数据存储在由HS-PDSCH的三个时隙构成的子帧中。

然后将已在速率匹配单元5中完成对子帧的比特自适应处理的比特并行地输入给比特收集单元6。

比特收集单元6根据所输入的数据，产生并输出表示例如16QAM调制的各个信号点的4比特的比特序列。

调制单元7输出通过16QAM调制方法以与由所输入的比特序列表示的信号点相对应的幅值和相位进行了调制的信号，然后在通过频率转换将该信号转换成射频信号之后将该信号发送到天线(未示出)。

排列方法

下面更加详细地说明比特收集单元中的处理。

图3表示比特收集单元6中的排列方法。

要求将包括通过速率匹配处理而输出的系统比特、冗余比特等的多个比特与表示16QAM调制中的信号点的比特序列相对应。因此，必须将这些数据以4比特为单位进行排列。

通过码块分割单元将系统比特和冗余比特分割成两组，即，第一块和第二块。然而，由于将这些比特存储在同一子帧中，所以这些比特在比特收集单元6中被再次合并到一个集合体中，并作为一个数据块进行处理。

在图3中，作为以N_r(4)×N_c(10)表示的一个整体的比特序列与经合并的系统比特和冗余比特相对应。表示为第一列的S1、S2、S3和P2-1的区域是与16QAM调制的一个信号点相对应的比特序列。根据图3，由于提供了10个比特序列，一个比特序列表示一个信号点，所以10个比特序列表示10个信号点。

接下来，将对比特排列过程进行说明。

首先，在码块分割单元2中，获得两个经分割的块中的各个块的系统比特数N_sys的总数(进行了速率匹配处理之后的第一系统比特的数量和第二系统比特的数量的总和)。

接下来，通过将N_sys除以总列数N_c来获得商A和余数B(比特总数40÷比特序列的数量4＝10)。

从顶部开始依次将行数等于所获得的商A的多个行定义为系统比特区域。此外，依次将由系统比特所占用区域的多个行的下一行左侧中的数量等于余数B的多个区域定义为系统比特区域。

根据该定义，将图3中由斜线表示的区域定义为系统比特区域。将剩余区域定义为冗余(奇偶校验)比特区域。

接下来，从第一行、第一列开始沿列方向向下将第一块的系统比特依次分配到为系统比特定义的这些区域中。当第一列的系统比特区域被填满时，以相同的方式填充第二列的系统比特区域。

同时，从第一列开始将冗余比特依次分配到图3中所示的冗余比特区域。具体地说，将与U’相对应的冗余比特定义为第一冗余比特，而将与U”相对应的冗余比特定义为第二冗余比特，将第一块的第二冗余比特的第一比特分配到冗余比特区域的第一列，将第一块的第一冗余比特的第一比特分配到冗余比特区域的第二列，并将第一块的第二冗余比特的第二比特分配到第三列。如上所述，通过交替地分配第二冗余比特和第一冗余比特来对冗余比特区域进行分配。在图3中，箭头标志表示排列顺序，PM-N表示要进行排列的第M冗余比特的第N个比特。

如上所述排列的比特列(即，比特序列)表示图4中所示的相平面上的信号点。例如，当(S1，S2，S3，P2-1)＝(1，0，1，1)时，该比特列表示信号点A。

例如，在下面的文献中公开了这种排列方法。

3G TS 25.213(第三代伙伴工程：关于分组无线接入网的技术规范；扩展和调制(FDD))

在上述现有技术中存在很多问题。

即，当执行上述相平面上的映射，同时引入了多级调制时，与各个排列比特列的上位比特(upper bit)(S1、S4、S7、……、S21、S23、S2、S5、S8、……、S22、S24)相反，由于无线电传输中的相位和幅值的变化，在接收端确定信号点的过程中，下位比特(lower bit)(S3、S6、S9、......、P2-7、P2-8、P2-1、P1-1、……、P1-7、P1-8)容易产生差错。然而，如图3所示，当将经分割的第一块与第二块进行比较时，第一块的四个系统比特被排列在下位比特中，而第二块的系统比特都没有被排列在下位比特中。

如前所述，可以将系统比特理解为信息的多个重要片段。但是，根据如上所述的排列方法，系统比特的排列方式使得无线电传输过程中的相位和幅值变化的容差在多个块之间不同。

此外，当系统比特的数量相当小时，在如图8所示将经分割的第一块与第二块进行比较时，第一块的冗余比特未被分配到上位比特。但是，第二块的四个冗余比特被分配到上位比特。根据上述排列方法，冗余比特的排列方式使得无线传输过程中的相位和幅度的容差在多个块之间不同。

因此，引起的问题在于：在系统比特和冗余比特的任意情况下，即使在多个块中使用相同类型的比特，也会由于信号点的排列而在多个块之间产生容差的差异，并且，接收质量本身也会根据所使用的块而不同，从而在多个块之间产生质量差异。

本发明的一个目的是使多个块之间的差错容限均衡。

此外，存在的问题在于：当要执行turbo编码处理中的纠错处理时，具有较高容差的块的纠错容限可以处理更多的差错，而具有较低容差的块很可能处于所产生的差错超出纠错能力的情形，因此对于这种状态不是很有效。

本发明的另一目的是通过在执行纠错处理(例如turbo编码)时均衡多个块中的差错容限来提高纠错效率。

此外，本发明的另一目的是通过增大两个块中同时产生差错的可能性以及两个块中都不产生差错的可能性来减少发送不必要的信号的情况。例如，由于采用了不能识别多个块中产生了差错的块的系统，所以这种系统可能重传没有产生差错的块。

此外，还可以将通过下面所描述的本发明的优选实施例的各种结构而实现的、不能通过现有技术获得的效果视为本发明的目的之一。

发明内容

本发明使用了一种传输装置，该传输装置使用包含在第一数据块和第二数据块中的比特来生成多个比特序列，对所述多个比特序列进行控制以使之与相平面上的各个信号点相对应，并根据各个信号点对通过多级调制获得的信号进行传输，其中所述传输装置包括比特序列生成单元，用于控制比特序列的生成，以使得对于根据由对应关系生成的各个比特序列内的差错的相似程度来区分的预定比特位置而言，由包括在第一数据块中的预定比特占用的占用率接近于由包括在第二数据块中的预定比特占用的占用率。

此外，本发明使用上述传输装置，其中该传输装置在同一无线电帧中发送信号。

本发明使用上述传输装置，其中由对应关系生成的各个比特序列具有多个第一比特位置和比第一比特位置更容易产生差错的多个第二比特位置，并且预定的比特位置为第一比特位置或者第二比特位置。

本发明使用上述传输装置，其中所述第一数据块和所述第二数据块分别包括系统比特和冗余比特，包含在所述第一数据块中的预定比特和包含在所述第二数据块中的预定比特都为系统比特，比特序列生成单元进行控制，以根据该控制将系统比特优先排列在所述第一比特位置中。

本发明使用上述传输装置，其中所述多级调制为16QAM调制，并且所述第一比特位置为上位比特(第一比特和第二比特)，而第二比特位置为下位比特(第三比特和第四比特)。

本发明使用上述传输装置，其中所述第一数据块和所述第二数据块分别包括系统比特和冗余比特，并且包含在所述第一数据块中的预定比特和包含在所述第二数据块中的预定比特为系统比特或者冗余比特。

本发明使用上述传输装置，其中所述第一数据块和所述第二数据块包括通过turbo编码获得的系统比特以及第一冗余比特和第二冗余比特，并且包含在所述第一数据块中的预定比特以及包括在所述第二数据块中的预定比特都为系统比特或者冗余比特、或者第一冗余比特、或者第二冗余比特。

本发明使用了一种传输装置，该传输装置包括：分割单元，用于将数据和所述数据的检错码分割成N个块；纠错编码单元，用于对所述N个块分别进行纠错编码处理；排列装置，用于将纠错处理后获得的N块系统比特和冗余比特排列为多个比特序列；以及传输单元，用于传输进行了与由所排列的各个比特序列表示的相平面上的各个信号点相对应的幅相调制之后的数据，其中所述排列装置对要排列在更容易产生差错的一侧的N个块的系统比特的数量进行均衡。

本发明使用上述传输装置，其中所述排列装置从包含在所述第一块中的比特序列直到包含在所述N个块中的比特序列，几乎连续地排列多个所述比特序列，并且通过在更容易产生差错的一侧中分布允许排列所述系统比特的比特序列，来执行所述均衡处理。

一种比特排列装置中的比特排列方法，用于通过将发送数据分割成包括第一比特组(包括X个比特)和第二比特组(包括Y个比特)的两个或更多个比特组来生成L个比特序列，然后将所述第一比特组的比特和所述第二比特组的比特排列在第一比特位置和比所述第一比特位置更容易产生差错的第二比特位置中，其中优选地将包含在所述第一比特组中的特定比特和包含在第二比特组中的特定比特排列在所述第一比特位置中，此外，当将<N>定义为等于或小于N的最大整数时，将排列在所述第二比特位置的包含在所述第一比特组中的特定比特的数量设置为小于X+Y-<(X+Y)÷L>×L，并且将排列在所述第二比特位置的包含在所述第二比特组中的特定比特的数量设置为等于1或者更大，其中

(<(X+Y)÷L>+1)×(X+Y-<(X+Y)÷L>×L)≤X，

2≤(X+Y-<(X+Y)÷L>×L)。

与HSDPA相对应的无线电基站包括：比特收集单元，用于通过对已经完成速率匹配处理的数据进行重新排列，来产生16QAM的4×N_c比特矩阵，其中所述数据包括在码块分割单元进行分割而得到的至少第一数据块和第二数据块，当将N_sys定义为包含在所述数据中的所述第一数据块和所述第二数据块的系统比特的总数时，将<N>定义为等于或小于N的最大整数，并将A和B分别定义为A＝<N_sys÷N_c>，B＝N_sys-A×N_c，所述比特收集单元对于从第一行开始的第A行，从第一列开始直到第N_c列连续排列系统比特，并还对于第(A+1)行，从第一列开始直到第N_c列不连续地排列B个系统比特。

附图说明

下面将参照附图说明本发明的优选实施例。

图1概略地表示了HSDPA中的信道格式；

图2概略地表示了支持HSDPA的基站的结构；

图3表示比特收集单元6中现有技术的排列方法；

图4表示16QAM调制中的平面上的各个信号点的示例；

图5表示本发明的传输装置；

图6表示扩展处理单元24的结构；

图7表示本发明的比特排列方法；

图8表示现有技术的比特收集单元6中的排列方法；

图9表示本发明的比特排列方法；

图10表示与第二实施例相对应的比特序列的排列；

图11表示8PSK系统的引入。

具体实施方式

第一实施例的说明

图5表示本发明的示例性传输装置。

作为传输装置的示例，首先对与前述HSDPA相对应的W-CDMA通信系统的传输装置(无线电基站)进行说明。该传输装置也适用于在其它通信系统中使用的传输装置。

图5中，标号10表示控制单元，用于通过依次输出要通过HS-DSCH传输的发送数据(要在一个子帧内传输的各个数据)来控制各个单元(11到25等)。HS-DSCH为共用信道，因此，使得要依次传输的发送数据能够分别传向不同的移动站。

标号11表示CRC附加单元，用于通过对依次输入的发送数据(要在同一无线电帧中传输的数据)执行CRC算术运算，来将算术运算结果添加到该发送数据的最后部分中。标号12表示比特加扰(scrambling)单元，用于通过在比特单元中对附加有CRC算术运算结果的发送数据进行加扰，使发送数据具有随机格式。

标号13表示码块分割单元，用于在数据超过预定数据长度的情况下，在进行比特加扰之后对所输入的数据进行分割(例如，几乎等分)，以在下一信道编码时，防止当编码的对象数据的长度变得过长时而使接收端的解码器的算术运算量增大。在该图中，输入数据长度超过了预定的数据长度，并且示出了当发送数据被分割成两个块(第一数据块和第二数据块)时的输出。当然，也可以将数据分割成多于两个块，还可以以不同的数据长度而不是相等的长度对数据进行分割。

标号14表示信道编码单元，用于对经分割的数据分别执行纠错编码处理。优选地，使用turbo编码器作为信道编码单元14，因此这里采用turbo编码器作为示例。

因此，如前所述，对于第一块，第一输出包括：重要系统比特(U)，为与编码对象数据相同的数据；第一冗余比特(U’)，通过对系统比特(U)进行卷积编码而获得；以及第二冗余比特(U”)，通过在对系统比特进行交织处理之后进行卷积编码而获得。通过同样的方式，对于第二块，第二输出包括系统比特(U)、第一冗余比特(U’)和第二冗余比特(U”)。

标号15表示比特分离单元，用于分别输出从信道编码单元14(turbo编码器)以串行形式输入的第一块的系统比特(U)、第一冗余比特(U’)和第二冗余比特(U”)。该处理也适用于第二块，因此只示出了与第一块相对应的输出。

标号16表示第一速率匹配单元，用于执行诸如删余处理的速率匹配处理，以在随后的阶段中将数据存储在缓冲单元17的预定区域中。

标号17表示缓冲单元，用于将在第一速率匹配单元16中完成速率匹配处理的数据作为数据传输对象存储在由控制单元10根据移动站的接收能力而设置的预设区域中。但是，也可以使用虚拟缓冲器，而省略该缓冲单元。

标号18表示第二速率匹配单元，用于对数据长度进行调整以将其存储在由控制单元10指定的一个子帧中。通过执行删余处理或者迭代处理来将输入数据的长度调整为指定长度。

在HS-PDSCH中，由于诸如调制方法、扩展因子(SF)、和码数(信道数)的参数是可变的，所以即使在相同时间长度的子帧中，要存储的比特数也不是恒定的。控制单元10向第二速率匹配单元18表示出与这些参数相对应的比特数，作为可能要存储在一个子帧中的数据长度。

标号19表示比特收集单元，用于将数据排列到来自第二速率匹配单元18的多个比特序列中。即，通过使用下面将要说明的比特排列方法排列第一块的数据和第二块的数据，来输入多个比特序列，以表示相平面上的多个信号点。在本实施例中，由于采用了16QAM调制，所以比特序列由四个比特组成。当然可以考虑使用其它多级调制系统(例如，8PSK方法等)。

标号20表示物理信道分割单元，用于分割比特序列，并且随后将多组比特序列输出到与由控制单元10表示的扩展码的数量(码数)相同的多个序列中，即，当传输参数中的码数为N时，依次共享所输入的比特序列并将其输出到序列1到N。

标号21表示交织单元，用于对N个序列的比特序列执行交织处理。

标号22表示16QAM的群集(constellation)重排单元，其可以在所输入的比特序列的各个比特序列中对比特进行重新排列。例如，可以在第一传输过程中直接输出所输入的比特序列，并且在上述H-ARQ中，可以在重传时执行比特重排。例如，由比特重排处理来代替上位比特和下位比特。优选地，对多个比特序列均等地执行比特重排处理。还可以在重传过程中，直接输出所输入的比特序列，而不进行任何比特重排处理。

标号23表示物理信道映射单元，用于在包含在扩展处理单元24中的N个扩展单元中共享后续阶段中的N个序列的比特序列。

标号24表示具有多个扩展部分的扩展处理单元，用于根据N个序列的比特序列输出相应的I和Q电压值，然后还通过使用不同的扩展码执行扩展处理来输出这些数据。

根据表1将四比特的比特序列分别转换成I和Q分量的相应电压值。但是，上位比特依次对应于I1、Q1、I2和Q2。

表1

I1，I2 I(转换之后) Q1，Q2 Q(转换之后)

0，0 +1 0，0 +1

0，1 +3 0，1 +3

1，0 -1 1，0 -1

1，1 -3 1，1 -3

下面参照示例对表1进行说明。当将四比特的比特序列表示成(0100)时，I1和I2为0，0，而Q1，Q2＝1，0。因此，将该比特序列转换成I＝+1和Q＝-1的电压。

例如，作为扩展方法，如图6所示，在通过电压转换单元26进行了表1中的转换之后，基于扩展码的I分量CI和Q分量CQ，使用乘法器、加法器和减法器进行算术运算，以执行扩展处理。

返回到图5，标号25表示调制单元，用于添加(组合)由扩展处理单元24扩展的各个信号，根据所添加的信号执行例如16QAM调制方法的幅值/相位调制，并通过将该信号转换成无线电信号，来将该信号作为无线电信号发送到天线。

上面对各个单元的名称和操作进行了说明，可以理解，使用包含在第一数据块和第二数据块中的比特生成了多个比特序列，对各个比特序列进行控制以与相平面上的各个信号点相对应，并根据各个信号点执行相位/幅值调制。

比特排列方法

接下来，作为比特序列生成装置和排列方法的示例，将对比特收集单元19中的比特排列方法进行更详细地说明。

图7表示比特收集单元中的比特排列方法。

必须将通过由第一速率匹配单元16和第二速率匹配单元18进行速率匹配处理而输出的系统比特和冗余比特分配到16QAM调制中的各个信号点。因此，将这些比特排列在四比特的比特序列中。当要执行其它幅值/相位调制时，有时可以将四比特改变成不同的比特数。

由于要将在比特块分割单元13中分割的各个块存储在同一子帧中，因此必须将该块合并为一个集合。该集合的示例为由N_r(4)×N_c(10)表示的比特矩阵。总比特数等于与由控制单元10通知的传输参数相对应的值。由第一列(一个比特序列)的S1、S2、S3、P2-1表示的区域为只与用于执行16QAM调制的一个信号点相对应的数据。根据该附图，设置了10列，因此示出了10个信号点的数据。

接下来，对N_r×N_c个比特的比特排列方法进行说明。

首先，通过将第一块的系统比特数N_sys1和第二块的系统比特数N_sys2的总和N_sys(＝N_sys1+N_sys2)除以总列数N_c(对于16QAM调制为N_c＝N_sys÷4)而得到商A和余数B。

将行数等于所得到的商A的多个区域依次定义为系统比特区域。

接下来，将余数B除以分割块的数量2得到商B1，以将余数B均衡地分配到第一块和第二块。

因此，对于第一块，从第(A+1)行的第一列开始沿着行方向依次定义B1个区域。

对于第二块，如图7所示，从第(A+1)行的第六列(使第二块的区域的列数为最小值的列)开始沿着行方向依次定义B2(B-B1)个区域，作为系统比特区域。

根据该定义，将图7中由斜线表示的区域指定为系统比特区域，而将剩余区域指定为冗余比特区域。

接下来，当从第一行第一列开始沿着列方向从上位开始将第一块的系统比特依次分配到被定义为系统比特的区域，并且第一列的系统比特区域被充满时，接下来依次填充第二列的系统比特区域。因此，执行控制以将系统比特优先地排列到上位比特位置。

同时，至于冗余比特，从第一列开始分配图7所示的系统比特区域之外的区域(冗余比特区域)。具体地，当将与数据U’相对应的冗余比特指定为第一冗余比特，而将与数据U”相对应的冗余比特定义为第二冗余比特时，将第一块的第二冗余比特的第一比特分配到冗余比特区域的第一列中，接下来将第一块的第一冗余比特的第一比特分配到冗余比特区域的第二列中，接下来将第一块的第二冗余比特的第二比特分配到第三列中。如上所述，通过交替地分配第二冗余比特和第一冗余比特来对冗余比特区域进行分配。图7中，箭头标志表示排列序列，PM-N表示第M冗余比特的第N比特的排列。例如，作为该排列，存储第一块的输入数据和第二块的输入数据，也可以根据所读取的地址控制等将其排列到所需位置。

如上所述排列的比特(序列)表示相平面上的信号点，并且例如，如上所述，当得到(S1，S2，S3，P2-1)＝(1，0，1，1)时，该关系表示信号点A。

当执行图4中所示的比特序列的信号点的分配时，无线电传输过程中相位和幅值的变化使得在接收端确定信号点时，与四比特的比特序列的上位比特相比，下位比特中更容易产生差错。但是，参照图7，对于第一块和第二块，将作为分配给下位比特(这里为第三和第四比特，其容易产生差错)的重要比特的系统比特的数量考虑为二(2)，然后在这些块之间对其进行均衡。这里还可以考虑第一和第二块的系统比特的数量在多个比特中是不同的，并且不必严格地相等。然而，假定不存在比特数量方面的差别，则也可以将该系统比特数作为整体进行均衡。在某些情况下，考虑到该比特差异，还可以进行加权以将上位比特分配到设置有许多系统比特的一侧。

换言之，进行控制，以使得对于比特列中的预定比特位置(例如，容易产生差错的下位比特位置，例如第三比特、第四比特)而言，可以将包含在第一数据块中的预定比特(例如，系统比特)的占用率设置为更接近于包含在第二数据块中的预定比特(例如，系统比特)的占用率。

上面对提供多个系统比特并将其分配到下位比特(作为更易于产生差错的比特位置)的示例进行了说明。但是，在某些情况下，也可以提供少量的系统比特。在这种情况下，根据该实施例中所述的方法，如图9所示进行分配。图9中所使用的符号等与图7中所出现的符号的含义相同。

从图9可以明显看到，根据本实施例中的排列方法进行控制，以使得对于比特列内的预定比特位置(例如，不易于产生差错的上位比特位置，例如第一和第二比特)而言，将包含在第一数据块中的预定比特(例如，冗余比特)的占用率设置得更接近于包含在第二数据块中的预定比特(例如，冗余比特)的占用率。

因此，由于对至少第一块和第二块的比特的容限(例如，相同种类的比特的容限)进行了均衡，所以可以减少其中一块具有较高容限而另一块具有较低容限的偏差，并且可以降低产生差错的总概率。

此外，虽然可以通过turbo码等的纠错处理，使得具有较高容限的比特能够产生更多差错，但是在无线传输过程中，作为重要信息的系统比特的多个块之间的相位/幅值变化的容限很接近，从而这样可以消除具有较低容限的比特产生超过其纠错能力的差错的情况。

此外，在本实施例中，只将CRC算术运算的一个CRC校验位结果(为检错码)共同附加到第一块和第二块中，以减少冗余比特。在接收端，接收第一和第二块的数据，并执行CRC算术运算以检查所接收的CRC校验位是否等于CRC算术运算的结果。因此，如果检测到差错，则通过发送重传请求来执行重传。

在这种情况下，与现有技术的情况一样，如果没有考虑到第一和第二块的差错容限的差异，则只在具有较低容限的块中产生差错的可能性变高，因此增加了重传频度。当将检错码附加到各个块时，可以检测各个块的差错。因此，只对包含差错的块执行重传。但是，当将检错码共同附加到多个块时，不能识别包含差错的块，从而必须作为一个整体重传包括正确码块的多个块。

但是，在本实施例中，由于将第一块和第二块中的差错容限设置得互相接近，所以只有在极少数情况下，第一和第二块中存在或不存在差错才会不同，并且这种情况与为多个块附加公共检错码相匹配。

换言之，降低了只在第一和第二块中的任何一个中产生差错的可能性，而在两个块中同时产生差错或者在两个块中都不产生差错的可能性变高。因此，可以减少在重传过程中的无线电资源的浪费，例如正确码的重传。

结论

作为第一实施例的结论，将说明当将块的分割数量选择为M时，计算用于比特的总体排列的各个值的方法。<N>表示等于或小于N的最大整数。

A＝<N_sys÷N_c>

B1＝<(N_sys-A×N_c)÷M>

B2＝<(N_sys-A×N_c-B1)÷(M-1)>

......

BL＝<{(N_sys-A×N_c-(B1+B2+...+B(L-1)))÷(M-(L-1))}>

......

BM＝N_sys-A×N_c-(B1+B2+...+B(M-1))

这里，在假定[N]表示等于或大于N的最小整数的情况下可以考虑以下等式。

A＝<N_sys÷N_c>

B1＝[(N_sys-A×N_c)÷M]

B2＝[(N_sys-A×N_c-B1)÷(M-1)]

......

BL＝[{(N_sys-A×N_c-(B1+B2+...+B(L-1)))÷M-(L-1)}]

......

BM＝N_sys-A×N_c-(B1+B2+...+B(M-1))

如上所述，本实施例公开了一种用于比特序列生成装置的比特排列方法，该方法将发送数据分割成两个或更多个比特组(包括具有X个比特的第一比特组和具有Y个比特的第二比特组)，并通过排列第一比特组的多个比特和第二比特组的多个比特，在具有第一比特位置和比第一比特位置更容易产生差错的第二比特位置的预定长度的比特序列中的各个比特位置产生L个比特序列，其中当将包含在第一比特组中的特定比特和包含在第二比特组中的特定比特优选地排列在第一比特位置，并且将<N>定义为等于或小于N的最大整数时，将排列在第二比特位置的第一比特组中所包含的特定比特的数量设为小于

X+Y-<(X+Y)÷L>×L ......(3)

并且将排列在第二比特位置的第二比特组中所包含的特定比特的数量设置为在以下条件下等于或大于1：

(<(X+Y)÷L>+1)×(X+Y-<(X+Y)÷L>×L)≤X ......(1)，并且

2≤(X+Y-<(X+Y)÷L>×L) ......(2)

根据现有技术的排列方法，当满足条件(1)和(2)时，排列在第二比特位置的第一比特组中所包含的特定比特的数量与(3)的值相匹配，并且排列在第二比特位置的第二比特组中所包含的特定比特的数量变为0，结果两个比特组之间(多个系统比特之间)的差错容限产生很大差异。但是，根据第一实施例(该实施例是其中在条件(1)和条件(2)下，将排列在第二比特位置的第一比特组中所包含的特定比特的数量设置为小于条件(3)的值，并将排列在第二比特位置的第二比特组中所包含的特定比特的数量设置为等于1或者更大的方法的示例)，减小了第一比特组和第二比特组之间的差错容限的差异。

此外，通过另一表达式，在第一实施例中提供比特收集单元以对已完成速率匹配处理的数据进行重排，并产生N_c个比特序列，其中各个比特序列包括与HSDPA相对应的无线电基站中的16QAM的4比特。因此，该数据至少包括由于码块分割单元中的分割而产生的第一数据块和第二数据块，并且当将<N>定义为等于或小于N的最大整数，并将A和B分别定义为A＝<N_sys÷Nc>，B＝N_sys-A×N_c时，比特收集单元对于从第一行到第A行的多行从第一列开始直到第N_c列连续排列系统比特，同时对于第(A+1)行从第一列开始直到第N_c列不连续地排列B个系统比特。在以连续的方式部分地排列B个系统比特的条件下，比特收集单元可以对于第(A+1)行从第一列开始直到第N_c列排列B个系统比特。

因此，与现有技术相似，对于第(A+1)行，必须从第一列开始直到第B列连续地排列系统比特，但是也可以从第一列开始直到第N_c列不连续地排列系统比特。因此，可以调整多个块之间的容限。

第二实施例的说明

接下来，对比特收集单元中的比特排列方法的另一方法进行详细说明。

该方法的特征在于上述系统比特的余数B个比特的排列方法。

具体地，在将余数B个比特排列在第(A+1)行的同时，将排列有多个系统比特的列定义为1+<N_c×(k-1)÷(N_sys-A×N_c)>。这里，k＝1，2，...，N_sys-A×N_c。例如，当设置N_sys＝24，冗余比特数＝16，N_r＝4，并且N_c＝10时，得到下面的结果：

N_r＝<24÷10>＝2

其中排列有系统比特的列1

＝1+<10×(1-1)÷(24-2×10)>＝1

其中排列有系统比特的列2

＝1+<10×(2-1)÷(24-2×10)>＝3

其中排列有系统比特的列3

＝1+<10×(3-1)÷(24-2×10)>＝6

其中排列有系统比特的列4

＝1+<10×(4-1)÷(24-2×10)>＝8

因此，将图10中由斜线表示的区域定义为排列系统比特的区域，而将其它区域定义为排列冗余比特的区域。各个区域中的排列次序与第一实施例中的相同，下面将不再重复说明。

在本实施例中，由于可以在预定的比特位置(在下位比特位置处，当以例如16QAM调制来执行正常排列时，该下位比特位置的差错容限低于上位比特位置的差错容限)分别排列(例如，没有在相邻列中集中排列)余数B个系统比特，所以可以通过不考虑块的数量而从左侧开始依次排列第一和第二块的多个比特，来容易地均衡差错容限。

当以将上位比特的差错容限定义为低于下位比特的差错容限的方式来确定比特序列和信号点之间的对应关系时，优选地排列重要比特(例如，系统比特)以提供具有较高容限的下位比特，并且可以优选地在多个块之间均衡要分配给具有较低差错容限的比特的重要比特(例如，系统比特)的数量。

在第一和第二实施例中，对作为多级调制系统的示例的16QAM进行了说明，但是也可以使用其它多级调制系统，例如8相PSK。

例如，当将三比特的比特序列分配给如图11所示的各个信号点时，在比特序列的多个比特位置的差错容限方面产生差异。因此，与在本发明所适用的情况一样，本发明也很有效。在图11的示例中，对于3比特的比特序列的第一比特和第二比特，存在其中两个相邻信号点的编码与它们自己的编码相同的多个信号点。然而，对于第三比特，不存在这种信号点，并且对于所有的信号点，至少两个相邻信号点中的任意一个具有不同于它自己信号点的编码。因此，第三比特的码到码之间的距离通常比第一和第二比特短。结果，通常将第三比特视为与第一和第二比特相比更容易产生差错的比特位置。

此外，当采用64QAM时，常常根据由比特序列和信号点之间的对应关系而得到的比特位置，将产生差错的容限分成三级(第一比特位置、第二比特位置和第三比特位置)。

当然，优选地，由用于控制比特序列的生成的比特序列生成装置来设置比特序列中的预定比特位置，以使得第一数据块中所包含的预定比特所占用的占用率接近于第二数据块中所包含的预定比特所占用的占用率，其中将预定比特位置确定为第一比特位置、第二比特位置和第三比特位置中的任意一个。

由于对至少第一块和第二块的比特的容限(例如，相同种类的比特的容限)进行了均衡，所以容限的偏差(即，一个具有较高容限，而另一个具有较低容限)较小，并由此可以降低产生差错的总概率。

此外，可以通过提高在两个块中同时产生差错或者在每个块中都不产生差错的情况的概率，来降低通过重传没有差错的一侧中的块而重传多余信号的机会。

虽然对本发明的具体实施例进行了说明，但是本领域技术人员应该理解，存在与所述实施例等价的其它实施例。因此，应当理解，本发明并不限于所述具体实施例，而是由所附权利要求的范围来限定。

Claims

1.一种传输装置，其包括：

CRC附加单元，用于将CRC附加到发送数据；

码块分割单元，用于将附加有CRC的发送数据分割成多个块；

信道编码单元，用于将所述多个块进行编码，以获得多个包括第一数据块和第二数据块的经编码的数据块；以及

比特序列生成单元，用于控制将要从所述传输装置以多级调制发送的比特序列的生成，以使得对于所述比特序列内的特定比特位置而言，由包括在第一数据块中的预定比特占用的占用率接近于由包括在第二数据块中的预定比特占用的占用率。

2.根据权利要求1所述的传输装置，其中在同一无线电帧内传输所述比特序列。

3.根据权利要求1所述的传输装置，其中所述特定比特位置对应于高位的2比特或低位的2比特的比特位置，以及所述多级调制对应于16QAM。

4.根据权利要求1所述的传输装置，其中所述预定比特对应于系统比特。

5.根据权利要求1所述的传输装置，其中所述预定比特对应于冗余比特。

6.根据权利要求1所述的传输装置，其中所述信道编码单元对所述多个块进行turbo编码，以获得所述多个经编码的数据块。

7.一种传输方法，包括以下步骤：

将CRC附加到发送数据；

将附加有CRC的发送数据分割成多个块；

将所述多个块进行编码，以获得多个包括第一数据块和第二数据块的经编码的数据块；以及

控制将要从所述传输装置以多级调制发送的比特序列的生成，以使得对于所述比特序列内的特定比特位置而言，由包括在第一数据块中的预定比特占用的占用率接近于由包括在第二数据块中的预定比特占用的占用率。

8.根据权利要求7所述的传输方法，其中在同一无线电帧内传输所述比特序列。

9.根据权利要求7所述的传输方法，其中所述特定比特位置对应于高位的2比特或低位的2比特的比特位置，以及所述多级调制对应于16QAM。

10.根据权利要求7所述的传输方法，其中所述预定比特对应于系统比特。

11.根据权利要求7所述的传输方法，其中所述预定比特对应于冗余比特。

12.根据权利要求7所述的传输装置，其中所述信道编码单元对所述多个块进行turbo编码，以获得所述多个经编码的数据块。