CN101587774A - 层叠电子部件及其制造方法 - Google Patents

层叠电子部件及其制造方法 Download PDF

Info

Publication number
CN101587774A
CN101587774A CNA2009101389764A CN200910138976A CN101587774A CN 101587774 A CN101587774 A CN 101587774A CN A2009101389764 A CNA2009101389764 A CN A2009101389764A CN 200910138976 A CN200910138976 A CN 200910138976A CN 101587774 A CN101587774 A CN 101587774A
Authority
CN
China
Prior art keywords
mentioned
external terminal
electronic unit
internal electrode
electroplating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009101389764A
Other languages
English (en)
Inventor
竹内俊介
川崎健一
元木章博
小川诚
岩永俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN201110098397.9A priority Critical patent/CN102290237B/zh
Publication of CN101587774A publication Critical patent/CN101587774A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Abstract

本发明提供一种层叠电子部件及其制造方法。在制造在电子部件本体的表面按照与配设于其内部的内部导体导通的方式通过直接电镀而形成外部端子电极的层叠电子部件时，能够确实形成耐水可靠性高的外部端子电极。外部端子电极(1、2)包括，按照与内部导体(内部电极)(41、42)的露出部连接的方式在电子部件本体外表面上通过直接电镀而形成的底层电镀膜(1a、2a)，并且，构成底层电镀膜(1a、2a)的金属粒子的平均粒径设为1.0μm以上。外部端子电极包括形成于底层电镀膜上的、1层以上的上层电镀膜(1b(2b))、(1c(2c))。构成底层电镀膜的金属粒子为Cu粒子。

Description

层叠电子部件及其制造方法
技术领域
本发明涉及层叠电子部件及其制造方法，详细来说，涉及与内部导体连接的外部端子电极通过直接实施电镀的工序而形成于电子部件本体的外表面上的层叠电子部件及其制造方法。
背景技术
近年，便携式电话、笔记本电脑、数码相机、数码音频机器等小型便携式电子机器的市场正在扩大。对于这些便携式电子机器来说，一方面推进小型化，同时也推进高性能化。在这些便携式电子机器上装载有多个层叠陶瓷电子部件，对于这些层叠陶瓷电子部件，也需要小型化、高性能化，例如，在层叠陶瓷电容器中，需要小型·大容量化。
作为使层叠陶瓷电容器小型·大容量化的方法，将陶瓷层薄层化的方法是有效的，最近，陶瓷层的厚度为3μm以下的电容器被实用化了。并且，现在，虽然进一步指向薄层化，但是由于越薄层化陶瓷层，内部电极间的短路就越容易发生，因此存在品质难以确保的问题。
作为另外的方法，增大内部电极的有效面积的方法是有效的。但是，在量产层叠陶瓷电容器时，需要考虑陶瓷印刷电路基板(green sheet)的层叠偏差、切割偏差，在某些程度上确保内部电极与陶瓷素体侧面之间的侧边缘(side margin)、内部电极与陶瓷素体端面之间的底边缘(endmargin)。因此，如果扩大内部电极的有效面积，则为了确保规定的边缘，需要扩大陶瓷层的面积。但是，在规定好的制品的尺寸规格内，陶瓷层的面积扩大有界限，此外，外部端子电极的厚度也妨碍陶瓷层的面积扩大。
以往，层叠陶瓷电容器的外部端子电极通过在陶瓷素体端部涂敷导电性粘膏并进行烧结而形成。作为导电性粘膏的涂敷方法，将陶瓷素体端部浸渍于粘膏槽中再提起来的方法是主要方法，但是该方法中，导电性粘膏的粘性有影响，在陶瓷素体端面中央部易于附着较厚的导电性粘膏。因此，外部端子电极部分地变厚(具体地超过30μm)，该部分陶瓷层的面积需要减小。
在此基础上，提案有通过直接电镀而形成外部端子电极的方法。根据该方法，以陶瓷素体端面中的内部电极的露出部为核心来析出电镀膜，通过电镀膜生长，邻接的内部电极的露出部相互连接。根据该方法，与现有的基于导电性粘膏的方法相比，可以形成又薄又平的电极膜(参照专利文献1)。
专利文献1：国际公开第2007/049456号小册子
发明内容
但是，在电子部件本体(陶瓷素体)的外表面上，直接通过电镀来形成外部端子电极的情形，由于电镀膜的厚度较薄，因此来自外部的水分等浸入的路径就变短，特别地，存在高温下的耐湿可靠性恶化这样的问题。
本发明用于解决上述问题，其目的在于，提供一种对于耐湿性有较高可靠性的层叠电子部件及其制造方法，其中，该层叠电子部件中，在电子部件本体外表面上具备直接通过电镀而形成的外部端子电极。
为了解决上述问题，本发明的层叠电子部件，其特征在于，
包括：
电子部件本体，其层叠多个功能层而形成；
内部导体，其形成于上述电子部件本体内部，并且在上述电子部件本体外表面具有露出部；以及
外部端子电极，其形成为在上述电子部件本体外表面上与上述内部导体导通，并且覆盖上述内部导体的上述露出部，
上述外部端子电极包括在上述电子部件本体外表面上通过直接电镀所形成的底层电镀膜，以使覆盖上述内部导体的上述露出部，
构成上述底层电镀膜的金属粒子的平均粒径为1.0μm以上。
上述外部端子电极特征在于，还包括形成于上述底层电镀膜上的1层以上的上层电镀膜。
构成上述底层电镀膜的金属粒子优选为Cu粒子。
此外，本发明的层叠电子部件的制造方法，是如下层叠电子部件的制造方法，
该层叠电子部件包括：
电子部件本体，其层叠多个功能层而形成；
内部导体，其形成于上述电子部件本体内部，并且具有一部分在上述电子部件本体外表面露出的露出部；以及
外部端子电极，其形成为在上述电子部件本体外表面上与上述内部导体导通，并且覆盖上述内部导体的上述露出部，
在上述电子部件本体形成上述外部端子电极的工序包括下述工序，即在上述电子部件本体外表面按照覆盖上述内部导体的上述露出部的方式通过直接电镀来形成金属粒子的平均粒径为1.0μm以上的底层电镀膜。
本发明的层叠电子部件包括：电子部件本体，其层叠多个功能层而形成；内部导体，其形成于电子部件本体内部，并且，具有一部分露出电子部件本体外表面的露出部；以及外部端子电极，其形成为与内部导体导通，并且，覆盖内部导体的露出部；其中，在该层叠电子部件中，外部端子电极包括按照覆盖内部导体的露出部的方式通过直接电镀而形成于电子部件本体外表面上的底层电镀膜，并且，构成底层电镀膜的金属粒子的平均粒径为1.0μm以上，因此，水分的侵入路径变少，可以抑制来自外部的水分的侵入。其结果，能够提高层叠电子部件的耐湿可靠性。即，通过将金属粒子的平均粒径设为1.0μm以上，与平均粒径比1.0μm小的情形相比，可以减少形成于晶界(grain boundary)的水分的侵入路径，提高耐水性。
另外，底层电镀膜能够应用如下方法来形成：在电子部件本体的表面上实施触击电镀(strike plating)之后，形成金属粒子的平均粒径为1.0μm以上的电镀膜的方法；在电子部件本体的表面上形成金属粒子的平均粒径为1.0μm以上的触击电镀膜，将其原样不动作为底层电镀膜的方法；以及对电子部件本体的表面进行前处理之后，按照金属粒子的平均粒径为1.0μm以上的方式直接形成电镀膜的方法。其中，底层电镀膜的形成方法没有特别的限制。
此外，在底层电镀膜上还包括1层以上的上层电镀膜的情况下，适当选择上层电镀膜的种类，通过组合成底层电镀膜，从而不仅是耐水性，还可以赋予外部端子电极以所希望的特性，进而可以得到特性良好的层叠电子部件。
例如，作为底层电镀膜，形成金属粒子的平均粒径为1.0μm以上的Cu电镀膜之后，在其上形成Ni电镀膜，进而在Ni电镀膜上形成Sn电镀膜，由此，能够得到具备特性良好的外部电极的层叠电子部件，其中，底层电镀膜发挥耐水性作用，并且，Ni电镀膜起到焊料隔离物的作用，Sn电镀膜起到担保焊料润湿性的作用。
另外，通常，作为构成上层电镀膜的最外层的电镀膜的构成材料，按照实际方式来选择适当的金属材料。例如，在层叠电子部件为焊料安装的情况下采用Sn，在层叠电子部件为引线接合(wire bonding)安装的情况下采用Au，在层叠电子部件为基板填埋用途的情况下采用Cu等。
此外，本发明中，构成底层电镀膜的金属粒子优选为Cu粒子，这是由于如下理由，成膜性良好(易于伸展)、耐酸化性优良、内部电极的接合性良好(特别是与Ni之间的扩散良好)、致密性较高(再结晶化温度较低)等。
此外，本发明的层叠电子部件的制造方法，在电子部件本体上形成外部端子电极的工序中，在电子部件本体外表面上，按照覆盖内部导体的露出部的方式，通过直接电镀来形成金属粒子的平均粒径为1.0μm以上的底层电镀膜，因此，形成于晶界的水分的侵入路径减少，可以抑制水分侵入，作为结果，能够提高层叠电子部件的耐湿可靠性。
附图说明
图1是示出本发明的实施方式1涉及的层叠电子部件(层叠陶瓷电容器)的外观结构的立体图。
图2是图1的A-A线剖面图。
图3是说明本发明的实施方式1涉及的层叠陶瓷电容器的内部电极图形的图。
图4是放大本发明的实施方式1涉及的层叠陶瓷电容器的主要部分结构而进行表示的图。
图5是放大本发明的实施方式2涉及的层叠陶瓷电容器的主要部分结构而进行表示的图。
图6是示出本发明的实施方式3涉及的层叠陶瓷电容器的结构的剖面图。
图7是示出本发明的实施方式4涉及的阵列类型的层叠陶瓷电容器(电容器阵列)的外观结构的立体图。
图8是说明本发明的实施方式4涉及的阵列类型的层叠陶瓷电容器的多个内部电极的配设图形的图。
图9是示出本发明的实施方式5涉及的多端子类型的低ESL型层叠陶瓷电容器的图。
符号说明
1                     第1外部端子电极
2                     第2外部端子电极
1a、2a                底层电镀膜
1b、2b                上层第1电镀膜
1c、2c                上层第2电镀膜
10                    电容器本体
10A                   电容器阵列本体
11                    第1主面
12                    第2主面
13                    第1表面导体
14                    第2表面导体
21                    第1侧面
22                    第2侧面
31                    第1端面
32                    第2端面
41                    第1内部电极
42                    第2内部电极
41a、41b、41c、41d    第1内部电极的引出部
42a、42b、42c、42d    第2内部电极的引出部
50                    电介质层
101                       第1外部端子电极
102                       第2外部端子电极
141a、141b、141c、141d    第1内部电极
142a、142b、142c、142d    第2内部电极
C1、C2、C3、C4            电容器部
D                         虚拟内部电极
D1                        第1虚拟内部电极
D2                        第2虚拟内部电极
具体实施方式
以下，示出本发明的实施方式，详细说明本发明的特征点。
(实施方式1)
在该实施方式1中，作为层叠电子部件，以2端子型的层叠陶瓷电容器为例来说明，其中，该层叠陶瓷电容器包括由1层的Cu电镀膜层构成的一对外部端子电极。
图1是示出本发明的实施方式1涉及的层叠陶瓷电容器的外观结构的立体图，图2是图1的A-A线剖面图，图3是示出该层叠陶瓷电容器的内部电极图形的图，图4是放大外部端子电极与内部电极的连接部分等重要部分来进行表示的图。
该层叠陶瓷电容器具备立方体形状的电容器本体10，电容器本体10具备被层叠的多个电介质层50，其中，该电容器本体10具有：相互对置的第1主面11以及第2主面12；相互对置的第1侧面21以及第2侧面22；相互对置的第1端面31以及第2端面32。
并且，在第1端面31形成有第1外部端子电极1，在第2端面32形成有第2外部端子电极2。第1外部端子电极1与第2外部端子电极2之间电绝缘。
此外，在第1主面11以及第2主面12上，形成第1表面导体13以及第2表面导体14，第1表面导体13辅助第1外部端子电极11的折叠部分，第2表面导体14辅助第2外部端子电极12的折叠部分。第1、第2表面导体13、14也在第1、第2侧面21、22上形成。在没有必要加长第1、第2外部端子电极11、12的折叠部分的情况下，也没有必要形成第1、第2表面导体13、14。
此外，如图2所示，在电容器本体10的内部，按照隔着电介质层50而相互对置的方式，配置有第1内部电极41以及第2内部电极42。如图3所示，第1内部电极41被引出至第1端面31，并与第1外部端子电极1电连接。第2内部电极2被引出至第2端面32，并与第2外部端子电极2电连接。
如图4所示，第1外部端子电极1(第2外部端子电极2)包括：由Cu电镀膜构成的底层电镀膜1a(2a)；构成上层电镀膜的由Ni电镀膜构成的上层第1电镀膜1b(2b)；以及由Sn电镀膜构成的上层第2电镀膜1c(2c)。
另外，图4示出形成于电容器本体10的第1端面31的第1外部端子电极1与第1内部电极41之间的连接部分等主要部分，第2外部端子电极2(参照图1、2)与第2内部电极42之间的连接部分，由于与图4呈左右对称，因此构成第2外部端子电极2的底层电镀膜2a、上层第1电镀膜2b、上层第2电镀膜2c、第2内部电极42等也用括号书写的方式来表示。
如图4所示，该实施方式1的层叠陶瓷电容器的外部端子电极1(2)具有由底层电镀膜1a(2a)、上层第1电镀膜1b(2b)、上层第2电镀膜1c(2c)构成的3层构造。
并且，构成上述底层电镀膜1a(2a)的金属粒子(该实施方式1中为Cu粒子)的平均粒径被设为1.0μm以上。
在该实施方式1中，底层电镀膜1a(2a)由以下形成：直接形成于电容器本体10的端面31(32)的Cu触击(strike)电镀膜；和形成于其上的Cu加厚电镀膜。其中，底层电镀膜1a(2a)根据情况的不同也可以直接形成于不具备Cu触击电镀膜的电容器本体10的端面上，此外，也可以只由Cu触击电镀膜来形成。
另外，底层电镀膜以及上层电镀膜优选由从例如Cu、Ni、Sn、Pb、Au、Ag、Pd、Bi以及Zn组成的群中选择的1种金属或包含该金属的合金的电镀膜构成。
该实施方式1的层叠陶瓷电容器中，由Cu电镀膜构成的底层电镀膜1a(2a)担保用于防止来自外部的水分等的侵入的密封性。
此外，由Ni电镀膜构成的上层第1电镀膜1b(2c)起到焊料隔离物(barrier)的作用。
更进一步地，由Sn电镀膜构成的上层第2电镀膜1c(2c)起到担保焊料润湿性的作用。
本发明中，作为构成上层电镀膜的最外层的电镀膜(实施方式1中为上层第2电镀膜1c(2c))的构成材料，按照实际安装方式来选择适当的金属材料。例如，在制品(这里为层叠陶瓷电容器)为引线接合安装的情况下能够采用Au，在制品为基板填埋用途的情况下能够采用Cu等。
构成该层叠陶瓷电容器的电介质层、作为内部导体的第1以及第2内部电极、外部端子电极的构成材料和厚度等的优选条件，在以下进行说明。
(电介质层)
作为构成电介质层的材料，例如能够采用由BaTiO3、CaTiO3、SrTiO3、CaZrO3等主成分构成的电介质陶瓷。此外，也可以采用在这些主成分中添加Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等的副成分后而得到的电介质陶瓷。
此外，烧成后的电介质层的厚度优选为1～10μm。
(内部电极)
作为构成内部电极的材料，例如，能够采用Ni、Cu、Ag、Pd、Ag-Pd合金、Au等。
烧成后的内部电极的厚度优选为0.5～2.0μm。
(外部端子电极)
构成外部端子电极的底层电镀膜，例如，优选为由从Cu、Ni、Sn、Pb、Au、Ag、Pd、Bi以及Zn组成的群中选择的1种金属或包含该金属的合金构成的电镀膜。
底层电镀膜的厚度优选为1～10μm。
此外，作为构成外部端子电极的上层电镀膜的构成材料，按照实际安装方式来选择适当的金属材料。
例如，在焊料安装的层叠陶瓷电子部件的情况下，采用能形成起到焊料隔离物作用的电镀膜的材料(例如Ni)、或能形成焊料润湿性优良的电镀膜的材料(例如Sn)。
此外，层叠电子部件，例如，在引线接合安装的情况下采用Au，在基板填埋用途的情况下采用Cu等。
下面，说明该实施方式1的层叠陶瓷电容器的制造方法。
(1)首先，准备陶瓷印刷电路基板和内部电极用导电性粘膏。虽然在陶瓷印刷电路基板和导电性粘膏中含有粘合剂以及溶剂，但是也可以适当选择采用公知的有机粘合剂和有机溶剂。
(2)这之后，在陶瓷印刷电路基板上，例如，通过丝网印刷等以规定的图形来印刷导电性粘膏，形成内部电极图形。
(3)层叠规定枚数的印刷了内部电极图形的陶瓷印刷电路基板，为了得到在其上下层叠了规定枚数的未印刷内部电极图形和内部导体图形等的外层用陶瓷印刷电路基板后而得到的母层叠体，按规定的顺序层叠各陶瓷印刷电路基板，制作母层叠体。母层叠体按照需要通过静水压压力等方法在层叠方向上进行压着。
(4)接着，将未烧成的母层叠体切割为规定的尺寸，切割出未烧成的电容器本体。
(5)这之后，烧成所切割出的未烧成的电容器本体。烧成温度虽然基于构成陶瓷印刷电路基板的陶瓷的种类和内部电极的构成材料，但是通常优选在900～1300℃下进行烧成。
(6)按照需要，实施圆筒(barrel)抛光等抛光处理，进行内部电极的露出部的净面(面出し)。此时，同时进行倒角(面取り)，使得在电容器本体的棱部和角部形成圆形。此外，按照需要，实施防水处理，进行用于防止来自内部电极露出部与电介质层之间的间隙的电镀液侵入的前处理。
(7)对电容器本体实施电镀处理，如图4所示，在第1、第2内部电极41、42的露出部上析出金属粒子，形成底层电镀膜1a、2a。
另外，在形成第1、第2表面导体13、14(参照图2)的情况下，也可以预先在最外层的陶瓷印刷电路基板上印刷表面导体图形，与陶瓷素体同时烧成，此外，也可以在烧成后的陶瓷素体的主面上印刷表面导体之后再烧结。
当形成底层电镀膜1a、2a时，在电容器本体10的端面直接形成Cu触击电镀膜，在其上，通过由Cu电解电镀来实施Cu加厚电镀，从而形成底层电镀膜1a、2a。另外，此时，设底层电镀膜1a、2a的本体即Cu加厚电镀膜的Cu粒子的平均粒径为1.0μm以上。
另外，这里，在形成Cu触击电镀膜之后，通过在其上实施Cu加厚电镀，从而形成底层电镀膜1a、2a，但是，根据情况的不同，也可以在电容器本体的端面进行Cu加厚电镀来形成底层电镀膜，而不形成Cu触击电镀膜。
此外，底层电镀膜1a、2a根据情况的不同，也可以仅由Cu触击电镀膜形成。
如该实施方式1的情况，通过将构成底层电镀膜(Cu加厚电镀膜)的Cu粒子的平均粒径设为1.0μm以上，从而可以确实地抑制并防止水分向电容器本体内侵入。
另外，对构成上述Cu触击电镀膜的Cu粒子的平均粒径没有特别限制，当然可以将平均粒径设为1.0μm以上，将底层电镀膜整体中的Cu粒子的平均粒径设为1.0μm以上。
(8)之后，更进一步地进行Ni电解电镀、以及Sn电解电镀，在底层电镀膜1a(2a)上，形成由Ni电镀膜构成的上层第1电镀膜1b(2b)和由Sn电镀膜构成的上层第2电镀膜1c(2c)。
由此，能够得到如图1、图2所示那样的层叠陶瓷电容器。另外，电镀可以采用电解电镀、无电解电镀中任一个，但是在无电解电镀的情况下，如果提高电镀析出速度，则需要进行基于催化剂等的前处理，工序复杂化，因此通常优选采用电解电镀。
此外，作为电镀施工方法，例如，优选采用将电容器本体装入圆筒内，在进行旋转的同时进行电镀的圆筒电镀，但也可以采用其他的施工方法。
(实施方式2)
图5是放大实施方式2的层叠陶瓷电容器的主要部分来进行表示的图。该实施方式2的层叠陶瓷电容器除去第1(以及第2)外部端子电极1(2)仅由底层电镀膜1a(2a)形成这点外，各个部分的结构和构成材料等与上述实施方式1的层叠陶瓷电容器的情况相同。
另外，图5示出形成于电容器本体10的第1端面31的第1外部端子电极1与第1内部电极41之间的连接部分等的主要部分，但由于第2外部端子电极2(参照图1、2)与第2内部电极42之间的连接部分与图5呈左右对称，因此，构成第2外部端子电极2的底层电镀膜2a、第2内部电极42等也用括号书写的方式来表示。
该实施方式2的层叠陶瓷电容器也能够通过基于上述实施方式1的层叠陶瓷电容器的制造方法的方法来制造。
其中，形成外部端子电极的工序中，不需要在底层电镀膜上形成上层电镀膜的工序。
(实施方式3)
图6是示出本发明的实施方式3涉及的层叠陶瓷电容器的图。该实施方式3的层叠陶瓷电容器除去电容器本体10具备虚拟(dummy)内部电极D(D1，D2)这点之外，与上述实施方式1的层叠陶瓷电容器构成相同。图6中，附加与图2相同符号的部分表示相同部分或相当的部分。
该层叠陶瓷电容器中，作为虚拟电极D，配设有引出到第1端面31的第1虚拟内部电极D1和引出到第2端面32的第2虚拟内部电极D2。另外，第1以及第2虚拟内部导体D1、D2配设于与配设在电介质层50间的各内部电极41、42相同平面上，并且也配设于比形成有内部电极的区域处于层叠方向更外侧的、未形成有内部电极的外层部分中。
该实施方式3的层叠陶瓷电容器也能够通过基于上述实施方式1的层叠陶瓷电容器的制造方法的方法来制造。
其中，在制造该实施方式3的层叠陶瓷电容器的情况下，作为陶瓷印刷电路基板，按照需要，准备形成内部电极图形和虚拟内部电极图形的功能层部分用的陶瓷印刷电路基板、仅形成虚拟内部电极图形的外层部分用的陶瓷印刷电路基板，按规定的顺序来层叠。另外，也可以隔着既未形成有内部电极图形也未形成有虚拟内部电极图形的陶瓷印刷电路基板。
(实施方式4)
图7是示出本发明的实施方式4涉及的阵列类型(array type)的层叠陶瓷电容器(电容器阵列)的图，图8是说明内部电极的配设图形的图。该实施方式4的阵列类型的层叠陶瓷电容器，如图7所示，具备立方体形状的电容器阵列本体10A，其中，电容器阵列本体10A具有：相互对置的第1主面11以及第2主面12、相互对置的第1侧面21以及第2侧面22、相互对置的第1端面31以及第2端面32。
并且，在电容器阵列本体10A的第1端面31形成有多个第1外部端子电极101，在第2端面32上形成有多个第2外部端子电极102。另外，第1外部端子电极101与第2外部端子电极102之间被电绝缘。
此外，在电容器阵列本体10A的内部，如图8所示，按照隔着电介质层50而相互相对的方式配置有：多个第1内部电极141a、141b、141c、141d，以及多个第2内部电极142a、142b、142c、142d。即，第1内部电极141a、141b、141c、141d，以及第2内部电极142a、142b、142c、142d按照如下方式来配设，即，对于同一平面来看，沿着电容器阵列本体10的长边方向交替地形成，对于层叠方向来看，第1内部电极141和第2内部电极142隔着电介质层50而对置。并且，如图8所示，各第1内部电极141a、141b、141c、141d引出至第1端面31，与第1外部端子电极101电连接，各第2内部电极142a、142b、142c、142d引出至第2端面32，与第2外部端子电极102电连接。
该实施方式4的阵列类型的层叠陶瓷电容器中，4个电容器部C1、C2、C3、C4沿着电容器阵列本体10的长边方向而形成，其中，4个电容器部C1、C2、C3、C4中，各第1内部电极141和各第2内部电极142通过挟持电介质层50而对置的方式来形成。
并且，该实施方式4的阵列类型的层叠陶瓷电容器中，各外部端子电极也与实施例1的情形相同地来构成，包括：底层电镀膜；构成上层电镀膜的由Ni电镀膜构成的上层第1电镀膜；以及由Sn电镀膜构成的上层第2电镀膜。
此外，该实施方式4的层叠陶瓷电容器(电容器阵列)也能够通过基于上述实施方式1的层叠陶瓷电容器的制造方法的方法来制造。其中，需要采用配设了与内部电极的形状相对应的内部电极图形的陶瓷印刷电路基板，按照覆盖各内部电极的各露出部的方式而在电容器阵列本体的外表面形成外部端子电极。
(实施方式5)
图9是示出本发明的实施方式5涉及的多端子类型的低ESL型层叠陶瓷电容器的内部电极图形的图。
该实施方式5的层叠陶瓷电容器中，第1内部电极41具有多个(该实施方式5中为4个)引出部41a、41b、41c、41d，第2内部电极42也具有多个(该实施方式5中为4个)引出部42a、42b、42c、42d。
另外，第1侧面21、第2侧面22各自中，第1内部电极41的引出部41a、41b、41c、41d和第2内部电极42的引出部42a、42b、42c、42d，如图9所示，按照相互咬合的方式，即，从平面来看按照如下方式配置：
(a)第1内部电极41的1个引出部41b位于第2内部电极42的引出部42a、42b之间；
(b)第1内部电极41的另1个引出部41c位于第2内部电极42的引出部42c、42d之间；
(c)第2内部电极42的1个引出部42a位于第1内部电极41的引出部41a、41b之间；
(d)第2内部电极42的另1个引出部42d位于第1内部电极41的引出部41c、41d之间。
该层叠陶瓷电容器中，虽然没有特别图示，但是也按照外部端子电极覆盖露出于电容器本体的侧面的、第1以及第2内部电极的引出部(露出部)的方式而形成。
该实施方式5的层叠陶瓷电容器中，可以与上述实施方式1的情形相同地来构成外部端子电极。此外，该层叠陶瓷电容器也能够通过基于上述实施方式1的层叠陶瓷电容器的制造方法的方法来制造。其中，需要采用配设了与内部电极的形状相对应的内部电极图形的陶瓷印刷电路基板，按照覆盖各内部电极的各露出部的方式来在电容器本体的侧面形成外部端子电极。
(实施例1)
以下，示出本发明的实施例，对本发明进行更具体的说明。
通过基于上述实施方式1的层叠陶瓷电容器的制造方法的方法，制作下述规格的层叠陶瓷电容器。
1)尺寸：
长度：L＝2.0mm
宽度：W＝1.25mm
高度：T＝1.25mm
2)电介质层的构成材料：钛酸钡系电介质陶瓷
3)内部电极的构成材料：主成分：Ni
4)层叠数：416层(电介质层的厚度：1.9μm)
5)额定电压：6.3V
6)静电容量：10μF
其中，针对外部端子电极，如以下说明那样，在电容器本体进行直接电镀，形成具备以下的底层电镀膜和上层电镀膜的外部端子电极。
(外部端子电极的结构)
(a)底层电镀膜
包括Cu触击电镀膜、和在其上通过Cu电解电镀而形成的Cu加厚电镀膜。底层电镀膜的目标厚度为10μm。
(b)上层电镀膜
包括：在底层电镀膜上形成的、通过Ni电解电镀形成的上层第1电镀膜(目标厚度4μm)；和在上层第1电镀膜上通过Sn电解电镀形成的上层第2电镀膜(目标厚度4μm)。
上层第1电镀膜的目标厚度是4μm，上层第2电镀膜的目标厚度也是4μm。
以下，针对外部端子电极的形成条件，详细说明。
(电镀浴(plating bath))
(1)底层电镀膜的形成中采用的电镀浴
(a)当形成构成底层电镀膜的Cu触击电镀膜时，采用以下条件的电镀浴。
焦磷酸铜：14g/L
焦磷酸：120g/L
草酸钾：10g/L
pH：8.6
温度：25℃
(b)此外，当形成构成底层电镀膜的Cu加厚电镀膜时，采用以下的条件的电镀浴。
电镀浴成分：上村工业社制，PYROBRIGHT PROCESS(ピロブライトプロセス)
pH：8.6
温度：55℃
并且，通过使该电镀浴中的、28％氨水的添加量如以下那样不同，从而能够形成构成底层电镀膜的Cu粒子的平均粒径不同的Cu电镀膜。
试料1(比较例)：2.0ml/L
试料2(比较例)：1.5ml/L
试料3(实施例)：1.0ml/L
试料4(实施例)：0.5ml/L
试料5(实施例)：0.0ml/L
(2)上层第1电镀膜(Ni电镀膜)形成用的电镀浴
(a)作为用于形成上层第1电镀膜(Ni电镀膜)的电镀浴，采用以硫酸镍、氯化镍、硼酸为主成分的镍电镀浴(watts bath，ウット浴)(弱酸性单纯Ni浴)。
pH：4.2
温度：60℃
(3)上层第2电镀膜(Sn电镀膜)形成用的电镀浴
作为用于形成上层第2电镀膜的电镀液，采用下述的电镀浴。
电镀浴成分：迪普索(dipsol)社制，Sn-235
pH：5.0
温度：33℃
(电镀施工方法、电镀条件等)
电镀施工方法：水平旋转圆筒电镀
圆筒旋转数：10rpm
导电性媒介尺寸：直径1.8mm(导电性媒介)
电流密度×时间
Cu触击电镀：0.11A/dm2×60min
Cu(加厚)电镀：0.30A/dm2×60min
Ni电镀：0.20A/dm2×60min
Sn电镀：0.10A/dm2×60min
另外，在该实施例中，虽然各电镀膜由电解电镀的方法形成，但是电镀膜的形成方法没有特别的限制，如果可能，则也可以采用无电解电镀的方法来形成电镀膜(例如，Cu无电解电镀膜、Ni-P无电解电镀膜、Ni-B无电解电镀膜)。其中，在无电解电镀的情况下，如果内部电极种不具有催化活性，则必须实施催化活性化处理。
并且，对如上述这样制作的试料(层叠陶瓷电容器)1～5，进行高温高湿试验(PCBT试验)，调查各试料的可靠性。
另外，PCBT试验在125℃/95％Rh/6.3V(额定电压)/72hr的条件下实施，绝缘电阻值低于1MΩ的制品计数为不良，由以下式子来计算出不良率。
不良率(％)＝(计数为不良的试料的数/全试料数)×100
在表1中示出其结果。
表1
  底层电镀膜的Cu粒子的平均粒径(μm)   PCBT试验中的不良率(％)/(不良个数/试料数)
  试料1(比较例)   0.5   45/(9/20)
  试料2(比较例)   0.7   25/(5/20)
  试料3(满足本发明的必要条件的实施例)   1.0   0/(0/20)
  试料4(满足本发明的必要条件的实施例)   1.3   0/(0/20)
  试料5(满足本发明的必要条件的实施例)   1.8   0/(0/20)
如表1所示，不满足本发明的主要条件的比较例即试料1以及试料2，被确认为在试验中产生较多的不良。
对于此，底层电镀膜的Cu粒子的平均粒径为1.0μm以上，在满足本发明的主要条件的实施例的试料3、试料4、试料5的层叠陶瓷电容器中，没有被认为是高温中的耐湿性的恶化，被确认为得到较高的耐湿可靠性。
另外，上述实施例中，以层叠陶瓷电容器为例进行说明，但是本发明不限于层叠陶瓷电容器，也适用于层叠片式电感器(chip inductor)、层叠片式热敏电阻器(chip thermistor)等具有在电子部件本体内配设内部导体，按照与该内部导体导通的方式而在电子部件本体的表面配设外部端子电极的结构的各种层叠电子部件。
此外，上述实施例中，虽然以构成电子部件本体的材料为电介质陶瓷的情况为例进行了说明，但是构成电子部件本体的材料不限于电介质陶瓷，也可以是压电体陶瓷、半导体陶瓷、磁性体陶瓷等。此外，也可以是含有树脂的材料。
进一步地，本发明在其他方面也不限定于上述实施方式和实施例，对于内部导体和外部端子电极的构成材料、外部端子电极的形成方法、构成外部端子电极的上层电镀膜的构成材料和层数、形成方法等，在发明的范围内，可以进行各种应用、变形。
产业上的可利用性
如上述，根据本发明，可以提高具备直接由电镀而形成的外部端子电极的层叠电子部件的耐湿可靠性。因此，本发明能够广泛应用于具有在电子部件本体内配设内部导体、按照与该内部导体导通的方式而在电子部件本体的表面通过直接电镀而配设外部端子电极的结构的各种层叠电子部件。

Claims (4)

1.一种层叠电子部件，
包括：
电子部件本体，其层叠多个功能层而形成；
内部导体，其形成于上述电子部件本体内部，并且在上述电子部件本体外表面具有露出部；以及
外部端子电极，其形成为在上述电子部件本体外表面上与上述内部导体导通，并且覆盖上述内部导体的上述露出部，
上述外部端子电极包括在上述电子部件本体外表面上通过直接电镀所形成的底层电镀膜，以使覆盖上述内部导体的上述露出部，
构成上述底层电镀膜的金属粒子的平均粒径为1.0μm以上。
2.根据权利要求1所述的层叠电子部件，其特征在于，
上述外部端子电极还包括形成于上述底层电镀膜上的1层以上的上层电镀膜。
3.根据权利要求1或2所述的层叠电子部件，其特征在于，
构成上述底层电镀膜的金属粒子为Cu粒子。
4.一种层叠电子部件的制造方法，
该层叠电子部件包括：
电子部件本体，其层叠多个功能层而形成；
内部导体，其形成于上述电子部件本体内部，并且具有一部分在上述电子部件本体外表面露出的露出部；以及
外部端子电极，其形成为在上述电子部件本体外表面上与上述内部导体导通，并且覆盖上述内部导体的上述露出部，
在上述电子部件本体形成上述外部端子电极的工序包括下述工序，即在上述电子部件本体外表面按照覆盖上述内部导体的上述露出部的方式通过直接电镀来形成金属粒子的平均粒径为1.0μm以上的底层电镀膜。
CNA2009101389764A 2008-05-21 2009-05-21 层叠电子部件及其制造方法 Pending CN101587774A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110098397.9A CN102290237B (zh) 2008-05-21 2009-05-21 层叠电子部件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008132870 2008-05-21
JP2008132870A JP2009283597A (ja) 2008-05-21 2008-05-21 積層電子部品およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110098397.9A Division CN102290237B (zh) 2008-05-21 2009-05-21 层叠电子部件及其制造方法

Publications (1)

Publication Number Publication Date
CN101587774A true CN101587774A (zh) 2009-11-25

Family

ID=41341941

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110098397.9A Active CN102290237B (zh) 2008-05-21 2009-05-21 层叠电子部件及其制造方法
CNA2009101389764A Pending CN101587774A (zh) 2008-05-21 2009-05-21 层叠电子部件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110098397.9A Active CN102290237B (zh) 2008-05-21 2009-05-21 层叠电子部件及其制造方法

Country Status (3)

Country Link
US (2) US8139342B2 (zh)
JP (1) JP2009283597A (zh)
CN (2) CN102290237B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194571A (zh) * 2010-02-05 2011-09-21 株式会社村田制作所 层叠型电子部件及其制造方法
CN102820403A (zh) * 2011-06-10 2012-12-12 亿广科技(上海)有限公司 发光二极管及其支架
CN104205265A (zh) * 2012-03-22 2014-12-10 加州理工学院 包括细长体导电元件阵列的微米级电容器和纳米级电容器
CN105405651A (zh) * 2014-09-09 2016-03-16 株式会社村田制作所 层叠陶瓷电容器
CN106158183A (zh) * 2016-07-08 2016-11-23 广东风华高新科技股份有限公司 片式元器件的制备方法及片式元器件
CN108695067A (zh) * 2017-04-04 2018-10-23 三星电机株式会社 多层电容器及制造多层电容器的方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283597A (ja) * 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法
US8310816B2 (en) * 2009-05-21 2012-11-13 Kemet Electronics Corporation Solid electrolytic capacitors with improved reliability
JP2011108966A (ja) * 2009-11-20 2011-06-02 Murata Mfg Co Ltd 積層電子部品
JP5526908B2 (ja) 2010-03-24 2014-06-18 株式会社村田製作所 積層型電子部品
JP5521695B2 (ja) * 2010-03-29 2014-06-18 株式会社村田製作所 電子部品
KR101761938B1 (ko) 2012-04-26 2017-07-26 삼성전기주식회사 적층 세라믹 전자 부품
JP2014027255A (ja) 2012-06-22 2014-02-06 Murata Mfg Co Ltd セラミック電子部品及びセラミック電子装置
US8873219B2 (en) * 2012-06-26 2014-10-28 Kemet Electronics Corporation Method for stacking electronic components
US9144166B2 (en) * 2012-08-09 2015-09-22 Tdk Corporation Electronic component
KR102067177B1 (ko) * 2013-08-09 2020-01-15 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR102004781B1 (ko) * 2014-01-27 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101652850B1 (ko) * 2015-01-30 2016-08-31 삼성전기주식회사 칩 전자부품, 그 제조방법 및 이를 구비한 기판
KR101659216B1 (ko) * 2015-03-09 2016-09-22 삼성전기주식회사 코일 전자부품 및 그 제조방법
CN109791823B (zh) * 2016-09-29 2021-02-23 京瓷株式会社 电阻器、具备该电阻器的电路基板和电子装置
KR20190121138A (ko) * 2018-08-06 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품의 제조방법
JP7226161B2 (ja) * 2019-07-17 2023-02-21 株式会社村田製作所 電子部品
JP2021019018A (ja) * 2019-07-17 2021-02-15 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP7273373B2 (ja) 2020-04-20 2023-05-15 株式会社村田製作所 積層セラミック電子部品

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3368845B2 (ja) * 1998-10-13 2003-01-20 株式会社村田製作所 チップ型サーミスタおよびその製造方法
JP2000277371A (ja) * 1999-03-29 2000-10-06 Taiyo Yuden Co Ltd 積層セラミック電子部品
JP3534684B2 (ja) * 2000-07-10 2004-06-07 Ｔｄｋ株式会社 導電ペーストおよび外部電極とその製造方法
TWI260657B (en) * 2002-04-15 2006-08-21 Avx Corp Plated terminations
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US7177137B2 (en) * 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US6982863B2 (en) * 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US6960366B2 (en) * 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
JP2004128221A (ja) * 2002-10-02 2004-04-22 Murata Mfg Co Ltd チップ型セラミック電子部品の製造方法
US7345868B2 (en) * 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
CN1799112A (zh) * 2003-04-08 2006-07-05 阿维科斯公司 电镀端头
US7224570B2 (en) * 2004-06-28 2007-05-29 Kyocera Corporation Process for preparing multilayer ceramic capacitor and the multilayer ceramic capacitor
US7206187B2 (en) * 2004-08-23 2007-04-17 Kyocera Corporation Ceramic electronic component and its manufacturing method
JP3861927B1 (ja) * 2005-07-07 2006-12-27 株式会社村田製作所 電子部品、電子部品の実装構造および電子部品の製造方法
KR100944099B1 (ko) * 2005-10-28 2010-02-24 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 그 제조방법
CN101346785B (zh) * 2006-02-27 2012-06-27 株式会社村田制作所 层叠型电子部件及其制造方法
WO2007105395A1 (ja) * 2006-03-14 2007-09-20 Murata Manufacturing Co., Ltd. 積層型電子部品の製造方法
CN101346786B (zh) * 2006-03-15 2011-07-27 株式会社村田制作所 叠层型电子元件及其制造方法
JP2009295602A (ja) 2006-08-22 2009-12-17 Murata Mfg Co Ltd 積層型電子部品、および積層型電子部品の製造方法。
JP5127703B2 (ja) * 2006-11-15 2013-01-23 株式会社村田製作所 積層型電子部品およびその製造方法
CN101356605B (zh) * 2006-11-22 2012-05-23 株式会社村田制作所 叠层型电子部件及其制造方法
JP5289794B2 (ja) * 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
JP5056485B2 (ja) * 2008-03-04 2012-10-24 株式会社村田製作所 積層型電子部品およびその製造方法
JP2009283597A (ja) * 2008-05-21 2009-12-03 Murata Mfg Co Ltd 積層電子部品およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194571A (zh) * 2010-02-05 2011-09-21 株式会社村田制作所 层叠型电子部件及其制造方法
CN102194571B (zh) * 2010-02-05 2013-03-27 株式会社村田制作所 层叠型电子部件及其制造方法
CN102820403A (zh) * 2011-06-10 2012-12-12 亿广科技(上海)有限公司 发光二极管及其支架
CN104205265A (zh) * 2012-03-22 2014-12-10 加州理工学院 包括细长体导电元件阵列的微米级电容器和纳米级电容器
CN105405651A (zh) * 2014-09-09 2016-03-16 株式会社村田制作所 层叠陶瓷电容器
CN106158183A (zh) * 2016-07-08 2016-11-23 广东风华高新科技股份有限公司 片式元器件的制备方法及片式元器件
CN106158183B (zh) * 2016-07-08 2019-03-08 广东风华高新科技股份有限公司 片式元器件的制备方法及片式元器件
CN108695067A (zh) * 2017-04-04 2018-10-23 三星电机株式会社 多层电容器及制造多层电容器的方法
CN108695067B (zh) * 2017-04-04 2022-01-07 三星电机株式会社 多层电容器及制造多层电容器的方法

Also Published As

Publication number Publication date
CN102290237B (zh) 2015-12-09
US20120058257A1 (en) 2012-03-08
CN102290237A (zh) 2011-12-21
JP2009283597A (ja) 2009-12-03
US20090290280A1 (en) 2009-11-26
US8139342B2 (en) 2012-03-20
US8484815B2 (en) 2013-07-16

Similar Documents

Publication Publication Date Title
CN102290237B (zh) 层叠电子部件及其制造方法
CN101587775B (zh) 层叠陶瓷电容器及其制造方法
US9972439B2 (en) Ceramic electronic component and method of manufacturing the same
US8355241B2 (en) Laminated electronic component
US8310805B2 (en) Multilayer ceramic electronic component including plating material of external terminal electrode disposed in voids of inner conductor and method for manufacturing the same
CN101465206B (zh) 层叠陶瓷电子部件及其制造方法
US9190212B2 (en) Method of manufacturing multilayer ceramic electronic component
US8068329B2 (en) Multilayer electronic component and method for manufacturing the same
JP5483498B2 (ja) 積層セラミック電子部品及びその製造方法
CN103680947A (zh) 多层陶瓷电容器及其制造方法
JP2015065394A (ja) 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板
JP2022034017A (ja) 積層セラミック電子部品の製造方法
CN102971809A (zh) 层叠型陶瓷电子部件及其制造方法
JP2010034272A (ja) 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法
US20130155573A1 (en) Electronic component and manufacturing method thereof
JP4548471B2 (ja) コンデンサアレイおよびその製造方法
CN110660586B (zh) 多层陶瓷电容器
JP5880634B2 (ja) 積層電子部品およびその製造方法
JP2023081817A (ja) 積層型キャパシタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20091125