CN101595455B - 操作系统的起动控制方法及信息处理装置 - Google Patents

操作系统的起动控制方法及信息处理装置 Download PDF

Info

Publication number
CN101595455B
CN101595455B CN2008800034227A CN200880003422A CN101595455B CN 101595455 B CN101595455 B CN 101595455B CN 2008800034227 A CN2008800034227 A CN 2008800034227A CN 200880003422 A CN200880003422 A CN 200880003422A CN 101595455 B CN101595455 B CN 101595455B
Authority
CN
China
Prior art keywords
starting
ipl
kernel
processors
operating system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800034227A
Other languages
English (en)
Other versions
CN101595455A (zh
Inventor
冈本圭介
楠本高史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN101595455A publication Critical patent/CN101595455A/zh
Application granted granted Critical
Publication of CN101595455B publication Critical patent/CN101595455B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)
  • Multi Processors (AREA)
  • Power Sources (AREA)
  • Hardware Redundancy (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

一种操作系统的起动控制方法，其特征在于包括以下步骤：在通过向多个处理器投入电源而起动的IPL(0)～(N)中，仅使特定的处理器的IPL(0)继续动作，停止除此之外的其他的处理器IPL(1)～(N)的步骤；通过IPL(0)起动对多个处理器共享的硬件资源进行管理的OS桥的步骤；通过起动的OS桥，起动与特定处理器对应的OS-0及与其他处理器对应的OS-1～OS-N的步骤。

Description

操作系统的起动控制方法及信息处理装置
技术领域
本发明涉及到一种起动多个操作系统(OS：Operating System)的技术。
背景技术
一直以来，使多个处理器并行动作的技术为世人所知(例如参照专利文献1)。根据专利文献1的公开内容，在起动时，管理整个系统的主处理器读入主系统盘内的OS，根据来自主处理器的动作要求，对管理整个组的动作的各组主处理器并行地加以起动。并且，起动的各组主处理器读入组系统盘内的OS，起动各组内的各二级处理器。通过这种动作，进行各组主处理器、各二级处理器的并行起动。
并且，作为并行起动多个OS的技术，虚拟机系统为世人所知。虚拟机系统是如下系统：虚拟化处理器、存储装置等实际硬件(物理资源)，生成多个硬件环境(虚拟机)，在各虚拟机中可使各个OS起动。
专利文献1：日本特开平10-116262号公报
发明内容
然而在搭载由多个处理器内核构成的多内核处理器或搭载多个处理器的多处理器系统中，使OS起动高速化的技术开发获得了进展。
在这一点上，在上述专利文献1公开的现有技术中，主处理器、各组主处理器、各二级处理器依次起动，因此多处理器系统具有的各OS起动的高速化有一定界限。
另一方面，在所述现有的虚拟机系统中，主OS承担统一管理系统的共享硬件的功能，因此主OS需要比客OS先完成起动。其结果是，无法实现多处理器系统具有的各OS起动的高速化，即使是为了实现处理的高速化而采用多处理器系统，也无法实现其优势。
因此，本发明的目的在于提供一种可使多处理器系统具有的各OS的起动高速化的操作系统的起动控制方法及信息处理装置。
为了实现上述目的，第1发明是一种操作系统的起动控制方法，控制由多个处理器的每一个所处理的操作系统的起动，所述起动控制方法的特征在于，包括：
在通过向所述多个处理器投入电源而起动的初始程序装入程序中，仅使特定处理器的初始程序装入程序继续动作，停止所述特定处理器以外的其他处理器的初始程序装入程序的动作的步骤；
通过所述特定处理器的初始程序装入程序，起动用于管理所述多个处理器共享的硬件资源的管理程序的步骤；和
通过所述起动的管理程序，起动与所述特定处理器对应的操作系统及与所述其他处理器对应的操作系统的步骤。
并且，第2发明是与第1发明相关的操作系统的起动控制方法，所述起动控制方法的特征在于，在与所述多个处理器的每一个对应的操作系统相同的情况下，通过所述特定处理器的初始程序装入程序，在不起动所述管理程序的状态下起动所述特定处理器对应的操作系统，之后通过与所述特定处理器对应的操作系统来起动与所述其他处理器对应的操作系统。
并且，第3发明是与第1或第2发明相关的操作系统的起动控制方法，所述起动控制方法的特征在于，所述多个处理器是多内核处理器内的处理器内核。
另一方面，为了实现上述目的，第4发明是一种信息处理装置，具有多个通过投入电源而起动初始程序装入程序的处理器，所述信息处理装置的特征在于，
在所述多个处理器中包括：
所述起动的初始程序装入程序的动作继续进行的特定处理器；和
所述起动的初始程序装入程序的动作停止的其他处理器，
通过所述特定处理器的初始程序装入程序，起动管理所述多个处理器共享的硬件资源的管理程序，并且，
通过所述起动的管理程序，起动与所述特定处理器对应的操作系统及与所述其他处理器对应的操作系统。
并且，第5发明是与第4发明相关的信息处理装置，所述信息处理装置的特征在于，在与所述多个处理器的每一个对应的操作系统相同的情况下，通过所述特定处理器的初始程序装入程序，在不起动所述管理程序的状态下起动与所述特定处理器对应的操作系统，之后通过与所述特定处理器对应的操作系统来起动与所述其他处理器对应的操作系统。
并且，第6发明是与第4或第5发明相关的信息处理装置，所述信息处理装置的特征在于，所述多个处理器是多内核处理器内的处理器内核。
根据本发明，可使多处理器系统具有的各OS的起动高速化。
附图说明
图1是表示作为本发明涉及的信息处理装置的实施方式的计算机100的硬件构成的一例的图。
图2是OS桥50的概念图。
图3是用于说明本发明涉及的操作系统的起动控制方法的概要的图。
图4是通过双内核构造的多内核处理器并行起动二个OS时的处理流程。
图5是二个OS相同时通过双内核构造的多内核处理器并行起动时的处理流程。
附图标记
10多内核处理器
20RAM
30ROM
40输入输出装置(I/O)
50OS桥
具体实施方式
以下参照附图说明用于实施本发明的最佳方式。图1是表示作为本发明涉及的信息处理装置的实施方式的计算机100的硬件构成的一例的图。计算机100例如是承担车辆控制功能的计算机(控制系ECU)、承担多媒体功能的计算机(信息系ECU)。作为控制系ECU的具体例子，可以举出控制发动机的发动机ECU、控制转向动作的转向ECU、控制制动动作的制动ECU等。作为信息系ECU的具体例子，可以举出：汽车导航用计算机DVD、录像用计算机；因特网访问用计算机；和用于与其他车辆、道路侧设施、管理中心等车外通信设备进行通信的通信用计算机等。
计算机100如图1所示，具有：ROM(非易失性存储器)30，存储应用程序等的程序，所述应用程序用于实现OS、在该OS上动作的所述车辆控制功能、发动机控制功能；处理该程序的多内核处理器10；作为该程序的作业区域的RAM(易失性存储器)20；和作为接口的I/O40，在未图示的输入电路、输出电路等外部装置之间进行信号的接收发送。
计算机100如图1所示，具有多内核处理器10，所述多内核处理器具有多个处理器内核。多内核处理器是将二个以上的处理器内核集成到一个包的微处理器。多内核处理器内的处理器内核彼此独立地动作。多内核处理器10中内置处理器内核0、1、2、3四个处理器内核。通过内核0、1、2、3的每一个独立或联动地处理用于实现OS、在该OS上动作的所述车辆控制功能、发动机控制功能的应用程序等的程序。内核0、1、2、3的每一个在发生命令执行程序的插入时，将该程序从ROM30读入到RAM20并执行。
作为由内核0、1、2、3所处理的OS的具体例子，可以举出实时OS(以下称为“RT-OS”)、多媒体OS(以下称为“MM-OS”)等。由各个内核所处理的OS不一定是相同的OS，也可是不同的OS。通过将多处理器系统分割为可在每个构成处理器中独立运行的系统(分区：partition)而可并行运行多个OS，从而可应对系统的多样化、大规模化。
RT-OS重视实时地执行处理，因此是批处理、TSS(Time SharingSystem：分时系统)等功能较好的OS。在进行车辆控制的控制系ECU中使用的控制程序中，从确保控制响应性、安全性等角度出发，需要实时执行规定的处理，因此将可实现所要求的实时性的RT-OS用于控制系ECU中。作为RT-OS的具体例子，可以举出OSEC、ITRON等。
MM-OS是MPEG的Codec等的压缩/解压缩处理、GUI(GraphicalUser Interface：图形用户界面)等用户界面处理、包括安全管理的因特网连接处理等多媒体处理比RT-OS优良的OS。将可实现所要求的多媒体处理的MM-OS用于信息系ECU中。作为MM-OS的具体例子，可以举出Linux(注册商标)、QNX(注册商标)等。
从电源电路(未图示)向多内核处理器10提供电源时，也向其内置的内核0、1、2、3提供电源。提供了电源的内核0、1、2、3中，内核0的IPL(Initial Program Loader：初始程序装入程序)将ROM30中存储的OS桥50(程序)读入到RAM20中并起动。IPL是用于在开机阶段进行存储器的初始化等的OS起动的准备处理的程序。
图2是OS桥50的概念图。OS桥50管理RAM20、I/O40等的各个内核共享的硬件资源，执行对这些硬件资源的排他性的访问控制(共享硬件管理功能)。即，OS桥50例如根据规定的任务切换的发生时刻、规定的周期，对由内核0动作的OS-0、由内核1动作的OS-1、...、由内核N动作的OS-N的每一个执行分配共享的硬件资源的处理。并且，OS桥50具有起动各OS的功能。进一步，OS桥50起动各OS后，起动的各OS可调出OS桥50，利用该共享硬件管理功能。
图3是用于说明本发明涉及的操作系统的起动控制方法的概要的图。图3表示将多处理器系统按照各个构成处理器分割为N个的分区的情况。通过向多处理器系统投入电源(步骤10)，提供了电源的各内核的IPL起动(步骤12、14、16)。系统电源投入后，内核0以外的内核1的IPL(1)～内核N的IPL(N)停止(步骤18、20)，内核0的IPL(0)在最低限度的存储器系统的初始化等动作环境设定后，起动OS桥(0)(步骤22)。由IPL(0)起动的OS桥(0)进行了内核间的通信所需的系统的初始化后，使停止的其他内核(1)～(N)起动(步骤24、26)。起动的其他内核(1)～(N)的每一个在最低限度的存储器系统的初始化等动作环境设定后，起动OS桥(1)～(N)。这样一来，各内核中OS桥并行地动作。
接着，由各内核动作的OS桥的每一个从ROM30等非易失性存储器取得自身内核的内核号码，根据内核号码和应搭载到内核的OS的既定的对应关系选择应起动的OS，使控制转向所选择的OS的入口点。并且，各内核并行地开始与自身内核对应的OS起动处理。在各OS的起动处理中，访问OS间共享的硬件资源时，通过OS桥的共享硬件管理进行排他性访问控制，从而避免竞争硬件资源。
图4是通过双内核结构的多内核处理器并行起动二个OS时的处理流程。存储内核0用的IPL的存储装置与内核0连接，并且存储内核1用的IPL的存储装置与内核1连接。这些存储装置例如是ROM20。系统电源投入后(步骤40)，在进行OS起动准备的开机阶段，由投入了电源的内核0起动内核0用的IPL(0)(步骤42)，用投入了电源的内核1起动内核1用的IPL(1)(步骤44)。并且，IPL(1)进行了必要的最小限度的初始设定后，暂时使内核1处于待机状态进行休眠。另一方面，IPL(0)从ROM30将OS桥读入到RAM20中，从而起动OS桥(0)(步骤46)。通过内核0动作的OS桥(0)起动休眠的内核1。起动的内核1的IPL(1)从ROM30将OS桥读入到RAM20，从而起动OS桥(1)(步骤48)。在该阶段中，通过各内核0和内核1，OS桥并行动作。
并且，OS桥(0)选择与内核0对应的OS-0，转移到OS-0的入口点，从而起动OS-0。这样一来，通过内核0开始OS-0(0)的起动处理。与之并行，OS桥(1)同样选择与内核1对应的OS-1，并通过转移到OS-1的入口点，起动OS-1。由此，通过内核1开始OS-1(1)的起动处理。
当各个OS的起动处理开始时，如公知的OS起动处理一样，进行核心的处理化和用户界面部的初始化。在核心初始化阶段，从依存硬件的部分向不依存的部分顺序进行初始化，进行CPU架构依存部的初始化(步骤50、52)、系统依存部的初始化(步骤56、58)、硬件非依存部的初始化(步骤62、64)。在此，由内核0起动中的OS-0(0)和由内核1起动中的OS-1(1)分别在CPU架构依存部、系统依存部的初始化阶段中，调出OS桥而利用所述共享硬件功能，从而避免竞争硬件资源(步骤54、60)。
并且，在用户界面部的初始化阶段中，开始调度(步骤66、68)。通过开始调度向执行稳定状态转移(步骤70、72)，OS服务起动。即，OS起动完成。
图5是在二个OS相同时通过双内核结构的多内核处理器并行起动时的处理流程。在具有多内核处理器的系统中，在用多个内核并行执行同一OS时，可从IPL跳过OS桥而直接进行OS起动。此时，不激活OS桥，而激活OS自身休眠的其他内核，在判断CPU-ID的基础上，可改变使用哪个硬件等的各个内核的动作。与图4的情况一样，在各OS同时并行进行初始化处理的基础上，进行共享硬件的排他性访问控制，因此即使在OS执行中也可进行OS桥的共享硬件管理功能的调出。
与图4的情况一样，系统电源投入后(步骤80)，在进行OS起动准备的开机阶段内，通过投入了电源的内核0起动内核0用的IPL(0)(步骤82)，通过投入了电源的内核1起动内核1用的IPL(1)(步骤84)。并且，IPL(1)进行了必要最小限度的初始设定后，暂时使内核1为待机状态休眠。
并且，IPL(0)通过取得自身内核的内核号码进行ID判断，从而选择与内核0对应的OS-0。并且，IPL(0)通过向OS-0的入口点的移动，起动OS-0。由此，通过内核0开始OS-0(0)的起动处理。由内核0动作的OS-0(0)通过取得休眠的内核1的内核号码进行ID判断，从而选择与内核1对应的OS-0，并向OS-0的入口点转移，从而起动OS-0(步骤88)。由此，通过内核1开始OS-0(1)的起动处理。当各个OS的起动处理开始后，之后与图4相同，因此省略说明。即，在处理器之间OS相同的图5的情况下，起动在起动的OS中休眠的内核的OS，另一方面，在处理器之间OS不同的图4的情况下，起动在OS起动前休眠的内核的OS。
因此，根据上述实施例，并行起动多个处理器内核时，将共享硬件管理功能作为OS桥从OS取出，从而可实现各内核起动的高速化(即各内核的起动时刻向前)。例如，内核0使主OS动作，除此以外的其他内核使客OS动作时，通过使现有的主OS中含有的共享硬件管理功能从主OS中分离，即使内核0的主OS起动未完成，也可起动其他内核的客OS，并且通过具有共享硬件管理功能的OS桥可避免各OS引起的硬件资源的竞争。
并且，在多个内核使用同一OS时，跳过OS桥的起动处理，内核0的OS起动其他OS，因此可实现起动的进一步高速化。
以上说明了本发明的优选实施例，但本发明不限于上述实施例，在不脱离本发明的范围的情况下可对上述实施例施加各种变形及置换。
例如，在上述实施例中，以多内核处理器内的多个处理器内核为对象，但也能够以多个单内核处理器为对象。并且，也可以不特别限定上述实施例的内核数。
本国际申请要求基于2007年1月29日提出的日本国专利申请2007-018153号主张优先权，2007-018153号的所有内容引用到本国际申请中。

Claims (2)

1.一种操作系统的起动控制方法，控制由多个处理器的每一个所处理的操作系统的起动，所述起动控制方法的特征在于，包括：
在通过向所述多个处理器投入电源而起动的初始程序装入程序中，仅使特定处理器的初始程序装入程序继续动作，停止所述特定处理器以外的其他处理器的初始程序装入程序的动作的步骤；
通过所述特定处理器的初始程序装入程序，起动用于管理所述多个处理器共享的硬件资源的管理程序的步骤；和
通过所述起动的管理程序，起动与所述特定处理器对应的操作系统及与所述其他处理器对应的操作系统的步骤。
2.一种操作系统的起动控制装置，控制由多个处理器的每一个所处理的操作系统的起动，所述起动控制装置的特征在于，包括：
在通过向所述多个处理器投入电源而起动的初始程序装入程序中，仅使特定处理器的初始程序装入程序继续动作，停止所述特定处理器以外的其他处理器的初始程序装入程序的动作的单元；
通过所述特定处理器的初始程序装入程序，起动用于管理所述多个处理器共享的硬件资源的管理程序的单元；和
通过所述起动的管理程序，起动与所述特定处理器对应的操作系统及与所述其他处理器对应的操作系统的单元。
CN2008800034227A 2007-01-29 2008-01-28 操作系统的起动控制方法及信息处理装置 Expired - Fee Related CN101595455B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007018153A JP2008186175A (ja) 2007-01-29 2007-01-29 オペレーティングシステムの起動制御方法及び情報処理装置
JP018153/2007 2007-01-29
PCT/JP2008/051209 WO2008093638A1 (ja) 2007-01-29 2008-01-28 オペレーティングシステムの起動制御方法及び情報処理装置

Publications (2)

Publication Number Publication Date
CN101595455A CN101595455A (zh) 2009-12-02
CN101595455B true CN101595455B (zh) 2013-06-12

Family

ID=39673949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800034227A Expired - Fee Related CN101595455B (zh) 2007-01-29 2008-01-28 操作系统的起动控制方法及信息处理装置

Country Status (6)

Country Link
US (1) US8051281B2 (zh)
EP (1) EP2128759B1 (zh)
JP (1) JP2008186175A (zh)
CN (1) CN101595455B (zh)
AT (1) ATE536586T1 (zh)
WO (1) WO2008093638A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5332716B2 (ja) * 2009-02-24 2013-11-06 日本電気株式会社 起動制御方法、情報処理装置及びプログラム
WO2011117987A1 (ja) * 2010-03-24 2011-09-29 富士通株式会社 マルチコアシステムおよび起動方法
TWI425422B (zh) * 2010-07-16 2014-02-01 Mstar Semiconductor Inc 多ｃｐｕ領域行動電子裝置與其操作方法
JP5751069B2 (ja) * 2011-07-28 2015-07-22 株式会社ニコン 電子装置
US9081703B2 (en) * 2011-09-15 2015-07-14 Nokia Technologies Oy Method and apparatuses for facilitating sharing device connections between a host and client based on the power mode of the host
US9141559B2 (en) 2012-01-04 2015-09-22 Intel Corporation Increasing virtual-memory efficiencies
US8719546B2 (en) 2012-01-04 2014-05-06 Intel Corporation Substitute virtualized-memory page tables
US9904559B2 (en) * 2012-10-25 2018-02-27 Canon Kabushiki Kaisha Information processing apparatus and activation method therefor for processing data of a hibernation image
WO2015087365A1 (ja) 2013-12-09 2015-06-18 三菱電機株式会社 情報機器
JP6838222B2 (ja) * 2016-04-28 2021-03-03 日立Astemo株式会社 車両制御装置、及び車両システム
JP6508382B1 (ja) * 2018-03-26 2019-05-08 日本電気株式会社 情報処理装置、情報処理方法、プログラム
JP2020149317A (ja) 2019-03-13 2020-09-17 株式会社デンソー 車両用装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724527A (en) * 1995-12-28 1998-03-03 Intel Corporation Fault-tolerant boot strap mechanism for a multiprocessor system
US20050108511A1 (en) * 2003-11-14 2005-05-19 Zimmer Vincent J. Providing a pre-boot driver for use during operating system runtime of a computer system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3167461B2 (ja) 1992-11-16 2001-05-21 富士通株式会社 マルチプロセッサシステムのｉｐｌ方式
JPH06295289A (ja) * 1993-04-09 1994-10-21 Hitachi Ltd 複数計算機におけるブート方法
JP2556268B2 (ja) 1993-07-20 1996-11-20 日本電気株式会社 プログラムダウンロード方式
JPH086914A (ja) * 1994-06-17 1996-01-12 Toshiba Corp マルチプロセッサシステムにおける主記憶装置初期化方法
US5642506A (en) * 1994-12-14 1997-06-24 International Business Machines Corporation Method and apparatus for initializing a multiprocessor system
JPH10116262A (ja) 1996-06-21 1998-05-06 Fujitsu Ltd 並列計算機、プロセッサ要素ネットワーク、および並列計算機用プログラムを記録した記録媒体
US7007161B2 (en) * 2002-01-08 2006-02-28 Agile Tv Corporation Fast booting of plex array
JP2004287618A (ja) 2003-03-19 2004-10-14 Ntt Data Corp オペレーティングシステム起動制御方法、およびその方法をコンピュータに実行させるプログラム、ならびにオペレーティングシステム起動制御装置
US20060047939A1 (en) * 2004-09-01 2006-03-02 International Business Machines Corporation Method and apparatus for initializing multiple processors residing in an integrated circuit
JP2006099704A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 情報処理装置および起動制御方法
JP4501788B2 (ja) * 2005-06-13 2010-07-14 セイコーエプソン株式会社 マルチｃｐｕ装置およびｃｐｕ間通信方法
US7437546B2 (en) * 2005-08-03 2008-10-14 Intel Corporation Multiple, cooperating operating systems (OS) platform system and method
US7882341B2 (en) * 2007-12-31 2011-02-01 Intel Corporation System and method to enable parallelization of early platform initialization

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724527A (en) * 1995-12-28 1998-03-03 Intel Corporation Fault-tolerant boot strap mechanism for a multiprocessor system
US20050108511A1 (en) * 2003-11-14 2005-05-19 Zimmer Vincent J. Providing a pre-boot driver for use during operating system runtime of a computer system

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2000-36704A 2000.02.02
JP特开2001-6914A 2001.01.12

Also Published As

Publication number Publication date
US20100049960A1 (en) 2010-02-25
JP2008186175A (ja) 2008-08-14
EP2128759A4 (en) 2010-02-03
EP2128759A1 (en) 2009-12-02
WO2008093638A1 (ja) 2008-08-07
CN101595455A (zh) 2009-12-02
US8051281B2 (en) 2011-11-01
EP2128759B1 (en) 2011-12-07
ATE536586T1 (de) 2011-12-15

Similar Documents

Publication Publication Date Title
CN101595455B (zh) 操作系统的起动控制方法及信息处理装置
JP6920170B2 (ja) プロセッサ、及び複数のメモリ装置を含む分散計算システム内のワークフローを制御する方法
CN103098032B (zh) 仿真方法和系统
CN104615488B (zh) 异构多核可重构计算平台上任务调度的方法和装置
CN104714846B (zh) 资源处理方法、操作系统及设备
US20080059769A1 (en) Multiple-core processor supporting multiple instruction set architectures
US8112621B2 (en) Multi-core address mapping for selecting storage controller program
US20140143570A1 (en) Thread consolidation in processor cores
CN109522099B (zh) 提高非实时性操作系统实时性的方法及其系统
KR101639853B1 (ko) 복수의 엔진에 의해 명령어 시퀀스들의 실행을 지원하기 위한 자원들 및 상호접속 구조들의 비집중 할당
WO2019028682A1 (zh) 一种多系统共享内存的管理方法及装置
EP1768024B1 (en) Processing management device, computer system, distributed processing method, and computer program
CN108932160A (zh) 多操作系统控制方法、装置、电子设备和计算机存储介质
CN108351775B (zh) 嵌入式多处理器系统的启动时间优化的方法和系统
CN103729219B (zh) 一种uefi bios架构方法及系统
CN111767995A (zh) 运算方法、装置及相关产品
US8402260B2 (en) Data processing apparatus having address conversion circuit
US9158582B2 (en) Method for managing the threads of execution in a computer unit, and computer unit configured to implement said method
CN106980513A (zh) 一种双引导文件的切换方法及装置
JP4791792B2 (ja) デジタルシグナルプロセッサシステムおよびそのブート方法。
US8176303B2 (en) Multiprocessor communication device and methods thereof
CN116569139A (zh) 车载计算机、计算机执行方法及计算机程序
CN114691311A (zh) 一种执行异步任务的方法、设备和计算机程序产品
CN115904681A (zh) 任务调度方法、装置及相关产品
CN111201514B (zh) 在包括多核处理器的平台上执行软件应用期间实施分区的电子设备和方法、相关联的计算机程序和电子系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130612

Termination date: 20150128

EXPY Termination of patent right or utility model