CN101625662B - 次级存储器装置、及存取一次级存储器的方法 - Google Patents

次级存储器装置、及存取一次级存储器的方法 Download PDF

Info

Publication number
CN101625662B
CN101625662B CN2008101767814A CN200810176781A CN101625662B CN 101625662 B CN101625662 B CN 101625662B CN 2008101767814 A CN2008101767814 A CN 2008101767814A CN 200810176781 A CN200810176781 A CN 200810176781A CN 101625662 B CN101625662 B CN 101625662B
Authority
CN
China
Prior art keywords
instruction
access
magnetic region
writes
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101767814A
Other languages
English (en)
Other versions
CN101625662A (zh
Inventor
郭武吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huiguo (Shanghai) Software Technology Co Ltd
Silicon Motion Inc
Original Assignee
Huiguo (Shanghai) Software Technology Co Ltd
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huiguo (Shanghai) Software Technology Co Ltd, Silicon Motion Inc filed Critical Huiguo (Shanghai) Software Technology Co Ltd
Publication of CN101625662A publication Critical patent/CN101625662A/zh
Application granted granted Critical
Publication of CN101625662B publication Critical patent/CN101625662B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26Accessing multiple arrays
    • G11C29/28Dependent multiple arrays, e.g. multi-bit arrays
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/88Masking faults in memories by using spares or by reconfiguring with partially good memories

Abstract

本发明提供一种用以存取一次级存储器的方法及一种次级存储器装置。该次级存储器装置包含至少一管理单元及一控制器。该管理单元包含多个区块,各该多个区块具有多个存储页,且各该多个存储页具有多个磁区,该次级存储器具有多个不可存取磁区。该控制器用以分析对应于一特殊区块的一写入指令,根据该特殊区块的一状态信息而选取至少一可存取磁区,以及程序化写入该写入指令至该特殊区块,其中该状态信息指示该特殊区块的至少一不可存取磁区。借此,根据该状态信息,该方法及该次级存储器装置不仅可忽略该些不可存取磁区,且亦可增强可用的存储器容量。

Description

次级存储器装置、及存取一次级存储器的方法
技术领域
本发明是关于一种次级存储器装置(downgrade memory apparatus)以及一种存取一次级存储器的方法。更具体而言,本发明是关于一种能够记录一区块中的损坏磁区(bad sector)的次级存储器装置。
背景技术
通常,存储器于制造过程中可能存在某些缺陷。缺陷存储器将于一品质管控程序(quality control process)中,从合格存储器中被剔除,而不被贩售至市场。然而,某些缺陷存储器仍可借由一特定程序而加以充分利用。包含某些缺陷的缺陷存储器亦可被重新利用,此种存储器被称为次级存储器。
上述缺陷包含存储器中具有无法被存取的缺陷区块、存储器各元件间的连接缺陷等等。一旦一存储器于制造过程中被判定为一次级存储器,该次级存储器便可能被废弃,致使产品成本升高。然而,某些次级存储器仅具有很少的缺陷,且其大部分仍然良好。举例而言,次级存储器可被设计为具有十亿位元(Gigabits)的容量,但实际上仅具有600百万位元(Mega bits)的可存取空间。一旦次级存储器被废弃,该600百万位元的可存取空间便被浪费掉。
因此,存储器业界期望借由增强次级存储器的可存取资源而利用次级存储器,借以充分利用缺陷存储器并降低生产成本。
发明内容
本发明的一目的是提供一种用以存取一次级存储器(downgrade memory)的方法。借由标记该次级存储器的损坏磁区并以特定指令存取该次级存储器,一主机便可存取该次级存储器,借此,使该次级存储器仍可被接受作为一可用存储器。该方法是应用于一具有多个区块的次级存储器,各该多个区块具有多个存储页(page),且各该多个存储页具有多个磁区(sector),该次级存储器具有多个不可存取磁区。该方法包含下列步骤:程序化写入一初始写入指令至此些区块;此些区块已被写入后,借由程序化写入一初始读取指令至此些区块,以产生一状态信息;以及因应该状态信息,标记至少一区块为一特殊区块,用于一后续存取,该特殊区块具有至少一不可存取磁区,其中该状态信息指示该至少一区块的该至少一不可存取磁区。
本发明的另一目的是提供一种用以存取一次级存储器的方法。借由标记该次级存储器的损坏磁区并以特定指令存取该次级存储器,一主机便可存取该次级存储器,借此,使该次级存储器仍可被接受为一可用存储器。该方法是应用于一具有多个区块的次级存储器,各该多个区块具有多个存储页,且各该多个存储页具有多个磁区,该次级存储器具有多个不可存取磁区。该方法包含下列步骤:分析一写入指令,该写入指令对应一特殊区块,该特殊区块具有至少一此些不可存取磁区;根据该特殊区块的一状态信息,选取至少一可存取磁区;以及程序化写入该写入指令至此些可存取磁区。该状态信息代表至少一此些不可存取磁区。
本发明的再一目的是提供一种次级存储器装置。该次级存储器装置包含至少一管理单元及一控制器。该至少一管理单元包含多个区块,各该多个区块具有多个存储页,且各该多个存储页具有多个磁区。该次级存储器的此些磁区包含多个可存取磁区与多个不可存取磁区。该控制器用以分析一写入指令,该写入指令对应一特殊区块,其中该特殊区块具有至少一此些不可存取磁区。该控制器用以借由程序化写入一初始读取指令至此些区块,以产生一状态信息;以及因应该状态信息,标记至少一区块做为该特殊区块。其中该状态信息代表该至少一区块的至少一此些不可存取磁区。
本发明使具有不可存取的磁区的次级存储器可被利用。此外,本发明能避免废弃次级存储器,以降低成本。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发明的具体实施方式作详细说明,其中:
图1为本发明的次级存储器装置的方块图;
图2为本发明的次级存储器装置的一区块的示意图;
图3为本发明用于次级存储器装置的写入指令的一实施例;
图4例示本发明的另一实施例,其为用以存取次级存储器的方法的流程图;以及
图5为于次级存储器可供进一步存取之后,当次级存储器从一主机接收到一写入指令时,次级存储器的操作流程图。
主要元件符号说明:
1:次级存储器装置            11:控制器
13:管理单元                 15:查找表
31:第一串列部                32:第二串列部
33:第三串列部               131:区块
133:存储页                  135:磁区
137:初始写入指令            139:初始读取指令
310:表头部                  311:第一位址部
313:连结部                  314:第二位址部
315:连结部                  316:第二位址部
317:连结部                  318:第二位址部
319:尾部                    1351:可存取磁区
1353:不可存取磁区           3122:资料部
3123:资料部                 3124:资料部
具体实施方式
以下,将参照附图详细说明本发明的实例性实施例。
于以下说明中,将参照实施例来阐述本发明,此些实施例标记一次级存储器的损坏磁区,并以特定指令存取该次级存储器,借以使该次级存储器能够由一主机存取,借此,使该次级存储器仍可被接受作为一可用存储器。然而,本发明的实施例并非用以限制本发明需在如实施例所述的任何环境、应用或特殊方式方能实施。因此,以下关于实施例的说明仅为阐释本发明的目的,而非用以限制本发明。
图1例示本发明的一次级存储器装置1的一方块图。次级存储器装置1包含一控制器11、至少一管理单元13、及一查找表(look-up table)15。管理单元13包含多个区块(block),图2例示次级存储器装置1的一区块131的示意图。区块131具有多个存储页(page)133,且各该存储页133具有多个磁区(sector)135。于其他实施例中,该次级存储器可包含多个区块,但该多个区块不被划分成多个管理单元。亦即,顾名思义,管理单元实质地被设计成用以将此些区块划分成多个群组以方便管理,并非用以限制本发明。
控制器11是连接至管理单元13及查找表15。以区块131为例进一步解释控制器11的操作。请再参见图2,其中区块131具有64个存储页,且各该存储页具有4个磁区。控制器11用以发出一初始写入指令137,借以控制相对应的资料被写入区块131的各磁区,亦即程序化写入(program)初始写入指令137至区块131的各该磁区。初始写入指令137是被执行以对各该存储页的每一磁区进行写入。更具体而言,初始写入指令137包含一预定字串(predetermined pattern),该预定字串包含已配置资料,用以被写入各该存储页。然后,控制器11用以程序化写入一初始读取指令139,以读取已借由初始写入指令137写入的磁区,并用以因应初始读取指令139,借由比较该预定字串与磁区的读取状态而产生一状态信息。该状态信息用以指示损坏磁区及/或合格磁区,亦即,不可存取磁区1353及/或可存取磁区1351,且控制器11随后因应状态信息,标记至少一区块131作为一特殊区块,该特殊区块具有至少一此些不可存取磁区1353。另外,状态信息指示该至少一区块的不可存取磁区的其中至少一磁区。随后,控制器11储存状态信息至查找表15。需注意的是,该特殊区块的较佳状态仅具有一不可存取磁区。
于本实施例中,若次级存储器装置1具有多个不可存取磁区1353,且各不可存取磁区1353均位于每一存储页的磁区1之中。亦即,区块131包含多个可存取磁区1351及多个不可存取磁区1353。一旦状态信息指示存在过多的不可存取磁区,便可将次级存储器装置1从合格产品中剔除。用于判定合格产品的不可存取磁区1353的比率并非用以限制本发明。
控制器11执行完初始写入指令137及初始读取指令139之后,控制器11借由撷取状态信息便可确知可存取磁区1351的分布。举例而言,状态信息可表示为(1,0,1,1),此包含四个位元以指示四个磁区的状态,且(1,0,1,1)指示特殊区块中的磁区1为一不可存取磁区1353,而其他磁区1351为可存取磁区。当控制器11运作以写入资料至次级存储器装置1时,控制器11分析对应于该至少一特殊区块的一写入指令,然后根据状态信息选取可存取磁区1351,并程序化写入该写入指令,以对特殊区块中的所选的可存取磁区1351进行写入。或者,控制器11可先根据特殊区块的状态信息,选取可存取磁区1351,并随后分析对应于该至少一特殊区块的一写入指令,并程序化写入该写入指令至特殊区块中的所选可存取磁区1351。关于写入指令的说明,请参加下文说明。
图3例示用于次级存储器装置1的写入指令的一实例。一般而言,该写入指令包含一表头(head)部310、一第一位址部311、至少一串列(list)部以及一尾部319。于本实例中,该至少一串列部包含一第一串列部31、一第二串列部32以及一第三串列部33。第一串列部31依序包含一连结部313、一第二部314以及一资料部3122。第二串列部32依序包含一连结部315、一第二部316以及一资料部3123。第三串列部33依序包含一连结部317、一第二部318以及一资料部3124。
表头部310指示写入指令的起始。邻接于表头部310的第一位址部311指示应被写入资料的存储页位址。第一串列部31邻接于第一位址部311。第二串列部32邻接于第一串列部31。第三串列部33邻接于第二串列部32。邻接于第三串列部33的尾部319指示该写入指令的结束。前述各串列部31、32、33一般是用来携载磁区位址及资料。据此,连结部313、315、317适可启用一随机资料输入程序,以随机地存取磁区。第二位址部314、316、318指示应被写入资料的磁区位址。资料部3122、3123及3124用于携载资料。于本实施例中,第一串列部31的连结部313是邻接于第一位址部311;第二串列部32的连结部315是邻接于第一串列部31的资料部3122;第三串列部33的连结部317是邻接于第二串列部32的资料部3124。最后,尾部319是邻接于第三串列部33的资料部3124。
于次级存储器装置1中,各存储页的磁区1系被判定为不可存取磁区1353,因此,各存储页仅具有三个可存取磁区1351,如图2所示。图3例示携载有将占据三个磁区的资料的写入指令。因对次级存储器装置1执行写入,故控制器11须插入连结部313、315及317至写入指令中。控制器11首先分析写入指令中所携载的资料,并判断该写入指令的资料需要一个存储页。然后,控制器11选取存储页的三个可存取磁区。于本实例中,控制器11从第一存储页(例如存储页0)中依序选取可存取磁区。然后,控制器11将写入指令分布于借由连结部313、315及317相互连结的四个部分中。各连结部313、315、317分别耦接第二位址部314、316及318,其中第二位址部314、316及318指示存储页0的可存取磁区,且各第二位址部314、316及318分别耦接资料部3122、3123及3124。尾部319是耦接至最末资料部3124。
然后,控制器11程序化写入图3所示的写入指令,且写入该资料至次级存储器装置1的一存储页中。对于不同的存储器标准,邻接于写入指令的表头部310的第一位址部311可包含不同的内容项。于本实施例中,表头部310为一串列资料输入指令,定义为80h,连结部313、315及317为一随机资料输入指令,定义为85h,且尾部319为一存储页程序化确认指令,定义为10h,其中80h、85h及10h为工业标准且广泛地被存储器制造商所采用。
图4例示本发明的另一实施例,其为一种用以存取一次级存储器的方法的流程图。以下各段将解释次级存储器装置1以及图4所示方法的操作。
首先,执行步骤401,程序化写入一初始写入指令至次级存储器装置1的各区块。更具体而言,该初始写入指令包含一预定字串,且该预定字串包含已配置资料,用以被写入各该区块。然后,执行步骤402,于此些区块已被写入后,借由程序化写入一初始读取指令以读取此些区块而产生一状态信息。更具体而言,执行步骤402,以因应该初始读取指令而产生一读取状态,并比较该读取状态与该预定字串以产生该状态信息。当读取状态与预定字串存有不一致时,该状态信息将指示不一致,此表示次级存储器装置1中存在不可存取磁区。然后,执行步骤403,因应状态信息,标记具有至少一此些不可存取磁区的至少一区块,此时次级存储器装置1即可供进一步存取。
图5例示于次级存储器装置1可供进一步存取之后,当次级存储器装置1从一主机接收到一写入指令时,次级存储器装置1的操作的流程图。首先,执行步骤501,分析对应于一特殊区块的写入指令,该特殊区块具有至少一此些不可存取磁区。然后,执行步骤502,根据该特殊区块的状态信息,选取可存取磁区。然后,执行步骤503,程序化写入该写入指令至此些可存取磁区。
上述实施例仅为例示性说明本发明的原理及其功效,以及阐释本发明的技术特征,而非用于限制本发明的保护范畴。任何熟悉本技术者的人士均可在不违背本发明的技术原理及精神的情况下,可轻易完成的改变或均等性的安排均属于本发明所主张的范围。因此,本发明的权利保护范围应如所附的权利要求书所列。

Claims (9)

1.一种用以存取一次級存储器的方法,该存储器包含多个区块,各该多个区块具有多个存储页,且各该多个存储页具有多个磁区,该存储器具有多个不可存取磁区,该方法包含下列步骤:
程序化写入一初始写入指令至该些区块;
该些区块已被写入后,借由程序化写入一初始读取指令至该些区块,并比较初始写入指令包含的预定字串与磁区的读取状态,以产生一状态信息,其中該預定字串包含已配置資料,用以被寫入各該存储页;以及
因应该状态信息,标记至少一区块为一特殊区块,用于一后续存取,该特殊区块具有一个或多个所述不可存取磁区,其中该状态信息指示该至少一区块的一个或多个所述不可存取磁区。
2.如权利要求1所述的方法,其特征在于,更包含下列步骤:
分析一写入指令,其对应该至少一特殊区块;
根据该状态信息,选取数个可存取磁区;以及
程序化写入该被分析的写入指令至该些可存取磁区。
3.如权利要求2所述的方法,其特征在于,该被分析的写入指令包含:
一表头部,指示该被分析的写入指令的起始;
一第一位址部,邻接于该表头部,该第一位址部是指示应被写入资料的存储页位址;
至少一串列部,邻接于该第一位址部;以及
一尾部,邻接于该至少一串列部,该尾部是指示该被分析的写入指令的结束,其中各该至少一串列部储存磁区位址及资料。
4.如权利要求3所述的方法,其特征在于,各该至少一串列部依序包含:
一连结部,适可用以致能一随机资料输入程序,以随机地存取磁区;
一第二位址部,邻接于该连结部,指示用于应被写入资料的磁区位址;以及
一资料部,邻接于该第二位址部,用以携载该资料。
5.如权利要求1所述的方法,其特征在于,产生状态信息的步骤包含:
因应该初始读取指令,产生一读取状态;以及
比较该读取状态与该初始写入指令,以产生该状态信息。
6.一种用以存取一次級存储器的装置,该存储器多个区块,各该多个区块具有多个存储页,且各该多个存储页具有多个磁区,该存储器具有多个不可存取磁区,该装置包含:
用于程序化写入一初始写入指令至该些区块的模块;
用于在该些区块已被写入后,借由程序化写入一初始读取指令至该些区块,并比较初始写入指令包含的预定字串与磁区的读取状态,以产生一状态信息的模块,其中该预定字串包含已配置资料,用以被写入各该存储页;以及
用于因应该状态信息,标记至少一区块为一特殊区块,用于一后续存取的模块,该特殊区块具有一个或多个所述不可存取磁区,其中该状态信息指示该至少一区块的一个或多个所述不可存取磁区。
7.如权利要求6所述的装置,其特征在于,更包含:
用于分析一写入指令的模块,该被分析的写入指令对应该至少一特殊区块;
用于根据该状态信息,选取数个可存取磁区的模块;以及
用于程序化写入该被分析的写入指令至该些可存取磁区的模块。
8.如权利要求7所述的装置,其特征在于,该被分析的写入指令包含:
一表头部,指示该被分析的写入指令的起始;
一第一位址部,邻接于该表头部,该第一位址部是指示应被写入资料的存储页位址;
至少一串列部,邻接于该第一位址部;以及
一尾部,邻接于该至少一串列部,该尾部是指示该被分析的写入指令的结束,其中各该至少一串列部储存磁区位址及资料。
9.如权利要求8所述的装置,其特征在于,各该至少一串列部依序包含:
一连结部,适可用以致能一随机资料输入程序,以随机地存取磁区;
一第二位址部,邻接于该连结部,该第二位址部是指示用于应被写入资料的磁区位址;以及
一资料部,邻接于该第二位址部,该资料部是用以携载该资料。
CN2008101767814A 2008-07-08 2008-11-18 次级存储器装置、及存取一次级存储器的方法 Active CN101625662B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/168,955 US7971007B2 (en) 2008-07-08 2008-07-08 Downgrade memory apparatus, and method for accessing a downgrade memory
US12/168,955 2008-07-08

Publications (2)

Publication Number Publication Date
CN101625662A CN101625662A (zh) 2010-01-13
CN101625662B true CN101625662B (zh) 2012-07-04

Family

ID=41506161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101767814A Active CN101625662B (zh) 2008-07-08 2008-11-18 次级存储器装置、及存取一次级存储器的方法

Country Status (3)

Country Link
US (2) US7971007B2 (zh)
CN (1) CN101625662B (zh)
TW (1) TWI384486B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI486764B (zh) * 2009-10-30 2015-06-01 Silicon Motion Inc 資料儲存裝置,控制器,以及於次等級記憶體存取資料之方法
CN105989899B (zh) * 2015-03-05 2019-04-02 旺宏电子股份有限公司 存储器修补方法及其应用元件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691952A (en) * 1995-01-27 1997-11-25 Hitachi, Ltd. Semiconductor memory device and memory module using the same
CN1776817A (zh) * 2004-11-19 2006-05-24 三星电子株式会社 在硬盘驱动器中访问数据扇区和处理坏扇区的方法
US7277337B1 (en) * 2006-09-25 2007-10-02 Kingston Technology Corp. Memory module with a defective memory chip having defective blocks disabled by non-multiplexed address lines to the defective chip

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0773697A (ja) * 1993-09-03 1995-03-17 Mitsubishi Electric Corp メモリ装置及びそのテスト方法
US5589998A (en) * 1994-12-22 1996-12-31 International Business Machines Corporation Cylinder address storage in multiple servo sectors of a track
US6000048A (en) * 1996-08-14 1999-12-07 Cirrus Logic, Inc. Combined logic and memory circuit with built-in memory test
US5937434A (en) * 1997-02-14 1999-08-10 Intel Corporation Method of managing a symmetrically blocked nonvolatile memory having a bifurcated storage architecture
JP4121634B2 (ja) * 1998-09-21 2008-07-23 株式会社アドバンテスト メモリ試験装置
TW527604B (en) * 1998-10-05 2003-04-11 Toshiba Corp A memory systems
US6550023B1 (en) * 1998-10-19 2003-04-15 Hewlett Packard Development Company, L.P. On-the-fly memory testing and automatic generation of bitmaps
TW477932B (en) * 1999-03-23 2002-03-01 Ibm Memory defragmentation in chipcards
JP4772214B2 (ja) * 2001-06-08 2011-09-14 ルネサスエレクトロニクス株式会社 不揮発性記憶装置及びその書き換え制御方法
US6931497B2 (en) * 2003-01-09 2005-08-16 Emulex Design & Manufacturing Corporation Shared memory management utilizing a free list of buffer indices
TW586120B (en) * 2003-02-07 2004-05-01 Ting-Jin Wu Management system for defective memory
JP2004326974A (ja) * 2003-04-25 2004-11-18 Toshiba Corp 半導体集積回路装置及びicカード
US7058784B2 (en) * 2003-07-04 2006-06-06 Solid State System Co., Ltd. Method for managing access operation on nonvolatile memory and block structure thereof
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US20050144516A1 (en) * 2003-12-30 2005-06-30 Gonzalez Carlos J. Adaptive deterministic grouping of blocks into multi-block units

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691952A (en) * 1995-01-27 1997-11-25 Hitachi, Ltd. Semiconductor memory device and memory module using the same
CN1776817A (zh) * 2004-11-19 2006-05-24 三星电子株式会社 在硬盘驱动器中访问数据扇区和处理坏扇区的方法
US7277337B1 (en) * 2006-09-25 2007-10-02 Kingston Technology Corp. Memory module with a defective memory chip having defective blocks disabled by non-multiplexed address lines to the defective chip

Also Published As

Publication number Publication date
TW201003659A (en) 2010-01-16
US20100011173A1 (en) 2010-01-14
TWI384486B (zh) 2013-02-01
CN101625662A (zh) 2010-01-13
US20110197037A1 (en) 2011-08-11
US7971007B2 (en) 2011-06-28

Similar Documents

Publication Publication Date Title
CN105242871B (zh) 一种数据写入方法及装置
US7992061B2 (en) Method for testing reliability of solid-state storage medium
US8898370B2 (en) Data storage method for flash memory, and flash memory controller and flash memory storage system using the same
US8055837B2 (en) Data writing method for non-volatile memory and controller using the same
US8667348B2 (en) Data writing method for non-volatile memory module and memory controller and memory storage apparatus using the same
US8904086B2 (en) Flash memory storage system and controller and data writing method thereof
US9037814B2 (en) Flash memory management method and flash memory controller and storage system using the same
US9213629B2 (en) Block management method, memory controller and memory stoarge apparatus
US9213631B2 (en) Data processing method, and memory controller and memory storage device using the same
KR101561546B1 (ko) 메모리 장치 관리 방법, 그 관련 메모리 장치 및 그 관련 제어기
US8892812B2 (en) Flash memory device and data writing method for a flash memory
CN101419844B (zh) 一种闪存器件仿真设备以及闪存主控模块评测方法
CN104699413A (zh) 数据管理方法、存储器存储装置及存储器控制电路单元
CN103064792A (zh) 数据写入方法及装置
US9009442B2 (en) Data writing method, memory controller and memory storage apparatus
CN101625662B (zh) 次级存储器装置、及存取一次级存储器的方法
CN107229580A (zh) 顺序流检测方法与装置
US8151150B2 (en) Data storage device and method for writing test data to a memory
TWI407310B (zh) 資料儲存裝置及資料存取方法
US8423819B2 (en) Data storage device, controller, and data access method for a downgrade memory
CN105068764B (zh) 一种模拟NandFlash的装置及方法
CN110597741B (zh) 一种l2p表的读写、更新方法及l2p表
CN110444244A (zh) 存储设备读错误纠错能力的测试装置
CN103597454B (zh) 配置决定装置、配置决定方法、数据结构的构成方法、存储器、访问装置及存储器访问方法
TWI779938B (zh) 存取系統記憶體的方法及設置於網路卡上的處理電路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant