CN101632170A - 中介层以及中介层的制造方法 - Google Patents

中介层以及中介层的制造方法 Download PDF

Info

Publication number
CN101632170A
CN101632170A CN200880008000A CN200880008000A CN101632170A CN 101632170 A CN101632170 A CN 101632170A CN 200880008000 A CN200880008000 A CN 200880008000A CN 200880008000 A CN200880008000 A CN 200880008000A CN 101632170 A CN101632170 A CN 101632170A
Authority
CN
China
Prior art keywords
mentioned
wiring
insulating barrier
intermediary layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880008000A
Other languages
English (en)
Other versions
CN101632170B (zh
Inventor
坂本一
河野秀一
小松大基
古谷俊树
濑川博史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101632170A publication Critical patent/CN101632170A/zh
Application granted granted Critical
Publication of CN101632170B publication Critical patent/CN101632170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

本发明的提供一种能够以少的层数进行多条布线的引绕并且适于电子部件间的大容量信号传输的中介层，本发明的中介层的特征在于，由以下部分构成：第一绝缘层，其形成在支承基板之上，由无机材料构成；第一连接盘和第二连接盘，形成在第一绝缘层之上；第一布线，其将第一连接盘与第二连接盘进行电连接；第二绝缘层，其具有第一通路导体用的第一开口部和第二通路导体用的第二开口部；第一焊盘，其形成在第二绝缘层之上，用于搭载第一电子部件；第二焊盘，其形成在第二绝缘层之上，用于搭载第二电子部件；第二布线，其形成在第二绝缘层之上；第一通路导体，其将第一连接盘与第一焊盘进行电连接；以及第二通路导体，其将第二连接盘与第二布线进行电连接，其中，第一焊盘与第二焊盘通过第一布线与第二布线电连接，第二布线的布线长度大于第一布线的布线长度，厚度大于第一布线的厚度。

Description

中介层以及中介层的制造方法
技术领域
本发明涉及一种中介层(interposer)以及中介层的制造方法。
背景技术
作为搭载有多个逻辑元件、存储元件等电子部件的中间基板，使用了被称为中介层的基板。
近年来推动了被搭载在中介层上的电子部件的高密度化，为了从电子部件引出多条布线而使用了BGA等表面安装方式。
在用于搭载这种电子部件的中介层上，需要从与一个电子部件连接的部位向被连接在其它电子部件上的布线引出布线。为此，需要在中介层内进行多条布线的引绕。
另外，电子部件所处理的数据量增大，从而要求在中介层内进行大容量的信号传输、高速信号传输。
并且，为了进行大容量的信号传输、高速信号传输，需要一个电子部件与其它电子部件之间的布线的布线电阻较小。
专利文献1公开了一种在所层叠的多个有机绝缘层上分别形成布线来搭载电子部件的方式的中介层。
另一方面，还已知如下方式的中介层：使用半导体制造工序中所使用的镶嵌法(damascene method)等的布线形成方法，在无机绝缘层上形成布线来搭载电子部件。
专利文献1：日本特开2006-19433号公报
发明内容
发明要解决的问题
在如专利文献1所记载的那样所有的布线都形成在有机绝缘层上的中介层上，在工艺上，布线的L/S(线宽和线间距)存在界限(3μm/3μm)，从而难以形成与此相比L/S更小的微细布线。因此，为了引绕多条布线，无论如何都需要增加绝缘层的层数。
并且，在绝缘层的层数较多的中介层上，由于布线的长度必定变长，因此在一个电子部件与其它电子部件之间的布线中电感成分变大。另外，基板整体的厚度变厚与所层叠的绝缘层的厚度相当的厚度。并且，由于由绝缘层上的布线引起的凹凸，有可能使基板的平坦性下降。
另一方面，在使用半导体工艺将所有的布线形成在无机绝缘层上的中介层上，能够形成L/S较小的微细布线。因此，不会使绝缘层的层数增多，就能够得到引绕多条微细布线的中介层。然而，如果一个电子部件与其它电子部件之间的布线的L/S较小，且布线的厚度较小，则这种布线的电阻容易变得极大。在布线的距离较大的情况下，布线电阻的增加变得显著。因此，通过半导体工艺形成所有布线而成的中介层不适于进行电子部件间的大容量的信号传输。
本发明是鉴于上述问题而完成的，其目的在于提供一种能够以尽可能少的层数进行多条布线的引绕并且适于进行电子部件间的大容量信号传输的中介层以及提供这种中介层的制造方法。
用于解决问题的方案
本发明者们着眼于为了搭载多个电子部件而使用的中介层上的布线能够大致分为两类。一类是用于进行电子部件下的引绕的布线，是被设置在由于面积相对于布线的条数较窄而需要进行微细布线的区域中的布线。另一类是电子部件间的布线，是被设置在布线的距离比较长、且由于面积相对于布线的条数比较宽裕而并不那么需要进行微细布线的区域中的布线。
本发明者们发现能够提供如下的中介层，并完成了本发明：通过微细布线来形成用于进行电子部件下的引绕的布线并且通过布线电阻较小的布线形成电子部件间的距离较长的布线，由此能够在中介层内精细地进行多条布线的引绕，并且适于大容量信号传输以及高速信号传输。
即，第一发明所述的中介层的特征在于，由以下部分构成：支承基板；第一绝缘层，其形成在上述支承基板之上，由无机材料构成；第一连接盘，其形成在上述第一绝缘层之上；第二连接盘，其形成在上述第一绝缘层之上；第一布线，其形成在上述第一绝缘层之上，将上述第一连接盘与上述第二连接盘进行电连接；第二绝缘层，其形成在上述第一绝缘层、上述第一连接盘、上述第二连接盘以及上述第一布线之上，具有第一通路导体用的第一开口部和第二通路导体用的第二开口部；第一焊盘，其形成在上述第二绝缘层之上，用于搭载第一电子部件；第二焊盘，其形成在上述第二绝缘层之上，用于搭载第二电子部件；第二布线，其形成在上述第二绝缘层之上；第一通路导体，其形成在上述第一开口部中，将上述第一连接盘与上述第一焊盘进行电连接；以及第二通路导体，其形成在上述第二开口部中，将上述第二连接盘与上述第二布线进行电连接，其中，上述第一焊盘与上述第二焊盘通过上述第一布线与上述第二布线进行电连接，上述第二布线的布线长度大于上述第一布线的布线长度，厚度大于上述第一布线的厚度。
另外，第二发明所述的中介层的特征在于，由以下部分构成：支承基板；第一绝缘层，其形成在上述支承基板之上，由无机材料构成；第一连接盘，其形成在上述第一绝缘层之上；第二连接盘，其形成在上述第一绝缘层之上；第一布线，其形成在上述第一绝缘层之上，将上述第一连接盘与上述第二连接盘进行电连接；第二绝缘层，其形成在上述第一绝缘层、上述第一连接盘、上述第二连接盘以及上述第一布线之上，具有第一通路导体用的第一开口部和第二通路导体用的第二开口部；第一焊盘，其形成在上述第二绝缘层之上，用于搭载第一电子部件；第二焊盘，其形成在上述第二绝缘层之上，用于搭载第二电子部件；第二布线，其形成在上述第二绝缘层之上；第一通路导体，其形成在上述第一开口部中，将上述第一连接盘与上述第一焊盘进行电连接；以及第二通路导体，其形成在上述第二开口部中，将上述第二连接盘与上述第二布线进行电连接，其中，上述第一焊盘与上述第二焊盘通过上述第一布线与上述第二布线进行电连接，上述第二布线的每单位长度的布线电阻小于上述第一布线的每单位长度的布线电阻。
根据第一发明和第二发明所述的发明，在由无机材料构成的第一绝缘层内形成第一连接盘、第二连接盘以及第一布线，第一布线将第一连接盘与第二连接盘进行电连接。另外，在第一绝缘层上的第二绝缘层上形成第二布线。该第二布线与第一布线相比，布线长度长，厚度大。换言之，第二布线与第一布线相比，每单位长度的布线电阻小。即，第一电子部件与第二电子部件之间的布线由在第一电子部件的下方进行微细引绕的第一布线以及与第一布线相比布线长度长、厚度大的第二布线构成。在这些第一电子部件与第二电子部件之间的布线中，例如用第一布线仅进行在第一电子部件的连接端子间必须进行的微细的引绕，由每单位长度的布线电阻较小的第二布线构成第一电子部件与第二电子部件之间的布线的大部分，由此能够有效地降低布线电阻。进而，能够得到适于大容量信号传输的中介层。
并且，能够用第一绝缘层的第一布线进行微细的引绕，由此不需要增加层数来使布线逐渐扇出(fan out)，就能够以较少的层数应对电子部件的端子的精密化(fine)。
此外，布线电阻的测量方法并没有被特别地限定。例如通过探针将电阻测量器连接到特定的布线上来测量布线电阻。作为测量设备，可列举出安捷伦科技股份有限公司(AgilentTechnologies)制造的电阻测量器(型号：4194A)。
在第三发明所述的中介层中，上述第二布线的长度与连接上述第一电子部件与上述第二电子部件之间的总布线长度之比为60～90％。当这样确定第二布线的长度的比例时，由于布线电阻较小的第二布线的长度的比例变大，因此容易地减小两个电子部件间的布线电阻。
在第四发明所述的中介层中，上述第二布线的厚度与上述第一布线的厚度之比大于1且小于等于15。
当设为该范围时，抑制了中介层的翘曲(warp)，并且例如在由于热历程(thermal history)而有机绝缘层膨胀收缩时也容易地确保第二布线与有机绝缘层之间的密合。即，在第二布线的厚度相对于第一布线的厚度的比例不足1的情况下，无法充分地确保中介层的刚性，有可能由于半导体元件与中介层之间的热膨胀系数的差异而使中介层产生翘曲。另一方面，在第二布线的厚度相对于第一布线的厚度的比例超过15的情况下，当假设布线宽度相同时，导致第二布线的纵横比(布线厚度与布线宽度之比(aspect ratio))变大，例如在由于热历程而有机绝缘层膨胀收缩时，导致第二布线容易地追随该有机绝缘层的膨胀收缩，第二布线对于有机绝缘层的密合性有可能降低。
在第五发明所述的中介层中，上述第二绝缘层由有机材料构成。
通过将第二绝缘层设为有机材料，能够提高中介层的耐冲击性，抑制裂纹等。
在第六发明所述的中介层中，上述第二连接盘被设置在上述第一焊盘的形成区域的外侧。
“第一焊盘的形成区域”是指包括所有的第一焊盘在内的区域，是平面面积最小的规定区域。将该区域也称为“第一电子部件的投影区域”。在此，第一焊盘的形成区域(第一电子部件的投影区域)是第一电子部件的正下方的区域，由于限制了用于进行布线的面积，因此是需要进行微细的布线的引绕的区域。与此相对，第一焊盘的形成区域(第一电子部件的投影区域)的外侧是电子部件间的区域，是并不那么需要进行微细的布线的引绕的区域。
当在这种位置上设置第二连接盘时，从与第一电子部件的连接端子(以及与上述连接端子连接的第一焊盘)进行电连接的第一连接盘，使用作为微细布线的第一布线在第一连接盘间进行引绕，将第一布线引出到第一焊盘的形成区域(第一电子部件的投影区域)的外侧，能够连接到处于空间上比较宽裕的区域的第二连接盘上。即，能够将布线从需要微细布线的区域引出到并不那么需要微细布线的区域。
在第七发明所述的中介层中，通过镶嵌法形成上述第一布线，通过半添加法(semi-additive method)来形成上述第二布线。
通过镶嵌法形成的第一布线为微细布线。另外，通过半添加法形成的第二布线是与通过镶嵌法形成的第一布线相比厚度大且每单位长度的电阻较小的布线。
在第八发明所述的中介层中，上述第一布线的L/S小于上述第二布线的L/S。
当设为第一布线的L/S小于第二布线的L/S时，能够容易地进行第一绝缘层内的微细的布线的引绕。
在第九发明所述的中介层中，上述第二通路导体的间距大于上述第一通路导体的间距。
第一通路导体与用于搭载电子部件的第一焊盘相连接，因此通过减小其间距，能够搭载连接端子间的间距较小的电子部件。并且，本发明的第一布线在第一焊盘的形成区域(第一电子部件的投影区域)的外侧扇出。即，与第一通路导体的间距相比，第二通路导体的间距相对变大，因此容易形成L/S较大的第二布线。
在第十发明所述的中介层中，由上述第一绝缘层、上述第一连接盘、上述第二连接盘以及上述第一布线构成的表面是平坦的。
当该表面平坦时，能够在其面上高精确度地形成第二绝缘层、第一通路导体、第二通路导体以及第二布线等，并且能够得到平坦性高的中介层。
在第十一发明所述的中介层中，上述第一连接盘的直径大于上述第一通路导体的直径，并且上述第二连接盘的直径大于上述第二通路导体的直径。
当这样确定连接盘与通路导体的直径的关系时，能够确保连接盘与通路导体之间的接触面积而使导通变得良好，从而提高双方的连接可靠性。另外，在形成第一开口部以及第二开口部时，在各连接盘中确保了对各开口部的剩余部分，因此不需要进行严格的对齐(alignment)管理，从而实现了工序的简单化。
另外，在权利要求12所记载的中介层中，上述第一连接盘的直径等于上述第一通路导体的直径，并且上述第二连接盘的直径等于上述第二通路导体的直径。
当这样确定连接盘与通路导体的直径的关系时，由于没有在各连接盘上形成对各开口部的剩余部分，因此能够比以往更大地确保连接盘间的间隔，能够进行布线的进一步的高密度化。
在第十三发明所述的中介层中，上述支承基板由硅构成。
由于由硅构成的支承基板的平坦度极高，因此能够在其表面上形成微细的布线。并且，由于通过导入作为支承基板的硅来提高中介层的刚性，因此能够有效地抑制由于所搭载的多个电子部件与中介层之间的热膨胀系数的差异而引起的中介层的翘曲。
在第十四发明所述的中介层中，还设置有在上述第一焊盘上以及上述第二焊盘上分别具有开口的保护膜。
根据上述内容，能够保护内侧的布线层，抑制它们的损伤。
在第十五发明所述的中介层中，分别设置有一层上述第一绝缘层及一层上述第二绝缘层。
当分别各设置一层第一绝缘层以及第二绝缘层时，能够得到中介层整体的厚度较薄且在搭载了电子部件时的安装高度较低的基板。另外，以能够极力缩短电子部件间的布线长度的观点，能够降低布线电阻。
在第十六发明所述的中介层中，设置多个上述第一绝缘层。
通过设置多个由无机材料构成的第一绝缘层，能够降低中介层的热膨胀系数。
在第十七发明所述的中介层中，在上述第一绝缘层与上述第二绝缘层之间设置有无机膜。
当在第一绝缘层与第二绝缘层之间设置无机膜时，能够提高第一绝缘层与第二绝缘层之间的密合性。
第十八发明所述的中介层的制造方法的特征在于，具有以下工序：在支承基板之上形成由无机材料构成的第一绝缘层的工序；在上述第一绝缘层之上形成第一布线的工序；在上述第一绝缘层之上以及上述第一布线之上形成第二绝缘层的工序；以及在上述第二绝缘层之上形成布线长度大于上述第一布线的布线长度、厚度大于上述第一布线的厚度的第二布线的工序。
根据这种工序，能够制造具有第一布线和第二布线的中介层，该第一布线进行微细的引绕，该第二布线与第一布线相比，布线长度长，厚度大(每单位长度的布线电阻小)。
这种中介层在第一电子部件与第二电子部件之间的布线中，例如通过第一布线仅进行在第一电子部件的连接端子间必须进行的微细的引绕，由第二布线构成第一电子部件与第二电子部件之间的布线的大部分，由此能够有效地降低布线电阻。进而，能够得到适于大容量信号传输的中介层。
在第十九发明所述的中介层的制造方法中，将上述第二布线形成为比上述第一布线厚。
在该结构的情况下，能够制造出如下中介层：能够通过每单位长度的布线电阻较小的第二布线来进行电子部件间的大部分的连接。
在第二十发明所述的中介层的制造方法中，通过半添加法形成上述第二布线。
通过使用半添加法，能够简单且低成本地形成与第一布线相比布线长度长且厚度大的(每单位长度的布线电阻小的)第二布线。
在第二十一发明所述的中介层的制造方法中，通过镶嵌法形成上述第一布线。
通过使用镶嵌法，能够高精确度地形成进行微细引绕的第一布线。并且，能够形成平坦性高的布线。
在第二十二发明所述的中介层的制造方法中，在上述第一绝缘层的表面形成无机膜。
通过形成无机膜，在无机膜之上形成第二绝缘层时，能够提高第一绝缘层与第二绝缘层之间的密合性。
附图说明
图1是示意性地表示使用了本发明的中介层的方式的一例的截面图。
图2是示意性地表示本发明的中介层的一例的一部分的立体截面图。
图3是图2所示的中介层的A-A线截面图。
图4是示意性地表示同时示出了搭载有第二电子部件的一侧的、本发明的中介层的一例的一部分的立体截面图。
图5是示意性地表示本发明的中介层的一例的一部分的俯视图。
图6是示意性地表示在本发明的中介层上搭载有电子部件的情形的一例的俯视图。
图7是将图6示出的逻辑元件与存储元件之间的区域(在图6中用B表示的区域)放大后的俯视图。
图8的(a)、图8的(b)以及图8的(c)是示意性地表示第一实施方式的中介层的制造工序的一部分的截面图。
图9的(a)、图9的(b)、图9的(c)以及图9的(d)是示意性地表示第一实施方式的中介层的制造工序的一部分的截面图。
图10的(a)、图10的(b)、图10的(c)以及图10的(d)是示意性地表示第一实施方式的中介层的制造工序的一部分的截面图。
图11的(a)、图11的(b)以及图11的(c)是示意性地表示第一实施方式的中介层的制造工序的一部分的截面图。
图12的(a)和图12的(b)是示意性地表示第一实施方式的中介层的制造工序的一部分的截面图。
图13的(a)和图13的(b)是示意性地表示在第一实施方式的中介层上搭载电子部件的工序的一例的截面图。
图14是示意性地表示本发明的中介层的另一例的一部分的立体截面图。
图15是示意性地表示本发明的中介层的另一例的一部分的立体截面图。
图16是示意性地表示本发明的中介层的另一例的一部分的截面图。
图17的(a)、图17的(b)、图17的(c)以及图17的(d)是示意性地表示第五实施方式的中介层的制造工序的一部分的截面图。
图18的(a)、图18的(b)以及图18的(c)是示意性地表示第五实施方式的中介层的制造工序的一部分的截面图。
图19的(a)、图19的(b)以及图19的(c)是示意性地表示第五实施方式的中介层的制造工序的一部分的截面图。
图20是示意性地表示本发明的中介层的另一例的一部分的立体截面图。
附图标记说明
1、2、3、4、5：中介层；10：支承基板；20：第一绝缘层；21：第一布线；22：第一连接盘；23：第二连接盘；30：第二绝缘层；31：第二布线；32：第一通路导体；33：第二通路导体；34：第一焊盘；35：第二焊盘；36：第一开口部(被形成在第二绝缘层上的开口)；37：第二开口部(被形成在第二绝缘层上的开口)；40：保护膜；50：第一电子部件；60：第二电子部件；128：无机膜；141：开口(被形成在保护膜上的开口)；150：逻辑元件；160：存储元件。
具体实施方式
下面，说明本发明的实施方式。
图1是示意性地表示使用了本发明的中介层的方式的一例的截面图。
本实施方式的中介层1如图1所示那样被配置在第一电子部件50、第二电子部件60(各电子部件包括逻辑元件和/或存储元件等半导体元件)与印刷线路板100之间。本发明的中介层具有将多个电子部件连接的布线。
电子部件50和电子部件60例如通过凸块42连接在中介层1上，中介层1与印刷线路板100例如通过引线110相连接。此外，作为各种部件的连接方法并不限定于此。
(第一实施方式)
图2是示意性地表示本发明的中介层的一例的一部分的立体截面图。
在图2中，省略位于图2所示的区域的更靠近右侧的、搭载第二电子部件的一侧的区域，仅示出了搭载第一电子部件的一侧的区域。
另外，在图2中，为了表示第二绝缘层以及保护膜的内部，示意性地示出了透过第二绝缘层以及保护膜的状态。另外，为了表示第一电子部件与凸块、第一焊盘之间的位置关系，示意性地示出了透过第一电子部件的密封树脂的状态。
图3是图2所示的中介层的A-A线截面图，示出以包括第一布线和第二布线的方式沿垂直方向切割得到的截面。
本实施方式的中介层1具有支承基板10、由无机材料构成的第一绝缘层20、被形成在第一绝缘层20的内部的第一布线21、由有机材料构成的第二绝缘层30以及被形成在第二绝缘层30上的第二布线31。另外，在图2和图3中示出了搭载有第一电子部件50的情形。
下面，参照图2和图3从下侧开始依次说明这些各部位的细节部分。
首先，说明支承基板10。
作为形成本实施方式的支承基板10的材料，列举出硅、氮化硅、碳化硅、氮化铝、富铝红柱石(mullite)等。从表面的平坦度高且能够形成微细的布线的观点出发，它们中最好使用硅。
作为该支承基板10的厚度，并没有特别地进行限定，但是最好是30～500μm。在支承基板10的厚度不足30μm的情况下，有可能无法确保中介层的刚性。另一方面，在支承基板10的厚度超过500μm的情况下，导致中介层整体的厚度增加，这是不期望的。
接着，说明第一绝缘层及其周围的结构。
另外，在第一绝缘层20的内部形成有第一连接盘22、第二连接盘23以及第一布线21。
本实施方式的第一绝缘层20是由SiO2(二氧化硅)、Si3N4(氮化硅)等无机材料构成的层。通过本实施方式的中介层的制造方法的一项来说明具体的层结构的一例。
第一连接盘22以第一连接盘22的上表面从第一绝缘层20的上表面露出的状态被形成在第一绝缘层20中，位于第一电子部件50正下方、即第一焊盘34的形成区域R内。
第二连接盘23以第二连接盘23的上表面从第一绝缘层20的上表面露出的状态被形成在第一绝缘层20中，位于第一焊盘34的形成区域R外。
第一布线21被形成在第一绝缘层20的内部，将第一连接盘22与第二连接盘23进行电连接。
另外，第一连接盘22、第二连接盘23以及第一布线21由镀铜以及镀铜下的晶种层(seed layer)126(参照图3)构成。通过本实施方式的中介层的制造方法的一项来说明晶种层的结构的一例。
在本实施方式中，通过镶嵌法形成第一连接盘22、第二连接盘23以及第一布线21，第一布线21的L/S与后述的第二布线31的L/S相比较小。
此外，第一布线的L/S只要处于能够进行在第一焊盘的形成区域内的布线的引绕的范围就没有特别地进行限定。期望L/S＝1μm/1μm左右，但是也可以与此相比更精密。
该第一布线21的厚度小于后述的第二布线的厚度。本实施方式的第一布线21的厚度并没有被特别地限定，但是最好是小于等于2μm。在第一布线21的厚度是小于等于2μm的情况下，除了能够进行布线的精密化以外，还能够容易地进行工艺，实现成本降低。
另外，由于通过镶嵌法形成第一连接盘22、第二连接盘23以及第一布线21，因此由第一绝缘层20、第一连接盘22、第二连接盘23以及第一布线21构成的表面变得平坦。
另外，在本实施方式中，第一连接盘22的直径大于后述的第一通路导体32的直径，第二连接盘23的直径大于后述的第二通路导体33的直径。此外，在比较连接盘的直径与通路导体的直径时，只要比较连接盘与通路导体所接触的面彼此的直径即可。
接着，说明第二绝缘层及其周围的结构。
第二绝缘层30由有机材料构成，被形成在第一绝缘层20之上。在该第二绝缘层30的内部形成有第一通路导体32、第二通路导体33。并且，在第二绝缘层30的表面形成有第一焊盘34和第二布线31以及未图示的第二焊盘。
第二绝缘层30被设置在第一绝缘层20、第一连接盘22、第二连接盘23以及第一布线21之上，具有第一开口部36和第二开口部37(参照图3或图10的(b))。在该第一开口部36上形成有第一通路导体32，在第二开口部37上形成有第二通路导体33，第一通路导体32的底面与第一连接盘22相连接，第二通路导体33的底面与第二连接盘23相连接。
并且，在第二绝缘层30之上形成有第一焊盘34，该第一焊盘34与第一通路导体32进行电连接。另外，在第二绝缘层30之上还形成有第二布线31，该第二布线31与第二通路导体33进行电连接。即，通过第一通路导体32连接第一焊盘34与第一连接盘22，通过第二通路导体33连接第二布线31与第二连接盘23。
第二绝缘层30是由热固化树脂、感光性树脂、对热固化树脂的一部分赋予感光性基团得到的树脂、热可塑性树脂、或者包含这些树脂的树脂复合体等构成的层。
具体地说，期望由感光性聚酰亚胺树脂构成该第二绝缘层30。
第一通路导体32、第二通路导体33、第一焊盘34以及第二布线31由镀铜以及镀铜下的晶种层131(参照图3)构成。
通过本实施方式的中介层的制造方法的一项来说明晶种层的结构的一例。
在本实施方式中，通过半添加法形成第一通路导体32、第二通路导体33、第一焊盘34以及第二布线31，第二布线31的L/S与第一布线21的L/S相比较大。本实施方式的第二布线L/S是L/S＝3μm/3μm，但是并不限定于此。只要根据第二布线的条数以及形成第二布线的区域的面积等来适当决定第二布线的L/S即可。
第二布线31的厚度大于第一布线21。本实施方式的第二布线31的厚度并没有被特别地限定，但是最好大于2μm并小于等于30μm。在第二布线31的厚度处于该范围的情况下，适当地抑制了中介层的翘曲。并且，能够使第二布线31的布线电阻降低。除此之外，中介层的厚度也不会增大。此外，第二布线的厚度是指根据其长度方向上的任意10个位置的截面而使用扫描型电子显微镜测量得到的各个值的平均值。关于第一布线的厚度也相同。
另外，第二布线的厚度与第一布线的厚度之比大于1并小于等于15。在上述第二布线的厚度与第一布线的厚度之比不足1的情况下，无法充分确保中介层的刚性，有可能由于半导体元件与中介层之间的热膨胀系数的差异而使中介层产生翘曲。另一方面，在上述第二布线的厚度相对于第一布线的厚度的比例超过15的情况下，当假设布线宽度相同时，导致第二布线的纵横比变大，例如由于热历程而在有机绝缘层进行膨胀收缩时导致第二布线容易追随该有机绝缘层的膨胀收缩，第二布线对于有机绝缘层的密合性有可能下降。
另外，虽然图2和图3没有示出，但是第一通路导体32的间距(pitch)被形成为小于第二通路导体33的间距。
另外，在图2和图3中，省略绘出第二布线31被连接的目的地，第二布线31与用于连接第二电子部件的第二焊盘进行电连接。
稍后说明第二布线与第二焊盘被连接的方式的一例。
接着，说明保护膜40。
保护膜40被形成在第二绝缘层之上以及第二布线之上。该保护膜40具有分别使第一焊盘34以及第二焊盘部分地露出的开口41。即，如图3所示，第一焊盘34以及第二焊盘的外缘部被保护膜40所覆盖。
保护膜40的材料并没有特别地被限定，但是从与第二绝缘层之间的密合性的观点出发，最好是有机材料。
并且，在开口41上隔着势垒金属层43(参照图3)形成由焊锡构成的凸块42，该凸块42与第一电子部件50的连接端子相连接。
图4是示意性地表示同时示出了搭载有第二电子部件的一侧的、本发明的中介层的一例的一部分的立体截面图。
在图4所示的本实施方式的中介层上，从第一电子部件50侧开始以第一焊盘34、第一通路导体32、第一连接盘22、第一布线21、第二连接盘23、第二通路导体33、第二布线31、第二焊盘35的顺序依次连接布线。即，将布线从搭载有第一电子部件50的第一焊盘34下拉到第一绝缘层20，使用第一绝缘层20内的第一布线21进行第一连接盘间的布线的引绕，将布线引出到处于第一焊盘34的形成区域R的外侧的第二连接盘23。
然后，将布线从第二连接盘23通过第二通路导体33上拉到第二绝缘层上的第二布线31，通过第二布线31进行第一电子部件50与第二电子部件60之间的大部分的连接。
在第一电子部件50与第二电子部件60之间的布线中，第二布线31的长度比第一布线21的长度长。这样，能够减小两个电子部件间的布线的布线电阻，能够得到适于大容量信号传输的中介层。
特别地，期望第二布线的长度相对于将第一电子部件与第二电子部件之间进行连接的布线全长的比例是60～90％。
接着，使用俯视图说明本实施方式的中介层。
图5是示意性地表示本发明的中介层的一例的一部分的俯视图。在图5中，以能够看到第一绝缘层、第二绝缘层内部的布线的情形的方式透过各层来示意性示出。
图5示出第一焊盘形成区域R及其附近，在图5所示的区域外侧(上方)存在第二电子部件(第二焊盘形成区域R)。
在第一焊盘形成区域R中形成有多个第一连接盘22，在各第一连接盘22之上形成有第一通路导体32，在各第一通路导体32之上形成有第一焊盘34。即，图5示出的八角形的各个区域是连接第一电子部件的连接端子(焊锡凸块等)的部位。在各第一连接盘22上连接有第一布线21，第一布线21被引出到第一焊盘形成区域R的外侧来与第二连接盘23相连接。
在各第二连接盘23之上形成第二通路导体33，在各第二通路导体33上分别连接有第二布线31。
第二布线31与存在于图面外(上方)的未图示的第二焊盘成一体。如图5所示，在本实施方式中，与第一通路导体32的间距α相比，第二通路导体33的间距β相对较大。
另外，在本实施方式中，第一布线21的L/S是1μm/1μm，第二布线31的L/S是3μm/3μm，第二布线31的宽度大于第一布线21。
图6是示意性地表示在本发明的中介层上搭载有电子部件的情形的一例的俯视图。
在图6中省略绘出电子部件间的布线的情形。
在本发明的中介层上能够搭载多个种类的多个电子部件。其数量以及种类并没有被特别地限定，但是在图6所示的中介层1上搭载有1个逻辑元件150、4个存储元件160。
并且，由目前为止说明的第一布线和第二布线构成逻辑元件150与存储元件160之间的布线。
图7是将图6所示的逻辑元件与存储元件之间的区域(图6中用B表示的区域)放大得到的俯视图。
在图7中示意性地表示从逻辑元件150以及存储元件160引出的布线的一部分。
在图7所示的区域中，在与逻辑元件150侧的第一焊盘34相连接的第一连接盘22上通过第一通路导体32连接第一布线21，将第一布线21引出到处于逻辑元件150的焊盘的形成区域R的外侧的第二连接盘23。
在第二连接盘23上通过第二通路导体33连接有第二布线31，第二布线31延伸到存储元件160侧来与存储元件160侧的第二焊盘35相连接，通过该第二布线31将逻辑元件150侧的布线与存储元件160侧的布线相连接。
从图7中明显可知，第一布线21的L/S小于第二布线31的L/S，另外，第二布线31的长度比第一布线21长。即，由第二布线31形成逻辑元件150与存储元件160之间的布线的大部分。
下面，使用附图说明本实施方式的中介层的制造方法。此外，在该制造方法的说明中，说明搭载第一电子部件的正下方的部分、即第一电子部件的投影区域的布线的形成方法，但是针对第二电子部件的投影区域、第一电子部件与第二电子部件之间的区域等其它区域也能够以同样的方法形成布线。
图8的(a)、图8的(b)及图8的(c)以及图9的(a)、图9的(b)、图9的(c)及图9的(d)是示意性地表示第一实施方式的中介层的制造工序的一部分的截面图。
首先，如图8的(a)所示，在支承基板10上将第一绝缘层20(第一SiO2层121、Si3N4层122以及第二SiO2层123)成膜。
作为支承基板10使用硅晶圆，在硅晶圆10的上表面分别通过CVD(化学气相沉淀)法将第一SiO2层121、Si3N4层122以及第二SiO2层123成膜。
接着，涂布抗蚀剂124，通过进行曝光、显影，对第二SiO2层123去除处于形成开口的规定位置的抗蚀剂124。
图8的(b)概括表示这些工序。
接着，进行干蚀刻(dry etching)(反应性离子蚀刻)，对没有形成抗蚀剂124的部分的第二SiO2层123进行蚀刻。
由此，在第二SiO2层123上形成如图8的(c)所示的图案。
此外，在干蚀刻时Si3N4层122起到了蚀刻阻止(etchingstopper)的作用。
接着，如图9的(a)所示，在第二SiO2层123的表面例如通过溅射形成晶种层126。在本实施方式中，晶种层126按从下开始的顺序由TaN、Ta、Cu的溅射膜构成，但是并不限定于此。
接着，如图9的(b)所示，将晶种层126作为供电层进行电解镀铜，形成电解镀铜层127。只要利用以往公知的方法进行电解镀铜即可。
接着，如图9的(c)所示，进行CMP(化学机械研磨)，从而去除电解镀铜层127的一部分以及第二SiO2层123表面的晶种层126。
此外，只要使用以往的镶嵌法中已知的方法以及装置进行CMP即可。
并且，进行CMP之后残留的电解镀铜层成为第一连接盘22和第一布线21。
通过以上的工序能够形成第一绝缘层、第一连接盘、第一布线。
此外，虽然没有图示第二连接盘的形成方法，但是与第一连接盘的形成方法相同，能够以通过第一布线连接第一连接盘与第二连接盘的方式形成布线。
接着，如图9的(d)所示，在表面例如通过CVD形成Si3N4层等的无机层128。以提高第二绝缘层与第一绝缘层之间的密合性为目的设置该无机层128。
图10的(a)、图10的(b)、图10的(c)及图10的(d)以及图11的(a)、图11的(b)及图11的(c)是示意性地表示第一实施方式的中介层的制造工序的一部分的截面图。
首先，如图10的(a)所示，在第一绝缘层、第一布线之上形成第二绝缘层30，如图10的(b)所示那样形成开口36。
作为形成第二绝缘层30的方法，例如能够使用如下的方法等：使用辊涂机(roll coater)等涂布未固化的感光性聚酰亚胺树脂。
作为形成开口的方法，能够使用曝光显影处理。被形成在第二绝缘层上的开口之中被形成在第一连接盘上的开口成为第一开口部，被形成在第二连接盘上的开口成为第二开口部。
接着，如图10的(c)所示，例如通过反应性离子蚀刻去除从第一开口部露出的无机层。
接着，如图10的(d)所示那样在第二绝缘层30的表面(包括开口36的壁面)以及从开口36露出的第一连接盘22的上表面形成晶种层131。
晶种层131例如通过溅射形成，由Ti以及Cu构成。
此外，虽然没有图示但是在第二连接盘的上表面也同样地形成晶种层。
接着，如图11的(a)所示，设置抗镀层132，通过掩模对抗镀层132进行曝光、显影，由此去除处于形成第一焊盘34(参照图11的(b))的位置的抗镀层132。
作为抗镀层，例如能够使用感光性干膜等。
此外，虽然没有图示，但是在去除抗镀层时，去除被设置在第二连接盘上的第二绝缘层的开口(第二开口部)上的抗镀层，进一步以第二布线的图案的形状去除抗镀层。
接着，如图11的(b)所示，将晶种层131作为供电层进行电解镀铜，对去除了抗镀层132的部位实施镀铜。由此在第二绝缘层30内形成第一通路导体32，并且在第二绝缘层30之上形成第一焊盘34。
另外，虽然没有图示，但是通过电解镀铜在第二绝缘层内形成第二通路导体，并且在第二绝缘层上形成第二布线。
接着，如图11的(c)所示，去除残留的抗镀层，并且通过蚀刻将去除的抗镀层之下的晶种层131去除。作为对该晶种层131进行蚀刻的方法并没有被特别地限定，但是从抑制电解镀铜的过度蚀刻(overetching)的观点出发，最好是干蚀刻(反应性离子蚀刻)。
通过以上的工序能够形成第二绝缘层、第一通路导体、第一焊盘。另外，虽然没有图示，但是也能够同样地形成第二通路导体、第二布线、第二焊盘。
图12的(a)和图12的(b)是示意性地表示第一实施方式的中介层的制造工序的一部分的截面图。
首先，在第二绝缘层30上还形成另一有机绝缘层40。并且，在新形成的有机绝缘层40上形成开口41。该新形成的有机绝缘层成为保护膜40。
图12的(a)概括表示这些工序。
能够将与第二绝缘层30相同的材料用作作为保护膜40的有机绝缘层。另外，形成开口41的方法也能够使用与在第二绝缘层30上形成开口36的方法相同的方法。
接着，如图12的(b)所示，在设置于保护膜40上的开口41上形成势垒金属层43。例如通过依次溅射氮化钽和钽来形成该势垒金属层43。此外，势垒金属层的构成材料以及形成方法并没有被特别地限定。
通过这种工序能够完成本实施方式的中介层1。此外，只要根据需要进行保护膜的形成以及势垒金属层的形成即可。并且，虽然省略了图示，但是对从保护膜40的开口露出的势垒金属层43的表面实施Ni/Au镀。其用于在进行后述的焊锡接合时确保焊锡与焊盘34之间的密合性。
接着，针对在所制造的中介层上搭载电子部件的工序进行说明。
图13的(a)和图13的(b)是示意性地表示在第一实施方式的中介层上搭载电子部件的工序的一例的截面图。
首先，如图13的(a)所示，在焊盘34(势垒金属层43)之上形成由焊锡构成的凸块42。
接着，通过该凸块42将第一电子部件50以倒装法安装在中介层1上。
然后，在第一电子部件50与中介层之间填充底部填充树脂(underfill resin)53，并使其固化。
接着，通过密封树脂51将第一电子部件50的周围密封，由此能够结束向中介层1搭载电子部件。
图13的(b)概括表示这些工序。
此外，作为底部填充树脂以及密封树脂，只要使用在电子部件的密封中通常使用的树脂即可。
另外，使用硅晶圆作为支承基板，在硅晶圆之上形成中介层的情况下，使用相对于中介层的尺寸足够大的硅晶圆，由此能够在一张硅晶圆上形成多个中介层。
在一张硅晶圆上形成多个中介层的情况下，在搭载电子部件的工序之前或搭载电子部件的工序之后的适当的时期，通过切割(dicing)等方法一边一边地(個辺に)切割硅晶圆，由此能够按每个中介层进行分割。这样，能够高效率地制造中介层。
下面，列举本实施方式的中介层以及中介层的制造方法的作用效果。
(1)在本实施方式的中介层上，在由无机材料构成的第一绝缘层上形成第一连接盘、第二连接盘以及第一布线，第一布线将第一连接盘与第二连接盘进行电连接。
第一布线是能够进行微细的引绕的布线，因此能够通过第一布线进行第一电子部件的连接端子间必须进行的微细引绕。
(2)另外，第二连接盘被设置在第一焊盘的形成区域的外侧。
因此，能够从与第一电子部件的连接端子(以及与上述连接端子连接的第一焊盘)进行电连接的第一连接盘，使用作为微细布线的第一布线在第一连接盘间进行引绕，并将第一布线引出到第一焊盘的形成区域(第一电子部件的投影区域)的外侧来与第二连接盘相连接。即，能够将布线从需要微细布线的区域引出到并不那么需要微细布线的区域。
(3)另外，由于使用形成在第一绝缘层内的微细布线进行布线的引绕，因此能够减少进行布线的引绕所需的层数来实现扇出。因此，能够以较少的层数应对电子部件的端子的精密化。
(4)另外，第二布线的长度比第一布线的长度长，将第一焊盘与第二焊盘相连接的布线主要通过第二布线进行连接，该第二布线是每单位长度的布线电阻较小的布线(布线长度长、厚度大的布线)。因此，能够有效地降低两个电子部件间的布线的布线电阻，能够得到适于大容量信号传输的中介层。
(5)另外，由于通过镶嵌法形成第一连接盘、第二连接盘以及第一布线，因此由该第一绝缘层、第一连接盘、第二连接盘以及第一布线构成的表面变得平坦。因此，能够在其表面上高精确度地形成第二绝缘层、第一通路导体、第二通路导体以及第二布线等，并且能够得到平坦性高的中介层。
(6)另外，支承基板由硅构成。由于由硅构成的支承基板的平坦度极高，因此能够在其表面上形成微细的布线。并且，由于通过导入作为支承基板的硅来提高中介层的刚性，因此能够有效地抑制由于所搭载的多个电子部件与中介层之间的热膨胀系数的差异所引起的中介层的翘曲。
(7)另外，在上述第一焊盘上以及上述第二焊盘上还设置有具有开口的保护膜，因此能够适当地保护内侧的布线层。
(8)另外，由于分别设置有一层上述第一绝缘层及一层上述第二绝缘层，因此能够得到中介层整体的厚度较薄、搭载电子部件时的安装高度较低的基板。另外，以能够极力缩短电子部件间的布线长度的观点，能够降低布线电阻。
(9)另外，由于在第一绝缘层与第二绝缘层之间设置无机膜，因此能够提高第一绝缘层与第二绝缘层之间的密合性。
(10)另外，在本实施方式的中介层的制造方法中，进行通过镶嵌法形成第一布线的工序以及通过半添加法形成第二布线的工序。
由此，能够高精确度地形成进行微细的引绕的第一布线，简单且以低成本形成与第一布线相比布线长度长且厚度大(每单位长度的布线电阻较小)的第二布线来制造中介层。
因而，根据本实施方式的中介层的制造方法，在第一电子部件与第二电子部件之间的布线中，例如通过第一布线进行第一电子部件的连接端子间必须进行的微细的引绕，第一电子部件与第二电子部件之间的布线的大部分由厚度较大的第二布线构成，由此能够制造有效地降低了布线电阻的、适于大容量信号传输的中介层。
(第二实施方式)
下面，说明作为本发明的一个实施方式的第二实施方式。
在本实施方式的中介层上，在第一实施方式中所说明的中介层中的第二布线下的第一绝缘层中设置电源层和/或接地层。或者，设置有由电容器、电感器以及电阻器中的至少一个构成的无源元件。此外，第二布线下的第一绝缘层是指位于第一焊盘形成区域与第二焊盘形成区域之间的第一绝缘层的规定位置。例如，在第一绝缘层内形成了接地层的情况下，形成包括位于其正上方的第二布线在内的微带构造(microstripstructure)。其结果，能够将特性阻抗匹配，能够使信号的传输稳定。
在本实施方式中，能够发挥第一实施方式中所说明的效果(1)～(10)，并且能够发挥以下效果。
(11)由于在通过第二布线进行布线的区域(电子部件间的区域)下的第一绝缘层中不需要设置微细布线的情况较多，因此大多成为无用空间(dead space)。通过在该无用空间中例如形成电源层、无源元件，能够有效地活用该区域，成为不存在无用部分的高密度的中介层。而且，能够实现中介层整体的薄型化、小型化，能够附加电源强化、信号特性提高等的各种功能。
(第三实施方式)
下面，说明作为本发明的一个实施方式的第三实施方式。
图14是示意性地表示本发明的中介层的另一例的一部分的立体截面图。
在本实施方式的中介层2中，在第二电子部件60的投影区域中也与第一电子部件50的投影区域同样地形成第一连接盘22、第二连接盘23、第一布线21、第一通路导体32以及第二通路导体33。并且，第二焊盘35通过第一通路导体32、第一连接盘22、第一布线21、第二连接盘22、第二通路导体33来与第二布线31电连接。
在本实施方式中，能够发挥第一实施方式中所说明的效果(1)～(10)，并且能够发挥以下效果。
(12)本实施方式的中介层即使在由于第二电子部件侧的连接端子的数量多且窄间距而需要从第二电子部件的投影区域引出布线的情况下，也能够不进行多层化而以较少的层数应对电子部件的端子的精密化。
(第四实施方式)
本实施方式的中介层构成为仅通过第二布线在多个电子部件中的特定的电子部件之间进行连接。
图15是示意性地表示本发明的中介层的另一例的一部分的立体截面图。
图15所示的中介层4例如在图4所示的第一实施方式的中介层上还具有用于搭载第三电子部件401的第三焊盘403以及用于搭载第四电子部件402的第四焊盘404。
并且，第三焊盘403与第四焊盘404通过第二布线31相连接。
在本实施方式的中介层4上，从第三电子部件401侧开始以第三焊盘403、第二布线31、第四焊盘404的顺序依次连接布线，在第三电子部件401与第四电子部件402之间没有设置第一布线、第一连接盘以及第二连接盘。
此外，与第一实施方式同样地通过第一布线21以及第二布线31在第一电子部件50与第二电子部件60之间进行连接。
作为在该第四实施方式中所使用的电子部件，例如第三电子部件是电源调节器模块，第四电子部件是CPU。
在这些电子部件间仅通过第二布线进行连接，由此能够进一步降低电子部件间的布线的电阻。其结果，在第二布线中不会产生电压降，而能够对CPU等电子部件施加适当的电压。
(第五实施方式)
图16是示意性地表示本发明的中介层的另一例的一部分的截面图。
在图16所示的中介层5中在支承基板10内设置贯通电极500。
贯通电极500由镀铜层501以及镀铜层下的导体薄膜502构成。贯通电极500与支承基板10之间以绝缘膜503隔开，在支承基板10的里面侧也形成绝缘膜503。
贯通电极500的上侧(支承基板的表面侧)与被形成在第一绝缘层20的内部的导体(在图16中是第一连接盘22)相连接。
贯通电极500的下侧(支承基板的里面侧)与被形成在支承基板10的背面的焊盘600(布线)相连接。即，形成在支承基板10的里面的焊盘600(布线)与第一布线21(第一连接盘22)通过贯通电极500进行电连接。
另外，在焊盘600上形成有凸块542。通过该凸块542将中介层5安装在印刷线路板100上。
在印刷线路板100与中介层5之间填充底部填充树脂553。
此外，中介层5与印刷线路板100既可以仅通过凸块542进行连接，也可以通过凸块以及引线两者进行连接。
绝缘膜503的材质并没有被特别地限定，能够使用SiO2膜等的无机绝缘膜或者由树脂构成的有机绝缘膜。在此，列举出使用有机绝缘膜作为绝缘膜503的例子。
第五实施方式的中介层的制造方法除了形成贯通电极的工序以外，与第一实施方式的中介层的制造方法大致相同。因此，说明第五实施方式的中介层的制造方法中的与第一实施方式的中介层的制造方法不同的工序。
图17的(a)、图17的(b)、图17的(c)、图17的(d)、图18的(a)、图18的(b)、图18的(c)、图19的(a)、图19的(b)以及图19的(c)是示意性地表示第五实施方式的中介层的制造工序的一部分的截面图。
在本实施方式中，与第一实施方式的中介层的制造方法所示的工序同样地制作与在第一实施方式的说明中图9的(c)所示的结构相同的结构的基板(参照图17的(a))。
接着，如图17的(b)所示，例如使用UV激光器，在支承基板10的规定位置上形成开口510。该开口510的形成方法并没有被特别地限定，也可以采用干蚀刻(反应性离子蚀刻)、使用碱溶液的湿蚀刻(wet etching)等。
并且，如图17的(c)所示，以使开口510露出的方式将抗蚀剂511图案化。之后，将抗蚀剂511作为掩模进行干蚀刻(反应性离子蚀刻)，依次对第一SiO2层121以及Si3N4层122进行蚀刻，使第一连接盘22的下表面露出。
接着，如图17的(d)所示，例如使用浸涂法(dip coating)或旋转涂布法(spin coating)将液状树脂涂布在支承基板10的背面侧，以大约200℃使其干燥一个小时来形成绝缘膜503。
此时，在支承基板10的里侧表面与开口510的壁面上形成绝缘膜503。作为在该工序中使用的液状树脂，从能够如后述那样容易地去除第一连接盘22表面的绝缘膜503的观点出发，期望使用感光性树脂(例如JSR(股份)公司制造、商品名：WPR、型号：5100)。
具体地说，可举出如下构成的液状树脂：甲乙酮20～30重量％、乳酸乙酯20～30重量％、填料15～25重量％、酚醛清漆树脂5～15重量％、三聚氰胺类化合物1～10重量％、酚类树脂1～10重量％、交联橡胶1～10重量％、环氧类化合物1～5重量％、低分子酚醛树脂1～5重量％、偶联剂0.1～3重量％、三嗪类感光剂0.1～3重量％。
此外，作为有机绝缘膜的形成方法，除了旋转涂布法、浸涂法以外，例如列举出真空蒸镀法。
接着，如图18的(a)所示，通过掩模512进行曝光，该掩模512在与开口510对应的位置被开口。
并且，如图18的(b)所示，进行显影，去除进行了曝光的部位(开口510的底部)的绝缘膜503。
通过上述工序，在支承基板10的里面侧再次露出在第一连接盘22的下表面。
接着，如图18的(c)所示，在所露出的第一连接盘22的下表面以及绝缘膜503的表面形成导体薄膜502。
导体薄膜502例如由Ni/Cu构成，通过溅射而被形成。此外，该导体薄膜502的结构并不限定于此。另外，作为导体薄膜502的形成方法并不限定于溅射，例如也可以采用无电解镀。
并且，如图19的(a)所示，将导体薄膜502作为供电层进行电解镀铜来形成镀铜层501。
接着，如图19的(b)所示，在镀铜层501中的形成有焊盘的位置上形成抗蚀剂513。
接着，如图19的(c)所示，通过蚀刻去除没有形成抗蚀剂513的部位的镀铜层501以及导体薄膜502。
通过上述工序形成贯通电极500以及焊盘600。
在本实施方式中，能够发挥第一实施方式中所说明的效果(1)～(10)，并且能够发挥以下效果。
(13)通过在支承基板内形成贯通电极，由此中介层与印刷线路板通过焊锡凸块进行连接。其结果，与通过引线连接双方的情况相比，实现布线距离的缩短。由此，能够抑制从印刷线路板到半导体元件等电子部件的布线的电阻的增大，并有效地抑制到半导体元件等电子部件为止的电压降。
(14)另外，本实施方式的中介层包括由有机树脂构成的绝缘膜，因此与形成无机绝缘膜来作为绝缘膜的情况相比，中介层的热膨胀系数变大。因此，能够在某种程度上缓和主要由树脂构成的印刷线路板与中介层之间的热膨胀系数的不匹配，能够确保中介层与印刷线路板的接合部(凸块)的连接可靠性。
(其它实施方式)
图20是示意性地表示本发明的中介层的另一例的一部分的截面图。
目前为止所说明的各实施方式中的第一布线通过镶嵌法形成，但是该形成方法并不限定于此。
例如，也可以如图20所示的中介层3那样在第一绝缘层20之上通过溅射等形成金属层，通过蚀刻将该金属层图案化，由此形成第一布线21等。在这种情况下，在第一绝缘层20的表面形成第一布线21、各种连接盘22、23。
另外，被搭载在本发明的中介层上的电子部件数只要是2个以上即可，并没有特别地进行限定，电子部件的种类、功能以及电子部件之间连接的关系也没有特别地进行限定。
例如，也可以对被连接在第一电子部件上的第二布线，如第三实施方式那样通过来自第二电子部件侧的第一布线连接第二电子部件，如第一实施方式那样仅通过第三电子部件下的焊盘连接第三电子部件。
另外，这样的电子部件的搭载方式也没有被特别地限定。即，也可以以多个半导体元件被层叠的状态进行安装。在这种情况下，例如，被设置在各个电子部件中的贯通电极之间通过焊锡凸块进行连接。
另外，也可以设置多个第一绝缘层和/或第二绝缘层，第一布线和/或第二布线成为多层布线。
构成第一连接盘、第二连接盘及第一布线的材料以及构成第一通路导体、第二通路导体、第一焊盘、第二焊盘及第二布线的材料只要是具有导电性的材料即可，并没有被特别地限定。
除了铜以外还列举出镍、金、银等。
作为第二绝缘层的种类，例如列举出环氧树脂、酚醛树脂、聚酰亚胺树脂、聚酯树脂、双马来酰亚胺树脂、聚烯烃系树脂、聚苯醚树脂、聚苯树脂(polyphenylene resin)、氟树脂等作为热固化树脂。
另外，作为感光性树脂，例如列举出丙烯酸类树脂等。
作为对热固化树脂的一部分赋予感光性基团而得到的树脂，可列举出使上述热固化性树脂的热固化基团与甲基丙烯酸或丙烯酸进行丙烯酸化反应而得到的树脂等。另外，作为热可塑性树脂，例如可列举出苯氧基树脂、聚醚砜(polyethersulfone)(PES)、聚砜(polysulfone)(PSF)、聚苯砜(polyphenylene)(PPS)、聚苯硫醚(polyphenylene sulfide)(PPES)、聚苯醚(polyphenylene ether)(PPE)、聚醚酰亚胺(polyetherimide)(PI)等。
另外，作为能够用作第二绝缘层的树脂复合体的具体组合，例如可列举出酚醛树脂/聚醚砜、聚酰亚胺树脂/聚砜、环氧树脂/聚醚砜、环氧树脂/苯氧基树脂、丙烯酸树脂/苯氧基树脂、将一部分环氧基丙烯酸化而得到的环氧树脂/聚醚砜等。
也可以使由这种树脂构成的第二绝缘层多层化。
另外，例如也可以由SiO2等无机材料形成该第二绝缘层。在这种情况下，能够降低中介层的热膨胀系数。
第一连接盘的直径与第一通路导体的直径之间的关系以及第二连接盘的直径与第二通路导体的直径之间的关系只要处于能够确保各连接盘与通路之间的导通的范围即可，并没有被特别地限定，也可以是相同的直径。
另外，在第一绝缘层上形成的抗蚀剂的种类、曝光方法以及显影方法只要是在半导体制造工序中使用的抗蚀剂、曝光方法以及显影方法即可，并没有被特别地限定。
作为在第一绝缘层以及第二绝缘层之上形成晶种层的方法，除了溅射之外，还能够使用被称为所谓的PVD(物理气相沉淀(physical vapor deposition))法的方法，具体地说，能够使用真空蒸镀、离子镀(ion plating)、电子束蒸镀等方法。
另外，作为在第二绝缘层的表面形成晶种层的方法，也能够使用通过半添加法形成导体电路的已知的以往公知的方法。
作为形成第二绝缘层的方法，并没有被特别地限定，能够使用通过旋转涂布机(spin coater)、帘式涂布机(curtain coater)等涂布未固化的树脂的方法、通过热压接树脂薄膜来形成树脂层的方法。
另外，使树脂固化的方法并不限定于热固化。
另外，作为在第二绝缘层上形成开口的方法，并不限定于曝光显影处理，也能够使用通过激光加工开口的方法。
在这种情况下，列举出使用激元激光器(excimer laser)、UV-YAG激光器、二氧化碳气体激光器(carbon dioxide gas laser)等的方法。

Claims (22)

1.一种中介层，其特征在于，由以下部分构成：
支承基板；
第一绝缘层，其形成在上述支承基板之上，由无机材料构成；
第一连接盘，其形成在上述第一绝缘层之上；
第二连接盘，其形成在上述第一绝缘层之上；
第一布线，其形成在上述第一绝缘层之上，将上述第一连接盘与上述第二连接盘进行电连接；
第二绝缘层，其形成在上述第一绝缘层、上述第一连接盘、上述第二连接盘以及上述第一布线之上，具有第一通路导体用的第一开口部和第二通路导体用的第二开口部；
第一焊盘，其形成在上述第二绝缘层之上，用于搭载第一电子部件；
第二焊盘，其形成在上述第二绝缘层之上，用于搭载第二电子部件；
第二布线，其形成在上述第二绝缘层之上；
第一通路导体，其形成在上述第一开口部中，将上述第一连接盘与上述第一焊盘进行电连接；以及
第二通路导体，其形成在上述第二开口部中，将上述第二连接盘与上述第二布线进行电连接，
其中，上述第一焊盘与上述第二焊盘通过上述第一布线与上述第二布线进行电连接，
上述第二布线的布线长度大于上述第一布线的布线长度，厚度大于上述第一布线的厚度。
2.一种中介层，其特征在于，由以下部分构成：
支承基板；
第一绝缘层，其形成在上述支承基板之上，由无机材料构成；
第一连接盘，其形成在上述第一绝缘层之上；
第二连接盘，其形成在上述第一绝缘层之上；
第一布线，其形成在上述第一绝缘层之上，将上述第一连接盘与上述第二连接盘进行电连接；
第二绝缘层，其形成在上述第一绝缘层、上述第一连接盘、上述第二连接盘以及上述第一布线之上，具有第一通路导体用的第一开口部和第二通路导体用的第二开口部；
第一焊盘，其形成在上述第二绝缘层之上，用于搭载第一电子部件；
第二焊盘，其形成在上述第二绝缘层之上，用于搭载第二电子部件；
第二布线，其形成在上述第二绝缘层之上；
第一通路导体，其形成在上述第一开口部中，将上述第一连接盘与上述第一焊盘进行电连接；以及
第二通路导体，其形成在上述第二开口部中，将上述第二连接盘与上述第二布线进行电连接，
其中，上述第一焊盘与上述第二焊盘通过上述第一布线与上述第二布线进行电连接，
上述第二布线的每单位长度的布线电阻小于上述第一布线的每单位长度的布线电阻。
3.根据权利要求1或2所述的中介层，其特征在于，
上述第二布线的长度与连接上述第一电子部件与上述第二电子部件之间的总布线长度之比为60～90％。
4.根据权利要求1～3中的任一项所述的中介层，其特征在于，
上述第二布线的厚度与上述第一布线的厚度之比大于1且小于等于15。
5.根据权利要求1～4中的任一项所述的中介层，其特征在于，
上述第二绝缘层由有机材料构成。
6.根据权利要求1～5中的任一项所述的中介层，其特征在于，
上述第二连接盘被设置在上述第一焊盘的形成区域的外侧。
7.根据权利要求1～6中的任一项所述的中介层，其特征在于，
通过镶嵌法形成上述第一布线，通过半添加法形成上述第二布线。
8.根据权利要求1～7中的任一项所述的中介层，其特征在于，
上述第一布线的L/S小于上述第二布线的L/S。
9.根据权利要求1～8中的任一项所述的中介层，其特征在于，
上述第二通路导体的间距大于上述第一通路导体的间距。
10.根据权利要求1～9中的任一项所述的中介层，其特征在于，
由上述第一绝缘层、上述第一连接盘、上述第二连接盘以及上述第一布线构成的表面是平坦的。
11.根据权利要求1～10中的任一项所述的中介层，其特征在于，
上述第一连接盘的直径大于上述第一通路导体的直径，并且上述第二连接盘的直径大于上述第二通路导体的直径。
12.根据权利要求1～10中的任一项所述的中介层，其特征在于，
上述第一连接盘的直径等于上述第一通路导体的直径，并且上述第二连接盘的直径等于上述第二通路导体的直径。
13.根据权利要求1～12中的任一项所述的中介层，其特征在于，
上述支承基板由硅构成。
14.根据权利要求1～13中的任一项所述的中介层，其特征在于，
还设置有在上述第一焊盘上以及上述第二焊盘上分别具有开口的保护膜。
15.根据权利要求1～14中的任一项所述的中介层，其特征在于，
分别设置有一层上述第一绝缘层及一层上述第二绝缘层。
16.根据权利要求1～14中的任一项所述的中介层，其特征在于，
设置有多个上述第一绝缘层。
17.根据权利要求1～16中的任一项所述的中介层，其特征在于，
在上述第一绝缘层与上述第二绝缘层之间设置有无机膜。
18.一种中介层的制造方法，其特征在于，具有以下工序：
在支承基板之上形成由无机材料构成的第一绝缘层的工序；
在上述第一绝缘层之上形成第一布线的工序；
在上述第一绝缘层之上以及上述第一布线之上形成第二绝缘层的工序；以及
在上述第二绝缘层之上形成布线长度大于上述第一布线的布线长度、厚度大于上述第一布线的厚度的第二布线的工序。
19.根据权利要求18所述的中介层的制造方法，其特征在于，
将上述第二布线形成为比上述第一布线厚。
20.根据权利要求18或19所述的中介层的制造方法，其特征在于，
通过半添加法来形成上述第二布线。
21.根据权利要求18～20中的任一项所述的中介层的制造方法，其特征在于，
通过镶嵌法来形成上述第一布线。
22.根据权利要求18～21中的任一项所述的中介层的制造方法，其特征在于，
在上述第一绝缘层的表面形成无机膜。
CN2008800080009A 2007-12-28 2008-10-09 中介层以及中介层的制造方法 Active CN101632170B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US1741307P 2007-12-28 2007-12-28
US61/017,413 2007-12-28
US3893908P 2008-03-24 2008-03-24
US61/038,939 2008-03-24
PCT/JP2008/068377 WO2009084299A1 (ja) 2007-12-28 2008-10-09 インターポーザー及びインターポーザーの製造方法

Publications (2)

Publication Number Publication Date
CN101632170A true CN101632170A (zh) 2010-01-20
CN101632170B CN101632170B (zh) 2011-10-05

Family

ID=40824023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800080009A Active CN101632170B (zh) 2007-12-28 2008-10-09 中介层以及中介层的制造方法

Country Status (6)

Country Link
US (1) US8188378B2 (zh)
EP (1) EP2187438A1 (zh)
JP (1) JP5484058B2 (zh)
CN (1) CN101632170B (zh)
TW (1) TWI389275B (zh)
WO (1) WO2009084299A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009084300A1 (ja) 2007-12-28 2009-07-09 Ibiden Co., Ltd. インターポーザー及びインターポーザーの製造方法
US8913402B1 (en) 2010-05-20 2014-12-16 American Semiconductor, Inc. Triple-damascene interposer
US8363418B2 (en) 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
US8552540B2 (en) * 2011-05-10 2013-10-08 Conexant Systems, Inc. Wafer level package with thermal pad for higher power dissipation
JP2013214578A (ja) * 2012-03-30 2013-10-17 Ibiden Co Ltd 配線板及びその製造方法
US10403599B2 (en) * 2017-04-27 2019-09-03 Invensas Corporation Embedded organic interposers for high bandwidth

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JPH04169002A (ja) * 1990-11-01 1992-06-17 Matsushita Electric Ind Co Ltd 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
US5500278A (en) * 1991-07-17 1996-03-19 Nippondenso Co., Ltd. Multilayer substrate
JP2684877B2 (ja) * 1991-07-17 1997-12-03 株式会社デンソー 多層基板
US7091589B2 (en) * 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof
JP4360881B2 (ja) * 2003-03-24 2009-11-11 Ｎｅｃエレクトロニクス株式会社 多層配線を含む半導体装置およびその製造方法
US7652213B2 (en) * 2004-04-06 2010-01-26 Murata Manufacturing Co., Ltd. Internal conductor connection structure and multilayer substrate
JP4865197B2 (ja) 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4748161B2 (ja) * 2005-07-12 2011-08-17 株式会社村田製作所 多層配線基板及びその製造方法

Also Published As

Publication number Publication date
US20090173522A1 (en) 2009-07-09
JP5484058B2 (ja) 2014-05-07
US8188378B2 (en) 2012-05-29
WO2009084299A1 (ja) 2009-07-09
EP2187438A1 (en) 2010-05-19
CN101632170B (zh) 2011-10-05
JPWO2009084299A1 (ja) 2011-05-12
TW200929476A (en) 2009-07-01
TWI389275B (zh) 2013-03-11

Similar Documents

Publication Publication Date Title
US8373069B2 (en) Electronic component mounting substrate and method for manufacturing electronic component mounting substrate
CN101632168B (zh) 中介层以及中介层的制造方法
TWI402017B (zh) 半導體裝置及其製造方法
CN101632169B (zh) 中介层以及中介层的制造方法
CN101632170B (zh) 中介层以及中介层的制造方法
CN102646628B (zh) 用于制造半导体装置的方法
US6242279B1 (en) High density wire bond BGA
US7193311B2 (en) Multi-chip circuit module and method for producing the same
US20120068359A1 (en) Semiconductor device and method for manufacturing semiconductor device
KR100656229B1 (ko) 반도체 장치 및 그의 제조 방법
US8178790B2 (en) Interposer and method for manufacturing interposer
US20180138114A1 (en) Substrate, semiconductor package structure and manufacturing process
KR100452820B1 (ko) 회로소자의 전극형성 방법, 그를 이용한 칩 패키지 및 다층기판
US8105938B2 (en) Semiconductor substrate and method of manufacturing the same
US10269692B1 (en) Package structure and method of forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant