CN101651100B - 成膜方法及成膜装置 - Google Patents

成膜方法及成膜装置 Download PDF

Info

Publication number
CN101651100B
CN101651100B CN2009101610973A CN200910161097A CN101651100B CN 101651100 B CN101651100 B CN 101651100B CN 2009101610973 A CN2009101610973 A CN 2009101610973A CN 200910161097 A CN200910161097 A CN 200910161097A CN 101651100 B CN101651100 B CN 101651100B
Authority
CN
China
Prior art keywords
film
mentioned
raw material
oxidant
supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101610973A
Other languages
English (en)
Other versions
CN101651100A (zh
Inventor
石田义弘
原田豪繁
菅原卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101651100A publication Critical patent/CN101651100A/zh
Application granted granted Critical
Publication of CN101651100B publication Critical patent/CN101651100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer

Abstract

本发明提供一种成膜方法及成膜装置。成膜方法向能保持真空的处理容器内插入被处理体，形成为将处理容器内保持真空的状态；通过对形成ZrO2膜时的锆原料和氧化剂的供给次数及形成SiO2膜时的硅原料和氧化剂的供给次数进行调整来进行形成ZrO2膜的工序和形成SiO2膜的工序，使得膜中的Si浓度为1～4atm％，形成ZrO2膜的工序是向处理容器内交替地多次供给锆原料和氧化剂而在基板上形成ZrO2膜的工序，形成SiO2膜的工序是向处理容器内交替地1次或多次供给硅原料和氧化剂而在基板上形成SiO2膜的工序；将上述供给次数的ZrO2膜成膜和SiO2膜成膜作为1个循环，进行该循环1个以上而形成规定膜厚的氧化锆系膜。

Description

成膜方法及成膜装置
技术领域
本发明涉及一种在半导体晶圆等被处理基板上形成氧化锆系膜的成膜方法及成膜装置。
背景技术
近来，由于LSI的高集成化、高速化的要求，构成LSI的半导体元件的设计规则更加细微化。随之，要求DRAM等所采用的电容器的容量上升，要求电介质膜的高介电常数化。这样的电解质膜为了获得更高的介电常数而需要结晶化，进一步要求更高结晶性的膜。另外，由于设备的原因而热预算存在制约，期望一种能在低温下进行成膜、结晶化的膜。
作为可应用于这些用途的高介电常数材料，研究了氧化锆(ZrO2)膜(例如专利文献1)。
作为在低温下形成氧化锆膜的方法，公知有例如将四(乙基甲基氨基)锆(TEMAZ：Tetrakis-ethylmethylaminoZirconium)用作原料气体(前体)、例如将O3气体用作氧化剂来将它们交替供给的ALD工艺(例如专利文献2)。另外，氧化锆易于结晶化，保持着利用这样的方法在低温下成膜的状态、或者之后在450℃以下的低温下退火，从而能够不对设备产生不良影响地结晶化。
但是，这样的电介质膜不仅介电常数较高，而且也要求泄漏电流较低，但在如上所述那样将电介质膜结晶化时，存在因自晶界泄漏的晶界泄漏而使泄漏电流增大这样的问题。
专利文献1：日本特开2001-152339号公报
专利文献2：日本特开2006-310754号公报
发明内容
本发明是鉴于上述情况而做成的，其目的在于提供能够进行结晶化、且形成泄漏电流也很小的氧化锆系膜的成膜方法及成膜装置。
其目的还在于提供一种存储有执行这样的成膜方法的程序的存储介质。
为了解决上述课题，本发明的第1技术方案提供一种成膜方法，其特征在于，将被处理体插入到能保持真空的处理容器内，使上述处理容器内保持真空的状态，通过对形成ZrO2膜时的锆原料和氧化剂的供给次数及形成SiO2膜时的硅原料和氧化剂的供给次数进行调整来进行形成ZrO2膜的工序和形成SiO2膜的工序，使得膜中的Si浓度为1～4atm％，将上述供给次数的ZrO2膜成膜和SiO2膜成膜作为1个循环，进行该循环1个以上而形成规定膜厚的氧化锆系膜，该形成ZrO2膜的工序是向上述处理容器内交替地多次供给锆原料和氧化剂而在基板上形成ZrO2膜的工序，该形成SiO2膜的工序是向上述处理容器内交替地1次或多次供给硅原料和氧化剂而在基板上形成SiO2膜的工序。
在上述第1技术方案中，优选对形成ZrO2膜时的锆原料和氧化剂的供给次数及形成SiO2膜时的硅原料和氧化剂的供给次数进行调整，使得膜中的Si浓度为2～4atm％。
还优选在上述锆原料的供给与上述氧化剂的供给之间、及上述硅原料的供给与上述氧化剂的供给之间排出上述处理容器内的气体。优选在上述成膜之后，以450℃以下的温度对获得的膜进行退火。
并且，作为上述氧化剂，能够采用从O3气体、H2O气体、O2气体、NO2气体、NO气体、N2O气体、O2气体和H2气体的自由基中选出的至少一种。作为上述锆原料及上述硅原料，能够采用有机金属化合物。优选形成的氧化锆系膜具有氧化锆晶体。
本发明的第2技术方案提供一种成膜装置，该成膜装置在被处理体上形成金属氧化膜，其特征在于，包括：能保持真空的纵型且形成筒体状的处理容器；将上述被处理体以多层保持的状态保持在上述处理容器内的保持构件；设置在上述处理容器的外周的加热装置；将锆原料供给到上述处理容器内的锆原料供给机构；将硅原料供给到上述处理容器内的硅原料供给机构；向上述处理容器内供给氧化剂的氧化剂供给机构；控制上述锆原料供给机构、上述硅原料供给机构及上述氧化剂供给机构的控制机构，上述控制机构进行如下控制：将被处理体插入到上述处理容器内，使上述处理容器内保持真空的状态，通过对形成ZrO2膜时的锆原料和氧化剂的供给次数及形成SiO2膜时的硅原料和氧化剂的供给次数进行调整来进行形成ZrO2膜的工序和形成SiO2膜的工序，使得膜中的Si浓度为1～4atm％，将上述供给次数的ZrO2膜成膜和SiO2膜成膜作为1个循环，进行该循环1个以上，该形成ZrO2膜的工序是向上述处理容器内交替地多次供给锆原料和氧化剂而在基板上形成ZrO2膜的工序，该形成SiO2膜的工序是向上述处理容器内交替地1次或多次供给硅原料和氧化剂而在基板上形成SiO2膜的工序。
在上述第2技术方案中，优选上述控制机构对形成ZrO2膜时的锆原料和氧化剂的供给次数及形成SiO2膜时的硅原料和氧化剂的供给次数进行调整，使得膜中的Si浓度为2～4atm％。
还优选上述控制机构进行如下控制：在上述锆原料的供给与上述氧化剂的供给之间、及上述硅原料的供给与上述氧化剂的供给之间排出上述处理容器内的气体。优选上述控制机构进行如下控制：在上述成膜之后，以450℃以下的温度对获得的膜进行退火。
本发明的第3技术方案提供一种存储介质，该存储介质存储有在计算机上动作而控制成膜装置的程序，其特征在于，上述程序使计算机控制上述成膜装置，从而在执行该程序时进行上述第1技术方案的方法。
附图说明
图1是表示用于实施本发明的成膜方法的成膜装置的一个例子的纵剖视图。
图2是表示用于实施本发明的成膜方法的成膜装置的一个例子的横剖视图。
图3是表示本发明的成膜方法的气体供给时机的时序图。
图4是表示SiO2膜成膜工序的次数的比例与Si浓度的关系的图。
图5是表示膜中的Si浓度与介电常数、泄漏电流值之间的关系的图。
图6是试样6(Si＝0atm％)、试样1(Si＝3.1atm％)、试样2(Si＝5.5atm％)的透过型电子显微镜(TEM)照片。
图7是通过电子射线衍射对试样6(Si＝0atm％)和试样1(Si＝3.1atm％)确认晶体构造的图。
图8是表示将3DMAS和4DMAS用作Si源的情况下的SiO2膜成膜工序的次数的比例与Si浓度的关系的图。
具体实施方式
下面，参照附图详细说明本发明的实施方式。
图1是表示用于实施本发明的成膜方法的成膜装置的一个例子的纵剖视图，图2是表示图1的成膜装置的横剖视图，图3是表示本发明的成膜方法的一个例子的气体供给时机的时间图。另外，在图2中省略加热装置。
成膜装置100具有下端开口的有顶圆筒体状的处理容器1。该处理容器1整体例如由石英形成，在该处理容器1内的顶部设有石英制的顶板2而被密闭。另外，在该处理容器1的下端开口部，夹着O形密封圈等密封构件4连结有例如由不锈钢成形为圆筒体状的分流器3。
上述分流器3支承处理容器1的下端，能够多层地载置多枚、例如50～100枚作为被处理体的半导体晶圆(以下仅记作晶圆)W的石英制的晶圆舟皿(boat)5能够从该分流器3的下方插入到处理容器1内。该晶圆舟皿5具有3根支柱6(参照图2)，利用形成于支柱6上的槽支承多枚晶圆W。
该晶圆舟皿5隔着石英制的保温筒7被载置在工作台8上，该工作台8被支承在旋转轴10上，该旋转轴10贯穿用于对分流器3的下端开口部进行打开或关闭的例如不锈钢制的盖部9。
而且，在该旋转轴10的贯穿部设有例如磁性流体密封件11，气密地密封旋转轴10、并且可旋转地支承旋转轴10。另外，例如由O形密封圈构成的密封构件12介于盖部9的周边部与分流器3的下端部之间，由此保持处理容器1内的密封性。
上述旋转轴10安装在支承于例如舟皿升降机等升降机构(未图示)的臂13的前端，从而使晶圆舟皿5及盖部9等一体地升降而使晶圆舟皿5插入处理容器1内或使晶圆舟皿5自处理容器1内脱离。另外，也可以将上述工作台8固定设置在上述盖部9侧，不使晶圆舟皿5旋转就能进行晶圆W的处理。
成膜装置100包括：向处理容器1内供给气体状的氧化剂、例如O3气体的氧化剂供给机构14；向处理容器1内供给Zr源气体(锆原料)的Zr源气体供给机构15；以及向处理容器1内供给Si源气体(硅原料)的Si源气体供给机构16。还具有向处理容器1内供给作为清除气体的惰性气体、例如N2气体的清除气体供给机构28。
氧化剂供给机构14具有氧化剂供给源17、自氧化剂供给源17导入氧化剂的氧化剂配管18、和连接于该氧化剂配管18的、由向内侧贯穿分流器3的侧壁并向上方弯曲而垂直延伸的石英管构成的氧化剂分散喷嘴19。在该氧化剂分散喷嘴19的垂直部分隔开规定间隔地形成有多个气体喷出孔19a，能够自各气体喷出孔19a沿水平方向朝向处理容器1大致均匀地喷出氧化剂、例如O3气体。作为氧化剂，除O3气体之外，还能够采用H2O气体、O2气体、NO2气体、NO气体、N2O气体等。也可以设置等离子生成机构而将氧化剂等离子化来提高反应性。也可以是采用O2气体和H2气体的自由基氧化。在采用O3气体的情况下，氧化剂供给源17包括产生O3气体的臭氧发生器。
Zr源气体供给机构15包括：贮存有液体状的Zr源、例如四(乙基甲基氨基)锆(TEMAZ)的Zr源贮存容器20；自该Zr源贮存容器20导入液体的Zr源的Zr源配管21；连接于Zr源配管21的使Zr源气化的气化器22；导入由气化器22生成的Zr源气体的Zr源气体配管23；和连接于该Zr源气体配管23的、由向内侧贯穿分流器3的侧壁贯通后向上方弯曲而垂直延伸的石英管构成的Zr源气体分散喷嘴24。在气化器22上连接有供给作为载体气体的N2气体的载体气体配管22a。在该Zr源气体分散喷嘴24中，沿着其长度方向隔开规定间隔地形成有多个气体喷出孔24a，能够自各气体喷出孔24a沿水平方向将Zr源气体大致均匀地喷到处理容器1内。
Si源气体供给机构16包括：贮存有液体状的Si源、例如三(二甲氨基)硅烷(3DMAS)的Si源贮存容器25；设置在Si源贮存容器25周围的用于使液体状的Si源气化的加热器25a；导入在Si源贮存容器25内被气化的Si源气体的Si源气体配管26；以及连接于该Si源气体配管26的、贯穿分流器3地设置的Si源气体分散喷嘴27。在该Si源气体分散喷嘴27中，沿着其长度方向隔开规定间隔地形成有多个气体喷出孔27a，能够自各气体喷出孔27a沿水平方向将Si源气体大致均匀地喷到处理容器1内。
并且，清除气体供给机构28还具有清除气体供给源29、自清除气体供给源29导入清除气体的清除气体配管30、和连接于该清除气体配管30的、贯穿分流器3的侧壁地设置的清除气体喷嘴31。作为清除气体，能够适当地采用惰性气体、例如N2气体。
在氧化剂配管18中设有开闭阀18a及质量流量控制器这样的流量控制器18b，能够在控制流量的同时、供给气体状的氧化剂。另外，在Si源气体配管26上也设有开闭阀26a及质量流量控制器这样的流量控制器26b，能够在控制流量的同时、供给Si源气体。并且，在清除气体配管30上还设有开闭阀30a及质量流量控制器这样的流量控制器30b，能够在控制流量的同时、供给清除气体。
在上述Zr源贮存容器20中插入有Zr源压力输送配管20a，通过自Zr源压力输送配管20a供给He气体等压力输送气体，向Zr源配管21中输送供给液体的Zr源。在上述Zr源配管21上设有液体质量流量控制器这样的流量控制器21a，在上述Zr源气体配管23上设有阀23a。
Zr源并没有特别的限定，可以采用能形成ZrO2膜的各种物质，但能够适当地采用上述TEMAZ所代表的、在常温下为液体的有机金属化合物。另外，作为在常温下为液体的有机金属化合物，也能够采用其他的四(二乙基氨基)锆(TDEAZ)。当然，也能够采用在常温下为固体的物质，但在这种情况下，需要使原料蒸发的机构及加热配管等的机构等。
Si源也没有特别的限定，能够采用可形成SiO2膜的各种物质，但能够适当地采用上述3DMAS这样的有机金属化合物。另外，也能够采用四(二甲氨基)硅烷(4DMAS)、双叔丁基氨基硅烷(BTBAS：bis(tertiary-butylamino)silane)等其他有机金属化合物。
用于分散喷出氧化剂的氧化剂分散喷嘴19设置在处理容器1的凹部1a内，Zr源气体分散喷嘴24与Si源气体分散喷嘴27设置成由它们夹着氧化剂分散喷嘴19。
在处理容器1的与氧化剂分散喷嘴19及Zr源气体分散喷嘴24相反的一侧的部分设有用于对处理容器1进行真空排气的排气口37。该排气口37是通过沿上下方向切削处理容器1的侧壁而细长地形成的。在处理容器1的与该排气口37对应的部分，利用焊接安装有以覆盖排气口37的方式成形为截面コ字状的排气口罩构件38。该排气口罩构件38沿着处理容器1的侧壁而向上方延伸，在处理容器1的上方规定气体出口39。于是，利用未图示的包括真空泵等的真空排气机构自该气体出口39进行抽真空。而且，围着该处理容器1的外周地设有对该处理容器1及其内部的晶圆W进行加热的筒体状的加热装置40。
成膜装置100的各构成部的控制、例如利用阀18a、23a、26a、30a的开闭而进行的各气体的供给、停止、由流量控制器18b、21a、26b、30b进行的气体或流体源的流量控制、导入到处理容器1中的气体的切换、加热装置40的控制等例如通过由微处理器(计算机)构成的控制器50来进行。控制器50上连接有用户接口51，该用户接口51由为了供操作者管理成膜装置100而进行输入命令的操作等的键盘、将成膜装置100的工作状况可视化地显示的显示器等构成。
在控制器50上还连接有存储部52，该存储部52容纳有用于利用控制器50的控制来实现由成膜装置100执行的各种处理的控制程序、用于根据处理条件使成膜装置100的各构成部执行处理的程序、即制程程序。制程程序存储在存储部52中的存储介质中。存储介质可以是硬盘等被固定设置的部件，也可以是CDROM、DVD、闪存器等便携式构件。另外，也可以自其他装置例如通过专用线路适当地传送制程程序。
于是，通过根据需要利用来自用户接口51的指示等自存储部52调用任意的制程程序而使控制器50执行该制成程序，能够在控制器50的控制下在成膜装置100中进行期望的处理。
接着，参照图3对使用如上所述那样构成的成膜装置进行的本实施方式的成膜方法进行说明。
首先，在常温下，通过使例如搭载有50～100枚晶圆W的状态的晶圆舟皿5自处理容器1的下方上升到被预先控制为规定温度的处理容器1内来进行装载，通过由盖部9关闭分流器3的下端开口部而将处理容器1内形成为密闭空间。作为晶圆W，例示了直径为300mm的晶圆。
然后，对处理容器1内进行抽真空而维持在规定的工艺压力，并且控制对加热装置40供给电力，使晶圆温度上升而维持在工艺温度，在使晶圆舟皿5旋转的状态下开始成膜处理。工艺温度优选为200～300℃，例如以210℃进行。
如图3所示，此时的成膜处理首先将向处理容器1中供给Zr源气体并使其吸附于晶圆W的工序S1、由清除气体对处理容器内进行清除的工序S2、将作为气体状的氧化剂例如O3气体供给到处理容器1中而使Zr源气体氧化的工序S3、由清除气体对处理容器内进行清除的工序S4作为1次的ZrO2成膜操作，重复该操作x次(x为复数)，形成ZrO2膜。
其次，将向处理容器1中供给Si源气体并使其吸附于晶圆W的工序S5、由清除气体对处理容器内进行清除的工序S6、将作为气体状的氧化剂例如O3气体供给到处理容器1中并使Si源气体氧化的工序S7、由清除气体对处理容器内进行清除的工序S8作为1次的SiO2成膜操作，重复该操作y次(y为1以上)，形成SiO2膜。
将这些x次的ZrO2成膜操作和y次的SiO2成膜操作作为1个循环，通过将其重复z个循环而形成为规定膜厚。Z根据欲获得的氧化锆系膜的膜厚而设定为1个以上适当的值。另外，ZrO2膜的成膜与SiO2膜的成膜顺序也可以颠倒。
接着，通过根据需要而进行退火，形成结晶化的氧化锆系膜。这种情况下的退火温度优选为450℃以下。在温度大于450℃时，有可能对设备产生不良影响。
在此，x与y的次数被调整，使得氧化锆系膜的膜中的Si浓度为1～4atm％。在Si浓度小于1atm％时，效果不充分，在该浓度大于4atm％时，形成的膜成为非晶形，介电常数降低。更优选的范围为2～4atm％。
膜中的Si浓度与Si源供给的次数y的比率、即y/(x+y)的值大致成正比。例如，在将TEMAZ用作Zr源、将3DMAS用作Si源、在1Torr(133.3Pa)、210℃的条件下利用上述方法进行成膜处理、之后以450℃进行退火的情况下，y/(x+y)×100[％]与膜中的Si浓度[atm％]的关系如图4所示。图4的详情见后述。由该图4可知，为了获得例如Si浓度3atm％的膜，y的比例(％)(y/(x+y)×100)为8.3％左右，即相对于11次的ZrO2膜成膜操作的次数x，SiO2膜成膜操作的次数y为1次即可。只要预先做成这样的图，就能够对x及y进行设定来进行成膜，使得膜中的Si浓度成为期望的Si浓度。
在上述工序S1中，在T1的期间内例如自Zr源气体供给机构15的Zr源贮存容器20供给TEMAZ作为Zr源，将利用气化器22气化而产生的Zr源气体经由Zr源气体配管23及Zr源气体分散喷嘴24而自气体喷出孔24a供给到处理容器1内。由此，使Zr源吸附在晶圆上。此时的期间T1例示为1～120sec。另外，Zr源的流量例示为0.2～0.5mL/min(sccm)。另外，此时的处理容器1内的压力例示为10～100Pa。
在上述工序S3的供给氧化剂的工序中，自氧化剂供给机构14的氧化剂供给源17经由氧化剂配管18及氧化剂分散喷嘴19例如喷出O3气体作为氧化剂。由此，吸附于晶圆W的Zr源被氧化而形成ZrO2。
该工序S 3的期间T3优选为10～180sec的范围。氧化剂的流量也根据晶圆W的搭载枚数、氧化剂的种类而不同，但在将O3气体用作氧化剂、晶圆W的搭载枚数为50～100枚左右时，例示为100～200g/Nm3。另外，此时的处理容器1内的压力例示为10～100Pa。
上述工序S2、S4是在工序S1之后或工序S3之后除去残留在处理容器1内的气体而在下一工序中产生期望的反应的工序，自清除气体供给机构28的清除气体供给源29经由清除气体配管30及清除气体喷嘴31而向处理容器1内供给清除气体、例如N2而对处理容器1内进行清除。在这种情况下，通过多次反复进行真空抽吸和供给清除气体，能够提高残留的气体的除去效果。作为该工序S2、S4的期间T2、T4例示为20～120sec。另外，此时的处理容器1内的压力例示为10～100Pa。此时，供给Zr源气体的工序S1之后的工序S2与供给氧化剂的工序S3之后的工序S4也可以由两种气体的排出性的差异来改变真空抽吸时间、清除气体供给时间。具体地讲，由于在工序S1之后排出气体要花费时间，因此，优选延长在工序S1之后进行的工序S2的时间。
在上述工序S5中，在T5的期间内，利用加热器25a使贮存在Si源气体供给机构16的Si源气体贮存容器25内的Si源、例如3DMAS气化，经由Si源气体配管26及Si源气体分散喷嘴27而自气体喷出孔27a将气化的3DMAS供给到处理容器1内。由此，使Si源吸附在晶圆W上。此时的期间T5例示为10～60sec。另外，Si源气体的流量例示为50～300mL/min(sccm)。另外，此时的处理容器1内的压力例示为10～100Pa。
上述工序S7的供给氧化剂的工序与上述工序S3同样地实施。另外，上述工序S6、S8的供给清除气体而对处理容器1内进行清除的工序与上述工序S2、S4同样地实施。供给Si源气体的工序S5之后的工序S6与供给氧化剂的工序S7之后的工序S8也可以由两种气体的排出性的差异来改变真空抽吸时间、清除气体供给时间。具体地讲，由于在工序S5之后排出气体要花费时间，因此，优选延长在工序S5之后进行的工序S6的时间。
这样，将由通过交替地多次进行Zr源气体的供给和氧化剂的供给而进行的成为基底的ZrO2膜的成膜、与通过交替地1次或多次进行Si源气体的供给和氧化剂的供给而进行的SiO2膜的成膜构成的循环进行1次以上，之后，根据需要进行退火处理，从而形成掺杂有1～4atm％的Si的氧化锆系膜，从而，能够在维持氧化锆结晶而保持较高的介电常数的状态下，显著地降低泄漏电流。其原因推测为，由于这样的微量的Si存在于氧化锆结晶的晶界，因此未有损氧化锆结晶，而且这样的Si覆盖晶界，抑制晶界泄漏。另外，通过含有3atm％左右的Si，存在氧化锆晶粒增大的倾向，随之晶界自身减小，因此，由此也能抑制晶界泄漏。而且，氧化锆晶粒的增大也有助于介电常数的上升。因此，含有Si为3atm％左右的氧化锆系膜显示出介电常数高于不合有Si的氧化锆膜、而且泄漏电流低出接近两位数这样的极其良好的特性。
接着，说明作为本发明的根据的实验。
在此，首先，将TEMAZ用作Zr源、3DMAS用作Si源、O3用作氧化剂，按照图3的时序图，利用图1的成膜装置在晶圆上进行成膜。
通过改变ZrO2膜成膜工序的重复次数x、SiO2膜成膜工序的重复次数y次，改变膜中的Si浓度，对全部循环数z进行调整来形成氧化锆系膜，使得总膜厚为规定的膜厚。然后，在处理容器中，形成为N2环境、1Torr(133.3Pa)，以450℃对获得的膜实施了30min的退火处理。
在试样1中，x＝11、y＝1、z＝8，总膜厚为13.76nm。在试样2中，x＝5、y＝1、z＝16，总膜厚为13.80nm。在试样3中，x＝3、y＝1、z＝25，总膜厚为13.00nm。基于通过卢瑟福背散射分析(RBS)对这些试样1～3的Si浓度进行分析的结果，试样1为3.1atm％，试样2为5.5atm％，试样3为8.5atm％。根据该结果，上述图4表示y的比例(％)(y/(x+y)×100)与Si浓度的关系。
除这些试样1～3之外，制作x＝9、y＝1、z＝9而使Si浓度为4atm％、膜厚为12.80nm的试样4、x＝18、y＝1、z＝5而使Si浓度为2atm％、膜厚为13.80nm的试样5、以及仅将ZrO2膜成膜工序重复86次而使Si浓度为0atm％、膜厚为12.90nm的试样6，对这些试样1～6进行了介电常数的测定和泄漏电流的测定。泄漏电流求出了施加1V电压时的泄漏电流。将这些结果一并表示在图5中。图5是将横轴表示膜中的Si浓度、纵轴表示介电常数及泄漏电流来表示它们的关系的图。如图5所示，存在随着Si浓度从0上升而介电常数上升、泄漏电流降低的倾向。在Si浓度为3.1atm％时显示介电常数约为25的峰值，随着Si浓度进一步增加而介电常数降低，在Si浓度为4atm％时成为与不含有Si的试样6大致相同的程度，在Si浓度大于4atm％时，介电常数低于不含有Si的试样6。另一方面，泄漏电流急剧降低至Si浓度为2atm％左右，在2atm％以上的情况下也进一步降低，相对于不含有Si的试样6的泄漏电流值为1×10-7A/cm2左右，在Si浓度为2atm％以上的情况下，成为10-9A/cm2数量级以下，可确认泄漏电流提高了两位数左右。在Si浓度为1atm％的情况下不存在曲线，但由图5可确认，即使Si浓度为1atm％，效果也很充分。
接着，利用透过型电子显微镜(TEM)对试样6(Si＝0atm％)、试样1(Si＝3.1atm％)、试样2(Si＝5.5atm％)进行膜的组织观察。其结果表示在图6中。图6表示这些试样的截面及俯视的TEM照片，可以确认在不含有Si的试样6和Si为3.1atm％的试样1中明确地观察到结晶，而在Si为5.5atm％的试样2中未观察到结晶而成为非晶形。还可确认试样1的晶体尺寸大于试样6的晶体尺寸。
接着，通过电子射线衍射对观察到了结晶的试样6(Si＝0atm％)和试样1(Si＝3.1atm％)确认晶体构造。在此，由利用电子射线衍射获得的峰值的衍射强度和d值求得结晶的比例。其结果表示在图7中。由图7可确认，膜的晶体构造为立方晶系(Cubic)和正方晶系(Tetragonal)。
由这些结果可确认，即使微量地添加Si，也不会对氧化锆结晶产生很大的影响而维持晶体构造，但在Si增加时，氧化锆结晶未被维持而成为非晶形。
接着，对由Si源的不同所导致的Si浓度不同进行说明。在此，以采用上述3DMAS的情况、替代3DMAS而采用4DMAS的情况把握y/(x+y)×100与Si浓度之间的关系的不同。其结果表示在图8中。如图8所示，可把握如下情况：在以同样的条件成膜的情况下，4DMAS的Si浓度低于3DMAS的Si浓度。
采用本发明，通过利用ALD的方法形成在氧化锆中添加有1～4atm％的硅的氧化锆系膜，能够在维持氧化锆结晶的状态下抑制晶界泄漏，从而形成使高介电常数和低泄漏电流并存的氧化锆系膜。
另外，本发明并不限定于上述实施方式，能够进行各种变形。例如，在上述实施方式中表示将本发明应用于搭载多个晶圆而统一地进行成膜的成批方式的成膜装置的例子，但并不限定于此，也能够将其应用于对每一枚晶圆进行成膜的单片式的成膜装置。
另外，在上述实施方式中，将有机金属化合物用作Zr源、Si源，但并不限定于此，也可以是无机化合物。但是，在将产生大量气体的有机金属化合物用作金属源的情况下更有效。
并且，被处理体并不限定于半导体晶圆，也能够将本发明应用于LCD玻璃基板等其他基板。
本申请以于2008年8月11日向日本专利厅提交的日本专利申请号第2008-206976号为基础主张优先权，并将其公开内容作为参照包含在本说明书中。

Claims (13)

1.一种成膜方法，其特征在于，
向能保持真空的处理容器内插入被处理体，形成为将上述处理容器内保持真空的状态；
通过对形成ZrO2膜时的锆原料和氧化剂的供给次数及形成SiO2膜时的硅原料和氧化剂的供给次数进行调整来进行形成ZrO2膜的工序和形成SiO2膜的工序，使得形成的氧化锆系膜中的Si浓度为1～4atm％，该形成ZrO2膜的工序是向上述处理容器内交替地多次供给锆原料和氧化剂而在基板上形成ZrO2膜的工序，该形成SiO2膜的工序是向上述处理容器内交替地1次或多次供给硅原料和氧化剂而在基板上形成SiO2膜的工序；
将上述供给次数的ZrO2膜成膜和SiO2膜成膜作为1个循环，进行1个以上该循环而形成规定膜厚的氧化锆系膜。
2.根据权利要求1所述的成膜方法，其特征在于，
对形成ZrO2膜时的锆原料和氧化剂的供给次数及形成SiO2膜时的硅原料和氧化剂的供给次数进行调整，使得氧化锆系膜中的Si浓度为2～4atm％。
3.根据权利要求1所述的成膜方法，其特征在于，
在上述锆原料的供给与上述氧化剂的供给之间、及上述硅原料的供给与上述氧化剂的供给之间排出上述处理容器内的气体。
4.根据权利要求1所述的成膜方法，其特征在于，
在形成上述氧化锆系膜之后，以450℃以下的温度对获得的膜进行退火。
5.根据权利要求1所述的成膜方法，其特征在于，
上述氧化剂是从O3气体、H2O气体、O2气体、NO2气体、NO气体、N2O气体、O2气体和H2气体的自由基中选出的至少一种。
6.根据权利要求1所述的成膜方法，其特征在于，
上述锆原料及上述硅原料是有机金属化合物。
7.根据权利要求1所述的成膜方法，其特征在于，
形成的氧化锆系膜具有氧化锆晶体。
8.根据权利要求1所述的成膜方法，其特征在于，
上述氧化锆系膜中的Si浓度与硅原料供给次数的比率成正比地调整。
9.一种成膜装置，其用于在被处理体上形成金属氧化膜，其特征在于，
包括：
能保持真空的纵型且形成筒体状的处理容器；
将上述被处理体保持在上述处理容器内的保持构件；
设置在上述处理容器的外周的加热装置；
将锆原料供给到上述处理容器内的锆原料供给机构；
将硅原料供给到上述处理容器内的硅原料供给机构；
向上述处理容器内供给氧化剂的氧化剂供给机构；
以及对上述锆原料供给机构、上述硅原料供给机构及上述氧化剂供给机构进行控制的控制机构，
上述控制机构进行如下控制：将被处理体插入到上述处理容器内，使上述处理容器内保持真空的状态，通过对形成ZrO2膜时的锆原料和氧化剂的供给次数及形成SiO2膜时的硅原料和氧化剂的供给次数进行调整来进行形成ZrO2膜的工序和形成SiO2膜的工序，使得形成的氧化锆系膜中的Si浓度为1～4atm％，将上述供给次数的ZrO2膜成膜和SiO2膜成膜作为1个循环，进行1个以上该循环，
该形成ZrO2膜的工序是向上述处理容器内交替地多次供给锆原料和氧化剂而在基板上形成ZrO2膜的工序，该形成SiO2膜的工序是向上述处理容器内交替地1次或多次供给硅原料和氧化剂而在基板上形成SiO2膜的工序。
10.根据权利要求9所述的成膜装置，其特征在于，
上述控制机构对形成ZrO2膜时的锆原料和氧化剂的供给次数及形成SiO2膜时的硅原料和氧化剂的供给次数进行调整，使得氧化锆系膜中的Si浓度为2～4atm％。
11.根据权利要求9所述的成膜装置，其特征在于，
上述控制机构进行如下控制：在上述锆原料的供给与上述氧化剂的供给之间、及上述硅原料的供给与上述氧化剂的供给之间排出上述处理容器内的气体。
12.根据权利要求9所述的成膜装置，其特征在于，
上述控制机构进行如下控制：在形成上述氧化锆系膜之后，以450℃以下的温度对获得的膜进行退火。
13.根据权利要求9所述的成膜装置，其特征在于，
上述氧化锆系膜中的Si浓度与硅原料供给次数的比率成正比地调整。
CN2009101610973A 2008-08-11 2009-08-11 成膜方法及成膜装置 Active CN101651100B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008206976 2008-08-11
JP2008206976 2008-08-11
JP2008-206976 2008-08-11

Publications (2)

Publication Number Publication Date
CN101651100A CN101651100A (zh) 2010-02-17
CN101651100B true CN101651100B (zh) 2013-07-31

Family

ID=41653341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101610973A Active CN101651100B (zh) 2008-08-11 2009-08-11 成膜方法及成膜装置

Country Status (5)

Country Link
US (2) US7968472B2 (zh)
JP (1) JP5661262B2 (zh)
KR (1) KR101451716B1 (zh)
CN (1) CN101651100B (zh)
TW (1) TWI449108B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451716B1 (ko) * 2008-08-11 2014-10-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP5693348B2 (ja) * 2010-05-28 2015-04-01 東京エレクトロン株式会社 成膜方法および成膜装置
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5722008B2 (ja) * 2010-11-24 2015-05-20 株式会社日立国際電気 半導体デバイスの製造方法、半導体デバイス及び基板処理装置
US8760845B2 (en) * 2012-02-10 2014-06-24 Nanya Technology Corp. Capacitor dielectric comprising silicon-doped zirconium oxide and capacitor using the same
TWI505986B (zh) * 2013-01-10 2015-11-01 Nat Tsing Hua Unioversity 石墨烯製備系統及方法
JP2015149461A (ja) * 2014-02-10 2015-08-20 東京エレクトロン株式会社 金属酸化物膜の成膜方法および成膜装置
JP2015193878A (ja) * 2014-03-31 2015-11-05 東京エレクトロン株式会社 ＴｉＳｉＮ膜の成膜方法および成膜装置
JP6496510B2 (ja) 2014-10-02 2019-04-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP2016134569A (ja) * 2015-01-21 2016-07-25 株式会社東芝 半導体製造装置
JP6068539B2 (ja) * 2015-03-25 2017-01-25 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
JP7055075B2 (ja) * 2018-07-20 2022-04-15 東京エレクトロン株式会社 熱処理装置及び熱処理方法
JP7249930B2 (ja) 2019-11-20 2023-03-31 東京エレクトロン株式会社 成膜方法および成膜装置
WO2023287196A1 (ko) 2021-07-16 2023-01-19 주식회사 유피케미칼 실리콘 전구체 화합물, 이를 포함하는 실리콘-함유 막 형성용 조성물, 및 실리콘-함유 막 형성용 조성물을 이용한 막 형성 방법
WO2023287192A1 (ko) 2021-07-16 2023-01-19 주식회사 유피케미칼 실리콘 전구체 화합물, 이를 포함하는 실리콘-함유 막 형성용 조성물, 및 실리콘-함유 막 형성용 조성물을 이용한 막 형성 방법
CN117026220B (zh) * 2023-10-09 2023-12-15 上海陛通半导体能源科技股份有限公司 压力调节装置及包含其的沉积设备、系统及压力控制方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801105A (en) * 1995-08-04 1998-09-01 Tdk Corporation Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
EP1013793A2 (en) * 1998-12-19 2000-06-28 Applied Vision Ltd Process and apparatus for material deposition
US6534395B2 (en) * 2000-03-07 2003-03-18 Asm Microchemistry Oy Method of forming graded thin films using alternating pulses of vapor phase reactants
CN1855500A (zh) * 2005-04-30 2006-11-01 海力士半导体有限公司 具有纳米复合电介质结构的电容器及其制造方法
CN101140884A (zh) * 2006-09-06 2008-03-12 东京毅力科创株式会社 半导体处理用的成膜方法和装置
CN101156230A (zh) * 2005-04-04 2008-04-02 东京毅力科创株式会社 成膜装置、成膜方法和记录介质
CN101231952A (zh) * 2007-01-24 2008-07-30 东京毅力科创株式会社 SrTiO3膜的成膜方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW515032B (en) 1999-10-06 2002-12-21 Samsung Electronics Co Ltd Method of forming thin film using atomic layer deposition method
JP4493796B2 (ja) * 2000-03-30 2010-06-30 東京エレクトロン株式会社 誘電体膜の形成方法
FI117979B (fi) * 2000-04-14 2007-05-15 Asm Int Menetelmä oksidiohutkalvojen valmistamiseksi
KR100467366B1 (ko) * 2000-06-30 2005-01-24 주식회사 하이닉스반도체 원자층 증착법을 이용한 지르코늄산화막 형성방법
JP3618320B2 (ja) * 2002-01-30 2005-02-09 株式会社東芝 半導体装置および半導体装置の製造方法
US6921702B2 (en) * 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
JP2004311782A (ja) * 2003-04-08 2004-11-04 Tokyo Electron Ltd 成膜方法及び成膜装置
US20050056219A1 (en) * 2003-09-16 2005-03-17 Tokyo Electron Limited Formation of a metal-containing film by sequential gas exposure in a batch type processing system
JP2005191482A (ja) * 2003-12-26 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
US20060062917A1 (en) * 2004-05-21 2006-03-23 Shankar Muthukrishnan Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
US7399666B2 (en) * 2005-02-15 2008-07-15 Micron Technology, Inc. Atomic layer deposition of Zr3N4/ZrO2 films as gate dielectrics
JP2006279019A (ja) * 2005-03-03 2006-10-12 Sony Corp 薄膜の形成方法および半導体装置の製造方法
KR100640654B1 (ko) * 2005-07-16 2006-11-01 삼성전자주식회사 ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
JP2007081265A (ja) * 2005-09-16 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007266464A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体集積回路装置の製造方法
JP4177857B2 (ja) * 2006-04-28 2008-11-05 株式会社東芝 半導体装置およびその製造方法
US7795160B2 (en) * 2006-07-21 2010-09-14 Asm America Inc. ALD of metal silicate films
JP4845782B2 (ja) * 2007-03-16 2011-12-28 東京エレクトロン株式会社 成膜原料
US7723771B2 (en) * 2007-03-30 2010-05-25 Qimonda Ag Zirconium oxide based capacitor and process to manufacture the same
KR101451716B1 (ko) * 2008-08-11 2014-10-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP2010073823A (ja) * 2008-09-17 2010-04-02 Tokyo Electron Ltd 成膜装置、成膜方法、及びコンピュータ可読記憶媒体
JP2010073822A (ja) * 2008-09-17 2010-04-02 Tokyo Electron Ltd 成膜装置、成膜方法、プログラム及びコンピュータ可読記憶媒体
JP5467007B2 (ja) * 2009-09-30 2014-04-09 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5813303B2 (ja) * 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5616737B2 (ja) * 2009-11-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5693348B2 (ja) * 2010-05-28 2015-04-01 東京エレクトロン株式会社 成膜方法および成膜装置
JP5675458B2 (ja) * 2011-03-25 2015-02-25 東京エレクトロン株式会社 成膜方法、成膜装置および記憶媒体

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801105A (en) * 1995-08-04 1998-09-01 Tdk Corporation Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
EP1013793A2 (en) * 1998-12-19 2000-06-28 Applied Vision Ltd Process and apparatus for material deposition
US6534395B2 (en) * 2000-03-07 2003-03-18 Asm Microchemistry Oy Method of forming graded thin films using alternating pulses of vapor phase reactants
CN101156230A (zh) * 2005-04-04 2008-04-02 东京毅力科创株式会社 成膜装置、成膜方法和记录介质
CN1855500A (zh) * 2005-04-30 2006-11-01 海力士半导体有限公司 具有纳米复合电介质结构的电容器及其制造方法
CN101140884A (zh) * 2006-09-06 2008-03-12 东京毅力科创株式会社 半导体处理用的成膜方法和装置
CN101231952A (zh) * 2007-01-24 2008-07-30 东京毅力科创株式会社 SrTiO3膜的成膜方法

Also Published As

Publication number Publication date
US7968472B2 (en) 2011-06-28
KR20100019952A (ko) 2010-02-19
JP2010067958A (ja) 2010-03-25
US8336487B2 (en) 2012-12-25
US20110197813A1 (en) 2011-08-18
CN101651100A (zh) 2010-02-17
TWI449108B (zh) 2014-08-11
KR101451716B1 (ko) 2014-10-16
TW201013783A (en) 2010-04-01
US20100035439A1 (en) 2010-02-11
JP5661262B2 (ja) 2015-01-28

Similar Documents

Publication Publication Date Title
CN101651100B (zh) 成膜方法及成膜装置
CN102263027B (zh) 成膜方法和成膜装置
KR101242274B1 (ko) 반도체 처리용 성막 방법, 컴퓨터로 판독 가능한 매체 및 반도체 처리용 성막 장치
TWI518780B (zh) 半導體製程用薄膜形成方法與裝置
JP5250600B2 (ja) 成膜方法および成膜装置
US7964516B2 (en) Film formation apparatus for semiconductor process and method for using same
US20130200491A1 (en) Method of manufacturing capacitor, capacitor and method of forming dielectric film for use in capacitor
TW201347037A (zh) ＳｉＣＮ膜之形成方法及裝置
KR20110009624A (ko) 반도체 처리용의 배치 ｃｖｄ 방법과 장치 및, 컴퓨터 판독 가능한 기억 매체
KR100983452B1 (ko) 실리콘 질화막의 형성 방법
JP5221089B2 (ja) 成膜方法、成膜装置および記憶媒体
CN102242350B (zh) 成膜方法和成膜装置
US8586140B2 (en) Film formation method for forming hafnium oxide film
US20130239893A1 (en) Stabilization method of film forming apparatus and film forming apparatus
JP6624998B2 (ja) ボロンドープシリコンゲルマニウム膜の形成方法および形成装置
US9552981B2 (en) Method and apparatus for forming metal oxide film
TWI686504B (zh) 氮化膜之形成方法及記錄媒體
CN102703877A (zh) 成膜方法、成膜装置
JP2014064039A (ja) 成膜方法および成膜装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant