CN101772994A - 多层陶瓷基板及其制造方法 - Google Patents
多层陶瓷基板及其制造方法 Download PDFInfo
- Publication number
- CN101772994A CN101772994A CN200880100405A CN200880100405A CN101772994A CN 101772994 A CN101772994 A CN 101772994A CN 200880100405 A CN200880100405 A CN 200880100405A CN 200880100405 A CN200880100405 A CN 200880100405A CN 101772994 A CN101772994 A CN 101772994A
- Authority
- CN
- China
- Prior art keywords
- built
- green compact
- layer
- restraint layer
- duplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/091—Locally and permanently deformed areas including dielectric material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
- Y10T428/24322—Composite web or sheet
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
- Y10T428/24612—Composite web or sheet
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
Abstract
例如将层叠陶瓷电容器等元件配置于未烧结状态的未加工的层叠体的内部,在上述状态下将未加工的层叠体烧成,藉此来制造多层陶瓷基板时,内置的元件会产生裂纹,此外在层叠体侧也会产生裂纹。层叠体(6)由基材层(2)和配置于其中间的层间约束层(3~5)构成。基材层由包含玻璃材料及第一陶瓷材料的第一粉体的烧结体构成,层间约束层包括含有在可使上述玻璃材料熔融的温度下不发生烧结的第二陶瓷材料的第二粉体,并且通过基材层所含的包含玻璃材料的第一粉体的一部分在烧成时扩散或流动,使第二粉体处于固接的状态。内置元件(7)成为其整个周边被层间约束层(3、4)覆盖的状态。
Description
技术领域
本发明涉及一种多层陶瓷基板及其制造方法,尤其涉及例如内置有层叠陶瓷电容器等元件的多层陶瓷基板及其制造方法。
背景技术
作为与本发明相关的技术,例如在日本专利特开2002-84067号公报(专利文献1)中记载了这样的方法:利用将陶瓷功能材料预先烧成而得的刀片状烧结体预先制作电容器元件、电感元件、电阻元件等功能元件,在经过烧成而成的作为多层陶瓷基板的未加工的层叠体内部配置上述功能元件,并在上述状态下将未加工的层叠体烧成,藉此来制造内置有功能元件的多层陶瓷基板。
此外,在专利文献1中也记载有为制造上述多层陶瓷基板而应用所谓无收缩工艺的内容。更具体而言,将外侧约束层配置成在层叠方向上夹住构成多层陶瓷基板的未加工的层叠体。外侧约束层包括在烧成温度下不发生烧结的陶瓷材料粉末。因此,在烧成工序中,外侧约束层起到抑制层叠体收缩的作用,其结果是,起到使不均匀的收缩不容易产生的作用。在烧成工序后除去外侧约束层。
但是,当实施上述专利文献1所记载的方法时,会遇到内置的功能元件产生裂纹这样的问题。这是由于在用于得到多层陶瓷基板的烧成工序中功能元件受到较大的压缩应力的缘故。在所谓的无收缩工艺中,烧成时在未加工的层叠体的主面方向上不发生实质性收缩,但在厚度方向上会发生较大的收缩,因而会产生更大的压缩应力。特别地,由于与被外侧约束层约束的层叠体的表层部相比,在位于更深位置的内层部中不容易受到外侧约束层的作用,因此容易受到压缩应力。
此外,当使功能元件内置于未加工的层叠体的内部时,构成未加工的层叠体的生坯(green sheet)并不能完全沿功能元件的外表面变形。因此,很多情况下会在功能元件的周边产生空隙。由于上述空隙在烧成时大幅度收缩,因而在上述部分上应力集中,因此可能会引起不仅是内置元件、连多层陶瓷基板自身也产生裂纹这样的问题。
此外,在专利文献1中,作为与内置元件所包括的端子电极电连接的多层陶瓷基板侧的配线导体的一例,公开了通孔导体。然而,若将通孔导体与内置元件的端子电极直接连接,则会遇到内置元件产生裂纹这样的问题。
可以知道,这是由于在烧成工序中,用于通孔导体的材料的收缩率比构成多层陶瓷基板的陶瓷材料的收缩率小,在烧成时通孔导体朝内置元件突出的缘故。特别地,可以知道,如专利文献1中所记载,当采用外侧约束层并通过无收缩工艺来制造多层陶瓷基板时,外侧约束层起到从外侧推压通孔导体的一侧的端部的作用,因此,通孔导体的相反侧的端部会朝内置元件更大幅度地突出。
此外,当内置元件包括含镍的电极时,更具体而言,当内置元件为例如层叠陶瓷电容器且在其内部电极材料中采用镍时,若在适宜多层陶瓷基板侧的烧成的条件下实施烧成,则以内部电极为起点,会发生内置的层叠陶瓷电容器的电介质层产生裂纹、层叠陶瓷电容器的端子电极产生剥落的情况。
上述问题特别是在多层陶瓷基板侧的配线导体采用银时尤为显著。这是由于当多层陶瓷基板侧的配线导体采用银时,作为烧成时的炉内环境,一般应用空气环境的缘故。即、若将构成多层陶瓷基板的未加工的层叠体在空气环境中烧成,则由于内置的层叠陶瓷电容器的内部电极所含的镍氧化而生成NiO,会发生内部电极的体积膨胀而使层叠陶瓷电容器的电介质层产生裂纹、层叠陶瓷电容器的端子电极产生剥落的情况。
专利文献1:日本专利特开2002-84067号公报
发明的公开
发明所要解决的技术问题
因此,本发明的目的在于提供一种可解决上述问题的多层陶瓷基板及其制造方法。
解决技术问题所采用的技术方案
首先,本发明针对这样的多层陶瓷基板,其包括:层叠体,该层叠体由被层叠的多层基材层和配置于特定的基材层之间的层间约束层构成;内置元件,该内置元件配置于特定基材层之间的位置;以及内部导体膜,该内部导体膜与内置元件电连接且在层叠体内部设置成沿基材层的延伸方向延伸。
上述基材层由包含玻璃材料及第一陶瓷材料的第一粉体的烧结体构成,而层间约束层包括含有在可使玻璃材料熔融的温度下不会发生烧结的第二陶瓷材料的第二粉体,并且通过基材层所含的包含玻璃材料的第一粉体的一部分在烧成时向上述层间约束层扩散或流动,使第二粉体处于彼此固接的状态。
此外,为解决上述技术问题,本发明中的特征在于,作为约束层,包括层间约束层,该层间约束层设于夹住内置元件的基材层之间,并覆盖至少内置元件的整个周边。
当内置元件包括元件主体和形成于元件主体的外表面上的端子电极时,较为理想的是,内部导体膜包括延伸成覆盖元件主体和端子电极的边界的部分。
较为理想的是,内部导体膜包括被设置成在层叠方向上夹住内置元件的部分。
当在层叠体的内部还包括应与内置元件电连接的通孔导体时,较为理想的是,上述通孔导体设置成连接于与内置元件电连接的内部导体膜的被拉出到内置元件侧面的部分。
设于夹住内置元件的基材层之间的层间约束层既可以遍及层叠体的主面方向的整个区域设置,也可以只设置在内置元件的附近。
较为理想的是,层间约束层包括设于夹住上述内置元件的基材层之间的层间约束层以外的层间约束层。
此外,本发明还针对制造上述多层陶瓷基板的方法。
本发明的多层陶瓷基板的制造方法先包括:首先准备包括含有玻璃材料或玻璃成分以及第一陶瓷材料的第一粉体的基材层用生坯的工序,上述玻璃成分通过烧成而熔融、玻璃化,从而可制成玻璃材料;准备包括含有第二陶瓷材料的第二粉体的约束层用生坯的工序,上述第二陶瓷材料在能使上述玻璃材料熔融的温度下不发生烧结;以及准备内置元件的工序。
接着,实施制作未加工的层叠体的工序,在该工序中,通过按基材层用生坯、约束层用生坯、内置元件、约束层用生坯、基材层用生坯的顺序,将上述基材层用生坯、上述约束层用生坯、上述内置元件重叠且相互压接,使位于夹住内置元件的位置上的两个约束层用生坯彼此在内置元件的侧面形成一体。
然后,实施将未加工的层叠体在规定的温度下烧成的工序,在该工序中,使第一粉体的至少一部分烧结,并且使含有玻璃材料的第一粉体的一部分向约束层用生坯扩散或流动,藉此使第二粉体在未实质性烧结的情况下彼此固接。
当内置元件包括元件主体和形成于元件主体的外表面上的端子电极时,较为理想的是,制作未加工的层叠体的工序包括将未烧成内部导体膜形成为覆盖元件主体和端子电极的边界的工序。
在本发明的多层陶瓷基板的制造方法中,较为理想的是,制作未加工的层叠体的工序在位于夹住内置元件的位置的两个约束层用生坯各自的彼此相对的各主面上分别形成第一未烧成内部导体膜及第二未烧成内部导体膜,使制作出的未加工的层叠体中,第一未烧成内部导体膜及第二未烧成内部导体膜在内置元件的侧面形成一体。
此外,在制作未加工的层叠体时,较为理想的是实施如下工序:制作在第一基材层用生坯上重叠有第一约束层用生坯的第一复合生坯的工序;在第一约束层用生坯上配置内置元件的工序;制作在第二基材层用生坯上重叠有第二约束层用生坯的第二复合生坯的工序;以及将第一复合生坯与第二复合生坯重叠以使第二约束层用生坯与内置元件接触的工序。
此外,在制作未加工的层叠体时,较为理想的是,在未加工的层叠体的至少的一个主面上层叠处于未加工状态的外侧约束层,该外侧约束层包括含有在能使基材层用生坯所含的玻璃材料熔融的温度下不发生烧结的第三陶瓷材料的第三粉体。此时,在烧成工序后除去外侧约束层。
此外,当内置元件包括含镍的电极时,较为理想的是,烧成工序在超过700℃的温度范围内、在氧气浓度小于100ppm的环境下实施。
发明效果
根据本发明,由于用层间约束层来覆盖内置元件的整个周边,因此,在烧成工序中内置元件所受到的压缩应力可被层间约束层有效地缓解,因而可有效地抑制在内置元件中产生裂纹。此外,内置元件周边可能产生的空隙部分处的收缩被层间约束层抑制,因而即使在层叠体侧也能抑制裂纹产生。
若当内置元件包括元件主体和形成于元件主体的外表面上的端子电极时,内部导体膜包括延伸成覆盖元件主体和端子电极的边界的部分,则可将容易集中在元件主体和端子电极的边界的应力通过内部导体膜缓解,因此,可抑制在内置元件中可能产生的裂纹。
若内部导体膜包括被设置成在层叠方向上夹住内置元件的部分,则能更可靠地抑制上述内置元件及层叠体侧的裂纹。
在本发明中,若当设有通孔导体时,上述通孔导体设置成连接于与内置元件电连接的内部导体膜的被拉出到内置元件侧面的部分,则在烧成时可避免因通孔导体的突出而导致裂纹产生。
若设于夹住内置元件的基材层之间的层间约束层以遍及层叠体的主面方向的整个区域的方式设置,则通过上述层间约束层可更有效地抑制层叠体整体的主面方向的收缩。
另一方面,若设于夹住内置元件的基材层之间的层间约束层只设置在内置元件的附近,则在夹住内置元件的基材层间,可得到可靠性更高的接合状态。
若作为层间约束层,包括设于夹住内置元件的基材层之间的层间约束层以外的层间约束层,则在烧成时可更完全地抑制层叠体的收缩。
本发明的多层陶瓷基板的制造方法中,若在未加工的层叠体上层叠外侧约束层,则在烧成时,可得到更完全的收缩抑制效果,因而可进一步提高所得到的多层陶瓷基板的尺寸精度。
此外,若当内置元件包括含镍的电极时,在超过700℃的温度范围内、在氧气浓度小于100ppm的环境下实施烧成工序,则可抑制内置元件的电极所含的镍的氧化膨胀,因此,可抑制内置元件中产生裂纹、内置元件的端子电极剥落的情况。
附图说明
图1是图解表示本发明第一实施方式的多层陶瓷基板1的剖视图。
图2是将图1所示的多层陶瓷基板1的一部分放大表示的剖视图。
图3是图解表示为制造图1所示的多层陶瓷基板1而制作的未加工的层叠体6a的剖视图。
图4是依次表示为制作图3所示的未加工的层叠体6a而实施的工序的图,表示与图2所示部分对应的部分。
图5是用于说明本发明第二实施方式的与图2对应的图。
图6是用于说明为制作图5所示的层叠体而实施的工序的与图4(1)对应的图。
图7是图解表示本发明第三实施方式的多层陶瓷基板所包括的层叠体6的一部分的剖视图。
图8是图解表示本发明第四实施方式的多层陶瓷基板1a的剖视图。
图9是用于说明本发明第五实施方式的与图2对应的图。
图10是用于说明本发明第六实施方式的与图2对应的图。
(符号说明)
1、1a多层陶瓷基板
2基材层
2a基材层用生坯
3~5层间约束层
3a~5a约束层用生坯
6层叠体
6a未加工的层叠体
7、27内置元件
7a、27a元件主体
8、28端子电极
9内部导体膜
9a未烧成内部导体膜
10通孔导体(via conductor)
10a未烧成通孔导体
11、12主面
15空隙
16第一复合生坯
17第二复合生坯
19、20外侧约束层
21、22表面约束层
具体实施方式
图1至图4是用于说明本发明第一实施方式的图。在此,图1是图解表示第一实施方式的多层陶瓷基板1的剖视图。图2是将图1的一部分放大表示的剖视图。图3和图4是用于说明制造图1所示的多层陶瓷基板1所用方法的图。
参照图1,多层陶瓷基板1包括层叠体6,该层叠体6由被层叠的多层基材层2和配置在特定的基材层2之间的层间约束层3~5构成。在本实施方式中,层间约束层3及4配置成彼此接触,此外,在所有相邻的基材层2之间配置有层间约束层3及4或层间约束层5。各个层间约束层3~5与基材层2相比更薄。
此外,多层陶瓷基板1还包括几个内置元件7。典型的是,内置元件7是层叠陶瓷电容器等芯片状的层叠陶瓷电子元器件,但也可以是其他电容器元件或电感元件、电阻元件等。如图2明确所示,内置元件7包括元件主体7a和形成于元件主体7a两端部的外表面上的端子电极8。
此外,多层陶瓷基板1包括内部导体膜9,该内部导体膜9设置成在层叠体6的内部沿基材层2的延伸方向延伸。如图2所示,内部导体膜9包括与内置元件7的端子电极8电连接的部分。
此外,多层陶瓷基板1包括通孔导体10,该通孔导体10设置成在厚度方向上贯穿基材层2和层间约束层3~5中特定的层,此外,多层陶瓷基板1还包括外部导体膜13及14,该外部导体膜13及14分别形成在层叠体6的一个主面11及另一个主面12上。通孔导体10与特定的内部导体膜9电连接,而且也有与外部导体膜13或14电连接的通孔导体10。
虽未图示,但在层叠体6的一个主面11上装载有几个表面安装部件。外部导体膜13用于电连接上述表面安装部件。另一方面,形成于层叠体6的另一个主面12上的外部导体膜14用于在将上述多层陶瓷基板1安装在母板(未图示)上时,将多层陶瓷基板1与母板电连接。
从后面说明的制造方法中可以知道,基材层2由包含玻璃材料及第一陶瓷材料的第一粉体的烧结体构成。另一方面,层间约束层3~5包括含有在能使上述玻璃材料熔融的温度下不发生烧结的第二陶瓷材料的第二粉体,并且在烧成时通过基材层2所含的包含玻璃材料的第一粉体的一部分向上述层间约束层3~5扩散或流动,使第二粉体处于彼此固接的状态。
本实施方式的特征结构在于:设于夹住内置元件7的基材层2间的层间约束层3及4设置成覆盖内置元件7的整个周边。即、如图2明确所示,位于夹住内置元件7的位置上的两个层间约束层3及4在内置元件7的周边形成空隙15,但在内置元件7的侧面彼此形成一体。另外在图1中,所有的内置元件7都在其周边形成有空隙15,但也可以在一部分或全部内置元件7处不形成空隙15。
此外,如图2明确所示,为了与内置元件7电连接,通孔导体10不是直接与内置元件7的端子电极8连接,而是设置成连接于与内置元件7的端子电极8电连接的内部导体膜9的被拉出到内置元件7侧面的部分。
多层陶瓷基板1通过将如图3所示的未加工的层叠体6a烧成而制得,未加工的层叠体6a经由如图4所示的工序制作。
如图3所示,未加工的层叠体6a包括与图1所示的烧结后的层叠体6所包括的要素对应的要素。更具体而言,未加工的层叠体6a包括:用于构成基材层2的基材层用生坯2a;用于构成层间约束层3~5的约束层用生坯3a~5a;用于构成内部导体膜9的未烧成内部导体膜9a;用于构成通孔导体10的未烧成通孔导体10a;用于构成外部导体膜13及14的未烧成外部导体膜13a及14a。此外,未加工的层叠体6a还包括已结束烧成工序而得到的内置元件7。
基材层用生坯3a包括含有玻璃材料或玻璃成分以及第一陶瓷材料的第一粉体,上述玻璃成分通过烧成而熔融、玻璃化,从而可制成玻璃材料。另一方面,约束层用生坯3a~5a包括含有在能使上述玻璃材料熔融的温度下不发生烧结的第二陶瓷材料的第二粉体。另外,只要没有特别要求,约束层用生坯3a~5a具有彼此相同的组成以及相同的厚度。在不对约束力施加影响的范围内,约束层用生坯3a~5a也可以包含玻璃材料或可通过烧成而熔融、玻璃化从而制成玻璃材料的玻璃成分。
例如,作为基材层用生坯2a所含有的玻璃材料,可采用硼硅酸盐玻璃,作为第一陶瓷材料,可采用氧化铝。此外,作为约束层用生坯3a~5a所含有的第二陶瓷材料,可采用氧化铝、氧化镁、氧化锆、氧化硅、氧化钛中的任意一种。
此外,作为一例,基材层用生坯2a通过将平均粒径为大约4μm的硼硅酸盐玻璃粉末60重量份、平均粒径为0.35μm的氧化铝粉末40重量份、作为分散介质的水50重量份、作为结合剂的聚乙烯醇20重量份、作为分散剂的多元羧酸类分散剂1重量份混合作为料浆,从上述料浆中除去气泡后,用流延成型(doctor blade)法将料浆成形为片状而后干燥来制得。基材层用生坯2a的厚度在例如20~200μm左右。
另外,作为一例,约束层用生坯3a~5a通过将平均粒径为0.4μm的氧化铝粉末100重量份、作为分散介质的水50重量份、作为结合剂的聚乙烯醇20重量份、作为分散剂的多元羧酸类分散剂1重量份混合作为料浆,从上述料浆中除去气泡后,用流延成型法将料浆成形为片状而后干燥来制得。约束层用生坯3a~5a的各厚度在例如1~10μm左右。
此外,未烧成内部导体膜9a、未烧成通孔导体10a以及未烧成外部导体膜13a及14a由例如含有作为导电成分的银的导电性糊料来提供。作为上述导电性糊料,例如采用包含平均粒径为2μm的银粉末48重量份、作为结合剂的乙基纤维素3重量份、作为溶剂的萜烯类49重量份的导电性糊料。
为制作未加工的层叠体6a,分别准备上述基材层用生坯2a、约束层用生坯3a~5a、内置元件7以及导电性糊料。
然后,采用这些基材层用生坯2a、约束层用生坯3a~5a、内置元件7以及导电性糊料来制作未加工的层叠体6a。制作上述未加工的层叠体6a的工序如在图3所示的未加工的层叠体6a的一部分中所表现的,包括按基材层用生坯2a、约束层用生坯3a、内置元件7、约束层用生坯4a、基材层用生坯2a的顺序,将基材层用生坯2a、约束层用生坯3a及4a、内置元件7重叠且相互压接的工序,通过实施上述工序,可得到使位于夹住内置元件7的位置上的两个约束层用生坯3a及4a彼此在内置元件7的侧面形成一体的未加工的层叠体6a。
更具体而言,如图4(1)所示,实施如下工序:制作在第一基材层用生坯2a上重叠第一约束层用生坯3a的第一复合生坯16的工序、以及在第二基材层用生坯2a上重叠第二约束层用生坯4a的第二复合生坯17的工序。
为得到上述复合生坯16及17,可以将分别成形好的基材层用生坯2a和约束层用生坯3a或4a重叠,但也可以在基材层用生坯2a的一个主面上直接成形约束层用生坯3a或4a。
根据需要在第一复合生坯16的一个主面上、即在朝第一约束层用生坯3a的外侧的主面上形成未烧成内部导体膜9a。另一方面,根据需要在第二复合生坯17上形成未烧成通孔导体10a。
接着,同样如图4(1)所示,在第一约束层用生坯3a上配置内置元件7。更准确地说,内置元件7配置成其端子电极8置于未烧成内部导体膜9a上。然后,如箭头18所示,使第一复合生坯16与第二复合生坯17彼此接近且彼此压接,以使得第二约束层用生坯4a与内置元件7接触。
其结果是,如图4(2)所示,可得到第一复合生坯16与第二复合生坯17重叠的状态。在上述状态下,第一约束层用生坯3a和第二约束层用生坯4a在内置元件7周边留有空隙15,但在内置元件7的侧面夹住未烧成内部导体膜9a而形成一体。此外,未烧成通孔导体10a连接于与内置元件7电连接的未烧成内部导体膜9a的被拉出到内置元件7侧面的部分。
以上对图4所示的未加工的层叠体6a的特定部分处的生坯的重叠工序进行了详细说明,但在上述重叠工序中,也可同时实施未加工的层叠体6a的其他部分处的生坯的重叠。
此外,如图3所示,在制作未加工的层叠体6a的工序中,实施在未加工的层叠体6a的至少一个主面上、较为理想的是在两主面上层叠处于未加工状态的外侧约束层19及20的工序。外侧约束层19及20的组成包括含有在可使基材层用生坯2a所含的玻璃材料熔融的温度下不发生烧结的第三陶瓷材料的第三粉体。通常,外侧约束层19及20的组成与约束层用生坯3a~5a相同。
接着,将如上所述形成了外侧约束层19及20的未加工的层叠体6a烧成。上述烧成时的温度条件选择为可产生如下现象:使基材层用生坯2a所含的第一粉体的至少一部分烧结,并且通过使含有玻璃材料的上述第一粉体的一部分向约束层用生坯3a~5a扩散或流动,使约束层用生坯3a~5a所含的第二粉体在未实质性烧结的情况下彼此固接。
此外,在外侧约束层19及20中,第三粉体也不会发生实质性烧结。因此,外侧约束层19及20在烧成工序后被除去。另一方面,约束层用生坯3a~5a成为第二粉体彼此固接的层间约束层3~5,残留于烧结后的层叠体6。
在上述烧成工序中,层间约束层3~5以及外侧约束层19及20分别对所接触的基材层2产生收缩抑制作用,抑制在所得到的层叠体6中产生不希望的变形等。其结果是,可提高层叠体6的尺寸精度。
此外,关注设有内置元件7的部分,由于内置元件7的整个周边被层间约束层3及4覆盖,因此在烧成工序中内置元件7所受到的压缩应力被层间约束层3及4有效地缓解,因而可抑制内置元件7中裂纹的产生。此外,由于内置元件7周边产生的空隙15的部分处的收缩被层间约束层3及4抑制,因此在层叠体6侧也能抑制裂纹的产生。
此外,由于通孔导体10设置成在被拉出到内置元件7侧面的部分与内部导体膜9连接,因此可避免在烧成时因通孔导体10的突出而引起裂纹的不良情况。
在内置元件7采用镍作为电极材料时,较为理想的是,上述烧成工序在超过700℃的温度范围内的氧气浓度小于100ppm的环境下实施。为确认这点,进行了以下实验。
制作如图3所示的形成有外侧约束层19及20的未加工的层叠体6a。在此,作为内置元件7,采用层叠陶瓷电容器。
接着,在烧成工序中,在将超过700℃的温度范围内的炉内氧气浓度如表1所示分别设定为35ppm、100ppm、300ppm以及1000ppm的烧成炉或保持空气环境(氧气浓度:大约20%)的烧成炉中,将上述未加工的层叠体6a烧成,得到烧结后的层叠体6。
接着,将烧结后层叠体6洗净,然后通过喷砂(blast)处理除去外侧约束层19及20。
接着,观察层叠体6中的内置元件7所在部分的截面并评价内置元件7的裂纹产生率,并且用WDX检测来确认内置元件7的内部电极部分处的NiO存在与否。这些裂纹产生率以及是否检测出NiO的评价结果显示在表1中。
表1:
试样编号 | 氧气浓度 | 裂纹产生率(产生裂纹的元件数/总元件数) | 是否检测出NiO |
1 | 空气 | 100%(10/10) | 是 |
2 | 1000ppm | 100%(10/10) | 是 |
3 | 300ppm | 30%(3/10) | 是 |
4 | 100ppm | 10%(1/10) | 是 |
5 | 35ppm | 0%(0/10) | 检测界限以下 |
由表1可知,在空气环境中烧成的试样1确认内置元件全部产生裂纹,但如试样2~5,通过在烧成时将炉内环境设成低氧气浓度,可使裂纹产生率降低,而通过将炉内氧气浓度设成小于100ppm的35ppm,便可完全防止裂纹的产生。此外,至于内部电极部分处的NiO存在与否,如试样1~4,在氧气浓度为100ppm以上的条件下,确认存在NiO,但在氧气浓度为小于100ppm的35ppm的条件下,未检测出Ni O。
另外,如上所述的含有镍的问题不仅会在内置元件的内部电极含有镍时发生,也会在内置元件的端子电极(外部电极)含有镍时发生。
图5和图6是用于说明本发明第二实施方式的分别与图2和图4(1)对应的图。在图5和图6中,分别对与图2和图4(1)所示的部分相当的部分标注相同的参照符号,并省略重复的说明。
如图5所示,在第二实施方式中,具有如下特征:内部导体膜9包括被设置成在层叠方向上夹住内置元件7的部分。为得到上述状态的内部导体膜9,在制作未加工的层叠体6a(参照图3)的工序中,如图6所示,在位于夹住内置元件7的位置的第一约束层用生坯3a及第二约束层用生坯4a各自的彼此相对的各主面上分别形成第一未烧成内部导体膜9a-1及第二未烧成内部导体膜9a-2。
此外,生坯的重叠工序结束后所得到的未加工的层叠体6a中,上述第一未烧成内部导体膜9a-1及第二未烧成内部导体膜9a-2在内置元件7的侧面形成一体。上述第一未烧成内部导体膜9a-1及第二未烧成内部导体膜9a-2形成一体的状态可从图5所示的烧结后的内部导体膜9的状态容易地推测出。
若如第二实施方式,内部导体膜9包括被设置成在重叠方向上夹住内置元件7的部分,则能更可靠地抑制内置元件7的裂纹以及层叠体6侧的裂纹。
图7是表示用于说明本发明的第三实施方式的层叠体6的配置有内置元件7的部分的剖视图。在图7中,对与图1或图2所示的要素相当的要素标注相同的参照符号,并省略重复的说明。
在上述第一实施方式中,设于夹住内置元件7的基材层2之间的层间约束层3及4以遍及层叠体6的主面方向整个区域的方式设置,但在第三实施方式中,具有如下特征:只设置在内置元件7的附近。
若如第一实施方式,设于夹住内置元件7的基材层2之间的层间约束层3及4以遍及层叠体6的主面方向整个区域的方式设置,则通过层间约束层3及4可更有效地抑制层叠体6整体的主面方向的收缩,但在第三实施方式中,上述收缩抑制效果降低却是不可否认的。
然而,即使这样,由层间约束层3及4来覆盖内置元件7的整个周边的结构也可由上述第三实施方式实现。因此,根据第三实施方式也可抑制内置元件7的裂纹以及层叠体6的裂纹。而且,根据第三实施方式,由于夹住内置元件7的两个基材层2以较广的面积彼此接触,因此在这些基材层2之间可得到可靠性更高的接合状态。
图8表示本发明第四实施方式的多层陶瓷基板1a,是与图1相当的图。在图8中,对与图1所示的要素相同的要素标注相同的参照符号,并省略重复的说明。
图8所示的实施方式可有利地应用于在烧成工序中未设置图3所示的外侧约束层19及20的情况。在图8所示的多层陶瓷基板1a中,分别沿层叠体6的主面11及12配置有表面约束层21及22。
表面约束层21及22由与层间约束层3~5相同材质的材料构成,通过烧成工序,基材层用生坯2a(参照图3)所含的第一粉体的一部分扩散或流动,使得表面约束层21及22所含的粉体在未发生实质性的烧结的情况下彼此固接。因此,表面约束层21及22不会在烧结后被除去,而是作为多层陶瓷基板1a所包括的层叠体6的一部分得以保留。通过这些表面约束层21及22,能进一步提高多层陶瓷基板1a的尺寸精度。
另外,表面约束层21及22的各厚度可以与层间约束层3~5的各厚度相同,但较为理想的是更薄,这样可使基材层用生坯2a所含的第一粉体的一部分在表面约束层21及22的厚度方向整个区域内更可靠地扩散或流动。
图9是用于说明本发明第五实施方式的与图2对应的图。在图9中,对与图2所示的部分相当的部分标注相同的参照符号,并省略重复的说明。
如图9所示,在第五实施方式中,与第二实施方式相同,内部导体膜9包括被设成在层叠方向上夹住内置元件7的部分。而且,在第五实施方式中,还具有如下特征:内部导体膜9包括延伸成覆盖内置元件7的元件主体7a和端子电极8的边界的部分。
为得到这种状态的内部导体膜9,在制作未加工的层叠体6a(参照图3)的工序中,将未烧成内部导体膜9a(参照图6)形成为也覆盖元件主体7a和端子电极8的边界。
在制造内置元件7中,当在元件主体7a的外表面上将端子电极8通过例如导电性糊料的烧结来形成时,从烧结至冷却的过程中在元件主体7a和端子电极8的边界部分容易残留有应力。此外,当在将内置元件7配置在内部的状态下得到层叠体6时,因热膨胀系数的差异,内置元件7也会受到来自层叠体6的应力。这些应力会成为内置元件7产生裂纹的原因。特别地,当内置元件7为陶瓷电子元器件且元件主体7a由陶瓷构成时,上述裂纹更容易产生。
若如第五实施方式,内部导体膜9形成为也覆盖元件主体7a和端子电极8的边界,则可将容易集中在元件主体7a和端子电极8的边界的应力通过内部导体膜9有效地缓解,因此,可抑制在内置元件7中所产生的裂纹。
图10是用于说明本发明第六实施方式的与图2对应的图。在图10中,对与图2所示的部分相当的部分标注相同的参照符号,并省略重复的说明。
如图10所示,在第六实施方式中,与第二实施方式相同,内部导体膜9包括被设成在层叠方向上夹住内置元件27的部分。在第六实施方式中,还具有如下特征:内置元件27包括元件主体27a以及形成于元件主体27两端部的外表面上的端子电极28,但端子电极28只形成在元件主体27a的图中所示的上下主面上。此外,在第六实施方式中,与第五实施方式相同,具有如下特征:内部导体膜9包括延伸成覆盖内置元件27的元件主体27a和端子电极28的边界的部分。
用于得到这种状态的内部导体膜9的未烧成内部导体膜的形成形态与第五实施方式实质相同。此外,根据第六实施方式,能得到与第五实施方式相同的效果。
作为上述第五实施方式及第六实施方式的特征结构的内部导体膜覆盖元件主体和端子电极的边界的结构也能应用于如第一实施方式的内部导体膜只形成于内置元件的一侧的实施方式。
以上,结合图示的实施方式对本发明进行了说明,但在本发明的范围内也可以是其他的各种变形例。
例如,在图1所示的多层陶瓷基板1所包括的层叠体6中,除了设于夹住内置元件7的基材层2间的层间约束层3及4以外,还在基材层2之间的其他位置设有层间约束层5。根据后者的层间约束层5,在烧成时可更完全地抑制层叠体6的收缩,但若不是那么希望得到这种效果的话,则也可以省略层间约束层5的至少一部分。
此外,在图3所示的未加工的层叠体6a中层叠有外侧约束层19及20。根据这些外侧约束层19及20,在烧成时可产生更完全的收缩抑制效果,并能进一步提高所得到的多层陶瓷基板1的尺寸精度,但若不是那么希望得到这种效果的话,则也可以省略外侧约束层19及20中的至少一个。
Claims (13)
1.一种多层陶瓷基板,其特征在于,包括:
层叠体,该层叠体由被层叠的多层基材层和配置于特定的所述基材层之间的层间约束层构成;
内置元件,该内置元件配置于特定的所述基材层之间的位置;以及
内部导体膜,该内部导体膜与所述内置元件电连接,且在所述层叠体的内部设置成沿所述基材层的延伸方向延伸,
所述基材层由包含玻璃材料及第一陶瓷材料的第一粉体的烧结体构成,
所述层间约束层包括含有在能使所述玻璃材料熔融的温度下不发生烧结的第二陶瓷材料的第二粉体,并且通过所述基材层所含的包含所述玻璃材料的第一粉体的一部分在烧成时向所述层间约束层扩散或流动,使所述第二粉体处于彼此固接的状态,
所述层间约束层包括设于夹住所述内置元件的所述基材层之间并覆盖至少所述内置元件的整个周边的层间约束层。
2.如权利要求1所述的多层陶瓷基板,其特征在于,所述内置元件包括元件主体和形成于所述元件主体的外表面上的端子电极,所述内部导体膜包括延伸成覆盖所述元件主体和所述端子电极间的边界的部分。
3.如权利要求1所述的多层陶瓷基板,其特征在于,所述内部导体膜包括被设置成在层叠方向上夹住所述内置元件的部分。
4.如权利要求1所述的多层陶瓷基板,其特征在于,在所述层叠体的内部还包括应与所述内置元件电连接的通孔导体,所述通孔导体设置成连接于与所述内置元件电连接的所述内部导体膜的被拉出到所述内置元件侧方的部分。
5.如权利要求1所述的多层陶瓷基板,其特征在于,设于夹住所述内置元件的所述基材层之间的所述层间约束层以遍及所述层叠体的主面方向的整个区域的方式设置。
6.如权利要求1所述的多层陶瓷基板,其特征在于,设于夹住所述内置元件的所述基材层之间的所述层间约束层只设置在所述内置元件的附近。
7.如权利要求1至6中任一项所述的多层陶瓷基板,其特征在于,所述层间约束层包括设于夹住所述内置元件的所述基材层之间的层间约束层以外的层间约束层。
8.一种多层陶瓷基板的制造方法,其特征在于,包括:
分别准备基材层用生坯、约束层用生坯和内置元件的工序,所述基材层用生坯包括含有玻璃材料或玻璃成分以及第一陶瓷材料的第一粉体,所述玻璃成分通过烧成而熔融、玻璃化,从而可制成玻璃材料,所述约束层用生坯包括含有第二陶瓷材料的第二粉体,所述第二陶瓷材料在能使所述玻璃材料熔融的温度下不发生烧结;
制作未加工的层叠体的工序,在该工序中,通过按基材层用生坯、约束层用生坯、内置元件、约束层用生坯、基材层用生坯的顺序,将所述基材层用生坯、所述约束层用生坯、所述内置元件重叠且相互压接,使位于夹住所述内置元件的位置上的两个所述约束层用生坯彼此在所述内置元件的侧方形成一体;以及
将所述未加工的层叠体在规定的温度下烧成的工序,在该工序中,使所述第一粉体的至少一部分烧结,并且使含有所述玻璃材料的第一粉体的一部分向所述约束层用生坯扩散或流动,藉此使所述第二粉体在未实质性烧结的情况下彼此固接。
9.如权利要求1所述的多层陶瓷基板,其特征在于,所述内置元件包括元件主体和形成于元件主体的外表面上的端子电极,制作所述未加工的层叠体的工序包括将未烧成内部导体膜形成为覆盖所述元件主体和所述端子电极间的边界的工序。
10.如权利要求8所述的多层陶瓷基板的制造方法,其特征在于,制作所述未加工的层叠体的工序包括在位于夹住所述内置元件的位置上的两个所述约束层用生坯各自的彼此相对的各主面上分别形成第一未烧成内部导体膜及第二未烧成内部导体膜的工序,在所述未加工的层叠体中,所述第一未烧成内部导体膜及第二未烧成内部导体膜在所述内置元件的侧方形成一体。
11.如权利要求8所述的多层陶瓷基板的制造方法,其特征在于,制作所述未加工的层叠体的工序包括:
制作在第一所述基材层用生坯上重叠有第一所述约束层用生坯的第一复合生坯的工序;
在所述第一约束层用生坯上配置所述内置元件的工序;
制作在第二所述基材层用生坯上重叠有第二所述约束层用生坯的第二复合生坯的工序;以及
将所述第一复合生坯与所述第二复合生坯重叠、以使所述第二约束层用生坯与所述内置元件接触的工序。
12.如权利要求8所述的多层陶瓷基板的制造方法,其特征在于,
制作所述未加工的层叠体的工序包括在所述未加工的层叠体的至少一个主面上层叠处于未加工状态的外侧约束层的工序,所述处于未加工状态的外侧约束层包括含有在能使所述玻璃材料熔融的温度下不发生烧结的第三陶瓷材料的第三粉体,
所述多层陶瓷基板的制造方法还包括在烧成所述未加工的层叠体的工序后将所述外侧约束层除去的工序。
13.如权利要求8至12中任一项所述的多层陶瓷基板的制造方法,其特征在于,
所述内置元件包括含镍的电极,
烧成所述未加工的层叠体的工序在超过700℃的温度范围内、在氧气浓度小于100ppm的环境下实施。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007194329 | 2007-07-26 | ||
JP2007-194329 | 2007-07-26 | ||
JP2007329930 | 2007-12-21 | ||
JP2007-329930 | 2007-12-21 | ||
PCT/JP2008/062574 WO2009014017A1 (ja) | 2007-07-26 | 2008-07-11 | 多層セラミック基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101772994A true CN101772994A (zh) | 2010-07-07 |
CN101772994B CN101772994B (zh) | 2011-07-20 |
Family
ID=40281274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008801004055A Expired - Fee Related CN101772994B (zh) | 2007-07-26 | 2008-07-11 | 多层陶瓷基板及其制造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7911801B2 (zh) |
JP (1) | JP5012899B2 (zh) |
KR (1) | KR101124277B1 (zh) |
CN (1) | CN101772994B (zh) |
DE (1) | DE112008001956T5 (zh) |
WO (1) | WO2009014017A1 (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103050263A (zh) * | 2011-10-14 | 2013-04-17 | 株式会社村田制作所 | 电子器件及其制造方法 |
CN103039132B (zh) * | 2010-07-29 | 2016-01-20 | 株式会社村田制作所 | 陶瓷多层基板及其制造方法 |
CN109074900A (zh) * | 2016-03-31 | 2018-12-21 | 追踪有限公司 | 高频多层互连衬底及其制造方法 |
CN109688699A (zh) * | 2018-12-31 | 2019-04-26 | 深圳硅基仿生科技有限公司 | 陶瓷电路板及其制造方法 |
CN111656520A (zh) * | 2018-01-31 | 2020-09-11 | Tdk电子股份有限公司 | 电子器件 |
WO2023272647A1 (zh) * | 2021-06-30 | 2023-01-05 | 深南电路股份有限公司 | 埋入式电子元件及其制作方法、电压调节模块 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013165086A (ja) * | 2010-05-31 | 2013-08-22 | Panasonic Corp | セラミック多層基板とセラミック多層基板の製造方法 |
JP6139970B2 (ja) * | 2013-05-13 | 2017-05-31 | クアーズテック株式会社 | 電極埋め込み石英部材及びその製造方法 |
KR102102311B1 (ko) * | 2018-12-18 | 2020-04-21 | 주식회사 와이컴 | 프로브카드 공간변환기 제조방법 및 프로브카드 공간변환기용 세라믹 플레이트 가공장치 |
JP6883059B2 (ja) | 2019-04-18 | 2021-06-09 | 株式会社フジクラ | アンテナ |
CN110323061A (zh) | 2019-07-10 | 2019-10-11 | 南方科技大学 | 具有多种烧制模式的三维模组 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5055966A (en) * | 1990-12-17 | 1991-10-08 | Hughes Aircraft Company | Via capacitors within multi-layer, 3 dimensional structures/substrates |
US5384434A (en) * | 1992-03-02 | 1995-01-24 | Murata Manufacturing Co., Ltd. | Multilayer ceramic circuit board |
US5396397A (en) * | 1992-09-24 | 1995-03-07 | Hughes Aircraft Company | Field control and stability enhancement in multi-layer, 3-dimensional structures |
US5708570A (en) * | 1995-10-11 | 1998-01-13 | Hughes Aircraft Company | Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures |
JP3656484B2 (ja) * | 1999-03-03 | 2005-06-08 | 株式会社村田製作所 | セラミック多層基板の製造方法 |
US6205032B1 (en) * | 1999-03-16 | 2001-03-20 | Cts Corporation | Low temperature co-fired ceramic with improved registration |
JP3687484B2 (ja) * | 1999-06-16 | 2005-08-24 | 株式会社村田製作所 | セラミック基板の製造方法および未焼成セラミック基板 |
JP3687443B2 (ja) * | 1999-10-12 | 2005-08-24 | 株式会社村田製作所 | 低温焼成セラミック組成物及びセラミック多層基板 |
JP3593964B2 (ja) | 2000-09-07 | 2004-11-24 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
JP2002084065A (ja) * | 2000-09-07 | 2002-03-22 | Murata Mfg Co Ltd | 多層セラミック基板およびその製造方法ならびに電子装置 |
JP3669255B2 (ja) * | 2000-09-19 | 2005-07-06 | 株式会社村田製作所 | セラミック多層基板の製造方法および未焼成セラミック積層体 |
JP2002368420A (ja) * | 2001-06-05 | 2002-12-20 | Murata Mfg Co Ltd | ガラスセラミック多層基板の製造方法およびガラスセラミック多層基板 |
US6776861B2 (en) * | 2002-06-04 | 2004-08-17 | E. I. Du Pont De Nemours And Company | Tape composition and process for internally constrained sintering of low temperature co-fired ceramic |
JP4029163B2 (ja) | 2002-07-18 | 2008-01-09 | 株式会社村田製作所 | 積層型セラミック電子部品およびその製造方法 |
US6893710B2 (en) * | 2003-04-18 | 2005-05-17 | Yageo Corporation | Multilayer ceramic composition |
JP2005191316A (ja) * | 2003-12-25 | 2005-07-14 | Kyocera Corp | 多層回路基板及びその製造方法 |
JP3928665B2 (ja) | 2004-09-13 | 2007-06-13 | 株式会社村田製作所 | チップ型電子部品内蔵型多層基板及びその製造方法 |
JP4329762B2 (ja) * | 2004-09-13 | 2009-09-09 | 株式会社村田製作所 | チップ型電子部品内蔵型多層基板 |
US7175724B2 (en) * | 2004-11-22 | 2007-02-13 | E. I. Du Pont De Nemours And Company | Process for the constrained sintering of a pseudo-symmetrically configured low temperature cofired ceramic structure |
US20060162844A1 (en) * | 2005-01-26 | 2006-07-27 | Needes Christopher R | Multi-component LTCC substrate with a core of high dielectric constant ceramic material and processes for the development thereof |
-
2008
- 2008-07-11 CN CN2008801004055A patent/CN101772994B/zh not_active Expired - Fee Related
- 2008-07-11 JP JP2009524446A patent/JP5012899B2/ja not_active Expired - Fee Related
- 2008-07-11 DE DE112008001956T patent/DE112008001956T5/de not_active Withdrawn
- 2008-07-11 WO PCT/JP2008/062574 patent/WO2009014017A1/ja active Application Filing
- 2008-07-11 KR KR1020107001445A patent/KR101124277B1/ko active IP Right Grant
-
2010
- 2010-01-22 US US12/691,782 patent/US7911801B2/en not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103039132B (zh) * | 2010-07-29 | 2016-01-20 | 株式会社村田制作所 | 陶瓷多层基板及其制造方法 |
CN103050263A (zh) * | 2011-10-14 | 2013-04-17 | 株式会社村田制作所 | 电子器件及其制造方法 |
US9099235B2 (en) | 2011-10-14 | 2015-08-04 | Murata Manufacturing Co., Ltd. | Electronic component and method for manufacturing the same |
CN103050263B (zh) * | 2011-10-14 | 2015-09-30 | 株式会社村田制作所 | 电子器件及其制造方法 |
US9373435B2 (en) | 2011-10-14 | 2016-06-21 | Murata Manufacturing Co., Ltd. | Electronic component and method for manufacturing the same |
CN109074900A (zh) * | 2016-03-31 | 2018-12-21 | 追踪有限公司 | 高频多层互连衬底及其制造方法 |
CN111656520A (zh) * | 2018-01-31 | 2020-09-11 | Tdk电子股份有限公司 | 电子器件 |
CN109688699A (zh) * | 2018-12-31 | 2019-04-26 | 深圳硅基仿生科技有限公司 | 陶瓷电路板及其制造方法 |
WO2023272647A1 (zh) * | 2021-06-30 | 2023-01-05 | 深南电路股份有限公司 | 埋入式电子元件及其制作方法、电压调节模块 |
Also Published As
Publication number | Publication date |
---|---|
DE112008001956T5 (de) | 2010-06-17 |
WO2009014017A1 (ja) | 2009-01-29 |
JPWO2009014017A1 (ja) | 2010-09-30 |
KR101124277B1 (ko) | 2012-03-27 |
US20100112284A1 (en) | 2010-05-06 |
JP5012899B2 (ja) | 2012-08-29 |
CN101772994B (zh) | 2011-07-20 |
KR20100022119A (ko) | 2010-02-26 |
US7911801B2 (en) | 2011-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101772994B (zh) | 多层陶瓷基板及其制造方法 | |
JP6812477B2 (ja) | 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板 | |
CN102969154B (zh) | 陶瓷电子部件及其制造方法 | |
JP2007173480A (ja) | 積層型電子部品およびその製造方法 | |
JP2003068564A (ja) | 積層セラミック電子部品の製造方法および積層セラミック電子部品 | |
JP5870625B2 (ja) | 電極焼結体、積層電子部品、内部電極ペースト、電極焼結体の製造方法、積層電子部品の製造方法 | |
WO2005036571A1 (ja) | 電極ペースト、セラミック電子部品及びその製造方法 | |
JP4788323B2 (ja) | 積層型電子部品およびその製造方法 | |
JP3981270B2 (ja) | 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法 | |
JP5527400B2 (ja) | 積層セラミック電子部品 | |
JP4702972B2 (ja) | 積層型電子部品およびその製法 | |
JPWO2011114809A1 (ja) | 積層セラミック電子部品 | |
JP5527401B2 (ja) | 積層セラミック電子部品 | |
JP5527403B2 (ja) | 積層セラミック電子部品 | |
JP2006319359A (ja) | 電子部品およびその製造方法 | |
JP3142013B2 (ja) | 積層型電子部品 | |
JP4983307B2 (ja) | 積層型電子部品およびその製造方法 | |
JP5924543B2 (ja) | 積層セラミックコンデンサ | |
JP4088428B2 (ja) | 積層型電子部品の製造方法 | |
CN101246871B (zh) | 多层陶瓷衬底及其制造方法 | |
JP4965276B2 (ja) | 配線基板 | |
JP2003249416A (ja) | 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ | |
JP2005109206A (ja) | セラミック電子部品 | |
JP2005191129A (ja) | セラミック多層複合基板 | |
JP2003068565A (ja) | 積層セラミック電子部品の製造方法および積層セラミック電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110720 |