CN101785061A - 在垂直磁性读通道中的前馈直流恢复 - Google Patents
在垂直磁性读通道中的前馈直流恢复 Download PDFInfo
- Publication number
- CN101785061A CN101785061A CN200880021769A CN200880021769A CN101785061A CN 101785061 A CN101785061 A CN 101785061A CN 200880021769 A CN200880021769 A CN 200880021769A CN 200880021769 A CN200880021769 A CN 200880021769A CN 101785061 A CN101785061 A CN 101785061A
- Authority
- CN
- China
- Prior art keywords
- signal
- carried out
- input signal
- feed
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000001914 filtration Methods 0.000 claims description 35
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000004044 response Effects 0.000 description 11
- 238000011084 recovery Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
- G11B20/10203—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter baseline correction
Abstract
本发明公开了一种在垂直磁性介质读通道中的前馈DC恢复的方法。该方法主要包括以下步骤：(A)通过对输入信号执行第一检测来生成前馈信号，其中输入信号的DC分量是事先在垂直磁性介质读通道中被滤除的，(B)通过对输入信号和前馈信号求和生成恢复信号，求和将事先被滤除的DC分量恢复以及(C)通过对恢复信号执行第二检测来生成输出信号，其中第一检测独立于第二检测。
Description
技术领域
本发明主要涉及磁性介质读通道，更具体地，涉及垂直磁性读通道中的前馈DC恢复。
背景技术
参考图1，示出了具有垂直磁性介质12的传统系统10中的前端示图。从垂直磁性介质12感测到的读信号(read signal)在DC分量附近具有大量功率。在传统的读通道中，磁阻(MR)读头(readhead)14中的前置放大器电路16和模拟前端电路18中的AC耦合阻止了从介质12读取的数据的DC分量的传输。前置放大器16与模拟前端电路18只将所传输信号的DC附近的非常窄的频带去除，以避免大的信噪比(SNR)损失。结果是，无DC(DC-free)信号示出了DC附近的尖锐频率(sharp frequency)响应变化，并且难以均衡到预定的部分响应目标。为了适当地均衡无DC信号而不引起相当大的信噪比损失，通常实施长(long)的均衡器目标和长均衡器。然而，通常的实施导致了复杂且耗电的系统。可选地，通过从检测器20反馈硬判定(hard decision)来补充丢失的DC信号(即，DC恢复)可以达到类似的信噪比增益。
处理DC恢复问题的现有解决方案具有一个从检测器20开始并在模拟前端电路18中的模数转换器(ADC)附近结束的反馈回路。反馈回路计算并恢复在检测器20之前丢失的DC分量。
现有的解决方案具有存在于反馈回路内的长延迟的内在问题。由于不能及时向后移动(即，反因果问题)，反馈延迟对现有的反馈DC恢复方案的SNR增益设定了限制。此外，反馈回路中的反馈延迟生成了可以引起回路不稳定性的复杂回路行为。
发明内容
本发明涉及一种在垂直磁性读通道中的前馈DC恢复的方法。该方法主要包括以下步骤：(A)通过对输入信号执行第一检测来生成前馈信号，其中，输入信号的DC分量在垂直磁性读通道中被事先滤除，(B)通过对输入信号和前馈信号求和生成恢复信号，求和恢复被事先滤除的DC分量以及(C)通过对恢复信号执行第二检测生成输出信号，其中第一检测是独立于第二检测的。
本发明的目的、特征和优点包括在垂直磁性读通道中提供前馈DC恢复，其可以(i)通过有效地提供无限长脉冲响应来达到比使用有限脉冲响应均衡器的传统方法更好的错误率性能和/或(ii)减少与反馈回路相关联的稳定性问题。
附图说明
从以下的详细描述以及所附权利要求和附图中，本发明的这些和其他目的、特征以及优点将变得显而易见，在附图中：
图1是具有垂直磁性介质系统的传统系统中的前端的示图；
图2是根据本发明的优选实施例的系统的框图；
图3是数字处理器电路的示例性实施例的详细框图；
图4是系统的示例性实施例的功能框图；以及
图5示出来自系统仿真的实例滤波器参数的多个示图。
具体实施方式
参考图2，根据本发明的优选实施例示出了系统100的框图。该系统(或装置)100主要实施了一种实施垂直记录方案的磁性介质(例如，介质12)的读通道(read channel)。该系统100主要包括读头14、前置放大器电路16、电路(或模块)102以及电路(或模块)104。
读头14可以通过感测从垂直记录磁性介质所读取的数据来生成信号。模拟信号(例如，ANG)可以通过电路16生成并提供给电路102。电路102可以生成数字信号(例如，DIG)并将其提供给电路104。反馈信号(例如，FB)可以从电路104返回提供给电路102。电路104可以生成输出信号(例如，OUT)。
读头14可以实施为磁阻读头。可以使用其他技术来实施读头14以满足特定应用标准。由于垂直记录技术，信号READ主要包括大的低频分量。在下文中，低频分量可以称为DC分量。
电路16可以实施为安装在读头14中(上)的前置放大器电路。电路16可以用于将信号READ放大以生成信号ANG。电路16的高通滤波可以使与信号READ相关的信号ANG中的DC分量衰减。
电路102主要实施模拟电路。电路102可以用于(i)调节信号ANG以适应头14的非对称特性，(ii)对信号ANG进行低通滤波，(iii)将信号ANG数字化以生成信号DIG以及(iv)基于反馈信号FB向信号ANG执行反馈DC恢复。信号DIG可以将表示通过头14所感测的数据的离散符号的序列传送到电路104。在一些实施例中，可以在独立于头14/电路16组件的芯片中(上)制造电路102。
电路14可以实施为数字处理器电路。电路104可以用于(i)向电路102生成信号FB以及(ii)转换(检测)信号DIG中所接收的符号序列以再生记录在介质中(上)的数据。电路104可以进一步用于执行前馈DC恢复回路以恢复可以被电路16和/或电路102滤除的信号READ的DC分量。在一些实施例中，可以在独立于电路102和/或头14/电路16组件的另一个芯片中(上)制造电路104。
参考图3，示出电路104的示例性实施例的详细框图。电路104主要包括电路(或模块)110，电路(或模块)112以及电路(或模块)114。该电路可以接收来自电路102的信号DIG。信号(例如，IN)可以由电路110生成并提供给电路112和电路114。电路112可以生成信号OUT。电路114可以生成信号FB和传输到电路112的前馈信号(例如，FF)。
电路110可以实施为均衡电路。电路110可以用于对信号DIG进行频率均衡以生成信号IN。在一些实施例中，可以通过实施有限脉冲响应(FIR)滤波来实现均衡。还可以实施其他均衡技术以满足特定应用标准。
电路112可以实施为检测器电路。电路112可以用于(i)使信号IN中的数据与信号FF中的数据同步，(ii)将事先滤除的DC分量恢复回到信号IN中，(iii)均衡所恢复的信号并(iv)基于在信号IN中所接收的DC恢复符号检测最有可能的数据序列以生成信号OUT。因而，电路112可以称为主检测器电路。在一些实施例中，电路112可以执行维特比(Viterbi)检测。可以实施其他检测技术以满足特定应用的标准。
电路114主要实施另一个检测器电路。电路114可以用于(i)执行信号IN中的数据的初步检测，(ii)过滤检测结果以生成信号FF并(iii)过滤检测结果以生成信号FB。因而，电路114可以称为初步检测器电路。
电路114的作用主要包括对信号IN中所接收的位(bit)做出初步判定并且驱动内部DC恢复前馈滤波器。由DC恢复滤波器生成的信号FF可以传送从信号READ所过滤的丢失的DC分量。电路112可以将DC分量添加到信号IN。可以通过主均衡器然后通过电路112内的主检测器来处理合成信号。因此，主检测器的目标主要是完整的DC目标。电路112中的延迟线功能可以位于电路110与主均衡器之间，以使信号IN和信号FF同步。上述的整个DC恢复方案有效地将丢失的DC信号添加到无DC的预均衡信号，从而主检测器可以忽略读通道的前端中的高通滤波器的存在。
参考图4，示出系统100的示例性实施例的功能框图120。图5主要示出了来自系统100的仿真的实例滤波器参数的多个示图。系统100主要包括块(或模块)122、块(或模块)124、块(或模块)126、块(或模块)127、块(或模块)128、块(或模块)130、块(或模块)132、块(或模块)134、块(或模块)136、块(或模块)137、块(或模块)138、块(或模块)140、块(或模块)142以及块(或模块)144。如以下所用的，读通道信号主要指流经系统100的从块122到信号OUT的读数据。
块122可以表示读头14的作用。块122可以根据从垂直磁性介质所感测的数据来生成初始电信号READ。块124与块126可以表示电路16的作用。高通滤波(HPF)可由块124执行。高通滤波可以提供所有的先前的高通滤波器中的高截止频率。可变增益放大(VGA)可以通过块126执行。信号ANG可以通过块126来生成。
块127-132主要表示电路102的作用。块127可以在DC恢复反馈回路的开始处实施将信号ANG和信号FB相加的求和模块。块128可以用于为头14的磁阻非对称(MRA)特性提供补偿。在一些实施例中，块128可以实施二次MRA(QMRA)补偿。块130主要用于实施连续时间滤波(continuous time filter，CTF)的性能。CTF可以提供读通道信号的波形平滑和相位均衡。模数转换器(ADC)可以由块132执行。块132可以将在信号DIG中传送的读通道信号从模拟域转换至数字域。
块134-144主要表示电路104的作用。块134可以实施通过均衡信号DIG来生成信号IN的均衡模块。块134可以实施为有限脉冲响应(FIR)模块。还可以实施其他均衡技术，以满足特定应用的标准。图5的示图160示出了块134的实例参数的集合。
块136主要实施延迟模块。块136可以用于将信号IN延迟一个时间段。该时间段可以通过块142和144与延迟匹配。一旦信号IN被延迟，则可以将其称为延迟信号(例如，DEL)。可以将信号DEL传输到块139。
块137可以实施另一个求和模块。块137可以用于将信号DEL添加到前馈信号(例如，FF)以生成恢复信号(例如，RES)。该添加主要是恢复块124、128、130和/或140滤除的读通道信号的DC分量。
块138可以实施为主均衡模块。块138主要用作在主要检测操作之前对信号RES进行均衡。在一些实施例中，块138可以实施为有限脉冲响应滤波器。还可以实施其他均衡技术，以满足特定应用的标准。图5的示图162示出块138的实例参数的集合。
块140主要实施主检测模块。块140可以用于通过检测从块138所接收的DC恢复和均衡的数据来生成信号OUT。在一些实施例中，块140可以实施为维特比检测器。还可以实施其他检测设计，以满足特定应用的标准。在图5的示图164中示出块140的实例参数的集合。
块142可以实施初步检测模块。块142可以用于通过执行信号IN的初步检测来生成检测信号(例如，F)。信号F主要经过块144和恢复读通道信号的DC方面(aspect)的块137开始前馈回路。信号F也可以经过块146至块127开始反馈回路。在图5的示图166中示出块142的实例参数的集合。
通过块140执行的主要检测可以不同于通过块142执行的初步检测。由于可以恢复丢失的DC分量以及主要改进块140的信噪比，故主要检测可以具有不同于初步检测的目标。此外，由于恢复DC分量，主要检测的错误率可能比初步检测的错误率低很多。
块144可以实施为DC恢复(DCR)滤波器。块144主要用作(i)低通滤波器以及(ii)放大器，以根据检测信号F生成前馈信号FF。在一些实施例中，放大率可以具有大约2的比例因子。可以实施其他适当的比例因子。
块144可以具有如下所述的脉冲响应。令主要的高通极点(dominant high-pass pole)(例如，通常在电路102中的高通极点)之前的读通道的脉冲响应为h(z)。一般地，令主要高通滤波器表述为N(z)/D(z)。因此，块144的理想脉冲响应可以是h(z)*{(D(z)-N(z))/(D(z))}*Q(z)，其中*是多项式卷积以及Q(z)是均衡器。在一些实施例中，块144可以实施为简单的低通滤波器，而不是具有与主要高通滤波器相同的截止频率的以上表达式中的(D(z)-N(z))/(D(z))。在图5的示图168和170示出了块144的实例参数的集合。
块146可以实施为另一个DC恢复滤波器。块146主要用于根据检测信号F生成反馈信号FF。信号F可以形成DC恢复反馈回路的起始点。块146主要恢复MRA失真的丢失的DC分量，使得由块128执行的MRA修正(correction)可以正确地工作。
前馈回路(例如，块142和块144)和延迟块136主要解决现有解决方案内部的反因果(anti-causality)问题。因此，系统100可以达到最优错误率性能。最优的错误率性能一般定义为在(i)读通道中不存在高通滤波器和(ii)均衡器与目标被一起优化时的错误率。此外，由于DC恢复基于前馈回路，所以本发明在纯反馈技术中常见的稳定性问题方面是更可靠的。
根据通道条件，例如读头中的磁阻非对称，系统100的仿真结果主要示出本发明可以达到比以上确定的最优错误率更好的错误率。由于DC恢复方案，良好的错误率通常表现为具有无限长的脉冲响应的均衡方案。
本发明可以应用于包括带或不带奇偶校验码的后处理器的系统。在这种情况下，可以除去初步检测器(例如，块142)并且主检测器(例如，块140)可以通过DC恢复前馈滤波器来驱动DC恢复回路。然后，恢复的DC信号可以用在后处理器内的分支米制计算中以改进错误率。
根据本说明书的教导，对本领域的技术人员显而易见的是，使用传统的通用数字计算机程序可以执行由图2-5的示图所执行的功能。对相关领域的技术人员也将显而易见的是，基于本公开的教导，熟练的程序员可以容易地编写适当的软件代码。
本发明也可以通过编写ASIC、PFGA，或通过将传统分量电路的适当网络互连来实现，如本文所述，对于本领域的技术人员来说其改进将是显而易见的。
因此，本发明还可以包括计算机产品，该计算机产品可以是包括用于为计算机设计程序以执行根据本发明的进程的指令的存储介质。该存储介质可以包括，但不限于，包含软盘、光盘、CD-ROM、磁光盘、ROM、RAM、EPROM、EEPROM、闪存、磁或光学卡的任何类型的磁盘，或适于存储电子指令的任何类型的介质。
虽然已参考本发明的优选实施例特别示出并描述了本发明，但是本领域的技术人员应当理解的是，在不背离本发明的范围下，可以做形式和细节的各种修改。
权利要求书(按照条约第19条的修改)
1.一种在垂直磁性读通道中的前馈DC恢复方法，包括以下步骤：
(A)通过对输入信号中的第一符号的序列执行第一检测生成前馈信号，其中，(i)所述输入信号的DC分量在所述垂直磁性读通道中被事先滤除，以及(ii)所述第一符号表示从磁性介质中读取的数据；
(B)通过对所述输入信号和所述前馈信号求和生成恢复信号中的第二符号的序列，所述求和用于恢复事先滤除的所述DC分量；以及
(C)通过对所述恢复信号中的所述第二符号执行第二检测生成输出信号中的所述数据的第一最近似序列，其中，所述第一检测独立于所述第二检测。
2.根据权利要求1所述的方法，其中，步骤(A)包括以下子步骤：
通过对所述输入信号执行所述第一检测在第一中间信号中生成所述数据的第二最近似序列。
3.根据权利要求2所述的方法，其中，步骤(A)进一步包括以下子步骤：
通过对所述数据的所述第二最近似序列进行低通滤波生成所述前馈信号。
4.根据权利要求2所述的方法，进一步包括以下步骤：
通过对所述输入信号执行所述第一检测生成第二中间信号。
5.根据权利要求4所述的方法，进一步包括以下步骤：
通过对所述第二中间信号进行低通滤波生成反馈信号，其中，所述反馈信号驱动所述垂直磁性读通道中的DC恢复反馈操作。
6.根据权利要求1所述的方法，其中，步骤(C)包括以下子步骤：
在所述求和之前，将所述输入信号延迟一段时间，所述一段时间使所述输入信号中的所述第一符号与所述前馈信号中的对应信息同步。
7.根据权利要求6所述的方法，其中，步骤(C)进一步包括以下子步骤：
通过均衡所述恢复信号生成中间信号。
8.根据权利要求7所述的方法，其中，步骤(C)进一步包括以下子步骤：
通过对所述中间信号执行所述第二检测生成所述输出信号。
9.根据权利要求1所述的方法，其中(i)所述第一检测包括第一维特比检测，(ii)所述第二检测包括第二维特比检测，以及(iii)所述第二维特比检测达到比所述第一维特比检测更好的信噪比。
10.根据权利要求1所述的方法，进一步包括以下步骤：
通过读取垂直记录在所述磁性介质中的数据生成读信号；
对所述读信号进行高通滤波，以去除所述DC分量；以及在所述高通滤波之后，通过将所述读信号数字化而生成所述输入信号。
11.一种电路，包括：
初步检测模块，配置为通过对输入信号中的第一符号的序列执行第一检测生成前馈信号，其中，(i)所述输入信号的DC分量在垂直磁性读通道中被事先滤除以及(ii)所述第一符号表示从磁性介质读取的数据；以及
主检测模块，配置为(i)通过对所述输入信号和所述前馈信号求和生成恢复信号中的第二符号的序列，所述求和用于恢复事先滤除的所述DC分量，以及(ii)通过对所述恢复信号中的所述第二符号执行第二检测生成输出信号中的所述数据的第一最近似序列，其中，所述第一检测独立于所述第二检测。
12.根据权利要求11所述的电路，其中，所述初步检测模块包括第一检测器，配置为通过对所述输入信号执行所述第一检测生成第一中间信号中的所述数据的第二最近似序列。
13.根据权利要求12所述的电路，其中，所述初步检测模块进一步包括第一滤波器模块，配置为通过对所述数据的所述第二最近似序列进行低通滤波生成所述前馈信号。
14.根据权利要求12所述的电路，其中，所述第一检测器进一步配置为通过对所述输入信号执行所述第一检测生成第二中间信号。
15.根据权利要求14所述的电路，其中，所述初步检测模块进一步包括第二滤波器模块，配置为通过对所述第二中间信号进行低通滤波生成反馈信号，所述反馈信号驱动所述垂直磁性读通道中的DC恢复反馈操作。
16.根据权利要求11所述的电路，其中，所述主检测模块包括延迟模块，配置为在所述求和之前将所述输入信号延迟一段时间，所述一段时间使所述输入信号中的所述第一符号与所述前馈信号中的对应信息同步。
17.根据权利要求16所述的电路，其中，所述主检测模块进一步包括求和模块，配置为通过对所述前馈信号与来自所述延迟模块的所述输入信号进行求和而生成所述恢复信号。
18.根据权利要求17所述的电路，其中，所述主检测模块进一步包括均衡模块，配置为均衡所述恢复信号。
19.根据权利要求18所述的电路，其中，所述主检测模块进一步包括检测器，配置为通过对所述恢复信号执行所述第二检测生成所述输出信号。
20.一种电路，包括：
用于通过对输入信号中的第一符号的序列执行第一检测生成前馈信号的装置，其中，(i)所述输入信号的DC分量在垂直磁性读通道中被事先滤除，以及(ii)所述第一符号表示从磁性介质中读取的数据；
用于通过对所述输入信号和所述前馈信号求和生成恢复信号中的第二符号的序列的装置，所述求和用于恢复事先滤除的所述DC分量；以及
用于通过对所述恢复信号中的所述第二符号执行第二检测生成输出信号中的所述数据的第一最近似序列的装置，其中，所述第一检测独立于所述第二检测。
Claims (20)
1.一种在垂直磁性读通道中的前馈DC恢复方法，包括以下步骤：
(A)通过对输入信号执行第一检测生成前馈信号，其中，所述输入信号的DC分量在所述垂直磁性读通道中被事先滤除；
(B)通过对所述输入信号和所述前馈信号求和生成恢复信号，所述求和用于恢复事先滤除的所述DC分量；以及
(C)通过对所述恢复信号执行第二检测生成输出信号，其中，所述第一检测独立于所述第二检测。
2.根据权利要求1所述的方法，其中，步骤(A)包括以下子步骤：
通过对所述输入信号执行所述第一检测生成第一中间信号。
3.根据权利要求2所述的方法，其中，步骤(A)进一步包括以下子步骤：
通过对所述第一中间信号进行低通滤波生成所述前馈信号。
4.根据权利要求2所述的方法，进一步包括以下步骤：
通过对所述输入信号执行所述第一检测生成第二中间信号。
5.根据权利要求4所述的方法，进一步包括以下步骤：
通过对所述第二中间信号进行低通滤波生成反馈信号，其中，所述反馈信号驱动所述垂直磁性读通道中的DC恢复反馈操作。
6.根据权利要求1所述的方法，其中，步骤(C)包括以下子步骤：
在所述求和之前，将所述输入信号延迟一段时间，所述一段时间使所述输入信号与所述前馈信号同步。
7.根据权利要求6所述的方法，其中，步骤(C)进一步包括以下子步骤：
通过均衡所述恢复信号生成中间信号。
8.根据权利要求7所述的方法，其中，步骤(C)进一步包括以下子步骤：
通过对所述中间信号执行所述第二检测生成所述输出信号。
9.根据权利要求1所述的方法，其中(i)所述第一检测包括第一维特比检测，(ii)所述第二检测包括第二维特比检测，以及(iii)所述第二维特比检测达到比所述第一维特比检测更好的信噪比。
10.根据权利要求1所述的方法，进一步包括以下步骤：
通过读取垂直记录在磁性介质中的数据生成读信号；
对所述读信号进行高通滤波，以去除所述DC分量；以及
在所述高通滤波之后，通过将所述读信号数字化而生成所述输入信号。
11.一种电路，包括：
初步检测模块，配置为通过对输入信号执行第一检测生成前馈信号，其中，所述输入信号的DC分量在垂直磁性读通道中被事先滤除；以及
主检测模块，配置为(i)通过对所述输入信号和所述前馈信号求和生成恢复信号，所述求和用于恢复事先滤除的所述DC分量，以及(ii)通过对所述恢复信号执行第二检测生成输出信号，其中，所述第一检测独立于所述第二检测。
12.根据权利要求11所述的电路，其中，所述初步检测模块包括第一检测器，配置为通过对所述输入信号执行所述第一检测生成第一中间信号。
13.根据权利要求12所述的电路，其中，所述初步检测模块进一步包括第一滤波器模块，配置为通过对所述第一中间信号进行低通滤波生成所述前馈信号。
14.根据权利要求12所述的电路，其中，所述第一检测器进一步配置为通过对所述输入信号执行所述第一检测生成第二中间信号。
15.根据权利要求14所述的电路，其中，所述初步检测模块进一步包括第二滤波器模块，配置为通过对所述第二中间信号进行低通滤波生成反馈信号，所述反馈信号驱动所述垂直磁性读通道中的DC恢复反馈操作。
16.根据权利要求11所述的电路，其中，所述主检测模块包括延迟模块，配置为在所述求和之前将所述输入信号延迟一段时间，所述一段时间使所述输入信号与所述前馈信号同步。
17.根据权利要求16所述的电路，其中，所述主检测模块进一步包括求和模块，配置为通过对所述前馈信号与来自所述延迟模块的所述输入信号进行求和而生成所述恢复信号。
18.根据权利要求17所述的电路，其中，所述主检测模块进一步包括均衡模块，配置为均衡所述恢复信号。
19.根据权利要求18所述的电路，其中，所述主检测模块进一步包括第二检测器，配置为通过对所述恢复信号执行所述第二检测生成所述输出信号。
20.一种电路，包括：
用于通过对输入信号执行第一检测生成前馈信号的装置，其中，所述输入信号的DC分量在垂直磁性读通道中被事先滤除；
用于通过对所述输入信号和所述前馈信号求和生成恢复信号的装置，所述求和用于恢复事先滤除的所述DC分量；以及
用于通过对所述恢复信号执行第二检测生成输出信号的装置，其中，所述第一检测独立于所述第二检测。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/770,243 US7602567B2 (en) | 2007-06-28 | 2007-06-28 | Feed-forward DC restoration in a perpendicular magnetic read channel |
| US11/770,243 | 2007-06-28 | ||
| PCT/US2008/002801 WO2009005545A1 (en) | 2007-06-28 | 2008-03-03 | Feed-forward dc restoration in a perpendicular magnetic read channel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101785061A true CN101785061A (zh) | 2010-07-21 |
| CN101785061B CN101785061B (zh) | 2012-05-30 |
Family
ID=39639241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008800217694A Active CN101785061B (zh) | 2007-06-28 | 2008-03-03 | 在垂直磁性读通道中的前馈直流恢复 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7602567B2 (zh) |
| EP (1) | EP2158590B1 (zh) |
| JP (1) | JP5038495B2 (zh) |
| KR (1) | KR101243936B1 (zh) |
| CN (1) | CN101785061B (zh) |
| TW (1) | TWI387864B (zh) |
| WO (1) | WO2009005545A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102893334A (zh) * | 2010-05-10 | 2013-01-23 | 马维尔国际贸易有限公司 | 用于偏移和增益纠正的方法和装置 |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8254049B2 (en) | 2007-08-20 | 2012-08-28 | Agere Systems Inc. | Systems and methods for improved synchronization between an asynchronously detected signal and a synchronous operation |
| US8054931B2 (en) * | 2007-08-20 | 2011-11-08 | Agere Systems Inc. | Systems and methods for improved timing recovery |
| CN101647062B (zh) * | 2007-10-30 | 2012-07-18 | 艾格瑞系统有限公司 | 用于存储器访问的位置间控制的系统和方法 |
| US8014099B2 (en) | 2007-12-14 | 2011-09-06 | Lsi Corporation | Systems and methods for using an on-the-fly CBD estimate to adjust fly-height |
| KR101482292B1 (ko) | 2007-12-14 | 2015-01-13 | 엘에스아이 코포레이션 | 서보 어드레스 마크 데이터를 사용하는 플라이―하이트 제어를 위한 시스템들 및 방법들 |
| EP2227808A4 (en) * | 2007-12-14 | 2013-12-18 | Lsi Corp | SYSTEM AND METHOD FOR ADJUSTING THE OVERLIGHT HEIGHT USING ASSISTANT DATA |
| US7974037B2 (en) * | 2008-02-21 | 2011-07-05 | Hitachi Global Storage Technologies Netherlands, B.V. | Techniques for providing DC-free detection of DC equalization target |
| US7929237B2 (en) * | 2008-06-27 | 2011-04-19 | Agere Systems Inc. | Modulated disk lock clock and methods for using such |
| EP2191471A4 (en) * | 2008-07-28 | 2013-12-18 | Agere Systems Inc | SYSTEMS AND METHODS FOR VARIABLE COMPENSATED FLIGHT HEIGHT MEASUREMENT |
| US8705673B2 (en) | 2008-09-05 | 2014-04-22 | Lsi Corporation | Timing phase detection using a matched filter set |
| US8976913B2 (en) * | 2008-09-17 | 2015-03-10 | Lsi Corporation | Adaptive pattern dependent noise prediction on a feed forward noise estimate |
| US8949701B2 (en) | 2008-09-23 | 2015-02-03 | Agere Systems Inc. | Systems and methods for low latency media defect detection |
| US8243381B2 (en) | 2008-11-13 | 2012-08-14 | Agere Systems Inc. | Systems and methods for sector address mark detection |
| US9305581B2 (en) * | 2008-12-04 | 2016-04-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for memory efficient repeatable run out processing |
| KR101436305B1 (ko) * | 2009-02-10 | 2014-09-02 | 에이저 시스템즈 엘엘시 | 적응형 베이스라인 보상 시스템들 및 방법들 |
| US8154972B2 (en) * | 2009-06-24 | 2012-04-10 | Lsi Corporation | Systems and methods for hard disk drive data storage including reduced latency loop recovery |
| US8174949B2 (en) | 2009-07-02 | 2012-05-08 | Lsi Corporation | Systems and methods for format efficient timing recovery in a read channel |
| CN101964654A (zh) | 2009-07-22 | 2011-02-02 | Lsi公司 | 用于高阶非对称性校正的系统和方法 |
| US7990648B1 (en) * | 2009-12-09 | 2011-08-02 | Western Digital Technologies, Inc. | Disk drive margining read channel using predictable disturbance samples generated as a function of a written pattern |
| US8456775B2 (en) | 2009-12-31 | 2013-06-04 | Lsi Corporation | Systems and methods for detecting a reference pattern |
| US8687471B2 (en) | 2010-05-10 | 2014-04-01 | Marvell World Trade Ltd. | Method and apparatus for offset and gain correction |
| US8566381B2 (en) | 2010-08-05 | 2013-10-22 | Lsi Corporation | Systems and methods for sequence detection in data processing |
| US8237597B2 (en) | 2010-09-21 | 2012-08-07 | Lsi Corporation | Systems and methods for semi-independent loop processing |
| US8566378B2 (en) | 2010-09-30 | 2013-10-22 | Lsi Corporation | Systems and methods for retry sync mark detection |
| US8614858B2 (en) | 2010-11-15 | 2013-12-24 | Lsi Corporation | Systems and methods for sync mark detection metric computation |
| US8526131B2 (en) | 2010-11-29 | 2013-09-03 | Lsi Corporation | Systems and methods for signal polarity determination |
| US8498072B2 (en) | 2010-11-29 | 2013-07-30 | Lsi Corporation | Systems and methods for spiral waveform detection |
| US8411385B2 (en) | 2010-12-20 | 2013-04-02 | Lsi Corporation | Systems and methods for improved timing recovery |
| US8325433B2 (en) | 2011-01-19 | 2012-12-04 | Lsi Corporation | Systems and methods for reduced format data processing |
| US8261171B2 (en) | 2011-01-27 | 2012-09-04 | Lsi Corporation | Systems and methods for diversity combined data detection |
| US8749908B2 (en) | 2011-03-17 | 2014-06-10 | Lsi Corporation | Systems and methods for sync mark detection |
| US8565047B2 (en) | 2011-04-28 | 2013-10-22 | Lsi Corporation | Systems and methods for data write loopback based timing control |
| US8665544B2 (en) | 2011-05-03 | 2014-03-04 | Lsi Corporation | Systems and methods for servo data detection |
| US8874410B2 (en) | 2011-05-23 | 2014-10-28 | Lsi Corporation | Systems and methods for pattern detection |
| US8498071B2 (en) | 2011-06-30 | 2013-07-30 | Lsi Corporation | Systems and methods for inter-track alignment |
| US8669891B2 (en) | 2011-07-19 | 2014-03-11 | Lsi Corporation | Systems and methods for ADC based timing and gain control |
| US8780476B2 (en) | 2011-09-23 | 2014-07-15 | Lsi Corporation | Systems and methods for controlled wedge spacing in a storage device |
| US8996597B2 (en) | 2011-10-12 | 2015-03-31 | Lsi Corporation | Nyquist constrained digital finite impulse response filter |
| US8604960B2 (en) | 2011-10-28 | 2013-12-10 | Lsi Corporation | Oversampled data processing circuit with multiple detectors |
| US8773811B2 (en) | 2011-12-12 | 2014-07-08 | Lsi Corporation | Systems and methods for zone servo timing gain recovery |
| US8681444B2 (en) | 2012-06-07 | 2014-03-25 | Lsi Corporation | Multi-zone servo processor |
| US8625216B2 (en) | 2012-06-07 | 2014-01-07 | Lsi Corporation | Servo zone detector |
| US8654474B2 (en) | 2012-06-15 | 2014-02-18 | Lsi Corporation | Initialization for decoder-based filter calibration |
| US8719682B2 (en) | 2012-06-15 | 2014-05-06 | Lsi Corporation | Adaptive calibration of noise predictive finite impulse response filter |
| US8564897B1 (en) | 2012-06-21 | 2013-10-22 | Lsi Corporation | Systems and methods for enhanced sync mark detection |
| US8819519B2 (en) | 2012-06-28 | 2014-08-26 | Lsi Corporation | Systems and methods for enhanced accuracy NPML calibration |
| US8908304B2 (en) | 2012-07-17 | 2014-12-09 | Lsi Corporation | Systems and methods for channel target based CBD estimation |
| US8854750B2 (en) | 2012-07-30 | 2014-10-07 | Lsi Corporation | Saturation-based loop control assistance |
| US8824076B2 (en) | 2012-08-28 | 2014-09-02 | Lsi Corporation | Systems and methods for NPML calibration |
| US9019641B2 (en) | 2012-12-13 | 2015-04-28 | Lsi Corporation | Systems and methods for adaptive threshold pattern detection |
| US8922933B2 (en) | 2013-01-15 | 2014-12-30 | Lsi Corporation | Systems and methods for loop processing with variance adaptation |
| US8861113B2 (en) | 2013-02-15 | 2014-10-14 | Lsi Corporation | Noise predictive filter adaptation for inter-track interference cancellation |
| US9053217B2 (en) | 2013-02-17 | 2015-06-09 | Lsi Corporation | Ratio-adjustable sync mark detection system |
| US9196297B2 (en) | 2013-03-14 | 2015-11-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for enhanced sync mark mis-detection protection |
| US8922934B2 (en) | 2013-03-15 | 2014-12-30 | Lsi Corporation | Systems and methods for transition based equalization |
| US8867154B1 (en) | 2013-05-09 | 2014-10-21 | Lsi Corporation | Systems and methods for processing data with linear phase noise predictive filter |
| US9324363B2 (en) | 2013-06-05 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for floating variance branch metric calculation |
| US9275655B2 (en) | 2013-06-11 | 2016-03-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Timing error detector with diversity loop detector decision feedback |
| US10152999B2 (en) | 2013-07-03 | 2018-12-11 | Avago Technologies International Sales Pte. Limited | Systems and methods for correlation based data alignment |
| US9129650B2 (en) | 2013-07-25 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with frequency division multiplexing |
| US8929010B1 (en) | 2013-08-21 | 2015-01-06 | Lsi Corporation | Systems and methods for loop pulse estimation |
| US9129646B2 (en) | 2013-09-07 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with mixed synchronization |
| US9323625B2 (en) | 2013-11-12 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for lost synchronization data set reprocessing |
| US9129647B2 (en) | 2013-12-19 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Servo channel with equalizer adaptation |
| US9214185B1 (en) | 2014-06-29 | 2015-12-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Adaptive filter-based narrowband interference detection, estimation and cancellation |
| US9202514B1 (en) | 2014-07-17 | 2015-12-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Gated noise-predictive filter calibration |
| US9224420B1 (en) | 2014-10-02 | 2015-12-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Syncmark detection failure recovery system |
| US11716097B2 (en) | 2021-12-29 | 2023-08-01 | Western Digital Technologies, Inc. | Signal correction using soft information in a data channel |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3977580B2 (ja) | 2000-09-21 | 2007-09-19 | 株式会社東芝 | 磁気ディスク装置 |
| SG115437A1 (en) * | 2000-12-27 | 2005-10-28 | Toshiba Kk | Disk drive including preamplifier for perpendicular magnetic recording system |
| JP2003022625A (ja) * | 2001-07-10 | 2003-01-24 | Hitachi Ltd | 磁気記録用プリアンブルパターン及び磁気記録装置 |
| US7167327B2 (en) * | 2003-01-06 | 2007-01-23 | Agere Systems Inc. | Integrated circuit and method for remodulating bits and hard disk drive incorporating the same |
| US7116504B1 (en) | 2003-03-25 | 2006-10-03 | Marvell International Ltd. | DC-offset compensation loops for magnetic recording system |
| US7308057B1 (en) | 2003-06-05 | 2007-12-11 | Maxtor Corporation | Baseline wander compensation for perpendicular recording |
| US7330320B1 (en) * | 2003-06-16 | 2008-02-12 | Marvell International Ltd. | Method and apparatus to limit DC-level in coded data |
| JP4268108B2 (ja) * | 2004-09-13 | 2009-05-27 | 富士通株式会社 | 磁気記録再生装置および磁気記録再生方法 |
| JP2006277849A (ja) * | 2005-03-30 | 2006-10-12 | Fujitsu Ltd | 磁気ディスク装置、磁気記録再生方法およびリードリトライ方法 |
| JP4406395B2 (ja) * | 2005-11-29 | 2010-01-27 | 株式会社東芝 | ディスク記憶装置及びヘッドアンプ装置 |
| JP2008282506A (ja) * | 2007-05-14 | 2008-11-20 | Hitachi Ltd | 再生信号処理回路、再生信号処理方法及び光ディスクドライブ |
-
2007
- 2007-06-28 US US11/770,243 patent/US7602567B2/en not_active Expired - Fee Related
- 2007-11-26 TW TW096144727A patent/TWI387864B/zh not_active IP Right Cessation
-
2008
- 2008-03-03 CN CN2008800217694A patent/CN101785061B/zh active Active
- 2008-03-03 EP EP08726358A patent/EP2158590B1/en active Active
- 2008-03-03 KR KR1020107001865A patent/KR101243936B1/ko not_active IP Right Cessation
- 2008-03-03 WO PCT/US2008/002801 patent/WO2009005545A1/en active Application Filing
- 2008-03-03 JP JP2010514747A patent/JP5038495B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102893334A (zh) * | 2010-05-10 | 2013-01-23 | 马维尔国际贸易有限公司 | 用于偏移和增益纠正的方法和装置 |
| US9001631B2 (en) | 2010-05-10 | 2015-04-07 | Marvell World Trade Ltd. | Method and apparatus for offset and gain correction |
| CN102893334B (zh) * | 2010-05-10 | 2016-04-13 | 马维尔国际贸易有限公司 | 用于偏移和增益纠正的方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI387864B (zh) | 2013-03-01 |
| TW200900893A (en) | 2009-01-01 |
| US20090002862A1 (en) | 2009-01-01 |
| CN101785061B (zh) | 2012-05-30 |
| JP2010531524A (ja) | 2010-09-24 |
| EP2158590B1 (en) | 2012-09-05 |
| KR101243936B1 (ko) | 2013-03-18 |
| KR20100051627A (ko) | 2010-05-17 |
| US7602567B2 (en) | 2009-10-13 |
| JP5038495B2 (ja) | 2012-10-03 |
| WO2009005545A1 (en) | 2009-01-08 |
| EP2158590A1 (en) | 2010-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101785061B (zh) | 在垂直磁性读通道中的前馈直流恢复 | |
| US8749908B2 (en) | Systems and methods for sync mark detection | |
| CN102067224B (zh) | 自适应基线补偿的系统和方法 | |
| KR100749752B1 (ko) | 디스크 구동 회로의 리드 회로 및 리드 회로의 신호처리방법 | |
| JP5773385B2 (ja) | ダイバーシティ組合せデータ検出のシステムおよび方法 | |
| US8441753B2 (en) | Systems and methods for reducing low frequency loss in a magnetic storage device | |
| CN102376312A (zh) | 用于估计通道参数的双比特提取 | |
| US6791776B2 (en) | Apparatus for information recording and reproducing | |
| US7760821B2 (en) | Oversampled channel response identification | |
| US6687067B2 (en) | Perpendicular signal equalization and timing recovery using Hilbert transform | |
| JP2000298957A (ja) | 変動しきい値を有するメディア・ノイズ・ポストプロセッサ | |
| US6470474B1 (en) | Method and apparatus for identifying errors in a detected sequence of values | |
| US8094397B2 (en) | System, method, and computer program product for characterizing media associated with data storage channels | |
| TWI226045B (en) | Signal reconstructing apparatus of optical recording medium | |
| JP3060884B2 (ja) | 自動等化回路 | |
| JP4976825B2 (ja) | 情報再生装置および情報再生方法 | |
| JP2000151425A (ja) | Ｐｒｍｌ（部分応答最尤）検出器とデータ誤り訂正符号生成器 | |
| KR19990043641A (ko) | 디지털 브이씨알의 등화기 | |
| Kenney | A system architecture for multi-level decision feedback equalization | |
| JP2003007007A (ja) | 再生装置及び再生方法 | |
| JP2001332033A (ja) | 位相比較器およびこれを用いる同期信号生成回路 | |
| JPH06350485A (ja) | 信号検出装置及び磁気再生装置 | |
| JP2001086039A (ja) | 半導体装置及び判定帰還型等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) CORPORAT Free format text: FORMER OWNER: INFINEON TECHNOLOGIES CORP. Effective date: 20150820 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150820 Address after: Singapore Singapore Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd. Address before: California, USA Patentee before: LSI Corp. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181018 Address after: Singapore Singapore Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd. Address before: Singapore Singapore Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201022 Address after: Singapore Singapore Patentee after: Broadcom International Pte. Ltd. Address before: Singapore Singapore Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230327 Address after: Singapore, Singapore Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd. Address before: Singapore, Singapore Patentee before: Broadcom International Pte. Ltd. |