CN101842896A - 堆叠串行连接的集成电路的方法和由其制成的多芯片装置 - Google Patents

堆叠串行连接的集成电路的方法和由其制成的多芯片装置 Download PDF

Info

Publication number
CN101842896A
CN101842896A CN200880114064A CN200880114064A CN101842896A CN 101842896 A CN101842896 A CN 101842896A CN 200880114064 A CN200880114064 A CN 200880114064A CN 200880114064 A CN200880114064 A CN 200880114064A CN 101842896 A CN101842896 A CN 101842896A
Authority
CN
China
Prior art keywords
chip
signal pad
pad
passes
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880114064A
Other languages
English (en)
Other versions
CN101842896B (zh
Inventor
潘弘柏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Examine Vincent Zhi Cai management company
Original Assignee
Mosaid Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/168,354 external-priority patent/US8399973B2/en
Application filed by Mosaid Technologies Inc filed Critical Mosaid Technologies Inc
Publication of CN101842896A publication Critical patent/CN101842896A/zh
Application granted granted Critical
Publication of CN101842896B publication Critical patent/CN101842896B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

本发明提供一种多芯片装置和堆叠多个大体相同的芯片来生成该装置的方法。该多芯片装置或者电路包括用于提供至少两个芯片的信号焊盘之间的并行连接的至少一个穿过芯片的过孔，和用于提供至少两个芯片的信号焊盘之间的串行或者菊花链连接的至少一个穿过芯片的过孔。公共连接信号焊盘相对于复制的公共连接信号焊盘关于芯片的中线对称地布置。输入信号焊盘相对于相应的输出信号焊盘关于芯片的中线对称地布置。为了提供这种布置，堆叠中的芯片以将大体相同的芯片交替翻转的方式布置。当堆叠多于两个芯片时在堆叠和翻转的芯片的信号焊盘之间提供至少一个串行连接。

Description

堆叠串行连接的集成电路的方法和由其制成的多芯片装置
相关申请的交叉引用
本申请要求2007年12月20日提交的美国临时专利申请No.61/015345、2008年2月28日提交的美国临时专利申请No.61/032203、2008年7月7日提交的美国专利申请序号12/168354和2008年9月24日提交的美国专利申请序号12/236874的优先权的权益，这些申请的内容通过引用全部包括在本申请中。
技术领域
本发明总的涉及集成电路或者芯片，更具体地，本发明涉及用于芯片堆叠的芯片连接的布置。
背景技术
本申请涉及2005年12月30日提交的名称为“Multiple Independent SerialLink Memory”的较早提交的美国专利申请序号11/324023，其全部教导通过引用包含于此。
本申请涉及2006年11月8日提交的名称为“Daisy Chain CascadingDevices”的较早提交的美国专利申请序号11/594564，其全部教导通过引用包含于此。
本申请涉及2007年12月12日提交的名称为“Memory System WithPoint-To-Point Ring Topology”的较早提交的美国临时专利申请序号61/013036，其全部教导通过引用包含于此。
本申请涉及2007年12月20日提交的名称为“Method For StackingSerially-Connected Integrated Circuits And Multi-Chip Device Made FromSame”的较早提交的美国临时专利申请序号61/015345，其全部教导通过引用包含于此。
为了降低消费品的体积和成本，将多个芯片集成在单个封装中已经在半导体工业中成为主要的趋势。迄今为止，在实际产品中已经引入并且使用了多种多芯片封装方法。
随着芯片密度的增加，芯片封装自身在大小和引脚数量方面也显著改变。鉴于存储器芯片的高密度和小的形状因子方面的问题，MCP(多芯片封装)成为使得任一系统更加紧致小巧的一种良好解决方案。迄今为止，绝大多数芯片堆叠是使用丝焊技术来完成的。然而，其需要在将要通过焊丝连接的每一芯片上存在与传统焊盘一样大的空间。
为了制造MCP，需要更复杂的引线框架(lead frame)。而且，每个芯片应该布置成具有足够的间距，这使得形状因子增加。由于该焊接线处于异常角度(odd angle)，丝焊技术也会降低MCP的机械耐久性。
此外，丝焊需要用于每个芯片的间隔件。从而，这导致堆叠的高度增加，使得对集成装置堆叠的处理和安装相对于不包括间隔件的堆叠来说更具有挑战性。而且，具有间隔件的芯片堆叠中的焊丝的长度也更长，使得芯片堆叠系统的电性能下降。另外，集成装置芯片中具有间隔件的集成装置堆叠的热阻抗也增加。
传统的集成装置堆叠当应用间隔件材料并且将集成装置定位于间隔件材料上时易于产生电短路。这降低了生产的可靠性和产量。传统的基于焊丝的晶片堆叠不提供紧密封装。焊线的长度和连接布局还导致大的负载效应。
另一种方法是在芯片之间使用过孔。穿过芯片的过孔可以是解决由电特性导致的噪声问题的更好的方法。
图1示出使用穿过芯片的过孔技术制成的传统多芯片堆叠或者多芯片装置100的部分顶视图102和横截面视图104。在顶视图102中，示出多个信号焊盘A1-A6和B1-B6，其利于内部和外部信号到芯片的连接。过孔自身在顶视图中并不可见。横截面视图104是沿着顶视图中的线A-A获得的。图1中所使用的穿过芯片的过孔涉及公共的输入或者输出连接，或者并行连接。由于这个原因，仅有的实际制造问题是如何通过钻孔得到并制成深度清洁的孔来使得相同的引脚互相连接作为公共连接。在相同存储器芯片间的多点连接中，每个芯片的对准是重要的，以便使得所有芯片在没有焊盘间隔件时全部对准，而在用于多芯片封装的焊丝连接中需要该焊盘间隔件。
其它公知的方法涉及使用穿过芯片的过孔来实现芯片之间的并行连接。例如，美国专利申请公开号US 2007/0246257-A1描述了一种存储器电路，其中存储器芯片通过多点拓扑中的穿过硅的过孔来连接。然而，以此方法，过孔延伸穿过堆叠中的所有存储器芯片，从而限制了可提供的连接性的类型。
从而，期望提供一种多芯片封装或者芯片堆叠，其使用穿过芯片的过孔来提供用于菊花链连接的其它连接来增强信号性能。
发明内容
本发明的目的是用来消除或者减轻之前多芯片装置的至少一个缺陷。
在第一方面中，本发明提供包括具有顶部芯片和底部芯片的集成电路芯片的堆叠对的多芯片装置。顶部芯片具有用于连接到外部输入信号的一个或者多个输入信号焊盘和一个或者多个公共连接信号焊盘。每个公共连接信号焊盘相对于复制的公共连接信号焊盘在顶部芯片的中线上或者关于顶部芯片的中线对称地布置。一个或者多个输出信号焊盘相对于相应的输入信号焊盘关于顶部芯片的中线对称地布置。底部芯片具有和底部芯片大体相同的信号焊盘布置，底部芯片在取向上相对于顶部芯片翻转。该装置包括用于将顶部芯片公共连接信号焊盘和其复制的公共连接信号焊盘并行连接的并行连接的穿过芯片的过孔。该装置还包括用于将顶部芯片输出信号焊盘和底部芯片上其相应的输入信号焊盘串联连接的串行连接的穿过芯片的过孔。
一个或者多个输入信号焊盘、一个或者多个公共连接信号焊盘和一个或者多个输出信号焊盘可以沿着顶部芯片的单个边缘布置。该一个或者多个输入信号焊盘可以布置在顶部芯片的中线的同一侧上。该装置还可以包括用于将顶部芯片输出信号焊盘和底部芯片上其相应的输入信号焊盘串行连接的多个串行连接的穿过芯片的过孔，和/或用于将顶部芯片公共连接信号焊盘和底部芯片上其复制的公共连接信号焊盘并行连接的多个并行连接的穿过芯片的过孔。
在一个实施例中，堆叠芯片被布置为基本不存在偏移量。例如，顶部芯片的边缘可以和底部芯片的对应边缘垂直排齐在一起。在另一个实施例中，堆叠芯片互相面向相同的方向。例如，具有所选择信号焊盘的第一芯片的一侧可以和具有相同的所选择信号焊盘的第二芯片的一侧面向相同的方向。
在另一个方面中，本发明提供包括具有顶部芯片、偶数个中间芯片和底部芯片的多个大体相同的芯片的多芯片装置。每个芯片包括一个或者多个输入信号焊盘和一个或者多个公共连接信号焊盘。每个公共连接信号焊盘相对于复制的公共连接信号焊盘在芯片中线上或者关于芯片的中线对称地布置。一个或者多个输出信号焊盘相对于相应的输入信号焊盘关于芯片的中线对称地布置。并行连接的穿过芯片的过孔将每个芯片上的对应的公共连接信号焊盘并行连接在一起。串行连接的穿过芯片的过孔将一个芯片上输出信号焊盘和另一个芯片上其相应的输入信号焊盘串联连接。
在此同一方面中，顶部芯片具有用于连接到外部输入信号的一个或者多个输入信号焊盘、用于连接到外部公共信号的公共连接信号焊盘和连接到相邻芯片的相应的输入信号焊盘的一个或者多个输出信号焊盘。底部芯片具有用于连接到外部输出信号的一个或者多个输出信号焊盘、用于连接到外部公共信号的公共连接信号焊盘和连接到相邻芯片的相应的输出信号焊盘的一个或者多个输入信号焊盘。至少一个中间芯片具有串行连接到相邻中间芯片的相应一个或者多个输入信号焊盘的一个或者多个输出信号焊盘。该多个大体相同的芯片具有大体相同的信号焊盘布置并且在堆叠中提供。堆叠中每个交替的芯片在取向上相对于相邻芯片翻转。
偶数个中间芯片可以是具有连接到多个相邻中间芯片的相应一个或者多个输入信号焊盘的一个或者多个输出信号焊盘的偶数倍个的中间芯片。该装置还包括布置在相邻中间芯片的焊盘之间的绝缘件，来防止所选择的相邻焊盘之间的接触。并行连接的穿过芯片的过孔可以延伸穿过绝缘件并且穿过中间芯片的相应的公共连接信号焊盘。穿过焊盘的过孔可以延伸穿过绝缘件，以将其中一个中间芯片的一个或者多个输出信号焊盘连接到相邻中间芯片的相应的一个或者多个输入信号焊盘。
该装置还可以包括用于控制对多个大体相同的芯片的存取的控制器。在该情况中，可以提供控制器输入连接，用来将来自底部芯片的输出信号焊盘连接到控制器的输入侧。可以提供控制器输出连接，用来将控制器的输出侧连接到顶部芯片的输入焊盘。控制器可以置于堆叠芯片下面，在该情况中，控制器输出连接可以包括丝焊，或者可以置于堆叠芯片之上，在该情况中控制器输入连接可以包括丝焊。
在又一方面中，本发明提供用于堆叠串行连接的集成电路的方法，包括如下步骤：将第一芯片翻转，使得承接晶体管的其顶侧面对第一方向，成为底部芯片；将第二芯片置于该翻转的第一芯片的顶部上，该第二芯片在焊盘布置和放置上和第一芯片大体相同；建立穿过焊盘和芯片的通孔(via hole)，以便于实现顶部芯片的信号焊盘到底部芯片的对应信号焊盘的连接，以建立至少一个串联连接和至少一个并行连接；在通孔中布置绝缘层；并且在通孔中布置导体来建立顶部芯片和底部芯片上焊盘之间的穿过过孔的连接，从而建立集成电路芯片堆叠对。
建立穿过焊盘和芯片的通孔的步骤可以包括建立第一穿过芯片和穿过焊盘的通孔，以便于实现顶部芯片公共连接信号焊盘和其复制公共连接信号焊盘之间的并行连接。建立穿过焊盘和芯片的通孔的步骤可以包括建立第二穿过芯片和穿过焊盘的通孔，以便于实现顶部芯片输出信号焊盘和底部芯片上其相应输入信号焊盘之间的串联连接。
该方法还包括如下步骤：在集成电路芯片的堆叠对上沉积绝缘层；在绝缘层中形成接触孔，来当另一个芯片随后布置在顶部上时允许特定相邻信号焊盘之间的连接；在接触孔内沉积导体；蚀刻导体层，将多余的导体材料从接触孔之外的部分移除；并且在集成电路芯片的堆叠对的顶部上接附两个之前组合的芯片，来建立用于多芯片封装的多芯片电路，该两个之前组合的芯片和集成电路芯片的堆叠对大体相同。
该方法还包括以下步骤：提供用于控制对多个大体相同的芯片的存取的存储器控制器；将顶部芯片的输入信号焊盘连接到控制器的输出侧；并且将来自底部芯片的输出信号焊盘连接到控制器的输入侧。
在另一方面中，本发明提供包括具有顶部芯片和底部芯片的多个大体相同的芯片的多芯片装置。该顶部和底部芯片具有大体相同的信号焊盘布置，该底部芯片在取向上相对于顶部芯片翻转。该装置还包括用于将顶部芯片的至少一个输出信号焊盘连接到底部芯片的相应输入信号焊盘的至少一个串行的穿过芯片的过孔。装置中提供至少一个并行的穿过芯片的过孔，用来将顶部芯片上至少一个公共连接信号焊盘连接到底部芯片上至少一个复制的公共连接信号焊盘。
在另一个方面中，本发明提供包括具有顶部芯片、偶数个中间芯片和底部芯片的多个大体相同的芯片的多芯片装置。装置中每个芯片具有大体相同的信号焊盘布置。这些芯片提供在堆叠中。堆叠中的每个交替芯片在取向上相对于相邻芯片翻转。该装置还包括至少一个并行的穿过芯片的过孔、至少一个串行的穿过芯片的过孔和位于两个中间芯片的输出和输入信号焊盘之间的至少一个串行连接。
在又一个方面中，本发明提供包括具有顶部芯片、偶数个中间芯片和底部芯片的多个大体相同的芯片的多芯片封装。这些芯片提供在堆叠中。装置中每个芯片具有大体相同的信号焊盘布置。堆叠中的每个交替芯片在取向上相对于相邻芯片翻转。该装置还包括至少一个并行的穿过芯片的过孔、至少一个串行的穿过芯片的过孔和位于两个中间芯片的输出和输入信号焊盘之间的至少一个串行连接。该装置还包括用于连接到外部输入信号的封装输入连接器和用于连接到外部输出信号的封装输出连接器。
在又一方面中，本发明提供用于制造具有两对堆叠芯片的多芯片装置的方法，包括如下步骤：将第一芯片翻转，使得承接晶体管的其顶侧面对第一方向，成为底部芯片；将第二芯片置于该翻转的第一芯片的顶部上，该第二芯片在焊盘布置和放置上和第一芯片大体相同；建立穿过焊盘和芯片的通孔，以便于实现顶部芯片的信号焊盘到底部芯片的对应信号焊盘的连接，以建立至少一个串联连接和至少一个并行连接；在通孔中布置绝缘层；在通孔中布置导体，来建立顶部芯片和底部芯片上焊盘之间的穿过过孔的连接，从而建立一集成电路芯片的堆叠对。
在同一方面中，该方法还包括：在集成电路芯片的堆叠对上沉积绝缘层；在绝缘层中形成接触孔来当另一个芯片随后布置在顶部上时允许特定相邻信号焊盘之间的连接；将导体沉积在接触孔内；蚀刻导体层，将多余的导体材料从接触孔之外的部分移除；在集成电路芯片的堆叠对的顶部上接附两个之前组合的芯片，来建立用于多芯片封装的多芯片电路，该两个之前组合的芯片和集成电路芯片的堆叠对大体相同；增加丝焊来将顶部芯片的输入信号焊盘连接到控制器的输出侧，并且将底部芯片的输出信号焊盘连接到控制器的输入侧；并且覆盖整个封装或者复合元件。
对于本领域内的普通技术人员通过阅读结合附图的本发明的具体实施例的以下描述，本发明的其它方面和特征将变得清楚明了。
附图说明
现在仅通过示例，并参考附图对本发明的实施例进行描述，其中：
图1是传统多芯片堆叠的部分顶视图和横截面视图；
图2是根据本发明实施例的适于制造的示例电路的示意图；
图3A-3C分别提供包括图2所示电路的实施例的简化正投影表示中的部分顶视图、横截面前视图和部分底视图；
图4是图3的实施例的另一个简化部分顶视图；
图5A-5C分别提供包括图2所示电路的另一个实施例的简化正投影表示中的部分顶视图、横截面前视图和部分底视图；
图6A-6C分别提供图2电路的实施例的详细的部分顶视图、横截面前视图和底视图；
图7和8示出根据本技术的用于制造图6中所示实施例的方法的步骤；
图9是根据本发明的实施例的另一个多芯片电路的横截面前视图；和
图10是根据本发明另一个实施例的多芯片封装的视横截面前视图。
具体实施方式
总的来说，本发明提供一种多芯片装置和堆叠多个大体相同的芯片来生成该装置的方法。该多芯片装置或者电路包括用于提供在来自至少两个芯片的信号焊盘之间的并行连接的至少一个穿过芯片的过孔，和用于提供在来自至少两个芯片的信号焊盘之间的串行或者菊花链连接的至少一个穿过芯片的过孔。公共连接信号焊盘相对于复制的公共信号焊盘关于芯片的中线对称地布置。输入信号焊盘相对于相应的输出信号焊盘关于芯片的中线对称地布置。为了提供这种布置，堆叠中的各芯片以大体相同的芯片交替翻转的方式设置。当堆叠多于两个芯片时在堆叠芯片和翻转芯片的信号焊盘之间提供至少一个串行连接。
贯穿孔的过孔的短互连提供较少的电感、电容和电阻，使得MCP的信号完整性优于使用焊丝的情况。除此之外，由于因不需要间隔件而实现的小外形(low profile)，因而封装的大小相对于使用焊丝的等价封装而言可以被最小化。
本发明的实施例提供使用穿过芯片的通孔(via hole)而不是焊丝来堆叠集成电路的方法。
与多点(multi-drop)情况不同，单个封装中的串行连接的多个部件提供不同的方式来将前一装置的输出连接到当前装置的输入，从而在输出和输入端口之间形成串行连接。
本发明的实施例提供一种用于形成串行连接的多芯片装置的方法。该技术益处在于提供了使用穿硅过孔方法来形成短线连接的方法。此处所使用的术语“串行连接”及其各种变形表示易于实现菊花链或者环形拓扑连接的任一连接。在串行连接的芯片的环形拓扑中，最后一个芯片环回到控制器。
现在参考图2，示意性地示出了包括串行连接的集成电路的电路200。该电路200包括四个芯片闪速存储器电路并且其被用作描述目的。本技术也可以应用到动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、专用集成电路(ASIC)、中央处理单元(CPU)或者具有类似于此处描述的串行连接拓扑的任一其它类型的多芯片电路。
电路200中的每个芯片包括可以被分类成如下三种连接信号类型的连接信号：
公共连接信号：
Figure GPA00001122968700081
VREF、和电源(VDD、VSS等)。
串行输入信号：
Figure GPA00001122968700082
/CK、D[0:3]、CSI和DSI。
串行输出信号：
Figure GPA00001122968700083
/CKO、Q[0:3]、CSO和DSO。
换句话说，一些并行或者公共连接信号可以包括时钟、复位和片选信号。图2中所示信号是一些例子，并且本领域内的普通技术人员可以理解根据信号的性质和连接需求还可以将其它信号适当地置于这些组的其中一个中。
本发明的一个实施例具有并行连接的时钟。然而在另一个实施例中，对于时钟使用串行连接。电源必须是并行的。根据本发明的实施例，输入和输出信号或者信号焊盘对于任一类型的RAM、任一逻辑甚或CPU都可以是菊花链式的。
参考图3A-3C，其示出了包括图2所示电路200的实施例的部分顶视图302(图3A)、横截面前视图304(图3B)和部分底视图306(图3C)的简化正投影表示300。清楚起见，仅示出连接信号的子集。在此实施例中，堆叠并且连接了两个大体相同的芯片。
如图3B中所示，其是图3A中沿着线A-A获得的横截面图，该集成电路芯片的堆叠对包括顶部芯片308和底部芯片310。底部芯片310具有和顶部芯片308大体相同的信号焊盘布置并且相对于顶部芯片在取向上翻转。如图3A和3C所示，每个芯片包括用于连接到外部输入信号的一个或者多个输入信号焊盘A3-A6。提供了一个或者多个公共连接信号焊盘A1-A2，每个公共连接信号焊盘相对于复制的公共信号焊盘B1-B2关于顶部芯片的中线312对称地布置。一个或者多个输出信号焊盘B3-B6相对于各自的或者对应的输入信号焊盘A3-A6关于芯片的中线对称地布置。
返回参考图3B，并行连接的穿过芯片的过孔314将顶部芯片公共连接信号焊盘和其复制的公共连接信号焊盘并行连接。串行连接的穿过芯片的过孔316将顶部芯片输出信号焊盘和其各自的或者对应的底部芯片上的输入信号焊盘串行连接。
当图3A-3C中的不同视图302、304和306在一起排齐时，则它们示出堆叠时顶部和底部芯片上的公共连接焊盘是如何互相排齐的，以及顶部芯片的输入信号焊盘是如何与底部芯片上其对应的输出信号焊盘排齐在一起的。当观察到视图302和306的焊盘互相垂直对准时，这是特别明显的。信号焊盘的这种布置使得在相同的多芯片封装中能够使用穿过芯片的过孔实现并行和串行或者菊花链式连接。
在一个实施例中，将堆叠的芯片对准使得基本不存在偏移量。例如，顶部芯片的边缘和底部芯片的对应边缘垂直排齐。在一个实施例中，顶部芯片的所有边缘和底部芯片的所有对应边缘垂直排齐。在另一个实施例中，堆叠的芯片互相面对相同的方向。例如，具有所选择的信号焊盘的第一芯片的一侧和具有同样的所选择的信号焊盘的第二芯片的一侧面对相同的方向。关于顶部芯片和底部芯片所描述的这些关系还可以描述具有多个堆叠芯片的本发明的实施例中的相邻芯片。
图4示出图3A-3C所示实施例的另一个部分顶视图，进一步详细描述芯片中信号焊盘之间的关键几何关系。在芯片上指定焊盘的位置可以使用穿过芯片的过孔实现与大体相同的翻转芯片的菊花链连接和并行连接。信号焊盘A3-A6是信号焊盘B3-B6关于芯片的中线312的镜像，反之亦然。信号焊盘A3-A6和B3-B6分别可以是串行输入焊盘和串行输出焊盘。公共连接焊盘A1和A2是它们相应的复制焊盘B1和B2关于芯片的中线的复制品和镜像。信号焊盘A1和B1载有互相相同的信号，并且信号焊盘A2和B2载有互相相同的信号。
继续描述图4的实施例中的焊盘布置，在距芯片的中线距离L1的位置提供输入焊盘A6。在距芯片的中线距离L2处提供相关的、或者对应的输出焊盘B6，其中L1＝L2。类似地，在距中线距离Lg和Lm的位置分别提供公共连接焊盘A1和A2，并且在距中线距离Lh和Ln的位置处分别提供它们复制的公共连接焊盘B1和B2，其中Lg＝Lh并且Lm＝Ln。
输入焊盘A5和输入焊盘A4间隔距离La。输出焊盘B5和输出焊盘B4间隔距离Lb，Lb等于La。类似地，对于图4中所示其它焊盘间距离，Lc＝Ld并且Le＝Lf。
当根据本发明的实施例仅堆叠两个芯片时，在焊盘的放置和布置中存在一些灵活性。在图4所示实施例中，中线的一侧上的焊盘全是输入，并且另一侧上的焊盘全是输出。在另一个实施例中，可以在芯片的中线的一侧或者两侧上提供输入端口和输出端口。在该情况中，每个输入端口和其对应输出端口位于中线的相对侧，并且成对的每一输入和输出端口以相同的距离与中线间隔开。输入焊盘和输出焊盘可以分组在一起，但是每一组中它们的相对放置和间隔距离并不像存在多个堆叠芯片时一样严格控制。
图5A-5C示出包括图2所示电路200的另一个实施例的部分顶视图502(图5A)、横截面前视图504(图5B)和部分底视图506(图5C)的简化正投影表示500。如图5B中明显所示，该实施例示出多芯片电路或者封装中的偶数倍个芯片，诸如多对堆叠的芯片。堆叠中的每个交替芯片相对于相邻芯片在取向上翻转。
图5B中所示实施例具有多个大体相同的芯片，包括顶部芯片508、底部芯片510和偶数个中间芯片。在该情况中，存在第一中间芯片512和第二中间芯片514。堆叠中的每个芯片具有大体相同的信号焊盘布置并且具有与关于图3描述的芯片类似的性质。在该实施例中，多芯片封装具有至少一个并行的穿过芯片的过孔、至少一个串行的穿过芯片的过孔和在堆叠芯片和翻转芯片的焊盘之间的至少一个串行连接。
顶部芯片508的输入信号焊盘A3-A6和公共连接信号焊盘A1-A2及B1-B2(图5A中所示)分别用于连接到外部输入信号和外部公共信号。顶部芯片的一个或者多个输出信号焊盘连接到相邻芯片的相应的输入信号焊盘，如下详细描述。
底部芯片510的输出信号焊盘B3-B6和公共连接信号焊盘A1-A2及B1-B2(图5C中所示)分别用于连接到外部输出信号和外部公共信号。底部芯片的一个或者多个输入信号焊盘连接到相邻芯片的相应的输出信号焊盘，如下详细描述。
至少一个中间芯片具有连接到相邻中间芯片的相应的一个或者多个输入信号焊盘的一个或者多个其输出信号焊盘。
在图5B中所示实施例中，提供绝缘器522来防止不应互相之间接触的相邻焊盘之间的短路。该绝缘器布置在相邻芯片的焊盘之间来防止所选择的相邻焊盘之间(诸如在不期望连接的那些焊盘之间)的接触。使用共线性地穿过焊盘、芯片和绝缘器的过孔518来形成相应的芯片到芯片的公共连接。在此情况中的并行连接的穿过芯片的过孔延伸穿过绝缘件522并且穿过中间芯片的对应的公共连接信号焊盘。
使用穿过芯片的过孔520或者穿过焊盘的过孔524可形成输出端口和输入端口之间的相应的串行连接。为了确保在存在绝缘件时的连接，穿过焊盘的过孔524延伸穿过该绝缘件，将中间芯片的一个或者多个输出信号焊盘连接到相邻芯片的相应的一个或者多个输入信号焊盘。如之前所提及的，串行连接易于形成菊花链或者环形拓扑连接。
在没有绝缘件的实施例(未示)中，用于输入和输出的焊盘可以互相物理接触来制成用于堆叠中“中间”芯片的连接。
关于使用穿过芯片的过孔的串行连接，堆叠中的前两个装置的输入和输出可以连接在一起，而使用穿过芯片的过孔不能将第二和第三装置连接在一起，且在他们之间还提供了绝缘。随后第三和第四装置可使用穿过芯片的过孔连接在一起。提供延伸穿过绝缘件的穿过焊盘的过孔可在第二和第三装置之间制成期望的串行连接。
堆叠中顶部和底部芯片上的输入和输出端口不连接到其它焊盘，而是连接到适当的外部连接。电源连接也来自外部，并且使用穿过芯片的过孔在整个堆叠上具有直接并行连接。
另外还注意到，到公共连接的外部连接示出在堆叠的顶部和底部芯片上。然而，顶部、底部或者这些连接的任一有益组合都包括在本技术中。例如，在另一个实施例(未示)中，诸如
Figure GPA00001122968700111
和VREF的信号具有单个的顶部或者底部连接，而诸如VDD、VSS、VDDQ和VSSQ的电源则具有顶部和底部连接二者。
在一个方面，本发明提供一种多芯片装置，其包括多个大体相同的芯片。每一个芯片包括一个或者多个公共连接信号焊盘，其中每个信号焊盘相对于复制的公共信号焊盘对称布置在芯片的中线上或者关于芯片的中线对称的布置。每一个芯片中提供一个或者多个输入信号焊盘以及一个或者多个输出信号焊盘。输出信号焊盘相对于相应的输入信号焊盘关于芯片的中线对称地布置。每一个芯片上的每一个公共连接信号焊盘通过共线性穿过芯片的过孔连接到其他芯片的相应的公共连接信号焊盘。
在该方面中，多个大体相同的芯片包括顶部芯片和底部芯片。该顶部芯片具有用于连接到外部输入信号的一个或者多个输入信号焊盘、用于连接到外部公共信号的公共连接信号焊盘和连接到相邻芯片的相应输入信号焊盘的一个或者多个输出信号焊盘。底部芯片具有用于连接到外部输出信号的一个或者多个输出信号焊盘、用于连接到外部公共信号的公共连接信号焊盘和连接到相邻芯片的相应的输出信号焊盘的一个或者多个输入信号焊盘。偶数个中间芯片具有连接到相邻芯片的相应的一个或者多个输入信号焊盘的一个或者多个输出信号焊盘。
图6A-6C示出包括作为图2所示电路200的实施例的多芯片封装600的详细部分顶视图602(图6A)、横截面前视图604(图6B)和部分底视图606(图6C)的简化正投影表示500。其示出了所有的连接信号。注意到由于
Figure GPA00001122968700121
对称布置在芯片的中线上，其没有复制。下面将描述顶部芯片上的输入焊盘CSI(公共选通输入)和底部芯片上的输出端口CSO(公共选通输出)之间的示例性串行连接或者菊花链连接。这提供了关于具有四个芯片或者更多偶数个芯片的堆叠中的串行或者菊花链连接上的进一步的细节。
如图6B中所示，外部连接将公共选通输入信号CSI载入顶部芯片上的CSI焊盘610。顶部芯片中的CSO焊盘612载有对应的输出信号。穿过芯片的过孔614从CSO焊盘612获得该输出并且将其作为输入连接到第一中间芯片的CSI焊盘616。第一中间芯片中的CSO焊盘618载有该输出信号。
第二中间芯片的CSO焊盘620通过绝缘件622和第一中间芯片的CSI焊盘614隔离，来防止堆叠中这两个相邻焊盘之间的连接。穿过焊盘的过孔624从第一中间芯片的CSO焊盘618获得该输出并且将其作为输入连接到第二中间芯片的CSI焊盘626。第二中间芯片中的CSO焊盘620载有对应的输出信号。
穿过芯片的过孔628从CSO焊盘620获得该输出并且将其作为输入连接到底部芯片的CSI焊盘630。底部芯片中的CSO焊盘632载有到外部连接的输出信号。
在一个实施例中，公共连接焊盘包括一个或者多个电源焊盘，其数量足以在执行同步输入和输出缓存时供应足够的操作电流和稳定的电压电平。
图7和8示出根据本发明的制造多芯片装置的方法的步骤。通过交替翻转芯片，每一芯片的顶侧，即形成有晶体管的表面，互相背对(faceopposite)，并且使用诸如穿过硅的过孔的穿过芯片的过孔将两个焊盘垂直的互相连接。在制成用于两个芯片的第一连接之后，沉积绝缘层来防止两个组合的多芯片(总的四个芯片)的焊盘之间的任一电短路。图7是示出了制造集成电路芯片的堆叠对的步骤，而图8示出在制造具有多个堆叠芯片对或者组合芯片对的多芯片装置中的其它步骤。
在图7中，步骤702中，将第一芯片翻转，使得承接晶体管的其顶侧面对第一方向，诸如向下，从而形成底部芯片。在步骤704，将第二芯片置于翻转的第一芯片的顶部上，该第二芯片在焊盘布置和放置上和第一芯片大体相同。在步骤706中，建立穿过焊盘和芯片的通孔，以便于实现顶部芯片的信号焊盘到底部芯片的对应信号焊盘的连接，从而建立至少一个串行连接和至少一个并行连接。
由于两个芯片的大体相同的信号焊盘布置，步骤706可以包括建立第一穿过芯片和穿过焊盘的通孔来便于形成顶部芯片公共连接信号焊盘和其复制公共连接信号焊盘之间的并行连接。步骤706还可以包括建立第二穿过芯片和穿过焊盘的通孔，以便于形成顶部芯片输出信号焊盘和底部芯片上其相应输入信号焊盘之间的串行连接。
在步骤708中，在所述通孔中布置绝缘层。在步骤710中，在所述通孔中布置导体(例如，铜)来建立顶部芯片和底部芯片上焊盘之间的穿过过孔的连接。在一个实施例中，在步骤710的最后，制成堆叠的芯片对，该堆叠包括用于并行连接顶部芯片公共连接信号焊盘和其复制的公共连接信号焊盘的至少一个并行连接的穿过芯片的过孔，和用于串行连接顶部芯片输出信号焊盘和底部芯片上其相应的输入信号焊盘的至少一个多个串行连接的穿过芯片的过孔。
现在参考图8，其示出在制造具有两对堆叠芯片的多芯片装置的方法中的其它步骤。在步骤802中，在集成电路芯片的第一堆叠对的顶部上沉积绝缘层。在步骤804中，在所述绝缘层中形成接触孔，以便当另一个芯片随后布置在顶部上时允许特定相邻信号焊盘之间的连接。在步骤806中，在之前步骤中形成的接触孔中填充或者沉积导体。在步骤808中，蚀刻导体层，使得多余的导体材料从接触孔之外的部分移除。在步骤810，将根据图7的步骤702-710制成的两个之前组合的芯片接附在集成电路芯片的第一堆叠对的顶部上，从而建立用于多芯片封装的多芯片电路。
在一个实施例中，用于堆叠串联集成电路的方法，包括以下步骤：将第一芯片翻转；将第二芯片置于翻转第一芯片上；在第二芯片中的公共连接和输出端口上建立穿过焊盘和芯片的通孔(via hole)；在通孔中布置绝缘层；在通孔中布置导体(例如铜)；沉积绝缘层；在绝缘层中形成接触孔；在接触孔中填充导体；蚀刻导体层；并且将两个芯片接附到之前组合的芯片。
图9是根据本发明的实施例的另一个电路900的前视图。在此实施例中，在形成多芯片电路的堆叠中存在八个芯片。顶部、底部和中间芯片具有类似于关于图5和6所描述的在芯片之间和堆叠中的连接。如图9中所示，相同的芯片的堆叠具有外部连接，该外部连接连接到封装输入和输出或者连接到引脚或者球，诸如球栅阵列(BGA)。例如，电路可以使用多个焊丝或者一个球栅连接到封装上的引脚或者引线框架。BGA在存储器工业中是公知的，用来提供高性能，诸如用于CPU封装。球栅是系统总线，并且可以和并行或者串行(菊花链)连接一起使用。BGA相比于基于引脚或者TSOP(薄的小轮廓封装)连接可提供更少的电容和负载。DDR2和DDR3和其他高速器件都使用BGA。BGA用于连接外部，不用于芯片间连接。
图10示出根据本发明另一个实施例的多芯片封装1000的视横截面前视图。根据本发明的一些方面，提供具有多个级联存储器装置的存储器系统。这些存储器装置可以串行连接，并且外部存储器控制器可以接收并且提供数据和控制信号给存储器系统。类似的布置在2005年12月30日提交、2007年4月5日公开的题名为“多个独立串行链路存储器”的具有共同受让人的美国专利申请公开文本No.2007/0076479-A1中描述，其内容通过引用包含于此。
当本发明的实施例用于诸如NAND闪存的特定类型的存储器时，期望提供在同一封装中的且和其他存储器芯片堆叠在一起的存储器控制器。对于许多类型的存储器芯片(例如，DRAM、SRAM或者其他逻辑)，诸如图9中所示，控制器将不和堆叠的芯片合并在一起。
在图10的实施例中，控制器1002置于堆叠的芯片1004的下方。来自存储器的输出信号焊盘通过控制器输入连接1006连接到控制器的输入侧。控制器输入连接1006可以是焊丝、过孔、球栅或者任一其它适合连接。控制器的输出侧通过控制器输出连接1008连接到存储器堆叠的顶部芯片的输入焊盘。控制器输出连接1008可以是丝焊或者任一其它适合连接。图10中仅示出用来说明连接的类型和性质的一些示意性连接。
在另一个实施例(未示出)中，控制器可以置于顶部上用来将控制器的输出侧连接到存储器的输入侧。提供合适的控制器输出连接来制成那些连接，并且提供适合的控制器输入连接来将存储器堆叠的输出侧连接到控制器的输入。在这样的实施例中，通过堆叠中的串行连接可以实现环回连接，其中最后一个装置环回到控制器。
在制造多芯片封装中，如有关图7和8所述的穿过芯片的过孔的建立是制造工艺中的一些步骤。当包括控制器时，还可以包括其他的步骤。在这种封装(包封)步骤中，可以加入控制器输入和输出连接。这可以包括增加丝焊来将控制器输出连接到存储器输入，或者反之亦然。其他的步骤包括覆盖整个封装或者复合件。
图3-10中描述的芯片使用硅衬底技术制成。然而，使用砷化镓、锗、锗化硅或者任意其它衬底技术制成的实施例也可以包括在本技术中。
注意到，为了说明清楚并且易于说明，在图3-10中所示实施例中，焊盘沿着芯片的单个边缘布置。焊盘还可以沿着芯片的两个、三个或者四个边缘布置，并且这些都包括在本技术中。
图2-10中所示芯片的物理尺寸和比例并不是按比例画出的。为了说明清楚，一些尺寸被放大或者缩小。
在上述描述中，出于解释的目的，描述了大量细节以便提供对本发明的实施例的全面理解。然而，对于本领域内的普通技术人员而言显而易见的是为了实现本发明并不需要这些特定细节。在其他实施例中，以框图形式示出公知电结构和电路以不致混淆本发明。
本发明的上述实施例仅用于示例目的，本领域技术人员可以在不脱离仅由所附的权利要求所限定的本发明保护范围之内对这些具体实施例进行各种替换、修改和变更。

Claims (26)

1.一种包括集成电路芯片的堆叠对的多芯片装置，包括：
顶部芯片，具有：
用于连接到外部输入信号的一个或者多个输入信号焊盘；
一个或者多个公共连接信号焊盘，每个公共连接信号焊盘相对于复制的公共连接信号焊盘关于该顶部芯片的中线对称地布置；
相对于相应的输入信号焊盘关于该顶部芯片的中线对称地布置的一个或者多个输出信号焊盘；
底部芯片，具有和顶部芯片大体相同的信号焊盘布置，该底部芯片相对于该顶部芯片在取向上翻转；
并行连接的穿过芯片的过孔，用于将顶部芯片公共连接信号焊盘和其复制的公共连接信号焊盘并行连接；和
串行连接的穿过芯片的过孔，用于将顶部芯片输出信号焊盘和底部芯片上其相应的输入信号焊盘串联连接。
2.权利要求1的装置，其中，所述一个或者多个输入信号焊盘、一个或者多个公共连接信号焊盘和一个或者多个输出信号焊盘沿着所述顶部芯片的单个边缘布置。
3.权利要求1的装置，还包括用于将顶部芯片输出信号焊盘和底部芯片上其相应的输入信号焊盘串联连接的多个串行连接的穿过芯片的过孔。
4.权利要求1的装置，还包括用于将顶部芯片公共连接信号焊盘和在底部芯片上其复制的公共连接信号焊盘并行连接的多个并行连接的穿过芯片的过孔。
5.权利要求1的装置，其中，所述一个或者多个输入信号焊盘布置在顶部芯片的中线的同一侧上。
6.权利要求1的装置，其中，所述顶部芯片和底部芯片对准，使得基本不存在偏移量。
7.权利要求6的装置，其中，所述顶部芯片的边缘和底部芯片的对应边缘垂直排齐在一起。
8.权利要求1的装置，其中，所述顶部芯片和底部芯片互相面向相同的方向。
9.权利要求8的装置，其中，具有所选择的信号焊盘的顶部芯片的一侧和具有相同的所选择信号焊盘的底部芯片的一侧面向相同的方向。
10.一种多芯片装置，包括：
具有顶部芯片、偶数个中间芯片和底部芯片的多个大体相同的芯片，每个芯片包括：
一个或者多个输入信号焊盘；
一个或者多个公共连接信号焊盘，每个公共连接信号焊盘相对于复制的公共连接信号焊盘关于芯片的中线对称地布置；
一个或者多个输出信号焊盘，相对于相应的输入信号焊盘关于芯片的中线对称地布置；
并行连接的穿过芯片的过孔，用于将每个芯片上对应的公共连接信号焊盘并行连接；和
串行连接的穿过芯片的过孔，用于将一个芯片的输出信号焊盘和另一个芯片上其相应的输入信号焊盘串联连接；
所述顶部芯片具有用于连接到外部输入信号的一个或者多个输入信号焊盘、用于连接到外部公共信号的公共连接信号焊盘和用于连接到相邻芯片的相应输入信号焊盘的一个或者多个输出信号焊盘；
所述底部芯片具有用于连接到外部输出信号的一个或者多个输出信号焊盘、用于连接到外部公共信号的公共连接信号焊盘和用于连接到相邻芯片的相应的输出信号焊盘的一个或者多个输入信号焊盘；
至少一个所述中间芯片具有串行连接到相邻中间芯片的相应的一个或者多个输入信号焊盘的一个或者多个输出信号焊盘，并且
所述多个大体相同的芯片在堆叠中提供，堆叠中的每个交替的芯片相对于相邻芯片在取向上翻转，每个芯片具有大体相同的信号焊盘布置。
11.权利要求10的装置，其中，所述偶数个中间芯片包括具有连接到多个相邻中间芯片的相应一个或者多个输入信号焊盘的一个或者多个输出信号焊盘的多个中间芯片。
12.权利要求10的装置，还包括布置在相邻中间芯片的焊盘之间的绝缘件，用来防止所选择的相邻焊盘之间的接触。
13.权利要求12的装置，其中，所述并行连接的穿过芯片的过孔延伸穿过绝缘件并且穿过所述中间芯片的相应公共连接信号焊盘。
14.权利要求12的装置，还包括延伸穿过绝缘件的穿过焊盘的过孔，用来将其中一个中间芯片的一个或者多个输出信号焊盘连接到相邻中间芯片的相应一个或者多个输入信号焊盘。
15.权利要求12的装置，还包括：
用于控制对多个大体相同的芯片的存取的控制器；
控制器输入连接，用来将来自底部芯片的输出信号焊盘连接到控制器的输入侧；以及
控制器输出连接，用来将控制器的输出侧连接到顶部芯片的输入焊盘。
16.权利要求15的装置，其中，所述控制器置于所述堆叠的芯片下面，并且所述控制器输出连接包括丝焊。
17.权利要求15的装置，其中，所述控制器置于堆叠的芯片之上，并且控制器输入连接包括丝焊。
18.一种用于堆叠串行连接的集成电路的方法，包括：
将第一芯片翻转，使得承接晶体管的其顶侧面对第一方向，形成底部芯片；
将第二芯片置于该翻转的第一芯片的顶部上，该第二芯片在焊盘布置和放置上和第一芯片大体相同；
建立穿过焊盘和芯片的通孔，以便于实现顶部芯片的信号焊盘到底部芯片的对应信号焊盘的连接，以建立至少一个串行连接和至少一个并行连接；
在所述通孔中布置绝缘层；并且
在所述通孔中布置导体，来建立顶部芯片和底部芯片上焊盘之间的穿过过孔的连接，建立集成电路芯片的堆叠对。
19.权利要求18的方法，其中，所述建立穿过焊盘和芯片的通孔的步骤包括建立第一穿过芯片和穿过焊盘的通孔，以便于实现顶部芯片公共连接信号焊盘和其复制公共连接信号焊盘之间的并行连接。
20.权利要求18的方法，其中，所述建立穿过焊盘和芯片的通孔的步骤包括建立第二穿过芯片和穿过焊盘的通孔，以便于实现顶部芯片输出信号焊盘和底部芯片上其相应输入信号焊盘之间的串行连接。
21.权利要求18的方法，还包括：
在所述集成电路芯片的堆叠对上沉积绝缘层；
在所述绝缘层中形成接触孔，以便当另一个芯片随后布置在顶部上时允许特定相邻信号焊盘之间的连接；
将导体沉积在接触孔内；
蚀刻导体层，将多余的导体材料从接触孔之外的部分移除；并且
在所述集成电路芯片的堆叠对的顶部上接附两个之前组合的芯片，来建立用于多芯片封装的多芯片电路，该两个之前组合的芯片和集成电路芯片的堆叠对大体相同。
22.权利要求21的方法，还包括：
提供用于控制对多个大体相同的芯片的存取的存储器控制器；
将顶部芯片的输入信号焊盘连接到控制器的输出侧；并且
将来自底部芯片的输出信号焊盘连接到控制器的输入侧。
23.一种多芯片装置，包括：
具有顶部芯片和底部芯片的多个大体相同的芯片，该顶部和底部芯片具有大体相同的信号焊盘布置，该底部芯片在取向上相对于顶部芯片翻转；
用于将顶部芯片的至少一个输出信号焊盘连接到底部芯片的相应输入信号焊盘的至少一个串行的穿过芯片的过孔；
用于将顶部芯片上至少一个公共连接信号焊盘连接到底部芯片上至少一个复制的公共连接信号焊盘的至少一个并行的穿过芯片的过孔。
24.一种多芯片装置，包括：
具有顶部芯片、偶数个中间芯片和底部芯片的多个大体相同的芯片，所述装置中每个芯片具有大体相同的信号焊盘布置，所述多个芯片提供在堆叠中，堆叠中的每个交替芯片在取向上相对于相邻芯片翻转；
至少一个并行的穿过芯片的过孔；
至少一个串行的穿过芯片的过孔；和
位于两个中间芯片的输出和输入信号焊盘之间的至少一个串行连接。
25.一种多芯片封装，包括：
具有顶部芯片、偶数个中间芯片和底部芯片的多个大体相同的芯片，所述装置中每个芯片具有大体相同的信号焊盘布置，所述多个芯片提供在堆叠中，所述堆叠中的每个交替芯片在取向上相对于相邻芯片翻转；
至少一个并行的穿过芯片的过孔；
至少一个串行的穿过芯片的过孔；
位于两个中间芯片的输出和输入信号焊盘之间的至少一个串行连接；
用于连接到外部输入信号的封装输入连接器；和
用于连接到外部输出信号的封装输出连接器。
26.一种用于制造具有两对堆叠芯片的多芯片装置的方法，包括：
将第一芯片翻转，使得承接晶体管的其顶侧面对第一方向，成为底部芯片；
将第二芯片置于该翻转的第一芯片的顶部上，该第二芯片在焊盘布置和放置上和第一芯片大体相同；
建立穿过焊盘和芯片的通孔，以便于实现顶部芯片的信号焊盘到底部芯片的对应信号焊盘的连接，以建立至少一个串联连接和至少一个并行连接；
在通孔中布置绝缘层；以及
在通孔中布置导体，来建立顶部芯片和底部芯片上焊盘之间的穿过过孔的连接，从而建立一个集成电路芯片的堆叠对；
在集成电路芯片的堆叠对的顶部上沉积绝缘层；
在绝缘层中形成接触孔，来当另一个芯片随后布置在顶部上时允许特定相邻信号焊盘之间的连接；
将导体沉积在接触孔内；
蚀刻导体层，将多余的导体材料从接触孔之外的部分移除；
在集成电路芯片的堆叠对的顶部上接附两个之前组合的芯片，来建立用于多芯片封装的多芯片电路，该两个之前组合的芯片和集成电路芯片的堆叠对大体相同；
增加丝焊，用来将顶部芯片的输入信号焊盘连接到控制器的输出侧并且将底部芯片的输出信号焊盘连接到控制器的输入侧；并且
覆盖整个封装或者复合件。
CN2008801140647A 2007-12-20 2008-12-18 堆叠串行连接的集成电路的方法和由其制成的多芯片装置 Expired - Fee Related CN101842896B (zh)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
US1534507P 2007-12-20 2007-12-20
US61/015,345 2007-12-20
US61/015345 2007-12-20
US3220308P 2008-02-28 2008-02-28
US61/032,203 2008-02-28
US61/032203 2008-02-28
US12/168354 2008-07-07
US12/168,354 2008-07-07
US12/168,354 US8399973B2 (en) 2007-12-20 2008-07-07 Data storage and stackable configurations
US12/236,874 2008-09-24
US12/236874 2008-09-24
US12/236,874 US7791175B2 (en) 2007-12-20 2008-09-24 Method for stacking serially-connected integrated circuits and multi-chip device made from same
PCT/CA2008/002235 WO2009079772A1 (en) 2007-12-20 2008-12-18 Method for stacking serially-connected integrated circuits and multi-chip device made from same

Publications (2)

Publication Number Publication Date
CN101842896A true CN101842896A (zh) 2010-09-22
CN101842896B CN101842896B (zh) 2013-11-06

Family

ID=40800612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801140647A Expired - Fee Related CN101842896B (zh) 2007-12-20 2008-12-18 堆叠串行连接的集成电路的方法和由其制成的多芯片装置

Country Status (8)

Country Link
US (3) US7791175B2 (zh)
EP (1) EP2220681B1 (zh)
JP (1) JP5633885B2 (zh)
KR (1) KR20100091164A (zh)
CN (1) CN101842896B (zh)
ES (1) ES2499392T3 (zh)
TW (1) TW200941695A (zh)
WO (1) WO2009079772A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019514227A (ja) * 2016-04-25 2019-05-30 シェンヂェン シーロン トイ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｘｉｌｏｎｇ Ｔｏｙ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ 分離回路の部品の集積接続の実現方法及び回路
CN114967570A (zh) * 2022-07-27 2022-08-30 深圳市汤诚科技有限公司 一种i2c从机地址可编程控制电路结构及控制方法
CN115802602A (zh) * 2023-02-08 2023-03-14 深圳时识科技有限公司 三维堆叠装置及方法、电路板和电子设备

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005010272A1 (de) * 2005-03-03 2006-09-14 Infineon Technologies Ag Halbleiterbauelement sowie Verfahren zum Herstellen eines Halbleiterbauelements
US7791175B2 (en) * 2007-12-20 2010-09-07 Mosaid Technologies Incorporated Method for stacking serially-connected integrated circuits and multi-chip device made from same
US8399973B2 (en) 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
KR100959606B1 (ko) * 2008-03-12 2010-05-27 주식회사 하이닉스반도체 스택 패키지 및 그의 제조 방법
US8174103B2 (en) * 2008-05-01 2012-05-08 International Business Machines Corporation Enhanced architectural interconnect options enabled with flipped die on a multi-chip package
US7741156B2 (en) * 2008-05-27 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming through vias with reflowed conductive material
US7957173B2 (en) 2008-10-14 2011-06-07 Mosaid Technologies Incorporated Composite memory having a bridging device for connecting discrete memory devices to a system
KR20100048610A (ko) * 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
US8674482B2 (en) * 2008-11-18 2014-03-18 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor chip with through-silicon-via and sidewall pad
US8137995B2 (en) * 2008-12-11 2012-03-20 Stats Chippac, Ltd. Double-sided semiconductor device and method of forming top-side and bottom-side interconnect structures
US8900921B2 (en) * 2008-12-11 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming topside and bottom-side interconnect structures around core die with TSV
US8082537B1 (en) 2009-01-28 2011-12-20 Xilinx, Inc. Method and apparatus for implementing spatially programmable through die vias in an integrated circuit
US7989959B1 (en) 2009-01-29 2011-08-02 Xilinx, Inc. Method of forming stacked-die integrated circuit
US8987868B1 (en) * 2009-02-24 2015-03-24 Xilinx, Inc. Method and apparatus for programmable heterogeneous integration of stacked semiconductor die
US9406561B2 (en) * 2009-04-20 2016-08-02 International Business Machines Corporation Three dimensional integrated circuit integration using dielectric bonding first and through via formation last
JP2011082450A (ja) 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
US8604593B2 (en) * 2009-10-19 2013-12-10 Mosaid Technologies Incorporated Reconfiguring through silicon vias in stacked multi-die packages
US9219023B2 (en) * 2010-01-19 2015-12-22 Globalfoundries Inc. 3D chip stack having encapsulated chip-in-chip
US8822281B2 (en) 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
US9015023B2 (en) 2010-05-05 2015-04-21 Xilinx, Inc. Device specific configuration of operating voltage
US8598695B2 (en) * 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
KR101251916B1 (ko) * 2010-08-27 2013-04-08 에스케이하이닉스 주식회사 반도체 집적회로
US8582373B2 (en) * 2010-08-31 2013-11-12 Micron Technology, Inc. Buffer die in stacks of memory dies and methods
KR101157032B1 (ko) * 2010-11-17 2012-06-21 에스케이하이닉스 주식회사 반도체 장치
US8618647B2 (en) 2011-08-01 2013-12-31 Tessera, Inc. Packaged microelectronic elements having blind vias for heat dissipation
US9093445B2 (en) 2011-08-26 2015-07-28 International Business Machines Corporation Packaging identical chips in a stacked structure
JP2013077358A (ja) * 2011-09-30 2013-04-25 Elpida Memory Inc 半導体装置
JP6053103B2 (ja) * 2012-04-12 2016-12-27 富士電機株式会社 ワイドバンドギャップ半導体装置およびその製造方法
US8563403B1 (en) 2012-06-27 2013-10-22 International Business Machines Corporation Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last
US8810006B2 (en) * 2012-08-10 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer system and method
US9368489B1 (en) 2013-02-28 2016-06-14 International Business Machines Corporation Interconnect circuits at three-dimensional (3-D) bonding interfaces of a processor array
US9588937B2 (en) * 2013-02-28 2017-03-07 International Business Machines Corporation Array of processor core circuits with reversible tiers
KR20140112257A (ko) * 2013-03-13 2014-09-23 삼성전자주식회사 반도체 패키지
US9000490B2 (en) 2013-04-19 2015-04-07 Xilinx, Inc. Semiconductor package having IC dice and voltage tuners
KR20140136201A (ko) * 2013-05-20 2014-11-28 에스케이하이닉스 주식회사 반도체 장치 및 메모리 시스템
US8860229B1 (en) 2013-07-16 2014-10-14 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US9087821B2 (en) 2013-07-16 2015-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bonding with through substrate via (TSV)
US9299640B2 (en) 2013-07-16 2016-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Front-to-back bonding with through-substrate via (TSV)
US9929050B2 (en) 2013-07-16 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming three-dimensional integrated circuit (3DIC) stacking structure
US20150168973A1 (en) * 2013-12-18 2015-06-18 Hashfast LLC Stacked chips powered from shared voltage sources
JP2015176958A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置及びその製造方法
CN104051337B (zh) * 2014-04-24 2017-02-15 上海珏芯光电科技有限公司 立体堆叠集成电路系统芯片封装的制造方法与测试方法
US9859382B2 (en) 2015-12-04 2018-01-02 Globalfoundries Inc. Integrated CMOS wafers
CN107305861B (zh) * 2016-04-25 2019-09-03 晟碟信息科技（上海）有限公司 半导体装置及其制造方法
US11398258B2 (en) 2018-04-30 2022-07-26 Invensas Llc Multi-die module with low power operation
US10978426B2 (en) * 2018-12-31 2021-04-13 Micron Technology, Inc. Semiconductor packages with pass-through clock traces and associated systems and methods

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191405A (en) 1988-12-23 1993-03-02 Matsushita Electric Industrial Co., Ltd. Three-dimensional stacked lsi
US5399898A (en) 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
JPH03291960A (ja) * 1990-04-09 1991-12-24 Hitachi Ltd 半導体装置積層用基板及び積層半導体装置
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JP3321925B2 (ja) * 1992-09-08 2002-09-09 セイコーエプソン株式会社 液晶表示装置、半導体チップの実装構造、電子光学装置および電子印字装置
US5477082A (en) 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
US5579207A (en) 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
CA2196024A1 (en) 1996-02-28 1997-08-28 Craig N. Ernsberger Multilayer electronic assembly utilizing a sinterable composition and related method of forming
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US6222276B1 (en) * 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
US6187652B1 (en) 1998-09-14 2001-02-13 Fujitsu Limited Method of fabrication of multiple-layer high density substrate
BR9916684A (pt) 1998-12-30 2001-09-25 Infineon Technologies Ag Sistema de semicondutor verticalmente integrado
US6678167B1 (en) 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
JP4497640B2 (ja) * 2000-03-29 2010-07-07 株式会社日立メディコ 高電圧スイッチ回路及びこれを用いたｘ線装置
US6404043B1 (en) 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
JP2002359346A (ja) 2001-05-30 2002-12-13 Sharp Corp 半導体装置および半導体チップの積層方法
JP4917225B2 (ja) * 2001-09-28 2012-04-18 ローム株式会社 半導体装置
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
JP2003197854A (ja) * 2001-12-26 2003-07-11 Nec Electronics Corp 両面接続型半導体装置、多段積層型半導体装置、その製造方法および該半導体装置を搭載した電子部品
KR100486832B1 (ko) 2002-02-06 2005-05-03 삼성전자주식회사 반도체 칩과 적층 칩 패키지 및 그 제조 방법
US6635970B2 (en) * 2002-02-06 2003-10-21 International Business Machines Corporation Power distribution design method for stacked flip-chip packages
TW523890B (en) 2002-02-07 2003-03-11 Macronix Int Co Ltd Stacked semiconductor packaging device
TW525273B (en) * 2002-02-07 2003-03-21 Via Tech Inc Elastomer interposer for fixing package onto printed circuit board and fabrication method thereof
TWI322448B (en) 2002-10-08 2010-03-21 Chippac Inc Semiconductor stacked multi-package module having inverted second package
US6876562B2 (en) * 2002-10-17 2005-04-05 Micron Technology, Inc. Apparatus and method for mounting microelectronic devices on a mirrored board assembly
JP3908146B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
TW556961U (en) 2002-12-31 2003-10-01 Advanced Semiconductor Eng Multi-chip stack flip-chip package
TWI225292B (en) 2003-04-23 2004-12-11 Advanced Semiconductor Eng Multi-chips stacked package
TWI220781B (en) 2003-04-28 2004-09-01 Advanced Semiconductor Eng Multi-chip package substrate for flip-chip and wire bonding
TWI225299B (en) 2003-05-02 2004-12-11 Advanced Semiconductor Eng Stacked flip chip package
US7098541B2 (en) * 2003-05-19 2006-08-29 Hewlett-Packard Development Company, L.P. Interconnect method for directly connected stacked integrated circuits
JP4160447B2 (ja) * 2003-05-28 2008-10-01 シャープ株式会社 電子部品およびモジュールならびにモジュールの組み立て方法、識別方法および環境設定方法
TWI229434B (en) 2003-08-25 2005-03-11 Advanced Semiconductor Eng Flip chip stacked package
KR100537892B1 (ko) 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
JP4205553B2 (ja) * 2003-11-06 2009-01-07 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US7173340B2 (en) 2004-02-25 2007-02-06 Texas Instruments Incorporated Daisy chaining of serial I/O interface on stacking devices
JP4441328B2 (ja) * 2004-05-25 2010-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP4063796B2 (ja) * 2004-06-30 2008-03-19 日本電気株式会社 積層型半導体装置
CN101714512B (zh) * 2004-08-20 2012-10-10 佐伊科比株式会社 具有三维层叠结构的半导体器件的制造方法
JP4622469B2 (ja) * 2004-11-12 2011-02-02 ソニー株式会社 回路基板、回路基板製造方法、及び半導体装置
US7217995B2 (en) 2004-11-12 2007-05-15 Macronix International Co., Ltd. Apparatus for stacking electrical components using insulated and interconnecting via
JP4354398B2 (ja) * 2004-12-27 2009-10-28 三菱重工業株式会社 半導体装置及びその製造方法
US7271026B2 (en) 2005-03-14 2007-09-18 Infineon Technologies Ag Method for producing chip stacks and chip stacks formed by integrated devices
US7132754B1 (en) 2005-03-17 2006-11-07 Alfred E. Mann Foundation For Scientific Research Flip chip stack
US7919844B2 (en) * 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
US7297574B2 (en) 2005-06-17 2007-11-20 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
JP4753725B2 (ja) * 2006-01-20 2011-08-24 エルピーダメモリ株式会社 積層型半導体装置
KR100743648B1 (ko) 2006-03-17 2007-07-27 주식회사 하이닉스반도체 웨이퍼 레벨 시스템 인 패키지의 제조방법
DE102006017947B4 (de) 2006-04-18 2008-02-21 Qimonda Ag Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren
WO2008002670A2 (en) * 2006-06-29 2008-01-03 Icemos Technology Corporation Varying pitch adapter and a method of forming a varying pitch adapter
US7750452B2 (en) * 2007-05-04 2010-07-06 Stats Chippac, Ltd. Same size die stacked package having through-hole vias formed in organic material
US7698470B2 (en) * 2007-08-06 2010-04-13 Qimonda Ag Integrated circuit, chip stack and data processing system
US7791175B2 (en) * 2007-12-20 2010-09-07 Mosaid Technologies Incorporated Method for stacking serially-connected integrated circuits and multi-chip device made from same
TWI389291B (zh) * 2008-05-13 2013-03-11 Ind Tech Res Inst 三維堆疊晶粒封裝結構

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019514227A (ja) * 2016-04-25 2019-05-30 シェンヂェン シーロン トイ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｘｉｌｏｎｇ Ｔｏｙ Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ 分離回路の部品の集積接続の実現方法及び回路
CN114967570A (zh) * 2022-07-27 2022-08-30 深圳市汤诚科技有限公司 一种i2c从机地址可编程控制电路结构及控制方法
CN114967570B (zh) * 2022-07-27 2022-11-11 深圳市汤诚科技有限公司 一种i2c从机地址可编程控制电路结构及控制方法
CN115802602A (zh) * 2023-02-08 2023-03-14 深圳时识科技有限公司 三维堆叠装置及方法、电路板和电子设备
CN115802602B (zh) * 2023-02-08 2023-09-26 深圳时识科技有限公司 三维堆叠装置及方法、电路板和电子设备

Also Published As

Publication number Publication date
JP2011507283A (ja) 2011-03-03
US20100297812A1 (en) 2010-11-25
US7923370B2 (en) 2011-04-12
TW200941695A (en) 2009-10-01
JP5633885B2 (ja) 2014-12-03
WO2009079772A1 (en) 2009-07-02
US7791175B2 (en) 2010-09-07
CN101842896B (zh) 2013-11-06
ES2499392T3 (es) 2014-09-29
US20110163423A1 (en) 2011-07-07
US8383514B2 (en) 2013-02-26
EP2220681A1 (en) 2010-08-25
KR20100091164A (ko) 2010-08-18
EP2220681B1 (en) 2014-06-18
US20090020855A1 (en) 2009-01-22
EP2220681A4 (en) 2011-03-02
WO2009079772A8 (en) 2010-01-14

Similar Documents

Publication Publication Date Title
CN101842896B (zh) 堆叠串行连接的集成电路的方法和由其制成的多芯片装置
US11693801B2 (en) Stacked semiconductor device assembly in computer system
KR101213175B1 (ko) 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
CN104011851B (zh) 具有窗口插入器的3d集成电路封装
CN103843136B (zh) 在ic封装中封装dram和soc
CN104900257B (zh) 三维双端口位单元及其组装方法
US9418964B2 (en) Chip package structure
KR20130007602A (ko) 오프셋 다이 스태킹의 멀티-칩 패키지 및 그 제조 방법
US8004848B2 (en) Stack module, card including the stack module, and system including the stack module
US20120049361A1 (en) Semiconductor integrated circuit
KR101780145B1 (ko) 시스템 온 칩 상의 컴포넌트 파티션 방법 및 이의 디바이스
TW202201703A (zh) 半導體封裝
US20230223323A1 (en) Semiconductor package having two-dimensional input and output device
JP2014220473A (ja) 集積回路装置およびその構成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC.

Free format text: FORMER NAME: MOSAID TECHNOLOGIES INC.

CP01 Change in the name or title of a patent holder

Address after: Ontario, Canada

Patentee after: Examine Vincent Zhi Cai management company

Address before: Ontario, Canada

Patentee before: Mosaid Technologies Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131106

Termination date: 20161218

CF01 Termination of patent right due to non-payment of annual fee