CN101877338B - 半导体封装及其制造方法 - Google Patents

半导体封装及其制造方法 Download PDF

Info

Publication number
CN101877338B
CN101877338B CN201010169233.6A CN201010169233A CN101877338B CN 101877338 B CN101877338 B CN 101877338B CN 201010169233 A CN201010169233 A CN 201010169233A CN 101877338 B CN101877338 B CN 101877338B
Authority
CN
China
Prior art keywords
internal circuit
circuit pattern
semiconductor chip
electrode
diffusion impervious
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010169233.6A
Other languages
English (en)
Other versions
CN101877338A (zh
Inventor
孙晧荣
崔俊基
梁胜宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101877338A publication Critical patent/CN101877338A/zh
Application granted granted Critical
Publication of CN101877338B publication Critical patent/CN101877338B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

一种能够有效堆叠的半导体封装及其制造方法。半导体封装包括：半导体芯片、绝缘层和贯通电极。半导体芯片具有：第一表面和第二表面、在半导体芯片中的电路部、与电路部电连接的内部电路图案、穿过内部电路图案并穿过第一和第二表面的通孔。绝缘层在半导体芯片的通孔上并具有暴露出内部电路图案的开口，所述内部电路图案通过通孔暴露出。贯通电极在通孔中并与通过绝缘层的开口暴露出的内部电路图案电耦合。

Description

半导体封装及其制造方法
相关申请
本申请要求2009年4月29日提交的韩国专利申请10-2009-0037664的优先权，通过引用将其全部并入本文。
技术领域
本发明涉及一种半导体封装及其制造方法。
背景技术
近来，已经开发了并且正在进一步开发能够在极短时间内存储和处理大量数据的半导体芯片和具有该半导体芯片的半导体封装。
近来提出具有堆叠在一起的至少两个半导体芯片的堆叠半导体封装，用于提高数据存储能力和用于提高数据处理速度。
为了实现堆叠半导体封装结构，需要将至少两个堆叠半导体芯片电耦合在一起的技术。在这点上，本领域中最近公开了通过在各个半导体芯片中形成贯通电极从而将堆叠半导体芯片电连接的技术。
这些贯通电极使用在半导体芯片的表面上形成的配线线路电耦合。当使用在半导体芯片的表面上形成的配线线路将贯通电极耦合在一起时，可出现半导体芯片体积增加的问题。
即使贯通电极通过使用设置于半导体芯片表面上的焊垫可与配线线路容易地耦合，贯通电极的结构使得其难以与在半导体芯片中形成的内部电路图案直接电耦合。
发明内容
本发明的实施方案涉及一种具有贯通电极的半导体封装，所述贯通电极与在半导体芯片中形成的内部电路图案电连接，同时防止半导体芯片的体积增加。
此外，本发明的实施方案涉及一种制造半导体封装的方法。
在本发明的一个实施方案中，一种半导体封装包括：半导体芯片，所述半导体芯片具有：第一表面和背离第一表面的第二表面、设置于半导体芯片中的电路部、与电路部电连接的内部电路图案、和穿过内部电路图案以及第一和第二表面的通孔；绝缘层，该绝缘层设置于通过限定通孔形成的半导体芯片的内表面上并且具有开口，以暴露出由于限定通孔而暴露出的内部电路图案；和设置于通孔中并与通过开口暴露出的内部电路图案电连接的贯通电极。
半导体封装还包括：介于绝缘层和贯通电极之间的扩散阻挡层，与内部电路图案电连接，并用于防止包含于贯通电极中的离子的扩散。
半导体封装还包括：介于扩散阻挡层和贯通电极之间并覆盖扩散阻挡层的籽金属层。
半导体封装还包括：设置于绝缘层上并具有暴露出内部电路图案的开口的扩散阻挡层；和覆盖扩散阻挡层并与通过扩散阻挡层的开口暴露出的内部电路图案电连接的籽金属层。
半导体封装还包括：设置于半导体芯片的第一表面上并与电路部电连接的焊垫；与焊垫电连接并设置于穿过第一和第二表面的通孔中的附加贯通电极；和介于附加贯通电极和通过限定通孔形成的半导体芯片的内表面之间的附加绝缘层。
内部电路图案施加有电源信号、接地信号、数据信号和芯片选择信号中的任意一种。
至少两个半导体芯片堆叠，半导体芯片的贯通电极彼此电连接。
在本发明的另一个实施方案中，一种半导体封装包括：半导体芯片，所述半导体芯片具有：第一表面和背离第一表面的第二表面、设置于半导体芯片中的电路部、与电路部电连接并形成在具有从第一表面测量的不同深度的不同位置处的第一和第二内部电路图案、以及穿过第一和第二表面与第一和第二内部电路图案的第一和第二通孔；设置于通过限定第一和第二通孔形成的半导体芯片的内表面上的第一和第二绝缘层，所述第一和第二绝缘层具有第一和第二开口，以暴露出由于限定第一和第二通孔而暴露出的第一和第二内部电路图案；和设置于第一和第二通孔中的第一和第二贯通电极，所述第一和第二贯通电极与通过第一和第二开口暴露出的第一和第二内部电路图案电连接。
半导体封装还包括：设置于第一绝缘层上并与第一内部电路图电连接的第一扩散阻挡层；介于第一扩散阻挡层和第一贯通电极之间的籽金属层；设置于第二绝缘层上并具有暴露出第二内部电路图案的开口的第二扩散阻挡层；覆盖第二扩散阻挡层并与第二内部电路图案电连接的第二籽金属层。
第一内部电路图案和第二内部电路图案由不同的金属形成。
半导体封装还包括：设置于半导体芯片的第一表面上并与电路部电连接的焊垫；与焊垫电连接并设置于穿过第一和第二表面的附加通孔中的附加贯通电极；介于附加贯通电极和通过限定附加通孔形成的半导体芯片的内表面之间的附加绝缘层。
在本发明的另一个实施方案中，一种制造半导体封装的方法包括以下步骤：制造半导体芯片，所述半导体芯片具有：第一表面和背离第一表面的第二表面、设置于半导体芯片中的电路部、与电路部电连接的并形成于其中的内部电路图案；限定盲孔从第一表面延伸穿过内部电路图案朝向第二表面，以由此暴露出内部电路图案；在通过限定盲孔形成的半导体芯片的内表面上形成绝缘层，以具有暴露出内部电路图案的开口；形成待设置于盲孔中并与通过开口暴露出的内部电路图案电连接的贯通电极；和处理第二表面以由此暴露出贯通电极。
在形成绝缘层和贯通电极的步骤之间，所述方法还包括以下步骤：形成扩散阻挡层以覆盖绝缘层并与内部电路图案电连接。
在形成扩散阻挡层和贯通电极的步骤之间，所述方法还包括以下步骤：形成籽金属层以覆盖扩散阻挡层。
在形成绝缘层和扩散阻挡层的步骤中，绝缘层和扩散阻挡层通过电接枝工艺或者化学接枝工艺形成。
在形成绝缘层和贯通电极的步骤之间，所述方法还包括以下步骤：形成扩散阻挡层以覆盖绝缘层并具有暴露出内部电路图案的开口；和形成籽金属层以覆盖扩散阻挡层，并与通过扩散阻挡层的开口暴露出的内部电路图案电连接。
在本发明的另一个实施方案中，一种制造半导体封装的方法包括以下步骤：制造半导体芯片，所述半导体芯片具有：第一表面和背离第一表面的第二表面、设置于半导体芯片中的电路部、与电路部电连接并形成在具有从第一表面测量的不同深度的不同位置处的第一和第二内部电路图案、以及穿过第一和第二表面与第一和第二内部电路图案的第一和第二通孔；形成设置于通过限定第一和第二通孔形成的半导体芯片的内表面上的第一和第二绝缘层，所述第一和第二绝缘层具有第一和第二开口，以暴露出由于限定第一和第二通孔而暴露出的第一和第二内部电路图案；在第一绝缘层上形成第一扩散阻挡层以通过第一开口与第一内部电路图案电连接，在第二绝缘层上形成第二扩散阻挡层以具有与第二开口对准的第三开口；在第一扩散阻挡层上形成第一籽金属层并且在第二扩散阻挡层上形成第二籽金属层以与第二内部电路图案电连接；以及在第一和第二籽金属层上形成第一和第二贯通电极。
至少两个半导体芯片堆叠，半导体芯片的贯通电极相互电连接。
第一内部电路图案和第二内部电路图案由不同的金属形成。
在形成第一和第二绝缘层以及第一和第二扩散阻挡层的步骤中，第一和第二绝缘层以及第一和第二扩散阻挡层通过电接枝工艺或者化学接枝工艺形成。
附图说明
图1为说明根据本发明第一实施方案的半导体封装的截面图。
图2为说明根据本发明第二实施方案的半导体封装的截面图。
图3为说明根据本发明第三实施方案的半导体封装的截面图。
图4为说明根据本发明第四实施方案的半导体封装的截面图。
图5为说明根据本发明第五实施方案的半导体封装的截面图。
图6为说明根据本发明第六实施方案的半导体封装的截面图。
图7～10为说明根据本发明第七实施方案制造半导体封装方法的截面图。
图11为说明根据本发明第八实施方案制造半导体封装方法的截面图。
图12为说明根据本发明第九实施方案制造半导体封装方法的截面图。
图13～16为说明根据本发明第十实施方案制造半导体封装方法的截面图。
具体实施方式
以下将参考所附图详细说明本发明的具体实施方案。此处应理解，附图不必是按比例绘制的，在某些情况下，比例可进行放大以更清楚地说明本发明的特定特征。
图1为说明根据本发明第一实施方案的半导体封装的截面图。
参考图1，半导体封装500包括：半导体芯片100、绝缘层200和贯通电极300。
半导体芯片100具有：电路部10、焊垫15、内部电路图案50和通孔70。
半导体芯片100为矩形六面体形，其具有第一表面20和背离第一表面20的第二表面30。
电路部10设置于半导体芯片100内。电路部10包括：用于存储数据的数据存储单元(未显示)和用于处理数据的处理数据单元(未显示)。
焊垫15设置于例如半导体芯片100的第一表面20上，并与电路部10电连接。施加于焊垫15的信号的实例可以是电源信号、接地信号、数据信号和芯片选择信号中的任意一种。
内部电路图案50设置于半导体芯片100内，并与电路部10电连接。施加于内部电路图案50的信号可以是电源信号、接地信号、数据信号和芯片选择信号中的任意一种。
通孔70穿过半导体芯片100的第一表面20和第二表面30。在本实施方案中，通孔70穿过对应于内部电路图案50的位置。由于通孔70的限定所以在半导体芯片100中形成内表面，内部电路图案50在该内表面上暴露出。
绝缘层200设置于由于限定穿过内部电路图案50的通孔70而形成的该内表面上。
在本实施方案中，绝缘层200可包括有机层或是无机层。绝缘层200具有选择性暴露出内部电路图案50的开口210。开口210可沿着该内表面形成为环形。
贯通电极300设置于穿过内部电路图案50的绝缘层200上。在本实施方案中，贯通电极300可由任意导电材料如铜、铝、金、银、多晶硅及其合金形成。在本实施方案中，贯通电极300通过限定于绝缘层200中的开口210与内部电路图案50电耦合。贯通电极300和电路部10与内部电路图案50电耦合。
根据本实施方案的半导体封装500可还包括：附加通孔75、附加绝缘层220和附加贯通电极310。
附加通孔75穿过半导体芯片100的第一表面20和第二表面30。附加通孔75也穿过半导体芯片100的焊垫15。
附加绝缘层220设置于由附加通孔75的限定而形成的半导体芯片100的内表面上。在本实施方案中，附加绝缘层220具有暴露出焊垫15的开口。
附加贯通电极310设置于附加通孔75内。附加贯通电极310与通过附加绝缘层220暴露出的焊垫15电耦合。
图2为说明根据本发明第二实施方案的半导体封装的截面图。除了示出扩散阻挡层230之外，图2中说明的半导体封装与上述参考图1的半导体封装基本相同。因此，此处将省略对相同组成元件的详细描述，相同的术语和相同的附图标记可用于表示相同的组成元件。
参考图2，半导体封装500包括：半导体芯片100、绝缘层200、贯通电极300和扩散阻挡层230。
扩散阻挡层230避免或至少防止包含于贯通电极300中的不希望的金属离子穿过绝缘层200扩散入半导体芯片100的电路部10中。扩散阻挡层230包括例如由钛(Ti)和/或氮化钛(TiN)制成的超薄层。
扩散阻挡层230优选覆盖绝缘层200，并与通过限定于绝缘层200中的开口暴露出的内部电路图案50电连接。
根据本实施方案的半导体封装500可还包括：附加通孔75、附加绝缘层220、附加贯通电极310和附加扩散阻挡层240。
附加通孔75穿过第一表面20和第二表面30之间的半导体芯片100。附加通孔75也穿过半导体芯片100的焊垫15。
附加绝缘层220设置于半导体芯片100的附加通孔75的内表面上。在本实施方案中，附加绝缘层220具有暴露出焊垫15的开口。
附加扩散阻挡层240设置于附加绝缘层220上并与焊垫15电连接。附加扩散阻挡层240避免或至少防止包含于附加贯通电极310中的金属离子穿过附加绝缘层220扩散入半导体芯片100的电路部10中。附加扩散阻挡层240可包括例如由钛(Ti)或氮化钛(TiN)及其混合物制成的超薄层。
附加贯通电极310设置于附加扩散阻挡层内，其中附加扩散阻挡层240设置于附加绝缘层220内。附加贯通电极310通过附加扩散阻挡层240与焊垫15电耦合。
图3为说明根据本发明第三实施方案的半导体封装的截面图。除了包括籽金属层250之外，图3中说明的半导体封装与上述参考图2的半导体封装基序相同。因此，此处将省略对相同组成元件的详细描述，相同的术语和相同的附图标记可用于表示相同的组成元件。
参考图3，半导体封装500包括：半导体芯片100、绝缘层200、贯通电极300、扩散阻挡层230和籽金属层250。
显示籽金属层250设置于扩散阻挡层230内。在本实施方案中，籽金属层250覆盖扩散阻挡层230的内表面。通过使用存在籽金属层250的镀敷工艺，在籽金属层250内随后形成贯通电极300。
根据本实施方案的半导体封装500可任选包括：附加通孔75、附加绝缘层220、附加贯通电极310、附加扩散阻挡层240和附加籽金属层260。
附加籽金属层260设置于扩散阻挡层240上。
显示附加贯通电极310设置于附加扩散阻挡层240内，其中附加扩散阻挡层240设置于附加绝缘层220内。附加贯通电极310通过附加籽金属层260与焊垫15电耦合。
图4为说明根据本发明第四实施方案的半导体封装的截面图。除了添加扩散阻挡层和籽金属层之外，图4中说明的半导体封装与上述参考图3的半导体封装基本相同。因此，此处将省略对相同组成元件的详细描述，相同的术语和相同的附图标记可用于表示相同的组成元件。
现在参考图4，半导体封装500可包括：半导体芯片100、绝缘层200、贯通电极300、扩散阻挡层270和籽金属层280。
显示扩散阻挡层270设置于绝缘层200内。显示扩散阻挡层270具有暴露出绝缘层200中开口210的开口275。
显示籽金属层280设置于扩散阻挡层270内。在本实施方案中，籽金属层280覆盖扩散阻挡层270内部表面。由于这一事实，籽金属层280通过扩散阻挡层270中的开口275与内部电路图案50电耦合。显示贯通电极300设置于籽金属层280内，并通过使用籽金属层280的镀敷工艺形成。
根据本实施方案的半导体封装500可包括：附加通孔75、附加绝缘层220、附加贯通电极310、附加扩散阻挡层240和附加籽金属层260。
显示附加籽金属层260设置于附加扩散阻挡层240内。
附加贯通电极310随后设置于附加扩散阻挡层240内，其中附加扩散阻挡层240设置于附加绝缘层220内。附加贯通电极310通过附加籽金属层260与焊垫15电耦合。
图5为说明根据本发明第五实施方案的半导体封装的截面图。除了半导体芯片和连接元件的数目之外，图5中说明的半导体封装与上述参考图3的半导体封装基本相同。因此，此处将省略对相同组成元件的详细描述，相同的术语和相同的附图标记可用于表示相同的组成元件。
参考图5，在本实施方案中，半导体封装500包括堆叠在一起的至少两个半导体芯片100。显示各贯通电极300均形成于至少两个半导体芯片100内，并在预定位置处彼此对准，使得它们设置为彼此面对。
显示连接元件510设置于半导体封装500的半导体芯片100之间，用于将彼此面对的贯通电极300电耦合在一起。即，贯通电极300通过连接元件510彼此电耦合。间隙填充元件520可也与连接元件510一起设置于在堆叠的半导体芯片100之间限定的空间中。
图6为说明根据本发明第六实施方案的半导体封装的截面图。
参考图6，半导体封装500包括：限定有第一和第二通孔72和74的半导体芯片100、第一和第二绝缘层202和204、由附图标记300共同标示的第一和第二贯通电极320和330、第一和第二扩散阻挡层230和270、以及第一和第二籽金属层250和280。
显示半导体芯片100具有第一表面20和背离第一表面20的第二表面30，显示电路部10设置于半导体芯片100内，电路部10可具有数据存储单元(未显示)和数据处理单元(未显示)。显示与电路部10电连接的焊垫15设置于半导体芯片100的第一表面20上。
内部电路图案52和54设置于半导体芯片100中。以下，将设置于半导体芯片100中的内部电路图案52和54限定为第一内部电路图案52和第二内部电路图案54。
当从顶部观察时，显示第一内部电路图案52和第二内部电路图案54设置于沿半导体芯片100的不同位置处。而且，第一内部电路图案52和第二内部电路图案54显示形成为在从第一表面20测量的不同深度处。
例如，第一内部电路图案52设置于从第一表面20测量的第一深度处，第二内部电路图案54形成于从第一表面20测量的大于第一深度的第二深度处。
在本实施方案中，第一和第二内部电路图案52和54可例如包含不同的金属。例如，第一和第二内部电路图案52和54中的任意一个可包含铜，第一和第二内部电路图案52和54中的另一个可包含铝。
显示半导体芯片100具有第一通孔72和第二通孔74。显示第一通孔72穿过半导体芯片100并穿过第一内部电路图案52，而且由于这一事实，部分第一内部电路图案52通过第一通孔72暴露于外部。
显示第二通孔74穿过半导体芯片100并穿过第二内部电路图案54，而且由于这一事实，部分第二内部电路图案54通过第二通孔74暴露于外部。
显示第一绝缘层202设置于第一通孔72的内表面上。也显示出，第一绝缘层202具有暴露出第一内部电路图案52的第一开口203。
显示第二绝缘层204设置于第二通孔74的内表面上。也显示出，第二绝缘层204具有暴露出第二内部电路图案54的第二开口205。
显示第一扩散阻挡层230设置于第一绝缘层202内。第一扩散阻挡层230通过限定于第一绝缘层202中的第一开口203与第一内部电路图案52电耦合。
显示第二扩散阻挡层270设置于第二绝缘层204内。显示第二扩散阻挡层270具有第三开口275，第三开口275与第二绝缘层204的第二开口205限定于基本相同的位置处并具有基本相同的截面形状。由此，第二扩散阻挡层270和第二内部电路图案54彼此电隔离。
显示第一籽金属层250设置于第一扩散阻挡层230内。
显示第二籽金属层280设置于第二扩散阻挡层270和第二内部电路图案54内。由于这一事实，第二籽金属层280与第二内部电路图案54电耦合。
第一贯通电极320设置于第一籽金属层250上并填充第一通孔72。第二贯通电极330设置于第二籽金属层280上并填充第二通孔74。
同时，根据本实施方案的半导体封装500可任选包括：附加通孔75、附加绝缘层220、附加贯通电极310、附加扩散阻挡层240和附加籽金属层260。
显示附加籽金属层260设置于附加扩散阻挡层240内。显示附加贯通电极310设置于附加扩散阻挡层240内，其中附加扩散阻挡层240设置于附加绝缘层220内。附加贯通电极310通过附加籽金属层260与焊垫15电耦合。
图7～10为说明根据本发明第七实施方案制造半导体封装方法的截面图。
参考图7，为了制造半导体封装，首先制造半导体芯片100。通过使用任意数量的已知半导体器件制造工艺，在半导体芯片100中形成具有用于数据存储的数据存储单元(未显示)和用于数据处理的数据处理单元(未显示)的电路部10。焊垫15在半导体芯片100的第一表面20上形成为与电路部10电连接，内部电路图案50在半导体芯片100中形成为与电路部10电连接。
参考图8，在半导体芯片100上形成焊垫15和在半导体芯片100中形成内部电路图案50之后，限定盲孔101从半导体芯片100的第一表面20延伸朝向背离第一表面20的第二表面30。盲孔101穿过例如焊垫15并穿过内部电路图案50。由于这一事实，焊垫15和内部电路图案50通过盲孔101在内表面上暴露出。
参考图9，在半导体芯片100中限定盲孔101之后，在盲孔101的内表面上分别形成绝缘层200和220。
绝缘层200和220可使用电接枝工艺或使用化学接枝工艺形成。绝缘层200和220并不在焊垫15和内部电路图案50上形成。绝缘层200和220通过使用电接枝工艺或化学接枝工艺沿盲孔101在半导体芯片100的内表面上选择性地形成。
由此，所产生的环形开口210限定于绝缘层200和220中，暴露出焊垫15和沿半导体芯片100的盲孔101的内表面上的内部电路图案50。
参考图10，通过电接枝工艺或化学接枝工艺形成具有暴露出焊垫15和内部电路图案50的开口210的绝缘层200和220之后，优选通过使用化学镀敷工艺在盲孔101内形成贯通电极300和310。
然后，对半导体芯片100的背离第一表面20的第二表面30进行处理，半导体芯片100厚度减小。由于半导体芯片100的厚度减小，所以贯通电极300和310在半导体芯片100的第二表面30上暴露出，由此随后制造出如图1所示的半导体封装500。
在本实施方案中，半导体芯片100的第二表面30可以使用CMP(化学机械抛光)工艺或使用蚀刻工艺处理，使半导体芯片100的厚度减小以暴露出对应于第二表面30的贯通电极的端部。
图11为说明根据本发明第八实施方案制造半导体封装方法的截面图。除了形成扩散阻挡层和籽金属层之外，图11说明的半导体封装的制造方法与上述参考图7的半导体封装的制造方法的历程基本相同。因此，此处将省略对相同组成元件的详细描述，相同的术语和相同的附图标记可用于表示相同的组成元件。
参考图11，在通过限定半导体芯片100中的盲孔而形成的内表面上形成具有暴露出内部电路图案50和焊垫15的开口210的绝缘层200和220之后，显示在绝缘层200和220上形成扩散阻挡层230和240。
类似于绝缘层200和220，扩散阻挡层230和240可使用电接枝工艺或化学接枝工艺形成。扩散阻挡层230和240形成在绝缘层200和220上，并形成在通过绝缘层200和220暴露出的内部电路图案50和焊垫15上。因此，内部电路图案50和焊垫15与扩散阻挡层230和240电耦合。
然后，籽金属层250和260在扩散阻挡层230和240内形成，其中扩散阻挡层230和240与内部电路图案50和焊垫15电连接。籽金属层250和260可以通过物理和化学气相沉积工艺、原子层沉积工艺、以及化学气相沉积中的任意一种形成。
形成籽金属层250和260之后，在籽金属层250和260上形成贯通电极300和310，从而制造出半导体封装500。
图12为说明根据本发明第九实施方案制造半导体封装方法的截面图。除了没有描述形成扩散阻挡层和籽金属层的工艺之外，图12说明的半导体封装的制造方法与上述参考图11的半导体封装的制造方法的历程基本相同。因此，此处将省略对相同组成元件的详细描述，相同的术语和相同的附图标记可用于表示相同的组成元件。
现在参考图12，在半导体芯片100中盲孔的内表面上形成具有暴露出内部电路图案50和焊垫15的开口210的绝缘层200和220之后，然后在绝缘层200和220内形成扩散阻挡层270和240。
扩散阻挡层270和240可以通过使用电接枝工艺、化学接枝工艺和化学气相沉积工艺中的任意一种在绝缘层200和220上形成。
扩散阻挡层270在绝缘层200上形成并具有与绝缘层200中限定的开口210对准的开口275。由此，扩散阻挡层270与内部电路图案50电绝缘。
由此，籽金属层280和260分别在扩散阻挡层270内和扩散阻挡层240内形成。籽金属层280和260可以通过使用物理和化学气相沉积工艺、原子层沉积工艺、以及化学气相沉积中的任意一种形成。籽金属层280通过限定于扩散阻挡层270中的开口275与内部电路图案50电耦合。
形成籽金属层280和260之后，在籽金属层280和260上形成贯通电极300和310，从而完成半导体封装500的制造。
图13～16为说明根据本发明第十实施方案制造半导体封装方法的截面图。
参考图13，为了制造半导体封装，首先通过半导体器件制造工艺制造出半导体芯片100。
半导体芯片100具有：第一表面20和背离第一表面20的第二表面30。通过使用任意数量的半导体器件制造工艺，在半导体芯片100中形成具有用于数据存储的数据存储单元(未显示)和用于数据处理的数据处理单元(未显示)的电路部10。焊垫15在半导体芯片100的第一表面20上形成为与电路部10电连接。
内部电路图案52和54在半导体芯片100中形成。以下，设置于半导体芯片100中的内部电路图案52和54可限定为第一内部电路图案52和第二内部电路图案54。
第一内部电路图案52和第二内部电路图案54设置于半导体芯片100上的不同位置处。而且，第一内部电路图案52和第二内部电路图案54形成在相对于半导体芯片100的第一表面20的不同深度处。例如，第一内部电路图案52设置于从第一表面20测量的第一深度D1处，第二内部电路图案54设置于从第一表面20测量的大于第一深度D1的第二深度D2处。
在本实施方案中，第一和第二内部电路图案52和54可由例如不同的金属形成。例如，第一和第二内部电路图案52和54中的任意一个可由铜形成，第一和第二内部电路图案52和54中的另一个可由铝形成。与此不同，第一和第二内部电路图案52和54可由相同的金属形成。
在半导体芯片100中形成焊垫15以及第一和第二内部电路图案52和54之后，限定盲孔101从半导体芯片100的第一表面20延伸朝向第二表面30。盲孔101穿过半导体芯片100的第一和第二内部电路图案52和54以及焊垫15。由此，第一和第二内部电路图案52和54在盲孔101的内表面上暴露出。
参考图14，显示第一绝缘层202、第二绝缘层204和第三绝缘层在盲孔101的内表面上形成。第一、第二，和第三绝缘层202、204和220分别暴露出第一和第二内部电路图案52和54以及焊垫15。
在本实施方案中，第一至第三绝缘层202、204和220通过使用化学镀工艺、溶胶凝胶工艺、电接枝工艺、化学接枝工艺和化学气相沉积工艺中的任意一种形成。
参考图15，在第一绝缘层202上形成第一扩散阻挡层230，在第二绝缘层204上形成第二扩散阻挡层270，在第三绝缘层220上形成第三扩散阻挡层240。在本实施方案中，第一至第三扩散阻挡层230、270和240是导电的。
在本实施方案中，第一至第三扩散阻挡层230、270和240可使用电接枝工艺或化学接枝工艺形成。
在本实施方案中，第一扩散阻挡层230通过限定于第一绝缘层202中的开口与第一内部电路图案52电耦合。第二扩散阻挡层270设置于第二绝缘层204上。第二扩散阻挡层270具有暴露出第二内部电路图案54的开口，因此与第二内部电路图案54电绝缘。第三扩散阻挡层240设置于第三绝缘层220上并与焊垫15电耦合。
参考图16，形成第一至第三扩散阻挡层230、270和240之后，在第一至第三扩散阻挡层230、270和240内随后分别设置第一至第三籽金属层250、280和260。形成于第二扩散阻挡层270上的第二籽金属层280通过限定于第二扩散阻挡层270和第二绝缘层204中的开口与第二内部电路图案54电耦合。
此后，如图6所示，第一、第二和第三贯通电极320、330和310分别在第一、第二和第三籽金属层250、280和260上形成。
由上述显见，本发明提供了以下优势，形成于半导体芯片上表面上的焊垫可与贯通电极彼此电耦合，形成于半导体芯片中的内部电路图案可与贯通电极彼此电耦合，由此能够防止由于贯通电极的使用而导致的半导体芯片体积的增加。
虽然已经描述了本发明的具体实施方案用于说明性的目的，但是本领域技术人员应理解能够做出各种改变、添加和替代，而没有脱离由所附权利要求公开的本发明的范围和精神。

Claims (6)

1.一种半导体封装，包括：
半导体芯片，包括：
第一表面和背离所述第一表面的第二表面，
设置于所述半导体芯片中的电路部，
与所述电路部电耦合的内部电路图案，和
穿过所述内部电路图案以及所述第一和第二表面的通孔；
在所述半导体芯片的所述通孔上的绝缘层，其中所述绝缘层具有沿着所述通孔暴露出所述内部电路图案的开口；
在所述通孔内的贯通电极，所述贯通电极通过沿着所述通孔暴露出所述内部电路图案的所述开口与所述内部电路图案电耦合；
在所述绝缘层上的扩散阻挡层，其中所述扩散阻挡层具有暴露出所述内部电路图案的开口；和
在所述扩散阻挡层上的籽金属层，所述籽金属层通过所述扩散阻挡层的开口与所述内部电路图案电耦合。
2.根据权利要求1的半导体封装，还包括：
在所述半导体芯片的所述第一表面上并与所述电路部电耦合的焊垫；
与所述焊垫电耦合并在穿过所述第一和第二表面的附加通孔内的附加贯通电极，和
在所述附加贯通电极和所述附加通孔之间的附加绝缘层。
3.根据权利要求1的半导体封装，其中所述内部电路图案施加有电源信号、接地信号、数据信号和芯片选择信号中的任意一种。
4.根据权利要求1的半导体封装，还包括堆叠在一起的至少两个半导体芯片，使得所述至少两个半导体芯片的贯通电极彼此电耦合。
5.一种制造半导体封装的方法，包括以下步骤：
制造半导体芯片，所述半导体芯片具有：第一表面和背离所述第一表面的第二表面、设置于所述半导体芯片中的电路部、和与所述电路部电耦合并形成于其中的内部电路图案；
限定从所述第一表面穿过所述内部电路图案朝向所述第二表面延伸的盲孔，所述盲孔暴露出所述内部电路图案；
在所述盲孔上形成绝缘层，使得所述绝缘层具有暴露出所述内部电路图案的开口；
在所述绝缘层上形成扩散阻挡层，使得所述扩散阻挡层具有暴露出所述内部电路图案的开口；
在所述扩散阻挡层上形成籽金属层，使得所述籽金属层通过所述扩散阻挡层的开口与所述内部电路图案电耦合；
在所述盲孔内形成贯通电极，使得所述贯通电极通过暴露出所述内部电路图案的所述绝缘层的开口与所述内部电路图案电耦合；和
减小所述半导体芯片的厚度以暴露出所述贯通电极的对应于所述第二表面的端部。
6.根据权利要求5的方法，其中在形成所述绝缘层和所述扩散阻挡层的步骤中，所述绝缘层和所述扩散阻挡层使用电接枝工艺或化学接枝工艺形成。
CN201010169233.6A 2009-04-29 2010-04-28 半导体封装及其制造方法 Expired - Fee Related CN101877338B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0037664 2009-04-29
KR1020090037664A KR101069287B1 (ko) 2009-04-29 2009-04-29 반도체 패키지 및 이의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410054734.8A Division CN103855138A (zh) 2009-04-29 2010-04-28 半导体封装及其制造方法

Publications (2)

Publication Number Publication Date
CN101877338A CN101877338A (zh) 2010-11-03
CN101877338B true CN101877338B (zh) 2014-09-17

Family

ID=43019854

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410054734.8A Pending CN103855138A (zh) 2009-04-29 2010-04-28 半导体封装及其制造方法
CN201010169233.6A Expired - Fee Related CN101877338B (zh) 2009-04-29 2010-04-28 半导体封装及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410054734.8A Pending CN103855138A (zh) 2009-04-29 2010-04-28 半导体封装及其制造方法

Country Status (4)

Country Link
US (1) US8217434B2 (zh)
KR (1) KR101069287B1 (zh)
CN (2) CN103855138A (zh)
TW (1) TWI479631B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2966283B1 (fr) * 2010-10-14 2012-11-30 Soi Tec Silicon On Insulator Tech Sa Procede pour realiser une structure de collage
US9865524B2 (en) * 2013-04-08 2018-01-09 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive vias using backside via reveal and selective passivation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5380681A (en) * 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
JP2905736B2 (ja) * 1995-12-18 1999-06-14 株式会社エイ・ティ・アール光電波通信研究所 半導体装置
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US20050275750A1 (en) * 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7446047B2 (en) * 2005-02-18 2008-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Metal structure with sidewall passivation and method
JP2006287211A (ja) * 2005-03-08 2006-10-19 Sharp Corp 半導体装置、積層半導体装置およびそれらの製造方法
US7772115B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
JP5145000B2 (ja) 2007-09-28 2013-02-13 株式会社フジクラ 貫通配線基板、半導体パッケージ及び貫通配線基板の製造方法
KR100886720B1 (ko) * 2007-10-30 2009-03-04 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
KR101176187B1 (ko) * 2007-11-21 2012-08-22 삼성전자주식회사 스택형 반도체 장치 및 이 장치의 직렬 경로 형성 방법
US8253230B2 (en) * 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
US7648911B2 (en) * 2008-05-27 2010-01-19 Stats Chippac, Ltd. Semiconductor device and method of forming embedded passive circuit elements interconnected to through hole vias
US7800238B2 (en) * 2008-06-27 2010-09-21 Micron Technology, Inc. Surface depressions for die-to-die interconnects and associated systems and methods

Also Published As

Publication number Publication date
KR101069287B1 (ko) 2011-10-04
CN101877338A (zh) 2010-11-03
TWI479631B (zh) 2015-04-01
US20100276795A1 (en) 2010-11-04
KR20100118787A (ko) 2010-11-08
CN103855138A (zh) 2014-06-11
TW201039427A (en) 2010-11-01
US8217434B2 (en) 2012-07-10

Similar Documents

Publication Publication Date Title
JP6548377B2 (ja) 集積回路素子及びその製造方法
JP6310217B2 (ja) Ｔｓｖ構造を備える集積回路素子及びその製造方法
US8232648B2 (en) Semiconductor article having a through silicon via and guard ring
CN101345231B (zh) 半导体芯片器件及其制造方法和包括其的堆叠封装
CN104885210B (zh) 石墨烯和金属互连
CN102386240B (zh) 圆柱形嵌入式电容器
KR100764055B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
CN1319170C (zh) 具有高品质因子的电感及其制造方法
CN100448001C (zh) 具有堆叠的半导体元件的半导体装置
US20130119547A1 (en) Integrated circuit device including through-silicon via structure having offset interface
KR20120000748A (ko) 반도체 소자 및 그 제조 방법
EP3618104B1 (en) Semiconductor chip with through-substrate via
CN102543829A (zh) 浅沟槽隔离和穿透基板通孔于集成电路设计之内的整合
CN103545275A (zh) 硅通孔封装结构及形成方法
CN101924096A (zh) 硅通孔结构及其形成工艺
US7683489B2 (en) Semiconductor device and fabricating method thereof
CN101877338B (zh) 半导体封装及其制造方法
CN110088890A (zh) 形成三维集成布线结构的方法及其半导体结构
KR100777926B1 (ko) 반도체 소자 및 그 제조방법
JP2011253898A (ja) 半導体装置及び製造方法
KR100954920B1 (ko) 인덕터 구조물
CN209544351U (zh) 一种半导体结构
CN108133931A (zh) 一种模组结构及其制作方法
KR101113327B1 (ko) 관통전극을 갖는 반도체소자 및 그 제조방법
CN203277371U (zh) 半导体器件和半导体组件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140917

Termination date: 20160428