CN101897120A - 用于产生或利用一个或一个以上吞没周期时钟信号的方法及设备 - Google Patents
用于产生或利用一个或一个以上吞没周期时钟信号的方法及设备 Download PDFInfo
- Publication number
- CN101897120A CN101897120A CN200880120820.7A CN200880120820A CN101897120A CN 101897120 A CN101897120 A CN 101897120A CN 200880120820 A CN200880120820 A CN 200880120820A CN 101897120 A CN101897120 A CN 101897120A
- Authority
- CN
- China
- Prior art keywords
- clock signal
- frequency
- cycle
- electronic installation
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000009434 installation Methods 0.000 claims description 94
- 241000167880 Hirundinidae Species 0.000 claims description 58
- 238000012952 Resampling Methods 0.000 claims description 50
- 230000006978 adaptation Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000001915 proofreading effect Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 27
- 238000004891 communication Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 10
- 230000007246 mechanism Effects 0.000 description 9
- 238000004088 simulation Methods 0.000 description 9
- 230000001413 cellular effect Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 230000000712 assembly Effects 0.000 description 6
- 238000000429 assembly Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000009747 swallowing Effects 0.000 description 5
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013079 data visualisation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000003733 optic disk Anatomy 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000003442 weekly effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Circuits Of Receivers In General (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种用于产生或利用基于一个或一个以上第一时钟信号导出的一个或一个以上吞没周期时钟信号的电子装置。所述装置包括经配置以接收具有第一频率的第一时钟信号的模块。所述模块经配置以产生具有第二频率的第二时钟信号,且经配置以在产生所述第二时钟信号时吞没所述第一时钟信号的一个或一个以上时钟周期。所述第一时钟信号具有均匀周期,且所述第二时钟信号具有不均匀周期。所述第一频率大于所述第二频率。所述模块可包括周期吞没计数器。本发明还提供一种方法及一种计算机可读媒体。
Description
根据35U.S.C.§119主张优先权
本专利申请案主张2007年12月20日申请的题为“用于产生或利用一个或一个以上吞没周期时钟信号的方法及设备(METHOD AND APPARATUS FOR GENERATINGOR UTILIZING ONE OR MORE CYCLE-SWALLOWED CLOCK SIGNALS)”的第61/015,267号临时申请案的优先权,所述临时申请案已转让给本受让人且在此以引用的方式明确地并入本文中。
技术领域
主题技术大体上涉及电子装置及时钟的产生或利用,且更具体来说涉及用于产生或利用一个或一个以上吞没周期时钟信号的方法及设备。
背景技术
一种用以产生现代电子装置中所需的所有时钟信号的方法是针对不同时钟采用不同锁相回路(PLL),或针对所需时钟频率的最小公倍数采用一个PLL作为参考,使得可使用分频器获得所需时钟信号中的每一者。这从面积/功率观点来看不切实际。此外,参考频率可能由于晶体振荡器的频率漂移、温度变化及/或电源电压变化而漂移,从而导致难以实施的非整数分频比。
发明内容
在本发明的一个方面中,提供一种用于产生或利用基于一个或一个以上第一时钟信号导出的一个或一个以上吞没周期时钟信号的电子装置。所述装置包含经配置以接收具有第一频率的第一时钟信号的模块。所述模块经配置以产生具有第二频率的第二时钟信号,且经配置以在产生所述第二时钟信号时吞没所述第一时钟信号的一个或一个以上时钟周期。所述第一时钟信号具有均匀周期,且所述第二时钟信号具有不均匀周期。所述第一频率大于所述第二频率。
在本发明的另一方面中,提供一种用于产生或利用基于一个或一个以上第一时钟信号导出的一个或一个以上吞没周期时钟信号的电子装置。所述装置包含周期吞没计数器,所述周期吞没计数器经配置以由具有第一频率的第一时钟信号计时。所述周期吞没计数器经配置以产生具有第二频率的第二时钟信号,且经配置以在产生所述第二时钟信号时吞没所述第一时钟信号的一个或一个以上时钟周期。所述第一频率大于所述第二频率。
在本发明的又一方面中,提供一种用于产生或利用基于一个或一个以上第一时钟信号导出的一个或一个以上吞没周期时钟信号的方法。所述方法包含接收具有第一频率的第一时钟信号及产生具有第二频率的第二时钟信号。所述第一时钟信号具有均匀周期,所述第二时钟信号具有不均匀周期,且所述第二频率小于所述第一频率。所述产生包含吞没所述第一时钟信号的一个或一个以上时钟周期。
在本发明的再一方面中,提供一种用于产生或利用基于一个或一个以上第一时钟信号导出的一个或一个以上吞没周期时钟信号的电子装置。所述电子装置包含用于接收具有第一频率的第一时钟信号的装置及用于产生具有第二频率的第二时钟信号的装置。所述第一时钟信号具有均匀周期,所述第二时钟信号具有不均匀周期,且所述第二频率小于所述第一频率。所述用于产生的装置包含用于吞没所述第一时钟信号的一个或一个以上时钟周期的装置。
在本发明的又一方面中,一种计算机可读媒体包含可由电子装置中的处理系统执行的指令。所述指令包含用于确定周期吞没计数器的内容及确定从第一系列数据重新取样的第二系列数据的代码。第二系列数据是基于周期吞没计数器的内容来确定的。周期吞没计数器经配置以接收具有第一频率的第一时钟信号,经配置以产生具有第二频率的第二时钟信号,且经配置以在产生所述第二时钟信号时吞没所述第一时钟信号的一个或一个以上时钟周期。如果第一系列数据由第二时钟信号计时,则第二系列数据由第一时钟信号计时,且如果第一系列数据由第一时钟信号计时,则第二系列数据由第二时钟信号计时。周期吞没计数器的内容是基于所述第一及第二频率来确定的。
应理解,所属领域的技术人员从以下详细描述中将容易了解主题技术的其它配置,其中借助说明展示并描述主题技术的各种配置。如将认识到,主题技术能够进行其它及不同配置,且其若干细节能够在各种其它方面予以修改,所有均不脱离主题技术的范围。因此,应将图式及详细描述视为本质上为说明性的而非限制性的。
附图说明
图1是说明根据本发明的一个方面的通信系统的实例的概念框图。
图2是说明根据本发明的一个方面的电子装置的硬件配置的实例的概念框图。
图3是说明根据本发明的一个方面的具有周期吞没计数器的电子装置的示范性配置的概念框图。
图4是说明根据本发明的一个方面的周期吞没计数器的示范性配置的概念框图。
图5说明根据本发明的一个方面的示范性源时钟信号、示范性计数器内容及示范性目标时钟信号。
图6说明根据本发明的一个方面的数据从一个时钟域到另一时钟域的示范性重新取样。
图7是说明根据本发明的一个方面的在发射操作期间利用周期吞没计数器用于对数据进行重新取样的电子装置的硬件配置的实例的概念框图。
图8是说明根据本发明的一个方面的在接收操作期间利用周期吞没计数器用于对数据进行重新取样的电子装置的硬件配置的实例的概念框图。
图9A及9B说明根据本发明的一个方面的产生或利用基于一个或一个以上第一时钟信号导出的一个或一个以上吞没周期时钟信号的示范性方法。
图10是说明根据本发明的一个方面的用于产生或利用基于一个或一个以上第一时钟信号导出的一个或一个以上吞没周期时钟信号的电子装置的实例的概念框图。
图11是说明根据本发明的一个方面的包含可由电子装置中的处理系统执行的指令的示范性计算机可读媒体的概念框图。
具体实施方式
下文陈述的详细描述既定作为对主题技术的各种配置的描述,且并非既定表示可实践主题技术的仅有配置。附图并入本文中且组成详细描述的一部分。详细描述包括出于提供对主题技术的详尽理解的目的的特定细节。然而,所属领域的技术人员将显而易见,可在没有这些特定细节的情况下实践主题技术。在一些例子中,以框图形式展示众所周知的结构及组件以免混淆主题技术的概念。
图1是通信系统100的配置的示范性框图。通信系统100可包括第一接入终端120a、第二接入终端120b及第三接入终端120c。
接入终端可为任何适宜的电子装置,例如无线电话、有线电话、膝上型计算机、桌上型计算机、个人数字助理(PDA)、数据收发器、调制解调器、寻呼机、相机、游戏控制台、MPEG音频层3(MP3)播放器、媒体网关系统、音频通信装置、视频通信装置、多媒体通信装置、前述装置中的任一者的组件(例如,印刷电路板、集成电路或电路组件),或任何其它电子装置。接入终端可由所属领域的技术人员称为手持机、无线通信装置、无线电话、蜂窝式电话、有线通信装置、有线电话、用户终端、用户装备、移动台、移动单元、订户单元、订户台、无线台、移动无线电、无线电电话或某种其它术语。
在图1中,根据一个方面,第一接入终端120a可为无线电话,第二接入终端120b可为有线电话,且第三接入终端120c可为媒体网关系统。通信系统100可进一步包括电路交换(CS)域130、因特网协议多媒体子系统(IMS)域150及公用交换电话网(PSTN)160。IMS域150可与例如因特网等广域网(WAN)140重叠。
CS域130可包括基站132,且IMS域150可包括接入点152。第三接入终端120c可包括于CS域130中。CS域130及IMS域150中的每一者还可包括用于发射、接收及处理信号的其它众所周知组件,或其它电子装置,但其未经展示以免混淆本文描述的概念。接入终端120b可连接到PSTN 160或电缆调制解调器(未图示)且耦合到CS域130、IMS域150及WAN 140。
CS域可为(例如)蜂窝式域。CS域可支持蜂窝式通信网络,例如第二代无线或蜂窝式技术(2G)、第三代无线或蜂窝式技术(3G)、第四代无线或蜂窝式技术(4G)、蜂窝式码分多址(CDMA)、宽带码分多址(WCDMA)、时分多址(TDMA)、频分多址(FDMA)、正交频分多址(OFDMA)、CDMA 2000EV-DO、CDMA 20001XRTT、全球移动通信系统(GSM)、超移动宽带(UMB)或任何其它适宜的蜂窝式技术。CS域130还可结合蜂窝式通信网络支持有线通信网络。
IMS域可支持无线通信网络,例如广域网(WAN)、无线局域网(WLAN)、全球微波接入互操作性(WiMAX)、无线保真(Wi-Fi)、电气及电子工程师协会(IEEE)802.11、基于蓝牙的无线个人局域网(WPAN)、超宽带(UWB)、长期演进(LTE)、家庭射频(HomeRF)或任何其它适宜的无线通信网络。IMS域150还可结合无线通信网络支持有线通信网络(例如,有线局域网(LAN))。
第一接入终端120a可使用CS域130或IMS域150来与第二接入终端120b通信。当第一接入终端120a使用CS域130时,第一接入终端120a可利用基站132,基站132允许第一接入终端120a与CS域130内的装置以及连接到CS域130的装置(例如,第二接入终端120b)通信。当第一接入终端120a使用IMS域150时,其可利用接入点152,所述接入点152允许第一接入终端120a与IMS域150内的装置以及连接到IMS域150的装置(例如,第二接入终端120b)通信。虽然通信系统100已被说明为具有一个CS域及一个IMS域,但通信系统100可包括多个CS域、多个IMS域、多个基站、多个接入点、多个PSTN及/或额外接入终端。
CS域130、IMS域150、PSTN 160及WAN 140中的每一者可包括一个或一个以上电子装置。基站132以及第一接入终端120a、第二接入终端120b及第三接入终端120c中的每一者可为电子装置或可包括多个电子装置。
图2是说明电子装置的实例的概念框图。电子装置200包括处理系统202,处理系统202能够经由总线204或其它结构或装置来与接收器206及发射器208通信。接收器206可从天线226接收信号,且发射器208可使用天线228发射信号。应理解,除总线以外的通信装置可与所揭示的配置一起利用。处理系统202可产生音频、视频、多媒体及/或其它类型的数据以提供到发射器208以用于传送。此外,音频、视频、多媒体及/或其它类型的数据可在接收器206处接收并由处理系统202处理。
可存储在存储器210或处理系统202中的软件程序可由处理系统202使用以控制并管理对各种网络的接入,以及提供其它通信及处理功能。软件程序还可为例如显示器212及小键盘214等各种用户接口装置提供与处理系统202的接口。
处理系统202可使用软件、硬件或两者的组合来实施。借助实例,处理系统202可以一个或一个以上处理器来实施。处理器可为通用微处理器、微控制器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、可编程逻辑装置(PLD)、控制器、状态机、门控逻辑、离散硬件组件,或可执行信息的计算或其它操纵的任何其它适宜的装置。处理系统202还可包括用于存储软件的一个或一个以上计算机可读媒体。软件应广义上解释为意指指令、数据或其任何组合,而无论其被称为软件、固件、中间件、微码、硬件描述语言还是其它术语。指令可包括代码(例如,呈源代码格式、二进制代码格式、可执行代码格式或任何其它适宜的代码格式)。
虽然图2展示两个单独天线226及228,但电子装置可针对接收器206及发射器208两者使用一个共用天线,或可使用多个天线(例如,接收器206及发射器208中的每一者或一者可包括一个以上天线)。电子装置还可包括图2中未展示的其它组件(例如,外围装置)或可包括比图2所示的组件少的组件。在另一配置中可将接收器206及发射器208组合为收发器。处理系统202的一些功能可由图2所示的其它块中的一者或一者以上(例如,接收器206及发射器208)执行,且接收器206及/或发射器208的一些功能可由其它块中的一者或一者以上(例如,处理系统202)执行。图1及图2所示的通信系统及电子装置仅为实例,且主题技术可在其它类型的通信系统及其它装置中实践。
图3是说明电子装置的实例的另一概念框图。电子装置300包括周期吞没计数器350。周期吞没计数器350可接收增量值R 310作为输入。周期吞没计数器350还可接收用于对周期吞没计数器350计时的源时钟信号320。周期吞没计数器350可提供目标时钟信号330作为输出,目标时钟信号330可基于R 310及源时钟信号320而产生。电子装置300可包括图2所示的一些或所有组件,或替代地,图3所示的组件可并入到图2所示的一些组件中。举例来说,周期吞没计数器350可并入到处理系统202、接收器206、发射器208或其某一组合中。
图4是说明周期吞没计数器的实例的概念框图。周期吞没计数器350可包括计数器460(其可为模N计数器)及周期吞没块470。计数器460可接收R 310,可使用源时钟信号320计时,且可产生计数器输出465。周期吞没块470可吞没(例如,省略或消除)源时钟信号320的一个或一个以上周期并产生目标时钟信号330。下文详细描述周期吞没计数器的操作。
在本发明的一个方面中,周期吞没计数器提供用以从频率不与目标时钟信号的频率(例如,所需频率)调谐地相关的源时钟信号产生同步时钟及数据的新颖且简单但强大的机制。当源时钟信号的频率(源频率)与目标时钟信号的频率(目标频率)不调谐地相关时,源频率及目标频率(例如)并非为彼此的倍数。可利用多个周期吞没计数器来从(例如)单一源时钟信号产生多个目标时钟信号。每一周期吞没计数器可产生其对应目标时钟信号。目标时钟信号可为数字时钟信号。
周期吞没计数器还可校正存在于源时钟信号中的潜在频率漂移(有时称为频率偏移)。举例来说,源时钟信号的频率可因晶体振荡器的频率漂移而随时间漂移(或改变)。周期吞没计数器可自动地校正此频率漂移。应注意,主题技术适用于具有频率漂移的源时钟信号,适用于可能具有频率漂移的源时钟(例如,频率可能漂移的源时钟信号),以及适用于不具有频率漂移的源时钟信号。
周期吞没计数器还可用于以任意高准确度将数字数据从一个时钟域内插到另一时钟域。
在常常集成于同一芯片上的现代多标准及多模式收发器中,总是出现对从不(或无法)与所有目标频率调谐地相关的源(或从单一源)有效地产生不同目标计时频率的需要。术语“多标准”可指代多个协议,例如CDMA、GSM及全球定位系统(GPS)。术语“多模式”可指代作为相同标准但需要不同计时频率的不同标准版本的协议。多模式协议的实例可包括WCDMA 1999及高速下行链路包接入(HSDPA)2003。
最便利地以符号速率的某整数倍数执行信号的基带处理。举例来说,以K×3.84MHz对WCDMA基带电路计时,其中K可为2、4、8、16等,而在CDMA中,时钟为K×1.2288MHz,且以L×270.8333kHz对GSM/EDGE/GPRS基带电路计时,其中L可高达96或有时高达192。
在本发明的一个方面中,周期吞没实施方案提供一种简单的时钟产生机制,所述时钟产生机制是有效的,因为其需要可处理频率漂移的简单硬件(例如,计数器),且所述时钟产生机制可自然地适用于任意良好质量的数字数据重新取样。
在本发明的一个方面中,源时钟信号的频率(源频率)大于目标时钟信号的频率(目标频率)(即,源频率高于目标频率)。换句话说,ftarg<fsrc,其中ftarg是目标频率且fsrc是源频率。此准则可在实践设计上容易地实现,因为通常寻求时钟频率的一个以上约数。在另一示范性配置中,源频率大于目标频率,但源频率小于目标频率的两倍。在又一示范性配置中,源频率大于目标频率,但小于目标频率的三倍。应注意,这些仅为一些说明性实例,且主题技术不限于这些实例。
周期吞没的功能性
如图3、图4及图5所示,周期吞没计数器350可由源时钟信号320计时,并如下文所计算(取决于目标频率)而递增。周期吞没计数器350可简单地在源时钟信号320的每个时钟周期(例如,图5所示的时钟周期C)处递增,且每当计数器460溢出(翻覆)时,周期吞没块470可吞没(例如,省略或消除)源时钟信号320的时钟周期(或脉冲)。换句话说,吞没(例如,省略或消除)来自目标时钟信号330的时钟脉冲(或周期),如图5中所说明。当吞没源时钟信号的一个或一个以上时钟周期或脉冲时,这可视为吞没来自目标时钟信号的一个或一个以上时钟脉冲或周期。
在本发明的一个方面中,目标时钟信号可视为与源时钟信号相同,但有若干周期或脉冲(滴答声)缺失。目标时钟信号可视为吞没周期时钟信号,因为一个或一个以上时钟周期或脉冲被吞没(例如,省略、消除或缺失)。目标时钟信号330具有平均来说不随时间改变且因此平均来说为恒定的所需目标频率。目标时钟信号还可保持与源时钟信号320同步,这常常是用于维持系统时间的非常合意的性质。取决于周期吞没机制,即使当源时钟信号320以频率偏移漂移时,目标时钟信号330也可维持准确的平均频率。这在需要校正由于晶体振荡器、温度及/或供电变化而造成的频率漂移的实践调制解调器中是重要的。此外,在每个时间处的周期吞没计数器350的内容(例如,计数器输出465)是自然地辅助依据设计复杂性而具有任意良好重新取样性能的重新取样电路的数字,如随后进一步详细描述。
参看图3、图4及图5,下文说明周期吞没计数器的示范性操作。假定源时钟信号320具有为100的频率(fin=100)。频率单位为赫兹(例如,MHz、GHz、kHz),但由于单位不影响分析,因此其在此实例中未提及。假定目标时钟信号330的所需频率为70(fout=70)。接着,在此实例中,N=10,M=7,R=N-M=3。一般来说,N及M可为整数,其比率N/M最紧密近似源频率与目标频率的比率(fin/fout)。在一个实例中,可为N及M选择满足以上准则的最小可能整数。在另一实例中,可为N及M选择满足以上准则的最大可能整数,且此选择可对精细频率调整有益。周期吞没计数器350防止每N(在此实例中为10)个源时钟脉冲中的R(在此实例中为3)个源时钟脉冲变为目标时钟信号(即,“吞没”源时钟信号的每N个周期中的R个周期)。
图5说明源时钟信号320、计数器输出465及目标时钟信号330。周期吞没计数器350可在源时钟信号320的每个滴答声(或每个周期)处递增R(在此实例中为N-M=3)且在N(在此实例中为10)处溢出。目标(或输出)时钟信号可经验证为具有等于源频率的M/N(在此情况下为70%)的平均频率。
因此,在此示范性实施方案中,周期吞没计数器350具有增量R=3,且在值N=10处或以上溢出,在此情况下计数器循环通过图5中列举的值。计数器460可简单地为模N计数器,其中在此实例中N=10。计数器460的开始状态不相关。
在实践示范性实施方案中,可实施32位计数器(即,选择N=2^32)且接着选择R=舍入其中fin是源或输入(可用)频率,且fout是目标(或输出)频率,而不是寻求一对整数N及M使得有理分数N/M=fin/fout且接着选择R=N-M。
可以许多不同方式检测周期吞没计数器350中的溢出。一种方式是通过确定计数器输出465的值是否小于增量值(例如,在此实例中R=3)来检测溢出。另一方式可为监视计数器输出465的值并在计数器输出465的当前值小于计数器输出465的先前值时确定已发生溢出。这些仅为实例,且主题技术不限于这些实例。
频率控制
仍参看图3、图4及图5,根据本发明的一个方面,周期吞没计数器350可容易地校正源时钟信号320的频率漂移,从而产生平均来说频率稳定的目标时钟信号330。换句话说,目标时钟信号330的频率(目标频率)平均来说比源时钟信号320的频率(源频率)稳定(或更好地受控)。举例来说,假定源时钟信号320漂移10%,使得其频率变为110(从100),则计数器460可经编程以递增R=4,并在N=11处溢出(模N),以便适应源频率漂移。平均目标频率保持恒定(例如)在70。换句话说,favg out=M/N fin,其中favg out是平均目标频率,fin是源频率,M在此情况下为7,且N在此情况下为10。
应注意,即使10个百万分率(ppm)(0.001%)的频率漂移也可影响电子装置的操作,因为(例如)10ppm的频率漂移可能引起信号漂移到不准许电子装置操作的邻近频率通道中。因此,频率稳定的目标时钟信号可具有(例如)远小于1ppm的频率漂移(或频率偏移)。在某些敏感应用(例如,GPS)中,所需时钟准确性使得即使1个十亿分率(ppb)(其为0.001ppm)的漂移也可不利地影响性能。因此,对于敏感应用,频率稳定的目标时钟信号的频率漂移量可(例如)小于1ppb、0.1ppb或0.001ppb或甚至更小。以上描述的这些频率漂移量仅为实例,且主题技术不限于这些实例。
如果自动频率控制(AFC)模块可准确地估计源时钟信号中的频率漂移,则目标时钟信号中的频率漂移可达到零。目标时钟信号的频率稳定性可取决于AFC模块可如何准确地估计源时钟信号中的频率漂移。如果源时钟信号具有频率漂移,则目标时钟信号可具有小于或远小于源时钟信号的频率漂移的频率漂移,或目标时钟信号可具有几乎零频率漂移或无频率漂移。频率稳定的时钟信号可称为频率始终稳定的时钟信号、频率准确受控的时钟信号、频率严格受控的时钟信号及/或频率精确受控的时钟信号。
根据本发明的一个方面,假定已由(例如)自动频率控制(AFC)模块(见,例如,图7中的AFC模块780)估计频率偏移,则对频率偏移的处置一般来说可如下进行。
假定已针对一对标称源频率及目标频率(fin、fout)确定标称常数N、M及R。现假定AFC机制确定可用频率fin已漂移X ppm,使得实际源(或可用)频率已变为:f′in=fin·(1+X·10-6)。在此情况下,所有需要在周期吞没计数器350中再编程的是(例如)将N及R再编程为N′及R′,其可表达为如下:
Ne =舍入[N·X·10-16]
N′=N+Ne
R′=R+Re
可展示出,用以上所展示方式改变标称常数N、R可维持从周期吞没计数器350输出的恒定目标频率。换句话说,如果频率偏移的估计可用,则周期吞没计数器350可经再编程且以简单且有效方式维持稳定的目标(或输出)频率(从而消除漂移)。
在本发明的一个方面中,可在目标时钟信号中自动地补偿源时钟信号的潜在或实际频率漂移。周期吞没计数器可经配置以在产生目标时钟信号时自适应或自动地校正源时钟信号中的频率漂移。这可基于从AFC模块导出的对频率漂移(或偏移)的一个或一个以上估计。
重新取样的功能性
现参看图3到图6,在本发明的一个方面中,周期吞没计数器350可用以对数据(例如,数字数据)进行重新取样。这是可能的,因为任何时钟间隔处的计数器内容(例如,计数器输出465)可表示具有频率fout(其不可用)的假想理想目标时钟信号630的滴答声与具有频率fin的源时钟信号320的滴答声之间的分数时间差。实际上,在任何给定时间处周期吞没计数器350的内容除以溢出极限(N)可提供源时钟信号320的滴答声(有规律地到达,其中周期Tin=1/fin)将移位的假想理想目标时钟周期Tout=1/fout的分数,如图6中说明。这对于数字数据重新取样非常有用,因为其可建立现有数据与合意(经重新取样)数据的时钟信号之间的时序关系。
仍参看图3到图6,其说明示范性重新取样操作。在此实例中,再次假定fin=1/Tin=100且fout=70。接着,如上所述,由周期吞没计数器350产生的目标时钟信号330具有平均频率fout=70,但其周期不均匀且可在Tin(未吞没的源时钟周期)与2·Tin(吞没的源时钟周期)之间变化。然而,假如具有fout=70的理想目标时钟信号630存在,则其将每个单位时间发出滴答声。理想目标时钟信号630的这些假想滴答声将从源时钟信号320的规则(每Tin)滴答声移位由以上τn指示的Tout的分数,如图6所示。此外,以真实目标时钟信号330的滴答声计时的数字数据可视为以假想理想目标时钟信号630的滴答声计时,因为其间存在一一对应关系(或映射)。真实目标时钟信号330及理想目标时钟信号630具有相同平均频率fout。
图6说明以上实例。在一个方面中,理想(不存在)目标时钟信号630与真实目标时钟信号330之间存在一一对应关系(或映射)。使用计数器内容c[n](例如,计数器输出465)来识别可用数据与所需(或经内插)数据的相对时间位置,可执行任何内插(例如,线性、多项式或任何其它内插)。
可在仅知晓周期吞没计数器350的内容c[n]的情况下在任一方向上执行内插。下文描述两个示范性过程。
(1)将由真实目标时钟信号330计时(或载于其上)的数据重新取样为由源目标时钟信号320计时(或载于其上)的数据。由真实目标时钟信号330计时的数据可视为由假想理想目标时钟信号630的滴答声计时(或载于其上)的数据。此重新取样过程可在数据发射操作期间发生-例如,在将数字数据发送到由均匀计时周期但可能频率偏移的源时钟信号计时的数/模转换器(DAC)之前对所述数据进行重新取样。图7中说明示范性重新取样操作。在发射基带处理器770中,数据可最初由真实目标时钟信号330计时。重新取样器760可将由真实目标时钟信号330计时的数据重新取样为由源时钟信号320计时的数据。此数据可接着发送到由源时钟信号320计时的DAC 740。如上所述,目标(吞没周期)时钟信号330可具有不均匀周期但频率可自动地受控,进而消除源时钟信号320中存在的频率偏移的效应。
(2)将由均匀周期但可能频率偏移的源时钟信号320计时(或载于其上)的数据重新取样为由不均匀周期的吞没周期但“频率准确受控”的目标时钟信号330计时(或载于其上)的数据。虽然内插器设计可不同,但内插所需要的时序信息可(例如,单独地)由周期吞没计数器350的内容提供。此重新取样过程可在数据接收操作期间发生-例如,在模/数转换器(ADC)执行模/数转换操作之后对数据进行重新取样,其可能需要均匀计时以避免杂散且由均匀周期但可能频率偏移的源时钟信号计时。图8中说明示范性重新取样操作。在由源时钟信号320计时的ADC840执行模/数转换之后,重新取样器860可将由源时钟信号320计时的数据重新取样为由目标时钟信号330计时的数据。
在本发明的一个方面中,均匀周期可指代(例如)具有近似相等持续时间的信号的时钟周期,或在信号的任何两个连续滴答声之间消逝的时间近似恒定的信号的时钟周期。在另一方面中,均匀周期可具有时变频率漂移。在又一方面中,均匀周期可具有时变频率漂移,其中每周期的漂移量大致上小于周期的持续时间。在再一方面中,具有均匀周期的信号的频率可缓慢变化。在又一方面中,均匀周期可指代(例如)近似均匀的周期。在本发明的一个方面中,不均匀周期可指代(例如)在信号的某些连续滴答声之间具有一个或一个以上不相等时间间隔的信号的时钟周期。在另一方面中,当通过或基于吞没(例如,省略或消除)第一信号的一个或一个以上周期而产生第二信号时,接着所述第二信号可视为具有不均匀周期。在又一方面中,不均匀周期可指代(例如)大致上不均匀的周期。对数据进行重新取样有时可称为转译、变换或转换数据。
数据的示范性内插:线性内插
在本发明的一个方面中,下文说明使用周期吞没计数器的内容在两个方向上数据的示范性线性内插。周期吞没与线性内插关系的功能性可用以下伪码来描述。
for every tick of a source clock signal:
n:=n+1; //此索引不是吞没周期的,原始(源)时钟
c[n]=(c[n-1]+R)modulo N;
if(c[n]>c[n-1]) //如果计数器尚未溢出
m:=m+1; //无周期吞没,目标时钟信号必须发出滴答声
endif //否则,计数器溢出,周期被吞没
if x-data is available and y-data is desired:
//将数据从trgt_clk重新取样为src_clk,即,从目标时钟信号重新取样为源时钟信号
elseif y-data is available and x-data is desired:
//将数据从src_clk重新取样为trgt_clk,即,从源时钟信号重新取样为目标时钟信号
endif
endfor
以上展示的伪码中的值N、M及R可为如上文参看图3、图4及图5描述的N、M及R,其中平均目标频率可为源频率的M/N。n可为源时钟信号320的索引,m可为目标时钟信号330的索引,y[n]可为由源时钟信号320计时(或载于其上)的数据,且x[m]可为由目标时钟信号330计时(或载于其上)的数据。
返回参看图6所示的示范性操作,如果数据从第一时钟域(例如,源时钟信号320)重新取样到第二时钟域(例如,目标时钟信号330)中,则在重新取样之后数据由第二时钟域的时钟信号(例如,目标时钟信号330)计时。此外,第二时钟域中的数据可如下通过在第一时钟域中的两个邻近数据之间执行线性(或任何其它)内插而从第一时钟域中的数据确定:举例来说,源时钟信号320的第一滴答声处的数据可呈现为目标时钟信号330的第一滴答声处的数据。源时钟信号320的第二滴答声处的数据及第三滴答声处的数据可用以对目标时钟信号330的第二滴答声处的数据进行线性内插。源时钟信号320的第三滴答声处的数据及第四滴答声处的数据可用以对目标时钟信号330的第三滴答声处的数据进行线性内插。源时钟信号320的第五滴答声处的数据及第六滴答声处的数据可用以对目标时钟信号330的第四滴答声处的数据进行线性内插。因为在源时钟信号320的第五滴答声处存在溢出,所以不在源时钟信号320的第四滴答声处的数据与第五滴答声处的数据之间执行内插。以上呈现的伪码说明此操作。
如果数据从第二时钟域(例如,目标时钟信号330)重新取样到第一时钟域(例如,源时钟信号320)中,则在重新取样之后数据由第一时钟域的时钟信号(例如,源时钟信号320)计时。此外,第一时钟域中的数据可通过在第二时钟域中的两个邻近数据之间执行线性内插而从第二时钟域中的数据确定。以上呈现的伪码说明此操作。
上述线性内插操作仅是一个示范性方案,且可根据一个示范性配置在硬件上仅以一个乘法器来实施。应注意,在另一配置中可利用多个乘法器及/或其它组件。在一个方面中,源时钟信号(均匀周期但可能具有频率偏移)的滴答声与具有所需平均频率(甚至校正频率偏移)的目标时钟信号的滴答声之间的时序关系在任何时间点处可由周期吞没计数器的内容c[n]提供。在一个方面中,此时序信息是任何内插方法的仅有先决条件。在另一方面中,其它信息可用作内插方法的先决条件。
可以(例如)较高复杂性为代价而推行除线性内插以外的内插技术(例如,多项式或其它非线性技术)。此类其它内插技术可基于周期吞没计数器的内容(例如,c[n]、τ)而执行。此类技术还可基于正从其重新取样数据的时钟信号的两个或两个以上邻近或非邻近滴答声处的数据。举例来说,来自正从其重新取样数据的第一时钟信号的两个以上滴答声的数据可用以确定第二时钟信号的给定滴答声处的经重新取样的数据。在此情况下,可添加延迟,使得可收集来自两个以上滴答声的数据。这些仅为一些实例,且主题技术可利用其它内插方案。
在发射或接收操作中利用吞没周期时钟信号
图7是说明在发射操作期间利用周期吞没计数器用于对数据进行重新取样的电子装置的硬件配置的实例的概念框图。电子装置700可包括放大器(AMP)710、混频器720、模拟抗混淆滤波器(AAF)730、数/模转换器(DAC)740、重新取样器760、发射基带处理器770及周期吞没计数器350。重新取样器760可包括内插器765,所述内插器765经配置以使用周期吞没计数器350的内容对数据进行内插。内插器765可为线性或非线性的。重新取样器760可将一系列数据从一个时钟域重新取样到另一时钟域。
在发射基带处理器770中,数据可由目标时钟信号330计时。重新取样器760可接收源时钟信号320及目标时钟信号330。重新取样器760可从发射基带处理器770接收数据并将由目标时钟信号330计时的数据重新取样为由源时钟信号320计时的数据。由重新取样器760输出的数据可发送到由源时钟信号320计时的DAC 740。从DAC 740输出的信号可发送到模拟AAF 730、混频器720(在所述混频器720处将所述信号与发射本机振荡器(TxLO)信号混合并进行上变频转换)且接着发送到AMP 710。所述信号可接着使用(例如)图2所示的天线228发射到电子装置700外部的另一电子装置。
电子装置700可包括图2所示的一些或所有组件,或替代地,图7所示的组件可并入到图2所示的一些组件中。举例来说,图7中的周期吞没计数器350可并入到处理系统202、发射器208或其某一组合中。AMP 710、混频器720、模拟AAF 730及DAC 740可实施于发射器208中。重新取样器760及发射基带处理器770可实施于处理系统202、发射器208或其某一组合中。
图8是说明在接收操作期间利用周期吞没计数器用于对数据进行重新取样的电子装置的硬件配置的实例的概念框图。电子装置800可包括低噪声放大器(LNA)810、混频器820、模拟抗混淆滤波器(AAF)830、模/数转换器(ADC)840、数字低通滤波器(LPF)850、重新取样器860、接收基带处理器870、自动频率控制(AFC)模块880及周期吞没计数器350。重新取样器860可包括内插器865,所述内插器865经配置以使用周期吞没计数器350的内容对数据进行内插。内插器865可为线性或非线性的。
LNA 810可经由例如图2中的天线226等天线从电子装置800外部的电子装置接收信号。所述信号可接着由混频器820使用接收本机振荡器(RxLO)来混合。所述信号可发送到模拟AAF 830且接着发送到由源时钟信号320计时的ADC 840。ADC 840的输出可发送到数字LPF 850。重新取样器860可接着获取由源时钟信号320计时的数据并将其转换为由目标时钟信号330计时的数据。由目标时钟信号330计时的数据可由接收基带处理器870使用目标时钟信号330来处理。重新取样器860可源时钟信号320及目标时钟信号330。
AFC模块880可检测频率漂移,且响应于所述检测,AFC模块880可估计源时钟信号320中的频率漂移的量。所估计的信息可发送到处理器(例如,图2中的处理系统202中的处理块),所述处理器可产生上述值N′及R′。图8中的周期吞没计数器350可接收值N、M及R或值N′M及R′。此外,用于发射操作的图7中的周期吞没计数器350可接收值N、M及R或值N′、M及R′。值N′及R′是从由图8中的AFC模块880产生的所估计信息导出的。此段落中描述的过程可自动地执行。在一个方面中,AFC模块880可自动地确定源时钟信号320中的频率漂移的量。
电子装置800可包括图2所示的一些或所有组件,或替代地,图8所示的组件可并入到图2所示的一些组件中。举例来说,图8中的周期吞没计数器350可并入到处理系统202、接收器206或其某一组合中。LNA 810、混频器820、模拟AAF 830及ADC 840可实施于接收器206中。数字LPF850、重新取样器860、接收基带处理器870及AFC模块880可实施于处理系统202、接收器206或其某一组合中。
图7及图8说明吞没周期目标时钟信号及相关联的重新取样操作在发射器及接收器中的示范性利用。在这些示范性操作中,维持至少两个时钟域:一个为用于模拟处理(例如,使用源时钟信号320)的模拟时钟域,且一个为用于数字处理(例如,使用目标时钟信号330)的数字时钟域。源时钟信号320可具有均匀计时周期但可趋向于随时间发生频率漂移。目标时钟信号330可归因于时钟脉冲(或时钟周期)吞没而具有不均匀计时周期但频率可紧密受控。如果在重新取样器760及860处维持数据完整性,则目标时钟信号具有不均匀时钟周期不会影响基带处理或数字处理。可通过(例如)利用上述数据内插方案来维持数据完整性。目标时钟信号的频率可准确地受控(无漂移)是高度合意的性质。如上文所论述,目标时钟信号的频率可基于(例如)来自图8所示的自动频率控制(AFC)模块880的信息而准确地受控。
应注意,主题技术可具有多个时钟域(例如,两个以上时钟域),其中每一时钟域具有不同时钟频率。在一个实例中,可存在一个或一个以上模拟时钟域及一个或一个以上数字时钟域。
根据本发明的一个方面,一种简单且有效的机制具备周期吞没计数器,其可产生未必与所述一个或一个以上可用源时钟信号的频率调谐地相关的一个或一个以上所需时钟信号的频率。在另一方面中,周期吞没计数器可用于产生与(或可与)所述一个或一个以上源时钟信号的频率调谐地相关的一个或一个以上目标时钟信号的频率。在此情况下,周期吞没操作可视为分频。
在又一方面中,周期吞没机制可视为使得能够从第一时钟域(例如,其频率漂移但具有近似均匀持续时间的时钟周期)产生第二时钟域(例如,其频率受控但具有可能不均匀的周期)且使得能够将数据从一个时钟域重新取样到另一时钟域(例如,数据转变)的机制。所述时钟域中的每一者可包括一个或一个以上时钟信号。
在再一方面中,管理两个频率之间的关系的常数N及M可经选择以任意良好地近似任何频率,并校正任何频率漂移(频率偏移)。在一个方面中,周期吞没计数器可用以将趋向于发生频率漂移的源时钟信号变换为频率准确受控的目标时钟信号,使得目标时钟信号在频率上比源时钟信号稳定。源频率可(例如)不小于目标频率。此外,周期吞没计数器的内容可支持任意良好的数字数据内插。本文描述的周期吞没计数器可对于针对所需要的所有目标时钟信号使用单一频率源的现代多模式及多标准收发器(可能集成)的有效设计非常有用。
根据一个方面,非常简单的数字电路(例如,适宜的计数器)可用以根本上降低复杂性并导出为不同基本符号速率的倍数(且因此调谐地不相关)的计时速率,如市场上正变得越来越普遍的现代多模式多标准收发器中所发生。此利用周期吞没计数器的多模式时钟产生可容易地校正时钟源中普遍存在的频率漂移(或频率偏移),且可辅助从一个时钟域到另一时钟域的无缝数字数据重新取样。
虽然上文描述了常数N及M的实例,但应注意,可以许多不同方式选择(或预先选择或预先确定)N及M。在此方面,可预先选择或预先确定常数R。作为用于确定N及M的另一实例,假定源频率为70MHz且目标频率为61.44MHz(即,16×3.84MHz),则N可选择为7000且M可选择为6144。作为替代方案,N可选择为875且M可选择为768。
作为用于确定N及M的又一实例,假定源频率为1,000,001Hz且目标频率为1,000,000Hz,则N可选择为1,000,001且M可选择为1,000,000。在此情况下,吞没每1,000,001个周期中的一个周期。
图9A及图9B说明根据本发明的一个方面的产生或利用基于一个或一个以上第一时钟信号导出的一个或一个以上吞没周期时钟信号的示范性方法。所述方法可由电子装置执行。所述方法包含用于接收具有第一频率的第一时钟信号的过程910。所述第一时钟信号具有均匀周期。所述方法进一步包含用于产生具有第二频率的第二时钟信号的过程920。所述第二时钟信号具有不均匀周期,且所述第二频率小于所述第一频率。过程920包含用于吞没所述第一时钟信号的一个或一个以上时钟周期的过程925。
图10是说明根据本发明的一个方面的用于产生或利用基于一个或一个以上第一时钟信号导出的一个或一个以上吞没周期时钟信号的电子装置的实例的概念框图。电子装置1000包含用于接收具有第一频率的第一时钟信号的模块1010。所述第一时钟信号具有均匀周期。电子装置1000进一步包含用于产生具有第二频率的第二时钟信号的模块1020。所述第二时钟信号具有不均匀周期,且所述第二频率小于所述第一频率。模块1020包含用于吞没所述第一时钟信号的一个或一个以上时钟周期的模块1025。
此外,电子装置1000可包含图7或图8所示的其它组件。举例来说,电子装置1000可包含用于将数据从第一时钟信号的域内插到第二时钟信号的域的模块(例如,重新取样器860或内插器865),或用于将数据从第二时钟信号的域内插到第一时钟信号的域的模块(例如,重新取样器760或内插器765)。
图11是说明根据本发明的一个方面的示范性计算机可读媒体的概念框图。计算机可读媒体1100包含可由电子装置中的处理系统执行的指令。所述指令包含用于确定周期吞没计数器的内容的代码1110及用于确定从第一系列数据重新取样的第二系列数据的代码1120。基于所述周期吞没计数器的所述内容来确定所述第二系列数据。所述周期吞没计数器经配置以接收具有第一频率的第一时钟信号,经配置以产生具有第二频率的第二时钟信号,且经配置以在产生所述第二时钟信号时吞没所述第一时钟信号的一个或一个以上时钟周期。如果所述第一系列数据由所述第二时钟信号计时,则所述第二系列数据由所述第一时钟信号计时,且如果所述第一系列数据由所述第一时钟信号计时,则所述第二系列数据由所述第二时钟信号计时。基于所述第一及第二频率来确定所述周期吞没计数器的所述内容。在本发明的一个方面中,代码1110及代码1120可以硬件来实施。
所属领域的技术人员将了解,本文描述的各种说明性功能(包括(例如)块、模块、元件、组件、方法及算法)可以硬件、软件、固件或其任何组合来实施。各种功能可以不同方式布置(例如,以不同次序布置,或以不同方式分割),所有均不脱离主题技术的范围。
如果所述功能以软件来实施,则所述功能可作为一个或一个以上指令或代码存储于计算机可读媒体上或经由其传输。计算机可读媒体包括计算机存储媒体及通信媒体(包括促进将计算机程序从一处传送到另一处的任何媒体)两者。存储媒体可为可由计算机存取的任何可用媒体。
借助实例而非限制,此类计算机可读媒体可包含随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器EPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置,或可用于以指令或数据结构的形式携载或存储所需程序代码且可由计算机存取的任何其它媒体。此外,任何连接适当地称为计算机可读媒体。举例来说,如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电及微波等无线技术从网站、服务器或其它远程源传输软件,则同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电及微波等无线技术包括于媒体定义中。如本文使用的磁盘与光盘包括紧密光盘(CD)、激光光盘、光学光盘、数字通用光盘(DVD)、软性磁盘及蓝光光盘,其中磁盘通常以磁性方式再生数据,而光盘通过激光以光学方式再生数据。以上各项的组合也应包括于计算机可读媒体的范围内。
根据本发明的一个方面,计算机可读媒体编码或存储有指令且是计算元件,其界定指令与系统的其余部分之间的结构及功能相互关系,所述相互关系准许实现指令的功能性。指令可(例如)由电子装置或由电子装置的处理器执行。指令可为(例如)包括代码的计算机程序。计算机可读媒体可包含一个或一个以上媒体。术语“计算机”可理解为包括机器。
应理解,所揭示的过程中的步骤的特定次序或分级结构是对示范性方法的说明。基于设计偏好,应理解,可重新布置过程中的步骤的特定次序或分级结构。一些步骤可同时执行。所附方法项以样本次序呈现各种步骤的元素,且不打算限于所呈现的特定次序或分级结构。
提供先前描述以使所属领域的技术人员能够实践本文描述的各种方面。所属领域的技术人员将容易了解对这些方面的各种修改,且本文界定的一般原理可应用于其它方面。因此,权利要求书不希望限于本文展示的各方面,而是应被赋予与语言权利要求书相一致的全部范围,其中以单数形式对元件的参考不希望意指“一个且仅一个”(除非如此具体陈述),而是“一个或一个以上”。除非另外具体陈述,否则术语“一些”指代一个或一个以上。阳性代词(例如,他的)包括阴性及中性(例如,她的及它的),且反之亦然。标题及子标题(如果存在)仅为了便利而使用且并不限制本发明。应注意,如权利要求书中阐述的术语R可指代R或R′或两者。
所属领域的技术人员已知或稍后将知晓的贯穿此揭示内容描述的各种方面的元素的所有结构及功能等效物均以引用的方式明确地并入本文中,且既定由权利要求书涵盖。此外,本文所揭示的任何内容不希望贡献给公众,不管权利要求书中是否明显地阐述了此揭示内容。任何权利要求项元素均不应根据35U.S.C.§112第六段条款来解释,除非使用短语“用于……的装置”来明确地阐述所述元素,或在方法项的情况下,使用短语“用于…的步骤”来阐述所述元素。
Claims (50)
1.一种用于产生或利用基于一个或一个以上第一时钟信号导出的一个或一个以上吞没周期时钟信号的电子装置,所述电子装置包含:
经配置以接收具有第一频率的第一时钟信号的模块,所述模块经配置以产生具有第二频率的第二时钟信号,所述模块经配置以在产生所述第二时钟信号时吞没所述第一时钟信号的一个或一个以上时钟周期,所述第一时钟信号具有均匀周期,所述第二时钟信号具有不均匀周期,所述第一频率大于所述第二频率。
2.根据权利要求1所述的电子装置,其中所述第二时钟信号的所述第二频率比所述第一时钟信号的所述第一频率稳定。
3.根据权利要求1所述的电子装置,其中所述模块包含计数器。
4.根据权利要求1所述的电子装置,其中所述模块经配置以产生即使当所述第一时钟信号的所述第一频率漂移时也维持恒定平均频率的所述第二时钟信号。
5.根据权利要求1所述的电子装置,其中所述第二频率为所述第二时钟信号的平均频率。
6.根据权利要求1所述的电子装置,其中所述第一频率小于所述第二频率的两倍。
7.根据权利要求1所述的电子装置,其中所述第一时钟信号具有频率漂移。
8.根据权利要求7所述的电子装置,其中所述第二时钟信号不具有所述频率漂移。
9.根据权利要求7所述的电子装置,其中所述模块红配置以在产生所述第二时钟信号时基于从自动频率控制(AFC)模块导出的对所述频率漂移的一个或一个以上估计来自适应或自动地校正所述频率漂移。
10.根据权利要求1所述的电子装置,其中所述第二时钟信号与所述第一时钟信号同步。
11.根据权利要求1所述的电子装置,其中所述第一时钟信号不与所述第二时钟信号调谐地相关。
12.根据权利要求1所述的电子装置,其中所述模块包含模N计数器,其中N为整数,使得比率N/M近似所述第一频率与所述第二频率的比率,且其中M为整数。
13.根据权利要求1所述的电子装置,其中所述模块包含模N计数器,其中所述模块经配置以吞没所述第一时钟信号的每N个周期中的所述第一时钟信号的R个周期,其中N为整数,其比率N/M近似所述第一频率与所述第二频率的比率,其中M为整数,且其中R为N与M之间的差值。
14.根据权利要求1所述的电子装置,其进一步包含:
重新取样器,其经配置以接收所述第一时钟信号及所述第二时钟信号,所述重新取样器经配置以接收以所述第一频率计时的第一系列数据,所述重新取样器经配置以产生以所述第二频率计时的第二系列数据。
15.根据权利要求14所述的电子装置,其中所述重新取样器经配置以内插所述第一系列数据以产生所述第二系列数据。
16.根据权利要求14所述的电子装置,其中所述第二系列数据是基于所述模块的内容产生的。
17.根据权利要求16所述的电子装置,其中所述模块包含模N计数器,且其中所述模块的所述内容包含所述模N计数器的输出。
18.根据权利要求14所述的电子装置,其中所述重新取样器经配置以从第一时钟域接收所述第一系列数据,且所述重新取样器经配置以在第二时钟域中产生所述第二系列数据。
19.根据权利要求1所述的电子装置,其进一步包含:
重新取样器,其经配置以接收所述第一时钟信号及所述第二时钟信号,所述重新取样器经配置以接收以所述第二频率计时的第一系列数据,所述重新取样器经配置以产生以所述第一频率计时的第二系列数据。
20.根据权利要求1所述的电子装置,其进一步包含:
重新取样器,其中所述重新取样器包含内插器。
21.根据权利要求20所述的电子装置,其中所述内插器为线性内插器或多项式内插器。
22.根据权利要求7所述的电子装置,其进一步包含自动频率控制(AFC)模块,所述AFC模块经配置以确定所述频率漂移的量。
23.根据权利要求22所述的电子装置,其中在产生所述第二时钟信号时,所述模块经配置以基于由所述AFC确定的所述频率漂移的所述量而吞没所述第一时钟信号的一个或一个以上时钟周期。
24.根据权利要求1所述的电子装置,其中所述电子装置经配置以维持多个时钟域。
25.一种用于产生或利用基于一个或一个以上第一时钟信号导出的一个或一个以上吞没周期时钟信号的电子装置,所述电子装置包含:
周期吞没计数器,其经配置以由具有第一频率的第一时钟信号计时,所述周期吞没计数器经配置以产生具有第二频率的第二时钟信号,所述周期吞没计数器经配置以在产生所述第二时钟信号时吞没所述第一时钟信号的一个或一个以上时钟周期,所述第一频率大于所述第二频率。
26.根据权利要求25所述的电子装置,其中所述周期吞没计数器经配置以在所述第一时钟信号的每一时钟周期处递增。
27.根据权利要求25所述的电子装置,其中所述周期吞没计数器经配置以在所述周期吞没计数器溢出的情况下在产生所述第二时钟信号时吞没所述第一时钟信号的一个或一个以上时钟周期。
28.根据权利要求25所述的电子装置,其中所述周期吞没计数器包含模N计数器,其中所述周期吞没计数器经配置以基于R递增,其中N为整数,使得比率N/M近似所述第一频率与所述第二频率的比率,其中M为整数,且其中R为N与M之间的差值。
29.根据权利要求25所述的电子装置,其中所述第一时钟信号具有均匀周期,且所述第二时钟信号具有不均匀周期。
30.根据权利要求25所述的电子装置,其中所述第一时钟信号具有频率漂移,且所述第二时钟信号不具有所述频率漂移。
31.根据权利要求30所述的电子装置,其中所述周期吞没计数器经配置以在产生所述第二时钟信号时基于从自动频率控制(AFC)模块导出的对所述频率漂移的一个或一个以上估计来自适应或自动地校正所述频率漂移。
32.根据权利要求25所述的电子装置,其进一步包含:
重新取样器,其经配置以接收所述第一时钟信号及所述第二时钟信号,所述重新取样器经配置以接收以所述第一频率计时的第一系列数据,所述重新取样器经配置以产生以所述第二频率计时的第二系列数据。
33.根据权利要求25所述的电子装置,其进一步包含:
重新取样器,其经配置以接收所述第一时钟信号及所述第二时钟信号,所述重新取样器经配置以接收以所述第二频率计时的第一系列数据,所述重新取样器经配置以产生以所述第一频率计时的第二系列数据。
34.根据权利要求25所述的电子装置,其进一步包含:
重新取样器,其中所述重新取样器包含内插器。
35.一种产生或利用基于一个或一个以上第一时钟信号导出的一个或一个以上吞没周期时钟信号的方法,所述方法包含:
接收具有第一频率的第一时钟信号,所述第一时钟信号具有均匀周期;及
产生具有第二频率的第二时钟信号,所述第二时钟信号具有不均匀周期,所述第二频率小于所述第一频率,
其中所述产生包含吞没所述第一时钟信号的一个或一个以上时钟周期。
36.根据权利要求35所述的方法,其中由包含模N计数器的周期吞没计数器来执行所述产生,其中所述产生包含基于R递增所述周期吞没计数器,其中N为整数,使得比率N/M近似所述第一频率与所述第二频率的比率,其中M为整数,且其中R为N与M之间的差值。
37.根据权利要求35所述的方法,其中所述第一时钟信号具有频率漂移,且所述第二时钟信号不具有所述频率漂移。
38.根据权利要求37所述的方法,其中所述产生包含:
检测所述频率漂移;
响应于所述检测而估计所述频率漂移的量;及
在产生所述第二时钟信号时,基于所述频率漂移的所述量来自适应或自动地校正所述频率漂移。
39.根据权利要求35所述的方法,其进一步包含:
接收以所述第一频率计时的第一系列数据;
产生以所述第二频率计时的第二系列数据,
其中所述产生第二系列数据包含内插所述第一系列数据。
40.根据权利要求35所述的方法,其进一步包含:
接收以所述第二频率计时的第一系列数据;
产生以所述第一频率计时的第二系列数据,
其中所述产生第二系列数据包含内插所述第一系列数据。
41.根据权利要求37所述的方法,其中所述产生第二时钟信号包含基于所述频率漂移的量来吞没所述第一时钟信号的一个或一个以上时钟周期。
42.一种用于产生或利用基于一个或一个以上第一时钟信号导出的一个或一个以上吞没周期时钟信号的电子装置,所述电子装置包含:
用于接收具有第一频率的第一时钟信号的装置,所述第一时钟信号具有均匀周期;及
用于产生具有第二频率的第二时钟信号的装置,所述第二时钟信号具有不均匀周期,所述第二频率小于所述第一频率,
其中所述用于产生的装置包含用于吞没所述第一时钟信号的一个或一个以上时钟周期的装置。
43.根据权利要求42所述的电子装置,其中所述用于产生的装置包含周期吞没计数器,其中所述周期吞没计数器包含模N计数器,其中所述周期吞没计数器经配置以基于R递增,其中N为整数,使得比率N/M近似所述第一频率与所述第二频率的比率,其中M为整数,且其中R为N与M之间的差值。
44.根据权利要求42所述的电子装置,其中所述第一时钟信号具有频率漂移,且所述第二时钟信号不具有所述频率漂移。
45.根据权利要求44所述的电子装置,其中所述用于产生的装置包含:
用于检测所述频率漂移的装置;
用于响应于所述检测而估计所述频率漂移的量的装置;及
用于在产生所述第二时钟信号时基于所述频率漂移的所述量来自适应或自动地校正所述频率漂移的装置。
46.根据权利要求42所述的电子装置,其进一步包含:
用于接收以所述第一频率计时的第一系列数据的装置;
用于产生以所述第二频率计时的第二系列数据的装置,
其中所述用于产生第二系列数据的装置包含用于内插所述第一系列数据的装置。
47.根据权利要求42所述的电子装置,其进一步包含:
用于接收以所述第二频率计时的第一系列数据的装置;
用于产生以所述第一频率计时的第二系列数据的装置,
其中所述用于产生第二系列数据的装置包含用于内插所述第一系列数据的装置。
48.根据权利要求44所述的电子装置,其中所述用于吞没所述第一时钟信号的一个或一个以上时钟周期的装置经配置以基于所述频率漂移的量来吞没所述第一时钟信号的一个或一个以上时钟周期。
49.一种计算机可读媒体,其包含可由电子装置中的处理系统执行的指令,所述指令包含用于以下操作的代码:
确定周期吞没计数器的内容;及
确定从第一系列数据重新取样的第二系列数据,所述第二系列数据是基于所述周期吞没计数器的所述内容来确定的,
其中所述周期吞没计数器经配置以接收具有第一频率的第一时钟信号,经配置以产生具有第二频率的第二时钟信号,且经配置以在产生所述第二时钟信号时吞没所述第一时钟信号的一个或一个以上时钟周期,
其中如果所述第一系列数据由所述第二时钟信号计时,则所述第二系列数据由所述第一时钟信号计时,且如果所述第一系列数据由所述第一时钟信号计时,则所述第二系列数据由所述第二时钟信号计时,且
其中所述周期吞没计数器的所述内容是基于所述第一及第二频率来确定的。
50.根据权利要求49所述的计算机可读媒体,其中所述周期吞没计数器的所述内容在所述第一时钟信号的每个周期处递增预定量。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US1526707P | 2007-12-20 | 2007-12-20 | |
US61/015,267 | 2007-12-20 | ||
US12/053,433 US8132041B2 (en) | 2007-12-20 | 2008-03-21 | Method and apparatus for generating or utilizing one or more cycle-swallowed clock signals |
US12/053,433 | 2008-03-21 | ||
PCT/US2008/087609 WO2009086060A1 (en) | 2007-12-20 | 2008-12-19 | Method and apparatus for generating or utilizing one or more cycle-swallowed clock signals |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101897120A true CN101897120A (zh) | 2010-11-24 |
CN101897120B CN101897120B (zh) | 2013-08-21 |
Family
ID=40790100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880120820.7A Expired - Fee Related CN101897120B (zh) | 2007-12-20 | 2008-12-19 | 用于产生或利用一个或一个以上吞没周期时钟信号的方法及设备 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8132041B2 (zh) |
EP (1) | EP2238688B1 (zh) |
JP (2) | JP5372953B2 (zh) |
KR (1) | KR101228397B1 (zh) |
CN (1) | CN101897120B (zh) |
TW (1) | TW200943727A (zh) |
WO (1) | WO2009086060A1 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101180144B1 (ko) * | 2009-02-24 | 2012-09-05 | 광운대학교 산학협력단 | 위상고정루프 기반 주파수 합성기를 위한 자동주파수보정 장치 및 방법 |
JP5818485B2 (ja) * | 2011-04-05 | 2015-11-18 | アズビル株式会社 | 計数装置および計数方法 |
US9088328B2 (en) | 2011-05-16 | 2015-07-21 | Intel Mobile Communications GmbH | Receiver of a mobile communication device |
US8826062B2 (en) * | 2011-05-23 | 2014-09-02 | Intel Mobile Communications GmbH | Apparatus for synchronizing a data handover between a first clock domain and a second clock domain through phase synchronization |
US9229506B1 (en) * | 2012-03-21 | 2016-01-05 | Marvell Israel (M.I.S.L) Ltd. | Dynamic power regulation |
DE102013020954A1 (de) * | 2013-12-12 | 2015-06-18 | Northrop Grumman Litef Gmbh | Verfahren und Vorrichtung zum Übertragen von Daten an asynchronen Übergängen zwischen Domänen mit unterschiedlichen Taktfrequenzen |
US9582027B2 (en) * | 2014-06-09 | 2017-02-28 | Qualcomm Incorporated | Clock swallowing device for reducing voltage noise |
US9778676B2 (en) | 2015-08-03 | 2017-10-03 | Qualcomm Incorporated | Power distribution network (PDN) droop/overshoot mitigation in dynamic frequency scaling |
US9490826B1 (en) * | 2015-08-19 | 2016-11-08 | Qualcomm Incorporated | Methods and apparatus for synchronizing frequency dividers using a pulse swallowing technique |
US10571953B2 (en) * | 2017-07-05 | 2020-02-25 | Intel Corporation | Method and apparatus to utilize a digital-time-conversion (DTC) based clocking in computing systems |
CN109729025B (zh) * | 2017-10-31 | 2021-04-20 | 华为技术有限公司 | 一种处理灵活以太网的数据的方法及相关设备 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3928813A (en) * | 1974-09-26 | 1975-12-23 | Hewlett Packard Co | Device for synthesizing frequencies which are rational multiples of a fundamental frequency |
US3976945A (en) * | 1975-09-05 | 1976-08-24 | Hewlett-Packard Company | Frequency synthesizer |
US4214823A (en) * | 1979-05-22 | 1980-07-29 | Pritchard Eric K | Animation stand control system |
US4521916A (en) * | 1983-11-29 | 1985-06-04 | Rca Corporation | Frequency synthesis tuning control system for a double-conversion tuner |
US4586005A (en) * | 1985-07-16 | 1986-04-29 | Hughes Aircraft Company | Enhanced analog phase interpolation for Fractional-N frequency synthesis |
US4868513A (en) * | 1987-09-11 | 1989-09-19 | Amdahl Corporation | Phase-locked loop with redundant reference input |
US5075880A (en) * | 1988-11-08 | 1991-12-24 | Wadia Digital Corporation | Method and apparatus for time domain interpolation of digital audio signals |
JP3425976B2 (ja) * | 1991-10-17 | 2003-07-14 | 真作 森 | 周波数変換回路 |
JP3181396B2 (ja) * | 1992-09-29 | 2001-07-03 | 沖電気工業株式会社 | クロック発生回路 |
US5517521A (en) * | 1993-06-25 | 1996-05-14 | Digital Wireless Corporation | Method and apparatus for synchronization between real-time sampled audio applications operating full-duplex over a half-duplex radio link |
GB9610801D0 (en) * | 1996-05-23 | 1996-07-31 | Philips Electronics Nv | Frequency generating circuit |
US6016113A (en) * | 1997-06-26 | 2000-01-18 | Binder; Yehuda | System for enhancing the accuracy of analog-digital-analog conversions |
US5907295A (en) * | 1997-08-04 | 1999-05-25 | Neomagic Corp. | Audio sample-rate conversion using a linear-interpolation stage with a multi-tap low-pass filter requiring reduced coefficient storage |
FR2793570A1 (fr) * | 1999-05-11 | 2000-11-17 | Koninkl Philips Electronics Nv | Processeur ayant une frequence de fonctionnement adaptable |
US6289067B1 (en) * | 1999-05-28 | 2001-09-11 | Dot Wireless, Inc. | Device and method for generating clock signals from a single reference frequency signal and for synchronizing data signals with a generated clock |
DE19930168C2 (de) * | 1999-06-30 | 2001-07-19 | Infineon Technologies Ag | Schaltungsanordnung für einen Frequenzteiler |
US6424688B1 (en) * | 1999-10-27 | 2002-07-23 | Advanced Micro Devices, Inc. | Method to transfer data in a system with multiple clock domains using clock skipping techniques |
US6748039B1 (en) * | 2000-08-11 | 2004-06-08 | Advanced Micro Devices, Inc. | System and method for synchronizing a skip pattern and initializing a clock forwarding interface in a multiple-clock system |
DE10106403B4 (de) * | 2001-02-12 | 2007-01-18 | Rohde & Schwarz Gmbh & Co. Kg | Vorrichtung und Verfahren zur Abtastratenumsetzung |
KR100723152B1 (ko) * | 2005-05-27 | 2007-05-30 | 삼성전기주식회사 | 주파수 분주기 및 이를 이용한 위상 동기 루프 장치 |
US7913103B2 (en) * | 2007-08-31 | 2011-03-22 | Globalfoundries Inc. | Method and apparatus for clock cycle stealing |
US7882385B2 (en) * | 2007-12-05 | 2011-02-01 | International Business Machines Corporation | Reducing inefficiencies of multi-clock-domain interfaces using a modified latch bank |
-
2008
- 2008-03-21 US US12/053,433 patent/US8132041B2/en not_active Expired - Fee Related
- 2008-12-19 JP JP2010539857A patent/JP5372953B2/ja not_active Expired - Fee Related
- 2008-12-19 TW TW097149942A patent/TW200943727A/zh unknown
- 2008-12-19 CN CN200880120820.7A patent/CN101897120B/zh not_active Expired - Fee Related
- 2008-12-19 KR KR1020107016129A patent/KR101228397B1/ko active IP Right Grant
- 2008-12-19 WO PCT/US2008/087609 patent/WO2009086060A1/en active Application Filing
- 2008-12-19 EP EP20080867236 patent/EP2238688B1/en not_active Not-in-force
-
2013
- 2013-06-19 JP JP2013128457A patent/JP2013243689A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP2238688A1 (en) | 2010-10-13 |
JP2013243689A (ja) | 2013-12-05 |
JP2011509568A (ja) | 2011-03-24 |
KR20100115349A (ko) | 2010-10-27 |
US8132041B2 (en) | 2012-03-06 |
EP2238688B1 (en) | 2015-05-13 |
KR101228397B1 (ko) | 2013-01-31 |
US20090164827A1 (en) | 2009-06-25 |
TW200943727A (en) | 2009-10-16 |
WO2009086060A1 (en) | 2009-07-09 |
JP5372953B2 (ja) | 2013-12-18 |
WO2009086060A8 (en) | 2010-09-23 |
CN101897120B (zh) | 2013-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101897120B (zh) | 用于产生或利用一个或一个以上吞没周期时钟信号的方法及设备 | |
CN103281052B (zh) | 极坐标传送器以及极坐标传送方法 | |
US7996704B2 (en) | Asynchronous first in first out interface and operation method thereof | |
US8207770B1 (en) | Digital phase lock loop | |
KR20120024680A (ko) | 어큐물레이터 및 위상-대-디지털 컨버터를 사용하는 투-포인트 변조를 갖는 디지털 위상-고정 루프 | |
US9301267B2 (en) | Radio over Ethernet | |
CN104348471A (zh) | 时钟数据恢复方法和电路 | |
WO2012160108A1 (en) | Apparatus for synchronizing a data handover between a first clock domain and a second clock domain | |
US8219103B2 (en) | Communication unit and method for frequency synchronising in a cellular communication network | |
KR101018201B1 (ko) | 휴대용 트랜시버를 네트워크에 동기시키는 시스템 | |
US7227920B2 (en) | Circuit and method for correcting clock duty cycle | |
US7532665B2 (en) | Wireless communication apparatus and method, and computer program | |
CN110768664A (zh) | 数据采样方法和装置 | |
JP6249029B2 (ja) | データ位相追従装置、データ位相追従方法及び通信装置 | |
KR100996421B1 (ko) | 이동통신시스템의 채널카드에서 동기를 위한 장치 및 방법 | |
JP4601862B2 (ja) | 無線通信端末 | |
KR102103535B1 (ko) | 무선 통신 시스템에서 시간 동기화를 위한 방법 및 장치 | |
JP4823276B2 (ja) | 通信装置 | |
Reed | Implementation of a BPSK Transceiver for use with the University of Kansas Agile Radio | |
JP4088242B2 (ja) | 可変速度変調装置及び可変速度復調装置並びに変復調装置 | |
JP2012244269A (ja) | シリアル・データ通信装置のdpll回路 | |
Wang et al. | Effect of Random Jitter on Performance of LDPC | |
JP2001186204A (ja) | ディジタル無線機 | |
JP2008166923A (ja) | 極性判定装置、極性判定方法、極性設定装置および基地局装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130821 |