CN101911166B - 发光器件 - Google Patents

发光器件 Download PDF

Info

Publication number
CN101911166B
CN101911166B CN200980102762XA CN200980102762A CN101911166B CN 101911166 B CN101911166 B CN 101911166B CN 200980102762X A CN200980102762X A CN 200980102762XA CN 200980102762 A CN200980102762 A CN 200980102762A CN 101911166 B CN101911166 B CN 101911166B
Authority
CN
China
Prior art keywords
transistor
film
current potential
luminescent device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980102762XA
Other languages
English (en)
Other versions
CN101911166A (zh
Inventor
福本良太
三宅博之
棚田好文
高桥圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101911166A publication Critical patent/CN101911166A/zh
Application granted granted Critical
Publication of CN101911166B publication Critical patent/CN101911166B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Abstract

减小了信号线的电位的幅度并且防止扫描线驱动电路过度负荷。发光器件包括：发光元件；具有第一电位的第一电源线；具有第二电位的第二电源线；用于控制第一电源线和发光元件之间的连接的第一晶体管；第二晶体管，其根据视频信号而被控制是否输出从第二电源线施加的第二电位；用于选择从第一电源线施加的第一电位或第二晶体管的输出的开关元件；以及用于选择由开关选择的第一电位或第二晶体管的输出是否施加到第一晶体管的栅极的第三晶体管。

Description

发光器件
技术领域
本发明涉及使用发光元件的发光器件。
背景技术
因为使用发光元件的发光器件具有高可见度，适合于减小厚度，并且对视角没有限制，它们作为CRT(阴极射线管)或液晶显示器的备选的显示器已经吸引注意。存在扫描线驱动电路和信号线驱动电路作为包括在有源矩阵发光器件中的驱动电路的典型示例。多个像素由扫描线驱动电路每一条线或每多条线选择。然后，视频信号由信号线驱动电路通过信号线输入到包括在选择的线中的像素。
最近几年，在有源矩阵发光器件中的像素数量增加以便显示具有更高清晰度和更高分辨率的图像。因此，扫描线驱动电路和信号线驱动电路需要以高速驱动。特别地，当在各个线中的像素通过从扫描线驱动电路施加到扫描线的电位来选择时，信号线驱动电路需要向在线中的像素中的所有像素输入视频信号。从而，信号线驱动电路的驱动频率比扫描线驱动电路的频率高得多，并且存在由于高驱动频率引起功率消耗高的问题。
参考文献1(日本公布的专利申请号2006-323371)公开发光器件的结构，其中供应给信号线的视频信号的幅度可以减小并且信号线驱动电路的功率消耗可以减少。
发明内容
一般的发光器件包括用于控制供应给在每个像素中的发光元件的电流的晶体管(驱动晶体管)。为了供应对于光发射必需的电流到发光元件，确保发光元件的像素电极和公共电极之间的大电位差是必须的。另外，因为施加到像素电极的电位从电源线通过驱动晶体管来施加，通常需要足够大以控制像素电极和公共电极之间的电位差的幅度作为用于控制驱动晶体管的栅极的信号的幅度。在常规发光器件中，该幅度由来自信号线的信号供应，并且消耗电流的量由于信号线的充电和放电而较大。然而，在参考文献1中公开的发光器件中，当电位差在像素电极和公共电极之间产生时施加到驱动晶体管的栅极的电位用信号线控制；并且当电位差不在像素电极和公共电极之间产生时施加到驱动晶体管的栅极的电位用扫描线控制。即，当驱动晶体管导通时用于控制该电位的途径和当驱动晶体管关断时用于控制该电位的途径彼此不同。因此，只要输入到信号线的信号可以控制用于导通驱动晶体管的电位或用于关断驱动晶体管的电位，这是可接受的，使得可以减小信号的幅度。也就是说，因为在像素部中频繁充电和放电的信号线的电位的幅度可以减小，信号线驱动电路的功率消耗可以减少；因此，整个发光器件的功率消耗可以较少。
然而，在参考文献1中公开的发光器件中，不仅各个线中的像素的选择而且到驱动晶体管的栅极的电荷供应都使用从扫描线驱动电路施加到扫描线的电位执行。因此，用于对扫描线充电或对扫描线放电的扫描线驱动电路的输出部分负荷很重。从而，当共享一个扫描线的像素数量由于像素部具有更高清晰度而增加时或当扫描线的长度和电阻由于屏幕变得更大而增加时，扫描线驱动电路的输出部分过度负荷。因此，存在难以确保扫描线驱动电路的可靠性或难以操作扫描线驱动电路的问题。特别地，这样的问题在显示部分超过10英寸的发光器件中是显著的。
鉴于前述问题，信号线的电位的幅度减小并且防止扫描线驱动电路过度负荷。
作为用于施加电位到驱动晶体管的栅电极的途径，区别于扫描线(从扫描线驱动电路向其施加用于选择各个线中的像素的电位)和信号线(从信号线驱动电路向其施加视频信号的电位)来提供途径。具体地，用于关断驱动晶体管的第一电位和用于导通驱动晶体管的第二电位施加到包括在像素中的驱动晶体管的栅电极。第一电位从用于施加电位到发光元件的像素电极的第一电源线施加到驱动晶体管的栅电极。此外，第二电位从第二电源线施加到驱动晶体管的栅电极。
根据本发明的一个方面的发光器件包括发光元件、具有第一电位的第一电源线、具有第二电位的第二电源线、用于控制第一电源线和发光元件之间的连接的第一晶体管(驱动晶体管)、其中根据视频信号的信号输入到栅极用于控制从第二电源线施加的第二电位是否输出的第二晶体管、用于选择从第一电源线施加的第一电位或第二晶体管的输出的开关和用于选择由开关选择的第一电位或第二晶体管的输出是否施加到第一晶体管的栅电极的第三晶体管。
根据本发明的另一个方面的发光器件包括发光元件、具有第一电位的第一电源线、具有第二电位的第二电源线、用于控制第一电源线和发光元件之间的连接的第一晶体管(驱动晶体管)、其中根据视频信号的信号输入到栅极用于控制从第二电源线施加的第二电位是否输出的第二晶体管、用于选择从第一电源线施加的第一电位或第二晶体管的输出的开关和用于选择由开关选择的第一电位或第二晶体管的输出是否施加到第一晶体管的栅电极的第三晶体管。该开关包括用于选择从第一电源施加的第一电位的第四晶体管和通过第二晶体管连接到第二电源线并且提供用于选择第二晶体管的输出的第五晶体管。
在本发明中，作为用于施加电位到驱动晶体管的栅电极的途径，区别于扫描线和信号线提供途径。从而，信号线的电位的幅度可以减小并且可以防止扫描线驱动电路过度负荷。因此，即使像素部具有更大的屏幕或更高的清晰度，可以确保扫描线驱动电路的可靠性；因此，可以确保发光器件的可靠性。此外，整个发光器件的功率消耗可以减小。
附图说明
在附图中：
图1是包括在发光器件中的像素的电路图；
图2是包括在发光器件中的像素部的电路图；
图3A和3B是各自图示驱动发光器件的时序的时序图；
图4是图示包括在发光器件中的像素的操作的电路图；
图5A和5B是各自图示包括在发光器件中的像素的操作的电路图；
图6A和6B是各自图示包括在发光器件中的像素的操作的电路图；
图7是图示包括在发光器件中的像素的操作的电路图；
图8是发光器件的框图；
图9A至9C是图示用于制造发光器件的方法的剖视图(cross-sectional view)；
图10A和10B是图示用于制造发光器件的方法的剖视图；
图11A和11B是图示用于制造发光器件的方法的剖视图；
图12是图示用于制造发光器件的方法的顶视图；
图13是图示用于制造发光器件的方法的顶视图；
图14是图示用于制造发光器件的方法的顶视图；
图15是图示用于制造发光器件的方法的顶视图；
图16A至16D是图示用于制造发光器件的方法的剖视图；
图17A至17C是图示用于制造发光器件的方法的剖视图；
图18A是发光器件的顶视图，并且图18B是其剖视图；以及
图19A至19C是各自使用发光器件的电子装置的图。
具体实施方式
在下文中，实施例模式和实施例将参照附图描述。注意在本说明书中图示的模式可以采用各种不同的方式实现并且本领域内那些技术人员将容易意识到各种变化和修改是可能的而不偏离在本说明书中图示的模式的精神和范围。因此，本发明将不理解为限制于实施例模式和实施例的下列说明。
(实施例模式1)
在该实施例模式中，描述了包括在作为本说明书中图示的一个模式的发光器件中的像素的结构。图1示出包括在作为本说明书中作为示例图示的一个模式的发光器件中的像素的电路图。在图1中示出的像素100至少包括发光元件101、具有第一电位的第一电源线Vai(i是1至x中任一个)、具有第二电位的第二电源线Vbi(i是1至x中任一个)、第一晶体管102、第二晶体管103、第三晶体管104和开关105。
发光元件101包括像素电极、公共电极和电流通过像素电极和公共电极供应至其中的电致发光层。第一电源线Vai和发光元件101的像素电极之间的连接由第一晶体管102控制。注意连接指的是导电，即电连接。在图1中，第一晶体管102的源区和漏区中的一个连接到第一电源线Vai；并且第一晶体管102的源区和漏区中的另一个连接到发光元件101的像素电极。在发光元件101的公共电极和第一电源线Vai之间产生电位差；并且通过导通第一晶体管102，供应由电位差产生的电流给发光元件101是可能的。
另外，第二晶体管103的开关根据供应给第二晶体管103的栅电极的视频信号的电位来控制。当第二晶体管103关断时，第二晶体管103的输出是高阻抗状态。并且，当第二晶体管103导通时，第二晶体管103输出第二电源线Vbi的第二电位到开关105。在图1中，像素100包括信号线Si(i是1至x中任一个)；并且信号线Si连接到第二晶体管103的栅电极。从信号线驱动电路输出的视频信号通过信号线Si供应给第二晶体管103的栅电极。此外，在图1中，第二晶体管103的源区和漏区中的一个连接到第二电源线Vbi；并且第二晶体管103的源区和漏区中的另一个连接到开关105。
第一电位从第一电源线Vai施加到开关105。另外，第二电位从第二电源线Vbi通过第二晶体管103施加到开关105。开关105选择施加的第一电位或第二电位并且输出选择的电位。在图1中，示出其中开关105包括第四晶体管106和第五晶体管107的示例。
另外，在图1中，第四晶体管106的源区和漏区中的一个连接到第一电源线Vai；并且第四晶体管106的源区和漏区中的另一个连接到第三晶体管104的源区和漏区中的一个。此外，第五晶体管107的源区和漏区中的一个连接到第二晶体管103的源区和漏区中的另一个；并且第五晶体管107的源区和漏区中的另一个连接到第三晶体管104的源区和漏区中的那一个。
当第四晶体管106和第五晶体管107中的一个是导通的，第四晶体管106和第五晶体管107中的另一个是关断的。在图1中，像素100包括第一扫描线Gaj(j是1至y中任一个)。另外，第四晶体管106是p沟道晶体管；第五晶体管107是n沟道晶体管；并且第四晶体管106的栅电极和第五晶体管107的栅电极两者都连接到第一扫描线Gaj。注意在第四晶体管106的栅电极和第五晶体管107的栅电极两者都连接到第一扫描线Gaj的情况下，只要第四晶体管106和第五晶体管107具有彼此相反极性，这是可接受的。在第四晶体管106和第五晶体管107具有相同极性的情况下，第四晶体管106的栅电极和第五晶体管107的栅电极连接到彼此不同的扫描线。
第三晶体管104选择是否施加从开关105输出的第一电位或第二电位到第一晶体管102的栅电极。从而，当第三晶体管104导通时，第一电位或第二电位施加到第一晶体管102的栅电极。在另一方面，当第三晶体管104关断时，第一晶体管102的栅电极的电位被保持。
在图1中，像素100包括第二扫描线Gbj(j是1至y中任一个)；并且第三晶体管104的栅电极连接到第二扫描线Gbj。另外，第三晶体管104的源区和漏区中的另一个连接到第一晶体管102的栅电极。
另外，在图1中，像素100包括存储电容器(storage capacitor)108。存储电容器108的电极中的一个连接到第一晶体管102的栅电极；并且存储电容器108的电极中的另一个连接到第一电源线Vai。注意尽管存储电容器108提供以便保持第一晶体管102的栅电极和源区之间的电压(栅电压)，如果不使用存储电容器108可以保持栅电压(例如，如果第一晶体管102的栅电容大的话)，则提供存储电容器108不是必需的。
此外，尽管其中第一晶体管102是p沟道晶体管，第二晶体管103是n沟道晶体管并且第三晶体管104是n沟道晶体管的情况在图1中示出，晶体管的极性可以由设计者适当地选择。
图2示出整个像素部的电路图，其中提供多个在图1中示出的像素100。在图2中示出的像素部中，共享第一扫描线Gaj(j是1至y中任一个)的一条线的像素还共享第二扫描线Gbj(j是1至y中任一个)。另外，该一条线的像素包括彼此不同的信号线Si(i是1至x中任一个)。
接着，描述作为本说明书中图示的一个模式的发光器件的具体操作。在本说明书中图示的一个模式中，发光器件的操作可以用分为至少三个时期的整个操作描述：复位期、选择期和显示期。复位期对应于在其期间第一晶体管102的栅电压复位到预定值的时期。选择期对应于在其期间第一晶体管102的栅电压根据视频信号设置的时期。显示期对应于在其期间根据设置的栅电压的电流供应给发光元件101的时期。除三个时期之外，可提供在其期间第一晶体管102关断使得发光元件101的光发射强制停止的擦除期。
信号线Si、第一扫描线Gaj和第二扫描线Gbj在图1和图2中示出的发光器件的复位期、选择期、显示期和擦除期中的时序图在图3A和3B中作为示例示出。图3A是在其中发光元件101根据视频信号发射光的情况下的时序图。图3B是在其中发光元件101根据视频信号不发射光的情况下的时序图。另外，第三晶体管104的源区和漏区中的一个由节点A表示；第一晶体管102的栅电极由节点B表示；发光元件101的像素电极由节点C表示。其电位的时序图也在图3A和3B中示出。
图4示出图示在复位期中每个晶体管的操作状态的电路图。图5A和5B示出各自图示在选择期中每个晶体管的操作状态的电路图。图6A和6B示出各自图示在显示期中每个晶体管的操作状态的电路图。图7示出图示在擦除期中每个晶体管的操作状态的电路图。
在图3A和3B、图4、图5A和5B、图6A和6B和图7中，施加到信号线Si的视频信号的高电平电位是5V；并且施加到信号线Si的视频信号的低电平电位是0V。第一电源线Vai的电位是10V。第二电源线Vbi的电位是0V。另外，第一扫描线Gaj和第二扫描线Gbj的高电平电位中的每个是13V；并且第一扫描线Gaj和第二扫描线Gbj的低电平电位中的每个是0V。此外，发光元件101的公共电极的电位是0V。注意施加到信号线Si、第一电源线Vai、第二电源线Vbi、第一扫描线Gaj和第二扫描线Gbj的电位的电平不限于上述电平。其电平可取决于包括在像素中的每个晶体管的阈值电压和极性、发光元件101的像素电极是对应于阳极还是阴极、电致发光层的结构和成分或其类似来适当地设置到最佳电平。
首先，在复位期，用于导通第四晶体管106和关断第五晶体管107的电位施加到第一扫描线Gaj。在图3A和图3B和图4中，低电平电位(0V)施加到第一扫描线Gaj。另外，在复位期，用于导通第三晶体管104的电位施加到第二扫描线Gbj。在图3A和图3B和图4中，高电平电位(13V)施加到第二扫描线Gbj。从而，第一电源线Vai的电位(10V)通过第四晶体管106和第三晶体管104施加到第一晶体管102的栅电极。因为第一晶体管102的栅电极和源区之间的电压与0V相同或大致上相同并且低于阈值电压，第一晶体管102关断。
接着，在选择期，用于关断第四晶体管106和导通第五晶体管107的电位施加到第一扫描线Gaj。在图3A和图3B和图5A和5B中，高电平电位(13V)施加到第一扫描线Gaj。另外，在选择期，用于导通第三晶体管104的电位施加到第二扫描线Gbj。在图3A和图3B和图5A和5B中，高电平电位(13V)施加到第二扫描线Gbj。
另外，在选择期，视频信号的电位施加到第二晶体管103的栅电极。在图5A中，视频信号的高电平电位(5V)施加到信号线Si。从而，第二晶体管103导通，并且第二电源线Vbi的电位(0V)通过第二晶体管103、第五晶体管107和第三晶体管104施加到第一晶体管102的栅电极。因此，因为第一晶体管102导通，电流在发光元件101的像素电极和公共电极之间流动，使得发光元件101发光。
在图5B中，视频信号的低电平电位(0V)施加到信号线Si。从而，第二晶体管103关断，并且在复位期间施加到第一晶体管102的栅电极的电位在选择期中也保持。因此，第一晶体管102保持关断，使得发光元件101不发光。
接着，在显示期，用于导通第四晶体管106和关断第五晶体管107的电位施加到第一扫描线Gaj。在图3A和图3B和图6A和6B中，低电平电位(0V)施加到第一扫描线Gaj。另外，在显示期，用于关断第三晶体管104的电位施加到第二扫描线Gbj。在图3A和图3B和图6A和6B中，低电平电位(0V)施加到第二扫描线Gbj。从而在选择期施加到第一晶体管102的栅电极的电位在显示期中也保持。
因此，在第一晶体管102在如在图5A中示出的选择期中导通的情况下，第一晶体管102如在图6A中示出的显示期中保持导通，使得发光元件101发光。备选地，在第一晶体管102在如在图5B中示出的选择期中关断的情况下，第一晶体管102如在图6B中示出的显示期中保持关断，使得发光元件101不发光。
注意尽管复位期可接着显示期再次提供，但在该实施例模式中描述了擦除期在显示期和复位期之间提供的情况。
接着，在擦除期，用于导通第四晶体管106和关断第五晶体管107的电位施加到第一扫描线Gaj。在图3A和图3B和图7中，低电平电位(0V)施加到第一扫描线Gaj。另外，在擦除期，用于导通第三晶体管104的电位施加到第二扫描线Gbj。在图3A和图3B和图7中，高电平电位(13V)施加到第二扫描线Gbj。从而，第一电源线Vai的电位(10V)通过第四晶体管106和第三晶体管104施加到第一晶体管102的栅电极。因为第一晶体管102的栅电极和源区之间的电压与0V相同或大致上相同并且低于阈值电压，第一晶体管102关断。
注意在作为本说明书中图示的一个模式的发光器件中，输入到像素的视频信号是数字视频信号，使得像素根据第一晶体管102的导通和关断的切换设置为发光状态或非发光状态。从而，灰度可以使用面积比灰度方法或时间比灰度方法显示。面积比灰度方法指将一个像素分为多个子像素并且各个子像素基于视频信号单独驱动以便显示灰度的驱动方法。此外，时间比灰度方法指控制像素处于发光状态的时期以便显示灰度的驱动方法。
因为发光元件的响应时间短于液晶元件或其类似物的响应时间，发光元件适合于时间比灰度方法。具体地，在用时间比灰度方法执行显示的情况下，一个帧周期(frame period)分为多个子帧周期。然后，根据视频信号，在像素中的发光元件在每个子帧周期中设置处于发光状态或非发光状态。利用上文的结构，在一个帧周期中像素实际上处于发光状态的时间段的总长度可以用视频信号控制，使得可以显示灰度。
在作为本说明书中图示的一个模式的发光器件中，至少复位期、选择期和显示期在每个子帧周期中提供。在每个子帧周期中的显示期后，可提供擦除期。
注意在时间比灰度方法中，因为在每个子帧周期中向像素写视频信号是必需的，信号线的充电和放电的数量大于面积比灰度方法的数量。然而，在作为本说明书中图示的一个模式的发光器件中，因为信号线的电位的幅度可以减小，信号线驱动电路的功率消耗和整个发光器件的功率消耗可以减少(即使充电和放电的数量增加)。
此外，在时间比灰度方法中，当子帧周期的数量增加以便增加灰度级(gray level)时，如果一个帧周期的长度是固定的则每个子帧周期的长度缩短。在作为本说明书中图示的一个模式的发光器件中，在选择期在像素部中的第一像素中开始后直到选择期在最后像素中结束的时期(像素部选择期)期间，擦除期顺序地从其选择期首先结束的像素开始，使得可以强制使发光元件不发光。从而，抑制了驱动电路的驱动频率并且使子帧周期的长度短于像素部选择期的长度，以便可以增加灰度级。
接着，描述作为本说明书中图示的一个模式的发光器件的一般结构。在图8中，作为本说明书中图示的一个模式的发光器件的框图作为示例示出。
在图8中示出的发光器件包括具有提供有发光元件的多个像素的像素部700、用于通过控制第一扫描线的电位控制包括在每个像素中的开关元件的操作的扫描线驱动电路710、用于通过控制第二扫描线的电位控制包括在每个像素中的第三晶体管的开关的扫描线驱动电路720和用于控制视频信号到像素的输入的信号线驱动电路730。
在图8中，信号线驱动电路730包括移位寄存器731、第一存储器电路(memory circuit)732和第二存储器电路733。时钟信号S-CLK和启动脉冲信号S-SP输入到移位寄存器731。移位寄存器731根据时钟信号S-CLK和启动脉冲信号S-SP产生定时信号(其脉冲被顺序移位)，并且输出定时信号到第一存储器电路732。定时信号的脉冲的出现顺序可根据扫描方向开关信号而被切换。
当定时信号输入到第一存储器电路732时，视频信号根据定时信号的脉冲顺序地写入并且保持在第一存储器电路732中。注意视频信号可顺序地写入包括在第一存储器电路732中的多个存储元件(memory element)。此外，可执行所谓的划分驱动(division driving)，其中包括在第一存储器电路732中的存储元件分为若干组并且视频信号并行输入到每个组。注意在该情况下组的数量称为划分的数量。例如，当存储元件分为每个具有四个存储元件的组时，划分驱动用四个划分执行。
直到视频信号写入第一存储器电路732的存储元件中的所有完成的时间称为行周期。实际上，在一些情况下行周期指的是水平回描间隔增加到行周期的周期。
当一个行周期结束，保持在第一存储器电路732中的视频信号根据输入到第二存储器电路733的信号脉冲S-LS全部一齐写入第二存储器电路733并且保持。再次根据来自移位寄存器731的定时信号，在下一个行周期中的视频信号顺序写入已经结束发送视频信号到第二存储器电路733的第一存储器电路732。在该第二轮的一个行周期期间，写入并且保持在第二存储器电路733中的视频信号通过信号线输入像素部700中的各个像素。
注意在信号线驱动电路730中，可以输出信号(其脉冲顺序移位)的电路可代替移位寄存器731使用。
注意尽管在图8中的像素部700直接连接到下一级中的第二存储器电路733，在本说明书中图示的一个模式不限于该结构。对从第二存储器电路733输出的视频信号执行信号处理的电路可以提供在像素部700的前一级中。执行信号处理的电路的示例是可以整形波形和其类似物的缓冲器。
接着，描述扫描线驱动电路710和扫描线驱动电路720的结构。扫描线驱动电路710和扫描线驱动电路720中的每个包括例如移位寄存器、电平转移电路(level shifter)和缓冲器等电路。扫描线驱动电路710和扫描线驱动电路720中的每个产生具有在图3A和3B中的时序图中示出的波形的信号。通过输入产生的信号到第一扫描线或第二扫描线，扫描线驱动电路710和扫描线驱动电路720中的每个控制在每个像素中的开关元件的操作或第三晶体管的开关。
注意在图8中示出的发光器件中，示出示例，其中扫描线驱动电路710产生输入到第一扫描线的信号并且扫描线驱动电路720产生输入到第二扫描线的信号；然而，一个扫描线驱动电路可产生输入到第一扫描线的信号和输入到第二扫描线的信号两者。另外，例如，存在取决于包括在开关元件中的晶体管的数量和包括在开关元件中的每个晶体管的极性在每个像素中提供用于控制开关元件的操作的多个第一扫描线的可能性。在该情况下，一个扫描线驱动电路可产生输入到多个第一扫描线的所有信号；或多个信号线可产生输入到多个第一扫描线的所有信号，如在图8中示出的扫描线驱动电路710和扫描线驱动电路720中示出的。
注意尽管像素部700、扫描线驱动电路710、扫描线驱动电路720和信号线驱动电路730可在相同的衬底上提供，它们中的任意者可在不同的衬底上提供。
(实施例模式2)
接着，详细描述用于制造作为本说明书中图示的一个模式的发光器件的方法。注意尽管薄膜晶体管(TFT)作为在该实施例模式中的半导体元件的示例示出，但用于作为本说明书中图示的一个模式的发光器件的半导体元件不限于此。例如，可以使用存储元件、二极管、电阻器、电容器、电感器或其类似物代替TFT。
首先，如在图9A中示出的，绝缘膜401和半导体膜402在具有耐热性的衬底400上顺序形成。接连形成绝缘膜401和半导体膜402是可能的。
例如硼硅酸钡玻璃衬底或硼硅酸铝玻璃衬底、石英衬底、陶瓷衬底或其类似物等玻璃衬底可以用作衬底400。备选地，可使用例如具有提供有绝缘膜的表面的不锈钢衬底等金属衬底、或具有提供有绝缘膜的表面的硅衬底。存在使用例如塑料等合成树脂形成的柔性衬底大致具有比上述衬底低的容许温度极限的趋势；然而，可以使用这样的衬底，只要它可以承受在制造步骤中的处理温度即可。
作为塑料衬底，可以使用以聚对苯二甲酸乙二醇酯(PET)、聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、尼龙、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、多芳基化合物(PAR)、聚对苯二甲酸丁二醇酯(PBT)、聚酰亚胺、丙烯腈丁二烯苯乙烯树脂(acrylonitrile butadiene styrene resin)、聚氯乙烯、聚丙烯、聚乙烯乙酸酯、丙烯酸树脂或其类似物为典型的聚酯。
提供绝缘膜401以便可以防止例如包含在衬底400中的Na等碱土金属或碱金属扩散进入半导体膜402中并且不利地影响例如晶体管等半导体元件的特性。从而，绝缘膜401使用可以抑制碱金属或碱土金属扩散进入半导体膜402的氮化硅、氮化氧化硅(silicon nitrideoxide)或其类似物形成。注意在使用包含即使少量碱金属或碱土金属的衬底(例如玻璃衬底、不锈钢衬底或塑料衬底等)的情况下，从防止杂质扩散的角度在衬底400和半导体膜402之间提供绝缘膜401是有效的。然而，当其中杂质的扩散不导致重大问题的衬底(例如石英衬底等)用作衬底400时，绝缘膜401不是必须提供的。
绝缘膜401使用例如氧化硅、氮化硅(例如，SiNx或Si3N4)、氧氮化硅(SiOxNy)(x＞y＞0)或氮化氧化硅(SiNxOy)(x＞y＞0)等绝缘材料通过CVD、溅射或其类似物形成。
绝缘膜401可以使用单个绝缘膜或通过堆叠多个绝缘膜形成。在该实施例模式中，绝缘膜401通过顺序堆叠具有100nm厚的氧氮化硅膜、具有50nm厚的氮化氧化硅膜和具有100nm厚的氧氮化硅膜形成。然而，每层膜的材料和厚度以及堆叠层的数量不限于它们。例如，代替在下层中形成的氧氮化硅膜，具有大于或等于0.5μm并且小于或等于3μm厚度的硅氧烷基树脂可通过旋涂方法、狭缝涂布方法(slitcoating method)、液滴排出方法、印刷方法或其类似的形成。另外，代替在中间层中形成的氮化氧化硅膜，可使用氮化硅(例如，SiNx或Si3N4)膜。此外，代替在上层中形成的氧氮化硅膜，可使用氧化硅膜。每层膜的厚度优选地大于或等于0.05μm并且小于或等于3μm并且可以在该范围内自由选择。
氧化硅膜可以使用硅烷和氧、TEOS(四乙氧基硅烷)和氧的混合气体或其类似物通过例如热CVD、等离子增强CVD、大气压CVD或偏压ECRCVD等方法形成。此外，典型地，氮化硅膜可以使用硅烷和氨的混合气体通过等离子增强CVD形成。此外，典型地，氧氮化硅膜和氮化氧化硅膜可以使用硅烷和一氧化二氮的混合气体通过等离子增强CVD形成。
半导体膜402优选地在形成绝缘膜401后形成而不暴露于空气。半导体膜402的厚度大于或等于20nm并且小于或等于200nm(优选地大于或等于40nm并且小于或等于170nm，更优选地大于或等于50nm并且小于或等于150nm)。注意半导体膜402可使用非晶半导体或多晶半导体形成。另外，作为半导体，可使用硅锗以及硅。在使用硅锗的情况下，锗的浓度优选地是大约0.01至4.5原子百分比。
注意半导体膜402可通过已知技术结晶。作为已知的结晶方法，有使用激光的激光结晶方法和使用催化元素(catalytic element)的结晶方法。备选地，结合使用催化元素的结晶方法和激光结晶方法是可能的。另外，在具有高耐热性的衬底(例如石英衬底等)用作衬底400的情况下，可结合下列结晶方法中的任意方法：用电加热炉的热结晶方法、用红外光的灯退火结晶方法、用催化元素的结晶方法和以大约950℃的高温退火。
例如，在使用激光结晶的情况下，为了增加半导体膜402相对于激光的抗耐性，在激光结晶之前在半导体膜402上执行在550℃的四小时的热处理。然后，通过使用能够连续震荡的固态激光器用基波的第二到第四谐波的激光照射半导体膜402，可以获得具有大晶粒尺寸的晶体。例如，典型地，优选地使用Nd:YVO4激光器(具有1064nm的基波)的第二(532nm)或第三(355nm)谐波。具体地，从连续波YVO4激光器发射的激光由非线性光学元件转换为谐波以获得具有10W输出的激光。然后，通过光学系统使激光整形为照射表面上的矩形或椭圆形使得半导体膜402用激光照射是优选的。在该情况下，需要大约0.01至100MW/cm2的能量密度(优选地0.1至10MW/cm2)。然后，用大约10至2000cm/sec的扫描速度执行照射。
作为连续波气体激光器，可以使用Ar激光器、Kr激光器或其类似物。另外，作为连续波固态激光器，可以使用YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、镁橄榄石(Mg2SiO4)激光器、GdVO4激光器、Y2O3激光器、玻璃激光器、红宝石激光器、翠绿宝石激光器、Ti：蓝宝石激光器或其类似物。
此外，作为脉冲激光器，例如可以使用Ar激光器、Kr激光器、准分子激光器、CO2激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、翠绿宝石激光器、Ti：蓝宝石激光器、铜蒸汽激光器、或金蒸汽激光器。
激光结晶可通过脉冲激光以大于或等于10MHz的重复率执行，其是比一般使用的几十到几百赫兹频带显著更高的频带。据说半导体膜402用脉冲激光照射和半导体膜402完全固化之间的时间是几十到几百纳秒。从而，通过使用上述频带，半导体膜402可以在半导体膜402用激光熔化之后并且在半导体膜402固化之前用下一个脉冲的激光照射。因此，固液界面可以在半导体膜402中连续地移动，使得形成具有朝扫描方向连续生长的晶粒的半导体膜402。具体地，可以形成各自具有在晶粒的扫描方向上10至30μm宽度和在垂直于扫描方向的方向上大约1至5μm的宽度的晶粒的聚集。通过形成这样的在扫描方向上连续生长的单晶晶粒，可以形成至少在TFT的沟道方向上具有极少晶界的半导体膜402。
注意激光结晶可通过用连续波激光的基波和连续波激光的谐波并行照射执行。备选地，激光结晶可通过用连续波激光的基波和脉冲激光的谐波并行照射执行。
注意激光照射可在例如稀有气体或氮气等惰性气体的气氛中执行。从而，可以防止由于激光照射引起的半导体表面粗糙，并且可以抑制由于界面态密度的变化引起的阈值电压的变化。
通过上述激光照射，形成具有更高结晶度的半导体膜402。注意通过溅射、等离子增强CVD、热CVD或其类似提前形成的多晶半导体可用于半导体膜402。
尽管半导体膜402在该实施例模式中结晶，半导体膜402可保持为非晶硅膜或微晶半导体膜而不被结晶并且可受到下文描述的过程。使用非晶半导体或微晶半导体形成的TFT具有低成本和高产率的优势，因为制造步骤数量小于使用多晶半导体的TFT的步骤数量。
非晶半导体可以通过包含硅的气体的辉光放电分解获得。包含硅的气体的示例是SiH4、Si2H6和其类似物。包含硅的气体可用氢或氢和氦稀释。
接着，通过沟道掺杂，以低浓度添加给予p型导电性的杂质元素或给予n型导电性的杂质元素，该沟道掺杂在半导体膜402上执行。沟道掺杂可在整个半导体膜402上执行或可选择性地在半导体膜402的一部分上执行。作为给予p型导电性的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)或其类似物。作为给予n型导电性的杂质元素，可以使用磷(P)、砷(As)或其类似物。这里，硼(B)用作杂质元素并且添加使得它以大于或等于1×1016/cm3并且小于或等于5×1017/cm3的浓度被包含。
接着，如在图9B中示出的，半导体膜402处理(图案化)成期望的形状以形成具有岛状的半导体膜403、半导体膜404和半导体膜405。图12对应于在其中形成半导体膜403、半导体膜404和半导体膜405的像素的顶视图。图9B示出沿在图12中的虚线A-A’获取的剖视图、沿在图12中的虚线B-B’获取的剖视图和沿在图12中的虚线C-C’获取的剖视图。
然后，如在图9C中示出的，晶体管406、晶体管407、晶体管408和存储电容器409使用半导体膜403、半导体膜404和半导体膜405形成。
具体地，形成栅绝缘膜410以便覆盖半导体膜403、半导体膜404和半导体膜405。然后，在栅绝缘膜410上，形成处理(图案化)成期望形状的多个导电膜411和412。与半导体膜403重叠的一对导电膜411和一对导电膜412起晶体管406的栅电极413和晶体管407的栅电极414的作用。与半导体膜404重叠的导电膜411和412起晶体管408的栅电极415的作用。此外，与半导体膜405重叠的导电膜411和412起存储电容器409的电极416的作用。
然后，给予n型或p型导电性的杂质通过使用导电膜411、导电膜412或沉积并且图案化的抗蚀剂作为掩模添加到半导体膜403、半导体膜404和半导体膜405，以便形成源区、漏区和LDD区和其类似物。注意在这里，晶体管406和407是n沟道晶体管并且晶体管408是p沟道晶体管。
图13对应于在其中形成晶体管406、晶体管407、晶体管408和存储电容器409的像素的顶视图。图9C示出沿在图13中的虚线A-A’获取的剖视图、沿在图13中的虚线B-B’获取的剖视图和沿在图13中的虚线C-C’获取的剖视图。在图13中，电极416和晶体管407的栅电极415使用一系列导电膜411和412形成。其中栅绝缘膜410插入半导体膜405和电极416之间的区域起存储电容器409的作用。另外，在图13中，包括在像素中的第一扫描线Gaj和第二扫描线Gbj分别使用导电膜411和412形成。此外，在图13中，使用半导体膜450形成的晶体管451在像素中提供。在半导体膜450上，栅电极452使用导电膜411和412形成。在图13中，第一扫描线Gaj、晶体管407的栅电极414和晶体管451的栅电极452使用一系列导电膜411和412形成。在图13中，使用半导体膜403形成的晶体管453在像素中提供。在半导体膜403上，一对栅电极454使用导电膜411和412形成。在图13中，第二扫描线Gbj和晶体管453的栅电极454使用一系列导电膜411和412形成。此外，在图13中，第一电源线Vai的部分455使用导电膜411和412形成。
注意对于栅绝缘膜410，例如使用氧化硅、氮化硅、氮化氧化硅、氧氮化硅或其类似物的单层或堆叠层。在使用堆叠层的情况下，例如，优选使用从衬底400侧堆叠的氧化硅膜、氮化硅膜和氧化硅膜的三层结构。此外，作为形成方法，可以使用等离子增强CVD、溅射或其类似的。例如，在栅绝缘膜通过等离子增强CVD使用氧化硅形成的情况下，使用TEOS(原硅酸四乙酯)和O2的混合气体；反应压强设置到40Pa；衬底温度设置到高于或等于300℃并且低于或等于400℃；并且高频(13.56MHz)功率密度设置到大于或等于0.5W/cm2并且小于或等于0.8W/cm2。
栅绝缘膜410可通过高密度等离子体处理氧化或氮化半导体膜403、半导体膜404、半导体膜405和半导体膜450的表面形成。高密度等离子体处理通过使用例如He、Ar、Kr或Xe等稀有气体和氧、氧化氮、氨、氮或氢的混合气体执行。在该情况下，通过引入微波激发等离子体，可以产生具有低电子温度和高密度的等离子体。半导体膜403、半导体膜404、半导体膜405和半导体膜450的表面由通过这样的高密度等离子体产生的氧基(在一些情况下包括OH基)或氮基(在一些情况下包括NH基)氧化或氮化，使得形成具有大于或等于1nm并且小于或等于20nm、典型地大于或等于5nm并且小于或等于10nm的厚度的绝缘膜以便与半导体膜403、半导体膜404、半导体膜405和半导体膜450接触。具有大于或等于5nm并且小于或等于10nm的厚度的绝缘膜用作栅绝缘膜410。
半导体膜通过上述高密度等离子体处理的氧化和氮化通过固相反应进行。因此，栅绝缘膜和半导体膜之间的界面态密度可以抑制得极低。此外，通过高密度等离子体处理直接氧化或氮化半导体膜，这样可以抑制将形成的绝缘膜厚度上的变化。此外，在半导体膜具有结晶性的情况下，半导体膜的表面通过使用高密度等离子体处理通过固相反应氧化，使得可以防止晶界(crystal grain boundary)快速局部氧化并且可以形成具有低界面态密度的均匀栅绝缘膜。对于其中通过高密度等离子体处理形成的绝缘膜包括在一部分栅绝缘膜或整个栅绝缘膜中的晶体管，可以抑制特性的变化。
备选地，氮化铝可以用于栅绝缘膜410。氮化铝具有相对高热导率并且可以有效地扩散在晶体管中产生的热。备选地，在形成不包含铝的氧化硅、氧氮化硅或其类似物之后，氮化铝可堆叠在其上以形成栅绝缘膜。
另外，尽管在该实施例模式中栅电极413、栅电极414、栅电极415、栅电极452、栅电极454、电极416、第一扫描线Gaj、第二扫描线Gbj和第一电源线Vai的部分455使用堆叠的两个导电膜411和412形成，但在本说明书中图示的一个模式不限于该结构。代替导电膜411和412，可使用单层导电膜或其中堆叠三层或更多层的堆叠层导电膜。在使用其中堆叠三层或更多层导电膜的三层结构的情况下，可使用钼膜、铝膜和钼膜的层叠结构。
对于用于形成栅电极413、栅电极414、栅电极415、栅电极452、栅电极454、电极416、第一扫描线Gaj、第二扫描线Gbj和第一电源线Vai的部分455的导电膜，可以使用钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)或其类似物。备选地，可以使用包含任意上述金属作为它的主要成分的合金或包含任意上述金属的化合物。备选地，导电膜可使用例如多晶硅等半导体形成，其中半导体膜掺杂有给予导电性的杂质元素，例如磷等。
在该实施例模式中，氮化钽或钽(Ta)用于导电膜411，其是第一层，并且钨(W)用于导电膜412，其是第二层。以及在该实施例模式中描述的示例，可以使用两个导电膜的下列组合：氮化钨和钨；氮化钼和钼；铝和钽；铝和钛；及其类似物。因为钨和氮化钽具有高耐热性，用于热激活的热处理可以在形成两层导电膜之后的步骤中执行。备选地，作为两层导电膜的组合，可以使用掺杂有给予n型导电性的杂质的硅和硅化镍、掺杂有给予n型导电性的杂质的硅和WSix，或其类似物。
CVD、溅射或其类似物可以用于形成导电膜411和412。在该实施例模式中，第一层的导电膜411形成到大于或等于20nm并且小于或等于100nm的厚度，第二层的导电膜412形成到大于或等于100nm并且小于或等于400nm的厚度。
注意作为在形成栅电极413、栅电极414、栅电极415、栅电极452、栅电极454、电极416、第一扫描线Gaj、第二扫描线Gbj和第一电源线Vai的部分455中使用的掩模，使用氧化硅、氧氮化硅或其类似物的掩模可代替抗蚀剂使用。在该情况下，另外需要通过图案化形成使用氧化硅、氧氮化硅或其类似物的掩模的步骤；然而，掩模的厚度与抗蚀剂相比在蚀刻中减少较少，使得可以形成具有期望形状的栅电极413、栅电极414、栅电极415、栅电极452、栅电极454、电极416、第一扫描线Gaj、第二扫描线Gbj和第一电源线Vai的部分455。备选地，在不使用掩模的情况下，栅电极413、栅电极414、栅电极415、栅电极452、栅电极454、电极416、第一扫描线Gaj、第二扫描线Gbj和第一电源线Vai的部分455可通过液滴排出方法选择性地形成。注意液滴排出方法指用于通过从喷口排出或喷射包含预定成分的液体而形成预定图案的方法并且在其类别中包括喷墨方法或类似方法。
注意当栅电极413、栅电极414、栅电极415、栅电极452、栅电极454、电极416、第一扫描线Gaj、第二扫描线Gbj和第一电源线Vai的部分455形成时，可根据用于导电膜的材料适当选择最佳蚀刻方法和最佳蚀刻剂。当氮化钽用于第一层的导电膜411并且钨用于第二层的导电膜412时蚀刻方法的示例在下文详细描述。
首先，在氮化钽膜形成后，钨膜在氮化钽膜上形成。然后，掩模在钨膜上形成并且执行第一蚀刻。在第一蚀刻中，蚀刻在第一蚀刻条件下执行，然后在第二蚀刻条件下执行。在第一蚀刻条件中，蚀刻执行如下：使用ICP(感应耦合等离子体)蚀刻方法；CF4、Cl2和O2用于蚀刻气体且具有25∶25∶10(sccm)的流率；并且500W的RF(13.56MHz)功率在1Pa的压强下施加到线圈形电极以产生等离子体。然后，150W的RF(13.56MHz)功率也施加到衬底侧(样品台)以充分地施加负自偏压。通过使用该第一蚀刻条件，蚀刻钨膜使得其端部可以具有锥形形状是可能的。
接着，蚀刻在第二蚀刻条件下执行。在第二蚀刻条件中，蚀刻如下执行大约30秒：CF4和Cl2用于蚀刻气体且具有30∶30(sccm)的流率；并且500W的RF(13.56MHz)功率在1Pa的压强下施加到线圈形电极以产生等离子体。然后，20W的RF(13.56MHz)功率也施加到衬底侧(样品台)以充分地施加负自偏压。在CF4和Cl2互相混合的第二蚀刻条件中，钨膜和氮化钽膜蚀刻到相同或大致上相同的程度。
在第一蚀刻中，通过使用掩模的最佳形状，由于施加到衬底侧的偏压的效果，氮化钽膜和钨膜的端部具有各自具有大于或等于15°并且小于或等于45°的角度的锥形形状。注意在栅绝缘膜410中，通过第一蚀刻暴露的部分蚀刻到比用氮化钽膜和钨膜覆盖的其他部分薄大约20至50nm。
接着，执行第二蚀刻而不移除掩模。在第二蚀刻中，钨膜使用CF4、Cl2和O2作为蚀刻气体选择性蚀刻。在该情况下，钨膜优先由第二蚀刻蚀刻；然而，氮化钽膜几乎没有蚀刻。
通过第一蚀刻和第二蚀刻，使用氮化钽形成导电膜411和使用钨形成具有比导电膜411小的宽度的导电膜412是可能的。
另外，使用通过第一蚀刻和第二蚀刻形成的导电膜411和导电膜412作为掩模，由此用作源区、漏区和LDD区的杂质区可以在没有额外形成掩模的情况下在半导体膜403、半导体膜404、半导体膜405和半导体膜450中单独形成。
在杂质区形成后，杂质区可通过热处理激活。例如，在具有50nm厚度的氧氮化硅膜形成后，可在氮气氛中以550℃执行热处理4小时。
备选地，在包含氢的氮化硅膜形成到100nm的厚度时，可在氮气氛中以410℃执行热处理1小时使得半导体膜403、半导体膜404、半导体膜405和半导体膜450氢化。备选地，半导体膜403、半导体膜404、半导体膜405和半导体膜450可如下氢化：在氧浓度小于或等于1ppm(优选地小于或等于0.1ppm)的氮气氛中以高于或等于400℃并且低于或等于700℃(优选地高于或等于500℃并且低于或等于600℃)执行热处理；然后，在包含3到100％氢的气氛中以高于或等于300℃并且低于或等于450℃执行热处理1至12小时。通过该步骤，悬挂键可以由热激发的氢端接。作为不同的氢化方法，可执行等离子氢化(使用由等离子体激发的氢)。备选地，激活处理可在稍后将形成的绝缘膜417形成后执行。
对于热处理，可以使用使用退火炉的热退火方法、激光退火方法、快速热退火方法(RTA方法)或其类似方法。通过热处理，不仅可以执行氢化还可以执行杂质元素的激活，这些杂质元素添加到半导体膜403、半导体膜404、半导体膜405和半导体膜450。
通过上述系列步骤，可以形成n沟道晶体管406和407、p沟道晶体管408、存储电容器409、晶体管451和晶体管453。注意用于制造晶体管的方法不限于上述过程。
接着，形成绝缘膜417以便如在图10A中示出的覆盖晶体管406、晶体管407、晶体管408和存储电容器409并且以便覆盖虽然没有在图10A中示出的晶体管451和晶体管453。尽管绝缘膜417不是必须提供的，但通过提供绝缘膜417，可以防止例如碱金属或碱土金属等杂质进入晶体管406、晶体管407、晶体管408和存储电容器409；和虽然没有在图10A中示出的晶体管451和晶体管453。具体地，优选使用氮化硅、氮化氧化硅、氮化铝、氧化铝、氧化硅、氧氮化硅或其类似物作为绝缘膜417。在该实施例模式中，具有大约600nm厚度的氧氮化硅膜用于绝缘膜417。在该情况下，上述氢化步骤可在氧氮化硅膜形成之后执行。
接着，在绝缘膜417上形成绝缘膜418以便如在图10A中示出的覆盖晶体管406、晶体管407、晶体管408和存储电容器409并且以便覆盖虽然没有在图10A中示出的晶体管451和晶体管453。例如丙烯酸、聚酰亚胺、苯并环丁烯、聚酰胺或环氧树脂等具有耐热性的有机材料可以用于绝缘膜418。可以使用低介电常数材料(低k材料)、硅氧烷基树脂、氧化硅、氮化硅、氧氮化硅、氮化氧化硅、PSG(磷硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)、氧化铝或其类似物以及上述有机材料。硅氧烷基指其中骨架结构由硅(Si)和氧(O)的键形成的材料。硅氧烷基树脂可具有至少一类氟、氟基和有机基团(例如，烷基团或芳烃基团)以及氢作为取代基。注意绝缘膜418可通过堆叠多个使用这样的材料形成的绝缘膜形成。
取决于绝缘膜418的材料，绝缘膜418可以通过CVD、溅射、SOG、旋涂、浸渍、喷涂、液滴排出方法(例如，喷墨方法、丝网印刷或胶版印刷)、刮片、辊涂机、淋涂机、刮涂机或其类似物形成。
在该实施例模式中，绝缘膜417和绝缘膜418起层间绝缘膜的作用；然而，单层绝缘膜可用作层间绝缘膜，或具有三层或更多层的堆叠层绝缘膜可用作层间绝缘膜。
接着，在绝缘膜417和绝缘膜418中形成接触孔使得半导体膜403、半导体膜404、半导体膜405、栅电极413和半导体膜450部分暴露。作为用于打开接触孔的蚀刻气体，使用CHF3和He的混合气体；然而，蚀刻气体不限于此。此外，形成通过接触孔与半导体膜403接触的导电膜419和420、通过接触孔与栅电极413接触的导电膜421、通过接触孔与半导体膜404接触的导电膜422和通过接触孔与半导体膜404和半导体膜405接触的导电膜423。
图14对应于在其中形成导电膜419至423的像素的顶视图。图10B示出沿图14中的虚线A-A’获取的剖视图、沿在图14中的虚线B-B’获取的剖视图和沿在图14中的虚线C-C’获取的剖视图。如在图14中示出的，导电膜419连接到第一电源线Vai的部分455；并且导电膜419和第一电源线Vai的部分455起第一电源线Vai的作用。另外，导电膜421起信号线的作用。导电膜420除半导体膜403外还与半导体膜450接触。此外，导电膜423起第二电源线Vbi的作用。
导电膜419至423可以通过CVD、溅射或其类似方法形成。具体地，对于导电膜419至423，可以使用铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)、硅(Si)或其类似物。备选地，可以使用包含任意上述元素作为它的主要成分的合金或包含任意上述元素的化合物。作为导电膜419至423，可以使用具有任意上述元素的单层膜或具有任意上述元素的多个堆叠膜。
包含铝作为它的主要成分的合金的示例是包含铝作为它的主要成分并且包含镍的合金。此外，包含铝作为它的主要成分并且包含镍和碳与硅中之一或二者的合金是包含铝作为它的主要成分的合金的示例。因为铝和铝硅具有低电阻值并且是不贵的，铝和铝硅适合于用于导电膜419至423的材料。特别地，在铝硅用于图案化导电膜419至423的情况下比在使用铝膜的情况下可以更多地防止在抗蚀剂烘烤中小丘的产生。此外，代替硅(Si)，Cu可以大约0.5％混入铝膜。
例如，阻挡膜、铝硅膜和阻挡膜的层叠结构或阻挡膜、铝硅膜、氮化钛膜和阻挡膜的层叠结构可用于导电膜419至423。注意阻挡膜指使用钛、钛的氮化物、钼或钼的氮化物形成的膜。通过形成阻挡膜以便插入铝硅膜，可以进一步防止铝或铝硅中小丘的产生。备选地，通过使用高可还原元素的钛形成阻挡膜，由此，即使薄氧化膜在半导体膜403、半导体膜404、半导体膜405、栅电极413和半导体膜450上形成，该氧化膜由包含在阻挡膜中的钛还原，使得可以获得导电膜419、420、422和423与半导体膜403、404、405和450之间的有利接触。此外，可以堆叠多个阻挡膜。在该情况下，例如，其中钛、氮化钛、铝硅、钛和氮化钛从最下层堆叠的五层结构可以用于导电膜419至423。
在该实施例模式中，钛膜、铝膜和钛膜按该顺序从绝缘膜418侧堆叠。然后，这些堆叠膜图案化以形成导电膜419至423。
接着，如在图11A中示出的，形成像素电极424以便与导电膜422接触。
在该实施例模式中，在透光导电膜使用包含氧化硅的氧化铟锡(ITSO)通过溅射形成后，导电膜图案化以形成像素电极424。注意除ITSO外的透光氧化物导电材料，例如氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)或添加镓的氧化锌(GZO)可用于像素电极424。备选地，对于像素电极424，例如可以使用包含氮化钛、氮化锆、Ti、W、Ni、Pt、Cr、Ag、Al和其类似物中一个或多个的单层膜、氮化钛和包含铝作为它的主要成分的膜的层叠结构，氮化钛膜、包含铝作为它的主要成分的膜和氮化钛膜的三层结构、或其类似物以及透光氧化物导电材料。注意在光通过使用除透光氧化物导电材料外的材料从像素电极424侧引出的情况下，像素电极424形成到使得光可透过的厚度(优选地大约5至30nm)。
在使用ITSO作为像素电极424的情况下，可以使用氧化硅以2至10重量百分比包含在ITO中的靶材。具体地，在该实施例模式中，通过使用包含以85∶10∶5的重量百分比的In2O3、SnO2和SiO2的靶材，充当像素电极424的导电膜用50sccm的Ar流率、3sccm的O2流率、0.4Pa的溅射压强、lkW的溅射功率和30nm/min的沉积速率形成到105nm的厚度。
注意在具有相对高离子化倾向的金属(例如铝等)用于与像素电极424接触的导电膜422的部分的情况下，当透光导电氧化物材料用于像素电极424时电解腐蚀容易在导电膜422中发生。然而，在该实施例模式中，导电膜422使用其中钛膜、铝膜和钛膜按该顺序从绝缘膜418侧堆叠的导电膜形成；并且像素电极424至少与在导电膜422中的钛膜(其在顶部中形成)接触。从而，使用具有相对高离子化倾向的金属(例如铝等)形成的金属膜插入在使用具有相对低离子化倾向的金属(例如钛等)形成的金属膜之间，使得可以防止由于导电膜422和像素电极424或其他导体之间的电解腐蚀引起的差的连接出现。此外，对于导电膜422使用具有相对高电导率的金属(例如铝等)形成的金属膜，由此整个导电膜422的电阻值可以降低。
注意充当像素电极424的导电膜可以使用包含导电高分子化合物(也称为导电聚合物)的导电成分形成。使用导电成分形成并且充当像素电极424的导电膜具有10000ohm/square或更小的薄层电阻和550nm波长处的70％或更多的透光率，这是优选的。导电膜的薄层电阻优选地更低。另外，包含在导电成分中的导电高分子化合物的电阻率是0.1ohm·cm或更小，这是优选的。
注意作为导电高分子化合物，可以使用所谓的π电子共轭导电高分子化合物。例如，聚苯胺和/或它的衍生物、聚吡咯和/或它的衍生物、聚噻吩和/或它的衍生物、它们中的两类或更多类的共聚物和其类似物可以用作π电子共轭导电高分子化合物。
作为π电子共轭导电高分子化合物的具体示例，可以给出下列：聚吡咯、聚(3-甲基吡咯)、聚(3-丁基吡咯)、聚(3-辛基吡咯)、聚(3-癸基吡咯)、聚(3，4-二甲基吡咯)、聚(3，4-二丁基吡咯)、聚(3-羟基吡咯)、聚(3-甲基-4-羟基吡咯)、聚(3-甲氧基吡咯)、聚(3-乙氧基吡咯)、聚(3-辛氧基吡咯)(poly(3-octoxypyrrole))、聚(3-羧基吡咯)、聚(3-甲基-4-羧基吡咯)、聚(N-甲基吡咯)、聚噻吩、聚(3-甲基噻吩)、聚(3-丁基噻吩)、聚(3-辛基噻吩)、聚(3-癸基噻吩)、聚(3-十二烷基噻吩)、聚(3-甲氧基噻吩)、聚(3-乙氧基噻吩)、聚(3-辛氧基噻吩)(poly(3-octoxythiophene))、聚(3-羧基噻吩)、聚(3-甲基-4-羧基噻吩)、聚(3，4-乙撑二氧噻吩)、聚苯胺、聚(2-甲基苯胺)、聚(2-辛基苯胺)、聚(2-异丁基苯胺)、聚(3-异丁基苯胺)、聚(2-氨基苯磺酸)、聚(3-氨基苯磺酸)和其类似物。
任意上述π电子共轭导电高分子化合物可作为导电成分单独用于像素电极424。备选地，任意上述π电子共轭导电高分子化合物可以通过对其中添加有机树脂来使用以便调节例如导电成分膜的膜的厚度均匀性和导电成分的膜的强度等膜特性。
有机树脂可以是热固树脂、热塑树脂或光可硬化树脂，只要有机树脂与导电高分子化合物兼容或可以混合并且散布进入导电高分子化合物中即可。例如，可以使用下列：聚酯基树脂，例如聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯或聚萘二甲酸乙二醇酯等；聚酰亚胺基树脂，例如聚酰亚胺或聚酰胺酰亚胺等；聚酰胺树脂，例如聚酰胺6、聚酰胺66、聚酰胺12或聚酰胺11等；氟树脂(fluorine resin)，例如聚(偏二氟乙烯)、聚(氟乙烯)、聚四氟乙烯、乙烯四氟乙烯共聚物，或聚三氟氯乙烯等；乙烯树脂，例如聚乙烯醇、聚乙烯醚、聚乙烯醇缩丁醛、聚乙烯醋酸酯、或聚氯乙烯等；环氧树脂；二甲苯树脂；芳族聚酰胺树脂(aramid resin)；聚氨酯基树脂；聚脲基树脂；三聚氰胺树脂；酚醛基树脂(phenol-based resin)；聚醚；丙烯酸基树脂；或这些树脂中任意的共聚物。
此外，为了调节导电成分的电导率，导电成分可掺杂有受主掺杂剂或施主掺杂剂使得可以改变在π电子共轭导电高分子化合物中的共轭电子的氧化还原电位。
作为受主掺杂剂，可以使用卤素化合物、路易斯酸、质子酸、有机氰基化合物、有机金属化合物或其类似物。作为卤素化合物，有氯、溴、碘、氯化碘、溴化碘、氟化碘和其类似物。作为路易斯酸，有五氟化磷、五氟化砷、五氟化锑、三氟化硼、三氯化硼、三溴化硼和其类似物；作为质子酸，有例如盐酸、硫酸、硝酸、磷酸、氟硼酸、氢氟酸或高氯酸等无机酸和例如有机羧酸或有机磺酸等有机酸。作为有机羧酸和有机磺酸，可以使用上述羧酸化合物和磺酸化合物。作为有机氰基化合物，可以使用其中两个或更多氰基团包括在共轭键中的化合物。作为有机氰基化合物，可以使用在共轭键中具有两个或更多氰基团的化合物。例如，可以使用四氰乙烯、四氰乙烯氧化物、四氰基苯、四氰基对醌二甲烷(tetracyanoquinodimethane)、四氰基氮杂萘(tetracyanoazanaphthalene)或其类似物。
作为施主掺杂剂，可以使用碱金属、碱土金属、季胺化合物(quaternary amine compound)或其类似物。
导电成分溶解在水或有机溶剂(例如，醇基溶剂、酮基溶剂、酯基溶剂、碳氢化合物基溶剂或芳烃基溶剂)中，使得充当像素电极424的导电膜可以通过湿法形成。
导电成分溶解在其中的溶剂不特别限于某个溶剂。可使用上述导电高分子化合物和例如有机树脂等高分子树脂化合物溶解在其中的溶剂。例如，导电成分可溶解在水、甲醇、乙醇、丙烯碳酸酯、N-甲基吡咯烷酮、二甲基甲酰胺、二甲基乙酰胺、环己酮、丙酮、甲基乙基酮、甲基异丁基酮、甲苯或其类似物中任一个或混合物中。
在导电成分溶解在如上文描述的溶剂中后，其沉积可以通过例如涂敷法、涂层法、液滴排出法(也称为喷墨法)或印刷法等湿法执行。溶剂可通过热处理蒸发或可在减小的压强下蒸发。在有机树脂是热固树脂的情况下，可还执行热处理。在有机树脂是光可硬化树脂的情况下，可执行光照处理。
在充当像素电极424的导电膜形成后，其表面可通过例如CMP或通过用聚乙烯醇基多孔体的清洁而清洁或抛光使得其表面变平。
接着，如在图11A中示出的，具有开口部的分隔物425在绝缘膜418上形成以便覆盖像素电极424和导电膜419至423的一部分。像素电极424的一部分暴露在分隔物425的开口部中。分隔物425可以使用有机树脂膜、无机绝缘膜或者硅氧烷基绝缘膜来形成。在使用有机树脂膜的情况下，例如可以使用丙烯酸、聚酰亚胺或聚酰胺。在使用无机绝缘膜的情况下，可以使用氧化硅、氮化氧化硅或其类似物。特别地，通过使用光敏有机树脂膜作为分隔物425并且在像素电极424上形成开口部使得开口部的侧壁具有连续曲率的斜面，可以防止像素电极424和将稍后形成的公共电极427彼此连接。在该情况下，掩模可以通过液滴排出法或印刷法形成。此外，分隔物425自己可以通过液体排出法或印刷法形成。
图15对应于在其中形成像素电极424和分隔物425的像素的顶视图。图10B示出沿在图15中的虚线A-A’获取的剖视图、沿在图15中的虚线B-B’获取的剖视图和沿在图15中的虚线C-C’获取的剖视图。注意在图15中，在分隔物425中的开口部的位置由虚线代表。
接着，在电致发光层426形成之前，可执行在空气气氛下的热处理或在真空气氛下的热处理(真空烘烤)以便去除吸收在分隔物425和像素电极424中的湿气、氧或其类似物。具体地，热处理以高于或等于200℃并且低于或等于450℃、优选地高于或等于250℃并且低于或等于300℃的衬底温度在真空气氛中执行大约0.5至20小时。热处理优选地在真空气氛中以低于或等于3×10-7Torr的压强执行，如果可能的话最优选地在真空气氛中以低于或等于3×10-8Torr的压强执行。另外，在电致发光层426在热处理在真空气氛中执行后沉积的情况下，可靠性可以通过正好在电致发光层426沉积之前将衬底放在真空气氛中进一步提高。此外，像素电极424可在真空烘烤之前或之后用紫外线照射。
接着，如在图11B中示出的，形成电致发光层426以便与在分隔物425的开口部中的像素电极424接触。电致发光层426可使用单层或通过堆叠多个层形成；并且无机材料以及有机材料可包括在每层中。电致发光层426的发光指在从单激发态返回基态中的光发射(荧光)和在从三重激发态返回基态中的光发射(磷光)。在电致发光层426使用多个层形成的情况下，电子注入层、电子传输层、发光层、空穴传输层和空穴注入层以该顺序在对应于阴极的像素电极424上堆叠。注意在像素电极424对应于阳极的情况下，电致发光层426通过堆叠空穴注入层、空穴传输层、发光层、电子传输层和电子注入层(以该顺序)形成。
备选地，电致发光层426可以通过使用高分子有机化合物、中分子有机化合物(不具有升华性质并且具有小于或等于10μm的分子链长度的有机化合物)、低分子有机化合物和无机化合物中的任意通过液滴排出法形成。此外，中分子有机化合物、低分子有机化合物和无机化合物可通过气相沉积形成。
接着，形成公共电极427以便覆盖电致发光层426。对于公共电极427，可以使用金属、合金或一般具有小功函数的导电化合物、其混合物或类似物。具体地，公共电极427可以使用例如Li或Cs等碱金属、例如Mg、Ca或Sr等碱土金属、包含任意这些金属的合金(例如Mg:Ag或Al:Li)、或例如Yb或Er等稀土金属形成。此外，通过形成包含具有高电子注入性质的材料的层以便与公共电极427接触，可以使用使用铝、透光氧化物导电材料或其类似物形成的典型导电膜。
像素电极424、电致发光层426和公共电极427在分隔物425的开口部中彼此重叠，使得形成发光元件428。
注意来自发光元件428的光可从像素电极424侧、公共电极427侧或两侧引出。根据在上文描述的三个结构之间的目标结构，选择像素电极424和公共电极427中的每个的材料和厚度。
注意绝缘膜可在发光元件428形成后在公共电极427上形成。作为绝缘膜，使用这样的膜，其中引起发光元件的退化增加的物质(例如湿气或氧)穿过该膜的量比其他绝缘膜的那些要小。典型地，例如，优选地使用通过RF溅射形成的氮化硅膜、DLC膜、氮化碳膜，或其类似物。备选地，例如湿气或氧等物质以较小量穿过其的上述膜和例如湿气或氧等物质以比该膜的更大的量穿过其的膜堆叠使得这些膜可以用作上述绝缘膜。
注意实际上，当该过程完成至且包括图11B时，封装(密封)优选地使用保护膜(例如贴附膜或紫外可硬化树脂膜)或覆盖材料(其具有高气密性并且引起较少的脱气)执行，使得防止另外暴露于空气。
通过上述过程，可以制造作为本说明书中图示的一个模式的发光器件。
注意尽管用于制造像素部中半导体元件的方法在该实施例模式中描述，但用于驱动电路或集成电路的晶体管可以与像素部中的晶体管一起形成。在该情况下，在像素部中的晶体管和用于驱动电路或集成电路的晶体管中的所有中的栅绝缘膜410的厚度不是必须是相同的。例如，在用于需要高速工作的驱动电路或集成电路的晶体管中，栅绝缘膜410的厚度可小于像素部中的晶体管的那个厚度。
此外，通过使用SOI(绝缘体上硅)衬底，单晶半导体可以用于半导体元件。SOI衬底可以使用例如以Smart Cut(注册商标)为典型的UNIBOND(注册商标)、外延层转移(ELTRAN)、介电分离方法或等离子体辅助化学蚀刻(PACE)等贴附方法、通过注入氧的分离(SIMOX)或其类似的方法制造。
通过使用上述方法转移制造的半导体元件到例如塑料衬底等柔性衬底，可形成发光器件。作为转移方法，可以使用任意下列方法：金属氧化膜在衬底和半导体元件之间形成并且金属氧化膜通过结晶变弱使得半导体元件从衬底分离并且转移的方法；包含氢的非晶硅膜在衬底和半导体元件之间提供并且非晶硅膜通过激光照射或蚀刻移除使得半导体元件从衬底分离并且转移的方法；半导体元件在其上形成的衬底机械地移除或通过用溶液或气体蚀刻移除使得半导体元件从衬底分离并且转移的方法；和其相似的方法。注意半导体元件优选地在发光元件制造前转移。
该实施例模式可以适当地与前述实施例模式结合。
[实施例1]
在该实施例中，描述用于制造作为本说明书中图示的一个模式的发光器件的方法，通过该方法，半导体元件通过使用从半导体衬底(接合衬底)转移到支撑衬底(基底衬底)的半导体膜形成。
首先，如在图16A中示出的，绝缘膜901在接合衬底900上形成。绝缘膜901使用例如氧化硅、氧氮化硅、氮化氧化硅或氮化硅等绝缘材料形成。绝缘膜901可以使用单个绝缘膜或通过堆叠多个绝缘膜形成。例如，在该实施例中，绝缘膜901通过从接合衬底900侧堆叠包含比氮更多的氧的氧氮化硅和包含比氧更多的氮的氮化氧化硅(以该顺序)形成。
例如，在使用氧化硅作绝缘膜901的情况下，绝缘膜901可以使用硅烷和氧的混合气体、四乙氧基硅烷(TEOS)和氧的混合气体或其类似物通过例如热CVD、等离子体增强CVD、大气压CVD或偏压ECRCVD等气相沉积形成。在该情况下，绝缘膜901的表面可通过氧等离子体处理而致密化。备选地，在使用氮化硅作绝缘膜901的情况下，绝缘膜901可以使用硅烷和氨的混合气体通过例如等离子体增强CVD等气相沉积形成。备选地，在使用氮化氧化硅作绝缘膜901的情况下，绝缘膜901可以使用硅烷和氨的混合气体或硅烷和氧化氮的混合气体通过例如等离子体增强CVD等气相沉积形成。
备选地，使用有机硅烷气体通过化学气相沉积形成的氧化硅可用于绝缘膜901。作为有机硅烷气体，可以使用例如四乙氧基硅烷(TEOS)(化学式：Si(OC2H5)4)、四甲基硅烷(TMS)的(化学式：Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)或三二甲基氨基硅烷(SiH(N(CH3)2)3)等含硅化合物。
接着，如在图16A中示出的，氢或稀有气体、或氢离子或稀有气体离子如由箭头指示的引入接合衬底900，使得具有微孔的缺陷层902在离接合衬底900的表面的给定深度处形成。形成缺陷层902的位置由在引入时的加速电压确定。因为从接合衬底900转移到基底衬底904的半导体膜908的厚度由缺陷层902的位置决定，考虑半导体膜908的厚度设置引入时的加速电压。半导体膜908的厚度大于或等于10nm并且小于或等于200nm，优选地大于或等于10nm并且小于或等于50nm。例如，当氢引入接合衬底900时，剂量优选地大于或等于3×1016/cm2并且小于或等于1×1017/cm2。
注意因为氢或稀有气体，或氢离子或稀有气体离子在形成缺陷层902的步骤中以高浓度引入接合衬底900，接合衬底900的表面变得粗糙并且在某些情况下不能获得互相贴附基底衬底904和接合衬底900的足够强度。通过提供绝缘膜901，当氢或稀有气体，或氢离子或稀有气体离子引入接合衬底900时保护了接合衬底900的表面，使得基底衬底904和接合衬底900可以有利地互相贴附。
接着，如在图16B中示出的，绝缘膜903在绝缘膜901上形成。采用与绝缘膜901的相似的方式，绝缘膜903使用例如氧化硅、氧氮化硅、氮化氧化硅或氮化硅等绝缘材料形成。绝缘膜903可以使用单个绝缘膜或通过堆叠多个绝缘膜形成。此外，使用有机硅烷气体通过化学气相沉积形成的氧化硅可用于绝缘膜903。在该实施例中，使用有机硅烷气体通过化学气相沉积形成的氧化硅用于绝缘膜903。
注意通过使用具有高阻挡性质的绝缘膜(例如氮化硅膜或氮化氧化硅膜等)作为绝缘膜901或绝缘膜903，可以防止例如碱金属或碱土金属等杂质从基底衬底904进入稍后将形成的半导体膜909。
注意尽管在该实施例中绝缘膜903在缺陷层902形成后形成，但绝缘膜903不是必须提供的。注意因为绝缘膜903在缺陷层902形成后形成，绝缘膜903具有比在缺陷层902形成之前形成的绝缘膜901更平整的表面。从而，通过提供绝缘膜903，可以进一步增加稍后将执行的贴附的强度。
接着，在接合衬底900和基底衬底904互相贴附之前，可在接合衬底900上执行氢化。氢化例如在氢气氛中以350℃执行大约2小时。
接着，如在图16C中示出的，接合衬底900在基底衬底904上堆叠使得绝缘膜903插入其之间。然后，接合衬底900和基底衬底904互相贴附，如在图16D中示出的。绝缘膜903贴附到基底衬底904，使得接合衬底900和基底衬底904可以互相贴附。
因为接合衬底900和基底衬底904通过范德华力互相贴附，衬底即使在室温下互相牢固地贴附。注意因为贴附可以在低温下执行，可以使用各种衬底作为基底衬底904。例如，例如铝硅酸盐玻璃衬底、硼硅酸钡玻璃衬底或硼硅酸铝玻璃衬底等玻璃衬底、以及例如石英衬底或蓝宝石衬底等衬底都可以用作基底衬底904。备选地，使用硅、砷化镓、磷化铟或其类似物形成的半导体衬底可以用作基底衬底904。
注意绝缘膜还可以在基底衬底904的表面上形成并且绝缘膜可贴附到绝缘膜903。在该情况下，例如不锈钢衬底等金属衬底以及上述衬底都可以用作基底衬底904。存在用例如塑料等合成树脂形成的柔性衬底一般具有比上述衬底低的容许温度极限的趋势；然而，这样的衬底可以用作基底衬底904，只要它可以承受制造步骤中的处理温度即可。作为塑料衬底，可以使用以聚对苯二甲酸乙二醇酯(PET)、聚醚砜(PES)、聚萘二甲酸乙二酯(PEN)、聚碳酸酯(PC)、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、多芳基化合物(PAR)、聚对苯二甲酸丁二醇酯(PBT)、聚酰亚胺、丙烯腈丁二烯苯乙烯树脂、聚氯乙烯、聚丙烯、聚乙烯乙酸酯、丙烯酸树脂或其类似物为典型的聚酯。
使用硅、锗或其类似物形成的单晶半导体衬底或多晶半导体衬底可以用作接合衬底900。备选地，使用例如砷化镓或磷化铟等化合物半导体形成的单晶半导体衬底或多晶半导体衬底可以用作接合衬底900。备选地，使用具有晶格畸变的硅、锗添加到硅中的硅锗或其类似物形成的半导体衬底可用作接合衬底900。具有晶格畸变的硅可以通过将其沉积在具有比硅更大的晶格常数的硅锗或氮化硅上而形成。
注意热处理或压力处理可以在基底衬底904和接合衬底900互相贴附之后执行。通过执行热处理或压力处理，贴附强度可以增加。
通过在贴附执行后执行热处理，在缺陷层902中的相邻微孔互相结合并且微孔的体积增加。因此，如在图17A中示出的，接合衬底900沿缺陷层902裂开，使得作为接合衬底900的一部分的半导体膜908从接合衬底900分离。热处理优选地以低于或等于基底衬底904的容许温度极限的温度执行。例如，热处理以高于或等于400℃并且低于或等于600℃的温度执行。利用该分离，半导体膜908与绝缘膜901和绝缘膜903一起转移到基底衬底904。之后，优选地执行以高于或等于400℃并且低于或等于600℃的温度的热处理以便更牢固地互相贴附绝缘膜903和基底衬底904。
半导体膜908的晶体取向可以用接合衬底900的平面取向控制。具有适合于将形成的半导体元件的晶体取向的接合衬底900可适当地选择。此外，晶体管的迁移率随半导体膜908的晶体取向变化。当期望获得具有更高迁移率的晶体管时，考虑沟道的方向和晶体取向来设置接合衬底900的贴附的方向。
接着，使转移的半导体膜908的表面平坦化。尽管平坦化不是必须执行的，但通过执行平坦化，可以提高半导体膜908和稍后将形成的晶体管中栅绝缘膜之间的界面的特性。具体地，平坦化可以通过化学机械抛光(CMP)执行。半导体膜908的厚度由平坦化减少。
注意尽管在该实施例中描述使用Smart Cut(注册商标)的情况，其中通过该Smart Cut，半导体膜908通过形成缺陷层902从接合衬底900分离，但半导体膜908可通过例如外延层转移(ELTRAN)、介电分离方法或等离子体辅助化学蚀刻(PACE)等不同的贴附方法贴附到基底衬底904。
接着，如在图17B中示出的，通过处理(图案化)半导体膜908成期望的形状，形成岛状半导体膜909。
例如晶体管等各种半导体元件可以使用通过上述步骤形成的半导体膜909形成。在图17C中，示出使用半导体膜909形成的晶体管910。
通过使用上述制造方法，可以制造包括在作为本说明书中图示的一个模式的发光器件中的半导体元件。
该实施例可以适当地与任意实施例模式结合。
[实施例2]
在该实施例中，作为本说明书中图示的一个模式的发光器件的外观参照图18A和18B描述。图18A是其中在第一衬底上形成的晶体管和发光元件用密封剂密封在第一衬底和第二衬底之间的面板的顶视图。图18B对应于沿在图18A中的线A-A’获取的剖视图。
提供密封剂4020以便包围提供在第一衬底4001上的像素部4002、信号线驱动电路4003、扫描线驱动电路4004、扫描线驱动电路4005。此外，第二衬底4006提供在像素部4002、信号线驱动电路4003、扫描线驱动电路4004、扫描线驱动电路4005上。从而，像素部4002、信号线驱动电路4003、扫描线驱动电路4004、扫描线驱动电路4005与填充物4007一起用密封剂4020密封在第一衬底4001和第二衬底4006之间。
在第一衬底4001上形成的像素部4002、信号线驱动电路4003、扫描线驱动电路4004、扫描线驱动电路4005中的每个具有多个晶体管。在图18B中，示出包括在信号线驱动电路4003中的晶体管4008和包括在像素部4002中的晶体管4009和晶体管4010。
另外，连接到晶体管4009的源区和漏区的布线(wiring)4017的部分用作发光元件4011的像素电极。此外，发光元件4011除像素电极外包括公共电极4012和电致发光层4013。注意发光元件4011的结构不限于在该实施例中示出的结构。注意发光元件4011的结构不限于在该实施例中示出的结构。发光元件4011的结构可以根据从发光元件4011引出的光的方向、薄膜晶体管4009的极性或其类似适当地改变。
尽管供应给信号线驱动电路4003、扫描线驱动电路4004、扫描线驱动电路4005或像素部4002的多种信号和电压没有在图18B中示出的剖视图中示出，该多种信号和电压从连接端子4016通过引线(leadwiring)4014和4015供应。
在该实施例中，连接端子4016使用与包括在发光元件4011中的公共电极4012相同的导电膜形成。另外，引线4014使用与布线4017相同的导电膜形成。此外，引线4015使用与晶体管4009、晶体管4010和晶体管4008的栅电极相同的导电膜形成。
连接端子4016通过各向异性导电膜4019电连接到FPC4018的端子。
注意对于第一衬底4001和第二衬底4006中的每个，可以使用玻璃、金属(典型地不锈钢)、陶瓷或塑料。注意在来自发光元件4011的光引出的方向上的第二衬底4006必须具有透光性质。从而，例如玻璃板、塑料板、聚酯膜或丙烯酸膜等透光材料优选地用于第二衬底4006。
另外，紫外可硬化树脂或热固树脂以及例如氮或氩等惰性气体可以用于填充物4007。在该实施例中，示出其中氮用于填充物4007的示例。
该实施例可以适当地与任意实施例模式和实施例结合。
[实施例3]
在本说明书中图示的一个模式中，提供具有大屏幕的发光器件是可能的，其中可以显示高清晰度图像并且可以减少功耗。从而，作为本说明书中图示的一个模式的发光器件优选地用于显示器、膝上型电脑或提供有记录介质的图像重现装置(典型地重现例如DVD(数字通用光盘)等记录介质的内容并且具有用于显示重现的图像的显示器的装置)。此外，作为可以使用作为本说明书中图示的一个模式的发光器件的电子装置，有蜂窝电话、便携式游戏机、电子书阅读器、例如摄影机或数码相机等照相机、护目镜型显示器(头戴式显示器)、导航系统和音频重现装置(例如，汽车音频或音频部件装置)。这些电子装置的具体示例在图19A至19C中示出。
图19A示出显示器，其包括外壳5001、显示部5002、扬声部5003和其类似物。作为本说明书中图示的一个模式的发光器件可以用于显示部5002。注意显示器在它的类别中包括用于显示信息的所有显示器，例如用于个人计算机、用于接收电视广播和用于显示广告的显示器等。
图19B示出膝上型电脑，其包括主体5201、外壳5202、显示部5203、键盘5204、鼠标5205和其类似物。作为本说明书中图示的一个模式的发光器件可以用于显示部5203。
图19C示出提供有记录介质的便携式图像重现装置(具体地DVD播放机)，其包括主体5401、外壳5402、显示部5403、记录介质(例如DVD)读取部5404、操作键5405、扬声部5406和其类似物。提供有记录介质的图像重现装置在它的类别中包括家用游戏机。作为本说明书中图示的一个模式的发光器件可以用于显示部5403。
如上文描述的，作为本说明书中图示的一个模式的本发明的应用范围如此宽以致作为本说明书中图示的一个模式的本发明可以应用于在所有领域中的电子装置。
该实施例可以适当地与任意实施例模式和实施例结合。
该申请基于在2008年1月15号向日本专利局提交的日本专利申请序列号2008-005148，其全部内容通过引用结合于此。

Claims (18)

1.一种发光器件，包括：
发光元件；
具有第一电位的第一电源线；
具有第二电位的第二电源线；
用于控制所述第一电源线和所述发光元件之间的导电的第一晶体管；
用于依靠输入到第二晶体管的栅极的视频信号控制是否输出从所述第二电源线施加的所述第二电位的第二晶体管；
用于选择从所述第一电源线施加的所述第一电位或所述第二晶体管的输出的开关；以及
用于选择由所述开关选择的所述第一电位或所述第二晶体管的输出是否施加到所述第一晶体管的栅极的第三晶体管。
2.如权利要求1所述的发光器件，还包括电容器，
其中所述电容器的电极中的一个电连接到所述第一晶体管的栅极，并且所述电容器的电极中的另一个电连接到所述第一电源线。
3.如权利要求1所述的发光器件，
其中所述发光元件包括电致发光层。
4.如权利要求1所述的发光器件，
其中所述开关包括用于选择从所述第一电源线施加的所述第一电位的第四晶体管和用于选择从所述第二电源线通过所述第二晶体管施加的所述第二电位的第五晶体管。
5.如权利要求4所述的发光器件，
其中所述第四晶体管的极性不同于所述第五晶体管的极性，以及
其中所述第四晶体管的栅极和所述第五晶体管的栅极互相电连接。
6.如权利要求5所述的发光器件，
其中所述第一晶体管和所述第四晶体管是p沟道晶体管，并且所述第二晶体管和所述第五晶体管是n沟道晶体管。
7.一种发光器件，其包括共享第一扫描线和第二扫描线的多个像素，
其中所述多个像素中的每个包括发光元件、具有第一电位的第一电源线、具有第二电位的第二电源线、用于控制所述第一电源线和所述发光元件之间的导电的第一晶体管、用于依靠输入到第二晶体管的栅极的视频信号控制是否输出从所述第二电源线施加的所述第二电位的第二晶体管、用于根据所述第一扫描线的电位选择从所述第一电源线施加的所述第一电位或所述第二晶体管的输出的开关和用于选择由所述开关选择的所述第一电位或所述第二晶体管的输出是否施加到所述第一晶体管的栅极的第三晶体管。
8.如权利要求7所述的发光器件，
其中所述多个像素中的每个还包括电容器，以及
其中所述电容器的电极中的一个电连接到所述第一晶体管的栅极，并且所述电容器的电极中的另一个电连接到所述第一电源线。
9.如权利要求7所述的发光器件，
其中所述发光元件包括电致发光层。
10.如权利要求7所述的发光器件，
其中所述开关包括用于选择从所述第一电源线施加的所述第一电位的第四晶体管和用于选择从所述第二电源线通过所述第二晶体管施加的所述第二电位的第五晶体管。
11.如权利要求10所述的发光器件，
其中所述第四晶体管的极性不同于所述第五晶体管的极性，以及
其中所述第四晶体管的栅极和所述第五晶体管的栅极电连接到所述第一扫描线。
12.如权利要求11所述的发光器件，
其中所述第一晶体管和所述第四晶体管是p沟道晶体管，并且所述第二晶体管和所述第五晶体管是n沟道晶体管。
13.一种发光器件，包括：
发光元件；
第一晶体管；
第二晶体管；
第三晶体管；
第四晶体管；以及
第五晶体管，
其中所述第一晶体管的源极和漏极中的一个电连接到所述发光元件，
其中所述第一晶体管的源极和漏极中的另一个电连接到第一电源线；
其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个，
其中所述第二晶体管的源极和漏极中的另一个电连接到所述第三晶体管的源极和漏极中的一个和所述第四晶体管的源极和漏极中的一个，
其中所述第三晶体管的源极和漏极中的另一个电连接到所述第一电源线，
其中所述第四晶体管的源极和漏极中的另一个电连接到所述第五晶体管的源极和漏极中的一个，
其中所述第五晶体管的源极和漏极中的另一个电连接到第二电源线，以及
其中所述第五晶体管的栅极电连接到第三布线。
14.如权利要求13所述的发光器件，
其中所述第三布线是视频信号线。
15.如权利要求13所述的发光器件，还包括电容器，
其中所述电容器的电极中的一个电连接到所述第一晶体管的栅极，并且所述电容器的电极中的另一个电连接到所述第一电源线。
16.如权利要求13所述的发光器件，
其中所述发光元件包括电致发光层。
17.如权利要求13所述的发光器件，
其中所述第三晶体管的栅极和所述第四晶体管的栅极电连接到第四布线，以及
其中所述第三晶体管的极性不同于所述第四晶体管的极性。
18.如权利要求17所述的发光器件，
其中所述第一晶体管和所述第三晶体管是p沟道晶体管，并且所述第四晶体管和所述第五晶体管是n沟道晶体管。
CN200980102762XA 2008-01-15 2009-01-07 发光器件 Expired - Fee Related CN101911166B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008005148 2008-01-15
JP2008-005148 2008-01-15
PCT/JP2009/050404 WO2009090969A1 (en) 2008-01-15 2009-01-07 Light-emitting device

Publications (2)

Publication Number Publication Date
CN101911166A CN101911166A (zh) 2010-12-08
CN101911166B true CN101911166B (zh) 2013-08-21

Family

ID=40850055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980102762XA Expired - Fee Related CN101911166B (zh) 2008-01-15 2009-01-07 发光器件

Country Status (6)

Country Link
US (2) US8044598B2 (zh)
JP (2) JP5303282B2 (zh)
KR (1) KR101555496B1 (zh)
CN (1) CN101911166B (zh)
TW (1) TWI463461B (zh)
WO (1) WO2009090969A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884283B2 (en) 2010-06-04 2014-11-11 Semiconductor Energy Laboratory Co., Ltd Memory semiconductor device having aligned side surfaces

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911166B (zh) * 2008-01-15 2013-08-21 株式会社半导体能源研究所 发光器件
KR101652693B1 (ko) 2008-10-03 2016-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102725841B (zh) * 2010-01-15 2016-10-05 株式会社半导体能源研究所 半导体器件
JP5627311B2 (ja) * 2010-06-21 2014-11-19 キヤノン株式会社 表示装置およびその駆動方法
KR101681687B1 (ko) * 2010-08-10 2016-12-02 삼성디스플레이 주식회사 유기 전계발광 표시 장치 및 그의 구동 방법
US9236378B2 (en) 2010-08-11 2016-01-12 Sarda Technologies, Inc. Integrated switch devices
US8896034B1 (en) 2010-08-11 2014-11-25 Sarda Technologies, Inc. Radio frequency and microwave devices and methods of use
US8519916B2 (en) * 2010-08-11 2013-08-27 Sarda Technologies, Inc. Low interconnect resistance integrated switches
DE112012004350T5 (de) * 2011-10-18 2014-07-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
DE102013217278B4 (de) 2012-09-12 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung
DE102013221218A1 (de) * 2013-10-18 2015-04-23 Robert Bosch Gmbh Schieberventil, insbesondere für ein Automatikgetriebe eines Kraftfahrzeugs
CN103927981B (zh) * 2014-03-24 2016-05-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
US10038402B2 (en) * 2015-10-30 2018-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10438532B2 (en) 2015-12-25 2019-10-08 Tianma Japan, Ltd. Display apparatus and method of manufacturing display apparatus with branch source wirings
US9774322B1 (en) 2016-06-22 2017-09-26 Sarda Technologies, Inc. Gate driver for depletion-mode transistors
CN112955946A (zh) 2018-11-09 2021-06-11 株式会社半导体能源研究所 显示装置及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005037413A (ja) * 2003-05-16 2005-02-10 Semiconductor Energy Lab Co Ltd 発光装置及び該発光装置を用いた電子機器
JP2007225652A (ja) * 2006-02-21 2007-09-06 Seiko Epson Corp 電気光学装置、その駆動方法、および電子機器
CN101051439A (zh) * 2006-04-05 2007-10-10 株式会社半导体能源研究所 半导体器件、显示装置、以及电子设备
CN101097677A (zh) * 2006-06-30 2008-01-02 索尼株式会社 显示装置及其驱动方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6229508B1 (en) * 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
FR2784430B1 (fr) * 1998-10-07 2001-08-24 Valeo Double volant amortisseur, notamment pour vehicule automobile
JP2001109432A (ja) * 1999-10-06 2001-04-20 Pioneer Electronic Corp アクティブマトリックス型発光パネルの駆動装置
US6738034B2 (en) * 2000-06-27 2004-05-18 Hitachi, Ltd. Picture image display device and method of driving the same
TW563088B (en) * 2001-09-17 2003-11-21 Semiconductor Energy Lab Light emitting device, method of driving a light emitting device, and electronic equipment
JP4206693B2 (ja) * 2002-05-17 2009-01-14 株式会社日立製作所 画像表示装置
TWI286236B (en) * 2002-09-17 2007-09-01 Adv Lcd Tech Dev Ct Co Ltd Memory circuit, display circuit, and display device
JP4425574B2 (ja) * 2003-05-16 2010-03-03 株式会社半導体エネルギー研究所 素子基板及び発光装置
JP4425571B2 (ja) * 2003-06-11 2010-03-03 株式会社半導体エネルギー研究所 発光装置及び素子基板
JP2005031643A (ja) * 2003-06-20 2005-02-03 Sanyo Electric Co Ltd 発光装置及び表示装置
KR101057206B1 (ko) * 2004-04-30 2011-08-16 엘지디스플레이 주식회사 유기발광소자
WO2006112421A1 (en) 2005-04-18 2006-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device having the same and electronic appliance
JP4850565B2 (ja) * 2005-04-18 2012-01-11 株式会社半導体エネルギー研究所 半導体装置及び当該半導体装置を具備する表示装置並びに電子機器
JP5089072B2 (ja) * 2005-04-19 2012-12-05 株式会社半導体エネルギー研究所 半導体装置
US7928938B2 (en) 2005-04-19 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory circuit, display device and electronic apparatus
JP5142507B2 (ja) * 2005-10-18 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及び当該半導体装置を具備する表示装置並びに電子機器
EP1777689B1 (en) * 2005-10-18 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
TWI276029B (en) * 2005-11-28 2007-03-11 Chi Mei El Corp Organic light-emitting display and voltage-driven organic light-emitting pixel
JP5078363B2 (ja) 2006-01-13 2012-11-21 株式会社半導体エネルギー研究所 表示装置
EP1808844B1 (en) 2006-01-13 2012-10-31 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5508664B2 (ja) * 2006-04-05 2014-06-04 株式会社半導体エネルギー研究所 半導体装置、表示装置及び電子機器
CN101911166B (zh) * 2008-01-15 2013-08-21 株式会社半导体能源研究所 发光器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005037413A (ja) * 2003-05-16 2005-02-10 Semiconductor Energy Lab Co Ltd 発光装置及び該発光装置を用いた電子機器
JP2007225652A (ja) * 2006-02-21 2007-09-06 Seiko Epson Corp 電気光学装置、その駆動方法、および電子機器
CN101051439A (zh) * 2006-04-05 2007-10-10 株式会社半导体能源研究所 半导体器件、显示装置、以及电子设备
CN101097677A (zh) * 2006-06-30 2008-01-02 索尼株式会社 显示装置及其驱动方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884283B2 (en) 2010-06-04 2014-11-11 Semiconductor Energy Laboratory Co., Ltd Memory semiconductor device having aligned side surfaces

Also Published As

Publication number Publication date
KR20100105772A (ko) 2010-09-29
JP5303282B2 (ja) 2013-10-02
TWI463461B (zh) 2014-12-01
US8044598B2 (en) 2011-10-25
TW200951916A (en) 2009-12-16
WO2009090969A1 (en) 2009-07-23
JP5728049B2 (ja) 2015-06-03
KR101555496B1 (ko) 2015-09-24
CN101911166A (zh) 2010-12-08
US20120032606A1 (en) 2012-02-09
JP2009193065A (ja) 2009-08-27
US20090179572A1 (en) 2009-07-16
JP2013200580A (ja) 2013-10-03
US8519628B2 (en) 2013-08-27

Similar Documents

Publication Publication Date Title
CN101911166B (zh) 发光器件
CN101743616B (zh) 半导体装置的制造方法
KR101526475B1 (ko) 표시 장치 및 그 구동 방법
KR101970130B1 (ko) 표시장치
CN101383290B (zh) 薄膜晶体管的制造方法及显示装置的制造方法
CN100373561C (zh) 薄膜晶体管的制造方法
CN110392928A (zh) 场效应晶体管、其制造方法、显示元件、显示设备以及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130821

Termination date: 20220107

CF01 Termination of patent right due to non-payment of annual fee