CN101931410B - 用于管线模拟数字转换器的1-位单元电路 - Google Patents

Abstract

本发明揭露一种用于管线模拟数字转换器的1-位单元(cell)电路，该1-位单元电路包含一参考缓冲器，其用以提供一参考电压；一取样及电荷转移接收电路，其用以接收一输入信号以产生一输出信号；以及一倾卸电路，其用以倾卸该参考电压；其中该参考缓冲器根据该输入信号选择性地连接至该取样及电荷转移电路或该倾卸电路。

Description

用于管线模拟数字转换器的1-位单元电路

技术领域

本发明是关于管线模拟数字转换器，特别是关于一种用于管线模拟数字转换器的1-位单元(cell)电路。

背景技术

在混合模式电路中，模拟数字转换器(Analog-Digital-Converter，ADC)为一必要组件。近来，管线模拟数字转换器因其结构简洁、性能优越而广被采用。请参照图1，其绘示一现有的管线模拟数字转换器的1-位单元的典型架构。该1-位单元在一时脉周期中具有一取样阶段(Sampling Phase)及一电荷转移阶段(Charging Phase)。如图1所示，该1-位单元包含一运算跨导放大器(Operational TransconductanceAmplifier，OTA)101、四匹配电容102～105、一第一组开关106～113、一第二组开关114～121、二多路复用器122和123以及二闩锁比较器124和125。

该OTA 101用以依一输入信号Vin产生一剩余(residue)输出信号Vout，其中该剩余输出信号Vout是由一正输出信号Voutp和一负输出信号Voutn组成，且该输入信号Vin是由一正输入信号Vinp和一负输入信号Vinn组成。

该等匹配电容102～105用以保持该输入信号Vin的一取样电压。该第一组开关106～113是在该取样阶段被导通以取样该输入信号Vin。该第二组开关114～121是在该电荷转移阶段被导通以使这些匹配电容102～105及该OTA 101组成一负反馈电路以产生该剩余输出信号Vout。该二多路复用器122和123分别用以依二选择信号bp及bn自一负参考电压Vrefn、一正参考电压Vrefp和一地电压中择一以提供一第一多路复用器输出电压及一第二多路复用器输出电压，其中该bp为一正位信号，该bn为一负位信号。当bp＝0及bn＝0，该第一多路复用器输出电压和该第二多路复用器输出电压均连接至该地电压；当bp＝0及bn＝1，该第一多路复用器输出电压连接至该负参考电压Vrefn及该第二多路复用器输出电压连接至该正参考电压Vrefp；以及当bp＝1及bn＝0，该第一多路复用器输出电压连接至该正参考电压Vrefp而该第二多路复用器输出电压连接至该负参考电压Vrefn。

该闩锁比较器124用以依该输入信号Vin和一第一参考电压Vref/4的电压比较而产生该正位信号bp，而该闩锁比较器125用以依该输入信号Vin和一第二参考电压-Vref/4的电压比较而产生该负位信号bn，其中该Vref等于该Vrefp与该Vrefn之间的电压差。当Vin介于-Vref/4与Vref/4之间时，(bp，bn)为(0，0)；当Vin小于-Vref/4时，(bp，bn)为(0，1)；以及当Vin大于Vref/4时，(bp，bn)为(1，0)。

在该取样阶段，该输入信号Vin被取样和保持，且该正位信号bp和该负位信号bn被产生。请参照图2a，其绘示该现有1-位单元在取样阶段的组态。如图2a所示，该电容102和电容103的顶极板连接至Vin的正端，该电容104和电容105的顶极板连接至Vin的负端，而该电容102、103、104和105的底极板连接至地。该闩锁比较器124和125分别产生该正位信号bp及该负位信号bn以供该电荷转移阶段利用。

在该电荷转移阶段，剩余输出被输出。请参照图2b，其绘示该现有的1-位单元在电荷转移阶段的组态。如图2b所示，由于该OTA 101在负反馈的虚拟接地特性，会使来自Vref的电荷流经这些电容102～105而产生该剩余输出信号Vout＝2×Vin-(bp-bn)×Vref。然而，由于Vin是一变动的信号，Vref所提供的电量将不会相同。亦即，该Vref的负载会随该输入信号Vin而变动。

该Vref提供给各1-位单元的总电量Q可以很容易地计算如下：以电容102、104的电容值乘以一电压差，其中该电压差是电容102、104在电荷转移阶段终了与起始时的电压差异。就一阶分析而言，假设在每个时脉阶段皆达完全稳定，且忽视差动结构中正信道和负信道间的任何不匹配，例如考虑电容102的电容值＝Csp，电容104的电容值＝Csn，且Csp＝Csn＝Cs。总电量Q即可依位定((bit decision)值导出如下：

当b＝+1(bp＝1&bn＝0)时，Q＝Csp*(Vrefp-Vinp)＝-Csn*(Vrefn-Vinn)＝Cs*(Vref-Vin)/2；

当b＝-1(bp＝0&bn＝1)时，Q＝Csn*(Vrefp-Vinn)＝Csp*(Vrefn-Vinp)＝Cs*(Vref+Vin)/2；以及

当b＝0(bp＝0&bn+0)时，Q＝0。

产生一正位定((b＝1)的最小输入电压Vin为Vref/4，而其可产生的最大电量为：

Q，max＝Cs*(Vref-Vref/4)/2＝3*Cs*Vref/8＝0.375*Vref。负(b＝-1)位定可可产生的最大电量与正位定可可产生的最大电量相同(输入信号Vin获得相反的数值，且电容102、电容104与参考电压Vref的连接彼此交换)。由于参考电压Vref在空位定(bb＝0)时没有负载，因此从参考电压Vref取出的总电荷变化量(由输入信号Vin引起)为：Q，var＝Q，MAX-0＝0.375*Cs*Vref。由于参考电压Vref的负载是随输入信号Vin而变，故需使取样电容上的电压达完全稳定，方能防止取样噪声。然而，这意味着较长的取样时间。若需高速，则必须消耗更多的功率在参考电压缓冲器上以缩短稳定时间。

因此，有必要提供一个解决方案，其可降低功耗且取样电容电压不需达到完全稳定，其中该取样电容电压是由一参考电压对该取样电容充电而得。为了克服此一缺点，本发明提出了一种用于管线模拟数字转换器的与信号无关的参考电压负载新架构。

发明内容

本发明的一目的在于提供一与信号无关的参考电压负载电路以建造一简洁且节能的管线模拟数字转换器。

本发明的另一目的在于提供一与信号无关的参考电压负载电路以放宽参考电压缓冲器的速度要求。

本发明的又一目的在于提供一与信号无关的参考电压负载电路以建造一4倍交织(interleaved)的管线模拟数字转换器。

为了实现上述目的，本发明提出一用于管线模拟数字转换器的1-位单元电路，在一转换周期中具有一取样阶段及一电荷转移阶段，其中该取样阶段包括一第一半期间及一第二半期间。该1-位单元电路包含一差动放大器，具有一正输入端、一负输入端、一正输出端及一负输出端，用以输出一剩余输出信号；一第一电容，具有一第一极板和一第二极板，以及一第二电容，该第二电容具有一第三极板和一第四极板，其中在该取样阶段，该第一极板连接一正输入信号，该第三极板连接一负输入信号，及该第二极板和该第四极板均连接至一输入共模参考地，在该电荷转移阶段，该第一极板连接至该第三极板，该第二极板连接至该差动放大器的该负输入端，及该第四极板连接至该差动放大器的该正输入端；以及一第三电容，其具有一第五极板和一第六极板，及一第四电容，其具有一第七极板和一第八极板，其中在该取样阶段的该第一半期间，该第五极板和该第七极板连接至一输出共模参考地，及该第六极板和该第八极板均连接至该输入共模参考地；在该取样阶段该第二半期间，该第五极板连接至一第一参考接点，该第七极板连接至一第二参考接点，及该第六极板和该第八极板均该连接至该输入共模参考地；以及在该电荷转移阶段，该第五极板连接至该差动放大器的该正输出端，该第六极板连接至该差动放大器的该负输入端，该第七极板连接至该差动放大器的该负输出端，及该第八极板连接至该差动放大器的该正输入端；其中该第一参考接点的电压与该第二参考接点的电压是依一输入电压和一参考电压而决定，而该输入电压为该正输入信号与该负输入信号的电压差。

此外，根据本发明另一实施例，一1-位单元电路可应用于一管线模拟数字转换器中，在一转换周期中具有一取样阶段及一电荷转移阶段，该取样阶段包括一第一半期间及一第二半期间。该1-位单元电路包含一差动放大器，具有一对差动输入端和一对差动输出端，用以输出一差动剩余输出信号；一第一对电容，具有一对第一顶极板和一对第一底极板，其中在该取样阶段，该对第一顶极板连接一差动输入信号，且该对第一底极板连接至一输入共模参考地，而在该电荷转移阶段，该对第一顶极板是互相连接，且该对第一底极板连接至该差动放大器的该对差动输入端；以及一第二对电容，具有一对第二顶极板和一对第二底极板，其中在该取样阶段的该第一半期间，该对第二顶极板连接至一输出共模参考地，且该对第二底极板连接至该输入共模参考地；在该取样阶段的该第二半期间，该对第二顶极板连接至一对参考接点，且该对第二底极板连接至该输入共模参考地；以及在该电荷转移阶段，该对第二顶极板连接至该差动放大器的该对差动输出端及该对第二底极板连接至该差动放大器的该对差动输入端；其中该对参考接点的电压是依一参考电压及该差动输入信号的一输入电压而决定。

此外，根据本发明另一实施例，一1-位单元电路可应用于一管线模拟数字转换器中。该1-位单元电路具有一参考缓冲器，用以提供一参考电压；一取样及电荷转移电路，用以接收一输入信号以产生一输出信号；以及一倾卸(dump)电路，其用以倾卸该参考电压；其中该参考缓冲器是依该输入信号以选择性地连接至该取样及电荷转移电路或该倾卸电路。

附图说明

为使能进一步了解本发明的结构、特征及其目的，下面将配合附图对本发明的较佳具体实施例作详细说明，其中：

图1为一示意图，其绘示一现有的管线模拟数字转换器的1-位单元的典型架构。

图2a为一示意图，其绘示该现有的1-位单元在取样阶段的组态。

图2b为一示意图，其绘示该现有的1-位单元在电荷转移阶段的组态。

图3a和图3b为一示意图，其绘示本发明1-位单元一较佳实施例的电路图，其中该1-位单元使用一与信号无关的参考电压负载电路。

图4a为一示意图，其绘示图3的1-位单元在取样阶段第一半期间的组态。

图4b为一示意图，其绘示图3的1-位单元在取样阶段第二半期间的组态。

图4c为一示意图，其绘示图3的1-位单元在电荷转移阶段的组态。

图5为一示意图，其绘示根据本发明一较佳实施例的两个1-位单元的级联(cascade)电路图。

具体实施方式

请参照图3a～图3b，其绘示本发明1-位单元一较佳实施例的电路图，其中该1-位单元使用一与信号无关的参考电压负载电路。该1-位元的模拟数字转换程程序在一转换期间包括一取样阶段第一半期间、一取样阶段第二半期间及一电荷转移阶段。如图3a所示，该1-位单元ADC充当一取样及电荷转移电路，其包括一运算跨导放大器(OTA)301、六个匹配电容302～307、八个取样阶段开关308～315、七个电荷转移阶段开关316～322、二个多路复用器323和324、二个闩锁比较器337和338以及一个参考电压缓冲器339。如图3b所示，该1-位单元的一倾卸(dump)电路包括二个多路复用器330和336、二个匹配电容325和331，四个取样阶段开关326～327和332～333，以及四个电荷转移阶段开关328～329和334～335。

在该1-位单元电路中，该OTA 301，其具有一正输入端、一负输入端、一正输出端和一负输出端，用以依一输入信号V_in产生一剩余输出信号Vout，其中该剩余输出信号Vout是由一正输出信号Voutp和一负输出信号Voutn组成，且输入信号Vin是由一正输入信号Vinp和一负输入信号Vinn组成。该八匹配电容302～307，325和331执行功能如下：

在该电路中，电容302、303可视为一第一电容而电容305、306可视为一第二电容。该第一电容和该第二电容可视为一第一对电容；电容304、307可视为一第二对电容；而电容325、331可视为一第三对电容，其中，该第一对电容用以保持该输入信号的取样电压，第二对电容用以保持一差动电压的取样电压，而该差动电压是一参考电压与一输出共模参考地的组合中之一选项，及该第三对电容用以在该参考电压未被选择以对该第二对电容充电时，充当该参考电压的一倾卸电路。

该第一电容，包括均依一预定电容值实现的电容302和303，用以保持该正输入信号Vinp的一取样电压。该电容304，依该预定电容值实现，用以保持一电压，而该电压是一正参考电压Vrefp、一负参考电压Vrefn和该输出共模参考地的组合中之一选项。

该第二电容，包括均依一预定电容值实现的电容305和306，用以保持该负输入信号Vinn的一取样电压。该电容307，依该预定电容值实现，用以保持一电压，而该电压是该正参考电压Vrefp，该负参考电压Vrefn和该输出共模参考地的组合中之一选项。

该电容325，依该预定电容值实现，用以在该多路复用器323的输出电压和该多路复用器324的输出电压均连接至该输出共模参考地时，提供该正参考电压Vrefp一倾卸负载。

该电容331，依该预定电容值实现，用以在该多路复用器323的输出电压和该多路复用器324的输出电压均连接至该输出共模参考地时，提供该负参考电压Vrefn一倾卸负载。

该12个取样阶段开关308～315，326～327和332～333在取样阶段执行功能如下：

这些开关308和309用以取样该正输入信号Vinp以将其存放于这些电容302和303中。该开关310用以连接该电容304的底极板至一输入共模参考地，而该开关311用以连接该电容304的顶极板至该多路复用器323的输出。

这些开关312和313用以取样该负输入信号Vinn以将其存放于这些电容305和306中。该开关314用以连接该电容307的底极板至该输入共模参考地，而该开关315用以连接该电容307的顶极板至该多路复用器324的输出。该开关326用以连接该电容325的底极板至该输入共模参考地，而该开关327用以连接该电容325的顶极板至该多路复用器330的输出。该开关332用以连接该电容331的底极板至该输入共模参考地，而该开关333用以连接该电容331的顶极板至该多路复用器336的输出。

该11个电荷转移阶段开关316～322、328～329和334～335在电荷转移阶段执行功能如下：

该开关316用以互连这些电容302、303、305和306的顶极板。该开关317用以连接这些电容302、303的底极板至该OTA 301的负输入端。该开关318用以连接该电容304的底极板至该OTA 301的负输入端。该开关319用以连接该电容304的底极板至该OTA 301的正输出端。该开关320用以连接这些电容305、306的底极板至该OTA 301的正输入端。该开关321用以连接该电容307的底极板至该OTA301的正输入端。该开关322用以连接该电容307的顶极板至该OTA 301的负输出端。因此，这些电容302～307和该OTA 301共同组成一负反馈电路，以在该电荷转移阶段产生该剩余输出信号Vout。此外，该开关328用以连接该电容325的底极板至该输入共模参考地，而该开关329用以连接该电容325的顶极板至该输出共模参考地。该开关334用以连接该电容331的底极板至该输入共模参考地，而该开关335用以连接该电容331的顶极板至该输出共模参考地。

该多路复用器323用以依二选择信号bp&e及bn&e自该负参考电压Vrefn、该正参考电压Vrefp和该输出共模参考地的组合中择一以提供一第一多路复用器输出电压，其中bp&e是一正位号bbp和一时脉信号e的逻辑-及，bn&e是一负位信号bn和该时脉信号e的逻辑-及，而该时脉信号e的上升缘是该取样阶段第一半期间和第二半期间的分界点。

当bp&e＝0且bn&e＝0，该第一多路复用器输出电压连接至该输出共模参考地；当bp&e＝0且bn&e＝1，该第一多路复用器输出电压连接至该正参考电压Vrefp；当bp&e＝1且bn&e＝0，该第一多路复用器输出电压连接至该负参考电压Vrefn。因此，该第一多路复用器输出电压在该取样阶段的第一半期间连接至该输出共模参考地，而在该取样阶段的第二半期间是依bp&e及bn&e自该负参考电压Vrefn、该正参考电压Vrefp和该输出共模参考地的组合中择一以与其连接。

该多路复用器324用以依bp&e及bn&e自该负参考电压Vrefn、该正参考电压Vrefp和该输出共模参考地的组合中择一以提供一第二多路复用器输出电压。当bp&e＝0且bn&e＝0，该第二多路复用器输出电压连接至该输出共模参考地；当bp&e＝0且bn&e＝1，该第二多路复用器输出电压连接至该负参考电压Vrefn；以及当bp&e＝1且bn&e＝0，该第二多路复用器输出电压连接至该正参考电压Vrefp。因此，该第二多路复用器输出电压在该取样阶段的第一半期间连接至该输出共模参考地，而在该取样阶段的第二半期间是依bp&e及bn&e自该负参考电压Vrefn、该正参考电压Vrefp和该输出共模参考地的组合中择一以与其连接。

该多路复用器330用以依一选择信号e&～(bp+bn)自该正参考电压Vrefp和该输出共模参考地的组合中择一以提供一第三多路复用器输出电压。当e&～(bp+bn)＝0，该第三多路复用器输出电压连接至该输出共模参考地；当e&～(bp+bn)＝1，该第三多路复用器输出电压连接至该正参考电压Vrefp。因此，该第三多路复用器输出电压在该取样阶段的第一半期间连接至该输出共模参考地，而在该取样阶段的第二半期间是依e&～(bp+bn)自该正参考电压Vrefp和该输出共模参考地的组合中择一以与其连接。

该多路复用器336用以依该选择信号e&～(bp+bn)自该负参考电压Vrefn和该输出共模参考地的组合中择一以提供一第四多路复用器输出电压。当e&～(bp+bn)＝0，该第四多路复用器输出电压连接至该输出共模参考地；当e&～(bp+bn)＝1，该第四多路复用器输出电压连接至该负参考电压Vrefn。因此，该第四多路复用器输出电压在该取样阶段的第一半期间连接至该输出共模参考地，而在该取样阶段的第二半期间是依e&～(bp+bn)自该负参考电压Vrefn和该输出共模参考地的组合中择一以与其连接。

该闩锁比较器337，其具有一第一正比较输入端、一第一负比较输入端和一第一比较输出端，用以在该时脉e的上升缘依该输入信号Vin和一第一参考电压Vref/4的电压比较以产生该正位信号bp，其中该Vref等于该Vrefp与该Vrefn之间的电压差。

该闩锁比较器338，其具有一第二正比较输入端、一第二负比较输入端和一第二比较输出端，用以在该时脉e的上升缘依该输入信号Vin和一第二参考电压-Vref/4的电压比较以产生该负位信号bn，其中当Vin介于-Vref/4和Vref/4之间时，(bp，bn)为(0，0)；当Vin小于-Vref/4时，(bp，bn)为(0，1)；以及当Vin大于Vref/4时，(bp，bn)为(1，0)。

该参考电压缓冲器339用以提供该Vrefp及该Vrefn，且该参考电压缓冲器339可为一OTA或一低输出阻抗放大器。

根据本发明一较佳实施例的1-位单元电路在该取样阶段第一半期间的组态、在该取样阶段第二半期间的组态和在该电荷转移阶段的组态，是示于图4a～图4c。

请参照图4a，其绘示图3的1-位单元在该取样阶段第一半期间的组态。如图4a所示，这些电容302和303的顶极板连接至该Vin的正端，这些电容305和306的顶极板连接至该Vin的负端，而这些电容302、303、305和306的底极板均连接至该输入共模参考地。这些电容304、307的底极板连接至该输入共模参考地，该电容304的顶极板连接至一第一参考接点，其中该第一参考接点，位于该多路复用器323的输出端，在该取样阶段第一半期间是依bp&e及bn&e而被连接至该输出共模参考地，而该电容307的顶极板连接至一第二参考接点，其中该第二参考接点，位于该多路复用器324的输出端，在该取样阶段第一半期间是依bp&e及bn&e而被连接至该输出共模参考地。这些电容325、331的底极板连接至该输入共模参考地，而这些电容325、331的顶极板是分别连接至这些多路复用器330、336的输出端，其中这些多路复用器330、336的输出端均依e&～(bp+bn)而连接至该输出共模参考地。在该取样阶段第一半期间终了时，该闩锁比较器337产生该正位信号bp而该闩锁比较器338产生该负位信号bn。

图4b绘示图3的1-位单元在该取样阶段第二半期间的组态。如图4b所示，这些电容302和303的顶极板连接至该Vin的正端，这些电容305和306的顶极板连接至该Vin的负端，而这些电容302、303、305和306的底极板均连接至该输入共模参考地。该电容304的顶极板连接至该第一参考接点，其中该第一参考接点，位于该多路复用器323的输出端，是依bp&e及bn&e而自该负参考电压Vrefn、该正参考电压Vrefp和该输出共模参考地的组合中择一与其连接。该电容307的顶极板连接至该第二参考接点，其中该第二参考接点，位于该多路复用器324的输出端，是依bp&e及bn&e而自该负参考电压Vrefn、该正参考电压Vrefp和该输出共模参考地的组合中择一与其连接。该电容304和该电容307的顶极板电压差因此等于一第一差动电压(bn-bp)*Vref。该电容325的底极板连接至该输入共模参考地，而该电容325的顶极板连接至该多路复用器330的输出，其中该多路复用器330的输出，是依e&～(bp+bn)而自该正参考电压Vrefp和该输出共模参考地的组合中择一与其连接。该电容331的底极板连接至该输入共模参考地，而该电容331的顶极板连接至该多路复用器336的输出，其中该多路复用器336的输出，是依e&～(bp+bn)而自该负参考电压Vrefn和该输出共模参考地的组合中择一与其连接。该电容325和该电容331的顶极板电压差因此等于一第二差动电压(1-bn-bp)*Vref。可以证明，无论(bp，bn)的组合值为何，该第一差动电压(bn-bp)*Vref的绝对值与该第二差动电压(1-bn-bp)*Vref的绝对值的总和恒等于Vref。

图4c绘示图3的1-位单元在该电荷转移阶段的组态。在该电荷转移阶段，这些电容302～303、305～306的顶极板连接在一起，这些电容302～303的底极板连接至该OTA 301的负输入端，而这些电容305～306的底极板连接至该OTA 301的正输入端；该电容304的底极板连接至该OTA 301的负输入端，该电容304的顶极板连接至该OTA 301的正输出端，该电容307的底极板连接至该OTA 301的正输入端，该电容307的顶极板连接至该OTA 301的负输出端；这些电容325、331的底极板连接至该输入共模参考地，而这些电容325、331的顶极板连接至该输出共模参考地。在这一阶段，该Vref未被使用，而由于该OTA 301的负反馈虚拟接地，在这些电容302～307中的电荷将重分配以产生该剩余输出信号Vout＝2×Vin-(bp-bn)×Vref。

请参照图5，其绘示根据本发明一较佳实施例的两个1-位单元的级联(cascade)电路图。如图5所示，1-位单元510的剩余输出连接至1-位单元520的输入，该1-位单元510产生一正位号bbp1和一负位信号bn1，以及该1-位单元520产生一正位号bbp2和一负位信号bn2。在一n位线转换器器中，n＞2，在每个时脉阶段会有一个以上的单元使用该参考电压(如果n是偶数，会有n/2个单元使用该参考电压；如果n为奇数，则会有(n+1)/2和(n-1)/2个单元轮流使用该参考电压)。在所有时脉相位的第二半期间，Vref均未被使用，即Vref未被使用于该单元510(以及所有其它未绘于图中的奇数单元)，也未被使用于该单元520(以及所有其它未绘于图中的偶数单元)。这使得该参考电压可为具一半时脉相位延迟的另一组单元分享，以建立一个4倍时间交织的ADC。

现有技术无法实现此功能，倒不是因为参考电压被用在每个时脉周期的整个期间，而是因为各1-位单元的参考缓冲器和OTA会造成级联稳定(cascade settling)延迟。例如，若该参考缓冲器在某一时脉相位的一半时，突然新增一个额外负载，则其将产生一突波，且该突波会传播到所有处于趋稳过程中的1-位单元，而大大推迟其最终稳定。

事实上，本发明的新颖设计只在每个时脉相位的一半时间里使用该参考电压，而汲自该参考电压的最大电流(或负载)会维持不变。这一事实，加上放宽的参考电压趋稳要求，使4倍的时间交织ADC变成可能。总之，根据本发明，无论bp及bn的值为何，该正参考电压Vrefp在该取样阶段第二半期间均会有具固定初始电荷的一负载电容，而该负载电容在bp&e＝0及bn&e＝1时可为该电容304，在bp&e＝1及bn&e＝0时可为该电容307，而在bp&e＝0及bn&e＝0(即，e&～(bp+bn)＝1)时可为该电容325；以及无论bp及bn的值为何，该负参考电压Vrefn在该取样阶段第二半期间均会有具固定初始电荷的一负载电容，而该负载电容在bp&e＝0及bn&e＝1时可为该电容307，在bp&e＝1及bn&e＝0时可为该电容304，而在bp&e＝0及bn&e＝0(即，e&～(bp+bn)＝1)时可为该电容331。

因此，一第一差动电压的绝对值与一第二差动电压的绝对值的总和会等于在该取样阶段第二半期间终了时该参考电压Vref的一最终决定电压，其中该第一差动电压是该第一多路复用器输出电压与该第二多路复用器输出电压的电压差，而该第二差动电压是该第三多路复用器输出电压与该第四多路复用器输出电压的电压差，其中该参考电压Vref等于该正参考电压Vrefp与该负参考电压Vrefn之间的电压差；而在这些电容304、307与该正参考电压Vrefp、该负参考电压Vrefn间的连接因(bp，bn)＝(0，0)而被这些多路复用器323、324隔开时，这些电容325、331即可分别作为该正参考电压Vrefp和该负参考电压Vrefn的一倾卸电路。

是故，本发明所揭乃一新颖的1-位单元。该新颖的1-位单元确保该参考缓冲器在每个时脉周期所提供的电荷量与目前在进行转换的信号无关。此外，假设该时脉的最低抖动(jitter)已符合考量高频输入信号取样噪声时的要求，则该新颖的1-位单元即可确保该参考缓冲器具一固定负载及一固定决定时间，从而确保一固定的决定电压，即使该决定电压未完全驱稳；而，现有在负载与输入信号有关的情况下，完全趋稳是其保证固定最终电压值的唯一出路。

此外，如众所周知的，1-位单元的群延迟关系到管线转换器的数据传输速率，即一较短的群延迟会有较高的数据传输速率；而群延迟也关系到总转换延迟，即信号取样和全n-位数码交付的时间间隔，这在一些像自动增益控制(Automatic GainControl，AGC)或其它闭回路系统应用中是极为重要的。

本发明该1-位单元保留了基本的1-时脉相位群延迟，即在前单元的一旧剩余被取样正好一个时脉相位后，一新剩余输出即被传送至下一单元，因此它可以提供一最小的群延迟，一最小总转换延迟，从而提供一高数据传输率。本发明因此具有以下优点：

首先，该第二对电容的决定电压不需等于该参考电压Vref，所以该参考缓冲器的速度要求可被放宽，从而减少该参考缓冲器的功率需求。

第二，因为在该取样阶段第二半期间，该参考电压Vref会有一对依一预定电容值实现的电容，且该对电容具有固定初始电量，故该参考电压Vref所提供的总电量为一常数，亦即该参考电压Vref所提供的总电量与输入信号无关。即使在这些电容间存在着不匹配，例如～0.1％，本案从该参考电压Vref取出的电量其变异将为～0.1％×该预定电容值×Vref/2，仍远小于现有的0.75×Cs×Vref/2。本发明的设计确保该参考缓冲器的最终输出电压保持恒定，从而避免了该输入信号的任何取样干扰，并大大提高了ADC操作的线性度。

第三，相对于现有1-位单元电路，本发明该参考缓冲器的电压决定不会干扰OTA的电压决定(无级联稳定延迟问题)，从而可避免拖累任一单元的电压决定时间。

第四，因该参考缓冲器只用于一半的时间，故即使在考量最佳功率和面积下对ADC采缩减设计(scaling down design)，以由第1(MSB最高有效位)单元逐步缩减至最后(LSB最低有效位)单元，本发明仍可在相同功率之下，使该参考缓冲器供另一时移半个时脉周期的模拟数字转换器共享，而建立一4倍交织模拟数字转换器。

最后，本发明1-位单元的新颖设计在只有1时脉相位群延迟下提供了与信号无关的参考电压负载。

所以经由本发明一较佳实施例实现管线模拟数字转换器的1-位单元电路，即可呈现一种新颖的管线模拟数字转换器。本发明的架构比现有电路节省更多的功耗且可用以建立一个4倍交织的ADC，故本发明的贡献确实值得授予发明专利。

上述所揭示的是较佳实施例，举凡局部的变更或修饰而源于本发明的技术思想而为熟悉该项技术的人员所易于推知者，俱不脱本发明的专利权范畴。

综上所述，本发明无论就目的、手段与功效，在在显示其迥异于现有技术，且其首先发明合于实用，亦在在符合发明的专利要件，恳请贵审查委员明察，并祈早日赐予专利，以嘉惠社会，实感德便。

Claims (13)

1.一用于管线模拟数字转换器的1-位单元电路，其在一转换周期中具有一取样阶段及一电荷转移阶段，该取样阶段包括一第一半期间及一第二半期间，该1-位单元电路包含：

一差动放大器，具有一正输入端、一负输入端、一正输出端及一负输出端，该差动放大器利用该正输出端及该负输出端输出一剩余输出信号；

一第一电容，具有一第一极板和一第二极板，以及一第二电容，该第二电容具有一第三极板和一第四极板，其中，在该取样阶段，该第一极板连接至一正输入信号，该第三极板连接至一负输入信号，及该第二极板和该第四极板均连接至一输入共模参考地，而在该电荷转移阶段，该第一极板连接至该第三极板，该第二极板连接至该差动放大器的该负输入端，及该第四极板连接至该差动放大器的该正输入端；以及

一第三电容，具有一第五极板和一第六极板，以及一第四电容，该第四电容具有一第七极板和一第八极板，其中，在该取样阶段的该第一半期间，该第五极板和该第七极板均连接至一输出共模参考地，及该第六极板和该第八极板均连接至该输入共模参考地；在该取样阶段的该第二半期间，该第五极板连接至一第一参考接点，该第七极板连接至一第二参考接点，及该第六极板与该第八极板均连接至该输入共模参考地；以及在该电荷转移阶段，该第五极板连接至该差动放大器的该正输出端，该第六极板连接至该差动放大器的该负输入端，该第七极板连接至该差动放大器的该负输出端，及该第八极板连接至该差动放大器的该正输入端；

其中，该第一参考接点的电压与该第二参考接点的电压是依一输入电压和一参考电压而决定，而该输入电压为该正输入信号与该负输入信号的电压差。

2.根据权利要求1所述的1-位单元电路，其特征在于，还包含：一第一多路复用器和一第二多路复用器，用以依该输入电压和该参考电压以分别自一正参考电压、一负参考电压和该输出共模参考地的一输出共模电压中择一，以耦接至该第一参考接点及该第二参考接点。

3.根据权利要求2所述的1-位单元电路，其特征在于，当该输入电压大于该参考电压的正四分之一时，该正参考电压被选择以耦接该第二参考接点，且该负参考电压被选择以耦接该第一参考接点；当该输入电压小于该参考电压的负四分之一时，该正参考电压被选择以耦接该第一参考接点，且该负参考电压被选择以耦接该第二参考接点；以及当该输入电压介于该参考电压的正四分之一与负四分之一间时，该输出共模电压被选择以耦接该第一参考接点及该第二参考接点。

4.根据权利要求3所述的1-位单元电路，其特征在于，还包含：

一第五电容，具有一第九极板和一第十极板，其中当该输入电压介于该参考电压的正四分之一与负四分之一间时，该第九极板连接至该输入共模参考地，且该第十极板连接至该正参考电压，否则该第十极板连接至该输出共模电压；以及

一第六电容，具有一第十一极板和一第十二极板，其中当该输入电压介于该参考电压的正四分之一与负四分之一间时，该第十一极板连接至该输入共模参考地，且该第十二极板连接至该负参考电压，否则该第十二极板连接至该输出共模参考地；

其中该第三电容、该第四电容、该第五电容及该第六电容是根据一电容值而实现。

5.根据权利要求4所述的1-位单元电路，其特征在于，还包含一参考缓冲器，其用以提供该正参考电压及该负参考电压。

6.根据权利要求5所述的1-位单元电路，其特征在于，该参考缓冲器为该管线模拟数字转换器的另一1-位单元电路所共享。

7.根据权利要求2所述的1-位单元电路，其特征在于，还包含：

一第一比较器，具有一第一正比较输入端、一第一负比较输入端及一第一比较输出端，该第一比较器用以比较该输入电压与一第一临界电压，以产生一正位信号，其中该输入电压耦接至该第一正比较输入端，及该第一临界电压耦接至该第一负比较输入端；以及

一第二比较器，具有一第二正比较输入端，一第二负比较输入端及一第二比较输出端，该第二比较器用以比较该输入电压与一第二临界电压，以产生一负位信号，其中该输入电压耦接至该第二负比较输入端，及该第二临界电压耦接至该第二正比较输入端。

8.根据权利要求7所述的1-位单元电路，其特征在于，该第一临界电压为该参考电压的四分之一，该第二临界电压为该参考电压的负四分之一，且该参考电压是该正参考电压与该负参考电压的电压差。

9.一种用于管线模拟数字转换器的1-位单元电路，在一转换周期中包括一取样阶段及一电荷转移阶段，该取样阶段包括一第一半期间及一第二半期间，该1-位单元电路包含：

一差动放大器，具有一对差动输入端和一对差动输出端，用以于该对差动输出端上输出一差动剩余输出信号；

一第一对电容，具有一对第一顶极板和一对第一底极板，其中在该取样阶段，该对第一顶极板连接一差动输入信号，且该对第一底极板连接至一输入共模参考地，而在该电荷转移阶段，该对第一顶极板是互相连接，且该对第一底极板连接至该差动放大器的该对差动输入端；以及

一第二对电容，具有一对第二顶极板和一对第二底极板，其中在该取样阶段的该第一半期间，该对第二顶极板连接至一输出共模参考地，且该对第二底极板连接至该输入共模参考地；在该取样阶段的该第二半期间，该对第二顶极板连接至一对参考接点，且该对第二底极板连接至该输入共模参考地；以及在该电荷转移阶段，该对第二顶极板连接至该差动放大器的该对差动输出端及该对第二底极板连接至该差动放大器的该对差动输入端；

其中该对参考接点的电压是依一参考电压及该差动输入信号的一输入电压而决定。

10.根据权利要求9所述的1-位单元电路，其特征在于，还包含一对多路复用器，其用以依该输入电压及该参考电压分别自一正参考电压、一负参考电压及该输出共模参考地的一输出共模电压中择一以耦接至该对参考接点。

11.根据权利要求10所述的1-位单元电路，其特征在于，还包含一第三对电容，其具有一对第三顶极板和一对第三底极板，其中当该输入电压介于该参考电压的正四分之一与负四分之一间时，该对第三底极板连接至该输入共模参考地，且该对第三顶极板分别连接至该正参考电压及该负参考电压，否则该对第三顶极板均连接至该输出共模电压；其中该第二对电容及该第三对电容是依一电容值而实现。

12.根据权利要求11所述的1-位单元电路，其特征在于，还包含一参考缓冲器，用以提供该正参考电压及该负参考电压。

13.一种用于管线模拟数字转换器的1-位单元电路，在一周期中具有一取样阶段及一电荷转移阶段，该取样阶段包括一第一半期间及一第二半期间，该1-位单元电路包含：

一参考缓冲器，用以提供一参考电压；

一取样及电荷转移电路，用以接收一输入信号以产生一输出信号；以及

一倾卸电路，用以倾卸该参考电压；其中该参考缓冲器是根据该输入信号选择性地连接至该取样及电荷转移电路或该倾卸电路；

其中该取样及电荷转移电路包含：

一差动放大器，其具有一对差动输入端和一对差动输出端，用以输出该输出信号；

一第一对电容，其具有一对第一顶极板和一对第一底极板，其中在该取样阶段，该对第一顶极板连接该输入信号，且该对第一底极板连接至一输入共模参考地，而在该电荷转移阶段，该对第一顶极板是互相连接，且该对第一底极板连接至该差动放大器的该对差动输入端；以及

一第二对电容，其具有一对第二顶极板和一对第二底极板，其中在该取样阶段的该第一半期间，该对第二顶极板连接至一输出共模参考地，且该对第二底极板连接至该输入共模参考地；在该取样阶段的该第二半期间，该对第二顶极板连接至一对参考接点，且该对第二底极板连接至该输入共模参考地；以及在该电荷转移阶段，该对第二顶极板连接至该差动放大器的该对差动输出端，而该对第二底极板连接至该差动放大器的该对差动输入端；

其中耦接至该对参考接点的电压是依该参考电压及该输入信号的一输入电压而决定；

其中该倾卸电路包含一第三对电容，具有一对第三顶极板和一对第三底极板，其中在该取样阶段的该第二半期间，若该对第二顶极板未连接至该参考缓冲器，则该对第三底极板即连接至该输入共模参考地，且该对第三顶极板连接至该参考缓冲器；其中该第二对电容及该第三对电容是依一电容值而实现。

Images