CN101937861A - 半导体衬底的制造方法、以及半导体装置的制造方法 - Google Patents

半导体衬底的制造方法、以及半导体装置的制造方法 Download PDF

Info

Publication number
CN101937861A
CN101937861A CN2010102546430A CN201010254643A CN101937861A CN 101937861 A CN101937861 A CN 101937861A CN 2010102546430 A CN2010102546430 A CN 2010102546430A CN 201010254643 A CN201010254643 A CN 201010254643A CN 101937861 A CN101937861 A CN 101937861A
Authority
CN
China
Prior art keywords
crystal semiconductor
semiconductor substrate
semiconductor layer
manufacture method
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102546430A
Other languages
English (en)
Other versions
CN101937861B (zh
Inventor
古山将树
井坂史人
下村明久
桃纯平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101937861A publication Critical patent/CN101937861A/zh
Application granted granted Critical
Publication of CN101937861B publication Critical patent/CN101937861B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Abstract

本发明的目的在于提供一种半导体衬底的制造方法、以及半导体装置的制造方法，该半导体衬底是在玻璃衬底等低耐热性支撑衬底上隔着缓冲层固定有单晶半导体层的半导体衬底。该半导体衬底的制造方法包括：将加速了的氢离子照射到半导体衬底，以形成包含大量的氢的损伤区域；在接合单晶半导体衬底和支撑衬底之后，加热半导体衬底而在损伤区域中分离单晶半导体衬底；接着，对从单晶半导体衬底分离了的单晶半导体层照射激光束；通过照射激光束，使单晶半导体层熔化而再结晶，以恢复其结晶性并使单晶半导体层的表面平坦化；以及在照射激光束之后，在不使其熔化的温度下加热单晶半导体层，以提高其寿命。

Description

半导体衬底的制造方法、以及半导体装置的制造方法
本申请是申请号为200810173930.1、申请日为2008年10月31日、发明名称为“半导体衬底及其制造方法、以及半导体装置的制造方法”的发明专利申请的分案申请。 
技术领域
本发明涉及隔着缓冲层固定有单晶半导体层的半导体衬底的制造方法、以及半导体装置的制造方法。 
背景技术
使用在绝缘表面上设置有薄单晶半导体层的被称为绝缘体上硅(以下也称为SOI)的半导体衬底而代替将单晶半导体的锭切成薄片来制造的硅片的集成电路被研究开发。因为能够减少晶体管的漏极和衬底之间的寄生电容以提高半导体集成电路的性能，所以使用SOI衬底的集成电路引人注目。 
作为SOI衬底，已知SIMOX衬底和贴合衬底。例如，关于SIMOX衬底，将氧离子注入到单晶硅衬底中，并在1300℃以上的温度下进行热处理来形成埋氧(BOX，即Buried Oxide)层，以在表面上形成单晶硅薄膜而得到SOI结构。 
作为制造SOI衬底的另一方法，已知氢离子注入剥离法(例如参照专利文件1)。在氢离子注入剥离法中，通过将氢离子注入到硅片，在离其表面有预定深度的区域中形成微小气泡层，并将该微小气泡层用作劈开面，以将薄硅层接合在另一硅片上。再者，除了进行剥离硅层的热处理以外，还必须通过在氧化性气氛中进行热处理来在硅层上形成氧化膜，然后去除该氧化膜，接着以1000℃至1300℃进行 热处理而提高接合强度。 
另外，已知在玻璃衬底上贴合有单晶硅层的SOI衬底的制造方法(例如专利文件2)。在专利文件2中，作为不需要超过800℃的高温热处理的SOI衬底的制造方法，将激光照射到绝缘衬底，以提高接合强度。再者，在专利文件2中，作为理想的实施方式，公开了在照射激光之后对单晶硅层进行镜面抛光的方法。 
另外，本申请人在专利文件3及4中公开了采用智能切割(SmartCut)(注册商标)并使用高耐热性衬底作为支撑衬底制造半导体装置的方法。再者，在专利文件5中公开了采用智能切割(注册商标)并使用透光衬底作为支撑衬底制造半导体装置的方法。 
[专利文件1]日本专利申请公开2000-124092号公报 
[专利文件2]日本专利申请公开2005-252244号公报 
[专利文件3]日本专利申请公开H11-163363号公报 
[专利文件4]日本专利申请公开2000-012864号公报 
[专利文件5]日本专利申请公开2000-150905号公报 
关于玻璃衬底，其面积比硅片大，而且其价格低廉，因此通过使用玻璃衬底作为支撑衬底，可以制造面积大且价格低廉的SOI衬底。但是，玻璃衬底的应变点为700℃以下，其耐热性低。因此，不能在超过玻璃衬底的耐热温度的温度下进行加热处理，从而其工艺温度局限于700℃以下。就是说，对剥离面上的结晶缺陷的去除、表面的平坦化处理具有工艺温度的限制。 
通常，在1000℃以上的温度下进行加热处理，以去除被贴合在硅片上的半导体层的结晶缺陷，但是为了去除被贴合在应变点为700℃以下的玻璃衬底上的半导体层的结晶缺陷，不能进行上述高温处理。就是说，在以往的方法中，不能使被贴合在应变点为700℃以下的玻璃衬底上的单晶半导体层再结晶而使它恢复到其结晶性与加工之前的单晶半导体衬底为相同程度的单晶半导体层。 
另外，与硅片相比，玻璃衬底容易弯曲，而且在其表面上存在着起伏。尤其是，难以对一边长超过30cm的大面积玻璃衬底进行机械 抛光处理。因此，从加工精度和成品率等的观点来看，将对剥离面的机械抛光处理用作对被贴合在支撑衬底上的半导体层的平坦化处理是不理想的。另一方面，为了制造高性能半导体元件，需要抑制剥离面上的表面凹凸。这是因为如下缘故：在使用SOI衬底制造晶体管的情况下，栅电极隔着栅极绝缘层形成在半导体层上。因此，若半导体层的凹凸大，则难以制造其绝缘耐压性高的栅极绝缘层。因而，需要较厚的栅极绝缘层，以提高绝缘耐压性。从而，若半导体层的表面凹凸大，则场效应迁移率下降，而且阈值电压值上升，等等，它们成为降低半导体元件的性能的原因。 
如上所述，明显存在着如下问题：若使用低耐热性且容易弯曲的玻璃衬底等衬底作为支撑衬底，则难以改善从硅片剥离而固定于支撑衬底上的半导体层的表面凹凸。 
发明内容
鉴于上述问题，本发明的目的在于提供一种即使使用低耐热性衬底作为支撑衬底也能够形成高性能半导体元件的半导体衬底及半导体装置的制造方法。本发明的目的还在于提供一种能够形成高性能半导体元件的半导体衬底。 
本发明的半导体衬底的制造方法之一包括如下步骤：准备单晶半导体衬底及支撑衬底；通过使用离子掺杂装置将加速了的离子照射到单晶半导体衬底，在离单晶半导体衬底的表面有预定深度的区域中形成损伤区域；在支撑衬底及单晶半导体衬底中的至少一个上形成缓冲层；隔着缓冲层密接支撑衬底和单晶半导体衬底，而接合缓冲层的表面和与缓冲层表面密接的表面，以在支撑衬底上固定单晶半导体衬底；通过加热单晶半导体衬底在损伤区域中产生裂缝，而且从支撑衬底分离单晶半导体衬底，以形成固定有从单晶半导体衬底分离了的单晶半导体层的支撑衬底；通过将激光束照射到单晶半导体层，使单晶半导体层熔化，而使单晶半导体层再结晶；以及在400℃以上且不使其熔化的温度下加热再结晶了的单晶半导体层。 
本发明的半导体装置的制造方法之一包括如下步骤：准备单晶半导体衬底及应变点为700℃以下的支撑衬底；通过使用离子掺杂装置将加速了的离子照射到单晶半导体衬底，在离单晶半导体衬底的表面有预定深度的区域中形成损伤区域；在支撑衬底及单晶半导体衬底中的至少一个上形成缓冲层；隔着缓冲层密接支撑衬底和单晶半导体衬底，而接合缓冲层的表面和与缓冲层表面密接的表面，以在支撑衬底上固定单晶半导体衬底；通过加热单晶半导体衬底在损伤区域中产生裂缝，而且从支撑衬底分离单晶半导体衬底，以形成固定有从单晶半导体衬底分离了的单晶半导体层的支撑衬底；通过将激光束照射到单晶半导体层，使单晶半导体层熔化，而使单晶半导体层再结晶；在400℃以上且应变点以下的温度下，以不使单晶半导体层熔化的方式加热再结晶了的单晶半导体层；通过对加热了的单晶半导体层进行蚀刻，将单晶半导体层分割成多个第二单晶半导体层；在多个第二单晶半导体层上形成栅极绝缘层；隔着栅极绝缘层在多个第二单晶半导体层上形成栅电极；以及对多个第二单晶半导体层添加成为施主或受主的杂质。 
本发明的半导体衬底之一包括：应变点为700℃以下的支撑衬底；缓冲层；以及隔着缓冲层固定于支撑衬底上的单晶半导体层，其中单晶半导体层的氢浓度为5×1018原子/cm3以上5×1020原子/cm3以下。 
注意，单晶指的是在注目于某个结晶轴时该结晶轴的方向在样品的哪个部分中都一致的晶体，而且它是晶体和晶体之间不存在着晶界的晶体。在本说明书中，将虽然包含结晶缺陷及悬空键但具有如上所述那样结晶轴的方向一致且不存在着晶界的晶体看作单晶。 
另外，具有晶体结构的层的再结晶指的是经历与其晶体结构不同的状态(例如液相状态)而再次成为具有晶体结构的层。另外，在本说明书中，将通过使单晶半导体再结晶而形成单晶半导体称为再单晶化。 
在本发明的半导体衬底及半导体装置的制造方法中，通过照射激 光束，使照射了激光束的区域中的单晶半导体层表面在深度方向上部分地熔化。例如，使表面及其表面附近熔化。或者，使照射了激光束的区域中的单晶半导体层在深度方向上全部地熔化。 
在本发明的半导体衬底及半导体装置的制造方法中，优选在惰性气体气氛下将激光束照射到半导体层。或者，优选地是，边照射激光束，边对单晶半导体层的上表面中的激光束照射区域喷射惰性气体。作为惰性气体，可以使用氮气体或稀有气体。惰性气体指的是在激光束照射步骤中不与单晶半导体层的表面起反应而形成氧化膜的分子或原子的气体。例如，惰性气体有氮气体(N2气体)、氩、氙等稀有气体等。 
在本发明中，优选使用应变点为650℃以上700℃以下的衬底作为支撑衬底。作为支撑衬底，可以使用玻璃衬底。例如，可以使用无碱玻璃衬底。 
在本发明中，缓冲层可以由一层或两层以上的膜构成。缓冲层优选包含能够防止钠从支撑衬底一侧扩散的阻挡层。另外，缓冲层优选具有与单晶半导体层密接且包含氯或氟等卤素的绝缘膜。 
在本发明的半导体装置的制造方法中，通过在工艺温度为700℃以下的状态下使从单晶半导体衬底分离了的单晶半导体层熔化，可以使它再结晶，而使其结晶性得到恢复。另外，可以在工艺温度为700℃以下的状态下使从单晶半导体衬底分离了的单晶半导体层平坦化。 
另外，在照射激光束而使单晶半导体层熔化且再单晶化之后，通过进行不使它熔化的加热处理，可以使再单晶化了的单晶半导体层的寿命变长。 
因此，即使使用低耐热性衬底作为支撑衬底，也可以使用根据本发明的半导体衬底形成高性能半导体元件。例如，可以使用大面积的透光性玻璃衬底制造高性能显示装置。 
附图说明
图1是示出半导体衬底的结构的一个例子的外观图； 
图2是示出单晶半导体衬底的结构的一个例子的外观图； 
图3是示出半导体衬底的制造方法的外观图； 
图4A至4E是示出半导体衬底的制造方法的截面图； 
图5A至5C是示出半导体衬底的制造方法的截面图； 
图6是示出半导体衬底的结构的一个例子的外观图； 
图7是示出单晶半导体衬底的结构的一个例子的外观图； 
图8是示出半导体衬底的制造方法的截面图； 
图9A至9E是示出半导体衬底的制造方法的截面图； 
图10A至10C是示出半导体衬底的制造方法的截面图； 
图11A至11E是示出半导体衬底的制造方法的截面图及平面图； 
图12A至12D是示出半导体衬底的制造方法的截面图及平面图； 
图13A和13B是示出半导体衬底的结构的一个例子的截面图及平面图； 
图14A至14C是示出半导体衬底的制造方法的截面图及平面图； 
图15A至15D是示出半导体衬底的制造方法的截面图； 
图16A和16B是示出半导体衬底的制造方法的截面图； 
图17A至17D是说明半导体装置的制造方法的截面图； 
图18A至18C是说明半导体装置的制造方法的截面图； 
图19是说明半导体装置的制造方法的截面图； 
图20A至20E是说明半导体装置的制造方法的截面图； 
图21A至21C是说明半导体装置的制造方法的截面图； 
图22A和22B是说明半导体装置的制造方法的截面图； 
图23A至23E是说明半导体装置的制造方法的截面图； 
图24是示出微处理器的结构的一个例子的框图； 
图25是示出RFCPU的结构的一个例子的框图； 
图26是示出有源矩阵显示装置的结构例子的框图； 
图27是示出液晶显示装置的像素的结构例子的电路图； 
图28是示出电致发光装置的像素的结构例子的电路图； 
图29是示出半导体衬底上的电路的布置例子的立体图； 
图30A和30B分别是液晶显示装置的像素的平面图和沿图30A的J-K线的截面图； 
图31A和31B分别是电致发光显示装置的像素的平面图和沿图31A的J-K线的截面图； 
图32A至32C分别是手机的外观图、数字播放器的外观图、以及电子书的外观图； 
图33A至33C是手机的外观图； 
图34是用于测量的半导体衬底的截面图； 
图35是示出单晶硅层的拉曼位移的峰波数的图； 
图36是示出单晶硅层的拉曼光谱的半峰全宽的图； 
图37是示出单晶硅层的寿命评价测量结果的图； 
图38是示波器的信号波形的图像； 
图39A至39C是通过EBSP而得到的单晶硅层的IPF图； 
图40A至40D是利用AFM观察单晶硅层而得到的AFM图像； 
图41A至41C是根据AFM图像而计算出的单晶硅层的表面粗糙度的图； 
图42是根据SIMS而得到的单晶硅层的氢浓度的深度方向的分布图； 
图43是根据SIMS而得到的单晶硅层的氢浓度的深度方向的分布图； 
图44是示出在离子掺杂装置中从H2气体中产生的离子种的质量分析结果的图； 
图45是示出在离子注入装置中从PH3气体中产生的离子种的质量分析结果的图； 
图46是氢分子、氢离子(H+、H2 +、H3 +)的能量图解； 
图47是示出加速电压为80kV时的氢元素的深度方向的分布图(计算值以及实测值)的曲线图； 
图48是示出加速电压为80kV时的氢元素的深度方向的分布图(计算值、实测值以及拟合函数)的曲线图； 
图49是示出加速电压为60kV时的氢元素的深度方向的分布图(计算值、实测值以及拟合函数)的曲线图； 
图50是示出加速电压为40kV时的氢元素的深度方向的分布图(计算值、实测值以及拟合函数)的曲线图； 
图51是图48至图50所示的拟合函数的拟合参数(氢元素比以及氢离子种比)的表； 
图52A至52H是示出实施例6的半导体衬底的制造方法的截面图； 
图53是示出单晶硅层的寿命评价测量结果的图。 
具体实施方式
下面，说明本发明。本发明可以以多种不同的方式实施，所属技术领域的技术人员可以很容易地理解一个事实就是其方式和详细内容可以不脱离本发明的宗旨及其范围地变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式及实施例所记载的内容中。另外，在不同附图之间共同使用同一附图标记表示同一部分，而省略材料、形状、制造方法等的反复说明。 
实施方式1 
在本实施方式中，说明单晶半导体层隔着缓冲层固定于支撑衬底上的半导体衬底及其制造方法。 
图1是示出半导体衬底的结构例子的立体图。半导体衬底10是单晶半导体层112隔着缓冲层111固定于支撑衬底100上的衬底。单晶半导体层112是将单晶半导体衬底的厚度减薄而形成的层。缓冲层111的表面和支撑衬底100的表面接合，使得单晶半导体层112固定于支撑衬底100上。半导体衬底10是所谓的SOI结构的衬底，它是在绝缘层上形成有单晶半导体层的衬底。 
缓冲层111可以具有单层结构或层叠了两层以上的膜的多层结构。构成缓冲层111的膜由对单晶半导体衬底的表面进行成膜处理而形成的膜构成。在本实施方式中，缓冲层111具有三层结构，即从支 撑衬底100一侧层叠了第二绝缘层114、第一绝缘层113b、以及第一绝缘层113a。 
在图1的半导体衬底10中，第二绝缘层114是用作接合层的膜。就是说，通过接合第二绝缘层114的表面和支撑衬底100的表面，将单晶半导体层112固定于支撑衬底100上。 
另外，第一绝缘层113a是用作阻挡层的绝缘膜。阻挡层是在制造半导体衬底时及在使用该半导体衬底制造半导体装置时防止碱金属或碱土金属等降低半导体装置的可靠性的杂质(典型为钠)从支撑衬底100一侧侵入单晶半导体层112的膜。通过形成阻挡层，可以防止半导体衬底及半导体装置被杂质污染，因此可以提高可靠性。 
单晶半导体层112是将单晶半导体衬底的厚度减薄而形成的层。作为单晶半导体衬底，可以使用在市场上销售的半导体衬底。例如，可以使用单晶硅衬底、单晶锗衬底、单晶硅锗衬底等由第14族元素构成的单晶半导体衬底。还可以使用砷化镓、磷化铟等的化合物半导体衬底。 
作为支撑衬底100，使用具有绝缘表面的衬底。具体地说，可以举出铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃之类的用于电子工业的各种玻璃衬底、石英衬底、陶瓷衬底、蓝宝石衬底。优选使用玻璃衬底作为支撑衬底100。作为玻璃衬底，优选使用热膨胀系数为25×10-7/℃以上且50×10-7/℃以下(优选的是，30×10-7/℃以上且40×10-7/℃以下)，并且应变点为580℃以上700℃以下，优选的是，650℃以上690℃以下的衬底。另外，优选使用无碱玻璃衬底作为玻璃衬底，以抑制半导体装置的污染。作为无碱玻璃衬底的材料，例如，可以举出铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等的玻璃材料等。例如，作为支撑衬底100，优选使用无碱玻璃衬底(商品名为AN100)、无碱玻璃衬底(商品名为EAGLE2000(注册商标))、或无碱玻璃衬底(商品名为EAGLEXG2000(注册商标))。 
无碱玻璃衬底(商品名为AN100)具有如下物理参数：比重为2.51g/cm3，泊松比为0.22，杨氏模量为77GPa，双轴弹性系数为 98.7GPa，并且热膨胀率为38×10-7/℃。 
无碱玻璃衬底(商品名为EAGLE2000(注册商标))具有如下物理参数：比重为2.37g/cm3，泊松比为0.23，杨氏模量为70.9GPa，双轴弹性系数为92.07GPa，并且热膨胀率为31.8×10-7/℃。 
另外，作为支撑衬底100，除了玻璃衬底以外，还可以使用陶瓷衬底、石英衬底或蓝宝石衬底等由绝缘体构成的绝缘衬底、由导电体如金属或不锈钢等构成的导电衬底、由半导体如硅或砷化镓等构成的半导体衬底等。另外，作为支撑衬底，优选使用玻璃衬底、石英衬底等的透光衬底。通过使用透光衬底，可以制造适合制造显示装置的半导体衬底10。 
下面，参照图3至图5C说明图1所示的半导体衬底10的制造方法。 
首先，准备单晶半导体衬底110。单晶半导体衬底110被加工为所希望的大小和形状。图3是示出单晶半导体衬底110的结构的一个例子的外观图。考虑到被贴合在矩形支撑衬底100上，并且曝光装置如缩小投影型曝光装置等的曝光区域为矩形等，则如图3所示那样单晶半导体衬底110的形状优选为矩形。注意，在本说明书中，若没有特别的说明，则矩形包括正方形及长方形。 
当然，单晶半导体衬底110不局限于图3所示的形状，而可以使用各种形状的单晶半导体衬底。例如，可以使用圆形、五边形、六边形等的多边形衬底。当然，可以使用在市场上销售的圆形单晶半导体片作为单晶半导体衬底110。 
圆形单晶半导体片有硅或锗等的半导体片、砷化镓或磷化铟等的化合物半导体片等。单晶半导体片的典型例子为单晶硅片，直径5英寸(125mm)、直径6英寸(150mm)、直径8英寸(200mm)、直径12英寸(300mm)、直径400mm、直径450mm的圆形硅片是公知的。 
矩形单晶半导体衬底110可以通过切割圆形单晶半导体片而形成。为了切割衬底，可以利用切割器或线锯等切割装置、激光切割、 等离子体切割、电子束切割、以及其他任意的切割方法。还可以使用如下方法制造矩形单晶半导体衬底110：将作为衬底被薄片化之前的半导体衬底制造用锭加工成长方体，以使其截面为矩形，然后将该长方体锭薄片化。 
另外，对单晶半导体衬底110的厚度没有特别的限制，但是考虑到再利用单晶半导体衬底110，则单晶半导体衬底110越厚，能够从一个原料片中得到的单晶半导体层112越多，因此单晶半导体衬底110厚度优选厚。在市场上流通的单晶硅片的厚度及其尺寸按照SEMI规格设定，例如直径6英寸的硅片的厚度为625μm，直径8英寸的硅片的厚度为725μm，直径12英寸的硅片的厚度为775μm。注意，SEMI规格的硅片的厚度包括公差±25μm。当然，作为原料的单晶半导体衬底110的厚度不局限于SEMI规格，而可以在将锭切成薄片时适当地调节其厚度。当然，在使用再利用的单晶半导体衬底110时，其厚度比SEMI规格薄。 
另外，在使用其晶体结构为金刚石结构且由第14族元素构成的衬底如单晶硅衬底作为单晶半导体衬底110的情况下，其主表面的晶面取向可以为(100)、(110)面、或(111)。通过使用(100)的单晶半导体衬底110，可以降低单晶半导体层112和在其表面上形成的绝缘层之间的界面态密度，而适合制造场效应型晶体管。 
通过使用主表面为(110)的单晶半导体衬底110，在第二绝缘层114和单晶半导体层112的接合面上紧密地形成构成第二绝缘层114的元素和构成单晶半导体层112的第4族元素(例如硅元素)的键，而可以提高第二绝缘层114和单晶半导体层112的结合力。 
通过使用主表面为(110)面的单晶半导体衬底110，其主表面上的原子排列比其他晶面取向更紧密，而可以提高单晶半导体层112的平坦性。因此，使用主表面为(110)面的单晶半导体层112而形成的晶体管具有小S值、高场效应迁移率等优良的电特性。另外，其主表面为(110)面的单晶半导体衬底具有如下优点，即其杨氏模量比(100)面的单晶半导体衬底大，并容易劈开。 
首先，清洗单晶半导体衬底110来使它干净。然后，如图4A所示，在单晶半导体衬底110上形成第一绝缘层113。第一绝缘层113可以具有单层结构或两层以上的多层结构。第一绝缘层113的厚度可以为5nm以上400nm以下。作为构成第一绝缘层113的膜，可以使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化锗膜、氮化锗膜、氧氮化锗膜、氮氧化锗膜等包含硅或锗作为其组成的绝缘膜。此外，还可以使用：由氧化铝、氧化钽、氧化铪等金属的氧化物构成的绝缘膜；由氮化铝等金属的氮化物构成的绝缘膜；由氧氮化铝膜等金属的氧氮化物构成的绝缘膜；由氮氧化铝膜等金属的氮氧化物构成的绝缘膜。 
构成第一绝缘层113的绝缘膜通过使用化学气相沉积法(CVD法)、溅镀法、原子层外延法(ALE法)、使单晶半导体衬底110氧化或氮化等的方法而形成。CVD法有减压CVD法、热CVD法、等离子体激发CVD法(以下称为PECVD法)等。PECVD法是350℃以下的低温处理，其成膜速度比其他CVD法高，因此优选采用PECVD法。 
注意，在本说明书中，氧氮化物是在组成方面氧原子个数比氮原子多的物质，而氮氧化物是在组成方面氮原子个数比氧原子多的物质。例如，氧氮化硅指的是如下物质：在组成方面氧的含量比氮的含量多且当使用卢瑟福背散射光谱学法(RBS：RutherfordBackscattering Spectrometry)以及氢前方散射法(HFS：HydrogenForward Scattering)测量时，作为组成范围，其包含50原子％至70原子％的氧、0.5原子％至15原子％的氮、25原子％至35原子％的Si、0.1原子％至10原子％的氢。另外，氮氧化硅指的是如下物质：在组成方面氮的含量比氧的含量多且当使用RBS及HFS测量时，作为组成范围，其包含5原子％至30原子％的氧、20原子％至55原子％的氮、25原子％至35原子％的Si、10原子％至30原子％的氢。注意，当将构成氧氮化硅或氮氧化硅的原子的总和设为100原子％时，氮、氧、Si及氢的含有比例在上述范围内。 
第一绝缘层113优选包含至少一层用作防止钠侵入单晶半导体层112的阻挡层的绝缘膜。阻挡层可以由一层或两层以上构成。例如，在使用包含碱金属或碱土金属等降低半导体装置的可靠性的杂质的衬底(典型为玻璃衬底)作为支撑衬底100的情况下，当加热支撑衬底100时，有时会导致上述杂质从支撑衬底100扩散到单晶半导体层112。因此，通过形成阻挡层，可以防止上述碱金属或碱土金属等降低半导体装置的可靠性的杂质移动到单晶半导体层112。作为用作阻挡层的膜，有氮化硅膜、氮氧化硅膜、氮化铝膜、或氮氧化铝膜等。通过包含这种膜，可以将第一绝缘层113用作阻挡层。 
例如，在第一绝缘层113具有单层结构的情况下，第一绝缘层113优选由用作阻挡层的膜构成。在此情况下，可以使用厚度为5nm以上200nm以下的氮化硅膜、氮氧化硅膜、氮化铝膜、或氮氧化铝膜，来形成具有单层结构的第一绝缘层113。 
在第一绝缘层113具有包含一个阻挡层的两层结构的情况下，上层由用来阻挡钠等杂质的阻挡层构成。上层可以由5nm至200nm厚的氮化硅膜、氮氧化硅膜、氮化铝膜、或氮氧化铝膜构成。这些用作阻挡层的膜虽然具有防止杂质扩散的高阻挡效果但是具有高内部应力。因此，作为与单晶半导体衬底110接触的下层绝缘膜，优选选择具有缓和上层绝缘膜的应力的效果的膜。作为这种绝缘膜，可以举出氧化硅膜、氧氮化硅膜、以及使单晶半导体衬底110热氧化而形成的热氧化膜等。下层绝缘膜的厚度可以为5nm以上300nm以下。 
在本实施方式中，第一绝缘层113具有由第一绝缘层113a和第一绝缘层113b构成的两层结构。作为用来将第一绝缘层113用作阻挡膜的第一绝缘层113a和第一绝缘层113b的组合，例如可以举出氧化硅膜和氮化硅膜、氧氮化硅膜和氮化硅膜、氧化硅膜和氮氧化硅膜、氧氮化硅膜和氮氧化硅膜等。 
例如，作为下层的第一绝缘层113a，可以使用SiH4及N2O作为工艺气体通过PECVD法形成氧氮化硅膜。另外，作为第一绝缘层113a，可以使用有机硅烷气体及氧作为工艺气体通过PECVD法形成 氧化硅膜。 
第一绝缘层113a还可以由使单晶半导体衬底110氧化而形成的氧化膜构成。 
有机硅烷指的是硅酸乙酯(四乙氧基硅烷，即TEOS，化学式为Si(OC2H5)4)、四甲基硅烷(TMS，化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三二甲氨基硅烷(SiH(N(CH3)2)3)等的化合物。 
上层的第一绝缘层113b可以由使用SiH4、N2O、NH3及H2作为工艺气体通过PECVD法而形成的氮氧化硅膜、或使用SiH4、N2、NH3及H2作为工艺气体通过PECVD法而形成的氮化硅膜构成。 
例如，在使用PECVD法形成由氧氮化硅构成的第一绝缘层113a和由氮氧化硅构成的第一绝缘层113b的情况下，将单晶半导体衬底110传送到PECVD装置的处理室中。然后，将SiH4及N2O作为用来形成第一绝缘层113a的工艺气体引入到处理室中，来产生该工艺气体的等离子体，以在单晶半导体衬底110上形成氧氮化硅膜。接着，将引入到处理室内的气体换成用来形成第一绝缘层113b的工艺气体。这里，使用SiH4、N2O、NH3及H2。通过产生这些混合气体的等离子体，连续地在氧氮化硅膜上形成氮氧化硅膜。另外，在使用具有多个处理室的PECVD装置的情况下，可以在不相同的处理室中分别形成氧氮化硅膜和氮氧化硅膜。当然，通过改变引入到处理室内的气体，可以形成氧化硅膜作为下层，并形成氮化硅膜作为上层。 
通过如上所述那样形成第一绝缘层113a及113b，可以在多个单晶半导体衬底110上高产率地形成第一绝缘层113。另外，因为能够不接触大气地形成第一绝缘层113a及113b，所以可以防止第一绝缘层113a与113b的界面被大气污染。 
作为第一绝缘层113a，可以对单晶半导体衬底110进行热氧化处理而形成氧化膜。作为用来形成该氧化膜的热氧化处理，可以采用干氧化，优选在氧化气氛中添加包含卤素的气体。通过在包含卤素的 气氛中使单晶半导体衬底110氧化，可以形成包含卤素的氧化膜作为第一绝缘层113a。作为包含卤素的气体，可以使用选自HCl、HF、NF3、HBr、C12、ClF3、BCl3、F2、Br2等中的一种或多种气体。 
例如，在相对于氧包含0.5至10体积％(优选为3体积％)HCl的气氛下以700℃以上的温度进行热处理。优选以950℃以上1100℃以下的加热温度进行热氧化。处理时间为0.1至6小时，优选为0.5至1小时即可。所形成的氧化膜的厚度可以为10nm至1000nm(优选为50nm至200nm)，例如100nm厚。 
通过在上述温度范围内进行氧化处理，可以得到由卤素产生的吸杂效果。作为吸杂，尤其具有去除金属杂质的效果。就是说，因为氯的作用，金属等杂质成为挥发性氯化物而脱离到气相中，从而可以从单晶半导体衬底中去除该杂质。另外，由包含在氧化膜中的卤素元素终止单晶半导体衬底110表面的悬空键，因此可以降低氧化膜和单晶半导体衬底110的界面的局域态密度。 
通过进行上述包含卤素的气氛下的热氧化处理，可以使氧化膜包含卤素。通过使氧化膜以1×1017atoms/cm3至5×1020atoms/cm3的浓度包含卤素元素，可以在半导体衬底10中用作俘获金属等杂质以避免单晶半导体层112的污染的保护膜。 
另外，作为形成单晶半导体衬底110的氧化膜的方法，可以使用在700℃以上的温度下加热的热氧化处理的其他方法。例如，通过进行利用包含氧自由基(O自由基)或羟基自由基(OH自由基)的等离子体的等离子体处理、或高密度等离子体处理、利用含臭氧水(O3水)的氧化处理等，可以形成单晶半导体衬底110的氧化膜。 
另外，热氧化处理是高温处理，因此容易发生热应力，而在单晶半导体衬底110中容易产生结晶缺陷如滑移位错等。因而，在对单晶半导体衬底110进行氧化处理以形成第一绝缘层113的情况下，优选进行700℃以下的低温处理如CVD法、溅镀法、或利用含臭氧水的氧化处理等，而不进行热氧化处理。 
接着，通过将具有动能的离子照射到单晶半导体衬底110，在单 晶半导体衬底110的预定深度的区域中形成损伤了其晶体结构的损伤区域115。图4B是说明形成损伤区域115的步骤的截面图。如图4B所示，通过将加速了的离子121隔着第一绝缘层113照射到单晶半导体衬底110，在离单晶半导体衬底110的表面有预定深度的区域中添加离子，而可以形成损伤区域115。离子121是如下离子，即通过激发源气体，产生源气体的等离子体，然后利用电场的作用从等离子体中抽出该等离子体所包含的离子来进行加速了的离子。 
形成损伤区域115的区域的深度可以根据离子121的加速能量和离子121的入射角调节。加速能量可以根据加速电压和剂量等调节。在与离子121的平均侵入深度大致相同的深度区域中形成损伤区域115。因此，从单晶半导体衬底110分离的单晶半导体层117的厚度取决于添加离子121的深度。调节形成损伤区域115的深度，使得上述单晶半导体层的厚度为20nm以上200nm以下，优选为50nm以上200nm以下。 
为了形成损伤区域115，可以进行离子掺杂处理。可以使用离子掺杂装置进行离子掺杂处理。离子掺杂装置的典型为非质量分离型装置，该装置将对工艺气体进行等离子体激发而产生的所有离子种照射到被配置在处理室内的被处理体。因为不对等离子体中的离子种进行质量分离地将所有离子种照射到被处理体，所以使用非质量分离型装置。与此相反，离子注入装置是质量分离型装置。离子注入装置是对等离子体中的离子种进行质量分离来将某一特定质量的离子种照射到被处理体的装置。 
离子掺杂装置的主要结构如下：配置被处理物的处理室、产生所希望的离子的离子源、以及用来将离子加速并照射的加速机构。离子源由提供用来产生所希望的离子种的源气体的气体供给装置、激发源气体而产生等离子体的电极等构成。作为用来形成等离子体的电极，使用丝型电极、电容耦合高频放电用电极等。加速机构由电极如引出电极、加速电极、减速电极或接地电极等、以及给这些电极提供电力的电源等构成。构成加速机构的电极具备多个开口和槽缝，由离子源 产生的离子经过被设置在电极中的开口和槽缝而加速。注意，离子掺杂装置的结构不局限于上述结构，而可以设置所需的结构。 
在本实施方式中，使用离子掺杂装置对半导体片添加氢。作为等离子体源气体，提供包含氢的气体。例如，提供H2。激发氢气体来产生等离子体，然后不进行质量分离地将等离子体所包含的离子加速而将加速了的离子照射到单晶半导体衬底110。 
在离子掺杂装置中，相对于从氢气体中产生的离子种(H+、H2 +、H3 +)的总量，将H3 +的比例设定为50％以上。更优选地是，将该H3 +的比例设定为80％以上。由于离子掺杂装置不进行质量分离，所以优选将在等离子体中产生的多个离子种之一设定为50％以上，优选为80％以上。通过照射相同质量的离子，可以将离子集中地添加到单晶半导体衬底110的相同深度的区域中。 
为了在较浅的区域中形成损伤区域115，需要降低离子121的加速电压，但是通过提高等离子体中的H3 +离子的比例，可以将原子状氢(H)高效地添加到单晶半导体衬底110。由于H3 +离子的质量是H+离子的质量的3倍，所以在将一个氢原子添加到相同深度的区域中的情况下可以将H3 +离子的加速电压设定为H+离子的加速电压的3倍。通过提高离子的加速电压，可以缩短离子照射步骤的节拍时间(tact time)，而可以提高生产性及产率。 
另外，还可以使用离子注入装置将加速了的离子121照射到单晶半导体衬底101。离子注入装置是质量分离型装置，该装置对源气体进行等离子体激发而产生多个离子种，然后对该多个离子种进行质量分离来将特定的离子种照射到被配置在处理室内的被处理体。因此，在使用离子注入装置的情况下，通过对激发氢气体而产生的H+离子及H2 +离子进行质量分离，将H+离子及H2 +离子之一方加速并照射到单晶半导体衬底110。 
优选在损伤区域115中包含5×1020atoms/cm3以上的氢(H)。通过在单晶半导体衬底110中局部地形成高浓度氢添加区域，失掉晶体结构而形成微小的空洞，因而损伤区域115具有多孔结构。因此， 通过进行比较低的温度(600℃以下)的热处理，引起形成在损伤区域115中的微小空洞的体积变化，而可以沿损伤区域115劈开(分离)单晶半导体衬底110。另外，包含在损伤区域115中的氢浓度根据离子121的剂量或加速电压等控制。 
在使用氢气体，并使用离子掺杂装置对单晶半导体衬底110添加离子的情况下，加速电压为10kV以上200kV以下，剂量为1×1016ions/cm2以上6×1016ions/cm2以下即可。虽然也根据包含在离子121中的离子种及其比例而有所不同，但通过在这个条件下添加氢离子，可以将损伤区域115形成在单晶半导体衬底110的深度50nm以上500nm以下的区域中。 
例如，在单晶半导体衬底110为单晶硅衬底，第一绝缘层113a为50nm厚的氧氮化硅膜，而且第一绝缘层113b为50nm厚的氮氧化硅膜的情况下，可以在如下条件下从单晶半导体衬底110分离大约100nm厚的单晶半导体层：源气体为氢，加速电压为40kV，而且剂量为2.2×1016ions/cm2。另外，通过在第一绝缘层113a为100nm厚的氧氮化硅膜(其他条件与上述条件相同)的条件下掺杂氢离子，可以从单晶半导体衬底110分离大约70nm厚的单晶半导体层。 
另外，可以使用氦(He)作为离子121的源气体。激发氦而产生的离子种大多是He+，因而即使使用不进行质量分离的离子掺杂法，也可以将He+作为主要离子121照射到单晶半导体衬底110。因此，可以使用离子掺杂法在损伤区域115中高效地形成微小空洞。在使用氦通过离子掺杂法将离子照射到单晶半导体衬底110的情况下，加速电压为10kV以上200kV以下，剂量为1×1016ions/cm2以上6×1016ions/cm2以下即可。 
作为源气体，还可以使用氯气体(Cl2气体)、氟气体(F2气体)等的卤素气体。 
关于从源气体中产生的氢离子种如H+、H2 +、及H3 +的比例，离子注入装置和离子掺杂装置有大不同。图44是示出使用离子掺杂装置从100％氢气体(离子源的压力：4.7×10-2Pa)中产生的离子种的质 量分析结果的图。以横轴为离子种的质量。质量1、2、3的光谱分别对应于H+、H2 +、及H3 +。以纵轴为对应于离子量的光谱的强度。在图44中，将质量3的离子个数设为100，通过与其相对比来示出具有其他质量的离子种的数量。从图44可知，在等离子体中产生的氢离子种的比例大约为H+∶H2 +∶H3 +＝1∶1∶8。另外，从通过利用二次离子质谱分析使用离子掺杂装置引入了氢离子的单晶硅片的氢浓度分布而得到的结果可知，照射到单晶硅片的氢离子种中的H3 +占有约80％。 
图45是示出使用离子注入装置从PH3(离子源的压力大约为3×10-3pa)中产生的离子种的质量分析结果的图。与图44同样，以横轴为离子种的质量。质量1、2、3的光谱分别对应于H+、H2 +、及H3 +。以纵轴为对应于离子量的光谱的强度。从图45可知，等离子体中的氢离子种的比例为H+∶H2 +∶H3 +＝37∶56∶7。另外，注意，图45示出源气体为PH3时的数据，但是在使用100％H2气体作为源气体时也得到相同的氢离子种的比例。就是说，从氢气体中产生的离子种的比例为H+∶H2 +∶H3 +＝37∶56∶7。 
由此可见，离子注入装置相对于氢离子种H+、H2 +、及H3 +只产生7％左右的H3 +，而离子掺杂装置能够产生50％以上，即80％左右的H3 +。下面，对离子掺杂装置和离子注入装置的H3 +产生比例有大不同的理由进行考察。 
[氢等离子体中的离子] 
在氢等离子体中，存在氢离子种如H+、H2 +、H3 +。在此，下面举出表示每个氢离子种的反应过程(生成过程(formation processes)、消散过程(destruction processes))的反应式。图46示出示意地表示上述反应的一部分的能量图。要注意的是，图46所示的能量图只不过是示意图，不是严格地规定关于反应的能量的关系。 
e+H→e+H++e              ……(1) 
e+H2→e+H2 ++e            ……(2) 
e+H2→e+(H2)＊→e+H+H    ……(3) 
e+H2 +→e+(H2 +)＊→e+H++H    ……(4) 
H2 ++H2→H3 ++H               ……(5) 
H2 ++H2→H++H+H2             ……(6) 
e+H3 +→e+H++H+H             ……(7) 
e+H3 +→H2+H                 ……(8) 
e+H3 +→H+H+H                ……(9) 
[H3 +的生成过程] 
如上述那样，H3 +主要通过反应式(5)所示的反应过程而生成。另一方面，作为与反应式(5)竞争的反应，有反应式(6)所示的反应过程。为了增加H3 +，至少需要以比反应式(6)的反应多的方式引起反应式(5)的反应(注意，因为作为减少H3 +的反应，也存在有反应式(7)、反应式(8)、反应式(9)，所以即使反应式(5)的反应多于反应式(6)的反应，H3 +也不一定增加)。反过来，在反应式(5)的反应比反应式(6)的反应少的情况下，在等离子体中的H3 +的比例减少。在上述反应式的右边(最右边)的生成物的增加量依赖于反应式的左边(最左边)所示的原料的浓度或关于其反应的速度系数等。在此，通过实验已确认到如下事实：当H2 +的动能小于大约11eV时，反应式(5)的反应成为主要反应(即，与关于反应式(6)的速度系数相比，关于反应式(5)的速度系数充分大)；当H2 +的动能大于大约11eV时，反应式(6)的反应成为主要反应。 
荷电粒子通过从电场受到力量而获得动能。该动能对应于电场的势能(potential energy)的减少量。例如，某一个荷电粒子直到与其它粒子碰撞之前获得的动能等于因荷电粒子移动而失掉的势能。也就是说，有如下趋势：当在电场中能够不与其它粒子碰撞地长距离移动时，与其它的情况相比，荷电粒子的动能(的平均)增高。在粒子的平均自由程长的情况下，就是压力低的情况下，会发生这种荷电粒子的动能增大的趋势。另外，即使平均自由程短，只要直到碰撞之前可以获得大动能，荷电粒子的动能也会变大。就是，可以说，即使平均自由程短，只要电位差大，荷电粒子所具有的动能也会变大。 
将上述情况适用于H2 +。在如用于生成等离子体的处理室内那样，以电场的存在为前提的情况下，当在该处理室内的压力低时H2 +的动能变大，当在该处理室内的压力高时H2 +的动能变小。换言之，因为在处理室内的压力低的情况下反应式(6)的反应成为主要反应，所以H3 +有减少的趋势，并且因为在处理室内的压力高的情况下反应式(5)的反应成为主要反应，所以H3 +有增大的趋势。另外，在等离子体生成区域中的电场较强的情况下，即，在某两点之间的电位差大的情况下，H2 +的动能变大。在与此相反的情况下，H2 +的动能变小。换言之，因为在电场较强的情况下反应式(6)的反应成为主要反应，所以H3 +有减少的趋势，并且因为在电场较弱的情况下反应式(5)的反应成为主要反应，所以H3 +有增加的趋势。 
例如，在使用得到图45所示的数据的离子源的情况下，相对于H+、H2 +、及H3 +只产生7％左右的H3 +。与此相反，在使用得到图44所示的数据的离子源的情况下，可以将H3 +的比例设定为50％以上(在图44所示的数据中为80％左右)。如上所述，这个原因是处理室内的压力及电场。 
[H3 +的照射机制] 
在生成如图44那样包含多个离子种的等离子体且对生成了的离子种不进行质量分离就照射到半导体衬底的情况下，H+、H2 +、H3 +的每个离子被照射到半导体衬底的表面。为了考察从照射离子到形成离子注入层的机制，举出下列的五种模式(模式1至5)： 
1.照射的离子种为H+，照射之后也为H+(H)的情况； 
2.照射的离子种为H2 +，照射之后也为H2 +(H2)的情况； 
3.照射的离子种为H2 +，照射之后分成两个H(H+)的情况； 
4.照射的离子种为H3 +，照射之后也为H3 +(H3)的情况； 
5.照射的离子种为H3 +，照射之后分成三个H(H+)的情况。 
[模拟结果和实测值的比较] 
根据上述模式1至5，进行将氢离子种照射到Si衬底时的模拟。作为用于模拟的软件，使用SRIM(the Stopping and Range of Ions in Matter)。SRIM是利用蒙特卡罗(Monte Carlo)法的离子引入过程的模拟软件，是TRIM(the Transport of Ions in Matter)的改良版。注意，虽然SRIM是以非晶结构为对象的软件，但是在以高能量、高剂量的条件将氢离子种照射到硅衬底的情况下，可以利用SRIM。这是因为由于氢离子种和Si原子的碰撞，Si衬底的晶体结构变成非单晶结构的缘故。 
下面，说明模拟结果。注意，在本实施方式的模拟中，在模式2中将H2 +转换为具有两倍质量的H+进行计算，另外，在模式3中将H2 +转换为具有1/2动能的H+进行计算，在模式4中将H3 +转换为具有三倍质量的H+进行计算，并且在模式5中将H3 +转换为具有1/3动能的H+进行计算。 
根据上述模式1至模式5，分别计算出以80kV的加速电压对Si衬底照射了氢离子种的情况下(以H换算照射10万个时)的硅衬底中的氢元素(H)的深度方向的分布。图47示出其计算结果。再者，图47示出Si衬底中的氢元素(H)的深度方向的分布的实测值。该实测值是使用SIMS(Secondary Ion Mass Spectroscopy：二次离子质谱分析技术)测量了的数据(以下称为SIMS数据)。使用SIMS测量了的样品是以80kV的加速电压照射了在得到图44所示的数据的条件下产生的氢离子种(H+、H2 +、H3 +)的Si衬底。 
在图47中，在示出使用了模式1至模式5的计算值的曲线中，以以纵轴(右轴)为氢原子的个数，而在示出SIMS数据的曲线中，以纵轴(左轴)为氢原子的浓度。对于计算值和SIMS数据，其图线的横轴为离Si衬底表面的深度。在对实测值的SIMS数据和计算值进行比较的情况下，模式2及模式4明显地从SIMS数据的曲线偏离，并且在SIMS数据中不能观察到对应于模式3的峰值。由此可知，与模式1和模式5相比，模式2至模式4的影响小。考虑到虽然离子的动能为keV的数量级但H-H键能只不过大约为几eV，模式2及模式4的影响小的理由可以被认为是由于与Si的碰撞，大部分的H2 +或H3 +分成H+或H。根据上述理由，下面不考虑模式2至模式4。下面，根 据模式1及模式5，说明以80kV、60kV及40kV的加速电压对Si衬底照射氢离子种的情况下(以H换算照射10万个时)的模拟结果。 
图48至图50示出计算了Si衬底中的氢(H)的深度方向的分布的结果。图48、图49及图50分别示出加速电压为80kV、60kV及40kV时的计算结果。再者，图48至图50示出作为实测值的SIMS数据、以及拟合于SIMS数据的曲线(下面称为拟合函数)。使用SIMS测量了的样品是以80kV、60kV、或40kV的加速电压加速并照射了在得到图44所示的数据的条件下产生的氢离子种(H+、H2 +、H3 +)的Si衬底。注意，在示出使用了模式1及模式5的计算值的曲线中，以纵轴(右轴)为氢原子的个数，而在示出SIMS数据及拟合函数的曲线中，以纵轴(左轴)为氢原子的浓度。在上述各曲线中，以横轴为离Si衬底表面的深度。 
通过考虑模式1及模式5使用下面的计算式(f1)算出拟合函数。在计算式(f1)中，X、Y为关于拟合的参数，并且V为体积。 
[拟合函数] 
＝X/V×[模式1的数据]+Y/V×[模式5的数据]……(f1) 
当考虑实际上照射的离子种的比例(大约为H+∶H2 +；H3 +＝1∶1∶8，参照图44)时，也应该顾及H2 +的影响(即，模式3)，以决定拟合函数。 
但是因为下面所示的理由，在此排除H2 +的影响。 
·由于通过模式3所示的照射过程而引入的氢与模式5的照射过程相比极少，因此排除模式3来考虑也没有大的影响(在SIMS数据中，没有出现对应于模式3的峰值。参照图47)。 
·模式3的Si衬底中的氢元素的深度方向的分布图的峰值位置与模式5的深度方向的分布图的峰值位置接近(参照图47)，因此由于在模式5的照射过程中发生的沟道效应(起因于晶体的晶格结构的原子移动)，模式3的影响不明显的可能性高。就是，预计模式3的拟合参数是很困难的。这是因为在本模拟中以非晶Si为前提，而不顾及起因于结晶性的影响的缘故。 
图51示出计算式(f1)的拟合参数。在上述所有的加速电压下，引入到Si衬底中的H的个数的比例大约为[模式1]∶[模式5]＝1∶42至1∶45(在模式1中的H的个数为1的情况下，模式5中的H的个数大约为42以上且45以下)，并且照射的离子种的个数的比例大约为[H+(模式1)]∶[H3 +(模式5)]＝1∶14至1∶15(在模式1中的H+的个数为1的情况下，模式5中的H3 +的个数大约为14以上且15以下)。通过考虑不顾及模式3和假设用非晶Si而进行计算等的条件，图51所示的比例可以说是与关于实际上的照射的氢离子种的比例(大约为H+∶H2 +∶H3 +＝1∶1∶8，参照图44)接近的值。 
[使用H3 +的效果] 
通过将如图44所示那样的提高H3 +的比例的氢离子种照射到衬底，可以获得起因于H3 +的多个优点。例如，因为H3 +分成H+或H等而引入到衬底内，与主要照射H+或H2 +的情况相比，可以提高离子的引入效率。因此，可以提高SOI衬底的生产性。另外，与此同样，H3 +分开之后的H+或H的动能有变小的趋势，因此适合制造较薄的半导体层。这里，为了高效地照射H3 +，对利用能够照射如图44所示那样的氢离子种的离子掺杂装置的方法进行说明。离子掺杂装置的价格低廉且适合大面积处理，因而通过利用这种离子掺杂装置照射H3 +，可以获得明显的效果如提高半导体特性、实现SOI衬底的大面积化、低成本化、提高产率等。 
根据上述考察，为了将H3 +更多地引入到单晶半导体衬底110，优选使用离子掺杂装置，而不使用离子注入装置。 
另外，离子掺杂装置不对产生的离子种进行质量分离，因此源气体的利用效率高。还可以将加速了的离子照射为面状或线状，因而容易缩短节拍时间。与此相反，离子注入装置的特征在于能够对产生的离子进行质量分离来只将特定的离子种引入到衬底。然而，由于进行质量分离，所以从源气体中产生的离子的利用效率比离子掺杂装置低。另外，离子注入装置用其束形状为点状的离子束进行扫描来引入离子，因而在处理大面积时有产率降低的问题。因此，从源气体的利 用效率及大面积处理的观点来看，优选使用离子掺杂装置照射离子121而在单晶半导体衬底110中形成损伤区域115。 
在形成损伤区域115之后，如图4C所示，在第一绝缘层113的上表面上形成第二绝缘层114。在形成第二绝缘层114的步骤中，单晶半导体衬底110的加热温度为添加到损伤区域115中的元素或分子不析出的温度，该加热温度优选为350℃以下。就是说，上述加热温度为不从损伤区域115中脱气的温度。另外，可以在形成损伤区域115之前形成第二绝缘层114。在此情况下，形成第二绝缘层114时的处理温度可以为350℃以上。 
第二绝缘层114是用来在单晶半导体衬底110表面上形成平滑且具有亲水性的接合面的层。因此，第二绝缘层114的平均粗糙度Ra优选为0.7nm以下，更优选为0.4nm以下。另外，第二绝缘层114的厚度可以为10nm以上200nm以下。该厚度优选为5nm以上500nm以下，更优选为10nm以上200nm以下。 
第二绝缘层114优选为利用化学气相反应而形成的绝缘膜。例如，可以形成氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜等作为第二绝缘层114。在使用PECVD法形成氧化硅膜作为第二绝缘层114的情况下，优选使用有机硅烷气体及氧(O2)气体作为工艺气体。通过使用有机硅烷作为工艺气体，可以在350℃以下的工艺温度下形成具有平滑表面的氧化硅膜。另外，可以使用热CVD法在500℃以下200℃以上的加热温度下形成LTO(low temperature oxide，即低温氧化物)。在形成LTO时，可以使用甲硅烷(SiH4)或乙硅烷(Si2H6)等作为硅源气体，并可以使用NO2等作为氧源气体。 
例如，使用TEOS和O2作为源气体形成由氧化硅膜构成的第二绝缘层114时的条件如下：将TEOS以流量15sccm引入到处理室内，并将O2以流量750sccm引入到处理室内；成膜压力为100Pa；成膜温度300℃；RF输出为300W；电源频率为13.56MHz。 
还可以将图4B所示的步骤和图4C所示的步骤的顺序颠倒。就是说，可以在将第一绝缘层113及第二绝缘层114形成在单晶半导体 衬底110上之后形成损伤区域115。在此情况下，若可以在相同的成膜装置中形成第一绝缘层113及第二绝缘层114，则优选连续形成第一绝缘层113及第二绝缘层114。 
另外，可以在进行图4B所示的步骤之后进行图4A及图4C所示的步骤。就是说，可以在将离子121照射到单晶半导体衬底110而形成损伤区域115之后形成第一绝缘层113及第二绝缘层114。在此情况下，若可以在相同的成膜装置中形成第一绝缘层113及第二绝缘层114，则优选连续形成第一绝缘层113及第二绝缘层114。另外，在形成损伤区域115之前，为了保护单晶半导体衬底110的表面，可以对单晶半导体衬底110进行氧化处理来在其表面上形成氧化膜，然后隔着氧化膜将离子照射到单晶半导体衬底110。在形成损伤区域115之后，去除上述氧化膜。另外，可以在残留有氧化膜的状态下形成第一绝缘层113。 
接着，清洗形成有第一绝缘层113、损伤区域115及第二绝缘层114的单晶半导体衬底110和支撑衬底100。可以采用纯水中的超声波清洗进行上述清洗步骤。超声波清洗优选为兆赫超声波清洗(兆频超声波清洗)。在进行超声波清洗之后，优选使用含臭氧水清洗单晶半导体衬底110及支撑衬底100中的单方或双方。通过使用含臭氧水清洗，可以去除有机物，并可以进行用来提高第二绝缘层114表面及支撑衬底100的亲水性的表面活化处理。另外，除了含臭氧水以外，还可以使用含氧水、含氢水、或纯水等进行清洗处理。通过进行上述清洗处理，可以使接合面具有亲水性，并可以增大接合面上的OH基。通过增大OH基，可以使利用氢键的接合更牢固。 
另外，作为对第二绝缘层114的表面及支撑衬底100的活化处理，除了使用含臭氧水的清洗之外，还可以进行原子束或离子束的照射处理、等离子体处理、或自由基处理。在利用原子束或离子束的情况下，可以使用氩等惰性气体中性原子束或惰性气体离子束。通过进行上述表面处理，即使在400℃以下的温度下也可以容易接合不同种类的材料。 
图4D是说明接合步骤的截面图。隔着第二绝缘层114密接支撑衬底100和单晶半导体衬底110。在本实施方式中，使支撑衬底100表面和第二绝缘层114表面密接，从而密接的部分被接合。支撑衬底100表面和第二绝缘层114表面的接合的结合力在初步阶段中起因于范德华力的作用，通过将压力施加到第二绝缘层114表面和支撑衬底100表面，在密接部分中形成氢键，而可以使第二绝缘层114表面和支撑衬底100表面更牢固地结合。 
因此，将300至15000N/cm2左右的压力施加到单晶半导体衬底110的端部中的一个部分。上述压力优选为1000至5000N/cm2。第二绝缘层114和支撑衬底100从施加了压力的部分开始接合，然后接合部分扩展到第二绝缘层114的整个表面上。其结果是，单晶半导体衬底110被固定于支撑衬底100上。上述接合步骤可以在常温下进行，而不进行加热处理，因而可以使用玻璃衬底等耐热温度为700℃以下的低耐热性衬底作为支撑衬底100。 
在接合支撑衬底100和单晶半导体衬底110之后，优选进行加热处理或加压处理，以增加支撑衬底100和第二绝缘层114的结合力。上述处理温度为不在损伤区域115中产生裂缝的温度，而可以以室温以上且低于400℃的温度进行处理。另外，边在上述温度范围下加热，边将单晶半导体衬底110贴合在支撑衬底100上，而可以使支撑衬底100和第二绝缘层114的接合界面上的结合力较强。另外，在加压处理中，优选沿垂直于接合面的方向施加压力。上述加热处理可以使用加热炉如扩散炉或电阻加热炉等、RTA(Rapid Thermal Anneal，快速热退火)装置、微波加热装置等。 
接着，通过进行加热处理，在损伤区域115中引起剥离而从单晶半导体衬底110分离单晶半导体层117。图4E是说明从单晶半导体衬底110分离单晶半导体层117的分离步骤的图。附图标记118表示分离了单晶半导体层117的单晶半导体衬底110。 
通过进行加热处理，因温度上升而在形成在损伤区域115中的微小孔中析出通过离子掺杂法添加了的元素，从而内部的压力上升。由 于压力上升，在损伤区域115的微小孔中引起体积变化，并在损伤区域115中产生裂缝，而沿损伤区域115劈开单晶半导体衬底110。因为第二绝缘层114和支撑衬底100接合，从单晶半导体衬底110分离了的单晶半导体层117被固定于支撑衬底100上。用来从单晶半导体衬底110分离单晶半导体层117的加热处理的温度是不超过支撑衬底100的应变点的温度。 
上述加热处理可以使用加热炉如扩散炉或电阻加热炉等、RTA装置、微波加热装置等。 
加热炉是以被电阻发热体等加热了的炉的辐射为主加热被处理物的装置。 
RTA装置是利用灯光的加热装置。作为RTA装置，有LRTA(Lamp Rapid Thermal Anneal，即灯快速热退火)装置、GRTA(GasRapid Thermal Anneal，即气体快速热退火)装置。LRTA装置是利用从灯如卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等发出的光(电磁波)的辐射加热被处理物的装置。GRTA装置是利用从上述灯发出的光的热辐射、以及利用灯所发出的光加热气体而得到的来自被加热了的气体的热传导加热被处理物的装置。作为气体，使用氮、氩等稀有气体等的不通过加热处理与被处理物起反应的惰性气体。另外，除了灯以外，LRTA装置和GRTA装置还可以具备利用来自电阻发热体等发热体的热传导或热辐射加热被处理物的装置。 
微波加热装置是由微波的辐射加热被处理物的装置。微波加热装置还可以具备利用来自电阻发热体等发热体的热传导或热辐射加热被处理物的装置。 
通过使用RTA装置等加热装置，将被贴合在支撑衬底100上的单晶半导体衬底110的温度上升到400℃以上且支撑衬底的应变点以下的范围。例如，加热温度的上限可以为650℃。 
在使用GRTA装置的情况下，例如加热温度为550℃以上650℃以下，处理时间为0.5分钟以上60分钟以下。在使用电阻加热装置的情况下，加热温度为550℃以上650℃以下，处理时间为2小时以上4 小时以下。在使用微波加热装置的情况下，例如照射频率2.45GHz的微波10分钟以上20分钟以下。 
下面，对使用具有电阻发热体的纵型炉的加热处理的具体处理方法进行说明。将贴合有单晶半导体衬底110的支撑衬底100安装在纵型炉的舟上。将舟搬入纵型炉的处理室内。为了抑制单晶半导体衬底110的氧化，首先对处理室内进行排气而得到真空状态。真空度为5×10-3Pa左右。在得到真空状态之后，将氮提供给处理室内，而将处理室内的气氛设定为大气压的氮气氛。在其期间中，将温度上升到200℃。 
在处理室内的气氛成为大气压的氮气氛之后，以200℃加热2小时。然后，将温度以1小时上升到400℃。加热温度400℃的状态得到稳定后，将温度以1小时上升到600℃。加热温度600℃的状态得到稳定后，以600℃进行2小时的加热处理。然后，将加热温度以1小时下降到400℃，过了10分钟至30分钟后，从处理室内搬出舟。在大气气氛中，冷却舟上的单晶半导体衬底118、以及贴合有单晶半导体层117的支撑衬底100。 
在上述使用电阻加热炉的加热处理中，连续进行用来提高第二绝缘层114和支撑衬底100的结合力的加热处理、以及在损伤区域115中引起分离的加热处理。在使用不同的装置分别进行上述两个处理的情况下，例如，在电阻加热炉中进行处理温度为200℃且处理时间为2小时的加热处理，然后从炉中搬出被贴合了的支撑衬底100和单晶半导体衬底110。接着，使用RTA装置进行处理温度为600℃以上700℃以下且处理时间为1分钟以上30分钟以下的加热处理，以在损伤区域115中分割单晶半导体衬底110。 
为了进行700℃以下的低温处理牢固地接合第二绝缘层114和支撑衬底100，优选在第二绝缘层114的表面及支撑衬底的表面上存在着OH基、水分子(H2O)。这是因为第二绝缘层114和支撑衬底100的接合由于OH基和水分子形成共价键(氧分子和氢分子的共价键)或氢键而开始的缘故。 
因此，优选使第二绝缘层114和支撑衬底100的表面活化而得到亲水性。另外，优选以包含氧或氢的方法形成第二绝缘层114。例如，通过使用处理温度为400℃以下的PECVD法形成氧化硅膜、氧氮化硅膜、或氮氧化硅膜、氮化硅膜等，可以使膜包含氢。为了形成氧化硅膜或氧氮化硅膜，例如使用SiH4及N2O作为工艺气体即可。为了形成氮氧化硅膜，例如使用SiH4、NH3及N2O作为工艺气体即可。为了形成氮化硅膜，例如使用SiH4及NH3作为工艺气体即可。另外，作为使用PECVD法来形成时的原料，优选使用TEOS(化学式为Si(OC2H5)4)等的具有OH基的化合物。 
注意，将工艺温度700℃以下称为低温处理是因为工艺温度为玻璃衬底的应变点以下。与此相反，在使用智能切割法(注册商标)而形成的SOI衬底中，进行800℃以上的加热处理以贴合单晶硅层和单晶硅片，即需要在超过玻璃衬底的应变点的温度下进行加热处理。 
另外，如图4E所示，在很多情况下，单晶半导体衬底110的周边部不与支撑衬底100接合。这是因为如下缘故：单晶半导体衬底110的周边部被倒角；在移动单晶半导体衬底110时，第二绝缘层114的周边部被损伤或污染；在支撑衬底100和第二绝缘层114不密接的单晶半导体衬底110的周边部中，难以在损伤区域115中引起分离；等等。因此，有时会有如下情况：在支撑衬底100上贴合有比单晶半导体衬底110小的单晶半导体层117，并且在单晶半导体衬底118的周围形成有凸部，而在该凸部上残留着没被贴合到支撑衬底100上的第一绝缘层113b、第一绝缘层113a及第二绝缘层114。 
密接在支撑衬底100上的单晶半导体层117因损伤区域115的形成及损伤区域115中的劈开等而损伤了其结晶性。就是说，在单晶半导体层117中形成有加工之前的单晶半导体衬底110没有的位错等结晶缺陷、悬空键等微小结晶缺陷。另外，单晶半导体层117的表面是从单晶半导体衬底110分离了的表面，其平坦性低。为了恢复单晶半导体层117的结晶性，照射激光束，以使单晶半导体层117熔化而使它再结晶。另外，为了使单晶半导体层117的表面平坦化，照射激光 束而使单晶半导体层117熔化。图5A是用来说明激光照射处理步骤的图。 
如图5A所示，边用激光束对单晶半导体层117进行扫描，边将激光束122照射到单晶半导体层117的分离面的整个表面上。作为激光束122的扫描，例如移动固定有单晶半导体层117的支撑衬底100，而不移动激光束122。箭头123表示支撑衬底100的移动方向。 
通过照射激光束122，单晶半导体层117吸收激光束122，使得照射了激光束122的部分的温度上升。当该部分的温度成为单晶半导体衬底110的熔点以上时，单晶半导体层117熔化。当不再照射激光束122时，单晶半导体层117的熔化部分的温度下降，过了一段时间后，熔化部分凝固而得到再结晶。通过用激光束122扫描，将激光束122照射到单晶半导体层117的整个表面上。或者，也可以只对要使单晶半导体层117再结晶的区域选择性地照射激光束122。 
图5B是示出激光照射步骤结束之后的半导体衬底的结构的截面图，其中单晶半导体层119是被再结晶了的单晶半导体层117。另外，图5B的外观图为图1。 
被进行了激光照射处理的单晶半导体层119的结晶性比单晶半导体层117高。或者，通过进行激光照射处理，可以提高平坦性。这是因为可以通过使单晶半导体层117熔化而修复单晶半导体层中的悬空键、单晶半导体层和缓冲层的界面具有的缺陷等的微小缺陷的缘故。另外，可以通过如下方法评价单晶半导体层的结晶性：背散射电子衍射图像(EBSP，Electron Back Scatter Diffraction Pattern)的测量、X射线衍射图像的测量、利用光学显微镜及电子显微镜的观察、拉曼光谱的测量、等等。另外，可以通过利用原子力显微镜的观察等评价单晶半导体层表面的平坦性。 
通过照射激光束122，使单晶半导体层117中的照射了激光束122的区域部分地熔化或完全熔化。注意，单晶半导体层117处于完全熔化状态指的是从膜表面到下表面的整个层熔化。在图5A所示的叠层结构中，完全熔化状态指的是从单晶半导体层117的上表面到与第一 绝缘层113的界面熔化而成为液体状态。另一方面，使单晶半导体层117部分地熔化指的是以熔化的深度比与第一绝缘层113的界面(单晶半导体层117的厚度)浅的方式使单晶半导体层117熔化。就是说，单晶半导体层117处于部分熔化状态指的是上层熔化而变成液相，且其下层不熔化而保持固相的单晶半导体的状态。 
若通过照射激光束122使单晶半导体层117部分地熔化，则因变成液相的半导体的表面张力而促进平坦化。与此同时，由于向支撑衬底100的热扩散而促进单晶半导体层117的冷却，因此在单晶半导体层117中沿深度方向产生温度梯度，固液界面从支撑衬底100一侧向单晶半导体层117的表面移动，而实现再结晶。即，发生所谓的纵生长。另外，在上述结晶中，以下层的不熔化区域为晶种促进再结晶。 
下层中的固相部分为单晶，晶体取向一致，因此不形成晶界，从而进行激光照射处理之后的单晶半导体层119可以成为没有晶界的单晶半导体层。另外，熔化的上层凝固而得到再结晶，而形成其晶体取向与下层的固相单晶半导体一致的单晶半导体。因此，在使用主表面的晶面取向为(100)的单晶硅片作为单晶半导体衬底110的情况下，单晶半导体层117的主表面的晶面取向为(100)，并且由于进行激光照射处理而部分熔化并再结晶了的单晶半导体层112的主表面的晶面取向为(100)。 
另外，通过照射激光束122使单晶半导体层117完全熔化，因变成液相的半导体的表面张力而促进平坦化。另外，完全熔化的区域在凝固的过程中从与熔化区域相邻的单晶半导体进行结晶生长，而发生横向生长。未熔化的部分是单晶，晶体取向一致，因此不形成晶界，从而照射激光束之后的单晶半导体层119可以成为没有晶界的单晶半导体层。就是说，完全熔化了的区域通过凝固而再结晶，从而形成其晶体取向与相邻的未熔化部分的单晶半导体一致的单晶半导体。因此，当使用主表面的晶面取向为(100)的单晶硅片作为单晶半导体衬底110时，单晶半导体层117的主表面的晶面取向为(100)，并且由于进行激光照射处理而完全熔化并再结晶了的单晶半导体层119 的主表面的晶面取向为(100)。 
通过照射激光束122使单晶半导体层117部分地熔化或完全熔化，可以形成其表面平坦的单晶半导体层119。这是因为如下缘故：由于单晶半导体层117熔化的部分是液体，它因表面张力的作用而以使其表面面积最小的方式变形。就是说，液体部分以去除凹部及凸部的方式变形，然后该液体部分凝固而再结晶，由此可以形成其表面被平坦化了的单晶半导体层119。 
通过使单晶半导体层119的表面平坦化，可以将形成在单晶半导体层119上的栅极绝缘膜的厚度减薄到5nm至50nm左右。因此，可以形成抑制了栅电压且导通电流高的晶体管。 
在现有的SOI衬底的制造技术中，需要进行机械抛光以使单晶半导体层平坦化。与此相反，本实施方式的激光照射处理实现了单晶半导体层的平坦化、以及具有优良结晶性的单晶半导体层的形成这两个重要处理，这是与现有的SOI衬底的制造技术根本不相同的新技术。 
照射激光束122时的单晶半导体层117的温度可以为室温或支撑衬底的应变点以下的温度，并可以加热被固定于支撑衬底100上的单晶半导体层117来使单晶半导体层117的温度比室温高。加热温度为支撑衬底100的应变点以下，可以为200℃以上650℃以下。 
通过在照射激光束时加热固定有单晶半导体层的支撑衬底，可以降低单晶半导体层熔化所需的激光束能量。因此，可以增大激光束的束形状的宽度(扫描方向的长度)，或者可以减小激光束的重叠率，而可以提高扫描速度。由此，可以缩短处理一个衬底的节拍时间，而可以提高激光照射处理的产率。可以降低激光束能量的原因是通过一次脉冲照射使单晶半导体层117熔化的时间由于加热而变长的缘故。 
激光振荡器可以根据其振荡方法被区分为脉冲振荡、连续振荡激光器、以及准连续振荡激光脉冲。为了使单晶半导体层117的熔化部分再单晶化，优选使用脉冲振荡激光器。在使用脉冲振荡激光器的情况下，通过照射一脉冲(一次)激光束，照射了脉冲的区域在照射下 一脉冲之前熔化并凝固而再结晶。就是说，当照射下一脉冲时，照射一个脉冲而熔化了的区域已再结晶并回到固相状态。因此，在照射从脉冲激光器中振荡的激光束而熔化了的区域凝固时，从没熔化的单晶开始进行晶体生长而变成单晶结构的状态是最稳定的状态。 
另一方面，在采用连续振荡激光器的情况下，连续地照射激光束，而不是间断地照射激光束，因而通过用激光进行扫描，使熔化区域(液相区域)和固相区域的界面在其方向上移动。因此，在熔化部分凝固时，不容易使晶体生长均匀，结晶轴的方向不一致，而容易产生晶界。这种情况与准连续振荡激光器相同。 
如上所述，在激光照射步骤中，通过使用脉冲振荡激光器，可以再现性更高地使单晶半导体层117再单晶化。作为脉冲振荡激光器，可以使用重复频率为低于10MHz，优选为10kHz以下的激光器。因为将重复频率设定为低于10MHz，每次照射激光束，可以在照射下一激光束之前使照射区域熔化并凝固。另外，从脉冲振荡激光器照射的激光束的脉冲宽度可以为10n秒以上500n秒以下。 
作为用于图5A的激光照射步骤的脉冲振荡激光器，例如有XeCl激光器、KrF激光器等受激准分子激光器、Ar激光器、Kr激光器等气体激光器。还可以使用固体激光器，例如有YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、GdVO4激光器、KGW激光器、KYW激光器、Y2O3激光器。作为激光束，可以使用上述激光振荡器的基波、高次谐波(二次谐波、三次谐波、四次谐波等)。在上述固体激光器中，有即使使用同一激光媒质，其振荡方法也成为连续振荡或准连续振荡的振荡器。 
另外，作为振荡激光束122的激光振荡器，选择其振荡波长在于紫外光区域至可见光区域的激光振荡器。激光束122的波长是被单晶半导体层117吸收的波长。可以考虑到激光的趋肤深度(skin depth)等而决定该波长。例如，波长可以为250nm以上且700nm以下。 
根据激光束122的波长、激光束122的趋肤深度、单晶半导体层117的厚度等，可以决定激光束122的能量。在使用脉冲振荡激光器 的情况下，例如，激光束122的能量密度可以为300mJ/cm2以上700mJ/cm2以下。 
照射激光束122时的气氛，可以是没控制气氛的大气气氛及惰性气体气氛中的任何一种。大气气氛及惰性气体气氛的双方都具有恢复单晶半导体层117的结晶性及平坦化的效果。另外，与大气气氛相比，惰性气体气氛是更优选的。与大气气氛相比，氮等惰性气体气氛具有更高地提高单晶半导体层117的平坦性的效果。此外，与大气气氛相比，惰性气体气氛更好地抑制裂缝等变形的发生，从而用来实现结晶缺陷的减少及平坦化的激光束122的可用能量范围变广。 
当在惰性气体气氛中照射激光束122时，在具有气密性的处理室内照射激光束122即可。通过将惰性气体提供给上述处理室内，可以在惰性气体气氛中照射激光束122。当不使用处理室时，边对单晶半导体层117中的激光束122的被照射面喷射惰性气体，边对该被照射面照射激光束，来可以实现惰性气体气氛下的激光束122的照射。 
惰性气体指的是在激光束照射步骤中不与单晶半导体层的表面起反应而形成氧化膜的分子或原子的气体。例如，惰性气体有氮气体(N2气体)、氩、氙等稀有气体等。另外，惰性气体的氧浓度优选为30ppm以下，更优选为10ppm以下。 
另外，当在具有气密性的处理室内进行激光照射处理时，通过对处理室内进行减压而使它成为真空状态，可以得到与在惰性气体气氛中进行激光照射处理相同的效果。优选地是，处理室内的压力为12Pa以下，或者氧分压为30ppm以下。更优选地是，处理室内的压力为4Pa以下，或者氧分压为10ppm以下。 
另外，通过使激光束122经过光学系统，以使在被照射面上的激光束122的束形状为线形或矩形。由此，可以高产率地照射激光束122。 
对单晶半导体层117照射激光束122前，对形成在单晶半导体层117表面上的自然氧化膜等的氧化膜进行去除处理。去除氧化膜其原因为，在单晶半导体层117表面残存有氧化膜的状态下即使对其照射激光束122，也不能得到很好的平坦化的效果。可以通过使用氢氟酸 处理单晶半导体层117来进行氧化膜的去除处理。优选对其进行氢氟酸处理直到单晶半导体层117的表面呈现斥水性为止。由于其呈现斥水性，可以确认已经从单晶半导体层117去除掉氧化膜。 
图5A的激光束122的照射工序可以如下进行。首先，使用被稀释为1/100的氢氟酸对单晶半导体层117进行110秒的处理，以去除其表面的氧化膜。接着，将贴合有单晶半导体层117的支撑衬底100配置在激光照射装置的载物台上。在加热单晶半导体层117时，通过利用设置在载物台上的电阻加热器等加热机构，将单晶半导体层117加热到200℃以上650℃以下。例如，加热温度为500℃。 
使用XeCl受激准分子激光器(波长：308nm、脉冲宽度：25n秒、重复频率60Hz)作为激光束122的激光振荡器。利用光学系统将激光束122的截面形成为300mm×0.34mm的线状。边用激光束122对单晶半导体层117进行扫描，边将激光束122照射到单晶半导体层117。激光束122的扫描可以通过移动激光照射装置的载物台而进行，载物台的移动速度与激光束的扫描速度相对应。通过调整激光束122的扫描速度，对单晶半导体层117的同一区域照射1至20次的激光束122。激光束122的照射次数优选为1以上11以下。通过照射1次的激光束122使单晶半导体层117熔化，而可以实现再单晶化及其表面的平坦化。照射次数越少，激光照射处理的节拍时间越短。 
通过进行照射激光束122而熔化的加热处理、以及之后不使其熔化的加热处理，可以获得更完全的单晶半导体层。通过使用固定了上述具有优良结晶性的单晶半导体层112的半导体衬底10，可以形成具有高导通电流及高场效应迁移率的晶体管。 
在对单晶半导体层117照射激光束122之前，可以蚀刻单晶半导体层117。通过进行该蚀刻，可以去除在单晶半导体层117的分离面上残留的损伤区域115。通过去除损伤区域115，可以提高利用激光束122照射的表面平坦化效果及结晶性的恢复效果。 
作为上述蚀刻，可以使用干蚀刻法或湿蚀刻法。在干蚀刻法中，作为蚀刻气体，可以使用氯化硼、氯化硅或四氯化碳等的氯化物气体、 氯气体、氟化硫或氟化氮等的氟化物气体、氧气体等。在湿蚀刻法中，作为蚀刻液，可以使用四甲基氢氧化铵(tetramethyl ammoniumhydroxide，简称TMAH)溶液。 
优选地是，在进行上述蚀刻的情况下，对单晶半导体层117照射激光束122前，对形成在被进行了蚀刻处理的单晶半导体层117表面上的自然氧化膜等的氧化膜进行去除处理。可以通过使用氢氟酸处理单晶半导体层117来进行氧化膜的去除处理。 
在照射激光束122之后，进行以不使单晶半导体层119熔化的温度加热的加热处理。图5B是说明该加热处理步骤的截面图。图5B示出利用电磁波124的辐射加热单晶半导体层119。单晶半导体层119的加热不局限于电磁波124的辐射，而可以利用热传导加热单晶半导体层119。当然，可以组合辐射和热传导加热单晶半导体层119。 
图5C是示出加热处理后的半导体衬底的结构的截面图。单晶半导体层112相当于在不使单晶半导体层熔化的温度下加热了的单晶半导体层119。另外，图5C的外观图为图1。 
图5B所示的加热处理可以使用加热炉如扩散炉或电阻加热炉等、RTA装置、微波加热装置等。 
为了修复单晶半导体层119的缺陷等，单晶半导体层119的温度为400℃以上。另外，该加热温度是不使单晶半导体层119熔化的温度，并是支撑衬底100的应变点以下的温度。该加热温度优选为500℃以上，例如可以为500℃以上650℃以下，更优选将单晶半导体层119加热到550℃以上。 
加热处理的气氛可以为惰性气体气氛。惰性气体指的是在该加热处理中不与单晶半导体层的表面起反应而形成氧化膜的分子或原子的气体。例如，惰性气体有氮气体(N2气体)、氩、氙等稀有气体等。另外，惰性气体气氛中的氧浓度优选为30ppm以下，更优选为10ppm以下。另外，通过将加热处理的气氛设定为减压状态(真空状态)，可以防止单晶半导体层表面的氧化。压力优选为1×10-3至5×10-3pa。 
通过进行加热处理，可以使单晶半导体层112的寿命比没进行加 热处理的单晶半导体层119高。其理由不明确，但是可以认为：通过进行不使单晶半导体层119熔化的加热处理，修复了在激光照射步骤中没有修复的单晶半导体层119内部的微小缺陷，并修复了缓冲层111和单晶半导体层119的界面上的悬空键。为了得到提高寿命的效果，加热温度为400℃以上，优选为500℃以上，更优选为550℃以上。 
在光照射到半导体(硅)上时，在半导体中产生电子及空穴(载流子)，过了一段时间后，电子和空穴复合而消灭。上述从载流子产生开始直到载流子复合而消灭的平均寿命被称为寿命(life time)。寿命还被称为复合寿命及载流子寿命。寿命越长，半导体中的缺陷和杂质越少。因此，通过使用寿命长的单晶半导体层，可以制造电特性优良且可靠性高的晶体管。 
如上所述，在本实施方式中，通过进行照射激光束122而熔化的加热处理、以及之后不使其熔化的加热处理，可以获得更完全的单晶半导体层112。通过使用固定了上述具有优良结晶性的单晶半导体层112的半导体衬底10，可以形成具有高导通电流及高场效应迁移率的晶体管。 
另外，在当图4B所示的损伤区域115的形成时通过离子掺杂法使用氢气体作为源气体将氢离子添加在单晶半导体衬底110中的情况下，从单晶半导体衬底110分离了的单晶半导体层117也包含高浓度的氢。被进行了图5A所示的激光照射步骤及图5B所示的加热处理的单晶半导体层112的氢浓度比单晶半导体层117低。通过将工艺温度设定为700℃以下，可以使氢浓度为5×1018原子/cm3以上5×1020原子/cm3以下。其氢浓度优选为1×1019原子/cm3以上1×1020原子/cm3以下。若氢浓度变高，则单晶半导体层112的氢浓度容易变动，这成为降低半导体装置的可靠性的原因。 
例如，在使用电阻加热炉进行图5B所示的加热处理的情况下，以处理温度500℃对单晶半导体层119加热1小时，然后，将加热温度上升到550℃以上650℃以下，在该温度下加热4小时。或者，以处理温度500℃对单晶半导体层119加热1小时，然后，将加热温度 上升到600℃，在600℃的温度下加热4小时。在使用RTA装置的情况下，进行处理温度为600℃以上700℃以下且处理时间为0.5分钟以上30分钟以下的加热处理。 
也可以在对单晶半导体层117照射激光束122之后，将单晶半导体层119蚀刻而薄膜化。可以根据从单晶半导体层112形成的元件的特性决定单晶半导体层119的厚度。为了在被贴合在支撑衬底100上的单晶半导体层112的表面上以台阶覆盖性高的方式形成薄栅极绝缘层，单晶半导体层119的厚度优选为50nm以下，其厚度为50nm以下5nm以上即可。上述薄膜化步骤优选在图5B所示的加热处理前进行。这是因为可以通过进行图5B所示的加热处理修复由薄膜化步骤中的蚀刻导致的单晶半导体层119的损伤的缘故。 
作为用来使单晶半导体层119薄膜化的蚀刻，可以使用干蚀刻法或湿蚀刻法。在干蚀刻法中，作为蚀刻气体，可以使用氯化硼、氯化硅或四氯化碳等的氯化物气体、氯气体、氟化硫或氟化氮等的氟化物气体、氧气体等。在湿蚀刻法中，作为蚀刻液，可以使用TMAH溶液。 
由于可以在700℃以下的温度下进行图4A至图5C的步骤，所以可以使用应变温度为700℃以下的玻璃衬底作为支撑衬底100。因此，可以使用廉价的玻璃衬底，而可以降低半导体衬底10的材料成本。 
另外，根据本实施方式的方法，可以在一个支撑衬底100上贴合多个单晶半导体层112。通过对单晶半导体衬底110进行图4A至图4C所示的步骤，形成多个具有图4C所示的结构的单晶半导体衬底110。然后，通过反复进行多次的图4D所示的步骤，在一个支撑衬底100上贴合多个单晶半导体衬底110。然后，通过进行图4E至图5C所示的步骤，可以制造图2所示的半导体衬底20，该半导体衬底20由贴合有多个单晶半导体层112的支撑衬底100构成。 
为了制造半导体衬底20，优选使用300mm×300mm以上的玻璃衬底作为支撑衬底100。作为大面积玻璃衬底，用来制造液晶面板的 母体玻璃衬底是优选的。作为母体玻璃衬底，已知第3代(550mm×650mm)、第3.5代(600mm×720mm)、第4代(680mm×880mm、或730mm×920mm)、第5代(1100mm×1300mm)、第6代(1500mm ×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)等的尺寸的衬底。 
通过使用母体玻璃衬底等大面积衬底作为支撑衬底100，可以实现SOI衬底的大面积化。若能够实现SOI衬底的大面积化，则可以从一个SOI衬底制造多个IC、LSI等芯片，而可以增加能够使用一个衬底制造的芯片个数，而可以显著提高生产性。 
如图2的半导体衬底20所示，在使用玻璃衬底等容易弯曲且脆弱的支撑衬底作为支撑衬底100的情况下，难以对贴合在一个支撑衬底上的多个单晶半导体层112进行抛光处理以实现平坦化。在本实施方式中，通过激光束122的照射处理，进行上述平坦化处理，因此可以使贴合在一个支撑衬底100上的多个单晶半导体层117平坦化，而不施加损坏支撑衬底100的力量，并不在超过应变点的温度下加热支撑衬底100。就是说，激光束照射处理是在图2所示的固定有多个单晶半导体层112的半导体衬底20的制造步骤中非常重要的处理。就是说，本实施方式中的激光束照射处理是与现有的SOI衬底的制造技术根本不相同的新技术，完全不可能从现有技术中想到。 
如本实施方式所示，本发明关于如下方法提供与现有技术不同的新技术：进行通过激光照射处理使单晶半导体层熔化而使它再结晶及平坦化的激光处理步骤，然后进行不使单晶半导体层熔化的加热处理，以在玻璃衬底上形成包含其浓度为5×1018原子/cm3以上的氢且提高了寿命的单晶半导体层的方法。另外，本实施方式提供一种用来在玻璃衬底上固定包含其浓度为5×1018原子/cm3以上的氢的单晶半导体层的技术。通过使用本实施方式的半导体衬底形成包括晶体管的半导体装置，可以制造高性能及多功能的半导体装置。 
本实施方式的半导体衬底的制造方法可以与其他实施方式的半导体衬底的制造方法、以及其他实施方式的半导体装置的制造方法组 合。 
实施方式2 
在本实施方式中，说明单晶半导体层隔着缓冲层固定于支撑衬底上的半导体衬底及其制造方法。在本实施方式中，说明在支撑衬底上形成缓冲层来制造半导体衬底的方法。 
图6是示出半导体衬底的结构例子的立体图。半导体衬底30是在支撑衬底100上贴合有单晶半导体层112。单晶半导体层112是将单晶半导体衬底的厚度减薄而形成的层，它隔着缓冲层111及缓冲层101固定在支撑衬底100上。半导体衬底30是所谓的SOI结构的衬底，它是在绝缘层上形成有单晶半导体层的衬底。形成在支撑衬底100上的缓冲层101的表面和形成在单晶半导体层112上的缓冲层111的表面接合，而使单晶半导体层112固定于支撑衬底100上。 
缓冲层101是具有单层结构的膜、或具有层叠了两层以上的膜的多层结构的膜。构成缓冲层101的膜由对支撑衬底100的表面进行成膜处理而形成的膜构成。在本实施方式中，缓冲层101具有两层结构，即从支撑衬底100一侧层叠了绝缘层103及104。在本实施方式中，与支撑衬底100密接而形成的绝缘层103用作阻挡层。另外，缓冲层111是具有单层结构的膜、或具有层叠了两层以上的膜的多层结构的膜。构成缓冲层111的膜由对单晶半导体衬底的表面进行成膜处理而形成的膜构成。在本实施方式中，缓冲层111具有单层结构，即由绝缘层131构成。 
下面，参照图8至图10C说明图6所示的半导体衬底30的制造方法。 
首先，说明在支撑衬底100上形成缓冲层101的步骤。图8是说明形成缓冲层101的步骤的截面图。构成缓冲层101的膜，可以使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化锗膜、氮化锗膜、氧氮化锗膜、氮氧化锗膜等包含硅或锗作为其组成的绝缘膜。此外，还可以使用：由氧化铝、氧化钽、氧化铪等金属的氧化物构成的绝缘膜；由氮化铝等金属的氮化物构成的绝缘膜；由氧氮化铝膜等金 属的氧氮化物构成的绝缘膜；由氮氧化铝膜等金属的氮氧化物构成的绝缘膜。构成缓冲层101的绝缘膜通过使用CVD法、溅镀法等的方法而形成。 
缓冲层101优选包含用来防止钠侵入单晶半导体层112的阻挡层。阻挡层可以由一层或两层以上构成。例如，在使用包含碱金属或碱土金属等降低半导体装置的可靠性的杂质的衬底作为支撑衬底100的情况下，当加热支撑衬底100时，有时会导致上述杂质从支撑衬底100扩散到单晶半导体层112。因此，通过在缓冲层101上形成阻挡层，可以防止上述碱金属或碱土金属等降低半导体装置的可靠性的杂质移动到单晶半导体层112。作为用作阻挡层的膜，有氮化硅膜、氮氧化硅膜、氮化铝膜、或氮氧化铝膜等。通过包含这种膜，可以将缓冲层101用作阻挡层。 
例如，在缓冲层101具有单层结构的情况下，缓冲层101优选由用作阻挡层的膜构成。在此情况下，可以使用厚度为5nm以上200nm以下的氮化硅膜、氮氧化硅膜、氮化铝膜、或氮氧化铝膜，来形成具有单层结构的缓冲层101。 
在缓冲层101具有包含一个阻挡层的两层结构的情况下，与支撑衬底100密接而形成的膜由用来阻挡钠等杂质的阻挡层构成。在本实施方式中，绝缘层103由用作阻挡层的绝缘膜构成。绝缘层103可以由5nm至200nm厚的氮化硅膜、氮氧化硅膜、氮化铝膜、或氮氧化铝膜构成。 
这些用作阻挡层的膜虽然具有防止杂质扩散的高阻挡效果，但是具有高内部应力。因此，作为与绝缘层103密接而形成的绝缘层104，优选形成具有缓和缓冲层101的应力的效果的膜。作为这种绝缘膜，可以举出氧化硅膜及氧氮化硅膜等。绝缘层104的厚度可以为5nm以上300nm以下。因为绝缘层104的上表面成为接合面，其平均粗糙度Ra优选为0.7nm以下，更优选为0.4nm以下。另外，绝缘层104的厚度可以为10nm以上200nm以下。该厚度优选为5nm以上500nm以下，更优选为10nm以上200nm以下。 
例如，作为绝缘层103，可以使用SiH4及N2O作为工艺气体通过PECVD法形成氧氮化硅膜。另外，作为绝缘层104，可以使用有机硅烷气体及氧作为工艺气体通过PECVD法形成氧化硅膜。 
例如，在使用PECVD法形成由氮氧化硅构成的绝缘层103和由氧氮化硅构成的绝缘层104的情况下，将支撑衬底100传送到PECVD装置的处理室中。然后，将SiH4、N2O、NH3、H2及N2O作为用来形成绝缘层103的工艺气体引入到处理室中，来产生该工艺气体的等离子体，以在支撑衬底100上形成氮氧化硅膜。接着，将引入到处理室内的气体换成用来形成绝缘层104的工艺气体。这里，使用SiH4及N2O。通过产生这些混合气体的等离子体，连续地在氮氧化硅膜上形成氧氮化硅膜。另外，在使用具有多个处理室的PECVD装置的情况下，可以在不相同的处理室中分别形成氧氮化硅膜和氮氧化硅膜。当然，通过改变引入到处理室内的气体，可以形成氧化硅膜作为下层，且可以形成氮化硅膜作为上层。 
通过如上所述那样连续地形成绝缘层103及104，可以在多个支撑衬底100上高产率地形成缓冲层101。另外，因为能够不接触大气地形成绝缘层103及104，可以防止绝缘层103及104的界面被大气污染。 
接着，参照图9A至9E说明处理单晶半导体衬底110的方法。首先，与实施方式1同样地清洗单晶半导体衬底110来使它干净。然后，如图9A所示，在单晶半导体衬底110的表面上形成保护膜132。形成保护膜132的目的如下：在离子照射步骤中，防止单晶半导体衬底110被金属等杂质污染；并防止单晶半导体衬底110的表面因照射离子的冲击而损伤；等等。上述保护膜132可以通过CVD法等堆积氧化硅、氮化硅、氮氧化硅、氧氮化硅等的绝缘材料而形成。另外，可以使单晶半导体衬底110氧化或氮化，以形成保护膜132。例如，为了使单晶半导体衬底110氧化以形成由氧化膜构成的保护膜132，可以进行热氧化处理(干氧化处理、水蒸气氧化处理)、利用含臭氧水的氧化处理。在进行干氧化处理的情况下，优选在氧化气氛中添加 包含卤素的气体。作为包含卤素的气体，可以使用选自HCl、HF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2等中的一种或多种气体。 
接着，如图9B所示，将由被电场加速了的离子构成的离子121隔着保护膜132照射到单晶半导体衬底110，以在离单晶半导体衬底110表面有预定深度的区域中形成损伤区域115。可以使用与实施方式1的损伤区域115的形成方法相同的方法进行上述步骤。 
在形成损伤区域115之后，去除保护膜132。然后，如图9C所示，在单晶半导体衬底110的上表面上形成构成缓冲层111的绝缘层131。绝缘层131可以与图4A所示的第一绝缘层113a同样地形成。另外，可以对单晶半导体衬底110进行氧化处理而形成绝缘层131。另外，氧化处理的工艺温度为添加到损伤区域115中的元素或分子不析出的温度，该加热温度优选为350℃以下。作为这种低温氧化处理，可以进行利用含臭氧水的氧化处理、利用等离子体处理或高密度等离子体处理的氧化处理等。 
绝缘层131是用来在单晶半导体衬底110表面上形成平滑且具有亲水性的接合面的层。因此，绝缘层131的平均粗糙度Ra优选为0.7nm以下，更优选为0.4nm以下。另外，绝缘层131的厚度可以为10nm以上200nm以下。该厚度优选为5nm以上500nm以下，更优选为10nm以上200nm以下。 
绝缘层131可以由利用化学气相反应而形成的绝缘膜构成。例如，可以形成氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜等作为绝缘层131。在使用PECVD法形成氧化硅膜作为绝缘层131的情况下，优选使用有机硅烷气体及氧(O2)气体作为源气体。通过使用有机硅烷作为源气体，可以在350℃以下的工艺温度下形成具有平滑表面的氧化硅膜。另外，可以使用热CVD法在500℃以下200℃以上的加热温度下形成LTO(low temperature oxide，即低温氧化物)。在形成LTO时，可以使用甲硅烷(SiH4)或乙硅烷(Si2H6)等作为硅源气体，并可以使用一氧化二氮(NO2)等作为氧源气体。 
例如，使用TEOS和O2作为源气体形成由氧化硅膜构成的绝缘 层131时的条件如下：将TEOS以流量15sccm引入到处理室内，并将O2以流量750sccm引入到处理室内；成膜压力为100Pa；成膜温度300℃；RF输出为300W；电源频率为13.56MHz。 
接着，清洗形成有损伤区域115及缓冲层111的单晶半导体衬底110和形成有缓冲层101的支撑衬底100。可以采用利用纯水的超声波清洗进行上述清洗步骤。超声波清洗优选为兆赫超声波清洗(兆频超声波清洗)。在进行超声波清洗之后，优选使用含臭氧水清洗单晶半导体衬底110及支撑衬底100中的单方或双方。通过使用含臭氧水清洗，可以去除有机物，并可以进行用来提高缓冲层101及缓冲层111的亲水性的表面活化处理。 
另外，作为对缓冲层101及缓冲层111的表面活化处理，除了使用含臭氧水的清洗之外，还可以进行原子束或离子束的照射处理、等离子体处理、或自由基处理。在进行原子束或离子束照射处理的情况下，通过激发氩等稀有气体，产生中性原子束或离子束。 
图9D是说明接合步骤的截面图。该接合步骤可以与图4D的接合步骤同样地实施。通过隔着缓冲层101及缓冲层111密接支撑衬底100和单晶半导体衬底110，接合缓冲层101表面和缓冲层111表面，以在支撑衬底100上固定单晶半导体衬底110。 
在贴合支撑衬底100和单晶半导体衬底110之后，优选进行加热处理，以增加缓冲层101和缓冲层111的接合界面的结合力。上述处理温度为不在损伤区域115中产生裂缝的温度，而可以以200℃以上450℃以下的温度进行处理。 
接着，通过进行加热处理，在损伤区域115中引起剥离而从单晶半导体衬底110分离单晶半导体层117。图9E是说明从单晶半导体衬底110分离单晶半导体层117的分离步骤的图。这个步骤可以与图4E的分离步骤相同。 
通过进行加热处理，在损伤区域115的微小孔中引起体积变化，并在损伤区域115中产生裂缝，而沿损伤区域115分离单晶半导体衬底110。因此，如图9E所示，从单晶半导体衬底110分离了的单晶 半导体层117被固定于支撑衬底100上。 
接着，如图10A所示，对密接在支撑衬底100上的单晶半导体层117照射激光束122。这个激光照射步骤可以与实施方式1(参照图5A)的激光照射步骤同样地进行。边用激光束122对单晶半导体层117进行扫描，边将激光束122照射到单晶半导体层117的分离面，而使单晶半导体层117熔化，以形成再单晶化了且其表面被平坦化了的单晶半导体层119。 
在照射激光束122时，加热固定在支撑衬底上100的单晶半导体层117，使得单晶半导体层117的温度上升。加热温度可以为200℃以上且支撑衬底100的应变点以下。加热温度优选为400℃以上，更优选为450℃以上。具体地说，加热温度优选为400℃以上670℃以下，更优选为450℃以上650℃以下。 
通过加热单晶半导体层，可以去除单晶半导体层中的悬空键、单晶半导体层与基底膜的界面具有的缺陷等的微小缺陷，而可以获得更完全的单晶半导体层。通过使用固定了位错等结晶缺陷或悬空键等微小结晶缺陷少的单晶半导体层112的半导体衬底30，可以形成具有高导通电流及高场效应迁移率的晶体管。 
在对单晶半导体层117照射激光束122之前，可以蚀刻单晶半导体层117。优选地是，通过进行该蚀刻，去除在单晶半导体层117的分离面上残留的损伤区域115。通过去除损伤区域115，可以提高利用激光束122照射的表面平坦化效果及结晶性的恢复效果。 
作为上述蚀刻，可以使用干蚀刻法或湿蚀刻法。在干蚀刻法中，作为蚀刻气体，可以使用氯化硼、氯化硅或四氯化碳等的氯化物气体、氯气体、氟化硫或氟化氮等的氟化物气体、氧气体等。在湿蚀刻法中，作为蚀刻液，可以使用四甲基氢氧化铵(tetramethyl ammoniumhydroxide，简称TMAH)溶液。 
也可以在对单晶半导体层117照射激光束122之后，将单晶半导体层112蚀刻而薄膜化。可以根据从单晶半导体层112形成的元件的特性决定单晶半导体层112的厚度。为了在被贴合在支撑衬底100上 的单晶半导体层112的表面上以台阶覆盖性高的方式形成薄栅极绝缘层，单晶半导体层112的厚度优选为50nm以下，可以为50nm以下5nm以上。 
作为用来使单晶半导体层112薄膜化的蚀刻，可以使用干蚀刻法或湿蚀刻法。在干蚀刻法中，作为蚀刻气体，可以使用氯化硼、氯化硅或四氯化碳等的氯化物气体、氯气体、氟化硫或氟化氮等的氟化物气体、氧气体等。在湿蚀刻法中，作为蚀刻液，可以使用TMAH溶液。 
接着，为了修复单晶半导体层119的缺陷等，以不使单晶半导体层119熔化的温度进行加热处理。图10B是示出利用电磁波124的辐射加热单晶半导体层119的截面图。上述加热处理可以与实施方式1的加热处理(参照图5B)同样地进行。通过进行400℃以上的加热处理，可以提高单晶半导体层112的寿命。 
通过上述步骤，可以制造单晶半导体层112隔着缓冲层101及缓冲层111固定于支撑衬底100上的半导体衬底30(参照图10C，参照图6)。 
另外，在当图9B所示的损伤区域115的形成时通过离子掺杂法使用氢气体作为源气体将氢离子添加在单晶半导体衬底110中的情况下，从单晶半导体衬底110分离了的单晶半导体层117也包含高浓度的氢。被进行了图10B所示的加热处理后的单晶半导体层112的氢浓度比单晶半导体层117低。通过将工艺温度设定为700℃以下，可以使氢浓度为5×1018原子/cm3至5×1020原子/cm3。单晶半导体层112的氢浓度优选为1×1019原子/cm3以上1×1020原子/cm3以下。若氢浓度变高，则单晶半导体层112的氢浓度容易变动，这成为降低半导体装置的可靠性的原因。 
由于可以在700℃以下的温度下进行图9A至图10B的步骤，所以可以使用耐热温度为700℃以下的玻璃衬底作为支撑衬底100。因此，可以使用廉价的玻璃衬底，而可以降低半导体衬底30的材料成本。 
与实施方式1的半导体衬底10(参照图1)不同，本实施方式的半导体衬底30中的支撑衬底100表面被缓冲层101覆盖。因此，通过设置阻挡层作为半导体衬底30的缓冲层101，可以使防止单晶半导体层112污染的效果比实施方式1的半导体衬底10高。 
另外，根据本实施方式的方法，可以在一个支撑衬底100上贴合多个单晶半导体层112。如图8所示，准备形成有缓冲层101的支撑衬底100。缓冲层101优选包含用作阻挡层的层。通过反复进行图9A至图9C所示的步骤，形成多个形成有缓冲层111及损伤区域115的单晶半导体衬底110。然后，在形成有缓冲层101的支撑衬底100上贴合多个具有图9C所示的结构的单晶半导体衬底110。接着，通过进行图9E至图10B所示的步骤，可以制造图7所示的在一个支撑衬底100上贴合有多个半导体层112的半导体衬底40。 
为了制造半导体衬底40，可以使用300mm×300mm以上的玻璃衬底作为支撑衬底100。作为大面积玻璃衬底，用来制造液晶面板的母体玻璃衬底是优选的。作为母体玻璃衬底，已知第3代(550mm×650mm)、第3.5代(600mm×720mm)、第4代(680mm×880mm、或730mm×920mm)、第5代(1100mm×1300mm)、第6代(1500mm ×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)等的尺寸的衬底。 
通过使用母体玻璃衬底等大面积衬底作为支撑衬底100，可以实现SOI衬底的大面积化。若能够实现SOI衬底的大面积化，则可以从一个SOI衬底制造多个IC、LSI等芯片，而可以增加能够使用一个衬底制造的芯片个数，而可以显著提高生产性。 
如图7的半导体衬底40所示，在使用玻璃衬底等容易弯曲且脆弱的支撑衬底的情况下，对贴合在一个支撑衬底上的多个单晶半导体层进行抛光处理以实现平坦化是极为困难的。在本实施方式中，通过激光束122的照射处理，进行上述平坦化处理，因此可以使固定在一个支撑衬底100上的单晶半导体层117平坦化，而无需施加损坏支撑衬底100的力量，且无需在超过应变点的温度下加热支撑衬底100。 就是说，激光束照射处理是在图7所示的固定有多个单晶半导体层的半导体衬底40的制造步骤中非常重要的处理。 
如本实施方式所示，本发明关于如下方法提供与现有技术不同的新技术：进行通过激光照射处理使单晶半导体层熔化而使它再结晶及平坦化的激光处理步骤，然后进行不使单晶半导体层熔化的加热处理，以在玻璃衬底上形成包含其浓度为5×1018原子/cm3以上的氢且提高了寿命的单晶半导体层的方法。另外，本实施方式提供一种用来在玻璃衬底上固定包含其浓度为5×1018原子/cm3以上的氢的单晶半导体层的技术。通过使用本实施方式的半导体衬底形成包括晶体管的半导体装置，可以制造高性能及多功能的半导体装置。 
本实施方式的半导体衬底的制造方法可以与其他实施方式的半导体衬底的制造方法、以及其他实施方式的半导体装置的制造方法组合。 
实施方式3 
在本实施方式中，说明单晶半导体层隔着缓冲层固定于支撑衬底上的半导体衬底及其制造方法。在本实施方式中，说明使用一个半导体衬底将多个单晶半导体层固定于支撑衬底上的方法。 
首先，对单晶半导体衬底110进行实施方式1的图4A至图4D的步骤。将被加工了的单晶半导体衬底110的截面图示出于图11A。 
接着，为了将通过沿损伤区域115进行分割而分割成多个的单晶半导体层固定于支撑衬底上，蚀刻缓冲层111及单晶半导体衬底110，以形成槽145。图11B是形成有槽145的单晶半导体衬底110的截面图，而图11E是平面图。图11B是沿图11E的x-x线的截面图。 
单晶半导体衬底140对应于形成有槽145的单晶半导体衬底110。单晶半导体衬底140具有多个凸部。使槽145的底面比损伤区域115深，以使凸部包含损伤区域115。由此，可以将被分割了的单晶半导体层固定于支撑衬底上。注意，将设置有缓冲层111的单晶半导体衬底140称为单晶半导体衬底141。 
接着，在清洗单晶半导体衬底141和支撑衬底100之后，如图 11C所示那样接合单晶半导体衬底141和支撑衬底。这个步骤可以与实施方式1同样地进行。 
接着，通过进行加热处理，如图11D所示那样在单晶半导体衬底140的损伤区域115中引起分离。由于在单晶半导体衬底141中形成有槽145，所以多个单晶半导体层147隔着缓冲层111固定于支撑衬底100上。单晶半导体衬底148是分离了单晶半导体层147后的单晶半导体衬底140。用来分割单晶半导体衬底140的加热处理可以与实施方式1同样地进行。 
接着，如图12A所示，对密接在支撑衬底100上的单晶半导体层147照射激光束122。这个激光照射步骤可以与实施方式1(参照图5A)的激光照射步骤同样地进行。边用激光束122对单晶半导体层147进行扫描，边将激光束122照射到单晶半导体层147的分离面。通过照射激光束122使单晶半导体层147熔化，以形成再单晶化了且平坦化了的单晶半导体层149。另外，也可以与实施方式1同样地在进行激光束照射步骤之前对单晶半导体层147进行蚀刻处理。 
接着，为了修复单晶半导体层149的缺陷等，以不使单晶半导体层149熔化的温度进行加热处理。图12B是示出利用电磁波124的辐射加热单晶半导体层149的截面图。注意，单晶半导体层149的加热不局限于电磁波124的辐射。上述加热处理可以与实施方式1的加热处理(参照图5B)同样地进行。通过进行400℃以上的加热处理，可以提高单晶半导体层142的寿命。另外，可以与实施方式1同样地在进行加热处理步骤之前对单晶半导体层149进行蚀刻处理。 
通过上述步骤，可以制造多个单晶半导体层142隔着缓冲层111固定于支撑衬底100上的半导体衬底50(参照图12C)。图12D是半导体衬底50的平面图，而图12C是沿图12D的x-x线的截面图。 
另外，在本实施方式中，在当形成损伤区域115时通过离子掺杂法使用氢气体作为源气体将氢离子添加在单晶半导体衬底110中的情况下，从单晶半导体衬底110分离了的单晶半导体层147也包含高浓度的氢。图12C所示的被进行了加热处理后的单晶半导体层142的氢 浓度比单晶半导体层147低。通过将工艺温度设定为700℃以下，可以使单晶半导体层142包含5×1018原子/cm3以上5×1020原子/cm3以下的氢。单晶半导体层142的氢浓度优选为1×1019原子/cm3以上1×1020原子/cm3以下。若氢浓度变高，则单晶半导体层142的氢浓度容易变动，这成为降低半导体装置的可靠性的原因。 
如本实施方式所示，本发明关于如下方法提供与现有技术不同的新技术：进行通过激光照射处理使单晶半导体层熔化而使它再结晶及平坦化的激光处理步骤，然后进行不使单晶半导体层熔化的加热处理，以在玻璃衬底上形成提高了寿命的单晶半导体层的方法。另外，本实施方式提供一种用来在玻璃衬底上固定包含其浓度为5×1018原子/cm3以上的氢的单晶半导体层的技术。通过使用本实施方式的半导体衬底形成包括晶体管的半导体装置，可以制造高性能及多功能的半导体装置。 
本实施方式的半导体衬底的制造方法可以与其他实施方式的半导体衬底的制造方法、以及半导体装置的制造方法组合。例如，在本实施方式中，可以如实施方式2所示那样在支撑衬底100上形成缓冲层101。 
实施方式4 
在本实施方式中，说明单晶半导体层隔着缓冲层固定于支撑衬底上的半导体衬底及其制造方法。在本实施方式中，说明将多个单晶半导体衬底贴合在支撑衬底上来将多个单晶半导体层固定于支撑衬底上的方法。 
图13A是示出半导体衬底的结构例子的截面图。而图13B是平面图。图13A是沿图13B的x-x线的截面图。在本实施方式中，在一个支撑衬底100上隔着缓冲层111固定有25个单晶半导体层152。单晶半导体层152是从单晶半导体衬底110分离了的层。其他结构与实施方式1的半导体衬底10相同。下面，参照图14A至16B说明本实施方式的半导体衬底的制造方法。 
首先，对单晶半导体衬底110进行实施方式1的图4A至图4D 的步骤。将被加工了的单晶半导体衬底110的截面图示出于图14A。 
接着，如图14B所示，通过蚀刻缓冲层111及单晶半导体衬底110的周围，在周围中形成台阶155。为了通过在损伤区域115中分离而将多个被分离了的单晶半导体层152固定于支撑衬底100上，形成台阶155。图14B是形成有台阶155的单晶半导体衬底110的截面图，而图14C是平面图。图14B是沿图14C的x-x线的截面图。 
单晶半导体衬底150对应于形成有台阶155的单晶半导体衬底110。单晶半导体衬底150具有包含损伤区域115的凸部。就是说，蚀刻单晶半导体衬底110，以使台阶155的底部比损伤区域115深。由此，可以容易减小半导体衬底60中的相邻单晶半导体层152的间隔。注意，将设置有缓冲层111的单晶半导体衬底150称为单晶半导体衬底151。 
接着，在清洗单晶半导体衬底151和支撑衬底100之后，如图15A所示那样接合多个单晶半导体衬底151和支撑衬底100。这个步骤可以与实施方式1同样地进行，但是接合多个单晶半导体衬底151这一点与实施方式1不相同。多个单晶半导体衬底151不是邻接的，而是隔开一个地接合的。 
接着，通过进行加热处理，如图15B所示那样在单晶半导体衬底151的损伤区域115中引起分离。上述加热处理可以与实施方式1同样地进行。单晶半导体衬底158是分离了单晶半导体层157后的单晶半导体衬底150。 
再者，如图15C所示，在支撑衬底100上的单晶半导体层157之间接合多个单晶半导体衬底151。接着，通过进行加热处理，如图15D所示那样在单晶半导体衬底151的损伤区域115中引起分离。上述加热处理可以与实施方式1同样地进行。通过反复进行图15A至15D的步骤，可以在一个支撑衬底100上将多个单晶半导体层157接地固定。由于在单晶半导体衬底151的周围形成台阶155，所以如图15C所示，可以不接触单晶半导体层157而容易地接合单晶半导体衬底151。在本实施方式中，不必须在所有单晶半导体衬底151中形 成台阶155。例如，在图15A中，可以贴合不形成有台阶155，即具有图14A的结构的单晶半导体衬底110。通过形成台阶155，可以容易地减小相邻的两个单晶半导体层157的间隔。 
接着，如图16A所示，对密接在支撑衬底100上的多个单晶半导体层157照射激光束122。这个激光照射步骤可以与实施方式1(参照图5A)的激光照射步骤同样地进行。边用激光束122对单晶半导体层157进行扫描，边将激光束122照射到单晶半导体层157的分离面。通过照射激光束122，使单晶半导体层157熔化并再结晶，以形成提高了结晶性且其表面被平坦化了的单晶半导体层159。另外，可以与实施方式1同样地在进行激光照射处理步骤之前对单晶半导体层157进行蚀刻处理。 
接着，为了修复单晶半导体层159的缺陷等，以不使单晶半导体层159熔化的温度进行加热处理。图16B是示出利用电磁波124的辐射加热单晶半导体层159的截面图。注意，加热处理不局限于电磁波124的辐射。上述加热处理可以与实施方式1的加热处理(参照图5B)同样地进行。通过进行400℃以上的加热处理，可以提高单晶半导体层159的寿命，而可以获得单晶半导体层152。另外，可以与实施方式1同样地在进行加热处理步骤之前对单晶半导体层159进行蚀刻处理。 
通过上述步骤，可以制造多个单晶半导体层152隔着缓冲层111固定于支撑衬底100上的半导体衬底60(参照图13A和图13B) 
另外，在本实施方式中，在当形成损伤区域115时通过离子掺杂法使用氢气体作为源气体将氢离子添加在单晶半导体衬底110中的情况下，从单晶半导体衬底110分离了的单晶半导体层157也包含高浓度的氢。被进行了图16B所示的加热处理的单晶半导体层152的氢浓度比单晶半导体层157低。通过将工艺温度设定为700℃以下，可以使单晶半导体层152包含5×1018原子/cm3以上5×1020原子/cm3以下的氢。单晶半导体层152的氢浓度优选为1×1019原子/cm3以上1×1020原子/cm3以下。若氢浓度变高，则单晶半导体层152的氢浓度容易变 动，这成为降低半导体装置的可靠性的原因。 
如本实施方式所示，本发明关于如下方法提供与现有技术不同的新技术：进行通过激光照射处理使单晶半导体层熔化而使它再结晶及平坦化的激光处理步骤，然后进行不使单晶半导体层熔化的加热处理，以在玻璃衬底上形成包含其浓度为5×1018原子/cm3以上的氢且提高了寿命的单晶半导体层的方法。另外，本实施方式提供一种用来在玻璃衬底上固定包含其浓度为5×1018原子/cm3以上的氢的单晶半导体层的技术。通过使用本实施方式的半导体衬底形成包括晶体管的半导体装置，可以制造高性能及多功能的半导体装置。 
本实施方式的半导体衬底的制造方法可以与其他实施方式的半导体衬底的制造方法、以及其他实施方式的半导体装置的制造方法组合。例如，在本实施方式中，可以如实施方式2所示那样在支撑衬底100上形成缓冲层101。或者，可以如实施方式1所示那样在单晶半导体衬底110上形成具有三层结构的缓冲层111。另外，可以在支撑衬底100上贴合实施方式3的单晶半导体衬底141(参照图11B)代替单晶半导体衬底151。 
实施方式5 
通过对分离了单晶半导体层的单晶半导体衬底进行再生处理，可以再利用该单晶半导体衬底作为单晶半导体衬底110。在本实施方式中，说明再生处理方法。在本实施方式中，说明实施方式1所使用的单晶半导体衬底118的再生处理方法。 
如图4E所示，在单晶半导体衬底118的周围残留没被贴合在支撑衬底100上的部分。在该部分上残留着没被贴合到支撑衬底100上的第一绝缘层113b、第一绝缘层113a及第二绝缘层114。 
首先，进行去除第一绝缘层113b、第一绝缘层113a及第二绝缘层114的蚀刻处理。例如，在这些膜由氧化硅、氧氮化硅或氮氧化硅等构成的情况下，可以进行利用氢氟酸的湿蚀刻处理来去除第一绝缘层113b、第一绝缘层113a及第二绝缘层114。 
接着，通过对单晶半导体衬底118进行蚀刻处理，去除其周围的 凸部及单晶半导体层117的分离面。单晶半导体衬底118的蚀刻处理优选是湿蚀刻处理，而可以使用四甲基氢氧化铵(tetramethylammonium hydroxide，简称TMAH)溶液作为蚀刻液。 
在对单晶半导体衬底118进行蚀刻处理之后，抛光其表面而使其表面平坦化。抛光处理可以使用机械抛光或化学机械抛光(ChemicalMechanical Polishing，简称CMP)等。为了使单晶半导体衬底的表面平滑，优选抛光1μm至10μm左右。在抛光之后，在单晶半导体衬底表面上残留抛光粒子等，因此进行氢氟酸清洗、RCA清洗。 
通过上述步骤，可以再利用单晶半导体衬底118作为实施方式1至4的单晶半导体衬底110。通过再利用单晶半导体衬底118，可以降低半导体衬底10的材料成本。 
根据本实施方式的方法，还可以对在实施方式2至4所示的半导体衬底的制造方法中使用的单晶半导体衬底进行再生处理。 
实施方式6 
在本实施方式中，说明使用根据本发明的半导体衬底的半导体装置及其制造方法。在本实施方式中，作为使用根据本发明的半导体衬底的半导体装置一个例子，对晶体管进行说明。通过组合多个晶体管，形成各种半导体装置。下面，参照图17A至19的截面图说明晶体管的制造方法。注意，在本实施方式中，说明同时制造n沟道型晶体管和p沟道型晶体管的方法。 
首先，准备半导体衬底。在本实施方式中，使用图1所示的半导体衬底10。就是说，使用在具有绝缘表面的支撑衬底100上隔着缓冲层111固定有单晶半导体层112的半导体衬底。注意，用来制造晶体管的半导体衬底不局限于图1所示的结构，而可以使用根据本发明的半导体衬底。 
如图17A所示，蚀刻支撑衬底100上的单晶半导体层112而将它加工(构图)为所希望的形状，以形成单晶半导体层603和单晶半导体层604。使用单晶半导体层603形成p型晶体管，并使用单晶半导体层604形成n型晶体管。注意，在使用实施方式3的半导体衬底 50(参照图12C和12D)的情况下，蚀刻单晶半导体层142来形成单晶半导体层603和单晶半导体层604。 
可以对单晶半导体层603和单晶半导体层604添加成为施主或受主的元素，以控制阈值电压。成为受主的元素为p型杂质元素，有硼、铝、镓等。另外，成为施主的元素为n型杂质元素，有磷、砷等。例如，在添加硼作为受主元素的情况下，以5×1016cm-3以上1×1017cm-3以下的浓度添加即可。用来控制阈值电压的杂质添加，既可对单晶半导体层112进行，又可对单晶半导体层603和单晶半导体层604进行。另外，用来控制阈值电压的杂质添加可以对单晶半导体衬底110进行。或者，在对单晶半导体衬底110添加杂质之后，可以再一次对单晶半导体层112添加杂质，以进行阈值电压的微调整。或者，可以在从单晶半导体层112形成单晶半导体层603和单晶半导体层604之后，对单晶半导体层603和单晶半导体层604添加杂质元素。 
下面，以使用弱p型单晶硅衬底作为单晶半导体衬底110的情况为例子说明上述杂质元素的添加方法的一个例子。首先，在对单晶半导体层112蚀刻之前，对单晶半导体层112的整体添加硼。该硼添加的目的在于调整p型晶体管的阈值电压。使用B2H6作为掺杂剂气体，以1×1016至1×1017/cm3的浓度添加硼。硼的浓度根据活化率等而决定。例如，硼的浓度可以为6×1016/cm3。接着，蚀刻单晶半导体层112来形成单晶半导体层603及604。然后，只对单晶半导体层604添加硼。上述第二次的硼添加的目的在于调整n型晶体管的阈值电压。使用B2H6作为掺杂剂气体，以1×1016至1×1017/cm3的浓度添加硼。例如，硼的浓度可以为6×1016/cm3。 
在可以使用具有适合于p型晶体管及n型晶体管之一方的阈值电压的导电型及电阻的衬底作为单晶半导体衬底110的情况下，用于阈值控制的杂质添加步骤可以进行一次，而对单晶半导体层603及单晶半导体层604之一方添加用来控制阈值电压的杂质元素即可。 
如图17B所示，覆盖单晶半导体层603和单晶半导体层604地形成栅极绝缘膜606。作为栅极绝缘膜606，可以在350℃以下的工艺 温度下通过PECVD法形成氧化硅膜、氧氮化硅膜、氮氧化硅膜或氮化硅膜等中的一层或两层以上的叠层。另外，可以使用如下膜作为栅极绝缘膜606：通过进行高密度等离子体处理使单晶半导体层603和单晶半导体层604的表面氧化或氮化而形成的氧化物膜或氮化物膜。高密度等离子体处理例如使用He、Ar、Kr、Xe等的稀有气体与氧、氧化氮、氨、氮、氢等的混合气体来进行。在此情况下，可以通过使用微波激发等离子体，产生低电子温度且高密度的等离子体。通过使用由这种高密度的等离子体产生的氧自由基(也有包括OH自由基的情况)或氮自由基(也有包括NH自由基的情况)使单晶半导体层的表面氧化或氮化，与单晶半导体层接触地形成1nm至20nm，优选为5nm至10nm的绝缘膜。可以将5nm至10nm厚的绝缘膜用作栅极绝缘膜606。 
接着，如图17C所示，通过在栅极绝缘膜606上形成导电膜，然后将该导电膜加工(构图)为预定的形状，来在单晶半导体层603、604的上方形成电极607。可以使用CVD法、溅镀法等来形成导电膜。作为导电膜的材料，可以使用钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等。另外，既可以使用以上述金属为主要成分的合金，又可以使用包括上述金属的化合物。或者，作为导电膜，可以使用对半导体膜掺杂了赋予导电性的杂质元素如磷等而成的多晶硅等半导体。 
在本实施方式中，电极607由单层的导电膜构成。但是，本实施方式不局限于该结构。电极607可以由层叠的多个导电膜构成。在电极607具有两层结构的情况下，作为两个导电膜的材料的搭配，可以使用氮化钽或钽(Ta)作为第一层，并且使用钨(W)作为第二层。除了上述实例以外，还可以举出氮化钨和钨、氮化钼和钼、铝和钽、以及铝和钛等。由于钨、氮化钽具有高耐热性，所以在形成两层导电膜之后的工序中可以进行以热活化为目的的加热处理。另外，作为两层导电膜的搭配，例如可以使用掺杂有赋予n型的杂质的硅和NiSi(镍硅化物)、掺杂有赋予n型的杂质的Si和WSix等。 
在采用层叠三个以上的导电膜而成的三层结构的情况下，优选采用钼膜、铝膜和钼膜的叠层结构。 
当蚀刻导电膜而形成电极607时，作为蚀刻用掩模，可以使用氧化硅膜、氮氧化硅膜等代替抗蚀剂。在此情况下，虽然增加蚀刻氧化硅膜、氮氧化硅膜等的工序，但是由于当蚀刻时的掩模的厚度的减少比使用抗蚀剂的情况少，所以可以形成具有所希望的宽度的电极607。另外，也可以使用液滴喷射法选择性地形成电极607，而不使用掩模。 
注意，液滴喷射法是指从细孔喷射或喷出包含预定组合物的液滴来形成预定图案的方法，并且喷墨法等包括在其范畴内。 
另外，作为蚀刻导电膜的方法，可以在形成导电膜之后使用ICP(Inductively Coupled Plasma，即感应耦合等离子体)蚀刻法。通过适当地调节蚀刻条件(施加到线圈型电极层的电力量、施加到衬底一侧的电极层的电力量、衬底一侧的电极温度等)，可以将导电膜蚀刻为具有所希望的锥形。另外，还可以根据掩模形状来控制锥形的角度等。另外，作为蚀刻用气体，可以适当地使用含氯类气体如氯、氯化硼、氯化硅及四氯化碳等；含氟类气体如四氟化碳、氟化硫及氟化氮等；或者氧。 
接着，如图17D所示，以电极607为掩模对单晶半导体层603、604添加赋予一种导电类型的杂质元素。在本实施方式中，对单晶半导体层603添加赋予p型的杂质元素(例如硼)，而对单晶半导体层604添加赋予n型的杂质元素(例如磷或砷)。上述步骤用来在单晶半导体层603中形成用作源区或漏区的杂质区域，并在单晶半导体层604中形成用作高电阻区域的杂质区域。 
另外，当将赋予p型的杂质元素添加到单晶半导体层603时，使用掩模等覆盖单晶半导体层604，以不使赋予p型的杂质元素添加到单晶半导体层604。另外，当将赋予n型的杂质元素添加到单晶半导体层604时，使用掩模等覆盖单晶半导体层603，以不使赋予n型的杂质元素添加到单晶半导体层603。或者，还可以首先对单晶半导体层603及单晶半导体层604添加赋予p型或n型的杂质元素之一方， 然后仅对一个半导体膜以更高浓度选择性地添加赋予p型或n型的杂质元素之另一方。借助于上述杂质添加步骤，在单晶半导体层603中形成p型高浓度杂质区域608，而在单晶半导体层604中形成n型低浓度杂质区域609。另外，在单晶半导体层603及604中，与电极607重叠的区域分别成为沟道形成区域610及611。 
接着，如图18A所示，在电极607的侧面形成侧壁612。例如，可以通过以覆盖栅极绝缘膜606及电极607的方式另外形成绝缘膜，并且进行以垂直方向为主体的各向异性蚀刻而部分地蚀刻上述另外形成的绝缘膜，来形成侧壁612。通过上述各向异性蚀刻，部分地蚀刻上述另外形成的绝缘膜，而在电极607的侧面形成侧壁612。另外，也可以借助于上述各向异性蚀刻，部分地蚀刻栅极绝缘膜606。可以通过PECVD法或溅镀法等使用氧化硅膜、氧氮化硅膜、氮氧化硅膜、或包含有机树脂等的有机材料的膜的单层或两层以上的叠层，来形成用来形成侧壁612的绝缘膜。在本实施方式中，通过PECVD法形成厚度为100nm的氧化硅膜。作为氧化硅膜的蚀刻气体，可以使用CHF3和氦的混合气体。另外，形成侧壁612的工序不局限于这些。 
接着，如图18B所示，以电极607及侧壁612为掩模对单晶半导体层604添加赋予n型的杂质元素。这个步骤是为了在单晶半导体层604中形成用作源区或漏区的杂质区域的步骤。在上述步骤中，使用掩模等覆盖单晶半导体层603，然后对单晶半导体层604添加赋予n型的杂质元素。 
通过上述杂质元素的添加，以电极607和侧壁612为掩模在单晶半导体层604中以自对准方式形成一对n型高浓度杂质区域614。接着，在去除覆盖单晶半导体层603的掩模之后，进行加热处理而使添加到单晶半导体层603中的赋予p型的杂质元素、以及添加到单晶半导体层604中的赋予n型的杂质元素活化。通过图17A至图18B所示的一系列步骤，形成p沟道型晶体管617及n沟道型晶体管618。 
另外，为了降低源区及漏区的电阻，可以使单晶半导体层603的高浓度杂质区域608、单晶半导体层604的高浓度杂质区域614形 成硅化物而形成硅化层。通过将金属接触于单晶半导体层603及604，并进行加热处理而使半导体层中的硅和金属起反应，以产生硅化物，由此可以实现硅化物的形成。上述金属优选为钴或镍，可以使用钛(Ti)、钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钽(Ta)、钒(V)、钕(Nd)、铬(Cr)、铂(Pt)、钯(Pd)等。在单晶半导体层603和单晶半导体层604的厚度薄的情况下，可以使硅化反应促进到其区域的单晶半导体层603和单晶半导体层604的底部。作为用来硅化的加热处理，可以使用电阻加热炉、RTA装置、微波加热装置、或激光照射装置。 
接着，如图18C所示，覆盖p沟道型晶体管617和n沟道型晶体管618地形成绝缘膜619。作为绝缘膜619，形成包含氢的绝缘膜。在本实施方式中，使用包含甲硅烷、氨、N2O的源气体通过PECVD法形成约600nm厚的氮氧化硅膜。这是因为使绝缘膜619包含氢而从绝缘膜619扩散氢来可以终止单晶半导体层603和单晶半导体层604的悬空键的缘故。另外，通过形成绝缘膜619，可以防止碱金属或碱土金属等杂质进入到p沟道型晶体管617和n沟道型晶体管618中。具体地，作为绝缘膜619，优选使用氮化硅、氮氧化硅、氮化铝、氧化铝、氧化硅等。 
接着，覆盖p沟道型晶体管617和n沟道型晶体管618地在绝缘膜619上形成绝缘膜620。作为绝缘膜620可以使用具有耐热性的有机材料诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺、环氧树脂等。另外，除了上述有机材料之外，还可以使用低介电常数材料(低k材料)、硅氧烷类树脂、氧化硅、氮化硅、氮氧化硅、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)、矾土等。硅氧烷类树脂除了氢之外也可以具有氟、烷基、或芳基中的至少一种作为取代基。另外，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘膜620。也可以通过CMP法等使绝缘膜620的表面平坦化。 
另外，硅氧烷类树脂相当于以硅氧烷类材料为起始材料而形成的包括Si-O-Si键的树脂。硅氧烷类树脂除了氢之外也可以具有氟、烷基、或芳香烃中的至少一种作为取代基。 
绝缘膜620可以根据其材料通过CVD法、溅镀法、SOG法、旋转涂敷、浸渍涂布、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮刀、辊式涂布、幕涂、刮刀涂布等来形成。 
接着，在氮气氛中进行400℃至450℃左右(例如410℃)的加热处理1小时左右，以从绝缘膜619扩散氢，来用氢终止单晶半导体层603和单晶半导体层604的悬空键。与使非晶硅膜结晶而形成的多晶硅膜相比，单晶半导体层112的缺陷密度非常小，因此可以以短时间进行上述利用氢的终止处理。 
然后，如图19所示，以暴露单晶半导体层603和单晶半导体层604的一部分的方式在绝缘膜619及620中形成接触孔。可以通过利用CHF3和He的混合气体的干蚀刻法形成接触孔，但是不局限于此。接着，形成经由该接触孔接触单晶半导体层603和单晶半导体层604的导电膜621及622。导电膜621与p沟道型晶体管617的高浓度杂质区域608连接，而导电膜622与n沟道型晶体管618的高浓度杂质区域614连接。 
导电膜621、622可以通过CVD法或溅镀法等来形成。具体地，作为导电膜621、622，可以使用铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)、硅(Si)等。另外，既可以使用以上述金属为主要成分的合金，又可以使用包含上述金属的化合物。导电膜621、622可以由使用上述金属的膜的单层或叠层构成。 
作为以铝为主要成分的合金的实例，可以举出以铝为主要成分且包括镍的合金。另外，也可以举出以铝为主要成分且包括镍以及碳和硅中的一方或双方的合金作为实例。由于铝、铝硅的电阻值很低且其价格低廉，所以作为形成导电膜621、622的材料最合适。尤其是在对铝硅(Al-Si)膜的形状进行蚀刻加工的情况下，与铝膜相比，可以进一步防止在形成蚀刻用掩模时的抗蚀剂焙烧步骤中产生小丘。另外，也可以在铝膜中混入0.5％左右的Cu代替硅(Si)。 
导电膜621、622例如优选采用阻挡膜、铝硅(Al-Si)膜和阻挡膜的叠层结构；阻挡膜、铝硅(Al-Si)膜、氮化钛膜和阻挡膜的叠层结构。另外，阻挡膜就是使用钛、钛的氮化物、钼、或钼的氮化物来形成的膜。当以中间夹着铝硅(Al-Si)膜的方式形成阻挡膜时，可以进一步防止铝或铝硅的小丘的产生。另外，当通过使用具有高还原性的元素的钛来形成阻挡膜时，即使在单晶半导体层603、604上形成有薄的氧化膜，包括在阻挡膜中的钛也还原该氧化膜，而导电膜621、622和单晶半导体层603、604可以分别良好地接触。另外，也可以层叠多个阻挡膜来使用。在此情况下，例如，可以使导电膜621、622具有从下往上按顺序层叠了Ti、氮化钛、Al-Si、Ti、氮化钛的五层结构。 
另外，作为导电膜621和622，可以使用WF6气体和SiH4气体通过化学气相沉积法而形成的钨硅化物。还可以使用对WF6进行氢还原而形成的钨作为导电膜621和622。 
图19示出p沟道型晶体管617和n沟道型晶体管618的俯视图、以及沿该俯视图的A-A′线的截面图。注意，在图19所示的俯视图中，省略导电膜621及622、绝缘膜619、绝缘膜620。 
在本实施方式中，示出p沟道型晶体管617和n沟道型晶体管618分别具有一个用作栅极的电极607的例子，但是本发明不局限于该结构。根据本发明制造的晶体管可以为具有多栅极结构的晶体管，该晶体管具有多个用作栅极的电极且该多个电极电连接。另外，上述晶体管可以为具有栅极平面结构的晶体管。 
另外，本发明的半导体衬底具有的半导体层是将单晶半导体衬底薄片化了的层，从而没有晶体取向的不均匀性。因此，可以降低使用本发明的半导体衬底而制造的多个晶体管的阈值电压或迁移率等电特性的不均匀性。另外，几乎没有晶界，而可以抑制起因于晶界的晶体管的漏电流，并可以实现半导体装置的低耗电量化。因此，可以制造高可靠性半导体装置。 
在使用通过激光晶化而获得的多晶半导体膜制造晶体管的情况 下，为了得到高迁移率，需要考虑激光的扫描方向来决定晶体管的半导体膜的布置，但是本发明的半导体衬底不需要上述步骤，而对半导体装置的设计的限制少。 
实施方式7 
在本实施方式中，说明使用根据本发明的半导体衬底的半导体装置及其制造方法。在本实施方式中，作为使用根据本发明的半导体衬底的半导体装置一个例子，说明晶体管。通过组合多个晶体管，形成各种半导体装置。下面，参照图20A至22B的截面图说明晶体管的制造方法。注意，在本实施方式中，说明同时制造n沟道型晶体管和p沟道型晶体管的方法。 
首先，如图20A所示，准备半导体衬底。在本实施方式中，使用图1所示的半导体衬底10，即在具有绝缘表面的支撑衬底100上隔着缓冲层111固定有单晶半导体层112的半导体衬底。注意，用来制造晶体管的半导体衬底不局限于图1所示的结构，而可以使用根据本发明的半导体衬底。 
优选地是，根据n沟道型场效应晶体管及p沟道型场效应晶体管的形成区域，对单晶半导体层112添加硼、铝、镓等的p型杂质元素(成为受主的杂质元素)、或磷、砷等的n型杂质元素(成为施主的杂质元素)。就是说，通过对应于n沟道型场效应晶体管的形成区域添加p型杂质元素并对应于p沟道型场效应晶体管的形成区域添加n型杂质元素，形成所谓的阱区。杂质离子的剂量优选为1×1012ions/cm2至1×1014ions/cm2。再者，在控制场效应晶体管的阈值电压的情况下，对这些阱区添加p型或n型杂质元素即可。 
接下来，如图20B所示，通过蚀刻单晶半导体层112，形成按照半导体元件的配置分离为岛状的单晶半导体层651和单晶半导体层652。在本实施方式中，使用单晶半导体层651形成n沟道型晶体管，并使用单晶半导体层652形成p沟道型晶体管。另外，在使用实施方式3的半导体衬底50(参照图12B和12C)的情况下，通过蚀刻单晶半导体层142，形成单晶半导体层651和单晶半导体层652。 
接着，如图20C所示，在单晶半导体层651和单晶半导体层652上依次形成栅极绝缘层653、形成栅电极的导电层654及导电层655。 
栅极绝缘层653通过CVD法、溅镀法、或ALE法等使用氧化硅层、氧氮化硅层、氮化硅层、或氮氧化硅层等的绝缘层以单层结构或叠层结构而形成。 
另外，栅极绝缘层653可以通过对单晶半导体层651和单晶半导体层652进行等离子体处理来使其表面氧化或氮化而形成。在此情况下，等离子体处理包括利用通过微波(典型频率为2.45GHz)激发了的等离子体的等离子体处理。例如，包括利用如下等离子体的等离子体处理，该等离子体通过使用微波而激发，其电子密度为1×1011/cm3以上1×1013/cm3以下，而且其电子温度为0.5eV以上1.5eV以下。通过进行上述等离子体处理对单晶半导体层表面进行氧化处理或氮化处理，可以形成薄且致密的膜。另外，由于对单晶半导体层表面直接进行氧化，所以可以获得界面特性良好的膜。栅极绝缘层653也可以通过对使用CVD法、溅镀法、或ALE法而形成的膜进行利用微波的等离子体处理来形成。 
栅极绝缘层653与单晶半导体层651、单晶半导体层652形成界面，因此优选使用氧化硅层或氧氮化硅层形成栅极绝缘层653中的与单晶半导体层651及单晶半导体层652接触的层。这是因为如下缘故：若形成氮含量多于氧含量的膜如氮化硅层或氮氧化硅层，则可能会形成陷阱能级，这导致界面特性出现问题。 
形成栅电极的导电层是使用由如下材料构成的膜通过CVD法或溅镀法以单层膜或叠层膜而形成的：选自钽、氮化钽、钨、钛、钼、铝、铜、铬、或铌等中的元素、以这些元素为主要成分的合金材料或化合物材料、以掺杂有磷等的杂质元素的多晶硅为代表的半导体材料。在采用叠层膜的情况下，既可使用不相同的导电材料来形成，又可使用相同的导电材料来形成。在本实施方式中，示出形成栅电极的导电层具有导电层654及导电层655的两层结构的例子。 
在形成栅电极的导电层具有导电层654及导电层655的两层的叠 层结构的情况下，例如可以形成氮化钽层和钨层、氮化钨层和钨层、氮化钼层和钼层的叠层膜。当采用氮化钽层和钨层的叠层膜时，容易得到两者的蚀刻选择比，因此是优选的。在上述两层的叠层膜中，前者的膜优选是形成在栅极绝缘层653上的膜。这里，导电层654的厚度为20nm至100nm，而导电层655的厚度为100nm至400nm。另外，栅电极可以具有三层以上的叠层结构，在此情况下，优选采用钼层、铝层、钼层的叠层结构。 
接下来，在导电层655上选择性地形成抗蚀剂掩模656和抗蚀剂掩模657。然后，使用抗蚀剂掩模656和抗蚀剂掩模657进行第一蚀刻处理及第二蚀刻处理。 
首先，进行利用抗蚀剂掩模656和抗蚀剂掩模657的第一蚀刻处理来选择性地蚀刻导电层654及导电层655，以在单晶半导体层651上形成导电层658及导电层659，并在单晶半导体层652上形成导电层660及导电层661(参照图20D)。 
然后，进行利用抗蚀剂掩模656和抗蚀剂掩模657的第二蚀刻处理来蚀刻导电层659及导电层661的端部，以形成导电层662及导电层663(参照图20E)。导电层662及导电层663形成为其宽度(平行于载流子流过沟道形成区域的方向(连接源区和漏区的方向)的方向的长度)小于导电层658及导电层660的宽度。由此，可以获得由导电层658和导电层662构成的具有两层结构的栅电极665、以及由导电层660和导电层663构成的具有两层结构的栅电极666。 
适用于第一蚀刻处理及第二蚀刻处理的蚀刻法可以适当地选择。为了提高蚀刻速度，可以使用利用ECR(Electron CyclotronResonance，即电子回旋共振)方式或ICP(Inductively CoupledPlasma，即感应耦合等离子体)方式等的高密度等离子体源的干法蚀刻装置。通过适当地调整第一蚀刻处理及第二蚀刻处理的蚀刻条件，可以将导电层658及660、导电层662及663的侧面形成为所希望的锥形。在形成所希望的栅电极665和栅电极666之后去除抗蚀剂掩模656和抗蚀剂掩模657即可。 
接下来，以栅电极665和栅电极666为掩模，对单晶半导体层651及652添加成为受主或施主的杂质元素668。在单晶半导体层651中，以导电层658及导电层662为掩模来以自对准方式形成一对杂质区域669。另外，在单晶半导体层652中，以导电层660及导电层663为掩模来以自对准方式形成一对区域670(参照图2IA)。 
作为杂质元素668，添加硼、铝、镓等的p型杂质元素、或磷、砷等的n型杂质元素。这里，为了形成n沟道型晶体管的高电阻区域，作为杂质元素668添加作为n型杂质元素的磷。另外，添加磷，来使杂质区域669包含其浓度为1×1017atoms/cm3至5×1018atoms/cm3左右的磷。 
接下来，为了形成用作n沟道型晶体管的源区及漏区的杂质区域，覆盖单晶半导体层651的一部分地形成抗蚀剂掩模671，并以覆盖单晶半导体层652的方式选择性地形成抗蚀剂掩模672。然后，以抗蚀剂掩模671为掩模来对单晶半导体层651添加成为受主或施主的杂质元素673，以在单晶半导体层651中形成一对杂质区域675(参照图21B)。 
作为杂质元素673，对单晶半导体层651添加作为n型杂质元素的磷，并且所添加的磷的浓度为5×1019atoms/cm3至5×1020atoms/cm3。杂质区域675用作源区或漏区。杂质区域675形成在不与导电层658及导电层662重叠的区域。 
在单晶半导体层651中，杂质区域676是在杂质区域669中没有添加杂质元素673的区域。杂质区域676的杂质浓度比杂质区域675低，而将它用作高电阻区域或LDD区域。在单晶半导体层651中，沟道形成区域677形成在与导电层658及导电层662重叠的区域中。 
LDD区域指的是以低浓度添加有杂质元素的区域，该LDD区域形成在沟道形成区域和通过以高浓度添加杂质元素而形成的源区或漏区之间。通过设置LDD区域，可以缓和漏区附近的电场并防止由热载流子注入导致的退化。另外，为了防止由热载流子导致的导通电流值的降低，可以采用LDD区域隔着栅极绝缘层与栅电极重叠地配 置的结构(也称为GOLD(Gate-drain Overlapped LDD，即栅极漏极重叠LDD)结构)。 
接着，去除抗蚀剂掩模671及抗蚀剂掩模672，然后覆盖单晶半导体层651地形成抗蚀剂掩模679，以形成p沟道型晶体管的源区及漏区。然后，以抗蚀剂掩模679、导电层660及导电层663为掩模来添加杂质元素680，以在单晶半导体层652中形成一对杂质区域681、一对杂质区域682、沟道形成区域683(参照图21C)。 
作为杂质元素680，添加硼、铝、镓等的p型杂质元素。这里，通过进行添加，来使单晶半导体层652包含1×1020atoms/cm3至5×1021atoms/cm3左右的作为p型杂质元素的硼。 
在单晶半导体层652中，杂质区域681形成在不与导电层660及导电层663重叠的区域中，并用作源区或漏区。使杂质区域681包含1×1020atoms/cm3至5×1021atoms/cm3左右的作为p型杂质元素的硼。 
杂质区域682形成在与导电层660重叠且不与导电层663重叠的区域中，是杂质元素680贯穿导电层660而被添加到单晶半导体层652中的区域。由于杂质区域670呈现n型导电性，所以添加杂质元素680，以使杂质区域682具有p型导电性。通过调整包含在杂质区域682中的杂质元素680的浓度，可以将杂质区域682用作源区或漏区，或者，还可以将它用作LDD区域。 
在单晶半导体层652中，沟道形成区域683形成在与导电层660及导电层663重叠的区域中。 
接着，形成层间绝缘层。层间绝缘层可以由单层结构或叠层结构构成。这里，层间绝缘层具有绝缘层684及绝缘层685的两层的叠层结构(参照图22A)。 
作为层间绝缘层，可以通过CVD法或溅镀法形成氧化硅层、氧氮化硅层、氮化硅层、或氮氧化硅层等。也可以使用聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸、或环氧树脂等的有机材料、硅氧烷树脂等的硅氧烷材料、或恶唑树脂等通过旋涂法等的涂敷法来 形成。注意，硅氧烷材料相当于具有Si-O-Si键的材料。硅氧烷是一种具有硅(Si)和氧(O)的键的骨架结构的材料。作为取代基，可以使用至少含有氢的有机基(例如烷基、芳烃)。有机基也可以包含氟基。恶唑树脂例如是感光聚苯并恶唑等。感光聚苯并恶唑具有低的介电常数(在常温1MHz下介电常数为2.9)、高的耐热性(在5℃/分钟的升温下，热分解温度为550℃，这是通过热重量检测-差热分析仪测量(TG-DTA，即Thermo Gravimetry-Differential Thermal Analysis)测定的)以及低的吸湿率(常温时24小时0.3wt％)。与聚酰亚胺等的相对介电常数(约3.2至3.4)相比，恶唑树脂具有较低的相对介电常数(约2.9)，因此，可以抑制寄生电容的产生并可以使半导体装置高速工作。 
例如，形成100nm厚的氮氧化硅层作为绝缘层684，并形成900nm厚的氧氮化硅层作为绝缘层685。另外，通过使用等离子体CVD法连续形成绝缘层684及绝缘层685。层间绝缘层也可以具有三层以上的叠层结构。另外，可以采用氧化硅层、氧氮化硅层、或氮化硅层、与使用聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸、或环氧等的有机材料、硅氧烷树脂等的硅氧烷材料、或恶唑树脂而形成的绝缘层的叠层结构。 
接着，在层间绝缘层(在本实施方式中，绝缘层684及685)中形成接触孔，在该接触孔中形成用作源电极或漏电极的导电层686(参照图22B)。 
接触孔以到达形成在单晶半导体层651中的杂质区域675、及形成在单晶半导体层652中的杂质区域681的方式选择性地形成在绝缘层684及绝缘层685中。 
导电层686可以使用由选自铝、钨、钛、钽、钼、镍及钕中的一种元素或包含这些元素中的多种的合金构成的单层膜或叠层膜。例如，可以形成包含钛的铝合金、包含钕的铝合金等作为由包含这些元素的中的多种的合金构成的导电层。在采用叠层膜的情况下，例如可以采用由钛层夹着铝层或上述铝合金层的结构。 
如图22B所示，可以使用半导体衬底10制造n沟道型晶体管及p沟道型晶体管。 
实施方式8 
在本实施方式中，说明使用根据本发明的半导体衬底的半导体装置及其制造方法。通过组合多个晶体管，形成各种半导体装置。在本实施方式中，参照图23A至23E说明制造晶体管的方法作为使用半导体衬底10的半导体装置的制造方法的一个例子。注意，在本实施方式中，说明同时制造n沟道型晶体管和p沟道型晶体管的方法。 
如图23A所示，准备在支撑衬底100上形成有缓冲层111及单晶半导体层112的半导体衬底。缓冲层111具有三层结构，并包含用作阻挡层的第一绝缘层。虽然示出应用图1所示的半导体衬底10的例子，但是可以应用本说明书所示的其他结构的半导体衬底。 
单晶半导体层112与n沟道型场效应晶体管及p沟道型场效应晶体管的形成区域对应地具有添加有硼、铝、镓等的p型杂质元素、或具有添加有磷、砷等的n型杂质元素的杂质区域(沟道掺杂区域)。 
通过以保护层804为掩模进行蚀刻，去除暴露了的单晶半导体层112及其下方的缓冲层111的一部分。接着，使用有机硅烷作为源气体通过PECVD法堆积氧化硅膜。该氧化硅膜堆积为得较厚，以使它高于单晶半导体层112的表面。接着，通过抛光去除重叠在单晶半导体层112上的氧化硅膜，然后去除保护层804，使得元件分离绝缘层803残留。单晶半导体层112被元件分离绝缘层803分离为元件区域805及元件区域806(参照图23B)。 
接着，在单晶半导体层112上形成第一绝缘膜，在第一绝缘膜上形成栅电极层808a及808b，而且以栅电极层808a及808b为掩模蚀刻第一绝缘膜，以形成栅极绝缘层807a及807b。 
栅极绝缘层807a及807b可以由氧化硅膜、或氧化硅膜和氮化硅膜的叠层结构构成。作为栅极绝缘层，还可以使用氧氮化硅膜、氮氧化硅膜等。栅极绝缘层807a及807b可以使用等离子体CVD法或减压CVD法堆积绝缘膜而形成，优选进行利用等离子体处理的固相氧 化或固相氮化而形成。这是因为进行利用等离子体处理氧化或氮化半导体层而形成的栅极绝缘层致密，其绝缘耐压高且可靠性高的缘故。例如，使用Ar将一氧化二氮(N2O)稀释为1至3倍(流量比)，在10至30Pa的压力下施加3至5kW的微波(2.45GHz)电力，来使单晶半导体层112(元件区域805、806)的表面氧化或氮化。通过上述处理，形成1nm至10nm(优选为2nm至6nm)的绝缘膜。再者，引入一氧化二氮(N2O)和硅烷(SiH4)，在10至30Pa的压力下施加3至5kW的微波(2.45GHz)电力通过PECVD法形成氧氮化硅膜，以形成栅极绝缘层。通过组合固相反应和利用气相沉积法的反应，可以形成界面态密度低且绝缘耐压高的栅极绝缘层。 
另外，作为栅极绝缘层807a及807b，可以使用二氧化锆、氧化铪、二氧化钛、五氧化钽等高介电常数材料。通过将高介电常数材料用于栅极绝缘层807a及807b，可以降低栅漏电流。 
栅电极层808a及808b可以通过溅镀法、蒸镀法、CVD法等而形成。栅电极层808a及808b可以使用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、钕(Nd)中的元素、以上述元素为主要成分的合金材料或化合物材料而形成。另外，作为栅电极层808a及808b，可以使用以掺杂有磷等的杂质元素的多晶硅膜为代表的半导体膜、AgPdCu合金。 
接着，形成覆盖栅电极层808a及808b的第二绝缘膜810，而且形成具有侧壁结构的侧壁绝缘层816a、816b、817a、817b。使成为p沟道型场效应晶体管(pFET)的区域的侧壁绝缘层816a、816b的宽度比成为n沟道型场效应晶体管(nFET)的区域的侧壁绝缘层817a、817b大。接着，对成为n沟道型场效应晶体管的区域添加砷(As)等而形成接合深度浅的第一杂质区域880a及880b，而且对成为p沟道型场效应晶体管的区域添加硼(B)等而形成接合深度浅的第二杂质区域815a及815b(参照图23C)。 
然后，通过部分地蚀刻第二绝缘膜810，暴露栅电极层808a及808b的上表面、第一杂质区域880a及880b、第二杂质区域815a及 815b。接着，对成为n沟道型场效应晶体管的区域掺杂As等而形成接合深度深的第三杂质区域819a及819b，而且对成为p沟道型场效应晶体管的区域掺杂B等而形成接合深度深的第四杂质区域824a及824b。然后，进行用来活化的热处理。接着，形成钴膜作为用来形成硅化物的金属膜。然后，通过进行RTA等的热处理(500℃、1分钟)，使接触钴膜的部分的硅形成硅化物，而形成硅化物822a、822b、823a及823b。另外，在栅电极层808a及808b上，使构成这些层的多晶硅膜和钴膜起反应而形成硅化物818a、818b。然后，选择性地去除钴膜。接着，在比形成硅化物的热处理高的温度下进行热处理，以实现硅化物部分的低电阻化(参照图23D)。沟道形成区域826形成在元件区域806中，而沟道形成区域821形成在元件区域805中。 
然后，形成层间绝缘层827，并使用由抗蚀剂构成的掩模在层间绝缘层827中形成分别到达接合深度深的第三杂质区域819a及819b、接合深度深的第四杂质区域824a及824b的接触孔(开口)。可以根据所使用的材料的蚀刻选择比进行一次或多次的蚀刻。 
蚀刻方法及蚀刻条件可以根据要形成接触孔的层间绝缘层827的材料而适当地决定。可以采用湿蚀刻及干蚀刻中的一方或双方。在本实施方式中，使用干蚀刻。作为蚀刻用气体，可以适当使用以Cl2、BCl3、SiCl4或CCl4等为代表的氯类气体、以CF4、SF6或NF3等为代表的氟类气体、或者O2。此外，也可以将稀有气体添加到所使用的蚀刻用气体。作为所添加的稀有气体元素，可以使用选自He、Ne、Ar、Kr、Xe中的一种或多种元素。作为湿蚀刻的蚀刻剂，优选使用诸如包含氟化氢铵和氟化铵的混合溶液之类的氢氟酸类溶液。 
以覆盖接触孔的方式形成导电膜，并且蚀刻该导电膜来形成用作与各源区或漏区的一部分分别电连接的源电极层或漏电极层的布线层840a、840b、840c及840d。布线层可以通过PVD法、CVD法、蒸镀法等形成导电膜，然后将它蚀刻为所希望的形状来形成。另外，可以通过使用液滴喷射法、印刷法、电镀法等在预定的部分上选择性地形成导电层。另外，还可以采用回流方法或镶嵌方法。布线层由诸 如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、Ba之类的金属、Si、Ge、或其合金或其氮化物构成。此外，也可以采用它们的叠层结构。 
在本实施方式中，以嵌入形成在层间绝缘层827中的接触孔的方式形成布线层840a、840b、840c、840d作为嵌入布线层。为了形成嵌入型布线层840a、840b、840c、840d，形成其厚度足以嵌入接触孔的导电膜，只在接触孔部中残留导电膜，而去除多余的导电膜部分。 
在嵌入型布线层840a、840b、840c、840d上形成绝缘层828、以及作为引绕布线层的布线层841a、841b、841c。 
通过上述步骤，可以使用接合在支撑衬底100上的单晶半导体层112的元件区域805形成n沟道型场效应晶体管832，并使用元件区域806形成p沟道型场效应晶体管831(参照图23E)。在本实施方式中，n沟道型场效应晶体管832及p沟道型场效应晶体管831通过布线层841b电连接。 
在实施方式6至8中，示出p沟道型晶体管和n沟道型晶体管分别具有一个用作栅极的电极的例子，但是本发明不局限于该结构。根据本发明制造的晶体管可以为具有多栅极结构的晶体管，该晶体管具有多个用作栅极的电极且该多个电极电连接。另外，上述晶体管可以为具有栅极平面结构的晶体管。 
另外，本发明的半导体衬底具有的单晶半导体层是将单晶半导体衬底薄片化了的层，从而没有晶体取向的不均匀性。因此，如实施方式6至8所示，可以降低使用半导体衬底而制造的多个晶体管的阈值电压或迁移率等电特性的不均匀性。另外，本发明的半导体衬底具有的单晶半导体层几乎没有晶界，而可以抑制起因于晶界的漏电流，并可以实现半导体装置的低耗电量化。因此，可以制造高可靠性半导体装置。 
在使用通过激光晶化而获得的多晶半导体膜制造晶体管的情况下，为了得到高迁移率，需要考虑激光的扫描方向来决定晶体管的半导体膜的布置，但是本发明的半导体衬底不需要上述步骤，而对半导 体装置的设计的限制少。 
如实施方式6至8所示，由于能够在半导体衬底上同时形成n沟道型晶体管和p沟道型晶体管，所以可以使用这些晶体管形成各种电路。例如，通过互补组合n沟道型晶体管和p沟道型晶体管，可以构成CMOS结构。 
通过在上述CMOS结构上层叠布线或元件等，可以制造微处理器等的半导体装置。微处理器包括运算电路(运算逻辑单元；Arithmetic logic unit，也称为ALU)、运算电路控制部(ALUController)、指令译码部(Instruction Decoder)、中断控制部(Interrupt Controller)、时序控制部(Timing Controller)、寄存器(Register)、寄存器控制部(Register Controller)、总线接口(BusI/F)、只读存储器、以及存储器接口(ROM I/F)。 
通过使用包含CMOS结构的集成电路形成微处理器，不仅可以实现处理速度的高速化，而且还可以实现低耗电量化。 
晶体管的结构不局限于实施方式6至8，其结构可以为形成有一个沟道形成区域的单栅结构、形成有两个沟道形成区域的双栅结构、或形成有三个沟道形成区域的三栅结构。 
通过使用根据本发明的半导体衬底组合多个晶体管，形成各种半导体装置。下面，在实施方式9至11中，说明具有包含晶体管、电容元件等的电路的半导体装置。 
实施方式9 
在本实施方式中，作为半导体装置的一个例子，说明微处理器。图24是示出微处理器2000的结构例子的框图。 
该微处理器2000包括运算电路(运算逻辑单元；Arithmetic logicunit，也称为ALU)2001、运算电路控制部(ALU Controller)2002、指令译码部(Instruction Decoder)2003、中断控制部(InterruptController)2004、时序控制部(Timing Controller)2005、寄存器(Register)2006、寄存器控制部(Register Controller)2007、总线接口(Bus I/F)2008、只读存储器2009、以及ROM接口(ROM I/F) 2010。 
通过总线接口2008输入到微处理器2000的指令在输入到指令译码部2003并被解码之后输入到运算电路控制部2002、中断控制部2004、寄存器控制部2007、以及时序控制部2005。运算电路控制部2002、中断控制部2004、寄存器控制部2007、以及时序控制部2005根据被解码了的指令而进行各种控制。 
运算电路控制部2002产生用来控制运算电路2001的工作的信号。此外，中断控制部2004是当在执行微处理器2000的程序时处理来自外部输入输出装置或外围电路的中断要求的电路，中断控制部2004判断中断要求的优先度或掩模状态以处理中断要求。寄存器控制部2007产生寄存器2006的地址，并且根据微处理器2000的状态进行寄存器2006的读出或写入。时序控制部2005产生控制运算电路2001、运算电路控制部2002、指令译码部2003、中断控制部2004及寄存器控制部2007的工作时序的信号。例如，时序控制部2005包括根据基准时钟信号CLKI产生内部时钟信号CLK2的内部时钟产生部。如图24所示，将内部时钟信号CLK2输入到其他电路。 
实施方式10 
在本实施方式中，说明具有以非接触的方式进行数据收发的功能及运算功能的半导体装置的一个例子。图25是示出该半导体装置的结构例子的框图。图25所示的半导体装置2020用作以无线通信与外部装置进行信号的收发而工作的运算处理装置。 
如图25所示，半导体装置2020包括模拟电路部2021、数字电路部2022、天线2023、以及电容部2024。模拟电路部2021包括具有谐振电容的谐振电路2031、恒压电路2032、整流电路2033、解调电路2034、调制电路2035、复位电路2036、振荡电路2037、电源管理电路2038。数字电路部2022包括RF接口2041、控制寄存器2042、时钟控制器2043、CPU接口2044、中央处理单元2045(CPU2045)、随机存取存储器2046(RAM2046)、以及只读存储器2047(ROM2047)。 
半导体装置2020的工作概要如下：通过利用天线2023所接收的信号，谐振电路2031产生感应电动势。感应电动势经过整流电路2033而充电到电容部2024。该电容部2024优选由电容器如陶瓷电容器或双电层电容器等构成。电容部2024不必须集成在构成半导体装置2020的衬底上，而可以作为另外的部件安装在半导体装置2020上。 
复位电路2036产生对数字电路部2022进行复位和初始化的信号。例如，产生在电源电压上升之后延迟升高的信号作为复位信号。振荡电路2037根据由恒压电路2032产生的控制信号改变时钟信号的频率和占空比。解调电路2034是解调接收信号的电路，而调制电路2035是调制发送数据的电路。 
例如，解调电路2034由低通滤波器构成，并将振幅调制(ASK)方式的接收信号根据其振幅的变动二值化。另外，由于将振幅调制(ASK)方式的发送信号的振幅变动来发送数据，所以调制电路2035通过改变谐振电路2031的谐振点来改变通信信号的振幅。 
时钟控制器2043根据电源电压或中央处理单元2045中的耗电流，产生用来改变时钟信号的频率和占空比的控制信号。电源管理电路2038监视电源电压。 
从天线2023输入到半导体装置2020的信号被解调电路2034解调后，在RF接口2041被分解为控制指令、数据等。控制指令存储在控制寄存器2042中。控制指令包括存储在只读存储器2047中的数据的读出指令、向随机存取存储器2046的数据的写入指令、向中央处理单元2045的计算指令等。 
中央处理单元2045通过CPU接口2044对只读存储器2047、随机存取存储器2046、以及控制寄存器2042进行存取。CPU接2044具有如下功能：根据中央处理单元2045所要求的地址，产生对只读存储器2047、随机存取存储器2046、以及控制寄存器2042中的任一个的存取信号。 
作为中央处理单元2045的运算方式，可以采用将OS(操作系统)预先存储在只读存储器2047中且在启动的同时读出并执行程序的方 式。另外，也可以采用由专用电路构成运算电路且以硬件方式对运算处理进行处理的方式。作为使用硬件和软件双方的方式，可以采用如下方式：利用专用运算电路进行一部分的运算处理，并且使用程序以中央处理单元2045进行剩余部分的计算。 
实施方式11 
在本实施方式中，作为半导体装置的结构例子，对显示装置进行说明。 
首先，参照图26至28说明本实施方式的显示装置的结构。在本实施方式中，作为显示装置，对有源矩阵型显示装置进行说明。 
图26是示出本实施方式的有源矩阵型显示装置的结构例的框图。本实施方式的有源矩阵型显示装置包括像素部2100、信号线驱动电路2101、扫描线驱动电路2102、连接于信号线驱动电路2101的多条信号线2103以及连接于扫描线驱动电路2102的多条扫描线2104。 
多条信号线2103沿列方向排列，多条扫描线2104与信号线2103交叉并沿行方向排列。在像素部2100中，多个像素2105对应于信号线2103及扫描线2104所构成的行列呈行列状排列。像素2105连接于扫描线2104及信号线2103。像素2105包括开关元件以及显示元件。开关元件根据输入到扫描线2104的信号控制像素是否选择。显示元件根据从信号线2103输入的视频信号控制灰度。 
参照图27和图28对像素2105的结构例进行说明。图27示出将本发明应用于有源矩阵型液晶显示装置时的像素2105的结构例。像素2105具有作为开关元件的开关晶体管2111以及作为显示元件的液晶元件2112。开关晶体管2111的栅极连接于扫描线2104，源极及漏极的一方连接于信号线2103，另一方连接于液晶元件2112。 
液晶元件2112包括像素电极、对置电极及液晶，液晶的取向通过由像素电极和对置电极形成的电场控制。液晶被封入在两个衬底之间。保持电容器2113是用来保持液晶元件2112的像素电极的电位的元件，连接于液晶元件2112的像素电极。 
图28示出将本发明应用于有源矩阵型电致发光显示装置时的像 素2105的结构例。像素2105具有作为开关元件的选择用晶体管2121以及作为显示元件的发光元件2122。另外，像素2105还具有栅极连接于选择用晶体管2121的显示控制用晶体管2123。发光元件2122具有一对电极和被一对电极夹住的发光材料。 
下面，说明用来使用根据本发明的半导体衬底制造显示装置的电路配置。图29示出根据实施方式1的制造方法而制造的半导体衬底20的主要部分(参照图2)。通过使用一个半导体衬底20，可以制造构成显示装置的多个衬底。图29示出用来使用一个单晶半导体层112制造一个显示装置的电路配置例子。在各单晶半导体层112中，形成一个显示面板形成区域2129。显示装置具有像素部2100、信号线驱动电路2101、以及扫描线驱动电路2102。因此，各显示面板形成区域具有形成它们的区域(像素形成区域2130、信号线驱动电路形成区域2131、扫描线驱动电路形成区域2132)。 
另外，可以在一个单晶半导体层112上设置多个显示面板形成区域。另外，用来制造显示装置的半导体衬底不局限于半导体衬底20，而可以使用根据本发明的其他半导体衬底。 
图30A和30B是示出液晶显示装置的结构例子的图。图30A是液晶显示装置的像素的平面图，而图30B是沿J-K线的图30A的截面图。如图30A所示，像素具有半导体层2201、与半导体层2201交叉的扫描线2202、与扫描线2202交叉的信号线2203、像素电极2204、以及使像素电极2204和半导体层2201电连接的电极2205。半导体层2201是由贴合在SOI衬底上的半导体层2201构成的层，它构成像素的晶体管2206。 
如图30B所示，在衬底2200上层叠有第二绝缘层114、由第一绝缘层113b和第一绝缘层113a构成的第一绝缘层113、半导体层2201。 
衬底2200是分割了的支撑衬底100。半导体层2201是通过对单晶半导体层112进行蚀刻来实现元件分离而形成的层。在半导体层2201中形成有沟道形成区域2210及n型高浓度杂质区域2211。晶体 管2206的栅电极2212包括在扫描线2202中，其成为源电极和漏电极的两个电极中的一方包括在信号线2203中，而另一方由电极2205构成。在半导体层2201和栅电极2212之间形成有栅极绝缘层2213。 
覆盖半导体层2201、栅极绝缘层2213及扫描线2202地形成有层间绝缘膜2214。在层间绝缘膜2214上设置有信号线2203、像素电极2204、以及电极2205。再者，在层间绝缘膜2214上形成有柱状间隔物2215。以覆盖信号线2203、像素电极2204、电极2205、以及柱状间隔物2215的方式形成有取向膜2216。在对置衬底2220上形成有对置电极2221和覆盖对置电极2221的取向膜2222。形成柱状间隔物2215，以便维持衬底2200和对置衬底2220之间的空间。在由柱状间隔物2215形成的空隙形成有液晶层2223。在信号线2203及电极2205与高浓度杂质区域2211连接的部分上，因为接触孔的形成而在层间绝缘膜2214中产生台阶。因此，在该连接部分中容易发生液晶层2223的液晶的取向错乱。因此，通过在该连接部分中形成柱状间隔物2215，可以防止液晶的取向的错乱。 
下面，说明电致发光显示装置(以下，称为EL显示装置)。图31A和31B是用来说明根据实施方式3的方法制造的EL显示装置的图。图31A是EL显示装置的像素的平面图，而图31B是像素的截面图。如图31A所示，像素包括选择用晶体管2401、显示控制用晶体管2402、扫描线2403、信号线2404、电流供应线2405、以及像素电极2406，它们形成在衬底2200上。具有如下结构的发光元件设置在各像素中：在一对电极之间夹有包含电致发光材料而形成的层(以下称为EL层)。发光元件的一个电极是像素电极2406。 
选择用晶体管2401具有由单晶半导体层112构成的半导体层2408。在选择用晶体管2401中，栅电极包括在扫描线2403中，成为源电极和漏电极的两个电极中的一方包括在信号线2404中，而另一方被形成为电极2409。在显示控制用晶体管2402中，栅电极2410和电极2409电连接，成为源电极和漏电极的两个电极中的一方被形成为电连接到像素电极2406的电极2411，而另一方包括在电流供应线 2405中。 
显示控制用晶体管2402是p沟道型晶体管，具有由单晶半导体层112构成的半导体层2412。如图31B所示，在半导体层2412中形成有沟道形成区域2413、p型高浓度杂质区域2414。半导体层2412和栅电极2410之间的绝缘层2415构成选择用晶体管2401、显示控制用晶体管2402的栅极绝缘层。 
以覆盖半导体层2408及2412、扫描线2403、以及显示控制用晶体管2402的栅电极2410的方式形成有层间绝缘膜2417。在层间绝缘膜2417上形成有信号线2404、电流供应线2405、电极2409和2411等。此外，在层间绝缘膜2417上形成有电连接到电极2411的像素电极2406。像素电极2406的周边部分由绝缘隔断层2418围绕。在像素电极2406上形成有EL层2419，在EL层2419上形成有对置电极2420。作为加强板设置有对置衬底2421，该对置衬底2421利用树脂层2422固定在衬底2200上。衬底2200对应于支撑衬底100。 
像素电极2406、EL层2419及对置电极2420构成发光元件2122(参照图28)。像素电极2406及对置电极2420中的一个电极用作阳极，而另一个用作阴极。另外，EL显示装置根据发光元件的发光的取出方式而分为如下三种结构：一是使光经过衬底2200而取出的结构(也称为底面发射结构)；二是从与衬底2200相反一侧的面发射光的结构(也称为顶面发射结构)；三是使光经过衬底2200且从与衬底2200相反一侧的面发射光的结构(也称为两面发射结构)。本实施方式的EL显示装置可以具有这些三种结构。 
在采用底部发射的情况下，优选地是，像素电极2406为透光电极，而对置电极2420为反射电极。在采用顶面发射的情况下，优选地是，像素电极2406为反射电极，而对置电极2420为透光电极。在采用两面发射结构的情况下，优选地是，像素电极2406及对置电极2420双方均为透光电极。 
在将像素电极2406或对置电极2420做成反射电极的情况下，可以使用钽、钨、钛、钼、铝、铬、银等的金属元素、包含该金属元素 的合金材料或化合物材料等的具有反射性的导电材料。 
在将像素电极2406或对置电极2420做成透光电极的情况下，可以使用氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、或添加有镓的氧化锌(GZO)等的具有透光性的导电材料。另外，通过形成几nm至几十nm厚的由具有反射性的导电材料构成的膜，可以透射可见光，由此通过采用薄的膜厚度，可以将上述由具有反射性的导电材料构成的膜用作透光电极。 
另外，可以使用包含导电高分子(也称为导电聚合物)的导电组合物形成透光电极。优选地是，通过使用导电组合物而形成的电极的薄膜中的薄层电阻(sheet resistance)为10000Ω/□以下，波长550nm处的透光率为70％以上。另外，优选地是，包含在导电组合物中的导电高分子的电阻率优选为0.1Ω·cm以下。 
作为导电高分子，可以使用所谓的7π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或这些的两种以上的共聚物等。 
作为共轭导电高分子的具体例子，可以举出聚吡咯、聚(3-甲基吡咯)、聚(3-丁基吡咯)、聚(3-辛基吡咯)、聚(3-癸基吡咯)、聚(3，4-二甲基吡咯)、聚(3，4-二丁基吡咯)、聚(3-羟基吡咯)、聚(3-甲基-4-羟基吡咯)、聚(3-甲氧基吡咯)、聚(3-乙氧基吡咯)、聚(3-辛氧基吡咯)、聚(3-羧基吡咯)、聚(3-甲基-4-羧基吡咯)、聚N-甲基吡咯、聚噻吩、聚(3-甲基噻吩)、聚(3-丁基噻吩)、聚(3-辛基噻吩)、聚(3-癸基噻吩)、聚(3-十二烷基噻吩)、聚(3-甲氧基噻吩)、聚(3-乙氧基噻吩)、聚(3-辛氧基噻吩)、聚(3-羧基噻吩)、聚(3-甲基-4-羧基噻吩)、聚(3，4-乙烯基二氧基噻吩)、聚苯胺、聚(2-甲基苯胺)、聚(2-辛基苯胺)、聚(2-异丁基苯胺)、聚(3-异丁基苯胺)、聚(2-苯胺磺酸)、聚(3-苯胺磺酸)、等等。 
可以单独地使用上述导电高分子作为导电组合物来形成透光电极。也可以将有机树脂添加到导电高分子，以调整由导电组合物构成的透光电极的膜性质、膜强度等的膜特性。 
作为有机树脂，可以使用能够与导电高分子相溶或混合分散的热固化树脂、热塑性树脂、或光固化树脂等。例如，可以举出聚酯类树脂如聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯、或聚萘二甲酸乙二醇酯等；聚酰亚胺类树脂如聚酰亚胺或聚酰胺-酰亚胺、聚酰胺树脂如聚酰胺6、聚酰胺6，6、聚酰胺12、或聚酰胺11等；氟树脂如聚偏二氟乙烯、聚氟乙烯、聚四氟乙烯、乙烯-四氟乙烯共聚物、或聚氯三氟乙烯等；乙烯树脂如聚乙烯醇、聚乙烯基乙醚、聚乙烯醇缩丁醛、聚醋酸乙烯酯、或聚氯乙烯等；环氧树脂、二甲苯树脂、芳香族聚酰胺树脂、聚氨酯类树脂、聚脲类树脂、蜜胺树脂、酚醛类树脂、聚醚、丙烯酸类树脂、或这些树脂的共聚物等。 
再者，也可以通过将具有受主性或施主性的掺杂物掺杂到导电组合物中来改变共轭导电高分子的共轭电子的氧化还原电位，以调整导电组合物的导电度。 
作为受主性掺杂物，可以使用卤素化合物、路易斯酸、质子酸、有机氰化合物、有机金属化合物等。作为卤素化合物，可以举出氯、溴、碘、氯化碘、溴化碘、氟化碘等。作为路易斯酸，可以举出五氟化磷、五氟化砷、五氟化锑、三氟化硼、三氯化硼、三溴化硼等。作为质子酸，可以举出盐酸、硫酸、硝酸、磷酸、氟硼酸、氢氟酸、高氯酸等的无机酸、有机羧酸、有机磺酸等的有机酸。作为有机羧酸及有机磺酸，可以使用上述羧酸化合物及磺酸化合物。作为有机氰化合物，可以使用共轭键中包含两个以上的氰基的化合物。例如，可以举出四氰基乙烯、四氰基乙烯氧化物、四氰基苯、四氰基醌二甲烷、四氰基氮杂萘(tetracyanoazanaphthalene)等。 
作为施主性掺杂物，可以举出碱金属、碱土金属、或季胺化合物等。 
另外，可以将导电组合物溶解在水或有机溶剂(醇类溶剂、酮类溶剂、酯类溶剂、烃类溶剂、或芳香类溶剂等)中通过湿法形成作为透光电极的薄膜。 
对溶解导电组合物的溶剂没有特别的限制，可以使用溶解上述导 电高分子及有机树脂等的高分子树脂化合物的溶剂。例如，可以溶解在水、甲醇、乙醇、碳酸丙烯酯、N-甲基吡咯烷酮、二甲基甲酰胺、二甲基乙酰胺、环己酮、丙酮、甲基乙基酮、甲基异丁基甲酮、或甲苯等的单独或混合溶剂中。 
在如上所述那样将导电组合物溶解在溶剂中之后，通过使用涂敷法、涂覆法、液滴喷射法(也称为喷墨法)、印刷法等的湿法，可以在层间绝缘膜2417上形成像素电极2406。溶剂的干燥既可通过加热处理而进行，又可通过减压而进行。在采用热固化有机树脂的情况下，可以进行加热处理，而在采用光固化有机树脂的情况下，可以进行光照射处理。 
隔断层2418可以通过在使用CVD法、溅镀法、涂敷法等在衬底的整个面上形成绝缘层之后选择性地蚀刻而形成。也可以通过液滴喷射法或印刷法等选择性地形成。另外，也可以在使用正型光敏树脂在整个面上形成绝缘层之后对该绝缘层进行曝光及显影，以得到所希望的形状。 
作为EL层2419，至少形成发光层。除该发光层外，还可以适当地形成空穴注入层、空穴传输层、电子传输层或电子注入层。EL层可以通过喷墨法等的涂敷法或蒸镀法而形成。 
接着，以与衬底2200相对置的方式设置对置衬底2421(参照图31B)。在对置衬底2421和对置电极2420之间，既可设置树脂层2422，又可使用惰性气体来填充。另外，可以覆盖对置电极2420地形成保护层。 
在本实施方式的EL显示装置中，晶体管的沟道形成区域由单晶半导体层构成。因此，与将多晶半导体用作沟道形成区域的显示装置相比，本实施方式的EL显示装置可以降低每个像素的晶体管特性的不均匀性。从而，可以抑制每个像素的显示不均匀。 
对构成本实施方式的显示装置的晶体管的结构没有特别的限制。例如，可以应用具有上述实施方式6至8所示的结构的场效应晶体管。 
本实施方式可以与本说明书所示的其他实施方式适当地组合。 
实施方式12 
通过使用半导体衬底10，可以制造各种各样的电器。作为电器，可以举出摄像机或数字照相机等影像拍摄装置、导航系统、音频再现装置(汽车音响、音响组件等)、计算机、游戏机、便携式信息终端(移动计算机、移动电话、便携式游戏机或电子书等)、具有记录介质的图像再现装置(具体地说，它是具有显示数字通用光盘(DVD)等的图像数据的显示装置的装置)等。 
参照图32A至32C及图33A至33C说明本实施方式中的电器的具体方式。图32A是表示移动电话机1901的一个例子的外观图。该移动电话机1901包括显示部1902、操作开关1903等。通过将图30A和30B所示的液晶显示装置或图31A和31B所示的EL显示装置适用于显示部1902，可以获得显示不均匀性低且图像质量好的显示部1902。 
此外，图32B是表示数字播放器1911的结构例子的外观图。数字播放器1911包括显示部1912、操作部1913、耳机1914等。还可以适用头戴式耳机或无线式耳机代替耳机1914。通过将图30A和30B所示的液晶显示装置或图31A和31B所示的EL显示装置适用于显示部1912，即使画面尺寸为0.3英寸至2英寸左右，也可以显示高清晰图像以及大量文字信息。 
此外，图32C是电子书1921的外观图。该电子书1921包括显示部1922、操作开关1923。既可在电子书1921中内置调制解调器，又可内置图25所示的半导体装置2020，以获得能够以无线方式收发信息的结构。可以通过将图30A和30B所示的液晶显示装置或者图31A和31B所示的EL显示装置适用于显示部1922，进行高图像质量的显示。 
图33A至33C示出应用本发明的移动电话机1800的结构的一个例子，图33A是正面图，图33B是背面图，而且图33C是展开图。移动电话机1800具有电话和便携式信息终端之双方的功能，并内置有计算机，除了音频通话以外还能够进行各种数据处理，即所谓的智 能手机。移动电话机1800内置有影像拍摄装置，而能够拍摄静态图像及动态图像。 
移动电话机1800由框体1801和框体1802这两个框体构成。在框体1801上设置有显示部1805、扬声器1806、麦克风1807、操作键1808、定位装置1809、影像拍摄用透镜1810、外部连接端子1811、耳机端子1812等。可以通过将图30A和30B所示的液晶显示装置或者图31A和31B所示的EL显示装置适用于显示部1805，进行高图像质量的显示。 
在框体1802上设置有键盘1815、外部存储器插槽1816、影像拍摄用透镜1817、灯1818等。另外，将天线内置于框体1801内部。 
另外，除了上述结构以外，还可以内置有非接触IC芯片和小型记录装置等。 
显示部1805根据使用方式适当地改变显示的方向。由于在与显示部1805同一面上设置有影像拍摄用透镜1810，所以可以实现电视电话。另外，能够以显示部1805为取景器使用影像拍摄用透镜1817及灯1818拍摄静态图像及动态图像。扬声器1806及麦克风1807能够进行电视电话、录音、重放等，而不局限于音频通话。通过使用操作键1808，能够打电话或接电话，并能够进行电子邮件等的简单信息输入、画面滚动、或指针移动等。再者，图33A所示的彼此重叠的框体1801和框体1802通过滑动而以图33C所示的形状展开。在展开状态下，它可以用作便携式信息终端。在此情况下，可以使用键盘1815和定位装置1809顺利操作。外部连接端子1811可以连接到AC适配器及USB电线等的各种电线，而能够进行充电及与个人计算机等之间的数据通信。另外，也可以通过将记录介质插入外部存储器插槽1816来对应于大量数据的存储及移动。 
除了上述功能以外，还可以具有红外线通信功能、电视接收功能等。 
实施例1 
在本实施例中，说明通过激光照射处理提高单晶半导体层的结晶 性、以及通过激光照射处理后的加热处理提高单晶半导体层的寿命。制造如下三种半导体衬底，以评价结晶性及寿命：一是根据本发明的半导体衬底，它是对从单晶半导体衬底分离了的单晶半导体层进行了激光照射处理及加热处理而获得的半导体衬底；二是被进行了激光照射处理而没被进行加热处理的半导体衬底；三是没被进行激光照射处理及加热处理的半导体衬底。 
下面，说明半导体衬底的制造方法。图34是示出用于实验的半导体衬底的叠层结构的截面图。根据实施方式1的制造方法(参照图4A至图5C)制造半导体衬底。单晶硅层201隔着由氧氮化硅膜202、氮氧化硅膜203、以及氧化硅膜204构成的缓冲层111固定于玻璃衬底200上。 
本实施例的半导体衬底的缓冲层所包含的膜的厚度如下： 
·氧氮化硅膜202    50nm 
·氮氧化硅膜203    50nm 
·氧化硅膜204      50nm 
为了制造半导体衬底，使用单晶硅片作为单晶半导体衬底110。单晶硅片是边长为5英寸的方形衬底。其导电型为P型，电阻率为10Ω·cm左右。关于晶体取向，主表面为(100)，而侧面为<110>。作为支撑衬底100的玻璃衬底200为0.7mm厚的无碱玻璃衬底(商品名AN100)。 
作为第一绝缘层113，通过PECVD法形成由50nm厚的氧氮化硅膜202和50nm厚的氮氧化硅膜203构成的两层结构的绝缘膜(参照图4A)。氧氮化硅膜202的工艺气体为SiH4及N2O，流量比为SiH4\N2O＝4\800。成膜步骤的衬底温度是400℃。氮氧化硅膜203的工艺气体为SiH4、NH3、N2O及H2，流量比为SiH4\NH3\N2O\H2＝10\100\20\400。成膜步骤的温度是350℃。 
为了在单晶硅片中形成损伤区域，使用离子掺杂装置将氢离子添加到单晶硅片。以100％氢气为源气体，激发氢气而产生等离子体后，不对等离子体中的离子进行质量分离就利用电场加速并照射到单晶 硅片，从而形成损伤区域115(参照图4B)。在离子掺杂装置中，通过激发氢气，产生H+、H2 +、H3 +三种离子种。将所产生的所有离子种加速并照射到单晶硅片。从氢气产生的氢离子种的约80％为H3 +。 
例如，氢离子掺杂的条件如下：电源输出为100W，加速电压为40kV，剂量为2.2×1016ions/cm3。 
作为第二绝缘层114，通过PECVD法形成50nm厚的氧化硅膜204(参照图4C)。氧化硅膜204的成膜用工艺气体为TEOS及O2，流量比为TEOS\O2＝15\750。成膜步骤的温度是300℃。 
在纯水中，对玻璃衬底200及形成有膜202至204的单晶硅片进行超声波清洗，然后利用包含臭氧的纯水清洗，接着，将玻璃衬底200表面和形成在单晶硅片表面上的氧化硅膜204密接，来接合在一起(参照图4D)。然后，为了在损伤区域115中引起劈开，在加热炉中以200℃进行2小时的加热处理以提高玻璃衬底200和氧化硅膜204的结合强度，接着，通过在加热炉中以600℃进行4小时的加热处理，劈开单晶硅片，而从单晶硅片分离单晶硅层201。 
注意，将通过图4A至图4D的步骤(缓冲层的形成、损伤区域的形成、接合步骤、单晶硅片的分离步骤)形成的半导体衬底称为“半导体衬底x”。 
接着，使用纯水清洗半导体衬底x后，使用被稀释为1/100的氢氟酸对单晶硅层201进行处理，以去除形成在其表面上的自然氧化膜。接着，通过对单晶硅层201照射激光束，使它熔化而再结晶。作为激光振荡器，使用使波长308nm的光束振荡的XeCl受激准分子激光器。激光束的脉冲宽度为25nsec，重复频率为30Hz。 
通过光学系统聚光成被照射面上的激光束形状为线形，沿宽度方向(光束形状的短轴方向)进行激光束扫描。另外，在照射激光时，半导体衬底x不被加热，而处于室温。将上述被进行了激光照射处理步骤的半导体衬底称为“半导体衬底y”。 
在照射激光束之后，在纵型电阻加热炉中，在氮气氛中对半导体衬底y进行加热处理。在本实施例中，制造其处理条件不相同的如下 两种半导体衬底：一是在500℃下进行1小时的加热处理，然后在550℃下进行4小时的加热处理而形成的半导体衬底，它被称为“半导体衬底A”；二是在500℃下进行1小时的加热处理，然后在600℃下进行4小时的加热处理而形成的半导体衬底，它被称为“半导体衬底B”。 
另外，确认到在进行激光照射处理后，在500℃下进行1小时的加热处理，然后在550℃下进行4小时的加热处理而形成的半导体衬底A中的玻璃衬底200收缩20ppm左右。发生收缩的步骤，是需要微细的位置对准的步骤(例如，利用缩小曝光装置的曝光步骤等)前发生的收缩，因此不影响到使用本发明的半导体衬底的半导体装置的制造步骤。 
表1示出半导体衬底x、y、A、B和激光束照射步骤及加热处理步骤的对应。 
[表1] 
Figure BSA00000231439800871
实施例2 
分别对于根据本发明的半导体衬底A及B、作为比较例的半导体衬底x及y评价单晶硅层201的结晶性。为了评价结晶性，进行拉曼光谱测量、以及寿命评价测量。在本实施例中，根据这些测量结果，说明通过进行使单晶硅层熔化而再结晶的激光照射处理提高单晶硅层的结晶性、以及通过在激光照射处理后进行不使其熔化的加热处理进一步提高单晶硅层的结晶性。 
注意，为了区别本实施例的半导体衬底和实施例3至5的半导体 衬底，在表示制造方法的字母后边附加“-1”作为参照标记而称为半导体衬底A-1、半导体衬底B-1、半导体衬底x-1、半导体衬底y-1。半导体衬底的参照标记与实施例3至5相同。 
被进行了拉曼光谱测量以及寿命评价测量的各半导体衬底的制造时的氢离子掺杂条件如下：源气体为100％氢，电源输出为100W，加速电压为40kV，剂量为2.2×1016ions/cm3。从单晶硅片分离了的单晶硅层201的厚度为120nm。 
另外，对半导体衬底y-1、半导体衬底A-1、半导体衬底B-1进行激光照射处理步骤的条件如下：激光束的束形状的宽度为340μm，扫描速度为1.0mm/秒。激光束的脉冲的重叠率为90％，并对同一区域照射约10次的脉冲。激光束的能量密度为660mJ/cm2。另外，为了获得氮气体气氛，边对激光束的被照射面喷射氮气体，边照射激光束。 
图35及图36示出拉曼光谱测量结果。图35是拉曼位移的图，而图36是拉曼光谱的半峰全宽(FWHM，full width at half maximum)的图。注意，对各衬底的9个部分测量拉曼光谱。 
图35所示的拉曼位移的峰波数(也称为峰值)是取决于晶格的振动方式的值，根据晶体种类而成为固有的值。无内部应力的单晶硅的拉曼位移为520.6cm-1。硅的拉曼位移越接近该波数，晶体结构就越接近单晶，表示结晶性良好。 
另外，图36所示的FWHM越小，表示结晶状态的波动越少，是均匀的。市售的单晶硅片的FWHM为2.5cm-1至3.0cm-1左右，因此可以以FWHM为指标，它越接近该值，就越具有如单晶硅片那样的均匀结晶性的晶体结构。 
根据图35和36可知，通过进行激光照射处理，可以恢复单晶硅层的结晶性。通过进行激光照射处理，可以将其结晶性恢复到与加工前的单晶硅片相同的程度。根据图35和36可知，半导体衬底y-1、半导体衬底A-1、半导体衬底B-1的数据没有大不同。因此，可以知 道本实施例的加热处理不引起能够通过拉曼光谱分析检测出的单晶硅层的晶体结构的变化。 
图37是半导体衬底x-1、半导体衬底y-1、半导体衬底A-1、半导体衬底B-1的寿命评价结果的图。在本实施例中，作为测量装置，使用由KOBELCO科研(株)公司制造的利用微波光电导衰减(Microwave Photo Conductive Decay)法的寿命评价装置。 
微波光电导衰减法(以下称为μ-PCD法)是如下方法：将激光照射到半导体的表面，而在半导体中产生载流子，并且对照射了激光的位置照射微波，来检测出被半导体反射的微波的强度的衰减状态，以评价寿命。在μ-PCD法中，利用一种现象，即若在半导体中产生载流子，则半导体的电阻值下降，从而在产生了载流子的区域中微波的反射率变高的现象，因此通过检测反射微波的强度，评价寿命。 
当将光照射到单晶硅时，在价电子带中产生的电子和在传导带中产生的空穴复合而消灭。若单晶硅层具有较多污染或缺陷，则电荷捕获中心的密度变高，因此单晶硅中的载流子的复合概率增高，从而寿命变短。因此，寿命被用作评价单晶硅等半导体的晶体结构是否完全的参数。 
图37中的纵轴是反射微波的检测信号的峰值。在图37中，峰值越大，寿命越长，因此可以根据峰值评价寿命。在对半导体衬底x-1和半导体衬底y-1进行比较时，可知通过进行激光照射处理可以使寿命变长。另外，在对半导体衬底y-1、半导体衬底A-1及半导体衬底B-1进行比较时，可知通过进行激光照射处理后的加热处理可以使寿命显著变长。 
根据图35和图36可知，对半导体衬底y-1、半导体衬底A-1及半导体衬底B-1的利用拉曼光谱的结晶性评价大致相同。与此相反，根据图37的寿命提高的结果可知，与没被进行加热处理的单晶硅层相比，被进行了激光照射处理后的加热处理的单晶硅层具有其完全性更高的单晶结构。虽然其理由不明确，但是可以认为：通过进行加热处理，使寿命缩短的电荷捕获中心密度(例如悬空键)减小了。 
为了提高寿命，激光照射步骤后的加热处理温度为400℃以上。加热温度优选为500℃以上，更优选为550℃以上。另外，在上述加热处理中，不使单晶半导体层熔化，并使支撑衬底的温度不超过其应变点。 
实施例3 
在本实施例中，说明单晶硅层因激光束122的照射而熔化。另外，说明单晶硅层因激光束照射而再结晶并成为单晶结构。 
通过对被进行激光照射处理前的半导体衬底x-2的单晶硅层201照射激光束，使用光谱学的方法测量单晶硅层201的相变化。具体地说，对单晶硅层201的激光束照射区域照射探测光，而测量其反射光的强度变化。根据反射光的强度，可以判断单晶硅层201是固相状态还是液相状态。在硅从固相变成液相状态时，其折射率急剧地上升，而对可见光的反射率急剧地上升。因此，通过使用具有可见光区的波长的激光束作为探测光来检测探测光的反射光的强度变化，可以检测出单晶硅层201的从固相到液相的相变化、以及从液相到固相的相变化。因此，通过使用不相同的光探测器接收照射到单晶硅层201的XeCl受激准分子激光束以及被单晶硅层201反射的探测光，并将两个光探测器的检测信号输入到示波器来观察光探测器的检测信号的变化，而可以知道XeCl受激准分子激光束的照射时间和单晶硅层201的相变化的关系。这里，使用作为Nd:YVO4激光器的二次谐波的532nm的光束作为探测光。 
图38是示出测量结果的示波器的信号波形的图像。在图38的图像中，下方的信号波形为对应于XeCl受激准分子激光器的强度变化的信号波形，而上方的信号波形为对应于被单晶硅层反射的探测光的强度变化的信号波形。图38的横轴表示时间，格子的间隔为100nsec。 
测量条件如下：采用氮气氛；XeCl受激准分子激光器的能量密度为539mJ/cm2。另外，对单晶硅层照射一次的用来制造半导体衬底y-2的激光束320。注意，表示XeCl受激准分子激光束的强度的信号波形具有两个峰值，但是这起因于用于测量的XeCl受激准分子激光 振荡器的规格。 
另外，测量了图38的数据的半导体衬底y-2的单晶硅层201的厚度为100nm。形成损伤区域115时的掺杂条件如下：源气体为100％氢，电源输出为100W，加速电压为40kV，剂量为2.2×1016ions/cm2。 
如图38所示，当照射XeCl激光束时，对应于探测光的信号强度急剧地上升，在照射XeCl激光束之后，在不久以后衰减。因此，从检测信号的强度变化可知，通过对单晶硅层201照射XeCl激光束，激光束照射区域的温度上升到熔点以上，该区域熔化。在照射激光束之后，该区域将熔化状态(液晶状态)保持一段时间，但是在不久以后，该区域的温度下降而开始凝固，从而完全回到固相状态。就是说，确认到单晶硅层201因XeCl激光束的照射而熔化。 
下面，说明通过照射XeCl激光束使单晶硅层熔化而再结晶、以及再结晶了的硅层为单晶结构。 
图39A及图39B是根据半导体衬底x-3及半导体衬底y-3的单晶硅层表面的电子背散射衍射图样(EBSP，即Electron Back ScatterDiffraction Pattern)的测定数据获得的反极图(IPF，即Inverse PoleFigure)。图39A是没被进行激光照射步骤的半导体衬底x-3的单晶硅层的IPF图。图39B是被进行了激光照射步骤的半导体衬底y-3的IPF图。图39C是通过对晶体的各面取向进行彩色编码，表示IPF图的颜色和晶体取向的关系的彩色编码图。 
在半导体衬底x-3和半导体衬底y-3的制造步骤中，形成损伤区域115时的掺杂条件如下：电源输出为100W，加速电压为40kV，剂量为2.0×1016ions/cm2。半导体衬底x-3和半导体衬底y-3的单晶硅层的厚度为100nm左右。 
半导体衬底y-3的激光照射处理的条件如下；被照射面上的激光束的截面形状为宽度350μm且长度126mm的线状；激光束的扫描速度(衬底的移动速度)为1.0mm/秒；根据光束宽度和扫描速度而计算出照射到单晶硅层201的同一区域的激光束的照射次数，该照射次数为10.5次；激光束的能量密度为648mJ/cm2。为了采用氮气氛作为 激光束的照射气氛，对激光束的被照射面喷射氮气体。 
根据图39A和39B的IPF图，在照射激光束之前及照射激光束之后，单晶硅层201的晶体取向不混乱，单晶硅层201表面的面取向保持与所使用的单晶硅片相同的(100)面取向。另外，还确认在照射激光束之前及照射激光束之后单晶硅层201不存在晶界。这一点可以根据如下事实确认：图39A和39B所示的IPF图是由在图39C的彩色编码图中表示(100)取向的颜色(在彩色图中为红色)构成的一种颜色的四边形的图像。 
根据EBSP测定可以知道如下事实：通过使用主表面的面取向为(100)的单晶硅片，形成主表面的面取向为(100)的单晶硅层；通过对该单晶硅层照射激光束而使它熔化了的单晶硅层的主表面的面取向也为(100)。 
另外，在图39A和39B的IPF图中出现的点表示CI值低的部分。CI值是表示决定晶体取向的数据的可靠性及准确度的指标值。CI值因晶界和结晶缺陷等而降低。即，CI值低的部分越少，晶体结构的完全性越高，可以判定具有良好的结晶性。半导体衬底y-3的IPF图中的CI值低的部分比半导体衬底x-3的IPF图少。因此，根据EBSP测定，可以知道通过照射激光束修复了单晶硅层中的晶体缺陷、悬空键等的微小缺陷。 
实施例4 
在本实施例中，说明通过进行激光照射处理提高单晶硅层201的平坦性。表面的平坦性是根据对利用原子力显微镜的观察图像(以下称为AFM图像)进行解析而得到的表示表面粗糙度的测量值评价的。在本实施例中，对被进行了实施例2的寿命评价及拉曼光谱分析的四种半导体衬底x-1、y-1、A-1、及B-1的表面粗糙度进行评价。 
测量条件如下： 
·原子力显微镜(AFM)：精工电子株式会社制的扫描型探针显微镜(型号：SPI3800N/SPA500) 
·测定模式：动态力模式(DFM模式) 
·悬臂：SI-DF40(硅制，弹簧常数为42N/m，谐振频率为250至390kHz，探针前端R≤10nm) 
·测定面积：5μm×5μm 
·测定点数：256点×256点 
DFM模式是指如下测定模式：在以某一频率(悬臂固有的频率)使悬臂谐振的状态下，边控制探针和样品的距离以使悬臂的振动振幅恒定，边测定样品的表面形状。在DFM模式中，样品表面和悬臂不接触，因此可以在保持原有形状的状态下进行测定，而不损伤样品表面。 
图40A至40D分别是半导体衬底x-1、y-1、A-1、及B-1的单晶硅层201表面的AFM图像。 
图41A至41C示出根据AFM图像计算出的各半导体衬底x-1、y-1、A-1、及B-1的单晶硅层的表面粗糙度。通过使用附属软件，进行表面粗糙度的解析，而分别计算出平均面粗糙度Ra、均方根面粗糙度RMS、凸凹的最大高低差P-V。图41A示出平均面粗糙度，图41B示出均方根粗糙度RMS，并且图41C示出凸凹的最大高低差P-V。在本实施例中，分别准备半导体衬底x-1、y-1、A-1、及B-1各两个，对每个衬底的三个位置进行表面粗糙度解析。 
根据图41A至41C的数据可知，通过进行激光照射处理熔化而再结晶了的单晶硅层201的表面被平坦化。另外，即使在进行激光照射处理之后进行加热处理，也可以维持单晶硅层的平坦性。因此，激光束照射处理的效果之一可以说是用作支撑衬底100的玻璃衬底的耐热温度以下的工艺温度下的从单晶半导体衬底分离了的单晶半导体层的平坦化。 
下面，说明在本说明书中用作表面平坦性的指标的平均面粗糙度Ra、均方根面粗糙度RMS、凸凹的最大高低差P-V。 
平均面粗糙度(Ra)是指为了适用于测定面而将由JISB0601：2001(ISO4287：1997)中定义的中心线平均粗糙度Ra扩展到三维而得的指标。它可用将从基准面到指定面的偏差的绝对值平均而得的值 表示，通过如下式(a1)得到。 
R a = 1 S 0 &Integral; Y 1 Y 2 &Integral; X 1 X 2 | F ( X , Y ) - Z 0 | dXdY . . . ( a 1 )
测定面是指所有测定数据示出的面，可以通过如下式(a2)表示。在式(a2)中，(X，Y)的范围在(0，0)至(Xmax，Ymax)。 
Z＝F(X，Y)                ···(a2) 
指定面是指成为粗糙度测量的对象的面，是由坐标(X1，Y1)(X1，Y2)(X2，Y1)(X2，Y2)表示的四点所围成的长方形区域。将假设指定面理想化地平坦时的面积设定为S0。由此，面积S0通过如下式(a 3)得到。 
S0＝(X2-X1)(Y2-Y1)         ···(a3) 
基准面是指将指定面的高度的平均值设定为Z0时表示为Z＝Z0的平面。基准面平行于XY平面。Z0通过如下式(a 4)得到。 
Z 0 = 1 S 0 &Integral; Y 1 Y 2 &Integral; X 1 X 2 F ( X , Y ) dXdY . . . ( a 4 )
均方根面粗糙度(RMS)是指为了适用于测定面而与Ra同样地将对于截面曲线的RMS扩展至三维而得的指标。它可用将从基准面到指定面的偏差的平方平均而得的值的平方根表示，通过如下式(a5)得到。 
R ms = 1 S 0 &Integral; Y 1 Y 2 &Integral; X 1 X 2 { F ( X , Y ) - Z 0 } 2 dXdY . . . ( a 5 )
凸凹的最大高低差(P-V)可以用指定面中最高的凸部的标高Zmax和最低的凹部的标高Zmin的差表示，通过如下式(a6)得到。 
P-V＝Zmax-Zmin            ···(a 6) 
在这里所说的“凸部”和“凹部”是指将JISB0601：2001(ISO4287：1997)中定义的“凸部”和“凹部”扩展至三维而得的概念。凸部表示指定面的突出部中标高最高处，凹部表示指定面中标高最低处。 
实施例5 
在本实施例中，说明根据本发明的半导体衬底的单晶硅层的氢浓 度。在本实施例中，通过二次离子质谱分析技术(SIMS，即SecondaryIon Mass Spectrometry)分析半导体衬底x-4、y-4、A-1的单晶硅层的氢浓度。半导体衬底A-1是被进行了实施例2的拉曼光谱分析及寿命评价的半导体衬底。 
图42是半导体衬底x-4及y-4的根据SIMS分析得到的氢浓度深度方向的分布图。在图42中，氢浓度的数值只在硅层内有效。 
在制造本实施例的半导体衬底x-4及y-4时，形成损伤区域115时的氢离子掺杂的条件如下：电源输出为50W，加速电压为80kV，剂量为2.5×1016ions/cm2。通过上述条件，单晶硅层201的厚度为220nm左右。另外，氧氮化硅膜202的厚度为100nm。 
在本实施例中，对半导体衬底y-4进行激光照射步骤的条件如下：激光束的宽度为340μm；扫描速度为1.0mm/秒；照射约10次的激光束。在该条件下，重叠率为90％。另外，激光照射步骤的温度为室温。另外，在XeCl受激准分子能量密度和照射气氛不相同的四个条件(a至d)下进行激光照射处理。条件a至d如下： 
a.637mJ/cm2N2气体气氛 
b.543mJ/cm2大气气氛 
c.543mJ/cm2N2气体气氛 
d.449mJ/cm2N2气体气氛 
注意，对激光束的被照射面喷射氮气体，以实现氮气体气氛。 
如图42所示，通过进行激光照射处理，单晶硅层201的上层一侧(深度浅的一侧)的氢浓度下降。激光束的能量密度越高，氢浓度越低。在没被进行激光照射处理的半导体衬底x-4中，单晶硅层201包含1×1020原子/cm3以上3×1020原子/cm3以下左右的氢，但是通过进行激光照射处理，单晶硅层201的上部的氢浓度下降到1×1020原子/cm3以下，成为1×1019原子/cm3以上3×1020原子/cm3以下。 
可以认为在半导体衬底y-4的单晶硅层201中，其氢浓度比半导体衬底x-4低的区域是如下区域：因激光束照射而熔化的区域、以及因来自熔化区域的热传导而被加热到释放氢气体的温度以上的区域。 
图43是半导体衬底A-1的氢浓度的深度方向的分布图。在图43中，各分布图的浓度的数值只在硅层内有效。 
如图43所示，半导体衬底A-1的单晶硅层201的氢浓度为1×1019原子/em3左右。就是说，根据实施例1的制造方法，半导体衬底的单晶硅层201的氢浓度可以为5×1018原子/cm3以上5×1020原子/cm3以下。 
实施例6 
在本实施例中，参照图52A至52H及图53说明通过激光照射处理后的加热处理提高单晶半导体层的寿命。为了评价寿命，制造对同一衬底在如下两种条件下进行了处理的半导体衬底：第一条件是根据本发明的半导体衬底的制造方法，即对从单晶半导体衬底分离了的单晶半导体层进行激光照射处理及加热处理；第二条件是进行加热处理，而不进行激光照射处理。 
下面，说明本实施例中的半导体衬底的制造方法。图52A至52H是示出用于实验的半导体衬底的制造步骤的图。在本实施例中，根据实施方式1的制造方法制造半导体衬底。 
首先，在相对于氧包含3体积％的HCl的气氛中对单晶半导体衬底进行热氧化处理，以形成用作第一绝缘层的氧化硅膜502。热氧化处理的温度为950℃，其厚度为50nm(参照图52A)。 
作为单晶半导体衬底，使用单晶硅片510。单晶硅片是5英寸方形的方形衬底。其导电型为P型，电阻率为5至40Ω·cm左右。关于晶体取向，主表面为(100)，而侧面为<100>。 
接着，为了在单晶硅片510中形成损伤区域，使用离子掺杂装置将氢离子添加到单晶硅片510。以100％氢气为源气体，激发氢气而产生等离子体后，不对等离子体中的离子进行质量分离就利用电场加速并照射到单晶硅片，从而形成损伤区域115。例如，氢离子掺杂的条件如下：电源输出为100W，加速电压为25kV，剂量为1.8×1016ions/cm3。 
接着，通过PECVD法形成用作第二绝缘层的氮氧化硅膜503(参 照图52B)。氮氧化硅膜的厚度为50nm。另外，作为氮氧化硅膜503的成膜用工艺气体，使用SiH4、NH3、N2O及H2，流量比为SiH4\NH3\N2O\H2＝10\100\20\400。另外，成膜步骤的温度是300℃。 
在纯水中，对形成有氧化硅膜502及氮氧化硅膜503的单晶硅片进行超声波清洗，然后利用包含臭氧的纯水清洗。另外，在纯水中，对用作支撑衬底的玻璃衬底550进行超声波清洗。作为玻璃衬底550，使用0.7mm厚的无碱玻璃衬底(商品名AN100)。 
接着，将玻璃衬底550表面和形成在单晶硅片表面上的氮氧化硅膜503密接，来接合在一起(参照图52C)。然后，为了在损伤区域115中引起分离，在加热炉中以200℃进行2小时的加热处理以提高玻璃衬底550和氮氧化硅膜503的结合强度，接着，通过在加热炉中以600℃进行4小时的加热处理，分离单晶硅片510，而将单晶硅层501固定在玻璃衬底550上(参照图52D)。 
本实施例的半导体衬底具有在玻璃衬底550上依次层叠了氮氧化硅膜503、氧化硅膜502及单晶硅层501的结构。在本实施例中，分离后的单晶硅层501的厚度为120nm左右。 
接着，使用纯水清洗单晶硅层501表面后，使用被稀释为1/100的氢氟酸对单晶硅层501进行处理，以去除形成在其表面上的自然氧化膜。然后，使用含臭氧水(O3水)处理单晶硅层501表面，以形成氧化膜。 
接着，通过对单晶硅层501进行第一蚀刻处理，去除氧化膜及残留在单晶硅层501的分离面上的损伤区域(参照图52E)。在本实施例中，通过对单晶硅层501的分离面进行干蚀刻，将单晶硅层501的厚度设定为110nm左右。第一蚀刻处理中的蚀刻条件如下： 
·被引入到线圈型电极的电力150W 
·被引入到下部电极的电力40W 
·反应压力1.0Pa 
·蚀刻气体(氯的流量)100sccm 
在进行第一蚀刻处理之后，使用被稀释为1/100的氢氟酸对单晶 硅层501进行处理，以去除形成在其表面上的自然氧化膜。接着，通过对单晶硅层501的区域A照射激光束，使它熔化而再结晶(参照图52F)。另外，不对单晶硅层501的区域B照射激光束，而成为未照射区域。 
在对区域A照射激光束时，使用使波长308nm的光束振荡的XeCl受激准分子激光器。激光束的脉冲宽度为25nsec，重复频率为30Hz。另外，激光束的能量密度为782mJ/cm2。通过光学系统会聚成在被照射面上的激光束形状为线形，沿宽度方向(光束形状的短轴方向)进行激光束扫描。另外，边在室温下对照射区域喷射氮气体，边照射激光。 
接着，在对单晶硅层501表面使用纯水清洗之后，使用被稀释为1/100的氢氟酸对单晶硅层501进行处理，以去除形成在其表面上的自然氧化膜。然后，使用含臭氧水(O3水)处理单晶硅层501表面，以形成氧化膜。 
然后，对单晶硅层501进行第二蚀刻处理，以将单晶硅层501的厚度减薄到约50nm(参照图52G)。另外，蚀刻条件与图52E所示的第一蚀刻处理的条件相同。 
在进行第二蚀刻处理之后，在纵型电阻加热炉中，在氮气氛中对半导体衬底进行加热处理。在本实施例中，以600℃进行4小时的加热处理。 
通过上述步骤，制造具有照射了激光束的区域A及未照射区域B的本实施例的半导体衬底。 
在本实施例中，为了确认通过激光照射处理及之后的加热处理可以提高单晶半导体层的寿命，分别测量如下各步骤中的单晶硅层的区域A及区域B的寿命。在测量寿命时，使用上述μ-PCD法。另外，在条件1至条件5中，使用同一半导体衬底测量寿命。 
·条件1从单晶衬底分离了的单晶硅层(图52D) 
·条件2第一蚀刻处理后的单晶硅层(图52E) 
·条件3激光照射处理后的单晶硅层(图52F) 
·条件4第二蚀刻处理后的单晶硅层(图52G) 
·条件5加热处理后的单晶硅层(图52H) 
图53示出寿命的测量结果。在图53中，纵轴是反射微波的检测信号的峰值，峰值越大，寿命越长，因此可以根据峰值评价寿命。另外，该峰值与单晶硅层的厚度成比例，因此在图53中，使用峰值除以膜厚度而规格化了的数值。另外，在图53中，黑色柱状图表示区域A中的峰值，而白色柱状图表示区域B中的峰值。注意，在条件1及条件2下，区域A和区域B的条件没有差异，因此双方区域都表示同一数值。 
根据图53中的条件3的区域A和区域B的比较可知，通过进行激光照射处理，可以使寿命变长。另外，根据条件3的区域A和条件5的区域A的比较可知，通过进行激光照射处理后的加热处理，可以使寿命显著变长。另外，根据条件3的区域B和条件5的区域B的比较可知，即使不进行激光照射，也可以通过进行加热处理稍微提高寿命，但是根据条件5的区域A和区域B的比较可知，通过进行激光照射处理及加热处理，可以显著提高其效果。 
如上所述，通过对从单晶半导体衬底分离了的单晶硅层进行激光照射处理及之后的加热处理，可以显著提高单晶硅层的寿命。其理由不明确，但是可以认为：通过对进行激光照射处理而改善了结晶性的单晶硅层进行加热处理，可以在单晶硅层中减小使寿命缩短的电荷捕获中心密度(例如悬空键)。 
本说明书根据2007年11月1日在日本专利局受理的日本专利申请编号2007-285591而制作，通过参照将所述申请的全部内容涵盖在本说明书中。 

Claims (56)

1.一种半导体衬底的制造方法，包括如下步骤：
用离子照射单晶半导体衬底，以在所述单晶半导体衬底中形成损伤区域；
在所述单晶半导体衬底上形成缓冲层；
蚀刻所述缓冲层的一部分、所述损伤区域的一部分以及所述单晶半导体衬底的一部分，以在所述单晶半导体衬底上形成槽；
将支撑衬底与所述单晶半导体衬底隔着所述缓冲层而彼此接触地配置，以将所述单晶半导体衬底固定于所述支撑衬底；
在所述损伤区域处从所述支撑衬底分离所述单晶半导体衬底，以在所述支撑衬底上形成多个单晶半导体层；
用激光束照射所述多个单晶半导体层，以使所述多个单晶半导体层的每一层部分地熔化且再结晶化；以及
在400℃以上且所述多个再结晶了的单晶半导体层不熔化的温度下加热再结晶了的所述多个单晶半导体层。
2.根据权利要求1所述的半导体衬底的制造方法，其中所述多个再结晶了的单晶半导体层的加热温度为所述支撑衬底的应变点以下。
3.根据权利要求1所述的半导体衬底的制造方法，其中所述多个再结晶了的单晶半导体层的加热温度为500℃以上。
4.根据权利要求1所述的半导体衬底的制造方法，其中所述支撑衬底的应变点为650℃以上700℃以下。
5.根据权利要求1所述的半导体衬底的制造方法，其中所述支撑衬底是其应变点为650℃以上700℃以下的玻璃衬底。
6.根据权利要求1所述的半导体衬底的制造方法，其中所述多个单晶半导体层的激光束照射时的熔化区域薄于所述多个单晶半导体层的厚度。
7.根据权利要求1所述的半导体衬底的制造方法，其中所述多个单晶半导体层的激光束照射是在惰性气体气氛中进行的。
8.根据权利要求7所述的半导体衬底的制造方法，其中所述惰性气体是氮气或稀有气体。
9.根据权利要求7所述的半导体衬底的制造方法，其中所述惰性气体气氛中的氧浓度为30ppm以下。
10.根据权利要求1所述的半导体衬底的制造方法，其中所述离子是从通过激发氢气产生的等离子体抽出的离子。
11.根据权利要求1所述的半导体衬底的制造方法，其中所述缓冲层包括用来防止杂质侵入所述多个再结晶了的单晶半导体层的层。
12.根据权利要求1所述的半导体衬底的制造方法，其中所述缓冲层包括氮化硅膜或氮氧化硅膜。
13.根据权利要求1所述的半导体衬底的制造方法，其中所述缓冲层包括使所述单晶半导体衬底氧化而形成的氧化膜。
14.根据权利要求1所述的半导体衬底的制造方法，其中所述缓冲层包括氧化硅膜或氧氮化硅膜，以及所述缓冲层与所述单晶半导体衬底接触地被形成。
15.一种半导体衬底的制造方法，包括如下步骤：
用离子照射第一单晶半导体衬底，以在所述第一单晶半导体衬底中形成损伤区域；
用离子照射第二单晶半导体衬底，以在所述第二单晶半导体衬底中形成损伤区域；
用离子照射第三单晶半导体衬底，以在所述第三单晶半导体衬底中形成损伤区域；
将支撑衬底和所述第一单晶半导体衬底隔着第一缓冲层而彼此接触地配置，以将所述第一单晶半导体衬底固定于所述支撑衬底；
将所述支撑衬底和所述第二单晶半导体衬底隔着第二缓冲层而彼此接触地配置，以将所述第二单晶半导体衬底固定于所述支撑衬底；
在所述第一、第二单晶半导体衬底各自的损伤区域处从所述支撑衬底分离所述第一、第二单晶半导体衬底，以在所述支撑衬底上形成第一、第二单晶半导体层；
在将所述第一、第二单晶半导体衬底分离之后，将所述支撑衬底与所述第三单晶半导体衬底隔着第三缓冲层而彼此接触地配置，以将所述第三单晶半导体衬底固定于所述支撑衬底，其中所述第三单晶半导体衬底位于所述第一单晶半导体层和所述第二单晶半导体层之间；
在所述损伤区域处从所述支撑衬底分离所述第三单晶半导体衬底，以在所述支撑衬底上形成第三单晶半导体层；
用激光束照射所述第一、第二、第三单晶半导体层，以使所述第一、第二、第三单晶半导体层部分地熔化且再结晶化；以及
在400℃以上且再结晶了的单晶半导体层不熔化的温度下加热所述第一、第二、第三再结晶了的单晶半导体层。
16.根据权利要求15所述的半导体衬底的制造方法，其中所述第一、第二、第三再结晶了的单晶半导体层的加热温度为所述支撑衬底的应变点以下。
17.根据权利要求15所述的半导体衬底的制造方法，其中所述第一、第二、第三再结晶了的单晶半导体层的加热温度为500℃以上。
18.根据权利要求15所述的半导体衬底的制造方法，其中所述支撑衬底的应变点为650℃以上700℃以下。
19.根据权利要求15所述的半导体衬底的制造方法，其中所述支撑衬底是其应变点为650℃以上700℃以下的玻璃衬底。
20.根据权利要求15所述的半导体衬底的制造方法，其中所述第一、第二、第三单晶半导体层的激光束照射时的熔化区域薄于所述第一、第二、第三单晶半导体层的厚度。
21.根据权利要求15所述的半导体衬底的制造方法，其中所述第一、第二、第三单晶半导体层的激光束照射是在惰性气体气氛中进行的。
22.根据权利要求21所述的半导体衬底的制造方法，其中所述惰性气体是氮气或稀有气体。
23.根据权利要求21所述的半导体衬底的制造方法，其中所述惰性气体气氛中的氧浓度为30ppm以下。
24.根据权利要求15所述的半导体衬底的制造方法，其中所述离子是从通过激发氢气产生的等离子体抽出的离子。
25.根据权利要求15所述的半导体衬底的制造方法，其中所述第一、第二、第三缓冲层包括用来防止杂质侵入所述第一、第二、第三再结晶了的单晶半导体层的阻挡层。
26.根据权利要求15所述的半导体衬底的制造方法，其中所述第一、第二、第三缓冲层包括氮化硅膜或氮氧化硅膜。
27.根据权利要求15所述的半导体衬底的制造方法，其中所述第一、第二、第三缓冲层包括使所述第一、第二、第三单晶半导体衬底氧化而形成的氧化膜。
28.根据权利要求15所述的半导体衬底的制造方法，其中所述第一、第二、第三缓冲层包括氧化硅膜或氧氮化硅膜，以及所述第一、第二、第三缓冲层分别与所述第一、第二、第三单晶半导体衬底接触地被形成。
29.一种半导体装置的制造方法，包括如下步骤：
用离子照射单晶半导体衬底，以在所述单晶半导体衬底中形成损伤区域；
在所述单晶半导体衬底上形成缓冲层；
蚀刻所述缓冲层的一部分、所述损伤区域的一部分以及所述单晶半导体衬底的一部分，以在所述单晶半导体衬底上形成槽；
将支撑衬底与所述单晶半导体衬底隔着所述缓冲层而彼此接触地配置，以将所述单晶半导体衬底固定于所述支撑衬底；
在所述损伤区域处从所述支撑衬底分离所述单晶半导体衬底，以在所述支撑衬底上形成多个单晶半导体层；
用激光束照射所述多个单晶半导体层，以使所述多个单晶半导体层的每一层部分地熔化且再结晶化；
在400℃以上且所述多个再结晶了的单晶半导体层不熔化的温度下加热再结晶了的所述多个单晶半导体层；以及
在所述多个再结晶了的单晶半导体层上形成栅极绝缘层。
30.根据权利要求29所述的半导体装置的制造方法，其中所述多个再结晶了的单晶半导体层的加热温度为所述支撑衬底的应变点以下。
31.根据权利要求29所述的半导体装置的制造方法，其中所述多个再结晶了的单晶半导体层的加热温度为500℃以上。
32.根据权利要求29所述的半导体装置的制造方法，其中所述支撑衬底的应变点为650℃以上700℃以下。
33.根据权利要求29所述的半导体装置的制造方法，其中所述支撑衬底是其应变点为650℃以上700℃以下的玻璃衬底。
34.根据权利要求29所述的半导体装置的制造方法，其中所述多个单晶半导体层的激光束照射时的熔化区域薄于所述多个单晶半导体层的厚度。
35.根据权利要求29所述的半导体装置的制造方法，其中所述多个单晶半导体层的激光束照射是在惰性气体气氛中进行的。
36.根据权利要求35所述的半导体装置的制造方法，其中所述惰性气体是氮气或稀有气体。
37.根据权利要求35所述的半导体装置的制造方法，其中所述惰性气体气氛中的氧浓度为30ppm以下。
38.根据权利要求29所述的半导体装置的制造方法，其中所述离子是从通过激发氢气产生的等离子体抽出的离子。
39.根据权利要求29所述的半导体装置的制造方法，其中所述缓冲层包括用来防止杂质侵入所述多个再结晶了的单晶半导体层的阻挡层。
40.根据权利要求29所述的半导体装置的制造方法，其中所述缓冲层包括氮化硅膜或氮氧化硅膜。
41.根据权利要求29所述的半导体装置的制造方法，其中所述缓冲层包括使所述单晶半导体衬底氧化而形成的氧化膜。
42.根据权利要求29所述的半导体装置的制造方法，其中所述缓冲层包括氧化硅膜或氧氮化硅膜，以及所述缓冲层与所述单晶半导体衬底接触地被形成。
43.一种半导体装置的制造方法，包括如下步骤：
用离子照射第一单晶半导体衬底，以在所述第一单晶半导体衬底中形成损伤区域；
用离子照射第二单晶半导体衬底，以在所述第二单晶半导体衬底中形成损伤区域；
用离子照射第三单晶半导体衬底，以在所述第三单晶半导体衬底中形成损伤区域；
将支撑衬底和所述第一单晶半导体衬底隔着第一缓冲层而彼此接触地配置，以将所述第一单晶半导体衬底固定于所述支撑衬底；
将所述支撑衬底和所述第二单晶半导体衬底隔着第二缓冲层而彼此接触地配置，以将所述第二单晶半导体衬底固定于所述支撑衬底；
在所述第一、第二单晶半导体衬底各自的损伤区域处从所述支撑衬底分离所述第一、第二单晶半导体衬底，以在所述支撑衬底上形成第一、第二单晶半导体层；
在将所述第一、第二单晶半导体衬底分离之后，将所述支撑衬底和所述第三单晶半导体衬底隔着第三缓冲层而彼此接触地配置，以将所述第三单晶半导体衬底固定于所述支撑衬底，其中所述第三单晶半导体衬底位于所述第一单晶半导体层和所述第二单晶半导体层之间；
在所述损伤区域处从所述支撑衬底分离所述第三单晶半导体衬底，以在所述支撑衬底上形成第三单晶半导体层；
将激光束照射到所述第一、第二、第三单晶半导体层，以使所述第一、第二、第三单晶半导体层部分地熔化且再结晶化；以及
在400℃以上且第一、第二、第三再结晶了的单晶半导体层不熔化的温度下加热所述第一、第二、第三再结晶了的单晶半导体层；以及
在所述第一、第二、第三再结晶了的单晶半导体层之上形成栅极绝缘层。
44.根据权利要求43所述的半导体装置的制造方法，其中所述第一、第二、第三再结晶了的单晶半导体层的加热温度为所述支撑衬底的应变点以下。
45.根据权利要求43所述的半导体装置的制造方法，其中所述第一、第二、第三再结晶了的单晶半导体层的加热温度为500℃以上。
46.根据权利要求43所述的半导体装置的制造方法，其中所述支撑衬底的应变点为650℃以上700℃以下。
47.根据权利要求43所述的半导体装置的制造方法，其中所述支撑衬底是其应变点为650℃以上700℃以下的玻璃衬底。
48.根据权利要求43所述的半导体装置的制造方法，其中所述第一、第二、第三单晶半导体层的激光束照射时的熔化区域薄于所述第一、第二、第三单晶半导体层的厚度。
49.根据权利要求43所述的半导体装置的制造方法，其中所述第一、第二、第三单晶半导体层的激光束照射是在惰性气体气氛中进行的。
50.根据权利要求49所述的半导体装置的制造方法，其中所述惰性气体是氮气或稀有气体。
51.根据权利要求49所述的半导体装置的制造方法，其中所述惰性气体气氛中的氧浓度为30ppm以下。
52.根据权利要求43所述的半导体装置的制造方法，其中所述离子是从通过激发氢气产生的等离子体抽出的离子。
53.根据权利要求43所述的半导体装置的制造方法，其中所述第一、第二、第三缓冲层包括用来防止杂质侵入所述第一、第二、第三再结晶了的单晶半导体层的阻挡层。
54.根据权利要求43所述的半导体装置的制造方法，其中所述第一、第二、第三缓冲层包括氮化硅膜或氮氧化硅膜。
55.根据权利要求43所述的半导体装置的制造方法，其中所述第一、第二、第三缓冲层包括使所述第一、第二、第三单晶半导体衬底氧化而形成的氧化膜。
56.根据权利要求43所述的半导体装置的制造方法，其中所述第一、第二、第三缓冲层包括氧化硅膜或氧氮化硅膜，以及所述第一、第二、第三缓冲层分别与所述第一、第二、第三单晶半导体衬底接触地被形成。
CN2010102546430A 2007-11-01 2008-10-31 半导体衬底的制造方法、以及半导体装置的制造方法 Expired - Fee Related CN101937861B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007285591 2007-11-01
JP2007-285591 2007-11-01

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2008101739301A Division CN101425455B (zh) 2007-11-01 2008-10-31 半导体衬底及其制造方法、以及半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN101937861A true CN101937861A (zh) 2011-01-05
CN101937861B CN101937861B (zh) 2013-12-18

Family

ID=40587265

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2010102546430A Expired - Fee Related CN101937861B (zh) 2007-11-01 2008-10-31 半导体衬底的制造方法、以及半导体装置的制造方法
CN2008101739301A Expired - Fee Related CN101425455B (zh) 2007-11-01 2008-10-31 半导体衬底及其制造方法、以及半导体装置的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2008101739301A Expired - Fee Related CN101425455B (zh) 2007-11-01 2008-10-31 半导体衬底及其制造方法、以及半导体装置的制造方法

Country Status (5)

Country Link
US (2) US7851318B2 (zh)
JP (1) JP5523693B2 (zh)
KR (2) KR101558190B1 (zh)
CN (2) CN101937861B (zh)
TW (2) TWI450367B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110785833A (zh) * 2017-06-19 2020-02-11 罗姆股份有限公司 半导体装置的制造方法及晶片粘合结构体
CN111370525A (zh) * 2020-03-13 2020-07-03 京东方科技集团股份有限公司 光电探测器、其制备方法及光电探测装置

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6850080B2 (en) * 2001-03-19 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Inspection method and inspection apparatus
JP2008058809A (ja) * 2006-09-01 2008-03-13 Nuflare Technology Inc 基板カバー、荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP5774277B2 (ja) * 2007-01-23 2015-09-09 イムラ アメリカ インコーポレイテッド 超短レーザ微細テクスチャ印刷
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP5548351B2 (ja) * 2007-11-01 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7851318B2 (en) * 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
US7749850B2 (en) * 2007-11-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5700617B2 (ja) 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
KR100989125B1 (ko) * 2008-07-16 2010-10-20 삼성모바일디스플레이주식회사 원장기판 절단 장치 및 이에 의하여 절단된 유기발광표시장치
JP5552276B2 (ja) * 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8815657B2 (en) * 2008-09-05 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2010067930A (ja) * 2008-09-12 2010-03-25 Toshiba Corp 半導体装置およびその製造方法
JP2010114431A (ja) * 2008-10-10 2010-05-20 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
SG162675A1 (en) * 2008-12-15 2010-07-29 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
CN101710586B (zh) * 2009-01-09 2011-12-28 深超光电（深圳）有限公司 提高开口率的储存电容及其制作方法
JP5453947B2 (ja) * 2009-06-17 2014-03-26 ソニー株式会社 固体撮像素子の製造方法
JP5713603B2 (ja) * 2009-09-02 2015-05-07 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
WO2011043178A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
EP2315234A1 (en) * 2009-10-20 2011-04-27 Applied Materials, Inc. Method and installation for producing an anti-reflection and/or passivation coating for semiconductor devices
KR101829176B1 (ko) 2009-11-20 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011136018A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
JP5350345B2 (ja) * 2010-09-22 2013-11-27 株式会社神戸製鋼所 薄膜半導体の結晶性評価装置および方法
EP2680983A4 (en) * 2011-03-03 2015-03-04 Univ Columbia METHOD FOR PRODUCING THIN FILMS FROM CRYSTAL DIAMONDS
KR101319901B1 (ko) * 2011-03-25 2013-10-18 엘지전자 주식회사 기능성 막을 가지는 제품의 제조장치 및 그 제어방법
WO2012134082A2 (en) 2011-03-25 2012-10-04 Lg Electronics Inc. Plasma enhanced chemical vapor deposition apparatus and method for controlling the same
US10081870B2 (en) 2011-03-25 2018-09-25 Lg Electronics Inc. Plasma enhanced chemical vapor deposition apparatus and method for controlling the same
JP5935471B2 (ja) * 2011-04-25 2016-06-15 日本電気硝子株式会社 液晶レンズ
US8420541B2 (en) * 2011-05-06 2013-04-16 Nanya Technology Corporation Method for increasing adhesion between polysilazane and silicon nitride
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
FR2978604B1 (fr) * 2011-07-28 2018-09-14 Soitec Procede de guerison de defauts dans une couche semi-conductrice
EP2745360A4 (en) 2011-08-01 2015-07-08 Univ Columbia CONJUGATES OF NANODIAMANT AND MAGNETIC OR METALLIC PARTICLES
TWI447957B (zh) * 2011-08-22 2014-08-01 Chao Yuan Cheng Iii-v族晶圓可重複進行磊晶製程之方法與構造
US8772130B2 (en) 2011-08-23 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
WO2013040446A1 (en) 2011-09-16 2013-03-21 The Trustees Of Columbia University In The City Of New York High-precision ghz clock generation using spin states in diamond
US8367509B1 (en) * 2011-09-21 2013-02-05 Nanya Technology Corporation Self-aligned method for forming contact of device with reduced step height
US9632045B2 (en) 2011-10-19 2017-04-25 The Trustees Of Columbia University In The City Of New York Systems and methods for deterministic emitter switch microscopy
JP6245791B2 (ja) * 2012-03-27 2017-12-13 日亜化学工業株式会社 縦型窒化物半導体素子およびその製造方法
JP5441020B1 (ja) * 2012-08-29 2014-03-12 Ｔｏｔｏ株式会社 静電チャック
KR20190025051A (ko) * 2013-01-14 2019-03-08 캘리포니아 인스티튜트 오브 테크놀로지 그라펜을 형성시키는 방법 및 시스템
CN103367467A (zh) * 2013-08-02 2013-10-23 浙江正泰太阳能科技有限公司 一种太阳能电池
JP5880508B2 (ja) * 2013-09-24 2016-03-09 日本電気株式会社 配線基板およびその製造方法
TWI619264B (zh) * 2014-02-11 2018-03-21 晶元光電股份有限公司 光電元件及其製造方法
JP2016066788A (ja) 2014-09-19 2016-04-28 株式会社半導体エネルギー研究所 半導体膜の評価方法および半導体装置の作製方法
KR20160053001A (ko) * 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR102352245B1 (ko) * 2014-11-13 2022-01-18 삼성전자주식회사 반도체 장치 제조 방법
KR102342850B1 (ko) * 2015-04-17 2021-12-23 삼성전자주식회사 반도체 소자의 제조를 위한 유전체층의 큐어링 방법
US9620376B2 (en) 2015-08-19 2017-04-11 Lam Research Corporation Self limiting lateral atomic layer etch
EP3144958B1 (en) * 2015-09-17 2021-03-17 Soitec Structure for radiofrequency applications and process for manufacturing such a structure
JP6416140B2 (ja) * 2016-02-12 2018-10-31 信越化学工業株式会社 多結晶シリコン棒および多結晶シリコン棒の選別方法
JP6810578B2 (ja) * 2016-11-18 2021-01-06 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法
CN107326435A (zh) * 2017-07-28 2017-11-07 西安交通大学 一种生长GaN的SiC衬底的剥离方法
CN107727012A (zh) * 2017-10-07 2018-02-23 佛山智北汇科技有限公司 一种基于光学衍射的塑料件表面平整度检测装置
JP6896667B2 (ja) * 2018-03-14 2021-06-30 株式会社日立ハイテク 荷電粒子線装置、断面形状推定プログラム
CN108766244B (zh) * 2018-06-06 2021-02-09 京东方科技集团股份有限公司 一种柔性显示面板及其制备方法、显示装置
EP4210092A1 (en) * 2018-06-08 2023-07-12 GlobalWafers Co., Ltd. Method for transfer of a thin layer of silicon
JP7169872B2 (ja) * 2018-12-26 2022-11-11 住重アテックス株式会社 半導体装置および半導体装置の製造方法
CN110216370B (zh) * 2019-05-17 2021-10-01 北京华卓精科科技股份有限公司 激光退火方法和系统
KR20210070417A (ko) * 2019-12-04 2021-06-15 삼성디스플레이 주식회사 표시 장치
CN114589419B (zh) * 2022-05-07 2022-08-19 湖北三维半导体集成创新中心有限责任公司 晶圆的切割方法和激光切割装置
CN117711917A (zh) * 2024-02-05 2024-03-15 中国科学院长春光学精密机械与物理研究所 一种多晶硅薄膜及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
JP2000106424A (ja) * 1998-07-29 2000-04-11 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3621151B2 (ja) 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6326248B1 (en) 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
IT1305829B1 (it) * 1998-06-05 2001-05-16 St Microelectronics Srl Recupero del danneggiamento dell'ossido di campo causato da processidi impiantazione ionica ad alta energia e procedimenti di
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
JP4522642B2 (ja) * 2001-05-18 2010-08-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4050503B2 (ja) * 2001-11-29 2008-02-20 株式会社日立製作所 表示装置
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
JP2004139944A (ja) * 2002-10-21 2004-05-13 Applied Materials Inc イオン注入装置及び方法
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
JP4759919B2 (ja) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
US7851318B2 (en) * 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
JP2000106424A (ja) * 1998-07-29 2000-04-11 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110785833A (zh) * 2017-06-19 2020-02-11 罗姆股份有限公司 半导体装置的制造方法及晶片粘合结构体
CN111370525A (zh) * 2020-03-13 2020-07-03 京东方科技集团股份有限公司 光电探测器、其制备方法及光电探测装置

Also Published As

Publication number Publication date
CN101425455B (zh) 2013-02-13
US20090115029A1 (en) 2009-05-07
KR20090045128A (ko) 2009-05-07
TWI442519B (zh) 2014-06-21
KR101558192B1 (ko) 2015-10-12
US7851318B2 (en) 2010-12-14
US20100291754A1 (en) 2010-11-18
JP5523693B2 (ja) 2014-06-18
US8481393B2 (en) 2013-07-09
JP2009135468A (ja) 2009-06-18
TW201101432A (en) 2011-01-01
KR101558190B1 (ko) 2015-10-07
TWI450367B (zh) 2014-08-21
CN101425455A (zh) 2009-05-06
CN101937861B (zh) 2013-12-18
TW200943495A (en) 2009-10-16
KR20100096053A (ko) 2010-09-01

Similar Documents

Publication Publication Date Title
CN101937861B (zh) 半导体衬底的制造方法、以及半导体装置的制造方法
CN101409221B (zh) 制造半导体器件的方法
CN101425449B (zh) 半导体衬底的制造方法、半导体装置、及电子设备
CN101308782B (zh) Soi衬底的制造方法、以及半导体装置的制造方法
CN101471248B (zh) 半导体衬底的制造方法及半导体器件的制造方法
CN101303967B (zh) 半导体装置的制造方法
KR101484492B1 (ko) 반도체 기판의 제작 방법 및 반도체 장치의 제작 방법
CN101409222B (zh) Soi衬底的制造方法
US8324086B2 (en) Method for manufacturing a semiconductor substrate by laser irradiation
KR101494627B1 (ko) 반도체 기판 및 반도체 장치의 제작 방법
KR101651206B1 (ko) Ｓｏｉ 기판의 제작 방법
TW201515146A (zh) 用以生產ｓｏｉ基板及半導體裝置的方法
TW200937508A (en) Substrate provided with semiconductor films and manufacturing method thereof
JP5713603B2 (ja) Ｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131218

Termination date: 20181031

CF01 Termination of patent right due to non-payment of annual fee