CN101950924B - 半导体光学元件的制造方法 - Google Patents

半导体光学元件的制造方法 Download PDF

Info

Publication number
CN101950924B
CN101950924B CN2010102983042A CN201010298304A CN101950924B CN 101950924 B CN101950924 B CN 101950924B CN 2010102983042 A CN2010102983042 A CN 2010102983042A CN 201010298304 A CN201010298304 A CN 201010298304A CN 101950924 B CN101950924 B CN 101950924B
Authority
CN
China
Prior art keywords
resist
layer
waveguide ridge
semiconductor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010102983042A
Other languages
English (en)
Other versions
CN101950924A (zh
Inventor
阿部真司
川崎和重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101950924A publication Critical patent/CN101950924A/zh
Application granted granted Critical
Publication of CN101950924B publication Critical patent/CN101950924B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Abstract

本发明提供一种半导体光学元件的制造方法。在波导路径脊的上表面稳定地防止半导体层和电极层的接触面积的减少，并防止该半导体层中的蚀刻损伤。在半导体层上层叠金属保护层(75)形成波导路径(40)，用SiO2膜(78)将其覆盖，涂敷抗蚀剂后，使波导路径脊(40)顶部的SiO2膜(78)的表面露出，并且借助于具有比波导路径脊(40)的金属保护层(75)表面高且比波导路径脊(40)的SiO2膜(78)的表面低的表面的抗蚀剂膜来埋设沟道(38)的SiO2膜(78)，形成抗蚀剂图形(82)，将抗蚀剂图形(82)作为掩膜，利用干蚀刻去除SiO2膜(78)，进而，利用湿蚀刻去除金属保护层(75)，使波导路径脊(40)的p-GaN层(74)表面露出，来形成电极层(46)。

Description

半导体光学元件的制造方法
本申请是下述申请的分案申请：
发明名称：半导体光学元件的制造方法
申请日：2007年10月15日
申请号：200710305756.7
技术领域
本发明涉及一种半导体光学元件的制造方法，特别地涉及一种在波导路径脊顶部具备电极的半导体光学元件的制造方法。
背景技术
近年来，作为光盘的高密度化所需的从蓝色区域至紫外线区域可发光的半导体激光器，积极开发研究一种采用AlGaInN等的氮化物类III-V族化合物半导体的氮化物类半导体激光器，并已实用化。
在GaN基板上结晶生长化合物半导体而形成这种蓝紫色LD(在下文中，将激光二极管表示为LD)。
代表性的化合物半导体有结合III族元素和V族元素的III-V族化合物半导体，通过结合多个III族原子和V族原子，就能获得具有多种组成比的混晶化合物半导体。作为在蓝紫色LD中使用的化合物半导体，例如，有GaN、GaPN、GaNAs、InGaN、AlGaN等。
波导路径脊型LD，通常在波导路径脊的顶部设置电极层。该电极层与作为波导路径脊的最上层的接触层的连接，通过在覆盖波导路径脊的绝缘膜中在波导路径脊顶部设置的开口来进行。采用在形成波导路径脊时所使用的、利用光刻掩膜的剥离方法来形成具有该开口的绝缘膜。由此，由于与接触层粘接的光刻掩膜，在与接触层的结合部沿着接触层的表面凹陷，所以剥离之后在该洼陷部分也会残留覆盖波导路径脊的一部分绝缘膜，变成仅覆盖该残留的绝缘膜量的接触层的表面，电极层和接触层的接触面积就会比接触层的整个表面面积变得更小。
在过去的红色LD中所使用的接触层材料、例如GaAs等中，由于接触电阻较低，所以利用剥离方法产生的接触面积减少没有大大增加接触电阻，也没有大大影响LD工作电压的上升。
但是，在蓝紫色LD的时候的接触层中所使用的材料为GaN等，材料的接触电阻比较高，由此电极与接触层的接触面积的降低，导致提高电极与接触层的接触电阻，提高蓝紫色LD的工作电压的结果。
为了防止电极与接触层的接触面积的减少，依次举出LD制造方法的公知实例。
在形成氮化物半导体激光元件的情况下，首先，在含有多个半导体层的晶片的p型接触层111上，形成由钯/钼/金构成的p型电极层112。接着，在p型电极层112上，形成带状的光刻掩膜(未图示)，利用RIE(反应性离子蚀刻)形成脊带114。即，利用Ar气，通过蚀刻形成p型电极112，进而通过利用Ar、Cl2和SiCl4的混合气体，在到p型接触层111和p型接触层110的途中进行蚀刻，或在到p引导层109的的途中进行蚀刻，形成脊带。并且，仍旧残留脊带114的抗蚀剂，以覆盖晶片的上表面的方式，形成0.5μm厚度的绝缘膜115(主要由ZrO2构成的Zr氧化物)。此后，通过去除抗蚀剂，露出脊带114的上边。并且，形成由钼和金构成的p型焊盘电极116，以便覆盖p型电极112和至少其两侧附近的绝缘膜115。(例如，参照日本专利文献1，第9页、42-50行，以及图1)。
此外，在另一个公知实例中，公开了一种包含层叠两个不同的光刻胶层的步骤的、用于制造脊波导管半导体LD的自对准方法。该制造方法是以下所述的方法。
下侧的光刻胶层，仅在具有小于300nm波长的光下反应，上侧的光刻胶层仅在具有比300nm长的波长的光下反应。在第2被覆波导层406和在其上形成保护层408的半导体层叠结构中，去除保护层408和第2被覆波导层406的一部分，形成脊结构414和双沟道412。并且，在脊结构414和双沟道412的表面上，形成第2绝缘膜416。在该第2绝缘膜上，形成下层的第1光刻胶层420和上层的第2光刻胶层422。为了露出脊结构414附近的第1光刻胶层420，图形化第2光刻胶层422。接着，为了露出脊结构414上的第2绝缘膜416，对第1光刻胶层420进行RIE处理。然后，为了去除脊结构414外侧的第2绝缘膜416，实行包含RIE处理的蚀刻处理。然后，去除残留的第1光刻胶层420和第2光刻胶层422，第1金属层424作为电极被蒸镀。(例如，参照日本专利文献2，段落编号[0024]至[0034]，及图7至图18)。
并且，在其它公知实例中，公开了一种方法，通过利用Al金属掩膜的湿蚀刻，蚀刻接触层，并且残留着金属掩膜不动，将接触层作为掩膜，进行湿蚀刻，形成脊和沟道，同时，利用等离子体CVD，在整个表面上形成绝缘膜，然后，通过剥离去除Al图形和在其上淀积的绝缘膜。然后，利用常规的平板印刷工艺，形成露出p侧电极的部分的抗蚀剂图形，将该抗蚀剂图形作为掩膜，真空蒸着电极材料，通过剥离去除抗蚀剂图形和其上的电极材料，形成与脊的接触层紧密粘接的电极(例如，参照日本专利文献3，段落编号[0025]至[0034]，及图1)。
并且，在其它公知实例中，公开了以下的工序。在接触层13表面的几乎整个表面上，形成第1保护膜61，在该第1保护膜61上，形成带状的第3保护膜63。蚀刻仍旧粘附第3保护膜63的第1保护膜61之后，去除第3保护膜63，形成带状的第1保护膜61。接着，通过将第1保护膜作为掩膜，在到p侧接触层13和接触层之下的层，例如p侧镀层12的中途进行蚀刻，形成带状的波导路径。然后，用与第1保护膜61不同的材料，在带状的波导路径的侧面，和经蚀刻而露出的氮化物半导体层，前面的蚀刻中p侧镀层12的平面，形成具有的绝缘性的第2保护膜62，利用剥离方法，去除了仅第1保护膜61，在第2保护膜和p侧接触层13上，形成与该p侧接触层13电气连接的p电极。(例如，参照日本专利文献4，段落编号[0020]至[0027]，及图1)。
在这些现有的方法中，即使作为确保波导路径脊的接触层和电极层的接触面积的方法，包括同时蚀刻金属膜和金属膜下层的半导体层的工序；在使用2层抗蚀剂的情况下稳定下层的抗蚀剂，残留规定厚度并停止蚀刻的工序；和一面将金属膜作为掩膜，一面在使用多个保护膜的情况下进行剥离的工序等，在稳定地制造特性统一的器件上也存在问题点。此外，还存在使用多个抗蚀剂和保护膜的情况下会降低工序的自由度等的问题点。
由此，以利用简单的工序，在波导路径脊的上表面稳定地防止半导体层和电极层的接触面积的减少为目的，开发出了一种如下所述的制造工序。
首先，通过在层叠半导体层的晶片上形成沟部，来形成波导路径脊，在晶片的整个表面上形成SiO2膜。然后，在晶片的整个表面上涂敷抗蚀剂，使在波导路径脊的顶部处的抗蚀剂膜的厚度比沟部处的抗蚀剂膜的厚度更厚形成抗蚀剂膜。然后，同样地利用干蚀刻，从抗蚀剂膜的表面上去除抗蚀剂，残留沟部的抗蚀剂膜的同时，去除波导路径脊的顶部处的抗蚀剂膜，形成露出波导路径脊的顶部的抗蚀剂图形。然后，将该抗蚀剂图形作为掩膜，自表面同样地蚀刻露出的SiO2膜，一边残留在沟部的侧面及底部处形成的SiO2膜，一边去除在波导路径脊的顶部处形成的SiO2膜，确实地在波导路径脊的顶部的SiO2膜上形成开口部。
然后，去除抗蚀剂图形之后，在波导路径脊的顶部处形成p侧电极。
再有，作为将p型欧姆电极作为掩膜形成脊带的一个公知实例，公开了在由GaN形成的p型接触层的上面，形成带状的金属层(第1层是Ni/Au，第2层是Pt)，然后，进行热处理(合金化)，形成p侧欧姆电极，将该p侧欧姆电极作为掩膜，采用蚀刻气体Cl2，进行蚀刻直至露出p型引导层这样的例子(例如，参照日本专利文献5，段落编号[0035]至[0038]，及图2)。
此外，在作为进行脊形成的其它公知实例中，公开了如下所述的工序。在第1工序中，在p侧接触层13表面的几乎整个表面上形成由Si氧化物形成的第1保护膜61，在该第1保护膜61上，形成带状的第3保护膜63。蚀刻仍然附着有第3保护膜63的第1保护膜61后，去除第3保护膜63，形成带状的第1保护膜61。接着，在第2工序中，从形成第1保护膜61的p侧接触层13的没有形成第1保护膜61的部分蚀刻，在第1保护膜61正下方部分形成对应保护膜形状的带状波导路径区域。然后，在第3工序中，使用与第1保护膜61不同的材料的、具有绝缘性的材料，在带状波导路径的侧面、经蚀刻而露出的氮化物半导体层(p侧镀层12)的平面及第1保护膜61上形成第2保护膜62。当形成第2保护膜62之后，通过利用蚀刻去除第1保护膜61，只去除在第1保护膜61上形成的第2保护膜，在带状的侧面及p侧镀层12的平面上，连续形成第2保护膜。
虽然不特别限定第3工序中的蚀刻处理，但可列举出例如采用氢氟酸的干蚀刻方法。(例如，参照日本专利文献6，段落编号[0018]至[0024]，及图6)。
日本专利文献1再次公布专利文献(A1)JP WO2003/085790号公报
日本专利文献2特开2000-22261号公报
日本专利文献3特开2000-340880号公报
日本专利文献4特开2003-142769号公报
日本专利文献5特开2004-253545号公报
日本专利文献6特开2000-114664号公报
发明内容
在现有的方法中，在形成波导路径脊后，用SiO2膜覆盖涂敷抗蚀剂，在残留沟部的抗蚀剂膜的同时，形成露出波导路径脊的顶部的抗蚀剂图形，将该抗蚀剂图形作为掩膜，从表面同样地蚀刻露出的SiO2膜，一边残留沟部的侧面及底部处形成的SiO2膜，一边去除在波导路径脊的顶部处形成的SiO2膜，在波导路径脊的顶部处形成SiO2膜的开口部，在上述的工序中，在去除SiO2膜以蚀刻中进行干蚀刻的情况下，就会存在因蚀刻而使在SiO2膜中覆盖的半导体层上产生损伤的情况。在例如SiO2膜的下层为p型接触层的情况下，存在因蚀刻而受到损伤、增加接触电阻的情况。特别地，在利用GaN类材料构成p型接触层时，GaN类材料在湿蚀刻中，难于进行材料的去除，难于用湿蚀刻消除该损伤部分，具有这样的问题点。
为了解决上述问题而实施本发明，本发明的第1目的在于提供一种制造方法，利用简单工序，就能够在波导路径脊的上表面中，稳定地防止半导体层和电极层的接触面积减少，同时就能够防止因在波导路径脊的顶部的半导体层中进行蚀刻而导致的损伤，提高成品率。
根据本发明的半导体光学元件的制造方法，包括：在半导体基板上依次层叠第1导电类型的第1半导体层、有源层、第2导电类型的第2半导体层及保护层，形成半导体层叠结构的工序；在该半导体层叠结构的表面上涂敷抗蚀剂、利用照相制版工艺，形成包括具有对应于波导路径脊的宽度的带状抗蚀剂膜部分的第1抗蚀剂图形的工序；将该第1抗蚀剂图形作为掩膜，利用蚀刻去除保护层使第2半导体层露出的工序；通过将第1抗蚀剂图形作为掩膜、利用干蚀刻去除第2半导体层的上表面侧的一部分，在底部形成残留了第2半导体层的一部分的凹部，由此形成波导路径脊的工序；去除第1抗蚀剂图形，在含有凹部和最表面上具有保护层的波导路径脊的半导体层叠结构的表面上，形成第1绝缘膜的工序；露出在波导路径脊顶部上形成的第1绝缘膜的表面，同时借助于具有比波导路径脊的第2半导体层表面高且比波导路径脊顶部上的第1绝缘膜表面低的表面的抗蚀剂膜，埋设与波导路径脊邻接的凹部的第1绝缘膜，形成第2抗蚀剂图形的工序；将第2抗蚀剂图形作为掩膜、利用干蚀刻去除第1绝缘膜，露出波导路径脊的保护层表面的工序；利用湿蚀刻去除保护层，露出第2半导体层的工序；以及在露出的波导路径脊的第2半导体层的表面上形成电极层的工序。
在根据本发明的半导体光学元件的制造方法中，在与波导路径脊邻接的凹部处形成的第2抗蚀剂图形具有比波导路径脊的保护层表面高、且比波导路径脊顶部上的第1绝缘膜表面低的表面。当使用该第2抗蚀剂图形，利用干蚀刻去除波导路径脊顶部的第1绝缘膜时，不仅残留波导路径脊的侧面及凹部的第1绝缘膜，而且还露出波导路径脊顶部的保护层。并且，当利用湿蚀刻去除保护层时，还露出第2半导体层，并在该露出的第2半导体层上形成电极层。利用该简单工艺，就能够不减少第2半导体层与电极层的面积进行粘结。并且，当将第2抗蚀剂图形作为掩膜，利用干蚀刻去除第1绝缘膜时，由于在波导路径脊的第2半导体层上形成保护层，所以就能够防止因干蚀刻对第2半导体层的损伤，就能够抑制起因于干蚀刻的第2半导体层的接触电阻的增加。
附图说明
图1是根据本发明的一个实施方式的半导体LD的剖面图。
图2是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图3是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图4是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图5是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图6是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图7是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图8是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图9是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图10是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图11是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图12是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图13是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图14是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图15是表示根据本发明的半导体LD的另一种制造方法的各制造工序的半导体LD的局部剖面图。
图16是表示根据本发明的半导体LD的另一种制造方法的各制造工序的半导体LD的局部剖面图。
图17是表示根据本发明的半导体LD的另一种制造方法的各制造工序的半导体LD的局部剖面图。
图18是根据本发明的一个实施方式的半导体LD的剖面图。
图19是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图20是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图21是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图22是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图23是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图24是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图25是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图26是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
图27是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
符号说明
12  n型GaN基板、16  第1n-镀层、18  第2n-镀层、20  第3n-镀层、26  有源层、34  p-镀层、36  接触层、75  金属保护层、76  抗蚀剂图形、40波导路径脊、78  SiO2膜、82  抗蚀剂图形、46  p侧电极。
具体实施方式
在下文的实施方式中，作为半导体光学元件，虽然，例如以蓝紫色LD作为实例进行说明，但不限于蓝紫色LD，完全适用于红色等的半导体光学元件，达到同样的效果。
因此，构成半导体层叠结构的各种材料不限于氮化物类半导体，也包含InP类材料或GaAs类材料。此外，基板不限于GaN基板，也可以是InP、GaAs、Si、SiC等的其它半导体基板、或蓝宝石基板等的绝缘基板。
实施方式1
图1是根据本发明的一个实施方式的半导体LD的剖面图。再有，在各图中，相同的符号表示相同或相应的部件。
在图1中，该LD 10是波导路径脊类型的蓝紫色LD，形成在作为n型GaN基板12(在下文中，将“n型”记载为“n-”，此外将“p型”记载为“p-”，特别地将未掺杂杂质的未掺杂情况记载为“i-”)的一个主表面的Ga面上用n-GaN形成的缓冲层14，作为在该缓冲层14上用n-AlGaN形成的第1半导体层的、例如第1n-镀层16、第2n-镀层18以及第3n-镀层20；在第3n-镀层20上依次层叠用n-GaN形成的n侧导光层22、用InGaN形成的n侧SCH(SeparateConfinement Heterostructure：分离限制异质结构)层24及有源层26。
在该有源层26上，依次层叠用InGaN形成的p侧SCH层28、用p-AlGaN形成的电子势垒层30、用p-GaN形成的p侧导光层32、用p-AlGaN形成的p-镀层34，以及用p-GaN形成的接触层36。作为第2半导体层，在本实施方式中，可以包含p-镀层34和接触层36。但根据情况，第2半导体层既可以是1层，也可以是3层以上。
通过在接触层36和p-镀层34上形成作为凹部的沟道38，接触层36和与接触层36接触的一侧的p-镀层34的一部分就形成波导路径脊40。
波导路径脊40被设置在成为LD 10的谐振器端面的劈开端面的宽度方向上的中央部分处，并在成为谐振器端面的两端面之间延伸。该波导路径脊40，其长度方向的尺寸、即谐振器长度为1000μm，与其长度方向正交的方向的脊宽度为几μm-几十μm，例如，在本实施方式中，为1.5μm。
此外，在本实施方式中，沟道的宽度为10μm。介于沟道38，在波导路径脊40的两外侧上形成的台阶部分是例如电极焊盘基台42。
此外，波导路径脊40的深度、即距沟道38底面的高度例如为0.5μm。
利用作为第1绝缘膜的第1氧化硅膜44，覆盖包含波导路径脊40的侧壁及电极焊盘基台42的侧壁的沟道38的两侧面及底面。覆盖沟道38的两侧面的第1氧化硅膜44的上端从接触层36的上表面稍微突出。例如，用厚度200nm的SiO2膜，形成该第1氧化硅膜44。此外，在接触层36的上表面上不形成该第1氧化硅膜44，第1氧化硅膜44具有的开口部44a使接触层36的整个上表面露出。
在接触层36的上表面之上，设置与接触层36相接并电气连接的p侧电极46。通过利用真空蒸镀方法，依次层叠铂(Pt)及Au来形成p侧电极46。该p侧电极46，与接触层36的上表面紧密接触，自该上表面进一步以夹入第1氧化硅膜44的上端的方式对其覆盖，经过波导路径脊40的侧壁上的第1氧化硅膜44延伸至沟道38底部的第1氧化硅膜44的一部分之上。
此外，在电极焊盘基台42的上表面之上以及在沟道38内的电极焊盘基台42的侧面上的第1氧化硅膜44和沟道38底部的第1氧化硅膜44的一部分表面之上，例如，设置用SiO2形成的第2氧化硅膜48。
在p侧电极46的表面上与p侧电极46紧密接触配设焊盘电极50，在两侧的沟槽38内部的p侧电极46、第2氧化硅膜44及第2氧化硅膜48上，配设该焊盘电极50，并且，延伸至在焊盘电极基台42的上表面设置的第2氧化硅膜48上。
并且，在n-GaN基板12的背面上，设置通过利用真空蒸镀方法依次层叠Ti及Au膜而形成的n侧电极52。
在该LD 10中，作为n型杂质，掺杂硅(Si)，作为p型杂质，掺杂镁(Mg)。
n-GaN基板12具有100μm左右的层厚。此外，缓冲层14具有1μm左右的层厚。第1n-镀层16具有400nm左右的层厚，例如利用n-Al0.07Ga0.93N而形成；第2n-镀层18具有1000nm左右的层厚，例如利用n-Al0.045Ga0.955N而形成；第3n-镀层20具有300nm左右的层厚，例如利用n-Al0.015Ga0.985N而形成。
n侧导光层22的层厚为例如80nm。n侧SCH层24具有30nm的层厚，用i-In0.02Ga0.98N而形成。
有源层26具有由5nm层厚的阱层26a、8nm层厚的阻挡层26b和5nm层厚的阱层26c构成的2重量子阱结构，阱层26a由与n侧SCH层24接触设置的i-In0.02Ga0.98N构成，阻挡层26b由在阱层26a上设置的i-In0.02Ga0.98N构成，阱层26c由在该阻挡层26b上设置的i-In0.12Ga0.88N构成。
在有源层26的阱层26c上，与该阱层26c接触而设置的p侧SCH层28具有30nm的膜厚，用i-In0.02Ga0.98N而形成。
电子势垒层30具有20nm左右的层厚，用p-Al0.2Ga0.8N而形成。p侧导光层32具有100nm的层厚，p侧镀层34具有500nm左右的层厚，用p-Al0.07Ga0.93N而形成，接触层36具有20nm的层厚。
然后，说明LD 10的制造方法。
图2～图14是表示根据本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
在该制造工艺中，由于n-GaN基板12和直到其上依次层叠的p侧导光层32的各层，在制造工艺中没有特别变化，因此从各图中省略，示出了关于包含p侧导光层32的一部分的其上层的各层的剖面。
首先，在利用预热清洁等清洗了表面的GaN基板12上，通过有机金属化学气相生长方法(以下，称为MOCVD方法)，例如在1000℃的生长温度下，形成作为缓冲层14的n-GaN层。
然后，依次形成：作为第1n-镀层16的n-Al0.07Ga0.93N层，作为第2n-镀层18的n-Al0.045Ga0.955N层，作为第3n-镀层20的n-Al0.015Ga0.985N层，作为n侧导光层22的i-In0.02Ga0.98N层，作为n侧SCH层24的i-In0.02Ga0.98N层；在其上依次形成：作为构成有源层26的阱层26a的i-In0.12Ga0.88N层、作为阻挡层26b的i-In0.02Ga0.98N层和作为阱层26c的i-In0.12Ga0.88N层。
然后，在有源层26上，形成依次层叠了作为p侧SCH层28的i-In0.02Ga0.98N层、作为电子势垒层30的p-Al0.2Ga0.8N层、作为p侧导光层32的p-Al0.2Ga0.8N层70、作为p-镀层34的p-Al0.07Ga0.93N层72、以及作为接触层36的p-GaN层74的晶片，并且在p-GaN层74上，层叠作为保护层的金属保护层75。现在，简单地将含有金属保护层75的层叠结构称为半导体层叠结构。
金属保护层75用Au或Cr等形成，金属保护层75的膜厚为5nm～250nm，并且优选为20nm～50nm。
图2示出了该工序的结果。
再有，也可以在金属保护层75与接触层36接触的侧面上，薄薄地设置与接触层36粘结性好的Ti层，在Ti层上层叠Au或Cr等的结构。
然后，参照图3，在层叠有金属保护层75的半导体层叠结构的整个表面上，涂敷抗蚀剂，利用照相制版工艺，在对应于波导路径脊40的形状的部分76a上残留抗蚀剂，去除对应于沟道38的形状的部分76b的抗蚀剂，由此形成作为第1抗蚀剂图形的抗蚀剂图形76。图3是该工序的结果。在该实施方式中，对应于波导路径脊40形状的部分76a的宽度为1.5μm，对应于沟道38形状的部分76b的宽度为10μm。
然后，参照图4，将抗蚀剂图形76作为掩膜，蚀刻金属保护层75、p-GaN层74、与p-Al0.07Ga0.93N层72的p-GaN层74接触的一侧的一部分，形成残留p-Al0.07Ga0.93N层72的一部分作为底部的沟道38。
例如，利用干蚀刻来进行该蚀刻，干蚀刻金属保护层75，此后利用RIE(Reactive Ion Etching：反应性离子蚀刻)，蚀刻p-GaN层74、与p-Al0.07Ga0.93N层72的p-GaN层74接触的一侧的一部分，形成残留p-Al0.07Ga0.93N层72的一部分作为底部的沟道38。在该实施方式中，该情况下的蚀刻深度a为：a＝500nm(0.5μm)左右。通过形成沟道38，来形成波导路径脊40及电极焊盘基台42。图4示出了该工序的结果。
然后，参照图5，采用有机溶剂等，去除使用在之前的蚀刻中的抗蚀剂图形76。此时的沟道38的深度、即波导路径脊40的高度等于蚀刻深度a，为500nm(0.5μm)左右。图5示出了该工序的结果。
然后，参照图6，在晶片整个表面上使用CVD方法、或真空蒸镀方法、或溅射方法等，例如形成作为0.2μm膜厚的第1绝缘膜的成为第1氧化硅膜44的SiO2膜78。SiO2膜78覆盖波导路径脊40的上表面、沟道38内部的表面以及电极焊盘基台42的上表面。图6示出了该工序的结果。
虽然该情况下使用SiO2作为绝缘膜，但除了SiO2之外，还可以使用SiOx(0＜x＜2)、SiN、SiON、TiO2、Ta2O5、Al2O3、AlN、ZrO2、Nb2O5等。
然后，参照图7，在晶片整个表面上涂敷光刻胶，形成抗蚀剂膜80，以使沟道38处的抗蚀剂膜的膜厚b比在波导路径脊40的顶部及电极焊盘基台42的顶部处的抗蚀剂膜的膜厚c更厚。例如，形成抗蚀剂膜80，以使b＝0.8μm左右，c＝0.4μm左右。
在图7中，虽然描述了沟道38上的抗蚀剂膜80的表面比波导路径脊40的顶部及电极焊盘基台42的顶部处的抗蚀剂膜80的表面凹陷，但如果抗蚀剂膜的表面能被形成得一样的平坦，自然满足b＞c。
但是，如图7中所述，即便沟道38上的抗蚀剂膜80的表面比波导路径脊40的顶部及电极焊盘基台42的顶部处的抗蚀剂膜80的表面凹陷，但如果满足b＞c，则抗蚀剂膜80表面的形状即使为任意的形状也可。
通常，采用旋涂方法来涂敷光刻胶。即，在晶片上滴落抗蚀剂，通过使晶片自转来形成均匀的膜厚。
而且，通过将光刻胶的粘度及滴落量、晶片旋转时的旋转数量及旋转时间设定成适合的数值，就能够控制抗蚀剂膜的厚度。
如图7中所示，虽然在晶片的表面上形成有凸起或凹部的情况下，突出的部分、即该情况下在波导路径脊40的顶部及电极焊盘基台42的顶部就会变薄，凹陷的部分，该情况下在沟道38的地方就会变厚，但这种膜厚之差的大小被光刻胶的粘度所影响。
在图7所示的这种晶片的情况下，当粘度小时，沟道38的蚀刻深度a、沟道38处的抗蚀剂膜80的膜厚b以及波导路径脊40的顶部或电极焊盘基台42的顶部处的抗蚀剂膜80的膜厚c之间的关系就近似为b＝c+a。这就意味着能够使抗蚀剂膜80的表面几乎一样的平坦。
此外，在抗蚀剂膜80的表面不几乎一样的平坦，在沟道38的地方抗蚀剂的表面凹陷的情况下，当光刻胶的粘度变大时，就近似为b＝c。这意味着沟道38处的抗蚀剂膜80的膜厚与波导路径脊40的顶部或电极焊盘基台42的顶部处的抗蚀剂膜80的膜厚几乎相等。
此外，在抗蚀剂膜80的表面不几乎一样的平坦，在沟道38的地方抗蚀剂的表面凹陷的情况下，限制几乎抗蚀剂的粘度不变低，b＞c，即沟道38部分的抗蚀剂膜80的膜厚变得比波导路径脊40的顶部或电极焊盘基台42的顶部处的抗蚀剂膜80的膜厚还厚。
如此，通过适当地设定抗蚀剂的粘度和晶片旋转时的旋转数，就能够将沟道38部分处的抗蚀剂膜80的膜厚b与波导路径脊40的顶部或电极焊盘基台42的顶部处的抗蚀剂膜80的膜厚c之间的关系设定为所希望的关系，即b＞c。图7示出了该工序的结果。
接着，参照图8，从抗蚀剂膜80的表面同样地去除抗蚀剂，在残留沟槽38的抗蚀剂膜80的同时，完全地去除波导路径脊40的顶部及电极焊盘基台42的顶部处的抗蚀剂膜80，形成分别露出波导路径脊40的顶部及电极焊盘基台42的顶部处的SiO2膜78的抗蚀剂图形82。
例如，通过采用O2等离子体的干蚀刻，规定厚度的部分、即波导路径脊40的顶部及电极焊盘基台42的顶部的SiO2膜78就会完全露出，而且在沟道38，在抗蚀剂膜80的表面比金属保护层75的上面残留得更高的时候，在该实施方式中，例如，蚀刻大约400nm。
再有，将在该实施方式中的抗蚀剂膜80的表面蚀刻得比金属保护层75的上面残留得更高的程度。但是，由于抗蚀剂膜80，其表面比第2半导体层的上面残留得更高的时候，即在该实施方式中包含作为第2半导体层的p-镀层34和接触层36，所以也可以蚀刻得比接触层36的上面残留得更高的程度。
在沟道38处的抗蚀剂膜80的膜厚为800nm左右，或波导路径脊40的顶部及电极焊盘基台42的顶部处的抗蚀剂膜80的膜厚为400nm左右，形成抗蚀剂膜80。由此，当利用蚀刻从抗蚀剂膜80的表面仅去除大约400nm的抗蚀剂时，波导路径脊40的顶部及电极焊盘基台42的顶部的抗蚀剂膜80被去除，露出SiO2膜78的上面，同时将沟道38处的抗蚀剂膜80的表面形成在SiO2膜78的膜厚的一半左右的高度位置，使该残留的抗蚀剂膜成为作为第2抗蚀剂图形的抗蚀剂图形82。
从抗蚀剂膜80的表面同样地进行蚀刻的情况下的蚀刻停止，例如，通过采用O2等离子体的干蚀刻来去除抗蚀剂膜时的蚀刻量的控制，通过一边从蚀刻室外部观察在通过采用O2等离子体的干蚀刻去除抗蚀剂膜时所生成的CO在等离子体中被激励而发出的波长451nm的激励光的强度，一面进行蚀刻来正确地进行。
由于能够一边精确地检测出抗蚀剂膜80的蚀刻量、一边进行蚀刻，所以就能够形成残留沟道38内的抗蚀剂膜并去除波导路径脊40的顶部及电极焊盘基台42的顶部处的抗蚀剂膜80的抗蚀剂图形82。图8示出了该工序的结果。
然后，参照图9，将抗蚀剂图形82作为掩膜，从表面同样地蚀刻露出的SiO2膜78，一边残留在沟道38侧面及底部处形成的SiO2膜78，一边完全去除在波导路径脊40的顶部及电极焊盘基台42的顶部处形成的SiO2膜78。确实地在波导路径脊40的顶部处的SiO2膜78上形成开口部44a。
该情况下的蚀刻能够使用基于CF4等的反应性离子蚀刻方法等的干蚀刻或基于稀释氢氟酸等的湿蚀刻方法。
在该工序中，当利用干蚀刻来去除SiO2膜78时，金属保护层75覆盖作为接触层36的p-GaN层74。因此，因干蚀刻导致的损伤就不会延及p-GaN层74。因此，当完成制造LD 10时，在接触层36中就不会产生损伤。因此，就能够抑制因干蚀刻所产生的损伤而导致的接触电阻的增加。进而，能够提高LD 10的成品率。
再有，金属保护层75的材料也可以使用不被在该工序中蚀刻绝缘膜的腐蚀剂所蚀刻却可以被湿蚀刻的材料。
在这些情况下，还能够利用以下所述的方法来控制正确的蚀刻量。
例如，采用CF4等含有氟的气体来干蚀刻SiO2膜78的情况下，也可以通过观测从由SiO2膜78中的Si和蚀刻气体中的F产生的SiF2中发出的波长大约390nm的光的强度，来停止蚀刻。
此外，在利用稀释氢氟酸等进行湿蚀刻SiO2膜78的情况下，也可以从晶片表面的相对位置对在波导路径脊40的顶部及电极焊盘基台42的顶部处形成的SiO2膜78射入单一波长的激光，测量反射的光的强度，由此就能够确认SiO2膜78的残留厚度变为0的情形，进而停止蚀刻。图9示出了该工序的结果。
然后，参照图10，通过采用有机溶剂的湿蚀刻，去除抗蚀剂图形82。图10示出了该工序的结果。
而且，利用湿蚀刻去除金属保护层75。当金属保护层75是采用Au形成的情况下，利用王水来去除；当采用Cr形成金属保护层75的情况下，利用盐酸来进行去除。在该实施方式中，作为金属保护层，虽然例如以Au、Cr作为实例进行了说明，但不限于Au、Cr，如果是使波导路径脊40的侧壁的绝缘膜不受影响的腐蚀剂去除的金属，同样地也能够作为金属保护层使用。
此外，在与接触层36接触的侧面上使用Ti层的情况下，虽然利用HF系列的腐蚀液来进行去除，但由于在该情况下也蚀刻SiO2膜，所以就必须预先使Ti层的层厚变薄。在本实施方式中，SiO2膜为200nm，相对于这种程度的SiO2膜的膜厚，作为Ti层的膜厚，优选为5nm以上、30nm以下。图11示出了该工序的结果。
然后，参照图12，在波导路径脊40的顶部上，形成p侧电极46。
首先，在晶片的整个表面上，涂敷抗蚀剂，利用照相制版工艺，形成抗蚀剂图形(未图示)，该抗蚀剂图形在作为波导路径脊40的最上层的的p-GaN层74的上表面、波导路径脊40的侧壁及沟道38底部的一部分处开口，在该抗蚀剂图形上，利用例如真空蒸镀方法，形成由Pt和Au的层叠结构构成的电极层之后，通过采用剥离方法，去除抗蚀剂膜和在该抗蚀剂膜上形成的电极层，形成p侧电极46。
由于波导路径脊40的顶部的p-GaN层74的上表面，借助于开口部44a露出在SiO2膜78中没有覆盖的整个上表面，所以该p侧电极46与p-GaN层74的接触面积在形成开口部44a时就没有被减少。
因此，根据p侧电极46与p-GaN层74的接触面积的减少，就能够防止接触电阻的增加。
此外，覆盖沟道38的两侧面的SiO2膜78的上端从p-GaN层74的上表面稍微突出来。形成p侧电极46，以使其与p-GaN层74的上表面紧密接触，自该上表面进一步以夹入SiO2膜78的上端的方式对其覆盖、经由波导路径脊40的侧壁上的SiO2膜78延伸至沟道38底部的SiO2膜78的一部分之上。图12示出了该工序的结果。
然后，形成第2氧化硅膜48。
参照图13，首先在晶片的整个表面上涂敷抗蚀剂，利用照相制版工艺形成在去除除了p侧电极46上的部分、即电极焊盘基台42上表面、及沟道38内的电极焊盘基台42侧面和沟槽38底部的一部分处具有开口的抗蚀剂图形(未图示)，在晶片整个表面利用蒸镀形成厚度为100nm的SiO2膜，通过利用剥离方法去除p侧电极46上形成的抗蚀剂膜和该抗蚀剂膜上形成的SiO2膜，形成由SiO2膜形成的第2氧化硅膜48。图13示出了该工序的结果。
作为该情况下的绝缘膜，除了SiO2之外，还可以使用SiOx(0＜x＜2)、SiN、SiON、TiO2、Ta2O5、Al2O3、AlN、ZrO2、Nb2O5等。
最后，参图14，利用真空蒸镀方法，在p侧电极46、沟道38及第2氧化硅膜48上，层叠由Ti、Pt及Au构成的金属膜，形成焊盘电极50。
变形例1
图15～17是表示根据本发明的半导体LD的另一种制造方法的各制造工序的半导体LD的局部剖面图。
在之前说明的半导体LD的各制造工序中，该变形例与图1～图6为止的工序相同。作为代替之前说明的图7及图8的工序，使用图15～图17的工序。
在之前的图6的工序中，当由SiO2膜78覆盖波导路径脊40的上表面、沟道38内部的表面及电极焊盘基台42的上表面之后，参照图15，在晶片的整个表面上，涂敷以酚醛树脂为主成分的光刻胶，在与波导路径脊40邻接的沟槽38中形成具有抗蚀剂膜90的表面与波导路径脊40顶部的SiO2膜78的上表面几乎相同的高度的抗蚀剂膜90。
在该实施方式中，沟道38中的抗蚀剂膜90的层厚d、即从沟道38的底部处设置的SiO2膜78的表面至抗蚀剂膜90的表面为止的高度d，为例如500nm(0.5μm)左右的尺寸。
该情况下，正确控制沟道38中的抗蚀剂膜90的层厚d的抗蚀剂膜90的制造方法与已经说明的图7中的抗蚀剂膜80的形成方法相同，通过适当地设定抗蚀剂的粘度和晶片旋转时的旋转数，就能够将沟道38部分的抗蚀剂膜90的膜厚d设定为所希望的数值。图15示出了该工序的结果。
然后，参照图16，在抗蚀剂膜90上采用照相制版方法，在沟道38的底面的SiO2膜78上的一部分之上残留抗蚀剂膜90，在沟道38内的抗蚀剂膜90和波导路径脊40的侧壁上的SiO2膜78之间以及在抗蚀剂膜90和电极焊盘基台42的侧壁上的SiO2膜78之间，设定规定的间隔e进行隔离，同时形成同样地露出波导路径脊40顶部及电极焊盘基台42顶部处的SiO2膜78表面的抗蚀剂图形92。图16示出了该工序的结果。
然后，参照图17，通过热处理晶片，例如在大气中保持140℃的温度进行10分钟时间的加热，使光刻胶流动，通过在沟道38内使抗蚀剂膜90和波导路径脊40的侧壁上的SiO2膜78之间以及在抗蚀剂膜90和电极焊盘基台42的侧壁上的SiO2膜78之间没有规定间隔e，即通过使抗蚀剂膜与沟道38内的侧壁上的SiO2膜78紧密粘接，形成在沟槽38内残留抗蚀剂膜并且露出波导路径脊40的顶部及电极焊盘基台42的顶部的抗蚀剂图形82。图17示出了该工序的结果。
在抗蚀剂图形82的沟道38内设置的抗蚀剂膜表面的高度位置f设定得比波导路径脊40顶部及电极焊盘基台42顶部处的SiO2膜78表面更低，比波导路径脊40顶部及电极焊盘基台42顶部处的金属保护层75的上面更高的残留程度。在该实施方式中，设定尺寸为f＝400nm左右。
并且，为此，在该工序中的热处理前后，在假设抗蚀剂膜的体积没有变化的情况下，设图15及图16的截面中的抗蚀剂图形92的剖面面积与抗蚀剂图形82的剖面面积相等，就必须设定间隔e，以便获得所希望的f值。
再有，在图16中，虽然将抗蚀剂图形92的间隔e设定在沟槽38内的光刻胶膜的两侧，但假如设定间隔e能获得所希望的f值，那么间隔也可以设置在单侧。
该工序以后的工序与之前说明的图9以后的工序相同。
在该实施方式1的LD10的制造方法中，在层叠有半导体层的晶片上，还通过在形成了金属保护层75的半导体层叠结构中形成沟道38，来形成波导路径脊40及电极焊盘基台42，在晶片的整个表面上形成SiO2膜78。
然后，在晶片的整个表面上涂敷抗蚀剂，形成抗蚀剂膜82，以使沟道38中的抗蚀剂膜的膜厚比波导路径脊40的顶部及电极焊盘基台42的顶部处的抗蚀剂膜80的膜厚更厚。
然后，同样地从抗蚀剂膜80的表面去除抗蚀剂，在残留沟道38的抗蚀剂膜80的同时，去除波导路径脊40的顶部及电极焊盘基台42的顶部处的抗蚀剂膜80，形成露出波导路径脊40的顶部及电极焊盘基台42的顶部的抗蚀剂图形82。
接着，将抗蚀剂图形82作为掩膜，从表面同样地干蚀刻露出的SiO2膜78，一边残留沟道38侧面及底部处形成的SiO2膜78，一边去除在波导路径脊40的顶部及电极焊盘基台42的顶部处形成的SiO2膜78，确实地在波导路径脊40的顶部处的SiO2膜78上形成露出金属保护层75的开口部44a。
接着，去除抗蚀剂图形82后，利用湿蚀刻去除金属保护层75。接着，在波导路径脊40的顶部形成p侧电极46。
在该LD的制造方法中，与p侧电极46接触的半导体层、该情况下成为接触层36的p-GaN层的上表面，通过SiO2膜78的开口部44a确实地被露出来，在p-GaN层的上表面上没有残留SiO2膜78。由此，不减少p侧电极46和接触层36的接触面积，不增加工作电压。并且，在利用干蚀刻去除波导路经脊40的顶部形成的SiO2膜78时，由于接触层36被金属保护层75覆盖，所以不因干蚀刻而受到损伤。因此，能够抑制起因于干蚀刻的损伤的接触电阻的增大，工作电压不增加。进而，能够以简单的工序制造特性良好的、成品率高的LD 10。
如上所述，根据本发明的半导体光学元件的制造方法，包含：在半导体基板上依次层叠第1导电类型的第1半导体层、有源层、第2导电类型的第2半导体层及保护层，形成半导体层叠结构的工序；在该半导体层叠结构的表面上涂敷抗蚀剂、利用照相制版工艺，形成包括具有对应于波导路径脊的宽度的带状抗蚀剂膜部分的第1抗蚀剂图形的工序；将该第1抗蚀剂图形作为掩膜，利用蚀刻去除保护层使第2半导体层露出的工序；通过将第1抗蚀剂图形作为掩膜、利用干蚀刻去除第2半导体层的上表面侧的一部分，在底部形成残留了第2半导体层的一部分的凹部，由此形成波导路径脊的工序；去除第1抗蚀剂图形，在含有凹部和最表面上具有保护层的波导路径脊的半导体层叠结构的表面上形成第1绝缘膜的工序；露出在波导路径脊顶部上形成的第1绝缘膜的表面，同时借助于具有比波导路径脊的第2半导体层表面高且比波导路径脊顶部上的第1绝缘膜表面低的表面的抗蚀剂膜，埋设与波导路径脊邻接的凹部的第1绝缘膜，形成第2抗蚀剂图形的工序；将第2抗蚀剂图形作为掩膜、利用干蚀刻去除第1绝缘膜，露出波导路径脊的保护层表面的工序；利用湿蚀刻去除保护层，露出第2半导体层的工序；以及在露出的波导路径脊的第2半导体层的表面上形成电极层的工序。由此，使得在与波导路径脊邻接的凹部形成的第2抗蚀剂图形具有比波导路径脊的保护层表面高、并且比波导路径脊的顶部上的第1绝缘膜表面低的表面。使用该第2抗蚀剂图形利用干蚀刻去除波导路径脊顶部的第1绝缘膜时，在残留波导路径脊的侧面及凹部的第1绝缘膜的同时，露出波导路径脊顶部的保护层。并且，在利用湿蚀刻去除保护层时，露出第2半导体层，在此露出的第2半导体层上形成电极层。通过该简单的工序，能够不减少第2半导体层和电极层的接触面积，使它们结合。并且，将第2抗蚀剂图形作为掩膜利用于蚀刻去除第1绝缘膜时，由于在波导路径脊的第2半导体层上形成保护层，所以能够防止因干蚀刻对第2半导体造成的损伤，能够抑制起因于干蚀刻的第2半导体层的接触电阻的增加。进而能够以简单的工序制造特性良好的、成品率高的半导体光学元件。
实施方式2
图18时本发明的一实施方式的半导体LD的剖面图。
在图18中，该LD 100是波导路径脊型的蓝紫色LD，与实施方式1中说明的LD 10的结构基本上是相同的结构。
LD 100与LD 10不同之处在于，相对于在LD 10中，包含波导路径脊40的侧壁及电极焊盘基台42的侧壁的沟道38的两侧面及底面，被第1氧化硅膜44覆盖；在LD 100中，包含波导路径脊40的侧壁及电极焊盘基台42的侧壁的沟道38的两侧面未被第1氧化硅膜44覆盖，仅使沟道38的底面被第1氧化硅膜覆盖。
因此，p侧电极46与接触层36的上表面以及波导路径脊40的侧壁直接接触，并延伸到沟道38的底面。此外，第2氧化硅膜48也直接覆盖电极焊盘基台42，并延伸到电极焊盘基台42的上表面。其它与LD 10结构相同。
接着，说明LD 100的制造方法。
图19～图27是表示本发明的半导体LD的制造方法的各制造工序的半导体LD的局部剖面图。
在该制造工序中，由于n-GaN基板12和在其上层叠的p侧导光层32之前的各层在制造工序中没有特别地变化，所以从各图中省略，对于包含p侧导光层32的一部分的其上的上层的各层示出了剖面。
首先，在利用预热清洁等清洗了表面的GaN基板12上，通过有机金属化学气相生长方法(以下，称为MOCVD方法)，例如在1000℃的生长温度下，依次形成作为缓冲层14的n-GaN层，作为第1n-镀层16的n-Al0.07Ga0.93N层，作为第2n-镀层18的n-Al0.045Ga0.955N层，作为第3n-镀层20的n-Al0.015Ga0.985N层，作为n侧导光层22的i-In0.02Ga0.98N层，作为n侧SCH层24的i-In0.02Ga0.98N层；在该之上依次形成：作为构成有源层26的阱层26a的i-In0.12Ga0.88N层、作为阻挡层26b的i-In0.02Ga0.98N层和作为阱层26c的i-In0.12Ga0.88N层。
然后，在有源层26上，形成依次层叠了作为p侧SCH层28的i-In0.02Ga0.98N层、作为电子势垒层30的p-Al0.2Ga0.8N层、作为p侧导光层32的p-Al0.2Ga0.8N层70、作为p-镀层34的p-Al0.07Ga0.93N层72、以及作为接触层36的p-GaN层74的半导体层叠结构。图19示出了该工序的结果。
然后，参照图20，在半导体层叠结构的整个表面上涂敷抗蚀剂，利用照相制版工艺，在对应于波导路径脊40的形状的部分76a上残留抗蚀剂，去除对应于沟道38的形状的部分76b的抗蚀剂，形成作为第1抗蚀剂图形的抗蚀剂图形76。图20是该工序的结果。
然后，参照图21，将抗蚀剂图形76作为掩膜，蚀刻p-GaN层74、与p-Al0.07Ga0.93N层72的p-GaN层74接触侧的一部分，残留p-Al0.07Ga0.93N层72的一部分作为底部形成沟道38。该蚀刻，利用RIE(Reactive Ion Etching：反应性离子蚀刻，)，蚀刻与p-GaN层74和与p-Al0.07Ga0.93N层72的p-GaN层74接触的一侧的一部分，残留p-Al0.07Ga0.93N层72的一部分作为底部形成沟道38。图21示出了该工序的结果。
然后，参照图22，保持残留在之前的蚀刻中使用的抗蚀剂图形76不变，在晶片整个表面上使用CVD方法、或真空蒸镀方法、或溅射方法等，形成例如成为0.2μm膜厚的作为第1绝缘膜的第1氧化硅膜44的SiO2膜78。SiO2膜78覆盖波导路径脊40的上表面、沟道38内部的表面以及电极焊盘基台42的上表面。图22示出了该工序的结果。
作为该情况下的绝缘膜的材料，能够使用Si、Ti、Al、V、Zr、Nb、Hf、Ta的氧化物，SiN、SiON、BN、SiC、AlN、TiN、TiC。这些材料因面方位不同，蚀刻速度不同。即，使用这些材料，利用真空蒸镀法、或溅射法、CVD法等形成绝缘膜的情况下，波导路径脊40的顶部及沟道38的底面的膜质不同于在波导路径脊的侧壁上形成的膜质。即，蚀刻速度不同，在波导路径脊的侧壁上形成的膜的蚀刻速度，与波导路径脊40的顶部及沟道38的底面的膜相比较，具有50～100倍的蚀刻速度。
然后，参照图23，使用BHF(16％)∶H2O＝1∶100的腐蚀液，对前面形成的SiO2膜78进行10秒钟的蚀刻时，虽然完全去除形成在波导路径脊40的侧面的SiO2膜78，但在波导路径脊40的顶部及沟道38的底面形成的SiO2膜78几乎没有被蚀刻，而残留着。图23示出了该工序的结果。
然后，参照图24，通过使用有机溶剂等的湿蚀刻去除前面的抗蚀剂图形76。同时也去除残留在抗蚀剂图形上的SiO2膜78，残留仅在沟道38的底面形成的SiO2膜78。
该工序中，形成成为波导路径脊40及电极焊盘基台42的部分。图24示出该工序的结果。
在该工序中，由于没有用于使p-GaN层74的上表面露出来的干蚀刻，所以，在p-GaN层74没有因干蚀刻而产生损伤。因此，能够抑制起因于由p-GaN层74构成的接触层36的干蚀刻的损伤的接触电阻的增大。
然后，参照图25，在波导路径脊40的顶部上，形成p侧电极46。
首先，在晶片的整个表面上涂敷抗蚀剂，利用照相制版工艺，形成抗蚀剂图形(未图示)，该抗蚀剂图形在作为波导路径脊40的最上层的的p-GaN层74的上表面、波导路径脊40的侧壁及沟道38底部的一部分处开口，在该抗蚀剂图形上，利用例如真空蒸镀方法，形成由Pt和Au的层叠结构构成的电极层之后，通过采用剥离方法，去除抗蚀剂膜和在该抗蚀剂膜上形成的电极层，形成p侧电极46。
由于波导路径脊40的顶部的p-GaN层74的上表面，借助于开口部44a露出在SiO2膜78中没有覆盖的整个上表面，所以该p侧电极46与p-GaN层74的接触面积在形成开口部44a时没有减少。
因此，能够防止基于p侧电极46与p-GaN层74的接触面积的减少，而引起的接触电阻的增加，同时，能够抑制起因于干蚀刻引起的损伤的接触电阻的增大。图25示出该工序的结果。
再有，在该制造方法中，在波导路径脊40的侧面无绝缘膜，波导路径脊40的侧面与p侧电极46直接接触。因此，产生与p侧电极46和p-镀层34的侧面直接接触的情况。但是，即使p侧电极46和p-镀层34的侧面直接接触，p-镀层34的接触电阻高，几乎没有电流流过，认为在初期特性中没有问题。
然后，形成作为第2绝缘膜的第2氧化硅膜48。图26示出该工序的结果。
作为该情况下的绝缘膜，能够使用Si、Ti、Al、V、Zr、Nb、Hf、Ta的氧化物，SiN、SiON、BN、SiC、AlN、TiN、TiC等。最后，在p侧电极46、沟道38及第2氧化硅膜48上通过真空蒸镀法层叠由Ti、Pt及Au构成的金属膜，形成焊盘电极50。图27示出了该工序的结果。
第2氧化硅膜48的形成及焊盘电极50的形成与实施方式1说明的相同。
根据本实施方式的半导体光学元件的制造方法，首先，在n型GaN基板12上顺序层叠第1n-镀层16、第2n-镀层、及第3n-镀层20、有源层26、p-镀层34及接触层36，形成半导体层叠结构；接着，在该半导体层叠结构的表面上涂敷抗蚀剂，形成包括具有对应于波导路径脊40的的宽度的带状抗蚀剂膜部分的抗蚀剂图形76，将该抗蚀剂图形76作为掩膜，形成波导路径脊40。接着，在包含沟道38和残留抗蚀剂图形76的波导路径脊40的半导体层叠结构的表面上形成SiO2膜78，在沟道38和波导路径脊40的顶部残留SiO2膜78，同时去除波导路径脊40侧面的SiO2膜78使波导路径脊侧壁露出来。接着，利用剥离法，去除抗蚀剂图形76和残留在该抗蚀剂图形76上的SiO2膜78，使接触层36露出来，在露出的波导路径脊40的接触层36及p-镀层34的表面上形成p侧电极46。在该半导体光学元件的制造方法中，在形成开口部44a时不减少p侧电极46和p-GaN层74的接触面积。并且，由于在使波导路径40的顶部的接触层36露出来时不使用干蚀刻，所以接触层不因干蚀刻而产生损伤，抑制接触电阻的增加。进而，能够以简单的工序制造特性良好的、成品率高的半导体光学元件。
如上所述，根据本发明的半导体光学元件的制造方法，包含：在半导体基板上依次层叠第1导电类型的第1半导体层、有源层及第2导电类型的第2半导体层，形成半导体层叠结构的工序；在该半导体层叠结构的表面上涂敷抗蚀剂、利用照相制版工艺，形成包括具有对应于波导路径脊的宽度的带状抗蚀剂膜部分的第1抗蚀剂图形的工序；将该第1抗蚀剂图形作为掩膜，利用干蚀刻去除第2半导体层的上表面侧的一部分，在底部形成残留了第2半导体层的一部分的凹部，由此形成波导路径脊的工序；在含有凹部和残留了第1抗蚀剂图形的波导路径脊的半导体层叠结构的表面，形成第1绝缘膜的工序；一边在凹部和波导路径脊的顶部残留第1绝缘膜，一边去除波导路径脊侧面的第1绝缘膜，使波导路径脊侧壁露出来的工序；利用剥离法去除抗蚀剂图形和残留在该抗蚀剂图形上的第1绝缘膜，使第2半导体层露出来的工序；在露出波导路径脊的第2半导体层的表面上形成电极层的工序，由此，通过该简单的工序，能够不减少第2半导体层和电极层的接触面积，使它们结合。并且，由于在使波导路径的顶部的第2半导体层露出时不使用干蚀刻，所以第2半导体层不因干蚀刻而产生损伤，抑制接触电阻的增加。进而，能够以简单的工序制造特性良好的、成品率高的半导体光学元件。
如上所述，本发明的半导体光学元件的制造方法适用于在波导路径脊顶部具备电极的半导体光学元件的制造方法。

Claims (2)

1.一种半导体光学元件的制造方法，包括：
在半导体基板上依次层叠第1导电类型的第1半导体层、有源层及第2导电类型的GaN类的第2半导体层，形成半导体层叠结构的工序；
在该半导体层叠结构的表面涂敷抗蚀剂，利用照相制版工艺形成包括具有对应于波导路径脊的宽度的带状抗蚀剂膜部分的第1抗蚀剂图形的工序；
将该第1抗蚀剂图形作为掩膜，利用干蚀刻去除第2半导体层的上表面侧的一部分，在底部形成残留了第2半导体层的一部分的凹部，由此形成波导路径脊的工序；
在含有凹部和残留了第1抗蚀剂图形的波导路径脊的半导体层叠结构的表面，使用Si、Ti、Al、V、Zr、Nb、Hf、Ta的氧化物，SiN、SiON、BN、SiC、AlN、TiN、TiC，通过蒸镀、或溅射或CVD，形成第1绝缘膜的工序；
在凹部和波导路径脊的顶部一边残留第1绝缘膜，一边利用湿蚀刻去除波导路径脊侧面的第1绝缘膜，使波导路径脊侧壁露出的工序；
利用剥离法，去除抗蚀剂图形和残留在该抗蚀剂图形上的第1绝缘膜，使第2半导体层露出的工序；以及
在露出的波导路径脊的第2半导体层的表面上，形成电极层的工序，
相对规定的腐蚀液，凹部和波导路径脊的顶部的第1绝缘膜的蚀刻速度比波导路径脊侧面的第1绝缘膜的蚀刻速度小。
2.一种半导体光学元件的制造方法，包括：
在基板上依次层叠了第1导电类型的第1半导体层、有源层及第2导电类型的GaN类的第2半导体层的半导体层叠结构的表面涂敷抗蚀剂，利用照相制版工艺，形成包括具有对应于波导路径脊形状的抗蚀剂膜部分的第1抗蚀剂图形的工序；
将该第1抗蚀剂图形作为掩膜，利用干蚀刻去除第2半导体层的上表面侧的一部分，在底部形成残留了第2半导体层的一部分的凹部，由此形成波导路径脊的工序；
在含有凹部和残留了第1抗蚀剂图形的波导路径脊的半导体层叠结构的表面，使用Si、Ti、Al、V、Zr、Nb、Hf、Ta的氧化物，SiN、SiON、BN、SiC、AlN、TiN、TiC，通过蒸镀、或溅射或CVD，形成第1绝缘膜的工序；
在凹部和波导路径脊的顶部一边残留第1绝缘膜，一边利用湿蚀刻去除波导路径脊侧面的第1绝缘膜，使波导路径脊侧壁露出的工序；
利用剥离法，去除抗蚀剂图形和残留在该抗蚀剂图形上的第1绝缘膜，使第2半导体层露出的工序；以及
在露出的波导路径脊的第2半导体层的表面上，形成电极层的工序，
相对规定的腐蚀液，凹部和波导路径脊的顶部的第1绝缘膜的蚀刻速度比波导路径脊侧面的第1绝缘膜的蚀刻速度小。
CN2010102983042A 2006-10-16 2007-10-15 半导体光学元件的制造方法 Expired - Fee Related CN101950924B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006281433 2006-10-16
JP2006-281433 2006-10-16
JP2007-232318 2007-09-07
JP2007232318A JP4142084B2 (ja) 2006-10-16 2007-09-07 半導体光素子の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2007103057567A Division CN101276993B (zh) 2006-10-16 2007-10-15 半导体光学元件的制造方法

Publications (2)

Publication Number Publication Date
CN101950924A CN101950924A (zh) 2011-01-19
CN101950924B true CN101950924B (zh) 2012-07-04

Family

ID=39303508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102983042A Expired - Fee Related CN101950924B (zh) 2006-10-16 2007-10-15 半导体光学元件的制造方法

Country Status (4)

Country Link
US (1) US7981704B2 (zh)
JP (1) JP4142084B2 (zh)
CN (1) CN101950924B (zh)
TW (1) TWI373182B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007040295A1 (en) * 2005-10-04 2007-04-12 Seoul Opto Device Co., Ltd. (al, ga, in)n-based compound semiconductor and method of fabricating the same
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP2008235790A (ja) * 2007-03-23 2008-10-02 Mitsubishi Electric Corp 半導体光素子の製造方法
JP4272239B2 (ja) * 2007-03-29 2009-06-03 三菱電機株式会社 半導体光素子の製造方法
JP2008311434A (ja) * 2007-06-14 2008-12-25 Mitsubishi Electric Corp 半導体光素子の製造方法
JP2009212386A (ja) * 2008-03-05 2009-09-17 Mitsubishi Electric Corp 半導体光素子の製造方法
JP5226449B2 (ja) * 2008-10-03 2013-07-03 スタンレー電気株式会社 半導体発光装置
JP5402222B2 (ja) * 2009-04-30 2014-01-29 日亜化学工業株式会社 半導体素子の製造方法
US20100327300A1 (en) * 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
JP5499920B2 (ja) * 2010-06-09 2014-05-21 住友電気工業株式会社 半導体光デバイスの製造方法
JP5722082B2 (ja) * 2011-03-07 2015-05-20 ウシオオプトセミコンダクター株式会社 窒化物半導体レーザ装置の製造方法
JP5403024B2 (ja) * 2011-09-12 2014-01-29 住友電気工業株式会社 窒化物半導体発光素子を作製する方法
CN105629559A (zh) * 2016-01-12 2016-06-01 武汉华星光电技术有限公司 彩膜基板的制作方法
CN108701695A (zh) * 2017-05-17 2018-10-23 深圳市柔宇科技有限公司 阵列基板及其制造方法
CN108847574B (zh) * 2018-06-26 2020-06-26 华慧芯科技（天津）有限公司 一种脊波导电极开窗的方法
CN108957628A (zh) * 2018-09-20 2018-12-07 广西师范大学 一种基于二硫化钼的长程介质加载的混合等离子波导
CN115547814B (zh) * 2022-11-25 2023-03-28 杭州光智元科技有限公司 半导体结构及其制造方法、芯片

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448670A (ja) 1990-06-14 1992-02-18 Victor Co Of Japan Ltd リッジ構造を有する半導体レーザ装置の製造方法
JP3505780B2 (ja) 1994-05-16 2004-03-15 ソニー株式会社 半導体発光素子
US5632631A (en) * 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
US5545927A (en) * 1995-05-12 1996-08-13 International Business Machines Corporation Capped copper electrical interconnects
JP3264179B2 (ja) 1996-07-10 2002-03-11 松下電器産業株式会社 半導体発光装置およびその製造方法
JPH10117038A (ja) 1996-10-15 1998-05-06 Fujitsu Ltd 光半導体装置の製造方法
JP3698229B2 (ja) 1997-10-24 2005-09-21 ソニー株式会社 半導体素子および半導体発光素子
JP4639571B2 (ja) 1998-02-17 2011-02-23 日亜化学工業株式会社 窒化物半導体レーザ素子およびその製造方法
TW417320B (en) 1998-06-18 2001-01-01 Ind Tech Res Inst Self-aligned method for fabricating a ridge-waveguide semiconductor laser diode
JP3031415B1 (ja) 1998-10-06 2000-04-10 日亜化学工業株式会社 窒化物半導体レーザ素子
TW418547B (en) * 1998-12-23 2001-01-11 Ind Tech Res Inst Manufacturing method of ridge waveguide semiconductor light emitting device
JP2000349395A (ja) * 1999-03-30 2000-12-15 Victor Co Of Japan Ltd リッジ導波路型半導体レーザ素子の製造方法
JP2000340880A (ja) 1999-05-31 2000-12-08 Fuji Photo Film Co Ltd 半導体レーザおよびその作製方法
JP2001308461A (ja) 2000-04-27 2001-11-02 Furukawa Electric Co Ltd:The リッジ型半導体素子の作製方法
JP2003115632A (ja) * 2001-10-04 2003-04-18 Nec Corp 光半導体素子の製造方法
AU2003227230A1 (en) * 2002-04-04 2003-10-20 Sharp Kabushiki Kaisha Semiconductor laser device
JP4067928B2 (ja) * 2002-09-27 2008-03-26 株式会社東芝 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法
JP4383753B2 (ja) 2003-02-19 2009-12-16 日亜化学工業株式会社 窒化物半導体素子の製造方法及び窒化物半導体素子

Also Published As

Publication number Publication date
US20080090315A1 (en) 2008-04-17
JP4142084B2 (ja) 2008-08-27
US7981704B2 (en) 2011-07-19
TW200830655A (en) 2008-07-16
JP2008124438A (ja) 2008-05-29
CN101950924A (zh) 2011-01-19
TWI373182B (en) 2012-09-21

Similar Documents

Publication Publication Date Title
CN101950924B (zh) 半导体光学元件的制造方法
CN101276994B (zh) 半导体光元件的制造方法
US8143148B1 (en) Self-aligned multi-dielectric-layer lift off process for laser diode stripes
JP4850453B2 (ja) 半導体発光装置の製造方法及び半導体発光装置
US6156584A (en) Method of manufacturing a semiconductor light emitting device
JP5423390B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
JP6265307B1 (ja) 半導体装置の製造方法および半導体装置
US7964424B2 (en) Method for manufacturing nitride semiconductor light-emitting element
CN101276993B (zh) 半导体光学元件的制造方法
CN108631153A (zh) 一种全反射光波导半导体激光器芯片及其制备方法
CN111769436B (zh) 一种分布式反馈激光器芯片及其制备方法
CN101527427B (zh) 半导体光元件的制造方法
US11569411B2 (en) Method for forming a common electrode of a plurality of optoelectronic devices
CN100592584C (zh) 半导体光元件的制造方法
CN101119010A (zh) 半导体光学元件及其制造方法
CN101877456A (zh) 半导体发光元件的制造方法及半导体发光元件
CN101752783B (zh) 氮化物半导体装置的制造方法
CN101826585A (zh) 半导体发光元件及其制造方法
JP2007027164A (ja) 半導体発光装置の製造方法及び半導体発光装置
KR101411375B1 (ko) 수직형 발광 다이오드 및 그 제조방법
CN113454754B (zh) 用于生产基于iii-n化合物的半导体组件的过程
JP7167793B2 (ja) 半導体装置の製造方法
JP2002343951A (ja) 化合物半導体装置
JPS63104485A (ja) 半導体装置の製造方法
JPH08222762A (ja) 発光ダイオードアレイおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20141015

EXPY Termination of patent right or utility model