CN101996951A - 非易失性存储器结构及其形成方法 - Google Patents
非易失性存储器结构及其形成方法 Download PDFInfo
- Publication number
- CN101996951A CN101996951A CN2009100567285A CN200910056728A CN101996951A CN 101996951 A CN101996951 A CN 101996951A CN 2009100567285 A CN2009100567285 A CN 2009100567285A CN 200910056728 A CN200910056728 A CN 200910056728A CN 101996951 A CN101996951 A CN 101996951A
- Authority
- CN
- China
- Prior art keywords
- alumina
- polysilicon gate
- layer
- dielectric layer
- construction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 64
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000002210 silicon-based material Substances 0.000 claims abstract description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract description 10
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 10
- 230000008569 process Effects 0.000 claims abstract description 7
- 238000010276 construction Methods 0.000 claims description 47
- 229920005591 polysilicon Polymers 0.000 claims description 39
- 238000005516 engineering process Methods 0.000 claims description 20
- 239000002159 nanocrystal Substances 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims 2
- 238000002347 injection Methods 0.000 claims 2
- 239000007924 injection Substances 0.000 claims 2
- 230000002146 bilateral effect Effects 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract 1
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 230000001413 cellular effect Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 2
- HIXXWWAPSBAUHL-CQSZACIVSA-N (2S)-2-amino-3-(1H-indol-3-yl)-2,3-dimethylbutanoic acid Chemical compound CC([C@](N)(C(=O)O)C)(C1=CNC2=CC=CC=C12)C HIXXWWAPSBAUHL-CQSZACIVSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- PICXIOQBANWBIZ-UHFFFAOYSA-N zinc;1-oxidopyridine-2-thione Chemical class [Zn+2].[O-]N1C=CC=CC1=S.[O-]N1C=CC=CC1=S PICXIOQBANWBIZ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7887—Programmable transistors with more than two possible different levels of programmation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
Abstract
一种非易失性存储器结构及其形成方法。其中非易失性存储器结构的形成方法包括：提供半导体衬底以及形成覆盖半导体衬底的表面区域的栅极电介质层。形成覆盖栅极电介质层的多晶硅栅极结构。该方法使多晶硅栅极结构经受氧化环境的影响，以使得形成覆盖多晶硅栅极结构的第一氧化硅层并且在多晶硅栅极结构的下面形成底切区域。形成覆盖多晶硅栅极结构并填充底切区域的氧化铝材料。在特定实施例中，氧化铝材料具有夹在第一氧化铝层与第二氧化铝层之间的纳米晶硅材料。氧化铝材料经受选择性蚀刻工艺，在底切区域的一部分中的嵌入区域中保留氧化铝材料。该方法形成覆盖多晶硅栅极结构的侧面区域的侧壁结构。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及非易失性存储器结构及其形成方法。
背景技术
本发明针对用于制造半导体器件的集成电路及其工艺。更具体地，本发明提供一种用于形成半导体集成电路器件的双比特单元结构的方法和设备，但是应当认识到，本发明具有更加广泛的应用范围。
集成电路已从在单个硅片上制作的少量互连器件发展到上百万个器件。传统的集成电路提供了远远超出最初想象的性能和复杂度。为了改善复杂度和电路密度(即在给定芯片面积上能够容纳的器件的数量)，最小器件特征尺寸(也称为器件“几何形状”)随着每一代集成电路而变得更小。
越来越大的电路密度不但改进了集成电路的复杂度和性能，而且还向用户提供了成本更低的部件。集成电路或芯片制作设施可能花费数亿美元甚至数十亿美元。每个制作设施具有特定的晶片吞吐量，在每个晶片上具有特定数量的集成电路。因此，通过使集成电路的各器件更小，可以在每个晶片上制作更多的器件，从而增加制作设施的输出。使器件更小极具挑战性，这是由于集成制作中使用的每个工艺都具有限制。也就是说，特定的工艺通常仅向下工作到特定的特征尺寸，然后需要改变工艺或器件布局。这种限制的示例存在于存储器件的制造中。随着特征尺寸不断缩小，由于难以独立控制栅极所以双比特单元结构变得难以应用。
根据以上所述，可见需要用于处理半导体器件的改进技术。
发明内容
根据本发明的实施例，提供针对存储器件结构及制造技术。更特别地，根据本发明的实施例提供用于制造非易失性存储器件的双比特单元结构的方法和结构。但是应该认识到，本发明具有更加广泛的应用范围。
在特定实施例中，提供了用于形成非易失性存储器结构的方法。该方法包括提供包括表面区域的半导体衬底。形成覆盖该表面区域的栅极电介质层。该方法形成覆盖栅极电介质层的多晶硅栅极结构。在特定实施例中，该方法使多晶硅栅极结构经受氧化环境的影响，以使得形成覆盖多晶硅栅极结构的第一氧化硅层。优选地，允许在多晶硅栅极结构的下面形成底切(undercut)区域。该方法包括形成氧化铝材料，氧化铝材料覆盖多晶硅栅极结构以及底切区域和栅极电介质层的暴露部分。在特定实施例中，氧化铝材料包括夹在第一氧化铝层与第二氧化铝层之间的纳米晶硅材料。氧化铝材料经受选择性蚀刻工艺以在底切区域的一部分中形成嵌入区域，同时该嵌入区域保持填充有氧化铝材料。
本发明还提供一种非易失性存储器结构，包括：半导体衬底，所述半导体衬底含有表面区域；位于表面区域上的栅极电介质层；位于栅极电介质层上的多晶硅栅极结构；在所述多晶硅栅极结构的下面的部分栅极电介质层中形成有底切区域；第一氧化硅层，覆盖所述多晶硅栅极结构的外围；氧化铝材料，位于部分底切区域中，所述氧化铝材料包括夹在第一氧化铝层和第二氧化铝层之间的纳米晶硅材料；侧壁结构，覆盖所述多晶硅栅极结构的侧面区域。
相对于传统技术，通过本发明获得很多益处。例如，根据本发明的实施例提供了一种形成可靠的双比特单元结构的方法。
附图说明
图1是示出使用传统方法形成的非易失性存储器件的栅极结构示意图。
图2是示出根据本发明实施例形成非易失性存储器件的栅极结构的方法的简化流程图。
图3至11是根据本发明实施例形成非易失性存储器件的栅极结构的方法的简化示图。
图12是示出根据本发明实施例的非易失性存储器件的性能的简化曲线图。
具体实施方式
根据本发明的实施例，提供了针对制作存储器件的技术。仅仅举例而言，根据本发明的实施例提供了一种用于制造非易失性存储器件的双比特单元结构的方法和结构。但是根据本发明的实施例能够应用于制造其它器件。
图1是使用传统方法制作的非易失性存储器件的栅极结构。所述结构包括：半导体衬底100；位于半导体衬底100上的栅极电介质层，所述栅极电介质层包括位于半导体衬底100上的通过热氧化法半导体衬底100表面形成的氧化硅层102，位于氧化硅层102上的通过化学气相沉积法形成的氮化硅层104，位于氮化硅层104上的通过化学气相沉积法形成的氧化硅层106；位于栅极电介质层上的栅极108，所述栅极108是采用化学气相沉积法形成的，材料为多晶硅。
图2是示出根据本发明实施例的形成非易失性存储器件的栅极结构的简化流程图。该图仅仅是一个示例，而不应该不适当地限制此处的权利要求。本领域技术人员应当认识到其他的变化、修改和替代方式。如图所示，该方法具有开始步骤(步骤202)。该方法包括：提供半导体衬底(步骤204)。在特定实施例中，半导体衬底可以是掺杂了P型杂质的单晶硅。或者，半导体衬底可以是绝缘体上硅衬底，通常称为SOI。取决于实施例，半导体衬底也可以是硅锗晶片或其他。该方法包括形成覆盖半导体衬底的表面区域的栅极电介质层(步骤206)。栅极电介质层可以是使用合适的技术(如热生长工艺)而沉积的氧化硅。形成覆盖栅极电介质层的多晶硅栅极结构(步骤208)。通过使用掺杂的多晶硅材料的沉积并接着通过图案化和蚀刻工艺来形成该多晶硅栅极结构。
再次参照图2，本方法使多晶硅栅极经受氧化环境的影响(步骤210)。在特定实施例中，氧化环境使得形成氧化硅层，氧化硅层围绕多晶硅栅极结构，并且在栅极电介质层中形成底切区域。然后该方法沉积氧化铝材料，氧化铝材料覆盖多晶硅栅极结构以及底切区域和栅极电介质层的暴露部分(步骤212)。在特定实施例中，氧化铝材料包括夹在氧化铝层内的纳米晶硅材料。该方法执行选择性蚀刻工艺(步骤214)以去除一部分氧化铝材料。在优选实施例中，选择性蚀刻工艺使嵌入区域保持填充有氧化铝材料(步骤216)。该方法执行其他工艺以完成单元结构。这些其他工艺可以包括但不限于侧壁间隔层形成(sidewall spacer formation)(步骤218)、多晶硅栅极注入(polysilicongate implantation)(步骤220)。该方法还包括执行其他步骤222以完成存储器件至停止步骤224。当然，可以有其他修改、变化和替代方式。
图3至图11是根据本发明实施例形成非易失性存储器件的栅极结构的简化示图。这些示图只是示例，并且不应该不适当地限制此处的权利要求。本领域技术人员应当认识其他变化、修改和替代方式。
如图3所示，该方法提供半导体衬底302。在特定实施例中，半导体衬底可以是掺杂了P型杂质的单晶硅。或者，半导体衬底可以是绝缘体上硅衬底，通常称为SOI。取决于实施例，半导体衬底也可以是硅锗晶片或其他。如图所示，半导体衬底包括表面区域304。
在特定实施例中，该方法包括形成覆盖半导体衬底的表面区域的栅极电介质层402，如图4所示。栅极电介质层402可以是通过热生长工艺形成的高密度氧化硅层。栅极电介质层402也可以是电介质复合叠层，例如氧化硅-氮化硅-氧化硅叠层，通常称为ONO。取决于实施例，也可以使用其他电介质材料，如氮化硅、氮氧化硅等。以作为栅极电介质层402的热生长氧化物为例，栅极电介质402的厚度可以是大约20埃至大约200埃。当然，可以存在其他变化、修改和替换方式。
参照图5，该方法包括形成覆盖栅极电介质层402的栅极结构502。在特定实施例中，栅极结构502可以是多晶硅栅极结构。多晶硅栅极结构可以通过多晶硅材料的沉积并接着通过图案化和蚀刻工艺来形成。多晶硅材料可以掺杂有合适的杂质以提供所需的特性。在特定实施例中，多晶硅材料掺杂了N型杂质，如砷、磷或锑等，但还可以是其他杂质。
在特定实施例中，该方法在栅极电介质层的一部分中形成第一底切区域602，如图6所示。在特定实施例中，可以使用稀释的氢氟酸溶液蚀刻工艺来形成底切区域。如图所示，在特定实施例中，底切区域是由栅极电介质厚度所限定的空区域。
在特定实施例中，该方法包括将多晶硅栅极结构置于氧化环境702中，所述氧化环境中，通入氧气，温度设置为950℃，压强为760Torr。如图7中所示。氧化环境使得形成第一氧化硅层704，第一氧化硅层704覆盖多晶硅栅极的一部分。氧化环境还使得在多晶硅栅极结构和衬底的表面之间形成第二底切区域708。如图所示，还形成有覆盖半导体衬底的表面区域的薄氧化硅层710。当然，可以有其他变化、修改和替换方式。
在特定实施例中，该方法包括形成氧化铝材料802，所述氧化铝材料802覆盖多晶硅栅极结构的外围区域、薄氧化物层并且填充第二底切区域。所述形成氧化铝材料802的工艺中，在温度450℃，压强为0.1Torr时通入三甲基色氨酸铝(TMA)300sccm，臭氧350sccm，如图8所示。在特定实施例中，氧化铝材料包括夹在氧化铝层之间的纳米晶硅材料。还示出了氧化铝材料的更详细示图。氧化铝材料是通过沉积覆盖多晶硅栅极结构的外围区域和薄氧化物层的第一氧化铝层804而形成的。然后该方法沉积覆盖第一氧化铝层的纳米晶硅材料806。可以通过使用氯化硅物质作为前体的化学气相沉积工艺来沉积纳米晶硅材料。取决于实施例，氯化硅物质可以包括SiH2Cl2、SiHCl3或SiCl4。优选使用低压化学气相沉积工艺来沉积纳米晶硅材料。仅仅作为示例，可以在大约0.1托的压力和大约800摄氏度的温度下以大约50SCCM(standard-state cubic centimeter per minute，标况毫升每分)的流速提供的氩气中使用1％SiH2Cl2来沉积纳米晶硅材料。经过大约20分钟的沉积时间，可以形成大约2nm厚的纳米晶硅材料。在此之后，沉积第二氧化铝层808，覆盖纳米晶硅材料以完成氧化铝材料。在特定实施例中，可以使用原子层沉积工艺来形成第一氧化铝层和第二氧化铝层。在特定实施例中，第一氧化铝层和第二氧化铝层可以具有大约1∶1.3至大约1∶1.7的铝比氧的比例。在特定实施例中，纳米晶硅材料具有电荷捕获表面以接收和储存注入到纳米晶硅材料中的电荷。当然，可以存在其他变化、修改和替代方式。
图9是本发明实施例中举例说明的简化图。如图所示，该方法执行选择性蚀刻工艺902以从栅极结构去除氧化铝材料的第一部分，在底切区域内的嵌入区域904中保留氧化铝材料。所述蚀刻工艺902中，将射频功率设定为100W，压强设为30毫托，通入的Cl2为30sccm，BCl3为80sccm，Ar为20sccm。在特定实施例中，嵌入区域中的氧化铝材料为存储器件提供具有双比特功能的双侧结构。当然，可以有其他变化、修改和替换方式。
参照图10，该方法包括：形成覆盖多晶硅栅极结构和覆盖嵌入区域的暴露部分的介质层1002。在特定实施例中，介质层可以是使用TEOS(Tetraethylorthosilicate，原硅酸四乙酯)作为前体而沉积的氧化硅。取决于实施例，介质层也可以是复合叠层，如氧化硅-氮化硅-氧化硅(或通常称为ONO)。参照图11，该方法包括：执行选择性蚀刻工艺以形成覆盖多晶硅栅极结构和嵌入区域中的氧化铝材料的暴露部分的侧壁结构1102。在特定实施例中，侧壁间隔层结构隔离并保护多晶硅栅极结构。
根据上述实施例形成的非易失性存储器件的栅极结构包括：半导体衬底302，所述半导体衬底302含有表面区域304；位于表面区域304上的栅极电介质层402；栅极结构502，位于栅极电介质层402上，其材料可以是多晶硅；第一底切区域602，位于所述栅极结构502的下面的部分栅极电介质层402中；第一氧化硅层702，覆盖所述栅极结构502的外围；第二底切区域708，位于栅极结构502上第一氧化硅层702与半导体衬底302之间；氧化铝材料802，位于部分第二底切区域708中，所述氧化铝材料802包括夹在第一氧化铝层804和第二氧化铝层808之间的纳米晶硅材料806；侧壁结构1102，覆盖所述栅极结构502的侧面区域。
图12是示出根据本发明实施例的使用氧化铝材料的双比特存储器件的保持特性的简化曲线图。该曲线图只是示例而已不应该不适当地限制此处的权利要求。本领域技术人员应当认识其他变化、修改和替代方式。如图所示，提供了作为时间的函数的阈值电压(Vth)的曲线图。被编程比特的阈值电压保持在大约3.4伏特，在108秒期间没有电荷损失。被擦除比特1204的阈值电压也保持在大约2.5伏特的值，在所述时间期间没有电荷损失。各阈值电压是在Vg＝Vd＝Vs＝Vb＝0处测量的。当然，可以存在其他修改、变化和替代方式。
尽管已描述了本发明的特定实施例，但是本领域技术人员应当理解，存在与所描述的实施例等同的其他实施例。因此，应当理解，本发明不是由特定的所说明的实施例所限定，而是仅由所附权利要求的范围所限定。
Claims (19)
1.一种非易失性存储器结构的形成方法，所述方法包括：
提供包括表面区域的半导体衬底；
形成覆盖所述表面区域的栅极电介质层；
形成覆盖所述栅极电介质层的多晶硅栅极结构；
在所述多晶硅栅极结构的下面的部分栅极电介质层中形成底切区域；
将所述多晶硅栅极结构置于氧化环境，形成第一氧化硅层，所述第一氧化硅层覆盖所述多晶硅栅极结构的外围；
形成覆盖所述多晶硅栅极结构并填充所述底切区域的氧化铝材料，所述氧化铝材料包括夹在第一氧化铝层和第二氧化铝层之间的纳米晶硅材料；
使所述氧化铝材料经受选择性蚀刻工艺，在所述底切区域的一部分中的嵌入区域中保留氧化铝材料；以及
形成侧壁结构，所述侧壁结构覆盖所述多晶硅栅极结构的侧面区域。
2.根据权利要求1所述的方法，其中，通过沉积覆盖所述多晶硅栅极结构的介质层并接着通过选择性蚀刻工艺来形成所述侧壁结构。
3.根据权利要求1所述的方法，其中，所述半导体衬底是P型硅晶片。
4.根据权利要求1所述的方法，其中，所述底切区域是使用自限制蚀刻工艺而形成的。
5.根据权利要求1所述的方法，其中，所述底切区域是空区域。
6.根据权利要求1所述的方法，其中，所述纳米晶硅具有外表面，所述外表面能够积累电荷。
7.根据权利要求1所述的方法，其中，所述氧化铝材料是高k电介质材料。
8.根据权利要求1所述的方法，其中，所述第一氧化铝层和所述第二氧化铝层是使用原子层沉积而形成的。
9.根据权利要求8所述的方法，其中，所述第一氧化铝层和所述第二氧化铝层每个都具有大约1∶1.3至大约1∶1.7的铝比氧的比例。
10.根据权利要求1所述的方法，其中，所述嵌入区域提供双侧的比特结构。
11.根据权利要求1所述的方法，其中，所述纳米晶硅材料的厚度为大约2nm至大约4nm。
12.根据权利要求1所述的方法，其中，所述氧化铝材料的特征在于第一厚度，所述第一厚度受所述栅极电介质层的厚度控制。
13.根据权利要求1所述的方法，还包括：在所述半导体衬底的表面区域附近形成有源区域。
14.根据权利要求13所述的方法，其中，所述有源区域是通过注入工艺形成的，该注入工艺使用N型砷作为掺杂物质，使用多晶硅栅极结构、包括所述侧壁作为掩模。
15.一种非易失性存储器结构，包括：半导体衬底，所述半导体衬底含有表面区域；位于表面区域上的栅极电介质层；位于栅极电介质层上的多晶硅栅极结构；在所述多晶硅栅极结构的下面的部分栅极电介质层中形成有底切区域；第一氧化硅层，覆盖所述多晶硅栅极结构的外围；氧化铝材料，位于部分底切区域中，所述氧化铝材料包括夹在第一氧化铝层和第二氧化铝层之间的纳米晶硅材料；侧壁结构，覆盖所述多晶硅栅极结构的侧面区域。
16.根据权利要求15所述的结构，其中，所述底切区域是空区域。
17.根据权利要求15所述的结构，其中，所述纳米晶硅具有外表面，所述外表面能够积累电荷。
18.根据权利要求17所述的方法，其中，所述纳米晶硅材料的厚度为大约2nm至大约4nm。
19.根据权利要求15所述的结构，其中，所述氧化铝材料是高k电介质材料。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100567285A CN101996951B (zh) | 2009-08-20 | 2009-08-20 | 非易失性存储器结构及其形成方法 |
| US12/704,502 US8114732B2 (en) | 2009-08-20 | 2010-02-11 | Method for manufacturing twin bit structure cell with Al2O3/nano-crystalline Si layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100567285A CN101996951B (zh) | 2009-08-20 | 2009-08-20 | 非易失性存储器结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101996951A true CN101996951A (zh) | 2011-03-30 |
| CN101996951B CN101996951B (zh) | 2013-09-11 |
Family
ID=43605697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100567285A Expired - Fee Related CN101996951B (zh) | 2009-08-20 | 2009-08-20 | 非易失性存储器结构及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8114732B2 (zh) |
| CN (1) | CN101996951B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097383B (zh) * | 2009-12-15 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 双位快闪存储器的制作方法 |
| CN102097385B (zh) * | 2009-12-15 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | 双位快闪存储器的制作方法 |
| CN102097490A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 双位快闪存储器的制作方法 |
| CN102110658B (zh) * | 2009-12-29 | 2013-07-17 | 中芯国际集成电路制造(上海)有限公司 | 双位快闪存储器的制作方法 |
| CN102110657A (zh) * | 2009-12-29 | 2011-06-29 | 中芯国际集成电路制造(上海)有限公司 | 双位快闪存储器的制作方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5661592A (en) * | 1995-06-07 | 1997-08-26 | Silicon Light Machines | Method of making and an apparatus for a flat diffraction grating light valve |
| US5918124A (en) | 1997-10-06 | 1999-06-29 | Vanguard International Semiconductor Corporation | Fabrication process for a novel multi-storage EEPROM cell |
| JP4293385B2 (ja) * | 1998-01-27 | 2009-07-08 | 株式会社半導体エネルギー研究所 | 光電変換装置の作製方法 |
| US7012297B2 (en) * | 2001-08-30 | 2006-03-14 | Micron Technology, Inc. | Scalable flash/NV structures and devices with extended endurance |
| US6700771B2 (en) * | 2001-08-30 | 2004-03-02 | Micron Technology, Inc. | Decoupling capacitor for high frequency noise immunity |
| US6884734B2 (en) * | 2001-11-20 | 2005-04-26 | International Business Machines Corporation | Vapor phase etch trim structure with top etch blocking layer |
| US6639271B1 (en) * | 2001-12-20 | 2003-10-28 | Advanced Micro Devices, Inc. | Fully isolated dielectric memory cell structure for a dual bit nitride storage device and process for making same |
| CN100505268C (zh) * | 2005-03-21 | 2009-06-24 | 旺宏电子股份有限公司 | 存储装置以及访问存储器单元的方法 |
| GB0517195D0 (en) * | 2005-08-23 | 2005-09-28 | Cambridge Display Tech Ltd | Molecular electronic device structures and fabrication methods |
| US20080061359A1 (en) * | 2006-02-04 | 2008-03-13 | Chungho Lee | Dual charge storage node with undercut gate oxide for deep sub-micron memory cell |
| JP2008028249A (ja) | 2006-07-24 | 2008-02-07 | Matsushita Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| US7518912B2 (en) | 2006-08-25 | 2009-04-14 | Powerchip Semiconductor Corp. | Multi-level non-volatile memory |
| US7666739B2 (en) * | 2006-12-20 | 2010-02-23 | Spansion Llc | Methods for fabricating a split charge storage node semiconductor memory |
| KR100877100B1 (ko) | 2007-04-16 | 2009-01-09 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 제조 방법 |
| TW200913162A (en) * | 2007-09-11 | 2009-03-16 | Univ Nat Chiao Tung | Nonvolatile memory device with nanowire channel and a method for fabricating the same |
-
2009
- 2009-08-20 CN CN2009100567285A patent/CN101996951B/zh not_active Expired - Fee Related
-
2010
- 2010-02-11 US US12/704,502 patent/US8114732B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101996951B (zh) | 2013-09-11 |
| US8114732B2 (en) | 2012-02-14 |
| US20110045649A1 (en) | 2011-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100652427B1 (ko) | Ａｌｄ에 의한 도전성 폴리실리콘 박막 형성 방법 및 이를이용한 반도체 소자의 제조 방법 | |
| CN104282616B (zh) | 形成浅沟槽隔离结构的方法 | |
| US20070020879A1 (en) | Method of forming an isolation layer and method of manufacturing a field effect transistor using the same | |
| US20070141852A1 (en) | Methods of fabricating isolation regions of semiconductor devices and structures thereof | |
| CN101996951B (zh) | 非易失性存储器结构及其形成方法 | |
| TW201533890A (zh) | 使用互補式金氧半導體製造流程以製造電荷捕獲閘極堆疊的方法 | |
| CN106486380B (zh) | 制造半导体器件的方法 | |
| CN104992979A (zh) | 具有自对准外延源和漏的多栅半导体器件 | |
| CN104254921A (zh) | 具有分离氮化物存储层的sonos堆栈 | |
| CN104350603B (zh) | 非易失性电荷俘获存储器件和逻辑cmos器件的集成 | |
| CN104681498B (zh) | 存储器件及其制造方法 | |
| CN101620991A (zh) | Tft快闪存储单元的原子层沉积外延硅生长 | |
| CN104733311A (zh) | 鳍式场效应晶体管的形成方法 | |
| US20070296016A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN102543707A (zh) | 通过形成硬掩膜层堆栈及采用基于电浆的掩膜图案化制程形成沟道半导体合金 | |
| CN101339948A (zh) | 非易失性存储器件及其制造方法 | |
| CN107919278A (zh) | 湿蚀刻的方法和使用其制造半导体装置的方法 | |
| US7892929B2 (en) | Shallow trench isolation corner rounding | |
| CN103794543A (zh) | 隔离结构及其形成方法 | |
| CN103390556B (zh) | 半导体器件制造方法 | |
| KR100695820B1 (ko) | 비휘발성 반도체 장치 및 그 제조 방법 | |
| CN102569198B (zh) | 藉由氮化物硬掩膜层及氧化物掩膜形成信道半导体合金 | |
| CN100576451C (zh) | 栅极侧壁层的形成方法 | |
| KR100741272B1 (ko) | 플래쉬 메모리 소자 및 그 제조 방법 | |
| CN101755333A (zh) | 用于在包含密间隔线的结构上形成具增加可靠度的层间介电材料的技术 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121025 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121025 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130911 Termination date: 20200820 |