CN102006376A - 功率传递方法、接口方法以及i/o接口电路 - Google Patents

功率传递方法、接口方法以及i/o接口电路 Download PDF

Info

Publication number
CN102006376A
CN102006376A CN201010605980XA CN201010605980A CN102006376A CN 102006376 A CN102006376 A CN 102006376A CN 201010605980X A CN201010605980X A CN 201010605980XA CN 201010605980 A CN201010605980 A CN 201010605980A CN 102006376 A CN102006376 A CN 102006376A
Authority
CN
China
Prior art keywords
signal
buffer
circuit
line
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010605980XA
Other languages
English (en)
Other versions
CN102006376B (zh
Inventor
B·A·巴克
P·吉斯
J·G·兰希金
J·D·尤德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of CN102006376A publication Critical patent/CN102006376A/zh
Application granted granted Critical
Publication of CN102006376B publication Critical patent/CN102006376B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/005—Interface circuits for subscriber lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M19/00—Current supply arrangements for telephone systems
    • H04M19/001—Current supply source at the exchanger providing current to substations

Abstract

本发明涉及功率传递方法、接口方法以及I/O接口电路。本发明提供了一种在DAA中的系统侧电路和线路侧电路之间的单一数字通信链接，能够向线路侧电路传输数据信号和相当数量的功率。本发明包括系统侧接口电路、线路侧接口电路和包括变压器的隔离屏障。每个接口电路能够连接到一个上行通信电路(线路侧或者系统侧)，其可以从所述上行通信电路接收要跨越隔离屏障向另一个接口电路传输的数据信号，并且可以向所述上行通信电路传送跨越隔离屏障从另一个接口电路接收的数据信号。线路侧接口电路还可以包括整流器和存储装置。

Description

功率传递方法、接口方法以及I/O接口电路
本申请是国际申请日为2006年6月16日，申请号为200680030274.9，发明名称为“用于两线串行链路的连续功率传递方法”的分案申请。
技术领域
本发明总体上涉及由隔离屏障隔开的两个装置之间的数字通信。
背景技术
世界各地的管理机构已建立了用于将用户设备连接到电话网络的标准和规章。这些规定旨在避免对电话网络的破坏，以及减轻对同样连接到该网络的其它设备的干扰。不过，这些规定通常存在难以设计的挑战。
例如，通常要求用户设备或数据通信设备、如数据调制解调器配备某种形式的电气隔离，以避免来自该用户设备的电压电涌或瞬变对电话网络产生不利影响。电气隔离还解决了和电话线路与用户设备之间的工作电压的差别有关的潜在问题。更具体地说，在一个给定的网络上，电话线路电压可能有很大的不同，常常超过用户设备的工作电压。在美国，目前需要1500伏的绝缘。在其他国家，规定的绝缘可能达到3000-4000伏。
已利用了许多技术来提供所需等级的电气绝缘。例如，经常使用大型的模拟隔离变压器来磁耦合两线电话线路和调制解调器或其它电路的模拟前端之间的模拟信号，同时维持适当的电绝缘等级。隔离变压器的作用是阻止可能有害的直流分量，从而保护数据连接的两侧。
隔离变压器一般是在调制解调器技术中被称为数据访问装置(DAA)的一部分。术语DDA一般指用于提供源自中央局的公共电话网络与主系统的数字数据总线或者数据终端设备之间的接口的电路。DAA使调制解调器或类似装置与电话线路电气隔离，以控制电磁干扰/射频干扰(EMI/RFI)的发射。除了电气隔离之外，DAA通常还产生多种信号(例如振铃信号)供用户设备使用。DAA可以通过电话插口、如用于标准电话机的RJIIC连接，从电话线路接受信号。
通常，许多电路必须从电话线路得到信息，并且往往对于传输至主系统及从主系统接收的每个信号都需要隔离。这样的电路可以包括：发送和接收电路；振铃信号检测电路；用于在语音和数据传输之间转换的电路；用于拨打电话号码的电路；线路电流检测电路；用于指示设备被耦合到功能性电话线路上的电路；以及线路断开检测电路。常规的DAA设计针对DAA的每个功能利用了隔离线路侧电路和跨越高压隔离屏障的隔离信号路径。这种常规设计需要不希望的大量隔离屏障。
一种更为现代的用于减少DAA中的隔离屏障数量的解决方案是把DAA电路分成线路侧电路和系统侧电路。线路侧电路包括为连接到电话线路所需的模拟元件，而系统侧电路通常包括数字信号处理电路和用于与主系统通信的接口电路。从电话线路进入的模拟数据信号通过线路侧电路中的模数转换器被数字化，并经由数字双向串行通信链路跨越“数字”隔离屏障传输到系统侧电路。然后该数字数据信号可以由系统侧电路中的数字信号处理电路处理。相反地，来自主系统的数字数据信号可以经由双向串行通信链路越过数字隔离屏障传送到线路侧电路，在那里数字数据信号被转换成模拟信号并被置于电话线路上。
不过，在这种更为现代的DAA中出现的一个问题是，必须为线路侧电路提供单独的、与主系统电源隔离的直流电源。已经提出了用于提供隔离的电源的两种主要方法。在第一种方法中，从主系统经由单独的功率变压器以数字脉冲流的形式向线路侧电路传递功率。这些脉冲形成了可以通过线路侧电路中的整流器转换成直流电源电压的交流信号。这种方法的缺点是，其需要至少两个变压器-一个用作数字数据信号的隔离屏障，另一个用于对线路侧电路提供功率。
已经提出的第二种方法是，从电话线路本身得到用于线路侧电路的功率。但是，这种方法在实际中难以实现，因为在一些国家包括德国和澳大利亚的电话通信系统的规范严格地限制了DAA可以从电话线路使用的功率量。这种方法还倾向于减少用户设备可以离开中央电话局的距离，这是因为，在电话线路上的电压降随用户设备和电话公司中央局之间的距离增加而增大。
发明内容
本发明提供了一种DAA中的系统侧电路和线路侧电路之间的单一数字通信链路，其既能够传输数据信号，也能够传输足以操作线路侧电路的功率，而不必从电话线路汲取功率。本发明人意识到，利用隔离变压器可以从系统侧接口电路向线路侧接口电路传递极大的功率量，并且通过经由单一的隔离变压器既传输数据又传输功率可以大大减少使用变压器作为隔离屏障的成本。因而，本发明包括系统侧接口电路、线路侧接口电路、以及包括变压器的隔离屏障，通过所述隔离屏障既可以传输数据又可以传输功率信号。每个接口电路能够连接到上游通信电路(线路侧或系统侧)，从所述上游通信电路，其可以接收跨越隔离屏障向其它接口电路传送的前向数据信号，并可以把从其它接口电路跨越隔离屏障接收到的数据信号传送到所述上游通信电路。
每个接口电路最好包括模式开关和三态缓冲器，其能够使接口电路在发送模式或接收模式下工作。在发送模式下，接口电路把来自各个上游通信电路的信号传送到隔离屏障。在接收模式下，接口电路接收并锁存跨越隔离屏障所接收到的信号。在系统侧接口电路中，这个锁存操作使得系统侧接口电路能够向线路侧接口电路传递功率，甚至在线路侧接口电路正在向系统侧接口电路发送信号时也能进行所述功率传递。此外，在线路侧接口电路中，所述锁存操作使得三态缓冲器能够用作整流器。
本发明还提供了一种在包括隔离屏障的通信接口内使用的通信协议。在该通信协议中的一个帧包括一个或多个前向数据位；一个或多个前向控制位；一个或多个反向数据位，以及一个或多个反向控制位，它们通过曼彻斯特编码方法被编码，从而维持隔离屏障的通量平衡。该通信帧还可以包括一个或多个“填充”位，其可以根据在帧中的前向和反向数据位的数目被添加或去除，使得通信接口可以在保持固定时钟频率的同时适应一个以上的数据吞吐速率。所述帧还可包括“同步”模式，该模式包括具有相同值的3个连续的循环。
本发明还提供了一种用于从系统侧电路向通过双线接口连接的线路侧电路低脉动地传递功率的方法，包括以下步骤：在第一时间周期内从系统侧电路向线路侧电路传送前向脉冲流；在第一时间周期内在线路侧电路中对前向脉冲流进行整流，以产生第一整流电压；在第二时间周期内从线路侧电路向系统侧电路传送反向脉冲流；在第二时间周期内提供补充脉冲流；在第二时间周期内在线路侧电路中对补充脉冲流进行整流，以产生第二整流电压；从而在第一和第二时间周期内都产生整流电压。
本发明还提供了一种用于对第一电路和第二电路进行接口的方法，第二电路具有连接在存储装置和地之间的三态缓冲器，三态缓冲器包括输入端、使能端和输出端，方法包括以下步骤：在三态缓冲器的输出端接收具有交流频率分量的第一信号；以及切换三态缓冲器，使得(i)在第一时间周期内，第一信号被电连接到存储电容器，并且(ii)在第二时间周期内，第一信号被电连接至地。
本发明还提供了一种用于跨越传输介质进行通信的I/O接口电路，包括：第一锁存器，其包括第一传输输入端，用于接收要通过传输介质传输的第一传输信号；第一接口端，能够连接到传输介质；连接到第一接口端的第一接收输出端，用于输出从传输介质接收的第一接收信号；第一缓冲器，具有连接到第一接口端的输出端和数据输入端；以及第一模式开关，具有(i)两个分别连接到第一传输输入端和第一接收输出端的输入端，(ii)连接到第一缓冲器的数据输入端的输出端，以及(iii)能够接收模式选择信号的模式选择端，该模式选择信号用于将第一模式开关配置为把通过传输介质进行传输的第一传输信号或者从传输介质接收的第一接收信号传送到第一缓冲器。
本发明还提供了一种用于按照上述的通信协议跨越隔离屏障传送信号的方法。
附图说明
下面将结合附图详细说明本发明的不同实施例，其中：
图1是表示根据本发明的数字通信链路的方块图；
图2是表示根据本发明的数字通信链路的操作的时序图；
图3是表示适用于根据本发明的数字通信链路的帧的构成的帧结构图；
图4是表示适用于根据本发明的数字通信链路的具有奇数个循环的帧的构成的另一帧结构图；
图5是进一步表示根据本发明的数字通信链路的电路图；
图6是表示根据本发明的数字通信链路中的功率传递的概念图；
图7是表示根据本发明的数字通信链路的单端实施例的电路图；以及
图8是表示在根据本发明的数字通信链路中功率传递和前向-反向传输比之间的关系的图表。
具体实施方式
本发明提供了一种DAA中在线路侧电路和系统侧电路之间的隔离数字通信链路。根据本发明，使用单个的变压器作为隔离屏障。通过使用单一变压器隔离屏障(STIB)，可以从系统侧接口电路(SSIC)传递足以操作线路侧接口电路(LSIC)的功率量，而不依赖于电话线路作为主要电源。STIB可以承载数据、时钟和功率信号。
图1示出了根据本发明的数字通信链路。数字通信链路100包括系统侧接口电路(SSIC)180和线路侧接口电路(LSIC)182，它们由STIB 136隔开。优选地，SSIC 180和LSIC 182中的每一个被分别集成在一个单个的集成电路上。STIB 136最好是具有大的功率容量和低的阻抗的表面安装元件。SSIC 180和LSIC 182中的每一个包括至少一个三态缓冲器108，156，所述三态缓冲器被连接到STIB 136(在节点126和138处)，用于跨越STIB 136传送信号。SSIC 180和LSIC182中的每一个还包括连接到STIB 136的接收缓冲器133，176，用于接收由其它接口电路传送的信号。每个缓冲器108，156，133和176最好是放大型的缓冲器，其分别放大要跨越STIB 136传输的信号或经由STIB 136接收到的接收信号。
SSIC 180和LSIC 182还可以包括附加的三态缓冲器114和172，以及相关联的反相器106，168，它们与三态缓冲器108和156相结合，可以构成一个推挽放大器。推挽(或“双端的”)结构提供了跨越STIB136的初级绕组和/或次级绕组的大功率容量和大电压摆动。
在数字通信链路100中，可以通过基于帧的TDM(时分复用)通信协议跨越STIB 136在SSIC 180和LSIC 182之间传输功率和数据。在代表一个预定时间周期的每个帧中，按照由选择控制逻辑器件(未示出)提供的控制信号SelF和SelR所确定的，SSIC 180和LSIC182在发送和接收之间交替进行。在一个帧的第一个周期内，例如，管脚IO4处的预定选择控制信号SelF使能系统侧的三态缓冲器108，114，同时在管脚166处输入的补偿控制信号SelR禁用线路侧的三态缓冲器156，172。作为其结果，在管脚102处接收到的前向传输数据信号TxF(前向脉冲流)经由系统侧的三态缓冲器108，114被放大并被传输到变压器T1的系统侧绕组上，接着，经由变压器T1的线路侧绕组传递到线路侧的接收缓冲器176。然后，前向传输数据信号作为前向数据信号RxF在管脚178被输出。同样，对于从线路侧到系统侧的反向传输，提供控制信号SelF和SelR，以使能三态缓冲器156，172，并禁用三态缓冲器108，114。因而，数据信号TxR(反向传输脉冲流)被放大并跨越变压器被传输，在接收缓冲器133处被接收，并作为反向数据信号RxR被输出。
LSIC 182最好包括一个功率电路，用于跨越STIB 136接收来自SSIC 180的功率。更具体地说，整流器144和如电源电容154的存储装置被跨接到STIB 136的次级绕组上(在节点138，140处)。整流器144可以是二极管桥式整流器，如图所示，包括二极管146，148，150和152。二极管146，148，150和152最好是具有低导通电压的肖特基二极管。经由整流器144和电源电容154，出现在变压器T1的线路侧绕组的包括信号TxF的前向数据脉冲流(其实际上代表交流信号)可在节点162处被转换成直流电压VddL。然后，该直流电压VddL可以用于为线路侧电路提供电源电压。
整流器144可以由和LSIC 182集成在同一集成电路上的4个二极管来实现，并被连接到把LSIC 182连接到变压器的线路侧的一对端子上。在这种实现方式中，每个焊盘(pad)(在节点138和140处)具有“向上”连接到正的电源电压VddL的二极管，以及“向下”连接到地的二极管，从而形成一个整流桥。这样，二极管对146，148和150，152对于在节点142和174处的输入信号分别形成半波整流器，并对于在节点142和174之间的差分信号共同形成一个全波整流器。在这个实施例中，输入信号最好具有足够大以使二极管整流器144工作的平均能量(即具有大于二极管的切入电压的幅值)。
优选地，二极管146，148，150和152能够承受大约1000伏到大约2000伏的瞬变ESD脉冲，并具有足够的电流承载能力，以保护集成电路模板避免静电放电。当发生ESD事件时，瞬变电压被简单地分路到适当的电源轨道上(地或电源电压VddL)。在这个实施例中，二极管146，148，150和152不仅用作整流二极管，而且还用作LSIC 182的输入管脚的初级ESD保护二极管，并且实际上可以用作这些管脚的唯一的ESD保护装置。
也可以使用同步整流器，其作为对上述二极管桥式整流器的替代或者与其结合使用。如果既有二极管桥也有同步整流器，则在LSIC182被初始上电时(例如当用于同步整流器的控制逻辑器件缺乏足以工作的电压时)，二极管桥可用于产生操作所需的初始启动电压。然后同步整流器可以在初始启动电压达到足以使同步整流器工作的高电平值之后用于整流。在另一个实施例中，二极管146，148，150和152可以是由同步整流器中的晶体管中各种半导体结形成的寄生二极管，如在下面进一步说明的。
参照图2所示的时序图可以更充分地理解数字通信链路100的操作以及其中的各种信号。一种可适用的TDM协议可以基于一个重复帧200，其被表示为位周期202到207。在位周期201内(帧200开始之前的位周期)，控制信号SelF被使能(在210处)，而控制信号SelR被禁用(在222处)，并以各自的这些状态继续通过位周期202和203以及位周期204的初始部分。作为其结果，在位周期202，203和204内，信号TxF(前向脉冲流)经由三态缓冲器108和114跨越变压器T1被传输并作为信号RxF被接收，如在TxF和RxF线中的单线阴影所示。
在帧200的后一部分期间内，即在位周期205-207内，传输LSIC182。在位周期204内，控制信号SelF和SelR的极性被反向，使得线路侧的三态缓冲器156，172被使能，而系统侧的三态缓冲器108，114被禁用。这样，在位周期205-207期间，信号TxR(反向脉冲流)经由线路侧的三态缓冲器156，172跨越变压器T1被传输并作为信号RxR被接收，如在位周期205-207内TxR和RxR线中的交叉阴影所示。
在整个帧200期间内接收缓冲器133和176都可以是有效的。因而，在帧200的第一部分期间内，在系统侧的信号TxF可以被缓冲器133和缓冲器176接收，并分别在管脚132和178处被输出。相应地，在帧200的第二部分期间内，在线路侧的信号TxR被缓冲器133和176接收。因此，在图2中的RxF和RxR信号只用一条线来表示，被标为RxF/RxR。图2中的信号EnF和EnR用于改善功率传递，这将在下面被进一步说明。
为了避免使变压器饱和，跨越STIB 136的传递信号最好是通量平衡的。例如，适用于现代的调制解调器系统中的变压器的磁通-匝数乘积限制可以是大约2.35微伏-秒，或者在3.6伏下为652.5纳秒。因而，传输协议应当提供例如在两个数据帧内的DC平衡的代码。例如，在本发明中可以使用曼彻斯特编码或交替符号倒置(AMI)。
图3表示适用于本发明的通信协议，其中STIB 136的通量借助于使用曼彻斯特型的编码方案来平衡(即把比特0编码为两位序列01，把比特1编码为两位序列10)。与上述图2的协议对比，图3的协议也使用了时分复用，但是对SSIC 180和LSIC 182分配了不同的时间量，以便允许帧序列的前向传输。
更具体地说，在图3的协议中，在时隙301-308期间内发送SSIC180，而在时隙309-312期间内发送LSIC 182。图3中的基本帧322可以包括：
(1)在时隙301和302期间内的前向数据位(被表示为曼彻斯特编码的DF，后面是NOT DF)；
(2)在时隙303和304期间内的前向控制位(被表示为CF，NOT CF)；
(3)在时隙305-308期间内的预定前向帧序列(被表示为NOT CF，NOT CF，CF，CF)；
(4)在时隙309和310期间内的反向数据位(被表示为DR，NOT DR)；以及
(5)在时隙311和312期间内的反向控制位(被表示为CR，NOT CR)。
图3的协议也可以包括空位或填充位330，其可以被添加或去除，以调整帧的大小。通过这种方式，可以适应各种不同的数据速率，而不必改变SSIC 180和LSIC 182的时钟速率。例如，在时隙313-318中示出了6个交替取值的填充位(例如0，1，0，1，0，1)，以便达到通量平衡。如图4所示，通过在两个相继帧即帧k和帧k+1上平衡填充位的通量，也可以适应奇数个填充位。例如，如果帧k包含填充位序列[01010]，则帧k+1可以包含序列[10101]。
前向帧序列可以是可用于识别帧从哪里开始和/或结束的位值的任何唯一的序列。例如，在图3所示的协议中，在时隙304中的反向控制位(NOT CF)随后在时隙305和306中又被重复两次。这个被重复三次的值提供了可被容易识别的唯一的同步(“sync”)模式，因为曼彻斯特编码的信号(01，10)永远不会产生相同值的3个时隙序列。用于这种同步模式的适当的检测电路例如可以通过3比特的移位寄存器来实现，其中该寄存器中的每一个比特被提供给一个3输入AND门，其当检测到重复三次的值时输出一个信号。也可以使用其它帧检测技术代替上述的同步模式。例如，可以使用一个大的缓冲器存储到来的数据，然后可由微处理器统计地分析所缓冲的数据，从而按照本领域已知的技术来确定帧构成。
图5和图6示出了本发明的另一个实施例，其中由一个新颖的“整流缓冲器”来提供图1所示的LSIC 182的整流器和三态缓冲器的功能，并且其中接口电路包括用于增强从SSIC 108向LSIC182传递的功率的反馈路径。参照图5，整流缓冲器504包括经由接口端子Vs+连接到电源电容并连接到STIB 136的三态缓冲器156、连接到该三态缓冲器的模式开关MXIL、以及在STIB 136和模式开关MX1L之间的反馈路径508。整流缓冲器504还具有用于输出信号RxF+的“接收输出端”和用于接收信号TxR+的发送输入端。三态缓冲器156又包括互补的晶体管对M1L(P沟道MOSFET)和M2L(N沟道MOSFET)，连接到该晶体管对中的一个晶体管(M1L)的NAND逻辑门ND1L，连接到该晶体管对中的另一个晶体管(M2L)的NOR逻辑门NR2L，以及连接在NAND和NOR门的ENABLE输入之间的反相器IN1L。
根据本发明的这个实施例，在三态缓冲器中的互补晶体管对156，172既作为向SSIC 180发送信号的输出驱动器，又作为用于对从SSIC 180接收到的信号进行整流的同步整流器。整流缓冲器504实际上具有两种模式：发送模式和整流模式，根据模式开关MX1L的状态而定。模式开关MX1L依次由线路侧的接口控制逻辑器件(未示出)来控制。
LSIC 182和SSIC 180最好被配置为根据如图2-4所示的TDM协议进行通信。具体地说，SSIC 180在TDM帧的一个预定时隙(前向发送周期)内进行发送，LSIC 182在该帧的一个不同时隙(反向发送周期)内发送。在前向发送周期内，当SSIC 180通过STIB 136发送时，线路侧的接口控制逻辑器件(未示出)提供适当的SelR信号(例如0伏信号)，以便把整流缓冲器置于整流模式，该在模式下在由SSIC 180传输的前向数据中的能量的主要部分被转移并被存储在电源电容CL中。在反向传输周期内，当LSIC 182被设置为通过STIB136发送反向数据时，提供适当的SelR信号(例如3.5伏的信号)，其使得整流缓冲器作为常规的三态缓冲器工作(即经由STIB 136从LSIC向SSIC 180传送信号)。
由于通过STIB 136传输的信号最好是差分信号(也称做双端的或未接地的信号)，也可以在LSIC 182中提供第二个整流缓冲器506。第二个整流缓冲器506同样包括三态缓冲器172、模式开关MX2L、以及反馈路径510。三态缓冲器172包括互补的晶体管M3L和M4L，NAND逻辑门ND3L，NOR逻辑门NR4L，以及反相器IN3L。整流缓冲器156和整流缓冲器172一起构成一个差分整流缓冲器512。
图6示出了差分整流缓冲器512如何操作以整流由SSIC 180通过STIB 136发送的差分信号，以便向LSIC 182中的电源电容CL提供功率。图6示出了差分推挽发送器(由具有相关的内部电阻的开关M1S，M2S，M3S，M4S表示)的简化的电路图的几种状态，所述差分推挽发送器通过STIB 136连接到差分整流缓冲器(由具有相关的内部电阻的开关M1L，M2L，M3L，和M4L表示)和电源电容CL。该电路的3个连续的状态示于图表610，620和630中，其中发送器从发送值“1”(图610)转换到发送值“0”(图630)。由于差分发送器通过两组推挽结构的互补晶体管以常规方式实现，开关M1S和M2S表示在差分发送器的上支路中的两个互补晶体管，而开关M3S和M4S表示下支路中的两个互补晶体管。
根据本发明，包括差分整流缓冲器512的开关作为同步整流器工作。图表610表示该电路的一个示例性状态，其中通过闭合开关M1S和M4S并打开开关M2S和M3S来发送比特“1”。从电源Vsply开始通过开关M1S、通过STIB 136的初级绕组、最后通过开关M4S到地(忽略内部电阻)形成一个前向电流环路。在线路侧，开关M1L和M4L闭合，而开关M2L和M3L断开。结果，施加到STIB 136的次级绕组的电流流经开关M1L、负载电阻RL、最后流经开关M4L，同时对电源电容CL充电。
在图表620中，在差分整流缓冲器中的所有开关均断开，以便切断流经STIB 136的次级绕组的电流。在这个时间周期内，LSIC 182的负载仅由电源电容CL供电。由于在线路侧没有流经变压器次级绕组的负载电流，变压器初级绕组的极性可以容易地通过闭合开关M2S、M3S并断开开关M1S、M4S而被改变。因而，在图表620中的发送器中的电流路径是从电源Vsply开始流经开关M3S、变压器初级绕组(极性相反)、然后流经开关M2S到地。
最后，在图表630中，线路侧上的开关M1L、M4L断开而开关M2L、M3L闭合。由于变压器上的极性已被翻转，变压器次级绕组现在以正确的极性被重新连接到负载。电流仍然流入到电容器CL的正端，因而在通过SSIC 180发送“0”值的比特周期内继续从SSIC 180向LSIC 182传递功率。因而，通过和来自SSIC 180的信号基本同步地操作开关M1L，M2L，M3L和M4L，所述信号可以被差分整流缓冲器整流。
图表620中所示的“开始前的中断”步骤是可选的。但是，如果省略该步骤，系统侧发送器的功率很可能要比线路侧开关大得多(因而比较大)，以阻碍(override)流经变压器次级绕组的电流。与此相反，在上述的“开始之前的中断”实施方式中，线路侧开关在尺寸上可以近似等于系统侧开关。开始前的中断时间间隔最好足够长，以中断或显著降低次级绕组中的电流。在某些应用中，例如在高速调制解调器应用中，为此几纳秒的时间间隔就足够了。
再次参照图5，在图5所示的实施例中的各种信号示于下表。所有的信号都是差分的或者是互补的，只是选择信号和使能信号除外。
Figure BDA0000040326090000131
RxF+信号由变压器次级侧的负端Vs-得出，然后被反相器IN2L反相，而RxF-信号由变压器次级侧的正端Vs+得出，由反相器IN4L反向。结果，在RxF+的信号跟随Vs+端的信号值，在RxF-的信号跟随Vs-端的信号值。
如上所述，SelR信号控制差分整流缓冲器的模式。模式开关MX1S作为转换开关工作，根据在模式开关MX1S的管脚SD处输入的SelR信号的值选择管脚D0处的RxF+信号或者选择管脚D1处的TxR+信号。
如果信号SelF为低(例如针对整流模式)，则选择RxF+信号，并将其传送到模式开关MX1S的Z输出管脚。从模式开关MXIS输出的该信号接着输入到三态缓冲器156，三态缓冲器156中的互补晶体管M1L、M2L取RxF+值。例如，当RxF+信号为“高”时，晶体管M2L断开(即进入基本非导通的状态)，晶体管M1L闭合(即进入基本导通的状态)，有效地把变压器次级侧的正端连接到电源电容CL，从而将电源电容充电到电源电压VddL。同时，对应的RxF-信号为低，因为它是RxF+信号的反相。模式开关MX2L将低RxF-信号传送到三态缓冲器172，使晶体管M3L断开并使晶体管M4L闭合。因而变压器次级侧的负端Vs-被有效地连接到线路侧隔离的地。这样，完成了流经(a)变压器次级侧的正端Vs+、(b)晶体管M1L、(c)电源电容CL、(d)隔离的地节点、以及(e)变压器次级侧的负端Vs-而形成的电流环路，从而使功率从SSIC 180传输到LSIC 182。
针对RxF+和RxF-信号的给定值一旦被确立，便形成了一个正反馈环路，只要SelR信号为低并进一步假定由适当的EnR信号“使能”三态缓冲器，所述正反馈环路便有效地锁存这些值。如果SSIC 180上的晶体管不够大以“阻碍(override)”在LSIC 182上的晶体管，那么这种锁存效应可能是一个大问题。因此，本发明提出了“开始前中断”切换方案，如上面参照图6所述，以便中断锁存，并允许新的传输值施加到变压器上。具体地说，EnR信号可用于在一段短的时间内禁用三态缓冲器，从而中断锁存，并使得传输电路能够更容易地使变压器进入下一个数据状态(或高或低)。作为替代，也可以使用选择线(SelF和SelR)来禁用或中断所述锁存。
为了把差分整流缓冲器置于“发送”模式，向模式开关MX1L和MX2L提供“高”SelR信号。因此到来的数据TxR+和TxR-通过模式开关MX1L和MX2L被传送到三态缓冲器156，172。因而，互补晶体管M1L，M2L，M3L和M4L把TxR值施加到变压器的次级侧，从而向SSIC 180发送反向数据。
上述的差分整流缓冲器结构也可以应用于SSIC 180，如图5所示。当SSIC 180要接收而不是发送时，在TDM时间间隔内，使三态缓冲器108和114锁存并映射到由LSIC 182所发送的前向脉冲流，作为通过模式开关MX1S和MX2S以及三态缓冲器108和114正反馈的结果。在每个TDM比特周期结束时，刚好在要由LSIC 182发送一个新的值之前，SSIC 180以和上述相同的“开始前中断”方式在一个短的时间周期内被暂时禁用(例如被置于高阻状态)。因而LSIC 182有机会将新的数据值施加到变压器上，而没有来自SSIC驱动器的干扰。当SSIC 180的开关被重新使能时，SSIC180锁存并放大新的值。实际上，在发送电路和接收电路之间产生主从关系，其中从电路锁存在由主电路所发送的值。
重要的是，一旦SSIC 180中的三态缓冲器108和114锁存到一个给定值，放大后的驱动电流便从电源Vsply流经晶体管M1S，M2S，M3S和M4S。这个放大后的电流被加到变压器初级侧的电流上，从而使相应较大的电流流经变压器次级侧，并实际上形成了一个被传送给LSIC 182中的整流器的补充脉冲流。更具体地说，在变压器次级侧产生的附加电流代表了源自系统侧的电源Vsply、并被传递到线路侧的电源电容CL的功率和能量。因而，在锁存状态下，实际上可以从STIB 136向LSIC 182向前传递功率，即使LSIC 182正在发送。其结果是，在电源电容CL处的电压的稳定性被极大地提高，这是因为当SSIC 180发送时和当LSIC 182发送时都能向LSIC 182传送功率。
结合图5并参照图2中的时序图可以进一步理解LSIC 182和SSIC 180的操作。假定SSIC 180要向LSIC 182发送，使信号SelF变为“高”(210)，使SelR信号变为低(222)。因而，模式开关MX1S、MX2S被设置为选择并输出TxF(+/-)信号。因而“高”TxF+信号(在比特周期210中的212)将作为“高”信号被传送到节点VinS+，而对应的差分“低”TxF信号将被传送到节点VinS-。然后在节点VinS+和节点VinS-处的信号被输入到逻辑门ND1S，ND3S，并被输入到NOR门NR2S和NR4S。
EnF信号也被输入到逻辑门ND1S和ND3S，同时其反相信号(在反相器IN1S和IN3S之后)被输入到逻辑门NR2S和NR4S。由于EnF信号为高(在214)，VinS+信号(其对应于高TxF信号212)也为高，逻辑门ND1S在其输出端产生“低”信号，使p型晶体管M1S“闭合”，从而有效地把变压器T1的Vp+端连接到电源电压VddS。与此同时，由于EnF信号的反相是低信号，而VinS+信号为“高”，NOR门NR2S在其输出端产生“低”信号，使n型晶体管M2S断开，从而切断变压器T1的Vp+端与地之间的通路。
相反，作为在VinS-处的“低”信号的结果，结合“高”的EnF信号以及其“低”的反相信号，逻辑门ND3S向p型晶体管M3S输出“高”信号，使其断开，同时逻辑门NR4S向晶体管M4S输出“低”信号，使其闭合。其结果是，变压器T1的Vp-端被有效地连接至地。因而，可以看到，在TxF处输入的“高”信号导致了变压器次级侧的高信号：Vp+端被有效地连接到电源电压VddS，而Vp-端被有效地连接至地。应当理解，在这个时间周期内，Vp+端的电压最好等于或小于地电压，使得电流趋于沿着所希望的方向流动。
在“高”信号被置于变压器的初级绕组Vp之前不久，在LSIC 182中的接收锁存器、三态缓冲器和相关晶体管可以通过“低”EnR信号而被禁用(在图2中的时刻218)。结果，晶体管M1L，M2L，M3L和M4L都被置于非导通状态，从而没有相反的电压或电流，否则这些相反的电压或电流将阻止“高”Vp信号被施加到变压器T1的初级和次级绕组上。因而，“低”EnR信号禁用三态缓冲器并中断锁存信号的加强。
由于在次级侧没有阻止变压器T1处的值改变的电流，能够更容易地把Vp+处的“高”信号传递到Vs+处的“高”信号，把Vp-处的“低”信号传递到Vs-处的“低”信号。在Vs+和Vs-处的“高”和“低”信号分别被反相器IN4L和IN2L反相，从而分别在RxF-和RxF+处产生“低”和“高”的接收信号。
LSIC 182最好通过222处的“低”SelR信号被置于“接收”模式或“锁存”模式，该信号使得模式开关MX1L和MX2L选择和输出接收信号RxF-和RxF+，而不是反向传输信号TxR。因而，模式开关MX1L向VinL+输出“低”信号，同时模式开关MX2L向VinL-输出“高”信号。
同时，EnR信号被返回到“高”状态(图2中的220)，从而把NAND和NOR门置于工作状态。因为在该时刻的逻辑门ND1L具有VinL+处的“高”信号和“高”EnR信号作为其输入，其输出“低”信号，从而闭合p型晶体管M1L。具有Vinl+处的“高”信号和反相器INIL的输出端处的“低”输入(即反向EnR信号)作为输入的逻辑门NR2L产生“低”输出信号，从而断开n型晶体管M1L。因此电流从Vs+经由M1L流向VddL，从而对电容器CL充电。通过这种方式，在从SSIC180向LSIC 182前向传输期间，(部分由CL形成的)电源从SSIC 180向LSIC 182传送功率。
与此相反，具有VinL-处的“低”信号和“高”EnR信号作为输入的逻辑门ND3L向p型晶体管M3L输出“高”信号，使其断开。具有VinL-处的“低”信号和“低”反相EnR信号作为输入的逻辑门NR4L向n型晶体管M4L输出“高”信号，从而使其闭合。晶体管M4L的闭合完成了流经电源电容CL和负载电阻RL返回变压器T1的Vs-的电流的电流通路。
因而，在LSIC 182中产生“锁存”条件，因为Vs+被电连接到VddL，同时Vs-被电连接到隔离的地，并且因为经由反相器IN2L，IN4L、模式开关Mx1L，Mx2L和三态缓冲器BUF1S，BUF2S的正反馈在整个比特周期202内保持锁存条件。
也可以在LSIC中提供一个补充的整流器，用于当DAA初始上电时提供启动功率。如果电源电容CL被完全用尽，电压将不足以使控制逻辑提供令差分整流缓冲器工作所需的使能信号和选择信号。因此，可以提供一个小的“引导带(boot strap)”整流器(例如二极管整流器或同步整流器)。当SSIC开始发送时，使补充整流器跟随SSIC180的信号，从而传送对电容CL充电的少量功率。一旦线路侧电源电压VddL达到足以使LSIC逻辑器件工作的足够高的电平，便可以建立跨越屏障的TDM协议，包括时钟检测、同步和初始化。然后，LSIC182可以进入标准功率模式，其中在主/从结构中屏障的两侧被充分耦合。
有利的是，在上述的差分整流缓冲器中的晶体管M1L，M2L，M3L和M4L内存在的寄生二极管可以被用作所需的补充整流器或引导带整流器。更具体地说，晶体管M1L和M3L最好是P沟道MOSFET，其分别具有从其漏极(分别连接到变压器的Vs+端和Vs-端)到其源极(连接到正的电源电压VddL)的寄生p-n二极管结。类似地，晶体管M2L和M4L最好是N沟道MOSFET，其分别具有从其源极(连接到地)到其漏极(分别连接到变压器的Vs+端和Vs-端)的寄生p-n二极管结。这些寄生二极管形成了一个二极管桥，其可被用于产生使LSIC 182上电所需的初始启动电压。
此外，晶体管M1L，M2L，M3L和M4L内的寄生二极管也可被用于向SSIC提供ESD保护，如在上面结合二极管146，148，150和152所述的那样。在这个实施例中，晶体管M1L，M2L，M3L和M4L应当被设计为经受得住预期的ESD脉冲电压和电流。
本发明还可以用单端结构而不是用差分结构来实现。图7示出了一个示例性的单端结构的实施例。该实施例类似于图5的双端实施例，只是变压器初级绕组和次级绕组的负端Vp-和Vs-被接地，并且初级端Vp+和Vs+被分别直接连接到RxR+和RxF+。图7所示的单端实施例以和图5的双端实施例相同的方式工作。
图8中的图表示出了使用本发明在系统侧电路和线路侧电路之间传输功率的预期效果。更具体地说，y轴代表在上述的差分整流缓冲器实施例中电容CL两端产生的线路侧电源电压VddL。x轴代表前向传输比，其在0和1.0(或0％至100％)之间变化。可以看到，线路侧电源电压保持惊人的稳定(在2.75伏和2.79伏之间)，而与前向传输比无关。
因而，本发明和常规的DAA相比具有一些显著的优点。首先，变压器提供了在初级绕组和次级绕组之间的相当好的高压隔离。其次，通过使用STIB 136和在接口两端产生差分信号，大大改善了共模噪声抑制。上述的锁存技术进一步减少了共模噪声，因为三态缓冲器只在标准比特周期的一个很小的部分期间被置于非使能状态，因而即使共模噪声跨越屏障传递，也仅仅在开关被断开(即三态)时扩大。第三，由于使用了一个单个的变压器作为数据信号和功率信号的隔离屏障，和使用多个元件的隔离屏障的现有技术系统相比，显著节省了元件成本。
最后，使用STIB 136允许从SSIC到LSIC传递大量的功率，使得对于LSIC只需要从电话线路得到极小的功率(如果有的话)。例如，在典型的调制解调器中，线路侧DAA与相关的电路可能需要大约25到大约50毫瓦范围内的功率。使用本发明，这个功率量(大约25到大约50毫瓦)可被容易地从系统侧电路传递到线路侧电路-足以操作线路侧电路而不用从电话线路分接功率。大体来说，使用本发明可以传递的功率的量主要受三态缓冲器中的互补晶体管的电流承载能力的限制，而不受STIB 136的功率传递能力的限制。因而，在线路侧和系统侧电路中提供大的互补晶体管是可行的，使得可以跨越STIB 136传递50毫瓦以上、甚至多达大约100毫瓦或更高的功率。
应当意识到，本发明也可和在进行呼叫时(即在摘机条件下)从电话线路分接功率的现有技术的线路侧电路结合使用。这样的话，线路侧功率的一部分可以从电话线路获得，而其余部分可以通过上述方式由系统侧电路提供。在这种变体中，可以通过本发明由系统侧电路提供线路侧电路所需功率的任意希望的百分比(0％到100％)。优选地，在呼叫期间线路侧电路所需的功率的至少一个实际部分(例如大约30％)跨越STIB 136由系统侧电路提供。更为优选的是，跨越STIB136由系统侧电路提供的功率量至少是线路侧电路所需功率的大部分，至少是极大部分，或者接近全部。
还应当理解的是，虽然上面结合STIB 136描述了本发明的系统侧接口电路、线路侧接口电路、整流缓冲器以及传输协议，但是它们不限于和变压器隔离屏障一起使用。而是，它们可以和任意传输介质一起使用，例如包括4端口接口，如双绞线对或者双电容器接口。
已经说明了在DAA中的系统侧电路和线路侧电路之间的数字通信链路，其既能够传输数据信号也能够传输功率信号。但应当理解，本发明的上述说明仅仅是作为示例，显然，本领域技术人员在不背离所附权利要求所限定的本发明的范围内可以做出各种改变。

Claims (19)

1.一种用于从系统侧电路向通过双线接口连接的线路侧电路低脉动地传递功率的方法，包括以下步骤：
在第一时间周期内从系统侧电路向线路侧电路传送前向脉冲流；
在所述第一时间周期内在线路侧电路中对所述前向脉冲流进行整流，以产生第一整流电压；
在第二时间周期内从线路侧电路向系统侧电路传送反向脉冲流；
在所述第二时间周期内提供补充脉冲流；
在所述第二时间周期内在线路侧电路中对所述补充脉冲流进行整流，以产生第二整流电压；
从而在第一和第二时间周期内都产生整流电压。
2.如权利要求1所述的方法，其中提供补充脉冲流的步骤包括以下步骤：
在系统侧电路接收来自线路侧电路的反向脉冲流；
在系统侧电路加强所述反向脉冲流以产生所述补充脉冲流；以及
从系统侧电路向线路侧电路传递所述补充脉冲流。
3.如权利要求2所述的方法，还包括以下步骤：
锁存所述反向脉冲流中的每个脉冲。
4.一种用于对第一电路和第二电路进行接口的方法，所述第二电路具有连接在存储装置和地之间的三态缓冲器，所述三态缓冲器包括输入端、使能端和输出端，所述方法包括以下步骤：
在所述三态缓冲器的输出端接收具有交流频率分量的第一信号；以及
切换所述三态缓冲器，使得(i)在第一时间周期内，所述第一信号被电连接到存储电容器，并且(ii)在第二时间周期内，所述第一信号被电连接至地。
5.如权利要求4所述的方法，其中在所述第一时间周期内所述第一信号的电压在第一预定电平以上；并且其中在所述第二时间周期内所述第一信号的电压在第二预定电平以下。
6.如权利要求5所述的方法，其中所述第一预定电平近似等于所述存储装置处的电压，所述第二预定电平近似等于地电压。
7.如权利要求4所述的方法，其中所述三态缓冲器基本上和所述第一信号同步地被切换。
8.如权利要求7所述的方法，其中所述切换的步骤包括以下步骤：
向所述三态缓冲器的输入端输入所述第一信号的至少一部分。
9.如权利要求8所述的方法，其中接收、切换和输入的步骤在包括所述第一和第二时间周期的帧的第一部分期间被执行。
10.如权利要求9所述的方法，还包括以下步骤：
在所述帧的第二部分期间向所述三态缓冲器的输入端输入第二信号，使得在所述帧的第二部分期间所述第二信号被传送到所述三态缓冲器的输出端。
11.如权利要求10所述的方法，其中向所述三态缓冲器的输入端输入第一信号并输入第二信号的步骤包括以下步骤：
把所述第一信号和第二信号输入到模式选择开关；
向该模式选择开关提供模式选择信号，使得所述模式选择开关选择并向所述三态缓冲器的输入端输出所述第一信号或者所述第二信号。
12.一种用于跨越传输介质进行通信的I/O接口电路，包括：
第一锁存器，其包括
第一传输输入端，用于接收要通过所述传输介质传输的第一传输信号；
第一接口端，能够连接到所述传输介质；
连接到所述第一接口端的第一接收输出端，用于输出从所述传输介质接收的第一接收信号；
第一缓冲器，具有连接到所述第一接口端的输出端和数据输入端；以及
第一模式开关，具有(i)两个分别连接到所述第一传输输入端和所述第一接收输出端的输入端，(ii)连接到所述第一缓冲器的数据输入端的输出端，以及(iii)能够接收模式选择信号的模式选择端，该模式选择信号用于将所述第一模式开关配置为把通过所述传输介质进行传输的第一传输信号或者从所述传输介质接收的第一接收信号传送到所述第一缓冲器。
13.如权利要求12所述的I/O接口电路，还包括
连接到所述第一缓冲器的存储装置，
其中当所述第一模式开关被配置为把第一接收信号传送到第一缓冲器时，通过所述第一模式选择开关传送并被输入到第一缓冲器的信号使得所述第一缓冲器同步地对第一接口端处的信号进行整流，以使得来自第一接口端处的信号的能量被存储在所述存储装置中。
14.如权利要求12所述的I/O接口电路，还包括
连接到所述第一缓冲器的电压源，
其中当所述第一模式开关被配置为把第一接收信号传送到第一缓冲器时，通过第一模式选择开关传送并被输入到第一缓冲器的信号使得所述第一缓冲器利用来自所述电压源的能量加强出现在第一接口端处的信号。
15.如权利要求12所述的I/O接口电路，其中所述第一缓冲器还包括：
锁存控制端，能够接收用于使能或禁用所述第一缓冲器的锁存控制信号。
16.如权利要求12所述的I/O接口电路，其中所述第一缓冲器还包括：
连接在所述第一缓冲器的数据输入端和输出端之间的互补晶体管对。
17.如权利要求16所述的I/O接口电路，其中所述第一缓冲器是三态缓冲器。
18.如权利要求12所述的I/O接口电路，还包括：
第二传输输入端，用于接收要通过所述传输介质传输的第二传输信号；
第二接口端，能够连接到所述传输介质；
连接到所述第二接口端的第二接收输出端，用于输出从所述传输介质接收的第二接收信号；
第二缓冲器，具有连接到所述第二接口端的输出端和数据输入端；以及
第二模式开关，具有(i)两个分别连接到所述第二传输输入端和所述第二接收输出端的输入端，(ii)连接到所述第二缓冲器的数据输入端的输出端，以及(iii)模式选择端，能够接收模式选择信号，该模式选择信号用于将第二模式开关配置为把通过所述传输介质进行传输的第二传输信号或者从传输介质接收的第二接收信号传送到所述第二缓冲器。
19.如权利要求18所述的I/O接口电路，其中所述传输介质适用于传输差分信号，并且其中所述第一和第二接收信号以及所述第一和第二传输信号分别形成差分接收信号和差分传输信号。
CN201010605980XA 2005-06-23 2006-06-16 I/o接口电路 Expired - Fee Related CN102006376B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/159,537 2005-06-23
US11/159,537 US7940921B2 (en) 2005-06-23 2005-06-23 Continuous power transfer scheme for two-wire serial link

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2006800302749A Division CN101375555B (zh) 2005-06-23 2006-06-16 用于两线串行链路的连续功率传递方法

Publications (2)

Publication Number Publication Date
CN102006376A true CN102006376A (zh) 2011-04-06
CN102006376B CN102006376B (zh) 2013-10-30

Family

ID=37589547

Family Applications (6)

Application Number Title Priority Date Filing Date
CN2006800174844A Active CN101180801B (zh) 2005-06-23 2006-06-16 用于敏捷采样速率切换的串行协议
CN2012104368973A Pending CN102932572A (zh) 2005-06-23 2006-06-16 用于两线串行链路的连续功率传递方法
CN2011103861973A Pending CN102420787A (zh) 2005-06-23 2006-06-16 单变压器数字隔离屏障
CN2006800302749A Expired - Fee Related CN101375555B (zh) 2005-06-23 2006-06-16 用于两线串行链路的连续功率传递方法
CN201010605980XA Expired - Fee Related CN102006376B (zh) 2005-06-23 2006-06-16 I/o接口电路
CN2013102181295A Pending CN103327203A (zh) 2005-06-23 2006-06-16 功率传递方法、接口方法以及i/o接口电路

Family Applications Before (4)

Application Number Title Priority Date Filing Date
CN2006800174844A Active CN101180801B (zh) 2005-06-23 2006-06-16 用于敏捷采样速率切换的串行协议
CN2012104368973A Pending CN102932572A (zh) 2005-06-23 2006-06-16 用于两线串行链路的连续功率传递方法
CN2011103861973A Pending CN102420787A (zh) 2005-06-23 2006-06-16 单变压器数字隔离屏障
CN2006800302749A Expired - Fee Related CN101375555B (zh) 2005-06-23 2006-06-16 用于两线串行链路的连续功率传递方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2013102181295A Pending CN103327203A (zh) 2005-06-23 2006-06-16 功率传递方法、接口方法以及i/o接口电路

Country Status (5)

Country Link
US (3) US7940921B2 (zh)
JP (2) JP5139279B2 (zh)
CN (6) CN101180801B (zh)
TW (1) TWI374656B (zh)
WO (1) WO2007001909A2 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441325B2 (en) * 2004-06-03 2013-05-14 Silicon Laboratories Inc. Isolator with complementary configurable memory
US7773733B2 (en) * 2005-06-23 2010-08-10 Agere Systems Inc. Single-transformer digital isolation barrier
KR101821820B1 (ko) * 2011-11-09 2018-03-08 삼성전자주식회사 다채널 접촉 센싱 장치
FR2984661B1 (fr) * 2011-12-19 2013-12-20 Valeo Sys Controle Moteur Sas Procede de communication entre au moins un premier systeme et au moins un deuxieme systeme par l'intermediaire d'une liaison serie synchrone full duplex
JP5273830B2 (ja) * 2012-01-24 2013-08-28 Ｎｅｃインフロンティア株式会社 伝送方法、伝送装置及び伝送プログラム並びに伝送システム
JP6003102B2 (ja) * 2012-03-06 2016-10-05 ソニー株式会社 データ受信回路、データ送信回路、データ送受信装置、データ伝送システムおよびデータ受信方法
US9502985B2 (en) 2014-02-07 2016-11-22 Power Integrations Limited Transformer communication system
US9306683B2 (en) * 2014-04-24 2016-04-05 Radom Corporation Compact radiofrequency power meter
CN104394054A (zh) * 2014-12-16 2015-03-04 镇江中煤电子有限公司 树状远程通信总线系统
EP3237915A4 (en) 2014-12-25 2018-01-03 Texas Instruments Incorporated Bi-directional electric energy meter
US10305671B2 (en) * 2015-05-21 2019-05-28 Cirrus Logic, Inc. Synchronous differential signaling protocol
CN105352621A (zh) * 2015-11-24 2016-02-24 北京广利核系统工程有限公司 一种多通道隔离型温度采集电路
CN112289252A (zh) * 2019-07-12 2021-01-29 成都辰显光电有限公司 驱动电路、显示面板和显示装置
WO2021101532A1 (en) * 2019-11-20 2021-05-27 Hewlett-Packard Development Company, L.P. Port circuits
CN114928259B (zh) * 2022-05-06 2023-12-29 深圳市晟瑞科技有限公司 通讯接口电路及用电装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504811A (en) * 1994-12-29 1996-04-02 Wilcom, Inc. Enhanced line powered amplifier
US6519339B1 (en) * 1999-04-30 2003-02-11 Conexant Systems, Inc. Method of regulating power transfer across an isolation barrier
CN1466808A (zh) * 2000-08-25 2004-01-07 辛奎奥公司 包括开关式控制的交替供电变换器
US6757381B1 (en) * 1998-08-13 2004-06-29 Eugene Robert Worley Design of telephone line interface circuits using a two chip opto-coupler with LEDs integrated onto silicon chips

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3934099A (en) 1974-08-16 1976-01-20 Bell Telephone Laboratories, Incorporated Bias, feedback and network arrangements for hybrid circuits
JPS5947506B2 (ja) * 1981-02-10 1984-11-19 横河電機株式会社 絶縁装置
US4684823A (en) * 1984-01-16 1987-08-04 The Grass Valley Group, Inc. Monolithic switch with selective latch control
JPH02214244A (ja) 1989-02-15 1990-08-27 Nohmi Bosai Ltd 送電兼送信装置
US5027264A (en) * 1989-09-29 1991-06-25 Wisconsin Alumni Research Foundation Power conversion apparatus for DC/DC conversion using dual active bridges
JPH0536997A (ja) 1991-07-26 1993-02-12 Sanyo Electric Co Ltd 光起電力装置
JPH05103021A (ja) 1991-10-08 1993-04-23 Nec Corp 半導体集積回路
CA2131711C (en) * 1992-03-11 2002-10-15 Enrique Rodriguez-Cavazos Auxiliary video data slicer
US5369666A (en) * 1992-06-09 1994-11-29 Rockwell International Corporation Modem with digital isolation
EP0596651A1 (en) * 1992-11-02 1994-05-11 National Semiconductor Corporation Network for data communication with isochronous capability
US5546383A (en) 1993-09-30 1996-08-13 Cooley; David M. Modularly clustered radiotelephone system
US5574967A (en) * 1994-01-11 1996-11-12 Ericsson Ge Mobile Communications, Inc. Waste energy control and management in power amplifiers
AU1411797A (en) * 1995-12-12 1997-07-03 Intel Corporation Method and apparatus for connecting a telephone to a voice capable modem
US6167134A (en) * 1997-04-22 2000-12-26 Silicon Laboratories, Inc. External resistor and method to minimize power dissipation in DC holding circuitry for a communication system
US5870046A (en) * 1997-04-22 1999-02-09 Silicon Laboratories Inc. Analog isolation system with digital communication across a capacitive barrier
US6137827A (en) * 1997-04-22 2000-10-24 Silicon Laboratories, Inc. Isolation system with digital communication across a capacitive barrier
US6385235B1 (en) * 1997-04-22 2002-05-07 Silicon Laboratories, Inc. Direct digital access arrangement circuitry and method for connecting to phone lines
US6430229B1 (en) * 1997-04-22 2002-08-06 Silicon Laboratories Inc. Capacitive isolation system with digital communication and power transfer
US6563856B1 (en) 1998-07-08 2003-05-13 Wireless Facilities, Inc. Frame synchronization and detection technique for a digital receiver
US6072360A (en) * 1997-11-24 2000-06-06 Mccullough; Rob Analog sampling filters
US6731728B2 (en) * 1998-04-07 2004-05-04 Agere Systems Inc. Low noise line powered DAA with differential feedback
US6347128B1 (en) * 1998-07-20 2002-02-12 Lucent Technologies Inc. Self-aligned clock recovery circuit with proportional phase detector
US6421735B1 (en) * 1998-10-30 2002-07-16 Advanced Micro Devices, Inc. Apparatus and method for automatically selecting a network port for a home network station
US6359973B1 (en) * 1998-11-16 2002-03-19 Conexant Systems, Inc. Data access arrangement utilizing a serialized digital data path across an isolation barrier
US6404780B1 (en) * 1998-12-23 2002-06-11 Agere Systems Guardian Corp. Synchronizing data transfer protocol across high voltage interface
US6785704B1 (en) * 1999-12-20 2004-08-31 Fastforward Networks Content distribution system for operation over an internetwork including content peering arrangements
US6674857B1 (en) * 1999-10-08 2004-01-06 Agere Systems Inc. Startup procedure for international line powered DAA
US6778665B1 (en) * 1999-10-08 2004-08-17 Agere Systems Inc. Distribution of current draw in a line powered DAA
US6731160B1 (en) * 1999-11-11 2004-05-04 Broadcom Corporation Adjustable bandwidth high pass filter for large input signal, low supply voltage applications
US6834195B2 (en) * 2000-04-04 2004-12-21 Carl Brock Brandenberg Method and apparatus for scheduling presentation of digital content on a personal communication device
US20010031016A1 (en) 2000-03-14 2001-10-18 Ernest Seagraves Enhanced bitloading for multicarrier communication channel
US6392457B1 (en) * 2000-10-02 2002-05-21 Agere Systems Guardian Corp. Self-aligned clock recovery circuit using a proportional phase detector with an integral frequency detector
US6658051B1 (en) * 2000-10-31 2003-12-02 Centillium Communications, Inc. Electrical isolation techniques for DSL modem
WO2002071681A1 (en) * 2001-02-06 2002-09-12 2Wire, Inc. Line powered loop extender with communications, control, and diagnostics
US6801416B2 (en) * 2001-08-23 2004-10-05 Institute Of Microelectronics ESD protection system for high frequency applications
FR2828943B1 (fr) * 2001-08-23 2003-12-19 Cit Alcatel Modulateur optique ameliore permettant une optimisation de la modulation nrz
US7295578B1 (en) 2001-09-12 2007-11-13 Lyle James D Method and apparatus for synchronizing auxiliary data and video data transmitted over a TMDS-like link
JP2005506744A (ja) * 2001-10-15 2005-03-03 セマンデックス ネットワークス インコーポレイテッド モバイルネットワークにおけるダイナミックコンテンツベース・マルチキャストルーティング
US6732728B2 (en) * 2002-01-10 2004-05-11 Carrier Corporation Air baffle for a heat exchanger
JP4567974B2 (ja) * 2002-01-18 2010-10-27 株式会社アドバンテスト 試験装置
US8386568B2 (en) * 2002-09-05 2013-02-26 International Business Machines Corporation Annotating and routing message content
US7071838B2 (en) * 2003-05-02 2006-07-04 Potentia Semiconductor, Inc. Coupling signals via a coupling arrangement
KR100616711B1 (ko) * 2003-06-20 2006-08-28 엘지.필립스 엘시디 주식회사 액정표시장치의 구동회로
US20050067482A1 (en) * 2003-09-26 2005-03-31 Wu Daniel Huong-Yu System and method for data capture and management
US7433348B1 (en) * 2004-10-22 2008-10-07 Cypress Semiconductor Corp. Time division multiplexing protocol for wireless networks
US7773733B2 (en) 2005-06-23 2010-08-10 Agere Systems Inc. Single-transformer digital isolation barrier
JP4507125B2 (ja) * 2007-09-10 2010-07-21 三菱電機株式会社 プログラマブルコントローラ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504811A (en) * 1994-12-29 1996-04-02 Wilcom, Inc. Enhanced line powered amplifier
US6757381B1 (en) * 1998-08-13 2004-06-29 Eugene Robert Worley Design of telephone line interface circuits using a two chip opto-coupler with LEDs integrated onto silicon chips
US6519339B1 (en) * 1999-04-30 2003-02-11 Conexant Systems, Inc. Method of regulating power transfer across an isolation barrier
CN1466808A (zh) * 2000-08-25 2004-01-07 辛奎奥公司 包括开关式控制的交替供电变换器

Also Published As

Publication number Publication date
JP2012138929A (ja) 2012-07-19
TW200709653A (en) 2007-03-01
JP5551725B2 (ja) 2014-07-16
CN101180801A (zh) 2008-05-14
CN102932572A (zh) 2013-02-13
JP5139279B2 (ja) 2013-02-06
CN102420787A (zh) 2012-04-18
US8442212B2 (en) 2013-05-14
WO2007001909A2 (en) 2007-01-04
CN101375555A (zh) 2009-02-25
CN101180801B (zh) 2012-07-11
TWI374656B (en) 2012-10-11
US20110222682A1 (en) 2011-09-15
US7940921B2 (en) 2011-05-10
JP2008547320A (ja) 2008-12-25
CN103327203A (zh) 2013-09-25
US20130251140A1 (en) 2013-09-26
WO2007001909A3 (en) 2008-11-13
CN101375555B (zh) 2013-05-29
CN102006376B (zh) 2013-10-30
US20070003054A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
CN102006376B (zh) I/o接口电路
US8867182B2 (en) Signal-powered integrated circuit with ESD protection
US7362841B2 (en) Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with switchable DC termination impedance
US6516024B1 (en) Digital access arrangement circuitry and method for connecting to phone lines having a DC holding circuit with low distortion and current limiting
GB2467857A (en) A rectifier formed on an integrated circuit die which is capable of withstanding an ESD impulse
EP1088440A1 (en) Daa circuitry and method for connecting phone lines having a dc holding
US6504864B1 (en) Digital access arrangement circuitry and method for connecting to phone lines having a second order DC holding circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American Pennsylvania

Patentee after: Agere Systems Inc.

Address before: American Pennsylvania

Patentee before: AGERE SYSTEMS Inc.

TR01 Transfer of patent right

Effective date of registration: 20160831

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: American Pennsylvania

Patentee before: Agere Systems Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181022

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Singapore Singapore

Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131030

Termination date: 20180616

CF01 Termination of patent right due to non-payment of annual fee