CN1020143C - 数字数据通信系统时序恢复的方法和装置 - Google Patents

数字数据通信系统时序恢复的方法和装置 Download PDF

Info

Publication number
CN1020143C
CN1020143C CN91103737A CN91103737A CN1020143C CN 1020143 C CN1020143 C CN 1020143C CN 91103737 A CN91103737 A CN 91103737A CN 91103737 A CN91103737 A CN 91103737A CN 1020143 C CN1020143 C CN 1020143C
Authority
CN
China
Prior art keywords
signal
sample value
baud
sampling
digital signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN91103737A
Other languages
English (en)
Other versions
CN1056967A (zh
Inventor
爱德华·A·卡普肯
伊弗雷姆·阿农
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nortel Networks Ltd
Original Assignee
Northern Telecom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northern Telecom Ltd filed Critical Northern Telecom Ltd
Publication of CN1056967A publication Critical patent/CN1056967A/zh
Application granted granted Critical
Publication of CN1020143C publication Critical patent/CN1020143C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit

Abstract

数字数据信号接收装置中，通过检测两预定位置间数字数据信号的变化速度并根据该变化速率与基准之差控制对数字数据信号的采样，从而可减轻当多个终端向公共接收器发送时和不稳定的零点交叉相关的时序恢复问题。变化速率可方便地对应于成帧脉冲的下降“拐点”。该“拐点”比后面的零点交叉要稳定的多。可通过在两个离散位置采样字数据信号以及判定两导出样值幅度何时相差预定量来判定从一种极性到另一极性的变换。两个脉冲之一，即具有较大幅度的脉冲可用于数字恢复目的。

Description

本发明涉及发送和接收数字信号的装置和方法，具体但不仅限于应用于恢复综合业务数字网络（ISDN）中数字信号的时序。1988年6月20日提交的并与本发明共同转让的共同未决的美国专利申请序列号209，629涉及这种ISON网络并在此结合作为参考。
如在前面提及的专利申请号209，629中所讨论，在综合业务数字网络（ISDN）中，按照国际电报电话咨询委员会（CCITT）所规定：一个ISDN电话用户回路包括U接口和T接口。U接口环路包括双线全双工数字信号传送电路，并从电话中心站或交换终端（ET）延展到网络终端（NT）。网络终端耦合U接口和T接口之间的信号，包括用于在网络终端（NT）和终端设备（TE）之间提供发送和接收信号通路的四线数字信号传输线，通常包括至少一个、多至8个ISDN电话机。
网络终端（NT）必须能够使在接收信号通路接收到的来自终端设备（TE）的信息与通过发送信号通路发送到TE的信息发生关连。
最好有一种网络终端时序恢复装置，它能够容纳ISDNT接口标准所设想的各种不同配置，并能够不管从多个终端设备（TE）接收到信号的不同平均相位而抽取对序信号。
在CCITT的红皮书第一层规范I.430（出版于1985年，修改于1986年），以及美国国家标准T1.XYZ.1918Y.（ANSI规范）其中的8.6.3节里定义了T形接口的推荐配置和工作参数。这些推荐准备考虑多达4种网络终端的配置以支持各种T形接口配置。所作规定用于短的无源总线、点到点、扩展无源总线以及点到点和无源总线二者。点到点和扩展无源总线配置的往返延迟从10到42微秒。对短的无源总线，往返延伸的范围是从10到14微秒，而对点到点与无源总线的组合，往返延迟应在10到13微秒范围，无源总线和点到点的往返延迟时间为10到42微秒。在扩展无源总线场合下，不同终端设备信号间的延迟差在0到2微秒范围内。
每个网络端（NT）将其在T形接口发送路径上发送的信号与其U形接口上接收信号进行同步。对T形接口接收路径上接收的信号进行同步的困难是因为这些信号由不同终端设备发起，具有不同的抖动量和相位移。
在所谓固定时序恢复系统中，网络终端识别正在传送帧的起始，延迟一预定的时间长度（通常小于一个位周期）然后对相应接收信号的输入接收路径进行采样。该装置并非完全令人满意，但它可将最大环路长度任意固定为小于一个位周期。
在公开的自适应时序恢复系统中，采样时刻相对于从终端设备接收到的数字信号的预定基准即零点交叉而变化。这种自适应时序恢复系统的缺点是不同信号中零点交叉点的位置根据网络端接器和终端设备之间变化的距离而不同。
对不同配置的自适应时序恢复的问题在由Yasuyuki    okumura，Kazuhiro    Hayashi和Yuji    Inoue所写的题为“适用于带有周期相位跳跃的输入信号的新型锁相振荡器”（IEEE    ISCAS    85会刊）的论文、Yasuyuki    Okumura、Takashi    Yamamoto和Masasha    Kuribayashi所写的题为“ISDN基本接口的电路设计及传输性能”（IEEE    1986）的论文以及Yasuyuki    Okumura和Kaxuhiro    Hayashi的题为“多相位锁相振荡器”的第4，682，327号美国专利中已作说明，上述文章在此结合作为参考。这些文章提出了使用多相位锁相振荡器的自适应时序抽取方法。该振荡器包含各单个信道的锁相环，用以独立地从信道抽取时序时序脉冲，接着通过使用来自接收到信号的标识器所产生的选通信号对各信道的输入信号进行分离。
这种装置并非十全十美，因为它假定将每个信道分配到单个终端设备因此需要复杂的电路。
1988年9月9日公开的加拿大专利号1，242，502结合在此作为参考，该发明公开了用于接收数字数据的自适应速率恢复电路。该自适应速率恢复电路使用两个时钟来提供以预定量隔开的两个交 替的采样时刻。计算和两个时刻关连的二次函数，而实际时刻按该二次函数的符号确定。由于它使用两个时钟并比较复杂，因此不完全满意。
本发明试图改良这类已知系统的相关问题。
按照本发明的一个方面，接收数字信号的装置包含用以控制所述数字数据信号的采样的时序恢复装置。这种时序恢复装置包含用以响应时钟信号对所述数字信号采样的装置，用以在1波特周期内检测所述数字信号变化的速率并根据所述变化速率和基准之间的差产生一相位误差信号的装置;以及响应该相位误差信号，控制所述时钟信号以判定所述数字信号的所述采样的时序的装置。
在本发明最佳实施例中，前述变化速率是在对应于脉冲的下降“拐点”处即信号开始从一种极性向另一种极性跃迁的点上被确定的。在ISDN系统中，该跃迁最好是在成帧位“F”和下位“L”之间。
最好是，用于检测变化速度的装置包含用于在一波特周期内的两个离散位置对所述数字数据信号进行采样并判定两个样值大小何时相差一预定量的装置。两个脉冲之一，即带有较大幅度的一个，可作为数据恢复目的所要求的样值使用。实际上，这种制定测量两点之间的即在成帧脉冲下降边拐点之前和之后的变化以及成帧脉冲和下一脉冲之间的跃迁。
按照本发明的第二方面，接收数字信号装置中恢复时序的方法包含步骤：
响应时钟信号采样所述数字信号的每一波特;
在一波特周期内检测所述数字信号的变化速率并产生依据所述变化速度率和基准之间差值而变化的相位误差信号，以及
响应所述相位误差信号，控制所述时钟信号以判定所述数字信号的所述采样的时序。
图1是ISDN数字数据传输系统接收器时序恢复部分的方框原理图;
图2是时序恢复系统中A/D变换器、滤波器和相位检测器部分的时序图;
图3是时序恢复系统相移控制部分的时序图;以及
图4是调整A/D变换器采样点的相移电路的时序图。
参考图1，ISDN所用的接收器包含数字锁相环形式的时序恢复电路，该电路可用于从加到该时序恢复电路输入侧的“接收”（RECEIVE）端上的数字数据信号恢复时序信号。RECEIVE信号按ISDN协议形成其帧结构，每个帧包含在每帧起始处的成帧位F。由低通滤波器10将RECEIVE信号加到模/数变换器12，该变换器对RECEIVE信号每个波特内采样两次以产生一对样值S1和S2。样值之一S1加到限幅器14，该限幅器的输出是已恢复的数据。
将这种成对的样值S1和S2加到相位检测器16，该相位检测器由帧检测器18从RECEIVE信号中导出的启动信号ENABLE所启动。相位检测器16处理成对样值以判定采样时刻与预定最优值的偏差并且每个帧产生一个相位误差信号Ve。相位检测器16实际对每个波特的相位误差进行计算，不只在每个帧内即在成帧位F的波特周期内产生一次相位误差信号Ve。
帧检测器18可以是任意类型的可在时序恢复前对帧检测的帧检测器。举例适合的帧检测器，可以参考前述的美国专利申请209，629号。Motorala公司的S/T收发器MC145474也使用一合适的帧检测器。
由环滤波器20对相位误差信号Ve滤波，从相位误差信号Ve中除去高频抖动分量以产生相位控制信号Vx。相移控制装置22判定滤波的相位误差控制信号Vx的符号并根据该符号要么产生ADVANCE信号要么产生RETARD信号。ADVANCE信号和RETARD信号控制相移装置24以改变控制A/D变换器12的“移相A/D”时钟的相位。
低通滤波器10包含300KHz带宽的二阶巴特沃兹 （Butterworth）低通滤波器。A/D变换器12可以是具有常规构造但每个波特计时两次以产生两个样值S1和S2（在常规时序恢复电路中，它只计时一次）的12位的线性变换器。
同时参考图2，该图示出了时序图以及与低通滤波器10、A/D变换器12和相位检测器16关连的信号，图2（a）示出包含在前述ISDN标准中指定的F、L和B1位的RECEIVE信号的一部分。图2（b）示出经低通滤波器10滤波后的信号的波形。如图2（c）所示，控制A/D变换器12的移相的A/D时钟包含一对由1/8波特周期隔开的时钟脉冲C1和C2。时钟脉冲C1和C2这样定位使得当找到正确相位时，A/D变换器12在跨越F位下降拐点的两个位置采样该RECEIVE信号以分别产生成对样值S1和S2。每个波特周期产生两个样值S1和S2，如图2（d）所示，但只是成帧位F的样值为该时序恢复电路所用。
当数据恢复采样脉冲，此时为第一脉冲S1基本居于有效窗口的中央时可获得接收信号的最佳采样。在短的无源总线配置中，已经证明当样值S2为样值S1的80%获得该最佳采样。导出为0.80｜S1｜-｜S2｜的相拉误差信号Ve当采样相位最佳并且两个样值S1和S2跨越如图2（b）所示成帧位F的下降拐点时，可以为零。
再参考图1以及图2（e）、2（f）和2（g）中相关连的时序图， 相位检测器16包含将第一样值S1剩以0.8因子并将之加到绝对值（ABS）电路28的乘法器26。第二样值S2直接加至第二ABS电路30。由算术逻辑电路（ALU）32从ABS电路28的输出中减去ABS电路30的输出。ALU32输出端给出的差值信号由涣存器34加以锁存，该锁存器由和成帧脉冲F一致的来自帧检测器18的ENABLE信号操作。
包含相位误差信号Ve的锁存器34（图2（g））的输出由环滤波器20滤波而产生已滤波的相位误差信号Vx。环滤波器20可以是“积分一转储”种类的，该滤波器在修改其输出、经滤波的相位误差信号Vx之前加上几个帧上的相位误差信号Ve。
相移控制装置22包含将已滤波相位误差信号Vx与零相比较的数字比较器。如果Vx大于零，相移控制装置22产生一信号脉冲（ADVANCE），如图3所示，将时序时刻推前81毫微秒，该81毫微秒相当于1/64的波特周期。如果滤波后相移控制信号Ux小于零，则相移控制装置22产生一信号脉冲（RETARD）使时序时刻后退81毫微秒。
在相移装置24中，这些ADVANCE和RETARD脉冲分别加到6位正/反计数器36的减小（DOWN）和增加（UP）计数控制输入端上。该计数器36的输出对64-1多路传输器38加以控制，其输出为加到A/D变换器12的移相的A/D时钟。多路传输器38的64个输入连接到移位寄存器40的并行输出端上，该移位寄存器40由系统时钟每波特计时64次。
在时钟倍频电路42中，将12.288MHz（对192KHz传输速率为每波特64周期）的系统时钟加到64分频计数器44上。64分频计数器44的6位输出用于对64取1只读存储器（ROM）46寻址。ROM    46在对应于波特周期内两个样值S1和S2的位置的位置上包含两个“1”。在该特定实施例中，一位在地址单元55而第二位在地址单元63。剩余的62单元用零填入。以系统时钟为时钟脉冲的触发器48锁存ROM    46的输出并将之加到移位寄存器40的串行输入端。
由于ROM    46由计数器44的输出顺序寻址，ROM    46输出的位流是其中以与S1和S2样值对应的时序为间隔插入“1”的“0”的序列。该位的序列为A/D时钟信号（见图4（a）），该信号在12.288MHz系统时钟控制下作为移位寄存器40的移位时钟。由于带有以预定间隔出现的两位的A/D时钟通过移位寄存器40进行计时，在从多路传输器38并行输入和输出的同时，这些位作为移位的A/D时钟信号，送到A/D变换器12。
图4说明取决于是向前还是后退的已移位A/D时钟信号的几个不同相位。在图4（a）中，示出了由时钟倍频器42加到移位寄存器40的A/D时钟信号用作基准。图4（b）示出当前采样时刻的移位后A/D时钟。加到计数器36的ADVANCE脉冲使该计数器的输出变低并使移位的A/D时钟前进81毫微秒（如图4（c）所示），该81毫微秒等于系统时钟的一个波特周期。相反，加到计数器36的RETARD脉冲使移位的A/D时钟后退81毫微秒，如图4（d）所示。因此，系统时钟的频率12.228MHz决定了时序恢复系统的分辨率。12.288MHz的系统时钟也加到其细节未示出的用于控制数据传输的发送器50。
两样值S1和S2之间的间隔，即1/8波特，是参照低通滤波器10的带宽、为ISDN端规定的抖动规范和重叠程序所确定的，所述重叠有可能在发送信号到该接收器的待接收的最早脉冲和最迟脉冲之间，所述最早脉冲即来自最近终端，所述最迟脉冲来自线路最远终端。在具体实施例中，对短的无源总线配置，365毫微秒（5.2ms的7%）的抖动容差将S1和S2之间隔减至1/8波特。用于数据采集的样值S1大致出现在该重叠区的中央并已发现为一稳定基准。
实际上，两个样值S1和S2可用以判定成帧脉冲下降拐点处的斜率。
以上所述的，使用为第一样值80%的第二样值的特定实施例特别适合于短的无源环路。对扩展的无源和点到点配置，较窄的带宽是可 取的，即下降边沿的斜率将较平。对这种应用，使用带宽150KHz、第二样值为第一样值35%、而第一和第二样值之间隔开大约1/4波特的低通滤波器10可获得满意结果。可设计低通滤波器10的带宽范围为100KHz到500KHz，脉冲比率范围为10%到90%，其中间隔为1/2到1/16波特，从而可对大多数ISDN应用提供满意功能。
在不偏离所附权利要求书所限定发明范围的前提下可作各种修改和替换。例如，尽管应注意到有些位例如ISDN信号中的B1、B2和D位并非总是发送，但可能用不同的位来代替成帧位。已设计将成帧位的上升拐点用作基准以取代下降拐点。例如成帧位来判定时序的好处在于该成帧位总是被发送的。但这不能阻止用其它位来取代该成帧位。
本发明实施例在时序恢复中用零交叉作为基准的好处在于，零交叉迟于迁移起始出现即在“拐点”之后出现，因此可以认为是不太重要的基准。的确业已发现，接在ISDN信号成帧位之后的零交叉由于前面所述的多终端系统的结果，相对于“拐点”即迁移的起始处而随时间变化，而“拐点”要比之稳定的多，即对由于多终端效应而发生的变化不太敏感。
已知的时序恢复通常需要两种时序恢复方式，固定的和自适应的，以容纳所有ISDNS/T环路配置，而本发明的实施例只用一种即自适应时序恢复电路便可进行处理。
本发明实施例另一优点是其部件很容易用数字信号处理器加以实现。具体而言，帧检测器18、相位检测器16，环滤波器20和相移控制器22可用诸如德州（Texas）仪器公开的TMS    320    C25和DSP加以实现。A/D变换器12如采用客户设计，也可用DSP实现。

Claims (22)

1、一种用于接收数字信号的装置，包含用以控制所述数字数据信号的采样的时序恢复装置，所述时序恢复装置包含：用以响应时钟信号而对所述数字信号采样的装置(12)；用以提供相位误差信号(Ve)的装置(16)；以及响应所述相位误差信号，控制所述时钟信号的以确定所述数字信号所述采样的时序的装置(20、22、24、36、38、40、42、44、46、48)，
其特征在于，
所述用以提供相位误差信号的装置(16)可在1波特周期内检测对应于初始发送的数字信号的拐点的部分取样数字信号变化的速率，并可根据所述变化率与基准值之差别而提供所述相位误差信号。
2、如权利要求1所述的装置，其特征在于，所述采样装置（12）在每个波特周期内采样所述数字信号两次以在每波特周期内形成一对由限定所述部分的预定时间间隔所隔开的样值，而所述检测装置（16）根据所述样值对中第一样值的幅度是否为所述样值对另一样值的预定的一小部分而确定所述时序。
3、如权利要求2所述的装置，其特征在于，所述检测装置（16）包括用：以在每个波特内计算所述样值对之间幅度差的装置（26，28，30，32）;响应所述数字数据信号中的成帧位以产生允许信号的帧检测装置（14）;和响应所述计算装置（26，28，30，32）和所述允许信号以便在每个帧周期内产生一次相位误差信号的装置（34）。
4、如权利要求2所述的装置，其特征在于，所述时序恢复装置将所述样值对的所述样值中的所述另一样值用作数据抽取。
5、如权利要求3所述的装置，其特征在于，所述时序恢复装置将每样值对的所述样值中的所述另一样值用作数据抽取。
6、如权利要求2所述的装置，其特征在于还包含：用于判定所述样值对之间差值的符号并根据该符号而选择产生前进或后退信号的装置（22）;以及用于有选择地响应所述前进信号和所述后退信号从而改变所述时钟信号的相位的控制装置（24）。
7、如权利要求6所述的装置，其特征在于，所述控制装置（24）包含以与第一时钟信号同样频率产生第二时钟信号的装置（42，44，46，48），所述第二时钟信号包含每个波特中以预定时间隔开的两个时钟脉冲，所述控制装置还包含装置（36，38，40），它响应所述第二时钟信号和所述前进和后退信号以产生第一时钟信号，从而使所述采样装置在每个波特对应于所述两个时钟脉冲的两个时刻采样所述数字数据信号。
8、如权利要求2所述的装置，其特征在于，所述采样装置（12）可提供的所述样值对的幅度差在所述较大样值的10%到90%之间。
9、如权利要求8所述的装置，其特征在于，该装置用于接收带宽为300千赫的所述数字信号，并且所述采样装置（12）可提供这样的所述样值对，即该样值对的幅度差为所述值较大者的20%，并以1/8波特周期间隔开。
10、如权利要求8所述的装置，其特征在于，该装置用于接收带宽为150千赫的所述数字信号，并且所述采样装置（12）可提供这样的所述样值对，即，该样值对的幅度差为所述样值较大者的35%，并以1/4波特周期隔开。
11、如权利要求1到10中任一项所述装置，其特征在于，所述时序恢复装置用于对与所述数字信号成帧位下降拐点对应的所述数字信号的所述部分判定所述变化速率。
12、一种用于在接收数字信号的装置中恢复时序的方法，包含以下步骤：
响应时钟信号采样所述数字信号的每一波特;
提供相位误差信号;和
响应于所述相位误差信号，控制所述时钟信号，从而判定所述数字信号的所述采样的时序，其特征在于，根据一个基准值与对应于初始发送的数字信号的拐点的部分取样数字信号变化的速率的差值，从而确定对所述相位误差信号的提供。
13、如权利要求12所述方法，其特征在于，所述采样步骤在每个波特周期对所述数字信号取样两次，并在每个波特周期内产生一对样值，该对样值被限定所述部分的预定时间间隔所隔开，所述检测包括判定所述样值对中第一样值是否为所述样值对中另一样值的预定的分数的步骤。
14、如权利要求13所述方法，其特征在于，所述判定包括在每个波特内计算所述脉冲对之间幅度的差值的步骤;响应所述数字信号中成帧位以产生允许信号的步骤;以及响应所述差值和所述允许信号在每个波特周期内产生一次相位误差信号的步骤。
15、如权利要求13所述方法，其特征在于，每对样值中所述样值的所述另一个用作数据抽取。
16、如权利要求14所述方法，其特征在于，每对样值中所述样值的所述另一个用作数据抽取。
17、如权利要求13所述方法，其特征在于，所述检测步骤包括：判定所述样值对之差的符号;所述控制所述采样的步骤包括根据该符号有选择地产生前进和后退信号及响应所述前进信号和所述后退信号改变所述时钟信号的相位的步骤。
18、如权利要求16所述方法，其特征在于，所述控制步骤包含：以和第一次提及的时钟信号同样的频率产生第二时钟信号，所述第二时钟信号包含在每个波特中隔开预定时间间隔的两个时钟脉冲;以及响应所述第二时钟信号和所述相位误差信号，产生第一时钟信号，使所述采样装置在每个波特中对应所述两个时钟的两个时刻采样所述数字信号。
19、如权利要求13所述方法，其特征在于，所述样值对的幅度差为所述样值较大者的10%到90%之间。
20、如权利要求19所述方法，其特征在于，所述接收信号的带宽为300千赫，所述样值对的幅值度差为所述样值较大者的20%并隔开1/8波特周期。
21、如权利要求19所述方法，其特征在于，所述接收信号带宽为150千赫，而所述样值对的幅度差为所述样值较大者的35%并隔开1/4波特周期。
22、如权利要求12到21中任一项所述方法，其特征在于，对于与所述数字信号成帧位下降拐点对应的所述数字信号部分判定所述变化速率。
CN91103737A 1990-05-31 1991-05-31 数字数据通信系统时序恢复的方法和装置 Expired - Fee Related CN1020143C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/531,446 US5103464A (en) 1990-05-31 1990-05-31 Method and apparatus for timing recovery in digital data communications systems
US531,446 1990-05-31

Publications (2)

Publication Number Publication Date
CN1056967A CN1056967A (zh) 1991-12-11
CN1020143C true CN1020143C (zh) 1993-03-17

Family

ID=24117682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN91103737A Expired - Fee Related CN1020143C (zh) 1990-05-31 1991-05-31 数字数据通信系统时序恢复的方法和装置

Country Status (11)

Country Link
US (1) US5103464A (zh)
EP (1) EP0532696B1 (zh)
JP (1) JP2594484B2 (zh)
KR (1) KR100225211B1 (zh)
CN (1) CN1020143C (zh)
AT (1) ATE121249T1 (zh)
AU (1) AU651827B2 (zh)
CA (1) CA2082431C (zh)
DE (1) DE69108910D1 (zh)
NZ (1) NZ238300A (zh)
WO (1) WO1991019371A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309483A (en) * 1991-09-16 1994-05-03 Motorola, Inc. Data recovery device
JP3146673B2 (ja) * 1992-09-17 2001-03-19 日本電気株式会社 Ｆｓｋ受信機
JPH06204863A (ja) * 1993-01-06 1994-07-22 Sony Corp Ｐｌｌ回路
FR2719431B1 (fr) * 1994-04-29 1996-07-19 Sgs Thomson Microelectronics Circuit de transmission d'un signal codé en ligne sur une ligne téléphonique.
FR2719432B1 (fr) * 1994-04-29 1996-07-19 Sgs Thomson Microelectronics Circuit de transmission d'un signal codé en ligne sur une ligne téléphonique.
FI96372C (fi) * 1994-06-16 1996-06-10 Nokia Technology Gmbh Kehystahdistus digitaalisia radiolähetyksiä vastaanottavassa laitteessa
KR0174596B1 (ko) * 1995-05-10 1999-04-01 김광호 교환시스템의 망동기제어를 위한 클럭수신회로
US5499273A (en) * 1995-05-11 1996-03-12 Motorola, Inc. Method and apparatus for symbol clock recovery from signal having wide frequency possibilities
US5793821A (en) * 1995-06-07 1998-08-11 3Com Corporation Timing Recovery using group delay compensation
EP1657846A3 (en) * 1996-07-22 2008-03-12 Nippon Telegraph And Telephone Corporation Clock timing recovery methods and circuits
US5917869A (en) * 1996-09-30 1999-06-29 Lucent Technologies Inc. Apparatus and method for timing/carrier recovery in bandwidth-efficient communications systems
DE19724027C2 (de) * 1997-06-06 1999-09-30 Siemens Ag Verfahren und Anordnung zum Empfang von Daten
GB2344265B (en) 1997-11-20 2003-07-16 Xacct Technologies Inc Network accounting and billing system and method
JP4579726B2 (ja) * 2005-03-14 2010-11-10 株式会社エヌ・ティ・ティ・ドコモ 移動通信端末
EP4050492B1 (en) * 2021-02-26 2024-05-01 Renesas Electronics Germany GmbH Timing detection and correction method for a slave device in an io-link communication and slave device of an io-link communication

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4464768A (en) * 1975-05-28 1984-08-07 The United States Of America As Represented By The Secretary Of The Navy Adaptive preprocessing system
DE3044765A1 (de) * 1980-11-27 1982-07-08 Siemens AG, 1000 Berlin und 8000 München Differenz-digitalmodulations- bzw. -demodulationssystem mit anlogsignalabhaengigem abtasttakt
CA1261012A (en) * 1984-02-03 1989-09-26 Yasuyuki Okumura Polyphase phase lock oscillator
FR2571566B1 (fr) * 1984-10-09 1987-01-23 Labo Electronique Physique Dispositif de reception de donnees numeriques comportant un dispositif de recuperation adaptative de rythme
US4627080A (en) * 1984-11-23 1986-12-02 At&T Bell Laboratories Adaptive timing circuit
US4675880A (en) * 1985-05-02 1987-06-23 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Antimultipath communication by injecting tone into null in signal spectrum
US4821297A (en) * 1987-11-19 1989-04-11 American Telephone And Telegraph Company, At&T Bell Laboratories Digital phase locked loop clock recovery scheme
NL8800490A (nl) * 1988-02-26 1989-09-18 At & T & Philips Telecomm Ontvanger van een stelsel voor het met gegeven baudsnelheid overdragen van datasymbolen.

Also Published As

Publication number Publication date
US5103464A (en) 1992-04-07
DE69108910D1 (de) 1995-05-18
EP0532696A1 (en) 1993-03-24
ATE121249T1 (de) 1995-04-15
JPH05506554A (ja) 1993-09-22
KR930701036A (ko) 1993-03-16
EP0532696B1 (en) 1995-04-12
AU651827B2 (en) 1994-08-04
NZ238300A (en) 1993-11-25
KR100225211B1 (ko) 1999-10-15
CA2082431C (en) 2001-04-10
WO1991019371A1 (en) 1991-12-12
AU7876991A (en) 1991-12-31
CA2082431A1 (en) 1991-12-01
CN1056967A (zh) 1991-12-11
JP2594484B2 (ja) 1997-03-26

Similar Documents

Publication Publication Date Title
CN1020143C (zh) 数字数据通信系统时序恢复的方法和装置
CN1193548C (zh) 互连子网间的周期同步
CN100448235C (zh) 时钟和数据恢复单元
US5387873A (en) Method of synchronizing two signals
CA2010144C (en) Network clock synchronisation
US5594763A (en) Fast synchronizing digital phase-locked loop for recovering clock information from encoded data
CN1300517A (zh) 等时数据通信的方法和装置
CN1128448A (zh) 分组传输系统
JPH0828702B2 (ja) クロック再生器
CN102202386B (zh) 一种时钟同步的方法、装置和系统
CA1253582A (en) Clock recovery circuit
EP2092681B1 (en) Method and circuit for receiving data
US20010038675A1 (en) Digital clock/data signal recovery method and apparatus
EP3629556B1 (en) Sensor device, system and related method
JP3282611B2 (ja) クロック再生システム及び方法
CA2092786C (en) Synchronization method and device realizing said method
CN110784213A (zh) 失锁检测器
EP1791289B1 (en) Passive optical network media access controller assisted clock recovery
CN1159886C (zh) 高斯滤波最小频移键控解调电路中位同步方法及位同步器
JP3371913B2 (ja) 波形歪補正装置
JPH0588017B2 (zh)
JPS62144433A (ja) デ−タクロツク再生回路
JPH0511817B2 (zh)
JP2002077123A (ja) Ｘ．２１インタフェースの自動クロック反転回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C53 Correction of patent of invention or patent application
COR Change of bibliographic data

Free format text: CORRECT: PATENTEE; FROM: NORTHERN TELECOM LTD. TO: NORTEL NETWORKS LTD.

CP01 Change in the name or title of a patent holder

Patentee after: NORTEL NETWORKS LTD [CA]

Patentee before: Northern Telecom Ltd.

C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee