CN102067312A - 包括碳基存储器元件的存储器单元及其形成方法 - Google Patents

包括碳基存储器元件的存储器单元及其形成方法 Download PDF

Info

Publication number
CN102067312A
CN102067312A CN2009801221121A CN200980122112A CN102067312A CN 102067312 A CN102067312 A CN 102067312A CN 2009801221121 A CN2009801221121 A CN 2009801221121A CN 200980122112 A CN200980122112 A CN 200980122112A CN 102067312 A CN102067312 A CN 102067312A
Authority
CN
China
Prior art keywords
carbon
layer
based material
operating element
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801221121A
Other languages
English (en)
Other versions
CN102067312B (zh
Inventor
罗伊·E·肖伊尔莱因
阿尔珀·伊尔克巴哈
阿普里尔·D·施里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk 3D LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk 3D LLC filed Critical SanDisk 3D LLC
Publication of CN102067312A publication Critical patent/CN102067312A/zh
Application granted granted Critical
Publication of CN102067312B publication Critical patent/CN102067312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/35—Material including carbon, e.g. graphite, grapheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/712—Integrated with dissimilar structures on a common substrate formed from plural layers of nanosized material, e.g. stacked structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/72—On an electrically conducting, semi-conducting, or semi-insulating substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/72—On an electrically conducting, semi-conducting, or semi-insulating substrate
    • Y10S977/721—On a silicon substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/701—Integrated with dissimilar structures on a common substrate
    • Y10S977/723—On an electrically insulating substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/788—Of specified organic or carbon-based composition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/788—Of specified organic or carbon-based composition
    • Y10S977/789—Of specified organic or carbon-based composition in array format
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/788—Of specified organic or carbon-based composition
    • Y10S977/789—Of specified organic or carbon-based composition in array format
    • Y10S977/79—Of specified organic or carbon-based composition in array format with heterogeneous nanostructures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/849—Manufacture, treatment, or detection of nanostructure with scanning probe
    • Y10S977/855—Manufacture, treatment, or detection of nanostructure with scanning probe for manufacture of nanostructure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/943—Information storage or retrieval using nanostructure

Abstract

根据本发明的方面，提供了形成存储器单元的方法，该方法包括：在衬底上形成操纵元件；以及形成与所述操纵元件耦接的存储器元件，其中所述存储器元件包括具有不大于十个原子层的厚度的碳基材料。可以通过重复进行以下步骤形成所述存储器元件：形成碳基材料的层，该层具有大约一个单层的厚度；以及使所述碳基材料的层经历热退火。还描述了其他方面。

Description

包括碳基存储器元件的存储器单元及其形成方法
相关申请的交叉引用
本申请要求2008年4月11日提交的题为“用于3D阵列的薄沉积碳可切换电阻和二极管矩阵单元(Thin Deposited Carbon Switchable Resistor And Diode Matrix Cell For 3D Arrays)”的美国临时专利申请号No.61/044399的权益，并要求2009年4月6日提交的题为“包括碳基存储器元件的存储器单元及其形成方法(A Memory Cell That Includes A Carbon-Based Memory ElementAnd Methods Of Forming The Same)”的美国专利申请号No.12/418855的优先权，为了所有目的通过参考将其全部内容合并于此。
技术领域
本发明涉及非易失性存储器，更具体地涉及包括碳基存储器元件的存储器单元及其形成方法。
背景技术
已知由可逆(reversible)电阻切换元件形成的非易失性存储器。例如，2007年12月31日提交的题为“使用选择性构造的碳纳米管可逆电阻切换元件的存储器单元及其形成方法(Memory Cell That Employs A SelectivelyFabricated Carbon Nano-Tube Reversible Resistance Switching Element AndMethods Of Forming The Same)”的美国专利申请号No.11/968154(“154申请”)描述了包括与碳基可逆电阻率切换材料串联耦接的二极管的可再写非易失性存储器单元，为了所有目的在此通过全部参考将其合并于此。
但是，采用碳基材料制造存储器器件在技术上存在问题(challenging)，并且期望一些形成采用碳基材料的存储器器件的改进方法。
发明内容
根据本发明的第一方面，提供了形成存储器单元的方法，该方法包括：在衬底上形成操纵元件；以及形成与所述操纵元件耦接的存储器元件，其中所述存储器元件包括具有不大于十个原子层的厚度的碳基材料。
根据本发明的第二方面，提供了形成存储器单元的方法，包括：在衬底上形成操纵元件；以及通过重复进行以下步骤形成与所述操纵元件耦接的存储器元件：形成碳基材料的层，该层具有大约一个单层的厚度；以及使所述碳基材料的层经历热退火。
根据本发明的第三方面，提供了一种存储器单元，其包括：在衬底上的操纵元件；以及与所述操纵元件耦接的存储器元件，其中所述存储器元件包括具有不大于十个原子层的厚度的碳基材料。
从以下详细描述、所附权利要求书及附图，本发明的其他特征和方面将变得更加充分显而易见。
附图说明
从结合以下附图考虑的以下详细描述可以更清楚地理解本发明的特征，贯穿附图中相同的参考标记表示相同的元件，附图中：
图1是根据本发明的示例存储器单元的示意图；
图2A是根据本发明的示例存储器单元的简化透视图；
图2B是由多个图2A的存储器单元形成的第一示例存储器级的一部分的简化透视图；
图2C是根据本发明的第一示例三维存储器阵列的一部分的简化透视图；
图2D是根据本发明的第二示例三维存储器阵列的一部分的简化透视图；
图3是根据本发明的存储器单元的示例实施例的截面图；以及
图4A-4E图示了根据本发明的单个存储器级的示例制造期间的衬底的一部分的截面图。
具体实施方式
某些碳基膜、包括但不限于石墨烯(graphene)、包含微晶或其他区域的石墨烯的无定形碳(“aC”)、其他石墨碳膜等可以展现可以用于形成微电子非易失性存储器的电阻率切换特性。因此这样的膜是三维存储器阵列内的用于集成的候选。
实际上，碳基材料已经在具有在接通和断开状态之间的100x间隔(separation)的实验室规模的器件上展示了存储器切换特性，并展示了中到高范围的电阻改变。这种在接通和断开状态之间的间隔使得碳基材料是其中碳基材料与垂直二极管、薄膜晶体管或其他操纵元件串联耦接的存储器单元的可行候选。例如，由夹在两个金属或其他导电层之间的碳基材料形成的金属-绝缘体-金属(“MIM”)堆叠可以用作存储器单元的电阻切换元件。
经常使用等离子体增强化学气相沉积(“PECVD”)技术来沉积碳基材料。这种碳基材料可以具有相对于周围材料的电阻率可能低的“初始电阻率”(形成材料的电阻率)。结果，包括碳基材料的电阻切换元件可能传导与用于控制流经电阻切换元件的电流的操纵元件(诸如邻近二极管)不兼容的高初始电流。另外或者替换地，碳基材料的初始电阻率可能需要高电压和电流来在初时使用时复位材料。
根据本发明的示例实施例，形成包括MIM堆叠并耦接到诸如二极管的操纵元件的存储器单元，该MIM堆叠包括碳基材料。通过沉积具有大约10原子层或更小的厚度的碳基材料的薄层来形成存储器单元。
根据本发明的另一示例实施例，形成包括MIM堆叠并耦接到诸如二极管的操纵元件的存储器单元，该MIM堆叠包括碳基材料。通过进行多次沉积以形成多个单层或近单层的碳基材料来形成存储器单元。如在此使用的，单层碳基材料大约是一个原子层的碳基材料。在形成每层碳基材料后，在形成下一连续的层之前，在小于大约600℃的处理温度对该材料退火。使每个相应层经历退火可以有助于形成平面内碳键(bond)并限制平面外的碳键的数量，由此增加碳基材料对沿与材料表面垂直的方向上流动的电流的电阻率。以此方式增加碳基材料的电阻率可以增加由碳基材料形成的可逆电阻切换元件的电阻，由此降低流经可逆电阻切换元件的初始电流。
示例发明的存储器单元
图1是根据本发明的示例存储器单元10的示意图示。存储器单元10包括耦接到操纵元件14的可逆电阻切换元件12。可逆电阻切换元件12包括可逆电阻率切换材料(未单独示出)，该可逆电阻率切换材料具有可在两个或多个状态之间可逆地切换的电阻率。
例如，元件12的可逆电阻率切换材料在制造时可以处于初始低电阻率状态。在施加第一电压和/或电流时，该材料可切换到高电阻率状态。施加第二电压和/或电流可以将该可逆电阻率切换材料返回到低电阻率状态。或者，可逆电阻切换元件12可以在制造时处于初始的高电阻状态，其可在施加适当的电压和/或电流后可逆地切换到低电阻状态。当用在存储器单元中时，一个电阻状态可以表示二进制“0”，而另一电阻状态可以表示二进制“1”，尽管可以使用多于两个数据/电阻状态。例如在2005年5月9日提交的题为“包括二极管和电阻切换材料的可重写存储器单元(Rewritable Memory Cell ComprisingA Diode And A Resistance Switching Material)”的美国专利申请号No.11/125939中描述了多个可逆电阻率切换材料及采用可逆电阻切换元件的存储器单元的操作(以下称为”939申请)，为了所有目的通过参考将其全部内容合并于此。
操纵元件14可以包括薄膜晶体管、二极管、金属-绝缘体-金属隧穿(tunneling)电流设备或通过选择性地限制在可逆电阻切换元件12上的电压和/或者流经可逆电阻切换元件12的电流而展现出非欧姆导电性的另一类似操纵元件。以此方式，存储器单元10可以用作二维或三维存储器阵列的一部分，并且数据可以被写到存储器单元10或者从其读取而不影响阵列中的其他存储器单元的状态。
以下参考图2A-2D以及图3描述存储器单元10、可逆电阻切换元件12和操纵元件14的示例实施例。
存储器单元和存储器阵列的示例实施例
图2A是根据本发明的、包括操纵元件14和碳基可逆电阻切换元件12的存储器单元10的示例实施例的简化透视图。可逆电阻切换元件在第一导体20和第二导体22之间与操纵元件14串联耦接。在一些实施例中，可以在可逆电阻切换元件12和操纵元件14之间形成阻隔层24，并可以在可逆电阻切换元件12和第二导体22之间形成阻隔层33。还可以在操纵元件14和第一导体20之间形成附加阻隔层28。例如，阻隔层24、28和33可以包括氮化钛、氮化钽、氮化钨或其它类似的阻隔层。
如上所述，操纵元件14可以包括薄膜晶体管、二极管、金属-绝缘体-金属隧穿电流器件或可以通过选择性地限制可逆电阻切换元件12上的电压和/或者流经其的电流而呈现出非欧姆导电性的另一类似操纵元件。在图2A的例子中，操纵元件14是二极管。从而，操纵元件14有时在此称为“二极管14”。
二极管14可以包括诸如垂直多晶p-n或p-i-n二极管的任何适当的二极管，无论是否是二极管的n区在p区上的向上指向还是二极管的p区在n区上的向下指向。例如，二极管14可以包括重掺杂的n+多晶硅区14a、在n+多晶硅区14a上的轻掺杂的或者固有(没有有意掺杂的)多晶硅区14b、以及在固有区14b上的重掺杂的p+多晶硅区14c。将理解到，n+和p+区的位置可以相反。以下参考图3描述二极管14的示例实施例。
可逆电阻切换元件12可以包括具有可以在两个或多个状态之间可逆地切换的电阻率的碳基材料(未单独示出)。例如，可逆电阻切换元件12可以包括包含微晶或其他区域的石墨烯的aC。为了简化，将在其余讨论中将可逆电阻切换元件12称为“碳元件12”。
第一导体20和/或第二导体22可以包括诸如钨、任何适当的金属、重掺杂的半导体材料、导电硅化物、导电硅化物-锗化物、导电锗化物等的任何合适的导电材料。在图2A的实施例中，第一和第二导体20和22分别是轨形的并在不同的方向上(例如基本彼此垂直)延伸。可以使用其他导体形状和/或配置。在一些实施例中，对第一导体20和/或第二导体22可以使用阻隔层、粘附层、抗反射涂层和/或等(未示出)以改善设备性能和/或帮助设备制造。
图2B是由诸如图2A的存储器单元10的多个存储器单元10形成的第一存储器级30的一部分的简化透视图。为了简化，未单独示出碳元件12、二极管14和阻隔层24、28和33。存储器阵列30是包括与多个存储器单元耦接的多条位线(第二导体22)和字线(第一导体20)的“交叉点”阵列(如所示)。可以使用其他存储器阵列配置，如可以使用多级存储器。
例如，图2C是包括位于第二存储器级44以下的第一存储器级42的单片三维阵列40a的一部分的简化透视图。存储器级42和44每个包括在交叉点阵列中的多个存储器单元10。本领域技术人员将理解，在第一和第二存储器级42和44之间可以存在另外的层(例如级间电介质(interlevel dieletric)，但是为了简化未在图2C中示出。可以使用其他存储器阵列配置，如可以使用另外级的存储器。在图2C的实施例中，所有二极管可以“指向”相同的方向，比如向上或向下，取决于是否采用在二极管的底部或顶部具有p掺杂区的p-i-n二极管，简化二极管制造。
例如，在以下实施例中，可以如在题为“高密度三维存储器单元(High-Density Three-Dimensional Memory Cell)”的美国专利No.6952030中所述形成存储器级，为了所有目的在此通过全部引用将其合并于此。例如，第一存储器级的上部导体可以用作位于第一存储器级以上的第二存储器级的下部导体，如在图2D中图示的替换实例三维阵列40b中所示。在这样的实施例中，相邻存储器级上的二极管优选指向相反的方向，如在2007年3月27日提交的题为“具有较大和一致电流的大阵列上指向P-I-N二极管(LargeArray Of Upward Pointing P-I-N Diodes Having Large And Uniform Current)”的美国专利申请号No.11/692151(下文中称为“151申请”)中所述，为了所有目的在此通过全部引用将其合并于此。例如，如图2D所示，第一存储器级42的二极管可以是向上指向的二极管，如箭头A1所示(例如p区在二极管的底部)，而第二存储器级44的二极管可以是向下指向的二极管，如箭头A2所示(n区在二极管的底部)，或相反。
单片三维存储器阵列是其中在诸如晶片(wafer)的单个衬底上形成多个存储器级而没有中间衬底的阵列。形成存储器级的层直接在现有一级或多级的层上沉积或产生。相反，已经通过在分离的衬底上形成存储器级并将存储器级在顶上彼此粘附来建立堆叠的存储器，如Leedy的题为“三维结构存储器(Three Dimensional Structure Memory)”的美国专利No.5915167中。在结合之前，衬底可以变薄或者从存储器级移除，但是因为在分离的衬底上初始形成存储器级，因此这样的存储器不是真正的单片三维存储器阵列。
如前所述，可以使用任何合适的碳基切换材料作为碳元件12。在一些实施例中，当碳元件12处于接通状态时，用于形成碳元件12的材料的优选密度至少是1×101欧姆-厘米，而当碳元件12处于断开状态时，用于形成碳元件12的材料的优选密度至少是1×103欧姆-厘米。
图3是图1的存储器单元10的示例实施例的截面图。具体地，图3示出了分别包括碳元件12、二极管14以及第一和第二导体20和22的示例存储器单元10。存储器单元10还可以包括可以分别对第一和/或第二导体20和22使用的阻隔层26、28和33、硅化物层50、硅化物形成金属层52和介电层58，以及粘附层、抗反射涂层和/或等(未示出)，以改善设备性能和/或帮助设备制造。
在图3中，二极管14可以是垂直的p-n或p-i-n二极管，这可以指向上或向下。在其中相邻存储器级共享导体的图2D的实施例中，优选相邻存储器级具有指向相反方向的二极管，比如对于第一存储器级的向下指向的p-i-n二极管以及对于相邻的第二存储器级的向上指向的p-i-n二极管(或相反)。
在一些实施例中，可以由诸如多晶硅的多晶半导体材料、多晶硅锗合金、多晶锗(polygermanium)或任何其他适当的材料来形成二极管14。例如，二极管14可以包括重掺杂的n+多晶硅区14a、在n+多晶硅区14a上的轻掺杂或固有(无意掺杂的)多晶硅区14b、以及在固有区14b上的重掺杂p+多晶硅区14c。将理解，n+和p+区的位置可以相反。
在一些实施例中，可以在n+多晶硅区14a上形成薄的锗和/或硅锗合金层(未示出)以防止或降低从n+多晶硅区14a到固有区14b中的掺杂物移动。例如在2005年12月9日提交的题为“使得N-型参杂体分散最小化的沉积半导体结构及制造方法(Deposited Semiconductor Structure To Minimize N-TypeDopant Diffusion And Method Of Making)”的美国专利申请号No.11/298331(下文中称为“331申请”)中描述的这种层的使用，为了所有目的在此通过全部引用将其合并于此。在一些实施例中，可以使用几百埃或更少的具有大约在10％或更多的锗的硅锗合金。
可以在第一导体20和n+区14a之间形成诸如氮化钛、氮化钽、氮化钨等的阻隔层28(例如以防止和/或降低金属原子向多晶硅区中的移动)。
如果由沉积硅(例如无定形或多晶)制造二极管14，可以在二极管14上形成硅化物层50以将沉积硅置于低电阻率状态，如所制造的。这样的低电阻率状态允许更容易编程存储器单元10，因为不需要大电压来将沉积硅切换到低电阻率状态。例如，诸如钛或钴的硅化物形成金属层52可以被沉积在p+多晶硅区14c上。在采用来来使形成二极管14的沉积硅结晶(crystallize)的随后的退火步骤中(以下描述)，硅化物形成金属层52和二极管14的沉积硅相互作用以形成硅化物层50，消耗全部或一部分的硅化物形成金属层52。在一些实施例中，可以在硅化物形成金属层52的顶部表面上形成氮化物层(未示出)。例如，如果硅化物形成金属层52是钛，则可以在硅化物形成金属层52的顶部表面上形成TiN层。
然后可以进行快速热退火(“RTA”)步骤以通过硅化物形成金属层52与p+区14c的反应形成硅化物区。可以在大约540℃进行RTA大约一分钟，并致使硅化物形成金属层52和二极管14的沉积硅相互作用以形成硅化物层50，消耗全部或一部分的硅化物形成金属层52。如在题为“包括邻近硅化物结晶的半导体结合二极管的存储器单元(Memory Cell Comprising A SemiconductorJunction Diode Crystallized Adjacent To A Silicide)”的美国专利No.7176064中所述，诸如钛和/或钴的硅化物形成金属在退火期间与沉积硅反应以形成硅化物层，为了所有目的在此通过全部引用将其合并于此。
在其中在硅化物形成金属层52的顶部表面上形成氮化物层的实施例中，在RTA步骤后，可以使用湿化学法(wet chemistry)剥去氮化物层。例如，如果硅化物形成金属层52包括TiN层，则湿化学试剂(例如铵、过氧化物、水以1∶1∶1的比例)可以用于剥去任何残余的TiN。
在至少一些实施例中，关于图4A-4E更详细地描述的，可以通过沉积具有大约十原子层或更小的厚度的诸如aC的碳基材料的薄层来形成可逆电阻切换元件12。
在其他实施例中，可以通过多次沉积诸如aC的碳基材料以形成多个单层或近单层的碳基材料并在沉积连续的层之前对每层退火来形成碳元件12。以此方式形成基于炭的材料可以增加材料对在与材料的表面垂直的方向上流动的电流的电阻率。
优选沉积在两个到大约十个之间的单侧或近单层以形成碳元件12。碳元件12的总厚度在大约1埃和大约800埃之间，优选在大约5埃和100埃之间。
在具体的实施例中，可以形成碳基切换材料以表现出对于1000埃的膜的从大约1×105Ω/□到大约1×108Ω/□的薄膜电阻(Ω/□或“欧姆/平方”)，并且更优选是大约1×104Ω/□或更大。类似地，一些实施例可以包括具有纳米晶体(nanocrystallites)的aC膜。也可以实行其他膜参数和特性(例如沉积率、膜厚度、薄膜电阻/电阻率等的替换值)。
可以在碳元件12和第二导体22之间形成诸如氮化钛、氮化钽、氮化钨等的阻隔层33。可以在阻隔层33上形成第二导体22，如图3所示。第二导体22可以包括一个或多个阻隔层和/或粘附层26以及导电层140。
存储器单元的示例制造处理
现在参考图4A-4E，描述根据本发明形成示例存储器级的第一示例方法。具体地，图4A-4E图示行程包括图3的存储器单元10的示例存储器级的示例方法。如以下将描述的，第一存储器级包括多个存储器单元，每个存储器单元包括操纵元件和与操纵元件耦接的碳基可逆电阻切换元件。可以在第一存储器级上制造另外的存储器级(如先前参考图2C-2D所述)。
参考图4A，示出衬底100已经经历了几个处理步骤。衬底100可以是诸如硅、硅化锗、未掺杂的、掺杂的、大量的、绝缘体上的硅(“SOI”)或具有或不具有另外的电路的其他衬底的任何合适的衬底。例如，衬底100可以包括一个或多个n井或p井区(未示出)。
在衬底100上形成隔离层102。在一些实施例中，隔离层102可以是二氧化硅、氮化硅、氧氮化硅的层活着任何其他合适的绝缘层。
在形成隔离层102之后，在隔离层102上形成粘附层104(例如通过物理气相沉积或者另一方法)。例如，粘附层104可以是大约20到大约500埃、并且优选是大约100埃的氮化钛或者另一适当的粘附层，比如氮化钽、氮化钨、一个或多个粘附层的组合等。可以采用其他粘附层材料和/或厚度。在一些实施例中，粘附层104可以是可选的。
在形成粘附层104后，在粘附层104上沉积导电层106。导电层106可以包括通过任何合适的方法(例如化学气相沉积(“CVD”)、物理气相沉积(“PVD”)等等)沉积的诸如钨的任何合适的导电材料或者另一合适的金属、重掺杂的半导体材料、硅化锗、导电的锗化物等。在至少一个实施例中，导电层106可以包括大约200到大约2500埃的钨。可以使用其他导电层材料和/或厚度。
在形成导电层106后，制模(pattern)并蚀刻粘附层104和导电层106。例如，可以使用传统的平板印刷技术、利用软或硬模具以及湿或干蚀刻处理制模并蚀刻粘附层104和导电层106。在至少一个实施例中，制模并蚀刻粘附层104和导电层106以形成基本平行、基本共面的第一导体10。第一导体20的示例宽度和/或第一导体20之间的间隔范围从大约200到大约2500埃，尽管可以使用其他导体宽度和/或间隔。
在形成第一导体20之后，在衬底100上形成介电层58a以填充第一导体20之间的空隙。例如，使用化学机械打磨或回蚀(etchback)处理将近似3000-7000埃的二氧化硅沉积在衬底100上并平坦化以形成平坦表面110。平坦表面110包括与介电材料分离的第一导体20的暴露的上表面(如所示)。可以使用诸如氮化硅、氧氮化硅、低K电介质等的其他介电材料和/或其他介电层厚度。示例的低K电介质包括掺杂碳的氧化物、硅碳层等。
在本发明的其他实施例中，可以使用镶嵌(damascene)处理来形成第一导体20，在该镶嵌处理中，形成、定模并蚀刻介电层58a以创建第一导体20的开口或空隙。然后可以用粘附层104和导电层106(如需要的话，和/或导电粒子、导电填充物和/或阻隔层)来填充该开口或空隙。然后可以将粘附层104和导电层106平坦化以形成平坦表面110。在这样的实施例中，粘附层104将沿每个开口或空隙的底部和侧面排列。
在平面化后，形成每个存储器单元的二极管结构。参考图4B，在衬底100的平坦化的上表面110上形成阻隔层28。阻隔层28可以是大约20到大约500埃、并优选是大约100埃的氮化钛或者诸如氮化钽、氮化钨的的另一合适的阻隔层、一个或多个阻隔层的组合、与诸如钛/氮化钛、钽/氮化钽或钨/氮化钨堆叠的其它层组合的阻隔层等。可以采用其他阻隔层材料和/或厚度。
在阻隔层28的沉积后，开始用于形成每个存储器单元的二极管的半导体材料的沉积(例如，图1和图3中的二极管14)。每个二极管可以是如前所述的垂直p-n或p-i-n二极管。在一些实施例中，由诸如多晶硅、多晶硅-锗合金、多晶锗或任何其他合适的材料的多晶半导体材料形成。为了方便，在此描述多晶硅的向下指向的二极管的形成。将理解，可以使用其他材料和/或二极管配置。
参考图4B，在形成阻隔层28后，在阻隔层28上沉积重掺杂的n+硅层14a。在一些实施例中，n+硅层14a在沉积时处于无定形状态。在其他实施例中，n+硅层14a在沉积时处于多晶状态。可以采用CVD或另一合适的处理来沉积n+硅层14a。在至少一个实施例中，可以由大约100到大约1000埃、优选大约100埃的具有大约1021cm-3的掺杂浓度的、掺杂磷或砷的硅来形成n+硅层14a。可以使用其它层厚度、掺杂类型和/或掺杂浓度。例如可以通过在沉积期间使施主(donor)气体流动在原位置掺杂N+硅层14a。可以使用其他掺杂方法(例如注入)。
在n+硅层14a的沉积后，可以在n+硅层14a上形成轻掺杂的、固有的和/或无意掺杂的硅层14b。在一些实施例中，固有硅层14b在沉积时可以处于无定形状态。在其他实施例中，固有硅层14b在掺杂时可以处于多晶状态。可以采用CVD或另一合适的沉积方法来沉积固有硅层14b。在至少一个实施例中，固有硅层14b可以是大约500到大约4800埃、优选大约2500埃的厚度。可以使用其他固有层厚度。
可以在沉积固有硅层14b之前在n+硅层14a上形成薄的(例如几百埃或更少的)锗和/或硅-锗合金层(未示出)以防止和/或降低从n+硅层14a到固有硅层14b中的掺杂物移动(如先前合并的331申请中所述)。
重掺杂的p型硅可以通过离子注入被沉积并掺杂，或者可以在沉积期间在原位置掺杂，以形成p+硅层14c。例如，可以采用覆盖p+注入来将硼注入固有硅层14b内的预定深度。示例的可注入的分子离子包括BF2、BF3、B等。在一些实施例中，可以采用大约1-5×1015离子/cm2的注入剂量。可以使用其他注入样式和/或剂量。此外，在一些实施例中，可以采用扩散处理。在至少一个实施例中，得到的p+硅层14c具有大约100-700埃的厚度，尽管可以使用其他p+硅层尺寸。
在形成p+硅层14c后，在p+硅层14c上沉积硅化物形成金属层52。示例的硅化物形成金属包括喷溅或沉积的钛或者钴。在一些实施例中，硅化物形成金属层52具有大约10到大约200埃、优选大约20到大约50埃、并更优选大约20埃的厚度。可以使用其他硅化物形成金属层材料和/或厚度。可以在硅化物形成金属层52的上部形成氮化物层(未示出)。
在形成硅化物形成金属层52后，可以在大约540℃进行RTA步骤大约一分钟以形成硅化物层50，消耗所有或部分的硅化物形成金属层52。在RTA步骤后，可以使用湿化学法剥去来自硅化物形成金属层52的任何残留的氮化物，如上所述并如本领域已知的。
在RTA步骤和氮化物剥去步骤后，在硅化物形成金属层52上形成碳元件12。在在此所述的至少一些实施例中，通过沉积诸如aC的碳基可逆电阻率切换材料来形成碳元件12。在替换实施例中，可以使用其他碳基材料，包括而不限于石墨烯、石墨等。对于每种材料，可以通过估算D和G带(band)经由例如拉曼光谱学确定sp2(双碳-碳键)与sp3(单个碳-碳键)的比率。可以通过诸如MyNz的比率来标识可使用的材料的范围，其中M是sp3材料，N是sp2材料，y和z是从0到1的任意分数值，并且y+z＝1。
如上所述，可以通过沉积具有仅几个原子层(例如近似十个原子层或更少)的厚度的aC的薄层来形成碳元件12。研究者已声称以此方式沉积碳基材料可以帮助在碳基材料中形成碳-碳环形结构。例如，可以帮助通常在石墨材料中的sp2碳-碳pi结合的形成。
例如，可以使用氢和己烷的混合物、使用在大约300℃和900℃之间、优选在大约600℃以下、更优选在大约450℃以下的处理温度进行的诸如PECVD的等离子体增强分解和沉积过程形成碳元件12。在其他实施例中，可以使用其他沉积方法，包括而不限于从目标的喷溅沉积、CVD、电弧放电技术和激光切割。
在其他实施例中，可以通过进行aC材料的多次沉积以形成aC材料的多个单层或近单层并在形成连续的层之前对每个相应的单层或近单层退火来形成碳元件12。以此方式形成碳基材料可以增加材料对于在于材料的表面垂直的方向上流动的电流的电阻率。
可以在沉积连续的层之前在非氧化的周围环境下在大约250℃和大约850℃之间、更通常在大约350℃和大约650℃之间的处理温度对每个单层或近单层退火。在至少一个实施例中，可以在沉积连续的层之前在非氧化的周围环境下在大约600℃的处理温度下对每个单层或近单层退火。使每个相应的层经历退火可以帮助形成平面内的碳键，并限制平面外的碳键的数量，由此增加aC材料在与材料的表面垂直的方向上的电阻率。以此方式增加aC材料的电阻率可以增加由aC材料形成的可逆电阻切换元件12的电阻，由此降低流经可逆电阻切换元件12的初始电流。
优选沉积在两个和大约十个之间的层的aC材料以形成可逆电阻切换元件12。可逆电阻切换元件12的总厚度在大约1埃和大约800埃之间，优选在大约5埃和100埃之间。
在可逆电阻切换元件12上形成阻隔层33。阻隔层33可以是大约5到大约800埃、优选大约100埃的氮化钛或诸如氮化钽、氮化钨的另一合适的阻隔层、一个或多个阻隔层的组合、与诸如钛/氮化钛、钽/氮化钽或钨/氮化钨堆叠的其它层组合的阻隔层等。可以采用其他阻隔层材料和/或厚度。
如图4C所示，定模并蚀刻阻隔层33、可逆电阻切换元件12、硅化物形成金属层52、二极管层14a-14c和阻隔层28，以形成支撑(pillar)132。支撑132可以具有与下面的导体20大约相同的倾斜度以及大约相同的宽度，使得在导体20顶部上形成每个支撑132。可以容许一些未对准。
例如，可以使用标准平面印刷技术沉积、定模光刻胶(photoresist)，可以蚀刻层28、14a-14c、52、12和33，然后可以移除光刻胶。或者，可以在阻隔层33的顶部上形成一些其他材料、例如二氧化硅的事先具有底部抗反射涂层(“BARC”)的硬模、然后定模并蚀刻。类似地，可以使用介电抗反射涂层(“DARC”)作为硬模。
可以使用任何适当的制模和蚀刻处理来形成支撑132。例如，可以使用标准平面印刷技术、用大约1到1.5微米、更优选大约1.2到1.4微米的光刻胶(“PR”)定模层28、14a-14c、52、12和33。可以随更小的临界尺寸和技术节点使用更薄的PR层。在一些实施例中，可以在PR层下使用氧化物硬模以改善定模转移并在蚀刻期间保护下面的层。
可以使用任何合适的蚀刻化学法、和任何合适的蚀刻参数、流比率、室压力、功率水平、处理温度和/或蚀刻比率。在一些实施例中，可以使用单个蚀刻步骤定模阻隔层33、可逆电阻切换元件12、硅化物形成金属层52、二极管层14a-14c和阻隔层28。在其他实施例中，可以使用分离的蚀刻步骤。蚀刻向下前进到介电层58a。已经观察到这样蚀刻的支撑132具有近似垂直的侧面和稍有或没有下切口(undercut)的可逆电阻切换元件12。
在蚀刻后，可以使用稀的氢氟酸/硫酸清洗来清洗支撑132。无论在蚀刻前是否进行了PR灰化(ashing)，都可以以任何合适的清洗工具、比如可从Montana，Kalispell的Semitool获得的Raider工具来进行这样的清洗。示例的后蚀刻清洗可以包括使用超稀释硫酸(例如大约1.5-1.8wt％)大约60秒和超稀释氢氟酸(“HF”)酸(例如大约0.4-0.6wt％)60秒。可以使用或不使用超声法(megasonics)。
在清洗了支撑132后，可以在支撑132上沉积介电层58b以填充支撑132之间的缝隙。例如，可以使用化学机械打磨或回蚀处理来沉积并平坦化近似200-7000埃的二氧化硅以移除过剩的介电材料58b并形成平坦表面134，得到图4D所示的结构。平坦表面134包括与介电材料58b分离的支持132的暴露的上表面(如所示)。可以使用诸如氮化硅、氧氮化硅、低K电介质等的其他介电材料和/或其他介电层厚度。示例的低K电介质包括掺杂碳的氧化物、硅碳层等。
参考图4E，可以按与第一导体20的形成类似的方式在支撑132上形成第二导体22。例如，在一些实施例中，可以在沉积用于形成第二导体22的导电层40之前在支撑132上沉积一个或多个阻隔层和/或粘附层26。
可以由通过任何合适的方法(例如CVD、PVD等)沉积的诸如钨、另一合适的金属、重掺杂的半导体材料、导电硅化物、导电硅化物-锗化物、导电锗化物等的任何合适的导电材料形成导电层140。可以使用其他导电层材料。阻隔层和/或粘附层26可以包括氮化钛或诸如氮化钽、氮化钨的另一合适的层、一个或多个层的组合或者任何其他合适的材料。可以定模并蚀刻沉积的导电层140以及阻隔层和/或粘附层26以形成第二导体22。在至少一个实施例中，第二导体22是在与第一导体20不同的发现时延伸的基本平行、基本共面的导体。
在本发明的其他实施例中，可以使用镶嵌处理来形成第二导体22，在该镶嵌处理中，形成、定模并蚀刻介电层以创建第二导体22的开口或空隙。可以用粘附层26和导电层140(如需要的话，和/或导电粒子、导电填充物和/或阻隔层)来填充该开口或空隙。然后可以将粘附层26和导电层140平坦化以形成平坦表面。
在形成第二导体22后，可以对得到的结构退火以结晶二极管14的沉积的半导体材料(和/或通过硅化物形成金属层52与p+区14c的反应形成硅化物区)。硅化钛和硅化钴的晶格间距接近于硅的晶格间距，并且看起来硅化物层50可以用作在沉积的硅结晶时相邻沉积的硅的“结晶模板”或者“种子”(例如硅化物层50增强了在大约600-800℃的温度的退火期间硅二极管14的晶体结构)。由此提供了较低电阻率的二极管材料。对于硅-锗合金和/或锗二极管可以达到类似的结果。
因此，在至少一个实施例中，可以在大约600到800℃、并且更优选在大约650℃和750℃之间的温度下在氮气中进行结晶退火大约10秒到大约2分钟。可以使用其他退火时间、温度和/或环境。
本领域技术人员将理解，可以以其他类似的技术制造根据本发明的替换的存储器单元。例如，可以形成包括在二极管14下的可逆电阻切换元件12的存储器单元。
在前的描述仅公开了本发明的示例实施例。落在本发明的范围内的对以上公开的装置和方法的修改对本领域技术人员将是很显而易见的。例如，在任何以上的实施例中，碳基材料可以位于二极管14以下。如所述，尽管主要关于无定形碳描述了本发明，但是可以类似地使用其他碳基材料。此外，优选在诸如氮化钛的两个导电层或其他阻隔/粘附层之间形成每个碳基层以形成与操纵元件串联的MIM堆叠。
从而，尽管已经结合本发明的示例实施例公开了本发明，但是应该理解，其他实施例可以落在本发明的精神和范围内，如由权利要求所定义的。

Claims (25)

1.一种形成存储器单元的方法，包括：
在衬底上形成操纵元件；以及
形成与所述操纵元件耦接的存储器元件，其中所述存储器元件包括具有不大于十个原子层的厚度的碳基材料。
2.如权利要求1所述的方法，其中所述操纵元件包括p-n或者p-i-n二极管。
3.如权利要求2所述的方法，其中所述操纵元件包括多晶硅二极管。
4.如权利要求1所述的方法，其中所述存储器元件包括可逆电阻切换元件。
5.如权利要求4所述的方法，其中所述碳基材料包括无定形碳。
6.如权利要求1所述的方法，其中形成所述存储器元件包括使用等离子体增强化学气相沉积技术来沉积所述碳基材料。
7.如权利要求6所述的方法，其中在大约300℃和大约600℃之间的处理温度下进行所述等离子体增强化学气相沉积技术。
8.如权利要求7所述的方法，其中在大约300℃和大约450℃之间的处理温度下进行所述等离子体增强化学气相沉积技术。
9.一种使用权利要求1的方法形成的存储器单元。
10.一种形成存储器单元的方法，包括：
在衬底上形成操纵元件；以及
通过重复进行以下步骤形成与所述操纵元件耦接的存储器元件：
形成碳基材料的层，该层具有大约一个单层的厚度；以及
使所述碳基材料的层经历热退火。
11.如权利要求10所述的方法，其中所述操纵元件包括p-n或者p-i-n二极管。
12.如权利要求11所述的方法，其中所述操纵元件包括多晶硅二极管。
13.如权利要求10所述的方法，其中所述存储器元件包括可逆电阻切换元件。
14.如权利要求10所述的方法，其中所述碳基材料包括无定形碳。
15.如权利要求10所述的方法，其中形成所述碳基材料的层包括使用等离子体增强化学气相沉积技术来沉积所述碳基材料。
16.如权利要求15所述的方法，其中在大约300℃和大约900℃之间的处理温度下进行所述等离子体增强化学气相沉积技术.
17.如权利要求15所述的方法，其中在大约300℃和大约600℃之间的处理温度下进行所述等离子体增强化学气相沉积技术。
18.如权利要求15所述的方法，其中在大约300℃和大约450℃之间的处理温度下进行所述等离子体增强化学气相沉积技术。
19.如权利要求10所述的方法，其中在大约250℃和大约850℃之间的处理温度下进行所述热退火。
20.如权利要求10所述的方法，其中在大约350℃和大约650℃之间的处理温度下进行所述热退火。
21.如权利要求10所述的方法，其中在大约600℃的处理温度下进行所述热退火。
22.如权利要求10所述的方法，其中使用非氧化的周围环境进行所述热退火。
23.如权利要求10所述的方法，其中一个单层包括大约一个原子层的碳基材料。
24.一种使用权利要求10的方法形成的存储器单元。
25.一组存储器单元，包括：
在衬底上的操纵元件；以及
与所述操纵元件耦接的存储器元件，其中所述存储器元件包括具有不大于十个原子层的厚度的碳基材料。
CN200980122112.1A 2008-04-11 2009-04-10 包括碳基存储器元件的存储器单元及其形成方法 Active CN102067312B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US4439908P 2008-04-11 2008-04-11
US61/044,399 2008-04-11
US12/418,855 US8110476B2 (en) 2008-04-11 2009-04-06 Memory cell that includes a carbon-based memory element and methods of forming the same
US12/418,855 2009-04-06
PCT/US2009/040183 WO2009126871A1 (en) 2008-04-11 2009-04-10 A memory cell that includes a carbon-based memory element and methods of forming the same

Publications (2)

Publication Number Publication Date
CN102067312A true CN102067312A (zh) 2011-05-18
CN102067312B CN102067312B (zh) 2014-04-30

Family

ID=40796299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980122112.1A Active CN102067312B (zh) 2008-04-11 2009-04-10 包括碳基存储器元件的存储器单元及其形成方法

Country Status (7)

Country Link
US (2) US8110476B2 (zh)
EP (1) EP2263256B1 (zh)
JP (1) JP5564035B2 (zh)
KR (1) KR101597845B1 (zh)
CN (1) CN102067312B (zh)
TW (1) TW201010007A (zh)
WO (1) WO2009126871A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110476B2 (en) 2008-04-11 2012-02-07 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods of forming the same
US8133793B2 (en) * 2008-05-16 2012-03-13 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
US8569730B2 (en) * 2008-07-08 2013-10-29 Sandisk 3D Llc Carbon-based interface layer for a memory device and methods of forming the same
US8557685B2 (en) * 2008-08-07 2013-10-15 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods of forming the same
US8252653B2 (en) * 2008-10-21 2012-08-28 Applied Materials, Inc. Method of forming a non-volatile memory having a silicon nitride charge trap layer
US8198671B2 (en) * 2009-04-22 2012-06-12 Applied Materials, Inc. Modification of charge trap silicon nitride with oxygen plasma
US8298891B1 (en) 2009-08-14 2012-10-30 Intermolecular, Inc. Resistive-switching memory element
JP5439147B2 (ja) 2009-12-04 2014-03-12 株式会社東芝 抵抗変化メモリ
WO2011156787A2 (en) * 2010-06-11 2011-12-15 Crossbar, Inc. Pillar structure for memory device and method
US8699259B2 (en) * 2011-03-02 2014-04-15 Sandisk 3D Llc Non-volatile storage system using opposite polarity programming signals for MIM memory cell
US8852996B2 (en) 2012-12-20 2014-10-07 Intermolecular, Inc. Carbon doped resistive switching layers
US9806129B2 (en) 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9484196B2 (en) 2014-02-25 2016-11-01 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US11223014B2 (en) 2014-02-25 2022-01-11 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US10249819B2 (en) 2014-04-03 2019-04-02 Micron Technology, Inc. Methods of forming semiconductor structures including multi-portion liners
US10497867B1 (en) 2018-07-02 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer structure to increase crystalline temperature of a selector device

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
US4646266A (en) * 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
US6756605B1 (en) * 1999-09-20 2004-06-29 Yale University Molecular scale electronic devices
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
AUPO613797A0 (en) 1997-04-09 1997-05-08 University Of Sydney, The Digital information storage
FR2786794B1 (fr) 1998-12-02 2001-03-02 Commissariat Energie Atomique Couche monoatomique et monocristalline de grande taille, en carbone de type diamant, et procede de fabrication de cette couche
EP1163676B1 (de) * 1999-03-19 2002-12-11 Infineon Technologies AG Speicherzellenanordnung und verfahren zu deren herstellung
US6072716A (en) * 1999-04-14 2000-06-06 Massachusetts Institute Of Technology Memory structures and methods of making same
DE10006964C2 (de) * 2000-02-16 2002-01-31 Infineon Technologies Ag Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
US6566278B1 (en) * 2000-08-24 2003-05-20 Applied Materials Inc. Method for densification of CVD carbon-doped silicon oxide films through UV irradiation
US7112366B2 (en) * 2001-01-05 2006-09-26 The Ohio State University Chemical monolayer and micro-electronic junctions and devices containing same
US6632735B2 (en) 2001-08-07 2003-10-14 Applied Materials, Inc. Method of depositing low dielectric constant carbon doped silicon oxide
US20050148174A1 (en) * 2002-05-06 2005-07-07 Infineon Technologies Ag Contact-connection of nanotubes
US6764949B2 (en) * 2002-07-31 2004-07-20 Advanced Micro Devices, Inc. Method for reducing pattern deformation and photoresist poisoning in semiconductor device fabrication
US6753561B1 (en) * 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US6900002B1 (en) * 2002-11-19 2005-05-31 Advanced Micro Devices, Inc. Antireflective bi-layer hardmask including a densified amorphous carbon layer
GB0229033D0 (en) 2002-12-12 2003-01-15 Isis Innovation Purification of nanotubes
US7176064B2 (en) * 2003-12-03 2007-02-13 Sandisk 3D Llc Memory cell comprising a semiconductor junction diode crystallized adjacent to a silicide
JP2006511965A (ja) * 2002-12-19 2006-04-06 マトリックス セミコンダクター インコーポレイテッド 高密度不揮発性メモリを製作するための改良された方法
US7767499B2 (en) * 2002-12-19 2010-08-03 Sandisk 3D Llc Method to form upward pointing p-i-n diodes having large and uniform current
US7713592B2 (en) 2003-02-04 2010-05-11 Tegal Corporation Nanolayer deposition process
DE10306076B4 (de) 2003-02-08 2005-02-17 Hahn-Meitner-Institut Berlin Gmbh Quantenpunkt aus elektrisch leitendem Kohlenstoff, Verfahren zur Herstellung und Anwendung
US7309616B2 (en) * 2003-03-13 2007-12-18 Unity Semiconductor Corporation Laser annealing of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits
JP2004335595A (ja) * 2003-05-02 2004-11-25 Sharp Corp 半導体記憶装置
US20050006640A1 (en) * 2003-06-26 2005-01-13 Jackson Warren B. Polymer-based memory element
WO2005019104A2 (en) 2003-08-18 2005-03-03 President And Fellows Of Harvard College Controlled nanotube fabrication and uses
US7109087B2 (en) 2003-10-03 2006-09-19 Applied Materials, Inc. Absorber layer for DSA processing
US7354631B2 (en) 2003-11-06 2008-04-08 Micron Technology, Inc. Chemical vapor deposition apparatus and methods
WO2005060005A1 (ja) * 2003-12-18 2005-06-30 Fuji Electric Holdings Co., Ltd. スイッチング素子
US7608467B2 (en) 2004-01-13 2009-10-27 Board of Regents University of Houston Switchable resistive perovskite microelectronic device with multi-layer thin film structure
US7220982B2 (en) * 2004-07-27 2007-05-22 Micron Technology, Inc. Amorphous carbon-based non-volatile memory
US7288784B2 (en) * 2004-08-19 2007-10-30 Micron Technology, Inc. Structure for amorphous carbon based non-volatile memory
US7405465B2 (en) * 2004-09-29 2008-07-29 Sandisk 3D Llc Deposited semiconductor structure to minimize n-type dopant diffusion and method of making
KR100719346B1 (ko) * 2005-04-19 2007-05-17 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US7479654B2 (en) * 2005-05-09 2009-01-20 Nantero, Inc. Memory arrays using nanotube articles with reprogrammable resistance
US20060250836A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
US20070007579A1 (en) 2005-07-11 2007-01-11 Matrix Semiconductor, Inc. Memory cell comprising a thin film three-terminal switching device having a metal source and /or drain region
US7426128B2 (en) 2005-07-11 2008-09-16 Sandisk 3D Llc Switchable resistive memory with opposite polarity write pulses
US7838943B2 (en) 2005-07-25 2010-11-23 International Business Machines Corporation Shared gate for conventional planar device and horizontal CNT
EP1763037A1 (en) 2005-09-08 2007-03-14 STMicroelectronics S.r.l. Nanotube memory cell with floating gate based on passivated nanoparticles and manufacturing process thereof
US7834338B2 (en) * 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
KR101388389B1 (ko) * 2006-02-10 2014-04-22 인터몰레큘러 인코퍼레이티드 재료, 단위 프로세스 및 프로세스 시퀀스를 조합적으로 변경하는 방법 및 장치
JP5205670B2 (ja) * 2006-03-20 2013-06-05 独立行政法人物質・材料研究機構 固体素子構造とそれを使用した電気・電子素子及び電気・電子機器
TWI457923B (zh) 2006-08-08 2014-10-21 Nantero Inc 具有可調整尺寸的二端奈米管開關之非依電性電阻式記憶體、閂鎖電路、及操作電路
EP1892722A1 (en) * 2006-08-25 2008-02-27 Infineon Technologies AG Information storage elements and methods of manufacture thereof
US8030637B2 (en) * 2006-08-25 2011-10-04 Qimonda Ag Memory element using reversible switching between SP2 and SP3 hybridized carbon
JP2008118108A (ja) * 2006-08-25 2008-05-22 Qimonda Ag 情報記憶素子およびその製造方法
US20080102278A1 (en) 2006-10-27 2008-05-01 Franz Kreupl Carbon filament memory and method for fabrication
CN100442438C (zh) 2006-12-20 2008-12-10 南京大学 一种非晶碳膜半导体制备方法
US7901776B2 (en) 2006-12-29 2011-03-08 3M Innovative Properties Company Plasma deposited microporous carbon material
EP2140492A1 (en) 2007-03-27 2010-01-06 Sandisk 3D LLC Memory cell comprising a carbon nanotube fabric element and a steering element and methods of forming the same
US7667999B2 (en) * 2007-03-27 2010-02-23 Sandisk 3D Llc Method to program a memory cell comprising a carbon nanotube fabric and a steering element
US7982209B2 (en) * 2007-03-27 2011-07-19 Sandisk 3D Llc Memory cell comprising a carbon nanotube fabric element and a steering element
KR20090011933A (ko) 2007-07-27 2009-02-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8236623B2 (en) * 2007-12-31 2012-08-07 Sandisk 3D Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same
US7768016B2 (en) 2008-02-11 2010-08-03 Qimonda Ag Carbon diode array for resistivity changing memories
US8530318B2 (en) 2008-04-11 2013-09-10 Sandisk 3D Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element formed over a bottom conductor and methods of forming the same
US8304284B2 (en) 2008-04-11 2012-11-06 Sandisk 3D Llc Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element, and methods of forming the same
US8110476B2 (en) 2008-04-11 2012-02-07 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods of forming the same
US8557685B2 (en) * 2008-08-07 2013-10-15 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods of forming the same
EP2351877A1 (en) 2008-10-22 2011-08-03 Rohm Co., Ltd. Method for forming boron-containing thin film and multilayer structure
JP2010165950A (ja) 2009-01-16 2010-07-29 Toshiba Corp 不揮発性半導体メモリ及びその製造方法

Also Published As

Publication number Publication date
US20090256132A1 (en) 2009-10-15
EP2263256B1 (en) 2013-08-21
JP5564035B2 (ja) 2014-07-30
WO2009126871A1 (en) 2009-10-15
KR101597845B1 (ko) 2016-02-25
US20120119178A1 (en) 2012-05-17
KR20110005692A (ko) 2011-01-18
EP2263256A1 (en) 2010-12-22
TW201010007A (en) 2010-03-01
CN102067312B (zh) 2014-04-30
US8536015B2 (en) 2013-09-17
US8110476B2 (en) 2012-02-07
JP2011517856A (ja) 2011-06-16

Similar Documents

Publication Publication Date Title
CN102067312B (zh) 包括碳基存储器元件的存储器单元及其形成方法
US8557685B2 (en) Memory cell that includes a carbon-based memory element and methods of forming the same
CN102265400A (zh) 展示减少的分层的基于碳的存储器元件和形成其的方法
CN102047421B (zh) 采用选择性制造的碳纳米管可逆电阻切换元件的存储器单元及其形成方法
KR101494746B1 (ko) 선택적으로 제조된 탄소 나노 튜브 가역 저항 전환 소자를 사용하는 메모리 셀과 이를 형성하는 방법
EP2539936B1 (en) Methods for forming a memory cell with silicon-containing carbon switching layer
CN102870246B (zh) 碳/隧穿-势垒/碳二极管
CN102027610B (zh) 包括碳纳米管可逆电阻切换元件的存储器单元及其形成方法
US8981347B2 (en) Memory cell that includes a sidewall collar for pillar isolation and methods of forming the same
KR20120132625A (ko) 홈을 사용하여 형성된 메모리 셀 및 이를 형성하는 방법
JP2011508979A (ja) 底部導体の上に形成された選択的に製造されたカーボンナノチューブ可逆抵抗切替素子を使用するメモリセルおよびそれを製造する方法
JP2011508980A (ja) 平坦化されたカーボンナノチューブ層を有するメモリセルおよびそれを形成する方法
WO2014120843A1 (en) Process for forming resistive switching memory cells using nano-particles
WO2011133449A1 (en) A memory cell that includes a carbon-based memory element and methods of forming the same
US8878235B2 (en) Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same
US8481394B2 (en) Memory cell that includes a carbon-based memory element and methods of forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160520

Address after: texas

Patentee after: Sandisk Corp.

Address before: American California

Patentee before: Sandisk 3D. LLC

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: texas

Patentee before: Sandisk Corp.