CN102124565A - 存储器装置及其形成方法 - Google Patents

存储器装置及其形成方法 Download PDF

Info

Publication number
CN102124565A
CN102124565A CN2009801323731A CN200980132373A CN102124565A CN 102124565 A CN102124565 A CN 102124565A CN 2009801323731 A CN2009801323731 A CN 2009801323731A CN 200980132373 A CN200980132373 A CN 200980132373A CN 102124565 A CN102124565 A CN 102124565A
Authority
CN
China
Prior art keywords
change material
phase
cross
aperture
direction shrinkage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801323731A
Other languages
English (en)
Other versions
CN102124565B (zh
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN102124565A publication Critical patent/CN102124565A/zh
Application granted granted Critical
Publication of CN102124565B publication Critical patent/CN102124565B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Abstract

本发明揭示具有多个存储器单元的存储器装置，其中每一存储器单元包含具有其横向收缩的部分的相变材料。邻近存储器单元的所述横向收缩的部分垂直地偏移且定位于所述存储器装置的相对侧上。还揭示具有多个存储器单元的存储器装置，其中每一存储器单元包含具有不同宽度的第一及第二电极。邻近存储器单元具有在所述存储器装置的垂直相对侧上偏移的第一及第二电极。还揭示形成所述存储器装置的方法。

Description

存储器装置及其形成方法
相关申请案交叉参考
本申请案请求对在2008年8月21日提出申请且标题为“存储器装置及其形成方法(MEMORY DEVICES AND METHODS OF FORMING THE SAME)”的美国专利申请案第12/195,510号的申请日期的权益。
技术领域
本发明的实施例涉及存储器装置及其制作方法。特定来说，本发明涉及具有横向收缩的相变材料或不同宽度的电极的存储器装置，其中横向收缩的窄部分或窄电极在所述存储器装置的相对侧上，且涉及此类存储器装置的制作。
背景技术
相变随机存取存储器(PCRAM)是指能够根据施加的电流记录及读取数据的非易失性存储器装置。在PCRAM装置中，将一定体积的相变材料沉积在两个电极之间以形成单个存储器单元。相变材料用于电子存储器应用中，因为其能够在非晶状态与结晶状态之间电切换。这些材料选择性地展示多于一个的电阻率值。举例来说，当所述相变材料处于结晶状态时，其电阻低，且当其处于非晶状态时，其电阻高。
在PCRAM装置中，编程电流穿过所述相变材料以诱发相变。此编程电流由于所述相变材料的电阻而产生热。所产生热的量与固定体积的材料中的电流密度成比例。随着材料体积减小，诱发相变所需的编程电流也减小。此外，随着编程电流降低，所产生热的量也减小。
由于每一存储器单元利用编程电流且每一PCRAM装置存在数百万的存储器单元，因此需要大的总能量输入来操作所述装置。期望降低诱发相变所需的编程电流的量，且如此一来，降低装置的总能量需求。
另外，不断地需要产生越来越小的存储器装置。随着存储器装置被压缩，相邻存储器单元之间的相对距离变小，从而导致极紧密接近的单元。理论上，如此紧密接近的单元将易受来自邻近单元的增加的热影响。此现象称为“热串扰”。当将因施加编程电流而在一个存储器单元中产生的热热传导到邻近存储器单元时发生热串扰。
热串扰是不期望的，因为其可导致存储器单元中的不需要的相变，因此导致存储在所述存储器单元内的数据的讹误。非晶状态与结晶状态之间的转变可由温度改变来起始。如果不阻止热串扰，那么未选单元(未施加电流的单元)的相变材料将可能由于来自邻近单元的热传送而转换(即，无意地编程到不正确状态)。将期望形成尽管具有最小规模及高单元密度但仍能够以减少的能量汲取及可忽略的热串扰操作的装置。
海普(Happ)等人的美国专利申请公开案第20070181932号描述了一种热隔离相变存储器单元的方法。邻近相变存储器单元由第一及第二绝缘材料来彼此分离。所述相变存储器单元中的所述相变材料具有沙漏或锥形形状。
附图说明
图1到图5是根据本发明的实施例的存储器装置的横截面图；
图6到图14是图解说明图1的存储器装置的制作的横截面图；
图15到图21是图解说明图2的存储器装置的制作的横截面图；
图22到图24是图解说明图3的存储器装置的制作的横截面图；及
图25到图26是图解说明图4的存储器装置的制作的横截面图。
具体实施方式
本发明揭示具有在邻近存储器单元的可编程卷之间的增加的距离的多个存储器单元。所述多个存储器单元可用于存储器装置(例如，PCRAM装置)中。所述PCRAM装置可包含相变材料来作为电可切换(可编程)材料。所述相变材料可配置于所述PCRAM装置中来作为相变材料元件。通过增加邻近可编程卷之间的距离，降低所述存储器单元之间的热串扰。为增加此距离，存储器装置6、6′、6″、6″′上的邻近存储器单元4的可编程卷2的位置相对于彼此垂直地交错或偏移，如图1到4中所图解说明。每一存储器单元4包含相变材料元件8B，其安置在两个电极之间，例如，在底部电极10与顶部电极12之间。存储器单元4布置成阵列。借助于非限制性实例，一个存储器单元4的可编程卷2可接近底部电极10而另一邻近存储器单元4的可编程卷2可接近顶部电极12。
在一个实施例中，相变材料元件8B可包含其横向收缩的部分14，如图1到图3中所图解说明。相变材料元件8B在存储器单元4的垂直方向上包含变窄或收缩。横向收缩的部分14可位于相变材料元件8B与底部电极10或顶部电极12的界面处，如图1中所图解说明，或位于相变材料元件8B内的位置处，如图2及图3中所图解说明。横向收缩的部分14可大致对应于存储器单元4的可编程卷2。在另一实施例(图4中所图解说明)中，底部电极52、54或顶部电极58、60可具有比相变材料元件8B的宽度小的宽度。
如本文中所用，术语“可编程卷”意指且包含当将电流施加到相变材料时所述相变材料在其横向收缩的部分处在非晶状态与结晶状态之间电切换的一部分。所述可编程卷可直接或间接接触所述存储器单元的底部或顶部电极。如果所述相变材料不包含其横向收缩的部分，则术语“可编程卷”意指且包含所述相变材料的接触所述底部或顶部电极的一部分。
如本文中所用，术语“底部”、“顶部”、“上部”及“下部”是相对术语且描述关于其上形成所述存储器装置的衬底的位置。术语“顶部”或“上部”指远离衬底的位置，且术语“底部”或“下部”指紧密接近衬底的位置。借助于非限制性实例，短语“底部电极”及“顶部电极”是相对术语且意指并包含所述电极的导电材料相对于所述衬底的位置。“底部电极”描述接近所述衬底的电极，而“顶部电极”指远离所述衬底的电极。
如本文中所用，短语“相变材料”意指且包含硫属化合物，其包含硫属离子及正电性元素。所述相变材料的所述硫属离子可以是氧(O)、硫(S)、硒(Se)、碲(Te)或钋(Po)。所述正电性元素可包含(但不限于)氮(N)、硅(Si)、镍(Ni)、镓(Ga)、锗(Ge)、砷(As)、银(Ag)、钢(In)、锡(Sn)、锑(Sb)、金(Au)、铅(Pb)、铋(Bi)、铝(Al)、钯(Pd)、钴(Co)、铂(Pt)或其组合。所述硫属化合物可以是二元、三元或四元化合物或这些元素的合金。借助于非限制性实例，所述硫属化合物可包含以下元素组合：
Ge-Te、In-Se、Sb-Te、Sb-Se、Ga-Sb、Ge-Sb、In-Sb、As-Te、Al-Te、Si-Sb、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Ge-Sb-Se、In-Sb-Se、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd或Ge-Te-Sn-Pt。
上述硫属化合物中的所述元素的化学计量不受限制。因此，可使用上述硫属化合物中的元素的任一已知化学计量。在一个实施例中，所述硫属化合物是Ge、Sb及Te的化合物(GST材料)，例如Ge2Sb2Te5、Ge8Sb32Te56(还称为Ge1Sb4Te7)、Ge14Sb28Te56(还称为Ge1Sb2Te4)、Ge40Sb9Te51、Ge44Sb5Te51、Ge28Sb27Te45、Ge58Sb19Te23、Ge17Sb27Te56或Ge30Sb17Te53等。在另一实施例中，所述硫属化合物为Te81Ge15Sb2S2或Sb2Te3。
邻近存储器单元4的可编程卷2相对于彼此垂直地偏移，如图1到图4中所示。换句话说，邻近存储器单元4的可编程卷2定位于存储器装置6、6′、6″、6″′的相对侧上。如图5中进一步详细地显示，存储器单元4具有位到位距离(或热距离)d、高度h及间距s。位到位距离d是邻近存储器单元4的可编程卷2之间的距离，高度h是所述相变材料的长度，且间距s是邻近存储器单元4的中心之间的水平距离。随着存储器装置6、6′、6″、6″′的大小持续减小，高度h可在从约20nm到约40nm的范围内且间距s可在从约20nm到约40nm的范围内。借助于非限制性实例，当间距s为约20nm时，高度h是从约20nm到约40nm。位到位距离d经计算为(h2+s2)的平方根。借助于非限制性实例，如果s为20nm且h为30nm，则d为约36nm。相反，常规存储器装置(其中邻近存储器单元的可编程卷在彼此相同的垂直平面上)的位到位距离d等于所述邻近存储器单元的所述可编程卷之间的水平距离。换句话说，在其中s为20nm且h为30nm的常规存储器装置中，位到位距离d为20nm。
可结合半导体制作中采用的常规技术来实践本发明的所述实施例以产生所需存储器装置6、6′、6″、6″′。虽然为提供对本发明的实施例的详尽说明，以下说明提供例如材料类型、材料尺寸及处理条件等具体细节，但所属领域的技术人员将理解，可在不采用这些具体细节的情况下实践本发明的所述实施例。此外，本文中提供的所述说明并未形成用于制造PCRAM装置的完整的工艺流程，且下文所描述的PCRAM装置并未形成完整的半导体装置。下文仅详细描述理解本发明的所述实施例所必需的那些工艺动作及结构。可通过常规技术来执行用以形成包含所述PCRAM装置的完整的半导体装置的额外动作。
本文中呈现的图解并非意指任何特定PCRAM装置的实际视图，而仅是用以描述本发明的实施例所采用的理想化表示。此外，所述图解并非按比例绘制。图中共同的元件及特征可保持相同的数字符号。
为形成存储器装置6、6′、6″、6″′，底部电极10可以是电介质材料13中的所谓的“插头”，如图1到图4中所图解说明。电介质材料13可由适合的绝缘或电介质材料(例如，氧化物或氮化物)形成。借助于非限制性实例，电介质材料13可以是等离子增强型CVD(“PECVD”)SiOz(其中z为1或2)、PECVD氮化硅或标准的热CVD Si3N4。电介质材料13及底部电极10可形成于例如常规硅衬底或包含半导体材料层的其它体衬底的衬底(未显示)上。如本文中所用，术语“体衬底”不仅包含硅晶片，而且包含绝缘体上硅(“SOI”)衬底、蓝宝石上硅(“SOS”)衬底、基底半导体基础上的外延硅层及其它半导体或光电子材料(例如，硅-锗、锗、砷化镓或磷化钢)。所述衬底可以是经掺杂或未经掺杂的。为使底部电极10形成为插头，电介质材料13可经图案化以形成填充有底部电极10的导电材料的孔口。所述导电材料可包含(但不限于)W、Ni、氮化钽(TaN)、Pt、氮化钨(WN)、Au、氮化钛(TiN)或氮化铝钛(TiAlN)。底部电极10可由常规沉积技术(例如，由化学气相沉积(CVD)或物理气相沉积(PVD))形成。上覆于电介质材料13上的所述导电材料的部分可(例如)由CMP移除。
或者，底部电极10的所述导电材料可形成为电介质材料13上的一层或其它三维配置，如图6中所图解说明。图6图解说明配置为一层的底部电极10的导电材料以及经图案化相变材料元件8A及经图案化掩模材料16A。如下文中详细描述，在将顶部电极12的导电材料形成为一层之后，底部电极10及顶部电极12可由常规光刻技术原位蚀刻以形成存储器单元4。虽然本文中图式中的大多数图式图解说明将底部电极10的所述导电材料形成为电介质材料13中的插头，但可构想其中所述导电材料形成为一层的额外实施例。
为形成图1的存储器装置6，相变材料8可形成于电介质材料13及底部电极10上方且与其接触，如图7中所示。相变材料8可由包含但不限于CVD或PVD的常规技术形成。然而，还可使用所属技术领域中已知的其它沉积技术。相变材料8可具有从约10nm到约100nm的厚度。可将掩模材料16施加于相变材料8上。掩模材料16可以是常规光致抗蚀剂材料且可由所属领域的技术人员来选择。掩模材料16可经显影及蚀刻以形成所需图案，将所述图案转印到相变材料8以形成经图案化相变材料8A及其中的多个沟槽18，如图8中所示。多个沟槽18由经图案化相变材料8A的侧壁界定。掩模材料16还可以是硬掩模，其由包含但不限于非晶碳或透明碳或者氧化硅的材料形成。经图案化相变材料8A可具有从约10nm到约100nm的高度(例如，约60nm)及从约5nm到约50nm的宽度(例如，约25nm)的宽度。经图案化相变材料8A可具有任一几何截面形状，例如圆形、矩形或椭圆形(举例来说)。沟槽18可通过使用单个蚀刻或多个蚀刻来蚀刻掩模材料16及相变材料8(例如，通过蚀刻掩模材料16且然后蚀刻相变材料8)来形成。依据所使用的材料，掩模材料16及相变材料8可使用干式蚀刻工艺、湿式蚀刻工艺或其组合来蚀刻。掩模材料16及相变材料8的蚀刻可使用常规蚀刻化学品(其未在本文中详细描述)来进行。所述蚀刻化学品可由所属领域的技术人员基于所使用的材料来选择。借助于非限制性实例，掩模材料16及相变材料8可通过反应性离子蚀刻或等离子蚀刻来蚀刻。蚀刻剂可以是CF4、CHF3、CH2F2、C2F6、CCl4、Cl2或C4F8中的任一者。在一个实施例中，蚀刻剂是CF4。
可选择性地移除或修整经图案化掩模材料16A，如图9中所图解说明。经修整掩模材料16B的垂直厚度及横向宽度相对于其先前厚度及宽度可减小。经修整掩模材料16B的宽度可约等于横向收缩的相变材料8B在其最窄截面面积处的所需宽度(参见图10)。修整经图案化掩模材料16A可由常规技术(例如，由各向同性蚀刻工艺)来实现。各向同性蚀刻剂的选择可依据用作掩模材料16的材料且可由所属领域的技术人员来确定。借助于非限制性实例，经图案化掩模材料16A可使用(举例来说)氢氟酸或CF4来各向同性地蚀刻。
下伏于经修整掩模材料16B下的经图案化相变材料8A可使用经修整掩模材料16B作为蚀刻掩模来各向异性地蚀刻，如图10中所示。借助于非限制性实例，经图案化相变材料8A可使用干式蚀刻来各向异性地蚀刻。可移除经图案化相变材料8A的部分以形成横向收缩的相变材料8B，其具有大致非垂直或倾斜的侧壁。在存储器装置6中，横向收缩的相变材料8B可具有大致锥形或截头锥形状。因此，横向收缩的相变材料8B的第一端19可具有与横向收缩的相变材料8B的第二端21相比较减小的宽度。
经修整掩模材料16B可使用常规蚀刻剂(其可基于所使用的材料来选择)来移除。绝缘材料20可保形地形成于横向收缩的相变材料8B、电介质材料13及底部电极10的暴露表面上方，如图11中所示。绝缘材料20可以是所属技术领域中已知的任一材料以具有电介质性质且能够保形地沉积。绝缘材料20可通过可用于保形沉积的任一已知沉积技术(例如，原子层沉积(“ALD”))来沉积。举例来说，绝缘材料20可以是ALD氧化物、ALD氮化物或氧氮化硅。可移除绝缘材料20的水平部分(例如，安置于底部电极10的上部表面上及横向收缩的相变材料8B的上部表面上的那些部分)，如图12中所示。这些水平部分可通过常规技术(其未在本文中详细描述)来移除。移除绝缘材料20的这些水平部分可暴露横向收缩的相变材料8B的上部表面及底部电极10的上部表面，从而形成由绝缘材料20的侧壁及底部电极10的上部表面界定之间距30。由于绝缘材料20保形地沉积于横向收缩的相变材料8B上，因此间距30由非垂直或倾斜的侧壁来定界。
间距30可填充有填充相变材料24，如图13中所示。填充相变材料24可以是先前所描述材料中的一者且可与用作相变材料8的材料相同或不同。填充相变材料24可包含不同于相变材料8的元素组合。或者，填充相变材料24可包含与相变材料8相同的元素但具有与相变材料8不同的化学计量。如果对相变材料8及填充相变材料24使用相同的材料，那么邻近存储器单元可具有相同的编程电流。通过对相变材料8及填充相变材料24利用不同的材料，邻近存储器单元可具有不同的编程电流。依据相变材料元件8B及填充相变材料24与所述电极(电极10、12、52、54、58、或60)的截面接触面积，可选择用于相变材料8及填充相变材料24的材料以对邻近存储器单元提供类似的编程电流。间距30可由常规技术来用填充相变材料24填充。上覆于绝缘材料20及横向收缩的相变材料8B上的填充相变材料24的部分可由常规技术(例如，由化学机械平面化(“CMP”))来移除以暴露填充相变材料24及绝缘材料20。由于间距30具有倾斜的侧壁，因此形成于间距30中的填充相变材料24也具有倾斜的侧壁及横向收缩的部分14。
然后，可形成上覆于绝缘材料20、横向收缩的相变材料8B及填充相变材料24的暴露表面上的顶部电极12，如图14中所示。顶部电极12可由先前描述的用作底部电极10的导电材料中的一者形成。顶部电极12及绝缘材料20的下伏部分可由常规光刻技术来蚀刻以暴露电介质材料13的部分，从而形成图1中所示的存储器单元4。借助于非限制性实例，可将光致抗蚀剂材料(未显示)施加于顶部电极12上方且根据常规光刻技术来显影及蚀刻。如果底部电极10形成为一层，那么底部电极10、顶部电极12及绝缘材料20的所述下伏部分可由常规光刻技术原位蚀刻以形成存储器单元4。邻近存储器单元4可由气隙26分离。或者，气隙26可填充有绝缘材料(未显示)，例如氧化硅、氮化硅或具有低热传导率的材料。
在图1的存储器装置6中，横向收缩的相变材料8B及填充相变材料24的横向收缩的部分14分别直接接触顶部电极12及底部电极10。横向收缩的部分14对应于存储器单元4的可编程卷2。横向收缩的相变材料8B可具有为填充相变材料24的形状的反像的形状。由于横向收缩的相变材料8B及填充相变材料24具有相对定向的倒置锥形形状，因此使邻近存储器单元4的可编程卷2之间的位到位距离d最大化。
为形成图2的存储器装置6′，可形成掩模材料16、相变材料8、底部电极10及电介质材料13，如图7中所示。可如先前结合图7所描述来形成这些材料。可图案化掩模材料16及相变材料8，如图15中所示。可如先前结合图8所描述来进行掩模材料16及相变材料8的图案化，只是除经图案化相变材料8A以外，相变材料8C的一部分仍留在底部电极10及电介质材料13的顶部表面上方。因此，未暴露底部电极10及电介质材料13。相变材料8的部分移除可由常规蚀刻技术(其未在本文中详细描述)来实现。掩模材料16及相变材料8的图案化产生开口28，开口28由相变材料8C的底部表面及经图案化相变材料8A的大致垂直的侧壁来界定。可修整经图案化掩模材料16A，如图16中所示。可如先前结合图9所描述来完成掩模材料16的修整。经修整掩模材料16B可用作蚀刻掩模以各向异性地蚀刻经图案化相变材料8A，从而产生对应于相变材料元件8B的横向收缩的相变材料8B，如图17中所示。横向收缩的相变材料8B的第一端19可具有与横向收缩的相变材料8B的第二端21相比较减小的宽度。可如先前结合图10所描述来进行经图案化相变材料8A的各向异性蚀刻。相变材料8C可大致不受所述各向异性蚀刻影响。
可移除经修整掩模材料16B且绝缘材料20可保形地形成于横向收缩的相变材料8B及相变材料8C的暴露表面上，如图18中所示。可如先前结合图11所描述来进行绝缘材料20的形成。可移除绝缘材料20的水平部分(例如，安置于横向收缩的相变材料8B及相变材料8C的顶部表面上的那些部分)，从而形成由绝缘材料20的大致非垂直或倾斜的侧壁及相变材料8C的顶部表面界定之间距31，如图19中所示。可如先前结合图12所描述来进行绝缘材料20的水平部分的移除。间距31可填充有填充相变材料24，如图20中所述。可如先前结合图13所描述来进行填充间距31。另一相变材料32可形成于横向收缩的相变材料8B、绝缘材料20及填充相变材料24的暴露表面上，如图21中所示。另一相变材料32可以是先前描述的材料中的一者且可与相变材料8或填充相变材料24相同或不同。另一相变材料32可在横向收缩的相变材料8B、绝缘材料20及填充相变材料24上形成大致平面层。
然后，可形成上覆于另一相变材料32的顶部电极12。可如先前结合图14所描述来形成顶部电极12。如图2中所示，顶部电极12及绝缘材料20的下伏部分、另一相变材料32及相变材料8C可由常规技术来蚀刻以暴露电介质材料13的部分且形成存储器单元4。邻近存储器单元4可由气隙26分离。或者，间隙26可填充有绝缘材料(未显示)，例如氧化硅、氮化硅或具有低热传导率的材料。
在图2的存储器装置6′中，横向收缩的相变材料8B及填充相变材料24的横向收缩的部分14直接接触相变材料8C及另一相变材料32而不直接接触底部电极10及顶部电极12。相变材料8C及另一相变材料32是大致接触底部电极10及顶部电极12。横向收缩的部分14对应于存储器单元4的可编程卷2。填充相变材料24可具有为横向收缩的相变材料8B的形状的反像的形状。由于横向收缩的相变材料8B及填充相变材料24具有交替、相对定向的倒置锥形形状，因此使邻近存储器单元4的可编程卷2之间的位到位距离d最大化。
可使用两种光掩模工艺来制作图1及图2的存储器装置6、6′。在一个实施例中，第一光掩模工艺用以图案化相变材料8及掩模材料16而第二光掩模工艺用以原位图案化底部及顶部电极10、12。在第二实施例中，第一光掩模工艺用以图案化相变材料8及掩模材料16的至少一部分而第二光掩模工艺用以原位图案化底部及顶部电极10、12。由于常规存储器装置的制作(其中邻近存储器单元的可编程卷在彼此相同的垂直平面上)还利用两种光掩模工艺，一种光掩模工艺用以图案化所述底部电极且另一种光掩模工艺用以图案化所述存储器单元及所述顶部电极，因此存储器装置6、6′的制作可在不利用额外工艺动作的情况下实现。
为形成图3的存储器装置6″，可如先前结合图7所描述在电介质材料13中形成底部电极10的插头。然后，可在电介质材料13及底部电极10上方形成额外电介质材料34，且在其中形成交替的宽孔口36与部分收缩的宽孔口38，如图22中所示。宽孔口36及部分收缩的宽孔口38可形成于底部电极10上方。宽孔口36及部分收缩的宽孔口38可使用常规光刻技术继之以干式蚀刻工艺来形成。借助于非限制性实例，掩模(未显示)可用以产生宽孔口36及窄孔口40(以虚线显示)。随后，可加宽窄孔口40的一部分以形成部分收缩的宽孔口38。部分收缩的宽孔口38在其最宽点处的宽度可与宽孔口36的宽度大致相同。借助于非限制性实例，可加宽窄孔口40的顶部部分以形成横向架42，而交替的窄孔口40的底部部分的宽度可保持大致不受影响，同时遮蔽宽孔口38。横向架42可将横向收缩的部分14提供到部分收缩的宽孔口38。
或者，掩模(未显示)可用以由常规光刻技术在上覆于交替的底部电极10上的电介质材料13中产生窄孔口40。然后，可增加窄孔口40的全部或一部分的宽度，从而分别产生宽孔口36及部分收缩的宽孔口38。为形成宽孔口36，可加宽交替的窄孔口40的宽度。交替的窄孔口40可通过遮蔽(未显示)将不被加宽的那些窄孔口40来加宽。或者，将不被加宽的那些窄孔口40可填充有牺牲材料(未显示)。然后，将被加宽的窄孔口40可经历各向异性蚀刻而将不被加宽的那些窄孔口40由所述掩模或牺牲材料保护。随后，所述掩模或牺牲材料可由常规技术来移除。为形成部分收缩的宽孔口38，可加宽交替的窄孔口40的顶部部分以形成横向架42，而交替的窄孔口40的底部部分的宽度可保持大致不受影响，同时遮蔽宽孔口38。横向架42可将横向收缩的部分14提供到部分收缩的宽孔口38。相变材料8可沉积于宽孔口36及部分收缩的宽孔口38中，如图23中所示。相变材料8可以是先前所描述材料中的一者且可由常规技术沉积于宽孔口36及部分收缩的宽孔口38中。可(例如)由CMP移除上覆于电介质材料13上的相变材料8的部分。
然后，可形成交替的宽孔口44与窄孔口46，如图24中所示。宽孔口44可形成于其中具有横向收缩的部分14的相变材料8上方，而窄孔口46可形成于无横向收缩的部分14的相变材料8上方。宽孔口44及窄孔口46可通过移除相变材料8的一部分来形成。或者，可在电介质材料13及相变材料8上方形成额外电介质材料(未显示)，并移除所述额外电介质材料的若干部分以形成宽孔口44及窄孔口46。然后，宽孔口44及窄孔口46可用另一相变材料32填充，如图3中所示。另一相变材料32可以是先前所描述材料中的一者且可与相变材料8相同或不同。导电材料可形成于相变材料8及另一相变材料32上且经蚀刻以形成顶部电极12，如图3中所示。
如图3中所示，存储器装置6″的存储器单元4的相变材料8及另一相变材料32可包含第一部分48及第二部分50，其中第二部分50的宽度可大于第一部分48的宽度，从而形成所谓的“Y”形状。邻近存储器单元4可具有交替的Y形状。第一部分48与第二部分50的界面可产生相变材料8的横向收缩的部分14。第一部分48及第二部分50对应于相变材料元件8B。横向收缩的部分14对应于存储器单元4的可编程卷2。邻近存储器单元4的第一部分48可以交替的方式相对于彼此垂直地交错或偏移且可分别直接接触底部电极10及顶部电极12中的一者。由于邻近存储器单元4具有交替的倒置Y形状，因此使邻近存储器单元4的可编程卷2之间的位到位距离d最大化。
存储器装置6中的横向收缩的部分14确保横向收缩的相变材料8B或填充相变材料24接触底部电极10或顶部电极12的截面接触面积最大化，此减少用以在非晶状态与结晶状态之间电切换可编程卷2的电流的量。在存储器装置6″中，相变材料8的第一部分48相对于第二部分50减小的宽度也提供接触底部电极10或顶部电极12的减小的截面接触面积。在存储器装置6′、6″中，通过定位横向收缩的部分14以使得横向收缩的部分14不直接接触底部或顶部电极10、12，减少可编程卷2与底部或顶部电极10、12之间的热损失。因此，可编程卷2与底部或顶部电极10、12之间的界面在存储器装置6′、6″的使用及操作期间保持凉，此改善所述存储器装置的可靠性。此外，横向收缩的部分14的减小的横截面面积增加穿过其的电流密度，从而减少用以电切换可编程卷2的电流的量。交替的锥形形状(存储器装置6、6′中)或交替的Y形状(存储器装置6″中)用以在存储器装置6、6′、6″的使用及操作期间最大化邻近存储器单元4之间的位到位距离d，从而减少邻近存储器单元4之间的热传送且减少作为结果产生的不需要的相变。
为最大化邻近存储器单元4之间的位到位距离d且最小化相变材料8的可编程卷2与其相关联的底部及顶部电极中的一者之间的接触面积，可形成图4中所示的存储器装置6″′。单个存储器单元4的底部及顶部电极可具有不同宽度，例如宽底部电极54及窄顶部电极58。邻近存储器单元4的底部及顶部电极可以交替的方式垂直地交错或偏移，以使得每一存储器单元4具有窄底部电极52及宽顶部电极60，而横向邻近存储器单元具有宽底部电极54及窄顶部电极58，且反之亦然。
为形成存储器装置6″′，电介质材料13可经图案化以在其中形成交替的横向邻近窄孔口(未显示)与宽孔口(未显示)。电介质材料13可以是先前所描述材料中的一者。所述窄孔口及宽孔口可用导电材料填充以形成窄底部电极52及宽底部电极54，如图25中所示。所述导电材料可以是先前所描述材料中的一者。可(例如)由CMP移除上覆于电介质材料13及底部电极52、54的顶部表面上的所述导电材料的部分。
可将额外电介质材料34施加于底部电极52、54及电介质材料13上方。额外电介质材料34可与电介质材料13相同或不同。如所属技术领域中已知，额外电介质材料34可经图案化以在额外电介质材料34中形成多个相等宽度的孔口(未显示)。这些孔口可用相变材料填充，从而形成相变材料元件8B，如图26中所示。所述相变材料可以是先前所描述硫属化合物中的一者。然后，可使用(举例来说)CMP来平面化所述存储器装置的上部表面。或者，所述相变材料可沉积为底部电极52、54及电介质材料13上方的一层(未显示)且经图案化以形成相变材料元件8B。然后，可施加额外电介质材料34且使其经历CMP，从而产生图26中所示的结构。
可在电介质材料13及额外电介质材料34上方形成另一电介质材料56。另一电介质材料56可与电介质材料13、34相同或不同。如所属技术领域中已知，另一电介质材料56可经图案化以形成多个交替的横向邻近窄孔口(未显示)与宽孔口(未显示)。另一电介质材料56中的所述窄孔口可形成于具有宽底部电极54的所述存储器单元位置上方，而另一电介质材料56中的所述宽孔口可形成于具有窄底部电极52的所述存储器单元位置上方。所述窄孔口及宽孔口可用导电材料填充以形成窄顶部电极58及宽顶部电极60，如图4中所示。所述导电材料可以是先前所描述材料中的一者且可与用于底部电极52、54的所述导电材料相同或不同。可(例如)由CMP移除上覆于另一电介质材料56、窄顶部电极58及宽顶部电极60的顶部表面上的所述导电材料的部分。
由于相变材料元件8B与所述窄电极(窄顶部电极58或窄底部电极52)具有不同宽度，因此使相变材料元件8B与窄电极52、58接触的表面积最小化。因此，减少用以在非晶状态与结晶状态之间电切换可编程卷2的电流的量。此外，通过使所述窄电极(窄顶部电极58或窄底部电极52)的位置交替，最大化邻近存储器单元4的可编程卷2之间的位到位距离d。
虽然可易于对本发明做出各种修改及替代形式，但具体实施例已以实例方式显示于图式中并详细描述于本文中。然而，本发明并不限于所揭示的所述特定形式。相反，本发明涵盖归属于本发明的如由以上所附权利要求书及其合法等效物所界定的范围内的所有修改、变化及替代形式。

Claims (20)

1.一种存储器装置，其包括：
多个存储器单元，每一存储器单元包括安置于底部电极与顶部电极之间的相变材料元件，其中每一存储器单元的所述相变材料元件包括其横向收缩的部分且其中邻近存储器单元的所述相变材料元件的所述横向收缩的部分定位于存储器装置的相对侧上。
2.根据权利要求1所述的存储器装置，其中邻近存储器单元的所述相变材料元件的所述横向收缩的部分交替地接触所述底部电极或所述顶部电极。
3.根据权利要求1所述的存储器装置，其中邻近存储器单元的所述相变材料元件的所述横向收缩的部分交替地接触另一相变材料。
4.根据权利要求1所述的存储器装置，其中一个存储器单元的所述横向收缩的部分接触所述底部电极且邻近存储器单元的所述横向收缩的部分接触所述顶部电极。
5.根据权利要求1所述的存储器装置，其中邻近存储器单元由气隙分离。
6.根据权利要求1所述的存储器装置，其中每一存储器单元的所述相变材料元件包括大致截头锥形状或大致Y形状。
7.根据权利要求1所述的存储器装置，其中每一存储器单元的所述相变材料元件的一部分的宽度大于所述第一电极或所述第二电极的宽度。
8.根据权利要求7所述的存储器装置，其中存储器单元的所述相变材料元件的所述横向收缩的部分直接接触所述底部电极或所述顶部电极。
9.一种存储器装置，其包括：
多个存储器单元，其每一者具有顶部电极、底部电极及安置于其之间的相变材料元件，其中邻近存储器单元的所述顶部电极的宽度彼此不同且邻近存储器单元的所述底部电极的宽度彼此不同。
10.根据权利要求9所述的存储器装置，其中每一存储器单元的所述相变材料元件的宽度约等于所述顶部电极及所述底部电极中的一者的所述宽度。
11.一种形成存储器装置的方法，所述方法包括：
在第一电极上方形成相变材料；
移除所述相变材料的一部分以形成包括第一端及第二端的多个第一横向收缩的相变材料元件，其中所述第一端的宽度窄于所述第二端的宽度；
形成包括第一端及第二端的多个第二横向收缩的相变材料元件，其中所述第一端的宽度窄于所述第二端的宽度，其中至少一些第二横向收缩的相变材料元件定位于第一横向收缩的相变材料元件之间且其中所述第一及第二横向收缩的相变材料元件的所述第一端定位于存储器装置的相对侧上；及
在所述第一及第二横向收缩的相变材料元件上方形成第二电极。
12.根据权利要求11所述的方法，其进一步包括在第一垂直收缩的相变材料元件的倾斜侧壁上方保形地形成绝缘材料及移除所述绝缘材料的水平部分以形成具有所述多个第一横向收缩的相变材料元件的反像的多个间距。
13.根据权利要求11所述的方法，其中形成多个第一横向收缩的相变材料元件及第二横向收缩的相变材料元件包括将所述第一横向收缩的相变材料元件的所述第一端及所述第二横向收缩的相变材料元件的所述第一端形成为直接接触所述第一电极或所述第二电极。
14.根据权利要求11所述的方法，其中形成多个第二横向收缩的相变材料元件包括将所述多个第二横向收缩的相变材料元件形成为具有所述多个第一横向收缩的相变材料元件的反像。
15.根据权利要求11所述的方法，其进一步包括在邻近第一与第二横向收缩的相变材料元件之间形成气隙。
16.根据权利要求11所述的方法，其进一步包括形成接触所述多个第一横向收缩的相变材料元件及所述多个第二横向收缩的相变材料元件的水平定位的相变材料的额外部分。
17.根据权利要求11所述的方法，其中形成多个第一横向收缩的相变材料元件包括：
在定位于第一电极上方的电介质材料中形成多个交替的孔口与收缩的孔口；
用第一相变材料来填充所述多个孔口与收缩的孔口；
在所述第一相变材料上方形成额外电介质材料；
在所述额外电介质材料中形成多个交替的宽孔口与窄孔口以暴露所述第一相变材料；及
用第二相变材料来填充所述多个宽孔口与窄孔口以形成多个横向收缩的相变材料元件。
18.根据权利要求17所述的方法，其中用第一相变材料来填充所述多个孔口与收缩的孔口及用第二相变材料来填充所述多个宽孔口与窄孔口包括用相同相变材料来填充所述孔口、收缩的孔口、宽孔口及窄孔口。
19.根据权利要求17所述的方法，其中用第一相变材料来填充所述多个孔口与收缩的孔口及用第二相变材料来填充所述多个宽孔口与窄孔口包括用不同相变材料来填充所述孔口、收缩的孔口、宽孔口及窄孔口。
20.一种形成存储器装置的方法，所述方法包括：
在电介质材料中形成多个交替的窄第一电极与宽第一电极；
在所述窄第一电极、所述宽第一电极及所述电介质材料上方形成额外电介质材料；
在所述额外电介质材料中形成多个孔口；
用相变材料来填充所述多个孔口；
在所述相变材料上方形成另一电介质材料；
在所述另一电介质材料中形成多个交替的宽孔口与窄孔口以暴露所述相变材料，其中所述宽孔口定位于所述窄第一电极上方且所述窄孔口定位于所述宽第一电极上方；及
用导电材料来填充所述多个宽孔口与窄孔口以形成多个交替的窄第二电极与宽第二电极。
CN2009801323731A 2008-08-21 2009-08-18 存储器装置及其形成方法 Active CN102124565B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/195,510 US7772583B2 (en) 2008-08-21 2008-08-21 Memory devices and methods of forming the same
US12/195,510 2008-08-21
PCT/US2009/054182 WO2010022065A2 (en) 2008-08-21 2009-08-18 Memory devices and methods of forming the same

Publications (2)

Publication Number Publication Date
CN102124565A true CN102124565A (zh) 2011-07-13
CN102124565B CN102124565B (zh) 2013-06-12

Family

ID=41695506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801323731A Active CN102124565B (zh) 2008-08-21 2009-08-18 存储器装置及其形成方法

Country Status (6)

Country Link
US (6) US7772583B2 (zh)
EP (2) EP2455971B1 (zh)
KR (1) KR101066733B1 (zh)
CN (1) CN102124565B (zh)
TW (1) TWI430488B (zh)
WO (1) WO2010022065A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137347A (zh) * 2018-02-09 2019-08-16 美光科技公司 存储器装置及用于形成存储组件的方法
US11545625B2 (en) 2018-02-09 2023-01-03 Micron Technology, Inc. Tapered memory cell profiles
US11735261B2 (en) 2017-04-28 2023-08-22 Micron Technology, Inc. Programming enhancement in self-selecting memory
US11800816B2 (en) 2018-02-09 2023-10-24 Micron Technology, Inc. Dopant-modulated etching for memory devices

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7852658B2 (en) 2008-03-14 2010-12-14 Micron Technology, Inc. Phase change memory cell with constriction structure
US7772583B2 (en) * 2008-08-21 2010-08-10 Micron Technology, Inc. Memory devices and methods of forming the same
US8097870B2 (en) * 2008-11-05 2012-01-17 Seagate Technology Llc Memory cell with alignment structure
US8680650B2 (en) 2009-02-03 2014-03-25 Micron Technology, Inc. Capacitor structures having improved area efficiency
KR101604041B1 (ko) * 2009-08-27 2016-03-16 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
US8921960B2 (en) 2012-07-27 2014-12-30 Hewlett-Packard Development Company, L.P. Memristor cell structures for high density arrays
US10084016B2 (en) 2013-11-21 2018-09-25 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9614007B2 (en) * 2015-07-20 2017-04-04 Micron Technology, Inc. Memory arrays
FR3053536B1 (fr) * 2016-07-04 2019-07-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Commutateur comportant une structure a base de materiau(x) a changement de phase dont une partie seulement est activable
US10541364B2 (en) 2018-02-09 2020-01-21 Micron Technology, Inc. Memory cells with asymmetrical electrode interfaces
US11367833B2 (en) * 2018-09-28 2022-06-21 Intel Corporation Memory cells having increased structural stability
KR102630031B1 (ko) 2018-10-05 2024-01-30 삼성전자주식회사 가변 저항 메모리 장치
KR20200050138A (ko) * 2018-11-01 2020-05-11 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
JP2021150626A (ja) * 2020-03-24 2021-09-27 キオクシア株式会社 メモリデバイス及びメモリデバイスの製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296716A (en) 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6635914B2 (en) * 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
JP2006032729A (ja) * 2004-07-16 2006-02-02 Matsushita Electric Ind Co Ltd 不揮発性メモリとその製造方法
DE102004035830A1 (de) 2004-07-23 2006-02-16 Infineon Technologies Ag Speicherbauelement mit thermischen Isolationsschichten
US7374174B2 (en) 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
KR100604923B1 (ko) * 2005-01-04 2006-07-28 삼성전자주식회사 원자층 증착법에 의한 티탄 알루미늄 질화막 형성방법 및이를 이용하여 제조된 발열 전극을 갖는 상변화 메모리 소자
JP4558598B2 (ja) 2005-07-14 2010-10-06 日本アンテナ株式会社 平面アンテナ
US7521705B2 (en) 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
KR100640002B1 (ko) 2005-09-06 2006-11-01 한국전자통신연구원 상변화 재료 박막 패터닝 방법 및 이를 이용한 상변화메모리 소자의 제조 방법
KR100695162B1 (ko) 2005-09-13 2007-03-14 삼성전자주식회사 상변화 메모리 및 그 동작 방법
US7601995B2 (en) * 2005-10-27 2009-10-13 Infineon Technologies Ag Integrated circuit having resistive memory cells
US7323357B2 (en) 2005-11-17 2008-01-29 Qimonda Ag Method for manufacturing a resistively switching memory cell and memory device based thereon
US7714315B2 (en) 2006-02-07 2010-05-11 Qimonda North America Corp. Thermal isolation of phase change memory cells
KR100757415B1 (ko) 2006-07-13 2007-09-10 삼성전자주식회사 게르마늄 화합물 및 그 제조 방법, 상기 게르마늄 화합물을이용한 상변화 메모리 장치 및 그 형성 방법
US7910905B2 (en) 2006-08-25 2011-03-22 Micron Technology, Inc. Self-aligned, planar phase change memory elements and devices
KR20080069036A (ko) 2007-01-22 2008-07-25 삼성전자주식회사 열 차단막을 갖는 상변화 메모리 셀 및 그 제조방법
JP5159270B2 (ja) * 2007-11-22 2013-03-06 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR101000471B1 (ko) * 2008-04-28 2010-12-14 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US7772583B2 (en) 2008-08-21 2010-08-10 Micron Technology, Inc. Memory devices and methods of forming the same
US7834342B2 (en) * 2008-09-04 2010-11-16 Micron Technology, Inc. Phase change material and methods of forming the phase change material

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735261B2 (en) 2017-04-28 2023-08-22 Micron Technology, Inc. Programming enhancement in self-selecting memory
CN110137347A (zh) * 2018-02-09 2019-08-16 美光科技公司 存储器装置及用于形成存储组件的方法
US11545625B2 (en) 2018-02-09 2023-01-03 Micron Technology, Inc. Tapered memory cell profiles
CN110137347B (zh) * 2018-02-09 2023-04-07 美光科技公司 存储器装置及用于形成存储组件的方法
US11800816B2 (en) 2018-02-09 2023-10-24 Micron Technology, Inc. Dopant-modulated etching for memory devices

Also Published As

Publication number Publication date
US20170346003A1 (en) 2017-11-30
US8124955B2 (en) 2012-02-28
US20190280200A1 (en) 2019-09-12
WO2010022065A2 (en) 2010-02-25
KR101066733B1 (ko) 2011-09-21
US20150155481A1 (en) 2015-06-04
US20100044664A1 (en) 2010-02-25
TWI430488B (zh) 2014-03-11
WO2010022065A3 (en) 2010-05-14
EP2324503A2 (en) 2011-05-25
CN102124565B (zh) 2013-06-12
TW201017947A (en) 2010-05-01
US8987045B2 (en) 2015-03-24
EP2455971A1 (en) 2012-05-23
US10312437B2 (en) 2019-06-04
EP2324503B1 (en) 2012-08-15
KR20110033956A (ko) 2011-04-01
EP2455971B1 (en) 2014-06-25
US7772583B2 (en) 2010-08-10
US9748475B2 (en) 2017-08-29
EP2324503A4 (en) 2011-11-30
US20120135581A1 (en) 2012-05-31
US20100283030A1 (en) 2010-11-11
US11050019B2 (en) 2021-06-29

Similar Documents

Publication Publication Date Title
CN102124565B (zh) 存储器装置及其形成方法
US10971683B2 (en) Methods for forming narrow vertical pillars and integrated circuit devices having the same
US7989796B2 (en) Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement
KR20090011235A (ko) 상변화 기억 소자 및 그 형성 방법
KR101900853B1 (ko) 가변 저항 메모리 장치 및 그 형성 방법
KR102532156B1 (ko) 제한된 전류 경로들을 포함하는 3차원 메모리 디바이스 및 그 제조 방법들
KR102578801B1 (ko) 가변 저항 메모리 장치
CN108123035B (zh) 相变化记忆体
US11011581B2 (en) Multi-level loop cut process for a three-dimensional memory device using pitch-doubled metal lines
CN107845726B (zh) 制造相变化记忆体的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant