CN102184970A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102184970A
CN102184970A CN2011101251643A CN201110125164A CN102184970A CN 102184970 A CN102184970 A CN 102184970A CN 2011101251643 A CN2011101251643 A CN 2011101251643A CN 201110125164 A CN201110125164 A CN 201110125164A CN 102184970 A CN102184970 A CN 102184970A
Authority
CN
China
Prior art keywords
film
substrate
thin
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101251643A
Other languages
English (en)
Other versions
CN102184970B (zh
Inventor
石川明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102184970A publication Critical patent/CN102184970A/zh
Application granted granted Critical
Publication of CN102184970B publication Critical patent/CN102184970B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133305Flexible substrates, e.g. plastics, organic film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01018Argon [Ar]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01021Scandium [Sc]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01056Barium [Ba]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0106Neodymium [Nd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Abstract

本发明为半导体器件及其制造方法,提供实现一种具有柔性的有源矩阵显示器件的方法。此外,提供一种用于减小形成于不同层的布线之间的寄生电容的方法。在通过粘结把第二衬底固定到形成于第一衬底上的薄膜器件以后,除去第一衬底,并且在薄膜器件中形成布线等。接着,除去第二衬底,形成具有柔性的有源矩阵显示器件。此外,可以通过在去除第一衬底以后在有源层上不形成栅电极的一侧形成布线来减小寄生电容。

Description

半导体器件及其制造方法
技术领域
本发明涉及制造半导体器件的方法,具体地说,涉及制造薄的、柔性(具有柔性性能的)半导体器件的方法。此外,本发明涉及降低寄生电容的方法,所述寄生电容是通过绝缘薄膜在形成于不同层上的布线之间产生的。应当指出,在本说明书中术语半导体器件表示利用半导体性能起作用的一般器件,具体地说,本发明适用于:使用具有SOI(绝缘体基外延硅)结构的元件的集成电路,在所述元件中半导体层是在绝缘体上形成的;使用薄膜晶体管(TFT)构成的有源矩阵液晶显示器;有源矩阵场致发光(EL)显示器件等等。在本说明书中,术语薄膜器件表示包括使用半导体薄膜构成的薄膜晶体管(TFT)以及大量元件诸如布线、导电层、电阻器和电容元件中的至少一个元件的电子器件。
背景技术
使用具有其中半导体层形成于绝缘体上的SOI结构的集成电路作为一种半导体器件存在。通过在绝缘体上形成半导体层,具有小的寄生电容和具有高的运算速度是可能的。
一种类型的半导体器件是有源矩阵液晶显示器。一种结构普遍地用于有源矩阵液晶显示器,其中,在一个衬底(TFT形成衬底)上形成薄膜晶体管(TFT)并将其用作像素开关元件,而在一个衬底(对置衬底)上形成对置电极,把两个衬底结合在一起,并且在所述两个衬底之间的间隙中注入液晶。可以通过在诸如玻璃的透明衬底上形成的TFT对每个单一像素控制施加于液晶的电压,因此有源矩阵液晶显示器具有清晰的图像,因而广泛地用于办公自动化设备、电视机等等。
此外,已知作为一种类型的半导体器件的有源矩阵EL(电致发光)显示器件。有源矩阵EL显示器件具有这样的结构,其中,EL材料被夹在两个电极之间并且电流流动,从而导致光发射。可以利用多个像素晶体管,对每个单一像素控制流入EL材料的电流,因此图像是清晰的。
这些类型的半导体器件的集成度提高了,并且正在小型化。在半导体器件的布线之间产生的寄生电容导致电信号传播延时,这妨碍高速运行和准确的电信号传播。存在两种类型的寄生电容,一种是在形成于同一层上的布线之间产生的,一种是通过绝缘薄膜在形成于不同层上导的线之间产生的。
如果集成度提高,则在同一层上形成的布线之间的距离变得较小因此增加所述寄生电容。为了降低在同一层上形成的布线之间的寄生电容,可以将布线移到不同的层。即,把同一层上布线的集成度分散到几个层中。通过绝缘薄膜降低在形成于不同层上的布线之间产生的寄生电容有助于所述半导体器件的总体集成度的改善。
为了通过绝缘薄膜降低在形成于不同的层上的布线之间产生的寄生电容,存在几种方法,诸如使绝缘薄膜变厚、增加布线之间的距离以及使用具有低介电常数的绝缘薄膜。但是,如果使绝缘薄膜变厚,那么不仅为了在布线之间形成导电连接而在绝缘薄膜中形成孔道部分变得更困难,而且还存在几种有问题的情况,诸如通过溅射形成的导电层在孔道部分的内部破裂或者不能保证足够的薄膜厚度,因此电阻增大。此外,具有低介电常数的绝缘薄膜具有可能产生与薄膜质量有关的问题(诸如耐热性和透气性)以及制造的问题(诸如由蚀刻引起的尺寸变化)。例如,虽然取决于蚀刻条件,在使用1μm厚的丙烯酸系纤维的情况下可以将孔直径加大到接近1μm,但是可能存在对半导体器件的总集成度的损害。
此外,存在这样的方法,其中用于形成布线的导电层的形成次序是变化的。在由顶栅(topgate)晶体管构成具有二层用于在元件之间形成导电连接的布线的集成电路的情况下,通常使用下面的形成次序:有源层;第一绝缘薄膜(栅绝缘薄膜);第一导电层(栅电极);第二绝缘薄膜(第一层间绝缘薄膜);第二导电层(第一布线);第三绝缘薄膜(第二层间绝缘薄膜);以及第三导电层(第二布线)。
如果所述结构变成下面的结构:第一导电层(第二布线);第一绝缘薄膜(下部绝缘薄膜);有源层;第二绝缘薄膜(栅绝缘薄膜);第二导电层(栅电极);第三绝缘薄膜(第一层间绝缘薄膜);以及第三导电层(第一布线);那么第一布线和第二布线之间的距离加大,因而可以降低在布线之间产生的寄生电容。
在这种情况下第一布线和第二布线之间的距离加大,例如可以通过有源层防止涉及开口和导电连接的问题。但是,即使在同样的第二布线的情况下,对于后一种情况,必须使用能够承受随后形成有源层的薄膜形成温度和注入杂质的热激活温度,因而前者和后者的情况不能使用同样的材料。例如,Al常常用作具有低电阻率的布线材料,但是它的耐热性低,因而不能用于后一种情况。
应当指出,在本说明书中,电极是布线的一部分,但为了方便起见分别使用术语布线和电极。但是,术语布线总是被包含在单词电极之内。
如上所述的那些半导体器件近来被用于便携式设备等等之中,并且存在使便携式设备变得更薄、更轻和更柔性具柔性(柔性性能)的需求。半导体器件厚度的主要部分是它的衬底的厚度,为了使便携式设备变薄和更轻,可以使所述衬底变薄。但是,如果使所述衬底变薄,那么,由于制造过程中由所述衬底的翘曲造成的光刻处理方面的问题的缘故,制造变得困难,并且在搬运所述衬底的时候更容易出现衬底破损。假如可以在透明塑料衬底等等上制造半导体器件,就可以制造一种轻巧的、柔性显示器件,但是由于诸如塑料衬底的耐热性问题,这种情况还没有实现。
此外,在降低寄生电容(所述寄生电容是通过绝缘薄膜在形成于不同层上的布线之间产生的)的情况下可以实现电路的高速运行和电信号的准确传播,因此能够使用具有低热阻的布线材料,诸如Al,它曾经不能使用。
发明内容
本发明的发明人设想了一种方法,其中,在衬底上(所述衬底在制造过程中具有足够的耐热性和强度)制造薄膜器件,然后除去所述衬底。首先,在第一衬底上形成薄膜器件,然后粘结第二衬底。在这种状态下,所述薄膜器件存在于第一衬底和第二衬底之间。然后除去第一衬底,使所述薄膜器件保留在第二衬底上。形成孔道部分,用于到达保留在第二衬底上的所述薄膜器件,并且执行必要的处理,诸如形成导电层以便通过所述孔道部分接触所述薄膜器件,并且同样地除去第二衬底。
此外,在本发明中,通过在没有形成薄膜器件的各区域中的一部分涂敷粘合剂来粘结第一衬底和第二衬底。或者,粘合剂被涂敷在没有形成薄膜器件的区域的一部分,并且使用诸如粘性的粘合剂材料暂时箝固其他部分。这样可以通过切割所述粘结部分而容易地除去第二衬底。
如果使用上述的制造方法,薄膜器件总是被保留在一个衬底上,但是最后两个衬底都被剥离,因此第一衬底和第二衬底可以是厚的,因而可以使用具有足够强度的衬底。此外,几乎不产生衬底翘曲和衬底破损,使得制造过程容易执行。
在衬底搬运的时候,在诸如有源矩阵液晶显示器和有源矩阵EL显示器件的显示器件中衬底背面的裂纹是降低显示器产品质量的原因,并且这变成一个问题。如果使用上述的制造方法,除去在制造过程中用作支撑物的所述衬底,因此这个问题也可解决。
此外,如果使用上述的制造方法,那么可以在薄膜器件的正面和背面都形成输出电极。如果这些输出电极重叠,那么它们可以应用于三维插件等等。此外,还有另一个发明,其中在按次序形成:有源层;第一绝缘薄膜(栅绝缘薄膜);第一导电层(栅电极);第二绝缘薄膜(第一层间绝缘薄膜);和第二导电层(第一布线)以后,就有源层而言,在与第一布线相对的面上形成第二布线。即,实现一种结构,其中形成:第一导电层(第二布线);第一绝缘薄膜(下部绝缘薄膜);有源层;第二绝缘薄膜(栅绝缘薄膜);第二导电层(栅电极);第三绝缘薄膜(第一层间绝缘薄膜)和第三导电层(第一布线)。应当指出,应当指出,在本说明书中,术语有源层表示由包含沟道区、源区和漏极区的半导体薄膜组成的层。
通过上述结构可以降低在第一布线和第二布线之间产生的寄生电容,并且在形成所述有源层以后形成所述布线。因此可以使用具有低耐热性的材料。
为了实现这种结构类型在本发明中使用两个衬底。在第一衬底上形成薄膜器件,并且第二衬底粘结到形成薄膜器件的表面。使用诸如机械抛光或者化学抛光的方法除去第一衬底,而所述薄膜器件被支撑在第二衬底上。当第一衬底被除去时,所述薄膜器件的背面暴露,因此形成布线。因此可以在有源层的上面和底面形成布线。可以以类似的方式构成在第一衬底上形成晶体管的实例、形成底栅晶体管的实例以及形成顶栅晶体管的实例。应当指出,在本说明书中,术语底栅薄膜晶体管表示这样一种薄膜晶体管,其中,有源层形成在栅电极和布线之间,如图27所示。
此外,在本发明的制造方法的条件下,通过在第一衬底上形成顶栅晶体管,然后仅仅在有源层的底面形成布线,在除去第一衬底以后,可以构成具有底栅结构的晶体管。在这种情况下,可以降低在形成于有源层底面的第一布线和栅极导线之间的寄生电容。此外,可以利用栅电极以自调整方式注入杂质,虽然在传统的底栅结构的情况下这是不可能的。
按照本发明的一个方面,提供了一种制造半导体器件的方法,包括以下步骤:在第一衬底上形成薄膜器件;把第二衬底粘结到在所述第一衬底上形成的薄膜器件上,通过粘结层中一个或多个粘结部分来形成所述粘结;去除所述第一衬底,留下所述薄膜器件;以及切割所述第二衬底,以便去除连接到所述粘结部分的所述第二衬底的一个或多个部分,并且去除所述第二衬底。
按照本发明的另一个方面,提供了一种制造半导体器件的方法,包括以下步骤:在第一衬底的一个表面上形成第一薄膜器件;把薄膜或者第二薄膜器件粘结到所述第二衬底;把粘结于所述第二衬底的所述薄膜或者所述第二薄膜器件粘结到所述形成于所述第一衬底上的所述第一薄膜器件;去除所述第一衬底,在所述第二衬底上留下所述第一薄膜器件;在一个绝缘层中形成用于到达粘结在所述第二衬底上的所述第一薄膜器件的孔道部分;和切割所述第二衬底,以便去除在薄膜或者所述第二薄膜器件和所述第二衬底之间的粘结部分,并且仅仅去除所述第二衬底,留下所述薄膜或者所述第二薄膜器件。
按照本发明的另一个方面,提供了一种制造半导体器件的方法,包括以下步骤:在第一衬底的一个表面上形成第一薄膜器件;把薄膜或者第二薄膜器件粘结到所述第二衬底;把粘结于所述第二衬底的所述薄膜或者粘结于所述第二衬底的所述第二薄膜器件粘结到所述形成于所述第一衬底上的所述第一薄膜器件;和切割所述第二衬底,以便去除在所述薄膜或者所述第二薄膜器件和所述第二衬底之间的粘结部分,并且仅仅去除所述第二衬底,留下所述薄膜或者所述第二薄膜器件。
按照本发明的另一个方面,提供了一种制造有源矩阵液晶显示器件的方法,包括以下步骤:在第一衬底的一个表面上形成第一薄膜器件;把薄膜或者第二薄膜器件粘结到所述第二衬底上;在形成于所述第一衬底上的所述第一薄膜器件和粘结到所述第二衬底的所述薄膜或者粘结到所述第二衬底的所述第二薄膜器件之间引入液晶;和切割所述第一衬底、所述第一薄膜器件、所述第二衬底和所述薄膜或者所述第二薄膜器件,以便去除所述第一衬底、所述第一薄膜器件、所述第二衬底和所述薄膜或者所述第二薄膜器件的一部分,并且去除所述第二衬底,留下所述薄膜或者所述第二薄膜器件。
按照本发明的另一个方面,提供了一种制造半导体器件的方法,包括以下步骤:在第一衬底的一个表面上形成第一薄膜器件;在所述薄膜器件上形成电极;把形成于所述第一衬底上的所述薄膜器件粘结到所述第二衬底上;去除所述第一衬底,在所述第二衬底上留下所述薄膜器件;在一个绝缘层中形成用于到达粘结在所述第二衬底上的所述薄膜器件的孔道部分;切割所述第二衬底,以便去除所述薄膜器件和所述第二衬底之间的粘结部分,并且去除所述第二衬底;把通过重复所有先前的步骤获得的多个薄膜器件重叠在一起;和使在薄膜器件的上面和下面形成的电极导电。
按照本发明的另一个方面,提供了一种制造半导体器件的方法,包括以下步骤:在第一衬底的一个表面上形成第一薄膜器件;在所述第一薄膜器件上形成电极;把薄膜或者第二薄膜器件粘结到所述第二衬底上;在所述薄膜或者所述第二薄膜器件中形成孔道部分;把粘结于所述第二衬底的所述薄膜或者粘结于所述第二衬底的所述第二薄膜器件粘结到所述形成于所述第一衬底的所述第一薄膜器件上;去除所述第一衬底,在所述第二衬底上留下所述第一薄膜器件;在一个绝缘层中形成用于到达粘结在所述第二衬底上的所述第一薄膜器件的孔道部分;切割所述第二衬底,以便去除在所述薄膜或者所述第二薄膜器件与所述第二衬底之间的粘结部分;仅仅去除所述第二衬底,留下所述薄膜或者所述第二薄膜器件;和把通过重复所有先前的步骤获得的多个薄膜器件重叠在一起;和使在所述薄膜器件的上面和下面形成的电极导电。
按照本发明的另一个方面,提供了一种半导体器件,它包括:一对偏振薄膜;像素电极;薄膜晶体管,它包括:有源层;与所述有源层接触的栅绝缘薄膜;以及与所述栅绝缘薄膜接触的栅电极;从所述栅电极侧连接到所述有源层的布线;对置电极;在形成于所述一对偏振薄膜之间的像素电极与所述对置电极之间的液晶;密封剂;以及定向薄膜。
按照本发明的另一个方面,提供了一种利用在绝缘层上形成的半导体作为有源层的半导体器件,其中,在所述有源层的上面和下面形成至少一个导电层,所述导电层的材料具有等于或者小于550℃的耐热性。
按照本发明的另一个方面,提供了一种制造半导体器件的方法,包括以下步骤:在第一衬底上形成薄膜器件;把第二衬底粘结到在所述第一衬底上形成的薄膜器件上;去除所述第一衬底,留下所述薄膜器件;形成孔道部分,用于到达粘结在所述第二衬底上的所述薄膜器件;和切割所述第二衬底,以便去除在所述薄膜器件和所述第二衬底之间的粘结部分,并且去除所述第二衬底。
按照本发明的另一个方面,提供了一种制造半导体器件的方法,包括以下步骤:在第一衬底的一个表面上形成第一薄膜器件;把薄膜或者第二薄膜器件粘结到所述第二衬底;将粘结到所述第二衬底的所述薄膜或者第二薄膜器件粘结到在所述第一衬底上形成的所述第一薄膜器件上;去除所述第一衬底,留下所述第一薄膜器件;在粘结到所述第二衬底的所述第一薄膜器件上形成至少一导电薄膜;形成用于到达粘结在所述第二衬底上的所述第一薄膜器件的孔道部分;和切割所述第二衬底,以便去除在所述薄膜或者第二薄膜器件与所述第二衬底之间的粘结部分,并且仅仅去除所述第二衬底,留下所述薄膜或者所述第二薄膜器件。
按照本发明的另一个方面,提供了一种制造半导体器件的方法,包括以下步骤:在第一衬底的一个表面上形成薄膜器件;将偏振薄膜或偏振板粘结到第二衬底上;将粘结到所述第二衬底上的偏振薄膜或偏振板粘结到形成于所述第一衬底上的所述薄膜器件上;去除所述第一衬底,留下所述薄膜器件;形成用于到达粘结在所述第二衬底上的所述薄膜器件的孔道部分;切割所述第二衬底,以便去除在所述偏振薄膜或偏振板和所述第二衬底之间的粘结部分;和仅仅去除所述第二衬底,留下所述偏振薄膜或所述偏振板。
按照本发明的另一个方面,提供了一种制造半导体器件的方法,包括以下步骤:在第一衬底上形成半导体层;在所述半导体层上形成绝缘薄膜;把第二衬底粘结到所述第一衬底上,至少把所述半导体层和所述绝缘薄膜插入在它们之间,利用粘结层的至少一个粘结部分来形成所述粘结;去除第一衬底;切割所述第二衬底,以便去除所述第二衬底的连接到所述至少一个粘结部分的至少一个部分;以及去除所述第二衬底。
按照本发明的另一个方面,提供了一种制造半导体器件的方法,所述方法包括以下步骤:在第一衬底上形成第一绝缘层;在所述第一绝缘层上形成半导体层;在所述半导体层上形成第二绝缘层;把第二衬底粘结到所述第一衬底上,至少将所述半导体层和所述第一和第二绝缘层插入在它们之间,利用粘结层的至少一个粘结部分来形成所述粘结;去除所述第一衬底;在所述第一绝缘层中形成孔道,以便暴露所述半导体层;形成通过所述孔道与所述半导体层接触的导电层;切割所述第二衬底,以便去除所述第二衬底的连接到所述至少一个粘结部分的至少一个部分;以及去除所述第二衬底。
附图说明
图1A到1D是示出本发明的实施方式的示意图;
图2A和2B是示出本发明的实施方式的示意图;
图3A到3C是示出本发明的实施方式的示意图;
图4A和4B是示出本发明的实施方式的示意图;
图5A和5B是示出本发明的实施方式的示意图;
图6是示出本发明的实施方式的示意图;
图7A到7F是示出本发明的实施例例子的示意图;
图8A到8D是示出本发明的实施例例子的示意图;
图9A到9D是示出本发明的实施例例子的示意图;
图10A到10C是示出本发明的实施例例子的示意图;
图11A和11B是示出本发明的实施例例子的示意图;
图12是示出本发明的实施例例子的示意图;
图13是示出本发明的实施例例子的示意图;
图14A到14C是示出本发明的实施例例子的示意图;
图15A和15B是示出本发明的实施例例子的示意图;
图16是示出本发明的实施例例子的示意图;
图17A到17E是示出本发明的实施例例子的示意图;
图18A到18D是示出本发明的实施例例子的示意图;
图19A到19D是示出本发明的实施例例子的示意图;
图20A到20C是示出本发明的实施例例子的示意图;
图21是示出本发明的实施例例子的示意图;
图22是示出本发明的实施例例子的示意图;
图23是示出本发明的实施例例子的示意图;
图24A到24C是示出利用本发明制造的有源矩阵EL显示器件的示意图;
图25是示出利用本发明制造的有源矩阵EL显示器件的示意图;
图26是示出利用本发明制造的有源矩阵EL显示器件的示意图;
图27是示出本发明的实施例例子的示意图;和
图28A到28F是示出电子器件的例子的示意图。
具体实施方式
[实施方式1]
利用在图1A至图3C解释利用本发明制造有源矩阵液晶显示器的方法。
首先,薄膜器件102在作为第一衬底的TFT形成衬底101上制造薄膜器件(这里称为薄膜器件102)。可以附加均化薄膜103,调整用于粘结第二衬底的表面(见图1A)。
制备作为第二衬底的支撑材料104,并且通过粘合剂粘附偏振薄膜107。应当指出,这里示出了粘结的例子,其中分别使用两种类型的粘合剂。当把第一衬底和第二衬底结合在一起时粘合剂A105粘结薄膜器件102的外侧(如下所述),而粘合剂B106是一种粘性粘合剂并在一段时间内临时箝固偏振薄膜直到支撑材料104被去除除去(见图1B)。
当然,也可以把偏振薄膜与TFT形成衬底101上的均化薄膜103结合起来,并且将其粘接到已粘结的支撑材料材料104上。
在图1C中,把粘合剂涂敷在穿过薄膜器件102形成在TFT形成衬底上的均化薄膜103的边缘上,并且涂敷在其上连附着偏振薄膜107上的支撑材料104的表面的边缘上,因而两个衬底被粘结在一起。通过诸如背抛光或化学机械抛光(CMP)的方法来除去第一衬底,从而露出薄膜器件102的表面(见图1D))。实际上,也可以在薄膜器件102的最底层制备一层薄膜例如氮化物薄膜作为阻挡层,并且在抛光结束时执行湿法蚀刻。
接着,在保存在支撑材料104上的薄膜器件102中形成像素电极108(见图2A)。对置电极110被附着到偏振薄膜112上,并且利用密封剂111密封液晶109(见图2B)。应当指出,万一偏振薄膜弯曲,可以制备再一种支撑材料材料来支撑偏振薄膜。
在图3A中,为了除去薄膜器件102外部的粘合剂A105,在一些位置切割衬底。通过切割除去涂有粘合剂A105的区域去除,从而只留下由作为粘合剂B106的粘性粘合剂涂敷的区域(见图3B),并且除去支撑材料104去除(见图3C)
采用把半导体器件固定到衬底上并且最后去除除去衬底的制造方法,可以使半导体器件具有柔性、使其更薄、更轻。应当指出,这里示出了有关有源矩阵液晶显示器的例子,并且因此偏振薄膜被结合到去除除去衬底之后的表面。根据应用目的,可以自由地组合和使用用于表面保护的薄膜、作为支撑材料的薄膜等等。
[实施方式2]
下面简要描述本发明的关于利用薄膜晶体管(TFT)的半导体器件的制造方法。这里利用一个薄膜晶体管和布线的截面图来进行说明,当然,它同样能被应用到利用多个晶体管的集成电路。
在第一衬底1101上形成蚀刻阻挡层1102,在去除除去第一衬底1101时将利用该蚀刻阻挡层。晶体管由以下部分构成:下部绝缘薄膜1103;包括例如硅的半导体的有源层1104;栅绝缘薄膜1105;以及形成在蚀刻阻挡层1102上的栅电极1106。形成第一层间绝缘薄膜1107,形成用于到达有源层1104的孔道部分,并且通过所述孔道部分形成第一布线1108。形成第二层间绝缘薄膜1109(见图4A)。
把第二衬底1110粘接到第一衬底1101的其上面形成有薄膜器件的一侧的表面,除去第一衬底1101和蚀刻阻挡层1102去除,并且形成用于到达有源层1104的孔道部分(见图4B)。不一定需要形成蚀刻阻挡层1102,但可以在晶体管的最底层中制备例如氮化物薄膜的薄膜,并且最后在执行湿法蚀刻期间用作阻挡层。
形成通过所述孔道部分与有源层接触的第二布线1111孔道部分,并且形成的绝缘薄膜1112(见图5A)。在这种情况下通过有源层形成第一布线1108和第二布线1111之间的导电连接,但是为了对准精确度也可以仅仅在一个部分形成较大的孔道部分,并且可以直接连接两条布线。无论使用哪个种方法,在本发明结构的情况下形成从顶部到底部的孔道部分,因此容易形成导电连接。此外,在形成有源层之后形成布线,由此能够使用具有低热阻的布线。
为了比较,在图6中同时示出用于传统结构的有源层、栅绝缘薄膜、栅电极、第一层间绝缘薄膜、第一布线、第二层间绝缘薄膜以及第二布线。应当指出,第一布线1151和1154、第二布线1155和1157是本文的各图中示出的没有电连接到薄膜晶体管的布线的截面图。
如果不使用本发明的结构,那么,第二布线1158处在用标号1156表示的位置,第二布线1156靠近第一布线1154,因而它们的寄生电容变大。此外,第二布线1157可以在用标号1155表示的位置形成,或者可以在用标号1151表示的位置形成,作为第一布线。在这种情况下,到第一布线1152的间距变小了。
换句话说,在传统结构的情况下,第一布线和第二布线之间的间距是第二层间绝缘薄膜的厚度,而在应用本发明的制造方法的情况下,它变为下部绝缘薄膜和第一层间绝缘薄膜的厚度之和。下部绝缘薄膜和第一层间绝缘薄膜的厚度之和当然大于第二层间绝缘薄膜的厚度。
因此,利用本发明的制造方法,可以增加各布线之间绝缘薄膜的有效厚度,因而可以降低在形成于不同层上的布线之间产生的寄生电容。应当指出,虽然按照传统的做法,通过简单地使绝缘薄膜变厚在穿过绝缘薄膜的导电连接方面有问题,但应用本发明的制造方法没有这样的问题。此外,在有源层下面的各部分中形成布线的所述结构与传统结构的情况相同,但是所述布线是在形成有源层之后形成的,因此可以使用具有低热阻的布线材料。因此可以使用由于其低热阻的缘故而不能使用的低电阻布线。
[实施例]
[实施例1]
这里示出把本发明的制造半导体器件的方法应用到有源矩阵液晶显示器的例子。应当指出,在各图中只示出液晶显示器的一个像素部分,这是因为要说明分别使用粘合剂的各位置、密封剂位置、用于切割衬底的位置等等。当然,本发明可以用于例如具有多个像素的液晶显示器,并且可以用于与驱动电路结合在一起形成的液晶显示器。
玻璃衬底或石英衬底可以用作图7A中的第一衬底400。另外,也可以使用其表面上形成了绝缘薄膜的衬底,例如硅衬底、金属衬底或不锈钢衬底。
为了去除第一衬底400,接着形成蚀刻阻挡层401。一种相对于所述第一衬底具有足够大的选择性的材料被用作蚀刻阻挡层401。在这个实施例中,石英衬底用作第一衬底400,而在蚀刻阻挡层401上形成具有10至1000nm(通常在100nm和500nm之间)厚度的氮化硅薄膜。
在蚀刻阻挡层401上形成10nm至1000nm厚度(通常300nm到500nm厚度)的氧化硅薄膜的第一绝缘薄膜402。此外,也可以使用氮氧化硅薄膜。
接着,采用已知的薄膜形成方法在第一绝缘薄膜402上形成10nm至100nm厚度的非晶半导体薄膜(在这个实施例中为非晶硅薄膜403)。应当指出,,除了非晶硅薄膜外,也可以使用非晶化合物半导体薄膜,例如非晶硅锗薄膜作为非晶半导体薄膜。
然后按照记载在日本公开特许公报NO.7-130652(美国专利NO.5,643,826)的技术形成包含结晶结构的半导体薄膜(在这个实施例中为结晶的硅薄膜404)。记载在上述专利中的技术是,当使非晶硅薄膜结晶时,为了促进晶化,利用催化剂元素(从由镍、钴、锗、锡、铅、钯、铁和铜组成的组中选择的一种元素,或多种元素,典型的是镍)晶化的方法。
具体地说,在将催化剂元素保留在非晶硅薄膜的表面的状态下进行热处理,由此将非晶硅薄膜改变为结晶硅薄膜。记载在上述专利的实施例1中的技术被用在本发明的实施例中,但是也可以使用记载在所述专利的实施例2中的技术。应当指出,术语结晶硅薄膜包括单晶硅薄膜和多晶硅薄膜,并且在这个实施例中形成的结晶硅薄膜是具有晶粒间界的硅薄膜。
虽然依靠包含在非晶硅薄膜中的氢的数量,但是,最好通过在400至500℃下几个小时的热处理来执行脱氢处理,由此把含氢量降低到5原子%或更少,然后执行晶化处理。此外,也可以使用制造所述非晶硅薄膜的其他方法,例如溅射或蒸发;然而,最好充分地降低包含在薄膜内的杂质元素,例如氧和氮。
一种已知的技术可以用于非晶硅薄膜403上以形成结晶硅薄膜(多晶硅薄膜)404。在这个实施例中,从激光器发射的光(以下称为激光)照射到非晶硅薄膜403以形成结晶硅薄膜404(见图7C)。脉冲发射型或连续发射型准分子激光器可以用作所述激光器,也可以使用连续发射氩激光器。或者,也可以使用掺钕钇铝石榴石(Nd:YAG)激光器或掺钕钇钒氧化物(Nd:YVO)激光器的二次谐波、三次谐波或次四谐波。另外,激光的光束形状可以是线状的(包括长的和薄的形状)或矩形的形状。
此外,也可以照射从灯发射的光(以下称为灯光)代替激光(以下称为灯退火)。从诸如卤素灯或红外线灯的灯发射的灯光可以用作所述灯光。
如上通过激光或灯光进行热处理(退火)的过程作称为光学退火过程。所述光学退火过程是在高的处理温度下短的时间内进行的,因此可以在使用具有低热阻的衬底例如玻璃衬底的情况下有效地以高产量进行所述热处理。当然,目的是进行退火,因此也可以使用电炉作为替代品进行电炉退火(热退火)。
在这个实施例中利用来自脉冲发射型准分子激光器的线状光束进行激光退火。所述激光退火条件如下:使用XeCl气体作为励激气体;处理温度设定为室温;脉冲发射频率设定为30Hz;以及激光能量密度是从250至500mJ/cm2(通常是350至400mJ/cm2)。
除在热结晶后剩余的任何非晶区域的完全结晶之外,在上述环境下执行的激光退火在已经结晶的结晶区域中具有降低故障等的作用。因此,这个过程也可以称为通过光学退火改进半导体薄膜的结晶度的过程以及促进半导体薄膜结晶的过程。通过使灯光退火条件最优化也有可能得到这种效果。
接着在结晶硅薄膜404上形成在随后的添加杂质期间使用的保护薄膜405(见图7D)。利用厚度从100nm至200nm(最好在130nm和170nm之间)的氮氧化硅薄膜或氧化硅薄膜形成保护薄膜405。形成所述保护薄膜以便结晶硅薄膜404在添加杂质期间不被直接暴露在等离子体下,以便使精确的温度控制成为可能。
随后,穿过保护薄膜405添加具有p型导电率的杂质元素(下面称之为p型杂质)。通常周期表第13族元素,通常为硼或镓被用作p型杂质元素。这种方法(也称之为沟道渗杂过程)是一种用于控制TFT阈值电压的方法。应当指出,在这里通过离子掺杂来添加硼,其中,在没有质量分离的情况下利用乙硼烷(B2H6)激发等离子体。当然也可以使用进行质量分离的离子注入。
用这种方法形成包含浓度为1×1015至1×1018原子/cm3(典型地在5×1016和5×1017之间)的p型杂质元素的p型杂质区域(a)406(见图7D)。
接下来,去除在去除保护薄膜405之后,去除去除结晶硅薄膜的不必要区域,由此形成岛状半导体薄膜(下文称之为有源层)407(见图7E)。
形成覆盖有源层407的栅绝缘薄膜408(见图7F)。可以形成具有10至200nm厚度(最好从50至150nm的厚度)的栅薄膜408。通过使用N2O和SiH4作为原料的等离子体CVD来形成具有80nm厚度的氮氧化硅薄膜.
虽然未在图中示出,但是,具有50nm厚度的氮化钨(WN)和具有350nm厚度的钽(Ta)的双层叠叠层薄膜被作为栅布线409(见图8A)。所述栅布线同样可以由单层导电薄膜形成,但当需要时最好使用两层或三层叠层薄膜。
应当指出,从由钽(Ta)、钛(Ti)、钼(Mo)、钨(W)、铬(Gr)和硅(Si)组成的组合中所选择的元素,或上面提到的元素的组合的合金薄膜(典型地Mo-W合金或Mo-Ta合金)可以用作栅布线。
接着,在栅布线409作为掩模的情况下以自动对准的方式添加n型杂质元素(在这个实施例中为磷)(见图8B)。调整添加过程,以便把磷添加到n型杂质区域(a)410,因此以大于用沟道渗杂方法添加的硼的浓度5至10倍的浓度(典型地从1×1016至1×1018原子/cm3,更典型地在3×1017和3×1018原子/cm3之间)形成n型杂质区域(a)410。
形成抗蚀剂掩模411,添加n型杂质元素(在这个实施例中为磷),并且形成含有高浓度磷的n型杂质区(b)412(见图8C)。在这里进行使用磷化氢(PH3)的离子掺杂(当然,也可以进行离子注入),并且在这个区域中的磷的浓度被设定为从1×1020至1×1021原子/cm3,典型地在2×1020和5×1020原子/cm3之间)。
此外,在先前步骤中添加的磷和硼已经被包括在其中形成n型杂质区(b)412的区域中,但是,在这些n型杂质区中磷被以相当高的浓度添加,因此不需要考虑已经由先前步骤添加的磷和硼的影响。
在去除去除抗蚀剂掩模411之后,形成第三绝缘薄膜414(见图8D)。可以以600nm至1.5μm的厚度形成包含硅的绝缘薄膜(具体地说氮化硅薄膜)、氧化硅薄膜、氮氧化硅薄膜或这些薄膜组合的叠层薄膜作为所述第三绝缘薄膜414。在这个实施例中使用以SiH4、N2O和NH3作为原料气体的等离子体CVD形成1μm厚度的氮氧化硅薄膜(具有从25至50原子%的氮浓度)。
接着进行热处理过程以便激活以各自的浓度添加的n型和p型杂质元素(见图8D)。这个过程可以通过炉子退火、激光退火或快速热退火(RTA)来进行。这里通过炉子退火来进行这个激活过程。所述热处理过程是在300至650℃(最好在400和550℃之间)的氮气环境中进行的。这里在550℃下进行4小时热处理。
在这个实施例中,这时,在晶化使所述非晶硅薄膜结晶时使用的催化剂元素沿着箭头指示的方向上移动并且在所述含有高浓度磷的n型杂质区域(b)412(该区域在图8C中所示的步骤中被形成)中被捕获。这是一个由金属元素被磷吸收的效应引起的现象,结果在沟道区域413内催化剂元素的浓度变得小于或等于1×1017原子/cm3(最好小于或等于1×1016原子/cm3)。
相反地,所述催化剂元素在变成催化剂元素吸收位置的区域(由图8C中所示的步骤形成的n型杂质区域(b)412)中以高浓度被离析,并且所述催化剂元素在那里以大于或等于5×1018原子/cm3(典型地从1×1019至5×1020原子/cm3)的浓度存在。
另外,在含有3%和100%之间的氢的环境中在300至450℃的温度下用1至12小时进行热处理,从而对有源层进行氢化处理。这个过程是在半导体层中利用被热激活的氢终止悬空键的方法之一。也可以利用其它氢化方法来进行等离子体氢化(使用由等离子体激发的氢)。
形成用于到达TFT的源极区和漏极区的孔道部分415(见图9A)并且形成源极和漏极布线416(见图9B)。此外,虽然未在图中示出,但在这个实施例中,所述布线是三层结构的叠层薄膜,其中,通过喷射顺序地形成100nm的Ti薄膜、300nm的含有Ti的铝薄膜和150nm的Ti薄膜溅射。
接着以50至500nm的厚度(典型地在200和300nm之间)形成氮化硅薄膜、氧化硅薄膜或氮氧化硅薄膜作为钝化薄膜417(见图9C)。在这个实施例中,在薄膜形成之前使用例如H2,NH3等含氢的气体进行等离子体处理,并且在所述薄膜形成之后进行热处理过程。在整个第三绝缘薄膜414上提供由这个预处理激发的氢。通过在这种情况下执行热处理,改进了钝化薄膜417的薄膜质量,并且添加到第三绝缘薄膜414的氢的数量扩散到下侧,因此所述有源层能被有效地氢化。
此外,在形成钝化薄膜417之后还可以进行附加的氢化过程。例如,可以在含有3%和100%之间的氢的环境中在300至450℃的温度下用1至12小时进行热处理。或者,也可以利用等离子体氢化来获得类似的效果。
然后形成由有机树脂制造的有大约1μm厚度的第四绝缘薄膜418作为均化薄膜(见图9C)。诸如聚酰亚胺、聚丙烯、聚酰胺、聚酰亚胺酰胺和苯并环丁烯(BCB)的材料可以用作所述有机树脂。下面给出使用有机树脂薄膜的好处:薄膜形成方法简单;介电常数低,因而寄生电容低;以及有优等的水平度。应当指出,除了上面规定的那些有机树脂外,也可以使用例如有机SiO化合物。这里使用热聚合型聚酰亚胺,并且通过在加到衬底之后在300℃下烘烤来形成所述热聚合型聚酰亚胺。
接着准备第二衬底419。当把第二衬底419结合到第一衬底400时在不形成薄膜器件的区域涂敷粘合剂420,并且在其它区域涂敷粘性粘合剂421使得偏振薄膜422不能移动(见图9D)。
玻璃衬底、石英衬底和诸如硅衬底、金属衬底和不锈钢衬底的衬底可以作为第二衬底419。此外,粘合剂420粘合稍后被切掉的部分(不形成薄膜器件的区域),因此粘合剂420不必是透明的。可以选择具有耐热性的粘合剂。例如,通常使用聚乙烯醇(PVA)粘合剂粘接偏振薄膜。具有耐热性的透明的粘合剂被有效地用作粘性粘合剂421,可以给出丙烯类树脂、氨基甲酸乙酯和硅粘合剂作为粘性粘合剂。
在图10A中,将形成有TFT的第一衬底400的表面和固定有偏振薄膜的第二衬底419的表面粘接在一起。一种透明的耐热的粘合剂,例如,聚乙烯醇(PVA)粘合剂可以用作所述粘合剂。
然后在将薄膜器件保留在第二衬底419上的情况下使用诸如背部研磨或化学机械抛光(CMP)的方法切掉所述第一衬底400(见图10B)。在这个实施例中,石英衬底用作第一衬底400,而氮化物薄膜用作蚀刻阻挡层401,因此执行使用氢氟酸的湿法蚀刻作为最终清除方法。应当指出,当使用湿法蚀刻形成图案时,可以留下第一衬底400的一些部分去除,并且这些部分可以用作液晶显示器的垫片。此外,在这个实施例中,接着可以通过干法刻蚀来去除由氮化物薄膜制造的蚀刻阻挡层401。
接着为了形成像素电极在第一绝缘薄膜402中形成孔道部分,并且形成像素电极423(见图10B)。在形成发射型液晶显示器的情况下,可以通过使用透明的导电薄膜形成所述像素电极423。这里形成透射型液晶显示器,并且因此通过溅射形成110nm厚度的氧化铟和氧化锡薄膜。
此外,有一种在开有用于到达图9A中TFT的源和漏区域的孔道部分415时在除有源层之外的部分形成用于到达蚀刻阻挡层401的孔道部分时通过图9B的源和漏布线416形成导电连接的方法。如果使用这种方法,则使除有源层之外的各部分导电,并且因此除了使各像素电极423相等之外,还使各像素点的孔径比相等。
接着(虽然未在图中示出)利用聚酰亚胺薄膜形成定向薄膜,进行摩擦处理,因而使液晶分子具有某种固定的预倾斜角度并且被定向。接着在偏振薄膜426上形成对置电极425,并且按照已知的液晶盒构成方法使用密封材料、衬垫等(这些未在图中示出)将这些部件粘接在一起。接着使用密封剂427密封液晶424(见图10C)。应当指出,如果光的入射方向是光线1的方向,则最好在偏振薄膜422上形成屏蔽薄膜。此外,最好形成这样的薄膜,所述薄膜在光的入射方向是光线2的情况下在第一绝缘薄膜402上面或下面成为屏蔽薄膜。已知的液晶材料可以用来作所述液晶。应当指出,在偏振薄膜426翘曲的情况下,还可以制备一种与第二衬底419类似的支撑材料。在需要的时候,还可以在对置偏振薄膜426中中形成彩色滤光器和屏蔽薄膜。
接着,如图11A中所示,切掉由粘合剂420粘接的部分。只保留由粘性粘合剂421粘接的部分,因此第二衬底419被剥去,从而完成薄的、重量轻的、柔性的有源矩阵液晶显示器(见图11B)。
另外,在图12中示出液晶显示器的例子,其中利用本发明的制造方法将驱动电路与液晶显示器结合和制造在一起。图12是显示从液晶侧看去的状态的示意图:在第一衬底上形成源信号线路驱动电路1302、栅信号线路驱动电路1303和构成像素部分1301的晶体管之后的,粘结第二衬底、去除第一衬底、并且引入液晶(液晶引入区域1306)。
图12中示出的液晶显示器由像素部分1301、源信号线路驱动电路1302和栅信号线路驱动电路1303构成。像素部分1301是n沟道TFT,而形成在周边的驱动电路由作为基本元件的CMOS电路构成。源信号线路驱动电路1302和栅信号线路驱动电路1303通过连布线路1304连接到FPC(柔性柔性印刷电路)1305并且从外部驱动电路接收信号。
图13示出图12的沿线A-A截开的截面图。被偏振薄膜1401包围的液晶1403、对置电极1402和密封剂1404处在连接到像素TFT 1406的像素电极1405之下。在这种情况下,液晶1403也处在驱动TFT 1407下面,但是在想要降低寄生电容的时候,也可以将液晶1403布置在像素电极1405下面。来自由导电材料1408粘结的FPC 1409的信号被输入到驱动器TFT1407。就液晶1403而论,通过在偏振薄膜1401的对立面形成偏振薄膜1410,所述结构起透射型显示器的作用。
[实施例2]
在这个实施例中利用附图简要说明三维封装的例子,其中把利用本发明形成的薄膜器件重叠在一起。
直到图9C的过程与实施例1相似,因此省略这些部分的说明。图14A是几乎与图9A一致的情况,但是源和漏布线416被延伸,从而形成电极900。应当指出,为了说明示出了两个晶体管,而与实施例1共同的部分使用与实施例1相同的标号。
在这里形成孔道部分901,并且将其保留以便实现与电极900的导电连接(见图14B)。粘合剂420和黏性粘合剂421被涂敷到第二衬底419,但不需要偏振薄膜(见图14C)。偏振薄膜不是必要的,但是为了维持刚性,可以使用薄片、保护薄膜等。在这种情况下,预先在薄片或保护薄膜中对应于孔道部分901的位置形成孔道部分。在图15A中使用粘合剂420和粘性粘合剂421粘结在其上面形成有薄膜器件的第一衬底400的表面和第二衬底419。
与实施例1相似,去除第一衬底400和蚀刻阻挡层401。在第一绝缘薄膜402上形成孔道部分,并形成电极902。形成覆盖电极902的钝化薄膜903和第五绝缘薄膜904,并且形成一个孔道部分905以便实现到电极902的导电连接。与实施例1的钝化薄膜417相似,可以利用氮化硅薄膜、硅氧物薄膜或氮氧化硅薄膜以50至500nm的厚度(典型地在200和300nm之间)形成钝化薄膜903。第五绝缘薄膜904与实施例1的第四绝缘薄膜418相似,并且它提供均化并且作为保护性薄膜。通过执行这里的整个过程来达到图15B的状态。
然后采用与实施例1的相同的方法去除第二衬底419去除。制造通过上述工艺过程形成的多个薄膜器件,并且利用导电胶906实现各电极之间的导电连接。如果随后将各薄膜器件重叠和粘结,则形成三维封装的半导体器件(见图16)。近年来,企图获得大容量、小尺寸和重量轻的存储器,而三维封装技术的应用成为大家注意的中心。如果使用本发明,则可以容易地实现三维封装的半导体器件,而没有使处理步骤更复杂。应当指出,图16中示出结合在一起的薄膜器件,其中通过薄膜晶体管的源和漏区实现导电连接,但是也可以进行布线的直接连接。
[实施例3]
在这个实施例中说明了一种使用薄膜晶体管(TFT)的半导体器件,所述薄膜晶体管使用在其有源层的绝缘体上形成的薄膜。应当指出,尽管为了说明诸如布线和有源层之间以及布线和绝缘薄膜之间的那些位置关系,在图中示出一个薄膜晶体管部分和布线的截面图,但是,本发明同样可以应用于具有多个薄膜晶体管的集成电路。
玻璃衬底或石英衬底可以用作图17A中的第一衬底2401。另外,也可以使用具有形成在其表面的绝缘薄膜的衬底,例如硅衬底、金属衬底或不锈钢衬底。
接着形成用于去除第一衬底2401的蚀刻阻挡层2402。一种具有相对于第一衬底的足够大的选择性的材料被用作蚀刻阻挡层2402。在这个实施例中,石英衬底被用作第一衬底2401,而形成具有10至1000nm(典型地在100和500nm之间)厚度的氮化物薄膜作为蚀刻阻挡层2402。
在蚀刻阻挡层2402上形成下部下部绝缘薄膜2403,它是厚度从10至1000nm(典型地300至500nm)的氧化硅薄膜。此外,也可以使用氮氧化硅薄膜。
随后,通过已知的薄膜形成方法在下部下部绝缘薄膜2403上形成10至100nm厚度的非晶半导体薄膜(这个实施例中为非晶硅薄膜2404)(见图17B)。应当指出,除非晶硅薄膜之外,也可以使用诸如非晶硅锗的非晶化合物半导体薄膜作为非晶半导体薄膜。
接着按照记载在日本公开特许公报No.7-130652(美国专利No.5,643,826)的技术形成包含结晶结构的半导体薄膜(在这个实施例中为结晶硅薄膜2405)。记载在上述专利中的技术是一种当使非晶硅薄膜结晶时为了促进晶化,利用催化剂元素(从由镍、钴、锗、锡、铅、钯、铁和铜构成的组中选择的一种元素或多种元素,典型的是镍)晶化的方法。
具体地说,在以下的状态下执行热处理:催化剂元素被保留在非晶硅薄膜的表面上,从而将非晶硅薄膜改变为结晶硅薄膜。记载在上述专利的实施例1中的技术被用在本发明的这个实施例中,但是也可以使用记载在所述专利的实施例2中的技术。应当指出,术语结晶硅薄膜包括单晶硅薄膜和多晶硅薄膜,并且在这个实施例中形成的结晶硅薄膜是具有晶粒间界的硅薄膜。
虽然取决于包括在非晶硅薄膜中的氢的数量,但最好通过在400至500℃的几个小时的热处理来执行脱氢处理,从而把含氢量降低到5原子%或更少,接着执行晶化。此外,也可以使用制造非晶硅薄膜的其他方法,例如溅射或蒸发,然而,最好充分地减少杂质元素,例如包含在薄膜内的氧或氮。
可以把已知的技术可以用于非晶硅薄膜2404上以便形成结晶硅薄膜(单晶硅薄膜或多晶硅薄膜)2405。从激光器发射的光(以下称为激光)照射到这个实施例中的非晶硅薄膜2404以形成结晶硅薄膜2405(见图17C)。脉冲发射型或连续发射型准分子激光器可以用作所述激光器,也可以使用连续发射氩激光器。或者,也可以使用掺钕钇铝石榴石激光器或掺钕钇钒氧化物激光器的二次谐波、三次谐波或四次谐波。另外,激光的光束形状可以是线状(包括长的和薄的形状)或矩形形状。
此外,也可以用从灯发射的光(以下称为灯光)代替激光进行照射(以下称为灯退火)。可以使用从例如卤素灯或红外线灯的灯发射的灯光作为所述灯光。
上述通过激光或灯光进行热处理(退火)的过程称为光退火过程。光学退火过程是在高的处理温度和短的时间内进行的,因此所述热处理可以在使用低热阻的衬底例如玻璃衬底的情况下有效地以高的生产率进行。当然,目标是进行退火,因此也可以使用电炉作为替代品进行电炉退火(热退火)。
在这个实施例中利用来自脉冲发射型准分子激光器的形成线状的光束进行激光退火。所述激光退火的条件如下:使用XeCl气体作为激发气体;处理温度设定为室温;脉冲发射频率设定为30Hz;以及激光能量密度是从250至500mJ/cm2(通常是350至400mJ/cm2)。
除了使热晶化之后剩余的任何非晶区域的完全晶化之外,在上述条件下进行的激光退火具有降低已经结晶的区域中的故障的效果。因此,这个过程也可以称为用于通过光退火改进半导体薄膜的结晶度的过程,和用于促进半导体薄膜的晶化的过程。通过优化灯光退火条件也有可能得到这种效果。
接着在结晶硅薄膜2405上形成在随后的添加杂质期间使用的保护薄膜2406(见图17D)。利用厚度为100至200nm(最好在130和170nm之间)的氮氧化硅薄膜或氧化硅薄膜来形成保护薄膜2406。形成所述保护薄膜被以便使结晶硅薄膜2405在添加杂质期间不被直接暴露在等离子体之下,使得精确的温度控制成为可能。
随后,穿过保护薄膜2406添加一种赋予p型导电率的杂质元素(下面称之为p型杂质)。典型地可以把周期表第13族元素(通常为硼或镓)作为p型杂质元素。这种方法(也称之为沟道渗杂过程)是一种用于控制TFT阈电压的方法。应当指出,在这里通过离子掺杂来添加硼,其中,在没有质量分离的情况下利用乙硼烷(B2H6)来激发等离子体。当然也可以使用进行质量分离的离子注入。
用这种方法形成包含浓度为l×1015至1×1018原子/cm3(典型地在5×1016和5×1017之间)的p型杂质元素(在本实施例中为硼)的p型杂质区(a)2407(见图17D)。
接下来,去除去除保护薄膜2406,去除结晶硅薄膜的不必要区域,以形成岛状半导体薄膜(下文称之为有源层)2408(见图17E)。
形成覆盖所述有源层2408的栅绝缘薄膜2409(见图18A)。可以形成具有10至200nm,最好50至150nm厚度的栅绝缘薄膜2409。通过使用N2O和SiH4作为原料的等离子体CVD来形成具有80nm厚度的氮氧化硅薄膜。
虽然未在图中示出,但是,50nm厚度的氮化钨(WN)和350nm厚度的钽(Ta)的双层叠层薄膜被作为栅电极2410(见图18B)。所述栅电极也可以由单层导电薄膜形成,但当需要时最好使用两层或三层叠层薄膜。
应当指出,可以使用从由钽(Ta)、钛(Ti)、钼(Mo)、钨(W)、铬(Gr)和硅(Si)组成的组中选择的元素或上面提到的元素的组合的合金薄膜(典型地Mo-W合金或Mo-Ta合金)作为栅电极。
接着,利用栅极布线2410作为掩模以自对准方式添加n型杂质元素(在这个实施例中为磷)(见图18C)。这样调整所述添加过程,以便将磷添加到以比用沟道渗杂方法添加的硼的浓度高5至10倍的浓度(典型地从1×1016至1×1018原子/cm3,更典型地在3×1017和3×1018原子/cm3之间)形成的n型杂质区(a)2411。
形成抗蚀剂掩模2412,添加n型杂质元素(在这个实施例中的磷)被,并且形成包含高浓度磷的n型杂质区(b)2413(见图8D)。在这里进行使用膦(PH3)的离子掺杂(当然,也可以进行离子注入),并且在这个区域中磷的浓度被设定为从1×1020至1×1021原子/cm3,典型地在2×1020和5×1020原子/cm3之间)。
此外,在先前步骤中添加的磷和硼已经被包括在形成所述n型杂质区域(b)2413的区域中,但在这里磷被以相当高的浓度添加,因此不需要考虑已经由先前步骤添加的磷和硼的影响。
在去除抗蚀剂掩模2412之后,形成第一层间绝缘薄膜2414(见图19A)。可以以600nm至1.5μm的厚度形成包含硅的绝缘薄膜(具体地说,氮化硅薄膜、氧化硅薄膜、氮氧化硅薄膜或这些薄膜组合的叠层薄膜),作为所述第一层间绝缘薄膜2414。在这个实施例中,通过使用SiH4,N2O和NH3作为原料气体的等离子体CVD形成1μm厚度的氮氧化硅薄膜(从25至50原子%的氮化物浓度)。
接着进行热处理过程以便激活以各自的浓度添加的n型和p型杂质元素(见图19A)。这个过程可以通过电炉退火、激光退火或快速热退火(RTA)来完成。这个激活过程这里通过电炉退火来完成。所述热处理过程是在300至650℃(最好在400和550℃之间)的氮气环境中进行的。这里,所述热处理在550℃下进行4小时。
在这个实施例中,在使所述非晶硅薄膜晶化的过程中使用的催化剂元素这时沿着由箭头指示的方向上移动,并且在所述含有高浓度磷的、通过图18D中所示的步骤形成的n型杂质区(b)2413中催化剂元素被捕获(吸收)。这是一种由金属元素被磷吸收的效应引起的现象,结果,在沟道区域2415内催化剂元素的浓度变得小于或等于1×1017原子/cm3(最好小于或等于1×1016原子/cm3)。
相反,在吸收催化剂元素的区域(由图18D中所示的步骤形成的n型杂质区(b)2413)以高的浓度离析所述催化剂元素,因而,在所述区域,催化剂元素以大于或等于5×1018原子/cm3的浓度(典型地1×1019至5×1020原子/cm3)存在。
另外,在含有3%和100%之间的氢的环境中在300至450℃的温度下用1至12小时进行热处理,从而对有源层进行氢化处理。这个过程是利用热激发的氢终接半导体层中悬空键的过程之一。与其它氢化方法一样,也可以进行等离子体氢化(使用由等离子体激发的氢)。
形成用于到达所述TFT的源极区和漏极区的孔道部分2416(见图19B)和第一布线2417(见图19C)。此外,虽然未在图中示出,但在这个实施例中,所述第一布线是三层结构的叠层薄膜,其中通过溅射接连地形成100nm的Ti薄膜、300nm的含有Ti的铝薄膜和150nm的Ti薄膜。
接下来以50至500nm的厚度(典型地在200和300nm之间)形成作为钝化薄膜2418的氮化硅薄膜、氧化硅薄膜或氮氧化硅薄膜(见图19D)。在这个实施例中预先进行利用含有氢的气体例如H2,NH3等的等离子体处理,并且在薄膜形成之后进行热处理过程。在整个第一层间绝缘薄膜2414中提供由这种预处理激发的氢。通过在这种状态下进行热处理,改进了钝化薄膜2418的薄膜质量,并且添加到第一层间绝缘薄膜2414的氢的数量扩散到下侧,从而所述有源层被有效地氢化。
此外,也可以在形成钝化薄膜2418之后进行附加的氢化处理过程。例如,在含有3%和100%之间的氢的环境中在300至450℃的温度下用1至12小时进行热处理。或者,利用等离子体氢化也可以获得类似的效果。
然后形成由有机树脂制造的具有大约1μm厚度的绝缘薄膜2419作为均化薄膜(见图19D)。诸如聚酰亚胺、聚丙烯、聚酰胺、聚酰亚胺酰胺和苯并环丁烯(BCB)的材料可以用作所述有机树脂。下面给出使用有机树脂薄膜的好处:薄膜形成方法简单;介电常数低;并且因此寄生电容低;以及有优等的水平度。应当指出,除了上面规定的那些有机树脂外,也可以使用例如有机SiO化合物。这里使用热聚合型聚酰亚胺,并且通过在加到衬底之后在300℃下烘烤来形成所述热聚合型聚酰亚胺。
接着制备第二衬底2420,所述第二衬底2420粘接到其上形成有薄膜器件的第一衬底2401的表面。这里,可以使用玻璃衬底、石英衬底以及诸如硅衬底、金属衬底和不锈钢衬底的其他衬底作为第二衬底2420。在这个实施例中使用石英衬底作为第二衬底2420。这里诸如cpoxies、氰基丙烯酸酯的粘合剂和光硬化粘合剂可以用作所述粘合剂。
然后,在把薄膜器件保留在第二衬底2420上的的情况下,使用诸如背研磨或CMP(化学机械抛光)的方法切掉第一衬底2401(见图20B)。石英衬底作为第一衬底2401使用,在这个实施例中氮化物薄膜作为蚀刻阻挡层2402使用,并且由此在研磨到适当的厚度之后使用氢氟酸进行湿法蚀刻。此外,在这个实施例中随后可以通过干法刻蚀去除氮化物薄膜蚀刻阻挡层2402。
接着,下部绝缘薄膜2403中形成孔道部分2421以便连接到有源层2408(见图20B),并且形成第二布线2422和绝缘薄膜2423(见图20C)。已经完成有源层2408的热处理,因此可以使用一种具有低热阻的布线材料作为第二布线2422。与第一布线2417相似,可以使用铝,并且,如在实施例4中所示,在薄膜器件作为透射型液晶显示器使用的情况下也可以使用氧化锡氧化铟锡(ITO)。
使用本发明的制造方法,可以使第一布线2417和第二布线2422之间的绝缘薄膜厚度较厚,因而可以减小寄生电容。在穿过绝缘薄膜形成导电连接方面不存在问题,而且还可以使用具有低热阻的布线材料。这对电子电路的高速电路操作和电子信号的准确传播有贡献。
[实施例4]
在这个实施例中说明由通过实施例3制造的半导体器件形成的有源矩阵液晶显示器的制造过程。如图21中所示,在图20B的状态下的衬底上形成第二布线2422。在制造透射型液晶显示器的情况下,可以使用透明的导电薄膜作为第二布线2422,而如果制造反射型液晶显示器,则可以使用金属薄膜。因为制造透射型液晶显示器,所以这里通过溅射形成110nm厚度的氧化锡氧化铟锡(ITO)薄膜。
形成定向薄膜801。在这个实施例中聚酰亚胺薄膜用作所述定向薄膜。此外,在对置衬底805上形成对置电极804和定向薄膜803。应当指出,当需要也可以时在对置衬底上形成彩色滤光器和光屏蔽薄膜。
在形成定向薄膜803后执行进行摩擦处理,以便通过使液晶分子具有某种固定的预倾斜角度使液晶分子定向。按照已知的液晶盒构成技术借助于密封材料、衬垫(二者未在图中示出)等将其上形成有像素部分和驱动电路的有源矩阵衬底(在实施例3中制造的半导体器件)和对置衬底粘结在一起。接着将液晶802注入这两个衬底之间,并使用密封剂(未在图中示出)将其完全密封。可以使用已知的液晶材料作为所述液晶。从而完成图21中示出的有源矩阵液晶显示器。
图22中示出在驱动电路与这个有源矩阵液晶显示器结合在一起的情况下的整体结构。应当指出,图23是图22沿线A-A′切开的截面图。图22是显示从液晶侧看去的状态的示意图:在第一衬底上形成源信号线路驱动电路1902、栅信号线路驱动电路1903和构成像素部分1901的晶体管之后,粘结第二衬底,去除第一衬底,并且引入液晶(液晶引入区域1906)。
图22中示出的所述液晶显示器由像素部分1901、源信号线路驱动电路1902和栅信号线路驱动电路1903构成。像素部分1901是n沟道TFT,并且形成在周边的驱动电路由作为基本元件的CMOS电路构成。利用连接布线1904将源信号线路驱动电路1902和栅信号线路驱动电路1903连接到FPC(柔性印刷电路)1905,并且从外部驱动电路接收信号。
被对置电极1001和密封剂1003包围的液晶1002处在连接到像素TFT1005的像素电极1004之下。在这种情况下,液晶1002也在驱动器TFT 1006之下,但是,在想要减小寄生电容的时侯,也可以将液晶1002仅仅设置在像素电极1004之下。来自由导电材料1007粘结的FPC 1008的信号被输入到所述驱动器TFT 1006。
[实施例5]
将描述将本发明的半导体器件制造方法应用到有源矩阵型EL(电致发光)显示器的例子。
所述制造步骤与实施例1的图10B中所示的步骤相同。但是偏振薄膜422不是必要的(图24A)。具有大的工作系数(work coefficient)的透明导电薄膜用作所述像素电极1200。氧化铟和氧化锡的化学混合物或氧化铟和氧化锌的化学混合物可以用作所述透明的导电薄膜。
接着在像素电极1200上形成第五绝缘薄膜1202(在图中像素电极的下面),并在像素电极1200上的第五绝缘薄膜1202中形成孔道部分。在孔道部分中的像素电极1200上形成EL层1201。已知的有机EL材料和无机材料可以用作所述EL层1201。此外,低分子量材料(单体)和高分子量材料(聚合物)以有机EL材料的形式存在,可以使用其中的任何一种。
可以使用已知的应用技术作为形成EL层1201的方法。此外,EL层的结构可以是叠层结构或单层结构,其中,可以将空穴注入层,空穴传输层,光发射层,电子传输层,电子注入层自由地组合。
在EL层1201上(在图中是在EL层下面)形成由具有光屏蔽特性的导电薄膜(典型地具有铝,铜或银作为其主要成分的导电薄膜,或这些和其它导电薄膜的叠层薄膜)组成的阴极1203。此外,最好尽可能地消除存在于阴极1203和EL层1201之间的接触面的水分和氧化物。因此必须使用诸如连续地在真空内形成EL层1201和阴极1203的方案,或者在氮或惰性气体环境中形成EL层1201,并且接着在不暴露于氧气和湿气的环境下形成阴极1203的方案。在实施例5中,通过使用一种多腔室方法(组合工具法)薄膜形成装置,实现上面提到的薄膜形成过程是可能的。
因此形成由像素电极1200,EL层1201和阴极1203组成的EL元件。所述EL元件被填充材料1204密封(见图24B)。
可以使用玻璃片,金属片(典型地一种不锈钢材料),陶瓷片,FRP(玻璃纤维增强塑料)片,PVF(聚氟乙烯)薄膜,聚酯薄膜,聚酯薄膜,聚丙酸树脂薄膜作为覆盖材料1205。此外,也可以使用具有如此结构的薄板:其中将铝箔夹在PVF薄膜或聚酯薄膜中间。
应当指出,在来自EL元件的光的照射方向是朝向所述覆盖材料一侧的情况下,透明的覆盖材料是必要的。在这种情况下,使用诸如玻璃片,塑料片,聚酯薄膜或聚丙酸薄膜。
此外,可以使用紫外线硬化树脂或热硬化树脂作为填充材料1204。可以使用PVC(聚氯乙烯),丙烯酸,聚酰亚胺,环氧树脂,硅树脂,PVB(聚乙烯醇缩丁醛)和EVA(乙撑乙烯基乙酸酯)。如果在填充材料1204的内侧形成干燥剂(最好是氧化钡),则可以抑制EL元件的退化。
此外,也可以在填充材料1204内包括衬垫。通过形成由氧化钡构成的衬垫来使衬垫本身具有收湿性是可能的。此外,当形成衬垫时,在阴极1203上形成一个树脂薄膜作为用于消除来自衬垫的压力的缓冲层也是有效的。
最后,通过切割与实施例1相同的衬底来去除第二衬底419。从而制成薄的和轻的有源矩阵EL显示器(图24C)。
[实施例6]
在这个实施例中将描述利用本发明制造EL(电致发光)显示器的例子。图25是从EL层侧看去的示意图,它显示在第一衬底上形成源信号线路驱动电路2102、栅信号线路驱动电路2103和构成像素部分2101的晶体管之后的状态,在这之后粘结第二衬底,去除第一衬底,并且形成EL层。图26是图11沿线A-A′切开的截面图。
在图25和26中,标号2201表示衬底,标号2101表示像素部分,标号2102表示源信号线路驱动电路,2103表示栅信号线路驱动电路。这些驱动电路中的每一个通过引导到FPC(柔性印刷电路)的连接布线2104连接到外部。
这时形成第一密封材料2106、覆盖材料2107、填充材料2208和第二密封材料2108以便包围像素部分2101、源信号线路驱动电路2102和栅信号线路驱动电路2103。
图26是对应于图25的沿线A-A′切开的截面图。形成包含在衬底2201上的源信号线路驱动电路2102中的驱动器TFT 2202(应当指出,这里示出n沟道TFT和p沟道TFT)和包含在像素部分2101中的像素TFT2203(这里示出用于控制流经EL元件的电流的TFT)。
形成像素电极2204以便电连接到像素TFT 2203的源区域或者漏区域。使用具有大的工作系数的透明的导电薄膜作为像素电极2204。可以使用氧化铟和氧化锡的化学混合物或氧化铟和氧化锌的化学混合物作为所述透明的导电薄膜。
接着在像素电极2204上形成绝缘薄膜2205(在图中像素电极的下面),并在像素电极2204上的绝缘薄膜2205中形成孔道部分。在孔道部分中的像素电极2204上形成EL层2206。已知的有机EL材料和无机材料可以用作所述EL层2206。此外,低分子量材料(单体)和高分子量材料(聚合物)以有机EL材料的形式存在,因而可以使用其中的任一种。
已知的应用技术可以用作形成EL层2206的方法。此外,EL层的结构可以是叠层结构或单层结构,其中将空穴注入层、空穴传输层、光发射层、电子传输层和电子注入层自由组合。
在EL层2206上形成由具有光屏蔽特性的导电薄膜(典型地具有铝、铜或银作为其主要成分的导电薄膜,或这些和其它导电薄膜的叠层薄膜)组成的阴极2207。此外,最好尽可能地去除存在于阴极2207和EL层2206之间界面的水分和氧气。在实施例6中利用多腔室法(组合工具方法)薄膜形成装置完成上述薄膜形成过程是可能的。
从而形成由像素电极2204,EL层2206和阴极2207组成的EL元件。所述EL元件被通过第一密封材料2106和第二密封材料2108结合到衬底2201的覆盖材料2107包围,并且被填充材料2208密封。
可以使用玻璃片,金属片(通常为不锈钢片),陶瓷片,FRP(玻璃纤维增强塑料)片,PVF(聚氟乙烯)薄膜,聚酯树脂薄膜,聚酯薄膜,聚丙酸树脂薄膜作为覆盖材料2107。此外,也可以使用具有将铝箔夹在PVF薄膜或聚酯树脂薄膜之间的结构的片材。
应当指出,在来自EL元件的光的照射方向是朝向所述覆盖材料一侧的情况下,透明的覆盖材料是必要的。在这种情况下,使用诸如玻璃片,塑料片,聚酯薄膜或聚丙酸薄膜的透明材料。
此外,可以使用紫外线硬化树脂或热硬化树脂作为填充材料2208。可以使用PVC(聚氯乙烯),丙烯酸,聚酰亚胺,环氧树脂,硅树脂,PVB(聚乙烯醇缩丁醛)和EVA(乙撑乙烯基乙酸酯)。如果在填充材料2208的内侧上形成干燥剂(最好是钡氧化物),则可以抑制EL元件的退化。
此外,还可以在填充材料2208内包括衬垫。通过由钡氧化物形成衬垫使衬垫本身具有收湿性是可能的。此外,当形成衬垫时,在阴极2207上形成树脂薄膜作为用于消除来自衬垫的压力的缓冲层也是有效的。
通过导电材料2209把连接布线2104电连接到FPC2105。所述连接布线把发送到像素部分2101、源信号线路驱动电路2102和栅信号线路驱动电路2103的信号传输到FPC 2105,并且所述布线通过FPC 2105电连接到外部。
此外,形成第二密封材料2108以便覆盖第一密封材料2106的暴露的部分和FPC 2105的一部分,产生一种使EL元件与空气完全隔开的结构。这使EL显示器具有图26的剖面结构。
[实施例7]
在这个实施例中简单说明利用本发明的制造方法的形成底栅薄膜晶体管的方法。图27中示出一个晶体管部分的截面图,而制造方法基本上与实施例3的方法相同。应当指出,在本说明书中,术语底栅薄膜晶体管表示具有这样的形状的薄膜晶体管,其中有源层形成在栅电极和第二布线之间的层上(栅电极和所述布线没有形成在所述有源层的同一侧),如图27中所示。
与图18C中实施例1相似,在栅电极2410作为掩模的情况下以自动对准的方式把杂质添加到所述有源层2408。第一布线2417不是必需的,因此在栅电极2410上形成钝化薄膜2418和绝缘薄膜2419,从而实现均化。接着粘结第二衬底2420,去除第一衬底2401,并且形成第二布线2422(尽管在这个实施例中第一布线不存在,但为了与实施例3作比较仍然将其表示为第二布线)和绝缘薄膜2423。
因此可以在有源层的相对的两侧上形成具有布线和栅电极的底栅晶体管。与传统的底栅晶体管不同,可以以自对准的方式添加杂质。
[实施例8]
可以把通过使用本发明制造的有源矩阵显示器作为电子设备的显示部分。就电子设备而论,这里给出摄像机,数字照相机,放映机,投影电视,风镜型显示器(头戴显示器),导航系统,声音再现设备,笔记本型个人计算机,游戏机,便携式信息终端(例如移动式计算机,蜂窝电话,便携式游戏机或电子工作簿),具有记录装置的图像重放设备等。在图28A至28F给出了这些电子设备的具体例子。
图28A示出包括主体3001,语音输出部分3002,语音输入部分3003,显示部分3004,操作开关3005和天线3006的蜂窝电话。本发明的有源矩阵显示器可以用于于显示部分3004中。
图28B示出包括主体3101,显示部分3102,声音输入部分3103,操作开关3104,电池3105和图像接收部分3106的摄像机。本发明的有源矩阵显示器可以用于显示部分3102中。
图28C示出包括主体3201,摄像机部分3202,图像接收部分3203,操作开关3204和显示部分3205的移动式计算机。本发明的有源矩阵显示器可以用于显示部分3205中。
图28D示出包括主体3301,显示部分3302,和臂部分3303的风镜型显示器。本发明的有源矩阵显示器可以用于显示部分3302中。
图28E示出包括主体3401,光源3402,液晶显示器3403,偏振光束分离器3404,反射器3405、3406和屏幕3407的背向投影机(投影电视)。本发明可以应用于液晶显示器3403。
图28F示出包括主体3501,光源3502,液晶显示器3503,光学系统3504和屏幕3505的前部放映机。本发明可以应用于液晶显示器3503。
如上所述,本发明的应用范围是非常广泛的,并可以被应用到所有领域的电子设备。
使用本发明,可以使半导体器件比较薄、重量比较轻,并且半导体器件可以被赋予柔性。总之,如果衬底被做得较薄,则制造半导体器件的过程是复杂的,但是在利用本发明的制造期间仅仅通过使用合适的支撑材料就可以容易地制造所述半导体器件。有可能把本发明应用到这样的半导体器件中,其中,在绝缘层上形成诸如SOI结构集成电路、有源矩阵液晶显示器和有源矩阵EL显示器的电路。此外,利用本发明,可以使布线之间的绝缘薄膜较厚,因而可以减小形成在不同层上的布线之间产生的寄生电容。另外,解决了通过在绝缘薄膜上形成孔道部分来进行导电连接的问题以及当形成的绝缘薄膜比传统结构的厚时布线材料热阻的问题。

Claims (27)

1.一种半导体器件,包括:
第一薄膜器件;和
在所述第一薄膜器件上并与其接触的第二薄膜器件,每个所述第一和第二薄膜器件包括:
第一绝缘膜;
在所述第一绝缘膜上的第一电极;
在所述第一电极上的第二绝缘膜;
在所述第二绝缘膜上的第一半导体膜和第二半导体膜,其中所述第一半导体膜穿过形成在所述第二绝缘膜中的第一接触孔连接到所述第一电极;
在所述第一半导体膜和所述第二半导体膜上的第三绝缘膜;
在所述第三绝缘膜上的第二电极,其中所述第二电极穿过形成在所述第三绝缘膜中的第二接触孔连接到所述第二半导体膜;
在所述第二电极上的钝化膜,其中所述钝化膜是氮化硅膜、氧化硅膜或者氮氧化硅膜;
在所述钝化膜上的由有机树脂构成的第四绝缘膜;
其中所述第一薄膜器件的所述第四绝缘膜与所述第二薄膜器件的所述第一绝缘膜接触,以及
其中所述第一薄膜器件的所述第二电极穿过在所述第一薄膜器件的所述第四绝缘膜中形成的第三接触孔以及在所述第二薄膜器件的所述第一绝缘膜中形成的第四接触孔而电连接到所述第二薄膜器件的所述第一电极。
2.根据权利要求1所述的半导体器件,其中所述第一半导体膜和所述第二半导体膜包括具有晶粒间界的硅膜。
3.根据权利要求1所述的半导体器件,其中所述第一半导体膜包括杂质区,所述杂质区包括金属元素。
4.根据权利要求1所述的半导体器件,其中所述半导体器件是电子书。
5.根据权利要求1所述的半导体器件,其中所述半导体器件是蜂窝电话、摄像机、移动计算机、护目镜式显示器、背投式投影仪或前投式投影仪。
6.根据权利要求1所述的半导体器件,其中所述半导体器件是有源矩阵液晶显示器件或EL显示器件。
7.根据权利要求1所述的半导体器件,还包括:
在所述第一薄膜器件的所述第一电极之下的EL层;以及
在所述EL层之下的第三电极,
其中所述半导体器件是EL显示器件。
8.根据权利要求1所述的半导体器件,还包括:
导电胶,
其中所述第一薄膜器件的所述第二电极通过所述导电胶电连接到所述第二薄膜器件的所述第一电极。
9.一种用于制造权利要求1所述的半导体器件的方法,包括:
在第一衬底上形成第一薄膜器件;
将第二衬底粘接到所述第一薄膜器件;
除去所述第一衬底;
通过在所述第一薄膜器件的外侧切割所述第二衬底来除去所述第二衬底;
在第三衬底上形成所述第二薄膜器件;
将第四衬底粘接到所述第二薄膜器件;
除去所述第三衬底;
通过在所述第二薄膜器件的外侧切割所述第四衬底来除去所述第四衬底;以及
将所述第一薄膜器件和所述第二薄膜器件附接,使得其彼此接触。
10.一种半导体器件,包括:
第一薄膜器件;
在所述第一薄膜器件上并与其接触的第二薄膜器件;以及
在所述第二薄膜器件上并与其接触的第三薄膜器件,
所述第一、第二和第三薄膜器件中的每一个包括:
第一绝缘膜;
在所述第一绝缘膜上的第一电极;
在所述第一电极上的第二绝缘膜;
在所述第二绝缘膜上的第一半导体膜和第二半导体膜,其中所述第一半导体膜穿过在所述第二绝缘膜中形成的第一接触孔连接到所述第一电极;
在所述第一半导体膜和所述第二半导体膜上的第三绝缘膜;
在所述第三绝缘膜上的第二电极,其中所述第二电极穿过在所述第三绝缘膜中形成的第二接触孔连接到所述第二半导体膜;
在所述第二电极上的钝化膜,其中所述钝化膜是氮化硅膜、氧化硅膜或者氮氧化硅膜;
在所述钝化膜上的由有机树脂构成的第四绝缘膜,
其中所述第一薄膜器件的所述第四绝缘膜与所述第二薄膜器件的所述第一绝缘膜接触,
其中所述第二薄膜器件的所述第四绝缘膜与所述第三薄膜器件的所述第一绝缘膜接触,
其中所述第一薄膜器件的所述第二电极穿过在所述第一薄膜器件的所述第四绝缘膜中形成的第三接触孔以及在所述第二薄膜器件的所述第一绝缘膜中形成的第四接触孔而电连接到所述第二薄膜器件的所述第一电极,以及
其中所述第二薄膜器件的所述第二电极穿过在所述第二薄膜器件的所述第四绝缘膜中形成的第五接触孔以及在所述第三薄膜器件的所述第一绝缘膜中形成的第六接触孔而电连接到所述第三薄膜器件的所述第一电极。
11.根据权利要求10所述的半导体器件,其中所述第一半导体膜和所述第二半导体膜包括具有晶粒间界的硅膜。
12.根据权利要求10所述的半导体器件,其中所述第一半导体膜包括杂质区,所述杂质区包括金属元素。
13.根据权利要求10所述的半导体器件,其中所述半导体器件是电子书。
14.根据权利要求10所述的半导体器件,其中所述半导体器件是蜂窝电话、摄像机、移动计算机、护目镜式显示器、背投式投影仪或前投式投影仪。
15.根据权利要求10所述的半导体器件,其中所述半导体器件是有源矩阵液晶显示器件或EL显示器件。
16.根据权利要求10所述的半导体器件,还包括:
在所述第一薄膜器件的所述第一电极之下的EL层;以及
在所述EL层之下的第三电极,
其中所述半导体器件是EL显示器件。
17.根据权利要求10所述的半导体器件,还包括:
第一导电胶和第二导电胶,
其中所述第一薄膜器件的所述第二电极通过所述第一导电胶电连接到所述第二薄膜器件的所述第一电极,以及
其中所述第二薄膜器件的所述第二电极通过所述第二导电胶电连接到所述第三薄膜器件的所述第一电极。
18.一种用于制造权利要求10所述的半导体器件的方法,包括:
在第一衬底上形成第一薄膜器件;
将第二衬底粘接到所述第一薄膜器件;
除去所述第一衬底;
通过在所述第一薄膜器件的外侧切割所述第二衬底来除去所述第二衬底;
在第三衬底上形成所述第二薄膜器件;
将第四衬底粘接到所述第二薄膜器件;
除去所述第三衬底;
通过在所述第二薄膜器件的外侧切割所述第四衬底来除去所述第四衬底;
在第五衬底上形成第三薄膜器件;
将第六衬底粘接到所述第三薄膜器件;
除去所述第五衬底;
通过在所述第三薄膜器件的外侧切割所述第六衬底来除去所述第六衬底;
将所述第一薄膜器件和所述第二薄膜器件附接,使得其彼此接触,以及
将所述第二薄膜器件和所述第三薄膜器件附接,使得其彼此接触。
19.一种半导体器件,包括:
第一薄膜器件;和
在所述第一薄膜器件上且与其接触的第二薄膜器件,
所述第一和第二薄膜器件中的每一个包括:
第一绝缘膜;
在所述第一绝缘膜上的第一电极;
在所述第一电极上的第二绝缘膜;
在所述第二绝缘膜上的第一半导体膜和第二半导体膜,其中所述第一半导体膜连接到所述第一电极;
在所述第一半导体膜和所述第二半导体膜上的第三绝缘膜;
在所述第三绝缘膜上的第二电极,其中所述第二电极连接到所述第二半导体膜;
在所述第二电极上的第四绝缘膜,
其中所述第一薄膜器件的所述第四绝缘膜与所述第二薄膜器件的所述第一绝缘膜接触,以及
其中所述第一薄膜器件电连接到所述第二薄膜器件。
20.根据权利要求19所述的半导体器件,其中所述第一半导体膜和所述第二半导体膜包括具有晶粒间界的硅膜。
21.根据权利要求19所述的半导体器件,其中所述第一半导体膜包括杂质区,所述杂质区包括金属元素。
22.根据权利要求19所述的半导体器件,其中所述半导体器件是电子书。
23.根据权利要求19所述的半导体器件,其中所述半导体器件是蜂窝电话、摄像机、移动计算机、护目镜式显示器、背投式投影仪或前投式投影仪。
24.根据权利要求19所述的半导体器件,其中所述半导体器件是有源矩阵液晶显示器件或EL显示器件。
25.根据权利要求19所述的半导体器件,还包括:
在所述第一薄膜器件的所述第一电极之下的EL层;以及
在所述EL层之下的第三电极,
其中所述半导体器件是EL显示器件。
26.根据权利要求19所述的半导体器件,还包括:
导电胶,
其中所述第一薄膜器件的所述第二电极通过所述导电胶电连接到所述第二薄膜器件的所述第一电极。
27.一种用于制造权利要求19所述的半导体器件的方法,包括:
在第一衬底上形成第一薄膜器件;
将第二衬底粘接到所述第一薄膜器件;
除去所述第一衬底;
通过在所述第一薄膜器件的外侧切割所述第二衬底来除去所述第二衬底;
在第三衬底上形成所述第二薄膜器件;
将第四衬底粘接到所述第二薄膜器件;
除去所述第三衬底;
通过在所述第二薄膜器件的外侧切割所述第四衬底来除去所述第四衬底;以及
将所述第一薄膜器件和所述第二薄膜器件附接,使得其彼此接触。
CN201110125164.3A 2000-09-14 2001-09-14 半导体器件及其制造方法 Expired - Fee Related CN102184970B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000280864 2000-09-14
JP2000-280902 2000-09-14
JP2000-280864 2000-09-14
JP2000280902 2000-09-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB011303239A Division CN1211832C (zh) 2000-09-14 2001-09-14 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102184970A true CN102184970A (zh) 2011-09-14
CN102184970B CN102184970B (zh) 2014-06-25

Family

ID=26600066

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB011303239A Expired - Fee Related CN1211832C (zh) 2000-09-14 2001-09-14 半导体器件及其制造方法
CN201110125164.3A Expired - Fee Related CN102184970B (zh) 2000-09-14 2001-09-14 半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB011303239A Expired - Fee Related CN1211832C (zh) 2000-09-14 2001-09-14 半导体器件及其制造方法

Country Status (5)

Country Link
US (4) US6682963B2 (zh)
JP (2) JP5648019B2 (zh)
CN (2) CN1211832C (zh)
MY (1) MY128651A (zh)
SG (4) SG101479A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851728A (zh) * 2015-07-23 2018-03-27 株式会社半导体能源研究所 显示装置、模块及电子设备

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002229473A (ja) * 2001-01-31 2002-08-14 Canon Inc 表示装置の製造方法
JP2002365614A (ja) * 2001-06-04 2002-12-18 Nec Kagoshima Ltd 液晶表示装置の製造方法
TW546857B (en) 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP5057619B2 (ja) 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TW558743B (en) * 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
KR100944886B1 (ko) 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
JP3948930B2 (ja) * 2001-10-31 2007-07-25 大日本スクリーン製造株式会社 薄膜形成装置および薄膜形成方法
US6956234B2 (en) * 2001-11-30 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Passive matrix display device
US6911675B2 (en) * 2001-11-30 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and manufacturing method thereof
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP4316186B2 (ja) * 2002-04-05 2009-08-19 シャープ株式会社 半導体装置及びその製造方法
US6982474B2 (en) * 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
CN1711633A (zh) * 2002-11-08 2005-12-21 皇家飞利浦电子股份有限公司 柔性装置及其制造方法
US7710019B2 (en) * 2002-12-11 2010-05-04 Samsung Electronics Co., Ltd. Organic light-emitting diode display comprising auxiliary electrodes
KR100895313B1 (ko) * 2002-12-11 2009-05-07 삼성전자주식회사 유기 발광 표시판
US6881975B2 (en) * 2002-12-17 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
TWI330269B (en) * 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
JP4063082B2 (ja) * 2003-01-10 2008-03-19 日本電気株式会社 フレキシブル電子デバイスとその製造方法
TWI351548B (en) * 2003-01-15 2011-11-01 Semiconductor Energy Lab Manufacturing method of liquid crystal display dev
US7436050B2 (en) * 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
SE0300160D0 (sv) * 2003-01-23 2003-01-23 Siemens Elema Ab Apparatus for and Method of Mintoring a Gas Supply
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
TWI328837B (en) * 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6753239B1 (en) * 2003-04-04 2004-06-22 Xilinx, Inc. Bond and back side etchback transistor fabrication process
US7592239B2 (en) * 2003-04-30 2009-09-22 Industry University Cooperation Foundation-Hanyang University Flexible single-crystal film and method of manufacturing the same
US20040218133A1 (en) * 2003-04-30 2004-11-04 Park Jong-Wan Flexible electro-optical apparatus and method for manufacturing the same
US7423343B2 (en) * 2003-08-05 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof
JP4651924B2 (ja) * 2003-09-18 2011-03-16 シャープ株式会社 薄膜半導体装置および薄膜半導体装置の製造方法
TWI372462B (en) * 2003-10-28 2012-09-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
US8742421B2 (en) * 2003-12-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus
KR100746220B1 (ko) * 2004-01-12 2007-08-03 삼성전자주식회사 적층된 노드 콘택 구조체들과 적층된 박막 트랜지스터들을채택하는 반도체 집적회로들 및 그 제조방법들
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100536043B1 (ko) * 2004-06-25 2005-12-12 삼성전자주식회사 적층형 반도체 장치 및 그 제조 방법
KR20110122869A (ko) * 2004-07-09 2011-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ic칩 및 그 제조방법
JP4731849B2 (ja) * 2004-07-16 2011-07-27 株式会社アドバンテスト 半導体集積回路の製造方法
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US7422935B2 (en) * 2004-09-24 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device
EP2381476B1 (en) * 2004-11-11 2017-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for the manufacture of a semiconductor device
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
TWI253759B (en) * 2004-11-22 2006-04-21 Au Optronics Corp Method and apparatus for forming thin film transistor
WO2006062180A1 (en) 2004-12-06 2006-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI326790B (en) * 2005-02-16 2010-07-01 Au Optronics Corp Method of fabricating a thin film transistor of a thin film transistor liquid crystal display and method of fabricating a transistor liquid crystal display
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101133764B1 (ko) * 2005-03-14 2012-04-09 삼성전자주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 그 제조 방법
JP2008198628A (ja) * 2005-05-11 2008-08-28 Sharp Corp 半導体装置及びその製造方法並びに液晶表示装置
CN100428010C (zh) * 2005-05-13 2008-10-22 乐金显示有限公司 柔性显示器的制造方法
US7456104B2 (en) * 2005-05-31 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7605056B2 (en) * 2005-05-31 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including separation by physical force
US7485511B2 (en) * 2005-06-01 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit device and method for manufacturing integrated circuit device
TWI313368B (en) * 2005-06-03 2009-08-11 Chi Mei Optoelectronics Corp Method of manufacturing liquid crystal display
KR101272097B1 (ko) 2005-06-03 2013-06-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 집적회로 장치 및 그의 제조방법
KR101152141B1 (ko) * 2005-06-08 2012-06-15 삼성전자주식회사 액정표시패널과 액정표시패널의 제조방법
US7719103B2 (en) * 2005-06-30 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
US7820495B2 (en) * 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7863188B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN101233531B (zh) * 2005-07-29 2012-05-30 株式会社半导体能源研究所 半导体装置的制造方法
US7485968B2 (en) * 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US7723842B2 (en) * 2005-09-02 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Integrated circuit device
JP5089033B2 (ja) 2005-11-04 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4680850B2 (ja) * 2005-11-16 2011-05-11 三星モバイルディスプレイ株式會社 薄膜トランジスタ及びその製造方法
TWI424499B (zh) 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
US7714535B2 (en) * 2006-07-28 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Power storage device
US8232621B2 (en) * 2006-07-28 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI450387B (zh) * 2006-09-29 2014-08-21 Semiconductor Energy Lab 半導體裝置的製造方法
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
KR101300820B1 (ko) * 2007-07-24 2013-08-26 삼성전자주식회사 반도체 집적 회로 장치 및 그 제조 방법
JP5366517B2 (ja) * 2007-12-03 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
BRPI0911617B1 (pt) * 2008-05-02 2023-11-07 Oerlikon Trading Ag, Trübbach Processo para remover um sistema de camadas de uma peça
JP4600576B2 (ja) * 2008-05-08 2010-12-15 株式会社デンソー 半導体装置およびその製造方法
KR101656843B1 (ko) 2008-07-10 2016-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
CN101677058B (zh) * 2008-09-19 2012-02-29 北京京东方光电科技有限公司 薄膜构造体的制造方法
KR100959106B1 (ko) * 2008-11-05 2010-05-25 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
JP4821871B2 (ja) * 2009-03-19 2011-11-24 ソニー株式会社 電子デバイスの製造方法および表示装置の製造方法
US8460979B2 (en) * 2009-04-27 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a backside illuminated image sensor
DE102009040503A1 (de) * 2009-08-31 2011-03-03 Gebr. Schmid Gmbh & Co. Verfahren zur Herstellung von Wafern
KR101617280B1 (ko) * 2009-10-21 2016-05-03 엘지디스플레이 주식회사 플라스틱 기판을 이용한 표시장치 제조 방법
GB2479081B (en) * 2009-10-21 2013-09-04 Lg Display Co Ltd Method of fabricating display device using plastic substrate
KR101618157B1 (ko) * 2009-12-21 2016-05-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US8552536B2 (en) 2010-12-16 2013-10-08 Qualcomm Mems Technologies, Inc. Flexible integrated circuit device layers and processes
WO2012173086A1 (ja) * 2011-06-15 2012-12-20 シャープ株式会社 半導体装置およびその製造方法
TW201324760A (zh) * 2011-12-07 2013-06-16 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
US8563341B2 (en) * 2012-02-06 2013-10-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array substrate and manufacturing method for the same
US9287310B2 (en) 2012-04-18 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for glass removal in CMOS image sensors
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR20150120376A (ko) 2013-02-20 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 반도체 장치, 및 박리 장치
US8921901B1 (en) * 2013-06-10 2014-12-30 United Microelectronics Corp. Stacked CMOS image sensor and signal processor wafer structure
WO2015019971A1 (en) 2013-08-06 2015-02-12 Semiconductor Energy Laboratory Co., Ltd. Peeling method
US9929133B2 (en) * 2013-08-27 2018-03-27 Taiwan Semiconductor Manufacturing Company Limited Semiconductor logic circuits fabricated using multi-layer structures
TWI777433B (zh) 2013-09-06 2022-09-11 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9937698B2 (en) 2013-11-06 2018-04-10 Semiconductor Energy Laboratory Co., Ltd. Peeling method and light-emitting device
CN105793957B (zh) 2013-12-12 2019-05-03 株式会社半导体能源研究所 剥离方法及剥离装置
KR102167133B1 (ko) * 2013-12-18 2020-10-16 엘지디스플레이 주식회사 금속 필름을 이용한 면 봉지 방식의 유기발광 다이오드 표시장치
CN103779390B (zh) * 2014-02-11 2016-08-17 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法
CN104022127B (zh) 2014-05-30 2016-10-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、以及显示装置
CN104157695B (zh) 2014-07-14 2017-02-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US9799829B2 (en) 2014-07-25 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Separation method, light-emitting device, module, and electronic device
CN107490913B (zh) * 2015-04-01 2020-11-13 上海天马微电子有限公司 阵列基板、显示面板及显示装置
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置
US10083991B2 (en) * 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
KR102489592B1 (ko) * 2015-12-31 2023-01-18 엘지디스플레이 주식회사 플렉서블 표시장치
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
KR20170111827A (ko) * 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 및 카메라를 포함하는 전자 장치
KR102565380B1 (ko) * 2016-12-07 2023-08-10 삼성디스플레이 주식회사 박막 트랜지스터 기판
JP6414369B1 (ja) * 2017-02-09 2018-10-31 Jfeスチール株式会社 燃料電池のセパレータ用鋼板の基材ステンレス鋼板およびその製造方法
KR20180100013A (ko) * 2017-02-28 2018-09-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US10340290B2 (en) * 2017-09-15 2019-07-02 Globalfoundries Inc. Stacked SOI semiconductor devices with back bias mechanism
CN107845635A (zh) * 2017-10-31 2018-03-27 长江存储科技有限责任公司 一种存储结构及其形成方法
KR102630641B1 (ko) 2018-01-25 2024-01-30 삼성디스플레이 주식회사 표시장치 및 그의 제조방법
US10453872B1 (en) * 2018-05-03 2019-10-22 Wuhan China Star Optoelectronics Semiconductor Display Technologiy Co., Ltd. Array substrate and manufacturing method thereof
CN113370244B (zh) * 2021-06-30 2023-07-25 合肥工业大学 一种可编程操纵柔性执行器及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189500A (en) * 1989-09-22 1993-02-23 Mitsubishi Denki Kabushiki Kaisha Multi-layer type semiconductor device with semiconductor element layers stacked in opposite directions and manufacturing method thereof
JPH06332005A (ja) * 1993-05-18 1994-12-02 Matsushita Electric Ind Co Ltd 反射型液晶表示装置
US5705424A (en) * 1992-09-11 1998-01-06 Kopin Corporation Process of fabricating active matrix pixel electrodes
CN1236981A (zh) * 1998-05-26 1999-12-01 松下电器产业株式会社 薄膜晶体管及其制造方法
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0260088A (ja) * 1988-08-24 1990-02-28 Hitachi Ltd 薄膜elパネル
JPH02154232A (ja) * 1988-12-06 1990-06-13 Nec Corp 液晶表示基板とその製造方法
JP2929704B2 (ja) * 1990-11-01 1999-08-03 松下電器産業株式会社 液晶表示用基板の製造方法
JP2772405B2 (ja) * 1990-11-22 1998-07-02 株式会社日立製作所 液晶表示装置
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5331149A (en) 1990-12-31 1994-07-19 Kopin Corporation Eye tracking system having an array of photodetectors aligned respectively with an array of pixels
US5376979A (en) 1990-12-31 1994-12-27 Kopin Corporation Slide projector mountable light valve display
US5666175A (en) 1990-12-31 1997-09-09 Kopin Corporation Optical systems for displays
US5256562A (en) 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5317436A (en) 1990-12-31 1994-05-31 Kopin Corporation A slide assembly for projector with active matrix moveably mounted to housing
US5743614A (en) 1990-12-31 1998-04-28 Kopin Corporation Housing assembly for a matrix display
US5444557A (en) 1990-12-31 1995-08-22 Kopin Corporation Single crystal silicon arrayed devices for projection displays
US5861929A (en) 1990-12-31 1999-01-19 Kopin Corporation Active matrix color display with multiple cells and connection through substrate
US5475514A (en) * 1990-12-31 1995-12-12 Kopin Corporation Transferred single crystal arrayed devices including a light shield for projection displays
US6320568B1 (en) 1990-12-31 2001-11-20 Kopin Corporation Control system for display panels
US5751261A (en) 1990-12-31 1998-05-12 Kopin Corporation Control system for display panels
US5661371A (en) 1990-12-31 1997-08-26 Kopin Corporation Color filter system for light emitting display panels
US5258325A (en) 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US7075501B1 (en) 1990-12-31 2006-07-11 Kopin Corporation Head mounted display system
US6072445A (en) 1990-12-31 2000-06-06 Kopin Corporation Head mounted color display system
US5376561A (en) 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US5396304A (en) 1990-12-31 1995-03-07 Kopin Corporation Slide projector mountable light valve display
US5166556A (en) 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
JPH04255268A (ja) * 1991-02-07 1992-09-10 Seiko Instr Inc 半導体装置とその製造方法
US5432461A (en) 1991-06-28 1995-07-11 Photon Dynamics, Inc. Method of testing active matrix liquid crystal display substrates
JPH05198739A (ja) * 1991-09-10 1993-08-06 Mitsubishi Electric Corp 積層型半導体装置およびその製造方法
JP3092761B2 (ja) * 1991-12-02 2000-09-25 キヤノン株式会社 画像表示装置及びその製造方法
JPH06132082A (ja) * 1992-02-04 1994-05-13 Ricoh Co Ltd 薄膜電界発光素子および製造法
US5467154A (en) 1992-02-20 1995-11-14 Kopin Corporation Projection monitor
US5692820A (en) 1992-02-20 1997-12-02 Kopin Corporation Projection monitor
US6608654B2 (en) * 1992-09-11 2003-08-19 Kopin Corporation Methods of fabricating active matrix pixel electrodes
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3305090B2 (ja) * 1994-01-13 2002-07-22 キヤノン株式会社 画像表示装置
US5612552A (en) * 1994-03-31 1997-03-18 Lsi Logic Corporation Multilevel gate array integrated circuit structure with perpendicular access to all active device regions
JP3208268B2 (ja) 1994-12-28 2001-09-10 シャープ株式会社 反射型液晶表示装置
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3499327B2 (ja) * 1995-03-27 2004-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
JP3478012B2 (ja) * 1995-09-29 2003-12-10 ソニー株式会社 薄膜半導体装置の製造方法
US6022792A (en) * 1996-03-13 2000-02-08 Seiko Instruments, Inc. Semiconductor dicing and assembling method
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP4011695B2 (ja) * 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
JP3868567B2 (ja) * 1997-01-18 2007-01-17 株式会社半導体エネルギー研究所 複合化回路の作製方法
JP3019819B2 (ja) 1997-10-09 2000-03-13 日本電気株式会社 アクティブマトリクス型液晶表示装置及びその表示方法
CA2218307C (en) 1997-10-10 2006-01-03 Gennum Corporation Three dimensional packaging configuration for multi-chip module assembly
JP4063944B2 (ja) * 1998-03-13 2008-03-19 独立行政法人科学技術振興機構 3次元半導体集積回路装置の製造方法
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6153929A (en) 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
JP4545260B2 (ja) * 1998-12-03 2010-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4531175B2 (ja) * 1998-12-03 2010-08-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4597295B2 (ja) * 1998-12-25 2010-12-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6576924B1 (en) * 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
JP2000243943A (ja) * 1999-02-23 2000-09-08 Seiko Epson Corp 半導体装置の製造方法
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6525415B2 (en) * 1999-12-28 2003-02-25 Fuji Xerox Co., Ltd. Three-dimensional semiconductor integrated circuit apparatus and manufacturing method therefor
US6720577B2 (en) * 2000-09-06 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5121103B2 (ja) * 2000-09-14 2013-01-16 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法及び電気器具
US6887753B2 (en) * 2001-02-28 2005-05-03 Micron Technology, Inc. Methods of forming semiconductor circuitry, and semiconductor circuit constructions
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
WO2004061953A2 (en) * 2002-12-31 2004-07-22 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure incorporating a processing handle member
KR100746220B1 (ko) * 2004-01-12 2007-08-03 삼성전자주식회사 적층된 노드 콘택 구조체들과 적층된 박막 트랜지스터들을채택하는 반도체 집적회로들 및 그 제조방법들
KR100663360B1 (ko) * 2005-04-20 2007-01-02 삼성전자주식회사 박막 트랜지스터를 갖는 반도체 소자들 및 그 제조방법들
US7485508B2 (en) * 2007-01-26 2009-02-03 International Business Machines Corporation Two-sided semiconductor-on-insulator structures and methods of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189500A (en) * 1989-09-22 1993-02-23 Mitsubishi Denki Kabushiki Kaisha Multi-layer type semiconductor device with semiconductor element layers stacked in opposite directions and manufacturing method thereof
US5705424A (en) * 1992-09-11 1998-01-06 Kopin Corporation Process of fabricating active matrix pixel electrodes
JPH06332005A (ja) * 1993-05-18 1994-12-02 Matsushita Electric Ind Co Ltd 反射型液晶表示装置
CN1236981A (zh) * 1998-05-26 1999-12-01 松下电器产业株式会社 薄膜晶体管及其制造方法
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851728A (zh) * 2015-07-23 2018-03-27 株式会社半导体能源研究所 显示装置、模块及电子设备
US10325966B2 (en) 2015-07-23 2019-06-18 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
CN107851728B (zh) * 2015-07-23 2020-07-14 株式会社半导体能源研究所 显示装置、模块及电子设备
US11101333B2 (en) 2015-07-23 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
US11696481B2 (en) 2015-07-23 2023-07-04 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device

Also Published As

Publication number Publication date
SG136795A1 (en) 2007-11-29
US7408193B2 (en) 2008-08-05
CN1211832C (zh) 2005-07-20
US20080283838A1 (en) 2008-11-20
US7109071B2 (en) 2006-09-19
CN1355551A (zh) 2002-06-26
US7642555B2 (en) 2010-01-05
US6682963B2 (en) 2004-01-27
US20050023525A1 (en) 2005-02-03
JP6045544B2 (ja) 2016-12-14
CN102184970B (zh) 2014-06-25
US20070018164A1 (en) 2007-01-25
JP2012216848A (ja) 2012-11-08
MY128651A (en) 2007-02-28
SG101479A1 (en) 2004-01-30
SG148819A1 (en) 2009-01-29
SG143972A1 (en) 2008-07-29
US20020030189A1 (en) 2002-03-14
JP2015046606A (ja) 2015-03-12
JP5648019B2 (ja) 2015-01-07

Similar Documents

Publication Publication Date Title
CN102184970B (zh) 半导体器件及其制造方法
EP1041641B1 (en) A method for manufacturing an electrooptical device
CN102576736B (zh) 半导体器件及其制造方法
CN100391004C (zh) 半导体装置以及半导体装置的制作方法
KR100803231B1 (ko) 반도체장치 및 그의 제작방법
US20050042798A1 (en) Method of fabricating display device
EP2105966B1 (en) Display device
US20020071072A1 (en) Display device
JP5121103B2 (ja) 半導体装置、半導体装置の作製方法及び電気器具
KR100380141B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP2006319305A (ja) 多層薄膜、並びに該多層薄膜を有する薄膜トランジスタ及び薄膜トランジスタ表示板の製造方法
CN100373538C (zh) 半导体器件及其制造方法
JP2776820B2 (ja) 半導体装置の製造方法
CN114300487A (zh) Tft基板及其制备方法、显示面板和显示装置
KR20030025998A (ko) 액정표시장치용 박막트랜지스터의 제조방법
KR101256674B1 (ko) 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140625

Termination date: 20180914

CF01 Termination of patent right due to non-payment of annual fee