CN1023281C - 信道转换系统 - Google Patents

Abstract

一个可应用于数字无线电通信系统用来转换正常信道和备用信道的系统，包括与备用信道相连的一个解调器。该解调器有一个用于时钟恢复、其带宽是可变的锁相环路。只有当信道转换操作正在进行时锁相环路的带宽增加，以保证时钟同步。

Description

本发明涉及一个信道转换系统，特别涉及一个可适用于数字无线电通信系统的信道转换系统，当需要时，该系统用于转换一个正常信道和一个备用信道。

大容量的无线电通信系统通常包括正常的无线电信道外，还有一个备用的无线电信道，在由于信道检修，衰弱，设备故障和其他事故停止工作时，该备用信道提供一条电路。当某一正常信道故障时，发送侧把在该正常信道上发送的信号连接到与正常信道并行的备用信道上，同时接收侧把接收来自正常信道上的信号转换到接收来自备用信道上的信号。对于传播时延，正常信道和备用信道彼此是不同的，此外，这个传播时延取决于衰弱和其他因素。因此，在被发送的信号是数据信号的情况下， 在正常信道和备用信道上传送的两个数据信号不总是同步的。也就是，虽然传播时延差别的固定分量可以预选补偿，但是在变动分量的增加超出数据信号一个时钟周期时，在接收侧信道转换期间将产生一比特的误码。

为了消除这样的比特误码，在两个被传送的数据信号之间建立一比特周期以后，通常是用这种型式的信道转换系统来转换信道。一个具有这种周期的转换功能的信道转换系统包括一个发送信号处理电路，用于变换高速度传送的数据信号的速度。在帧同步比特，奇偶检验比特，检验比特和其他附加比特已经加在该信号以后，所得到的变换信号输入给一个调制器，该调制器与正常信道相连。在信道转换以前，发送信号处理电路的输出数据信号通过装在发送端中的转换电路以并联形式连接到与备用信道相连的调制器上，上述处理电路和一个被转换的正常信道相连。当备用信道处于备用状态时，它通常发送一个测试图。与备用信道相连并适合于在测试图中插入附加比特的发送信号处理电路和正常信道的发送信号处理电路同步运行，因此，到达备用信道上的调制器的数据信号的时钟在并联连接的瞬间变动，上述并联连接发生在发送侧的转换电路中。该时钟的任何不连续变动都容易使调制器失步，结果需要相当长的恢复时间。根据这一点，在发送侧的转换电路利用一个锁相环路产生一个与输入数据信号的时钟同步的自己的时钟，并且重新定时具有自己时钟的数据信号，因而使输出数据信号的时钟免受不连续的变化。

在正常信道和备用信道上发送的两个信号由专用的解调器分别解调以变为数据信号。这两个数据信号的每个信号都包括帧同步比特，该帧同步比特是由与正常信道相连的发送信号处理电路插入的。在接收侧的转换电路利用定时帧同步比特使这两个数据信号相符合，因此转换该信道没有任何比特误码。解调器包括一个锁相环路，用于从一个输入的调制信号中恢复时钟。由于并联连接是由发送侧的转换电路完成的，输入到解调器中的调制信号的时钟也改变了。如果解调器的锁相环路的响应速度低于发送侧的转换电路的锁相环路的响应速度（即如果前者的带宽Bd比后者的带宽BS窄），解调器的锁相环路就不能跟随调制信号时钟的变化。结果是失步，这需要相当长的时间来恢复。因此，带宽Bd必须保持比带宽Bs更宽。

适用于时钟恢复的锁相环路的带宽Bd的增加，降低了恢复的时钟的载波噪声比（C/N），并且因此加大了调制器的比特误码率。当使用一个多级调制系统如一个多级正交调幅（QAM）系统时，上述情况特别真实。然而，带宽Bd不能小到这样一种程度，即如果信道转换不引起解调器失步且因此不增加信道转换的时间。

如上面所讨论的，现有技术中信道转换系统有一个左右为难的情况，即不增加信道转换的时间，解调器的比特误码率不可能减少。

上面所提到的现有技术，例如在美国专利4442518和4686675中公开了。

本发明的一个目的是提供一种信道转换系统，该系统的信道转换时间可以减小而不加大解调器的比特误码率。

本发明的另一个目的是提供一种普遍地改进的信道转换系统。

本发明的一个信道转换系统包括：一个正常调制器，用于把由第一数据信号进行数字调制的正常调制信号发送到一条正常的无线电信道上;一个发送侧转换电路，用于响应信道转换命令产生第二数据信号，该信号用第二时钟重新定时第一数据信号，通过第一锁相环路，上述第二时钟与第一数据信号的第一时钟在相位上同步;一个备用调制器，用于把由第二信号进行数字调制的备用调制信号发送到一条备用无线电信道上;一个正常解调器，用来通过解调正常无线电信道上来的正常调制信号产生第三数据信号;一个备用解调器，用于通过用第三时钟解调从备用无线电信道来的备用调制信号产生第四数据信号，上述第三时钟与备用调制信号的时钟分量是同步的，这个同步是由第二锁相环路进行的;一个接收侧转换电路，用于响应信道转换命令转换正常的和备用的无线电信道，同时同步地使第三和第四数据信号的比特定时彼此相符合;和一个变化装置，该装置只在信道转换命令出现与接收侧的转换电路的信道转换操作结束之间的时间间隔内使第二锁相环路的响应速度高于第一锁相环路的响应速度。

通过下面结合附图的详细描述，本发明的上述目的和其它的目的，特性和优点就更明显了。其中：

图1是表示实施本发明的一个信道转换系统的方框图;

图2是帮助理解图1所示的系统的信道转换操作的方框图;

图3是表示本发明的另一个实施例的方框图;

图4是说明图3所示的系统的操作的方框图;

参考图1，表示了实施本发明的一个信道转换系统，该系统适用于使用K条正常信道和一条备用信道的一个数字通信系统。如附图所示，该系统包括一个测试图产生电路10和一个发送信号处理电路20，测试图从测试图产生电路10输入给该发送信号处理电路。发送信号处理电路21至2K的每个电路从一个发送终端站101接收K个数据信号中的相应的一个信号。发送信号处理电路21至2K输出的数据信号输入到发送侧的转换电路30，然后该转换电路产生一个数据信号D3。调制器40给一个备用信道传送一个由数据信号D3调制的信号。与发送信号处理电路21至2K分别相连的调制器41至4K产生由电路21至2K输出的数据信号调制的信号，所得到的这些信号分别通过与它们相连的正常信道发送出去。解调器50接收备用信道上的调制信号并产生数据信号D5。另一方面，解调器51至5K分别接收正常信道上的调制信号。帧同步电路60以帧同步方式和数据信号D5同步并选通数据信号D5，以及产生一个信道告警信号A1和一个帧告警信号A2。由解调器51至5K输出的数据信号分别输入到帧同步电路61至6K，因此帧同步了，或门70产生信道告警信号A1与帧告警信号A2的或运算的结果，并将它传送到解调器50。接收信号分支电路80把通过帧同步电路60的数据信号D5分成（K+1）个输出。分支电路80的一个分支输出输入到接收侧的转换电路81至8K。由帧同步电路61至6K选通的数据信号也分别输入到转换电路81至8K。接收信号分支电路80的一个分支输出输入给接收信号处理电路90。接收信号处理电路91至9K分别处理从转换电路81至8K来的数据信号并把处理后的信号传送到接收终端站102。接收信号处理电路90输出的数据信号输入给测试图检测电路100。在该系统中还包括信道转换控制电路103和104。在该图中，A30表示备用信道变坏的信息，A31至A3K分别表示正常信道1至K变坏的信息，B1至BK是与正常信道1至K相关的发送转换控制信号，而C1至CK是与正常信道1至K相关的接收转换控制信号。

例如，发送信号处理电路21从发送终端站101接收一个数据信号D1并通过改变它的速率，及插入帧同步比特，奇偶检验比特和其他的附加比特把数据信号D1转换为数据信号D2。与信号处理电路21相连的调制器41产生一个由数据信号D2调制的调制信号。这个调制信号在正常信道1上发送，然后由解调器51解调变成数据信号D4。因此数据信号D4是由再生数据信号D2所产生的数据信号。为了帧同步的目的，帧同步电路61起到了从数据信号D4中检测帧同步比特的作用和通过核对奇偶检验比特来监视调制器41与解调器51之间的正常信道的质量的作用。如果正常信道没有故障，接收侧转换电路81把通过帧同步电路61的数据信号D4作为数据信号D6直接输出。接收信号处理电路91利用一个变换过程把数据信号D6变为数据信号D7，该变换过程是与发送信号处理电路21的变换过程相反的。数据信号D7是数据信号D1的再生信号并输入到接收终端站102。

当所有的正常信道是正常的而且备用信道是处在备用状态，发送侧转换电路30对发送信号处理电路20输出的数据信号重新定时并把所得到的信号作为数据信号D3发送出去。在这种情况下，由测试图产生电路10输出的一个测试图，如数据信号D2，经过发送信号处理电路20，转换电路30，调制器40，备用信道，解调器50，帧同步电路60，接收信号分支电路80和接收信号处理电路90发送到测试图检测电路100。到达电路100的测试图被用来监视备用信道。

进行信道转换的方法如下。假设帧同步电路61已经检测到正常信道1变坏，并且已经把代表这种变坏的信息A31输入到信道转换控制单元104。相应地，控制单元104传送一个信道转换命令给发送侧转换电路30和接收侧转换电路81。这个命令使转换电路30重新定时数据信号D2，以便产生数据信号D3。但是，由于转换电路30得到了它自己的、与锁相环路来的数据信号的相位同步的时钟，因此用它自己的时钟重新定时的数据信号D3的时钟可以防止在转换操作时变为不连续 的。在发送侧利用这样一个转换操作，输入到帧同步电路60的数据信号D5就从信号处理电路20的输出数据信号（更准确地讲是该数据信号的再生信号）变为数据信号D2（更准确地讲是数据信号D2的再生信号）。因此，在数据信号D5中的帧同步比特也从由信号处理电路20插入的比特变为由信号处理电路21插入的比特。结果，帧同步电路60不同步了，并且由此产生信道告警信号A1（与信道的质量相关）和帧同步告警信号A2。这些告警信号A1和A2经过或门70输入给解调器50。到此所叙述的过程将结合图2更详细地说明。

在图2中，解调器50包括一个分支电路50a，用于把中频（IF）输入分流到两条路由上，这两条路由分别延伸到相位检测器50b和50c。载波同步电路50d经过分离电路50e向相位检测器50b和50c提供载波。通过电路50f这些载波中的一个载波相对于其它的载波移位了π/2。利用这些载波中的任一个载波，每个相位检测器50b或50c可检测中频输入，并将它变换成一个基带信号，然后该基带信号输入到模数变换器（ADC）50g或50h。从相位检测器50b和50c来的数字信号输入给微分变换器50i，然后输入到帧同步电路60。时钟（CLK）恢复电路50j把时钟分量从被检测的基带信号中分离出来。时钟恢复电路50j构成了时钟同步电路50k的一部分，用于使这个时钟与发送侧的时钟相位同步。更准确地说，时钟同步电路50k除了时钟恢复电路50j外还包括一个压控振荡器（VCO）50l，一个相位比较器50m和一个环路滤波器50n。相位比较器50m把从电路50j来的时钟与压控振荡器50l的输出的相位进行比较，所得到的相位比较器50m的输出电压通过环路滤波器50n以建立压控振荡器50l的同步。这种装置已做成，使得环路滤波器50m的带宽Bd可以从外部控制。

帧同步电路60检测从解调器50来的信号序列中的帧同步比特，并把它们与帧码型发生器60b的输出在相位上加以比较，该发生器包含在电路60中。根据由定时脉冲发生器60c提供的定时脉冲，帧码型重合检测器60a可确定帧同步比特是否与由帧码型发生器60b输出的帧码型一致。此外，奇偶检验比特分离器60d检测从解调器50来的信号序列中的奇偶检验比特，而奇偶检验比特计数器60f计算检测的奇偶检验比特。奇偶检验比特误码检测器60e对于奇偶检验比特的误码起反应，因此监视信道的质量。从帧同步电路60来的帧告警信号（失步）A2和信道告警信号（奇偶检验比特误码）A1由或门70进行或运算。连接已完成了，以至于解调器50的时钟同步电路50K的环路带宽Bd根据或门70的输出可以变化，因为帧同步通常是在一个短的时间周期内建立起来。更准确地说，在同步转换结束之前应防止环路带宽Bd恢复。在正常情况下，即没有信道告警信号A1和帧告警信号A2以及因此也没有或门70的输出，带宽Bd保持足够窄以提高恢复时钟的C/N比，因此也保持了解调器50的比特误码率。

由正常信道1输出的信道变坏信息A31输入到接收侧的信道转换控制单元104。同时，发送侧的信道转换控制单元103给转换电路30发送一个正常信道1转换控制信号B1。然后，一个帧同步信号从发送信号处理电路21输入到与备用信道相连的帧同步电路60。这个信号使帧码型重合检测器60a产生帧告警信号A2，同时使奇偶检验比特误码检测器60e产生信道告警信号A1。因此，环路滤波器50n被控制了，以增加解调器50的时钟同步电路50K的环路带宽Bd，解调器50是与备用信道相连的。更准确地说，或门70的控制输出增加了解调器环路的带宽Bd，而超过了转换电路30的环路带宽Bs。较宽的带宽Bd使得解调器50的锁相环路的响应速度高于转换电路30的锁相环路的响应速度。在这种情况下，解调器50的锁相环路能够跟随调制信号时钟的任何变化，因此不会失步。

一旦帧同步电路60的帧同步再次建立起来了，接收侧转换电路81就接收经接收信号分支电路80来的数据信号D5，并且以数据信号D6的形式传送它。数据信号D4和D5的比特同步已经讨论过了。解调器10的较宽的带宽宽度已选择了，这样在转换电路81的转换完成后，它又减小了。这个通常可通过恢复信道告警信号即与备用信道相连的奇偶检验比特来实现，因为比特误码率小于10^-6用于信道恢复。在一些应用中，这种执行过程不能满足需要，可以使用一个定时器。在备用信道利用一个再生中继器再生的情况下，该中继器的解调器也有一个锁相环路用于时钟恢复，在信道转换 期间该锁相环路的带宽可以增加。

参见图3，表示了本发明的另一个实施例，该实施例也可应用于一个数字无线电通信系统，这个系统有K条正常信道和一条备用信道。如图所示，该系统包括分离电路111至11K，一个测试图产生电路120，一个转换单元130，一个第一发送信号处理电路140，转换单元130的输出输入到电路140和第一发送信号处理电路141至14K，每个电路接收相应的分离电路111至11K中的一个电路的两个分离输出的一个输出。发送侧转换电路150接收第一发送信号处理电路140的一个输出并接收每个第一发送信号处理电路141至14K的两个分支输出中的一个输出，并且产生一个数据信号D4。第二发送信号处理电路160响应数据信号D4而发送数据信号D5。第二发送信号处理电路161至16K分别接收第一发送信号处理电路141至14K的两个输出中的另一个输出。从信号处理电路160来的数据信号D5输入到调制器170，而调制器170又把数据信号D7传送到备用信道上。调制器171至17K分别接收从处理电路161至16K来的数据信号，并且又把数据信号发送到正常信道1至K。在备用信道上传送的调制信号输入给解调器180，然后该解调器180产生一个数据信号D5。另一方面，在正常信道1至K上传送的调制信号分别输入到解调器181至18K。在解调器180来的数据信号D5传送给第二帧同步电路190。从解调器181至18K来的数据信号分别输入到第二帧同步电路191至19K。该系统还包括第二接收信号处理电路200和201至20K，以及第一帧同步电路210和211至21K，其中信号处理电路200和201至20K的输出分别输入到电路210和211至21K。分支电路220把第一帧同步电路210的输出分成（K+1）个。分支电路220的一个分支输出和帧同步电路211至21K的输出输入到同步转换电路231至23K。分支电路220的一个输出接到第一接收信号处理电路240。同步转换电路231至23K的输出分别输入给第一接收信号处理电路241至24K。在该系统中也包括一个测试图产生电路250和一个转换单元260。第一接收信号处理电路240和241至24K的输出与转换单元260相连。在该图中，A30代表备用信道变坏的信息，A31至A3K分别代表正常信道1至K变坏的信息，B1至BK是分别与正常信道1至K相关的发送转换控制信号，C1至CK是与正常信道1至K相关的同步转换控制信号，E1至EK和F1至FK是信道转换控制信号，而G1是一个频带控制信号。

在运行中假设所有信道无故障且备用信道处于备用状态。从发送终端站301来的数据信号中的一个信号，如数据信号D1通过分离电路111发送到第一发送信号处理电路141。该信号处理电路141对数据信号D1进行双-单极性变换和速度变换，同时给数据信号D1插入一个附加比特构成第一帧，所产生的信号作为数据信号D2传送到第二发送信号处理电路161。从信号处理电路161输出的数据信号D3用调制器171进行调制。从调制器171来的调制输出或数据信号D6通过正常信道1发送到解调器181。随后，解调器181解调信号D6以产生数据信号D3并把它输入给第二帧同步电路191。第二接收信号处理电路201把数据信号D3变为与数据信号D3的第二帧同步的数据信号D2。第一帧同步电路211产生一个与数据信号D2的帧同步的帧脉冲，也就是第一帧。在图示的实施例中，帧脉冲和数据信号D2通过同步转换电路231发送到第一接收信号处理电路241。利用该输入帧脉冲，信号处理电路241把数据信号D2变换为数据信号D1。这个信号D1经过转换单元260传送到接收终端站302。可以从发送端301加到该系统的其他数据信号也通过各自的正常信道发送到接收端302。

在该说明性的实施例中，由测试图产生电路120输出的一个测试码型经过转换单元130，第一发送信号处理电路140，发送侧转换电路150，第二信号处理电路160，调制器170，备用信道，解调器180，第二帧同步电路190，第二接收信号处理电路200，第一帧同步电路210，分支电路220，第一接收信号处理电路240和转换单元260输入到测试图产生电路250。

当发送数据信号D3的正常信道，例如由于信道维修，衰落或类似的原因而变坏时，利用下面的过程可以把它转换到备用信道上。当信道转换控制单元303的控制信号输入到发送侧转换电路150时，转换电路150把数据信号D4从来自第一发送信号处理电路140的输出变为来自第一发送信号 处理电路141的输出。在这一瞬间，代表发送侧建立并联连接的信息被插入到信号处理电路160的主要信号时隙中。因此，从信号处理电路160和161分别输入到备用信道和正常信道的数据信号D5和D3，除了附加的比特外是彼此相同的信号，这个附加的比特已由电路160和161插入。但是转换电路150建立了一个并行发送的条件。为了进行速度变换，信号处理电路160原来有一个缓冲输入数据信号的功能。因此，虽然由于转换电路150的并行发送运行。数据信号D4的时钟可能断续地变化，但是输出数据信号D5的时钟不变化。因此转换电路150不需要时钟的缓冲功能，而只需要一个具有输出一个输入数据信号的转换功能。另外，由于通过转换电路150进行并联连接，到达处理电路200的数据信号D5的第二帧不改变，所以第二帧的帧同步一点也没有受到并行传输的影响。这当然就避免了由于并联操作而中断由处理电路200进行的从数据信号D5到数据信号D4的变换。

正如下面结合图4所描述的，该系统将进行同步转换操作。在该图中，解调器180包括一个分支电路180a，它把IF输出分流到分别延伸到相位检测器180b和180c的两条线路上。相位检测器180b和180c响应从载波同步电路180d输入的载波（通过分支电路180e把一个载波与另一个载波分离出来并由电路180f移位π/2）去检测IF输入，因此每个都产生一个基带信号。相位检测器180b和180c的输出由ADC180g和180h分别变换为数据信号，然后输入给微分变换器180i，之后再输入到第二帧同步电路190。时钟恢复电路180j从检测的基带信号中分离出时钟分量。时钟恢复电路180j与一个VCO180l，一个相位比较器180m和一个环路滤波器180n一起构成一个时钟同步电路180K。相位比较器180m把从时钟恢复电路180j来的时钟和VCO180l的输出信号的相位加以比较，相位比较器180的一个输出电压经过环路滤波器180n建立VCO180l的同步。

第二帧同步电路190，如图2中的帧同步电路60一样，包括一个帧码型重合检测器190a，一个帧码型发生器190b，一个定时脉冲发生器190c，一个奇偶检验比特分离器190d，一个奇偶检验比特误码检测器190e和一个奇偶检验比特计数器190f。在该说明性的实施例中，电路190还包括一个并行发送信号检测器190g和一个转移检测器190h。在这种第二帧同步电路190中，并行传送条件（转换或再转换）的变化由转移检测器190h根据主要信号的时隙来监视。由于仅仅在备用信道是正常时，即当帧告警信号和奇偶检验误码两者都存在时才进行同步转换，所以，只有当这两个条件一起出现时，与备用信道相连的解调器180的带宽Bd才受控制。这个控制仅仅在完成同步转换的预定持续时间内进行。如果同步转换或再转换，则使在预定的时间内与备用信道相连的解调器180的带宽Bd比第二发送信号处理电路160的环路带宽Bs更宽，电路160也与备用信道相连，上述预定的时间是完成转换操作所需要的时间。因此，带宽Bd增加了，使得解调器180的锁相环路的响应速度高于第二发送信号处理电路160的锁相环路的响应速度，所以解调器180的锁相环路能够跟随调制信号时钟的任何变化。

由于并行传送，与第一帧同步电路210相连的第一帧从由第一发送信号处理电路140构成的帧转换为由第一发送信号处理电路141构成的帧。在这时候，帧同步电路210失步了，然后立即恢复。当电路210的帧同步重新建立时，信道转换控制单元304控制分支电路220和同步转换电路210，结果在转换电路231的输出端出现的数据信号从数据信号D2转换为没有任何比特误码的数据信号D4。第一接收信号处理电路241把数据信号D4变换为数据信号D1。

用和上面描述的正常信道1相同的方法，其他的正常信道也可以有选择地同步转换到该正常信道上。此外，当由于一个设备故障或类似的原因使任一信道不能工作时，利用转换单元130和260可以恢复。如果需要，由第一发送信号处理电路140和141至14K插入到数据信号中的奇偶检验比特和由第二发送信号处理电路160和161至16K插入的奇偶检验比特可以把一个用作间隔检验比特，而另一个用作跳跃（hop）检验比特。

总之，根据本发明，与一个备用信道相连的一个解调器有一个锁相环路用于时钟恢复，该锁相环路的带宽是可变的。仅仅当一个信道转换操作正在进行时，锁相环路的带宽增加了以防止时钟失去同步。在稳定的情况下（不是信道转换期间），为了 改善解调器的比特误码率允许该带宽减小，而在信道转换时间内不需要任何增加。因此，信道转换的时间可以减少而不增加解调器的比特误码率。此外，在稳定的情况下，减小带宽改善了抖动特性。

在得到本发明所公开的教导以后，对于本专业的技术人员来说，在不偏离本发明的范围内进行各种改进是可能的。

Claims (2)

1、一个信道转换系统，它利用速度变换把第一数据信号变成一帧，并把该帧发送到一个正常的无线电信道上，同时如果需要，把该帧发送到一个处于备用状态下的备用无线电信道上，并在所述的正常的和备用的无线电信道上接收的帧的帧同步建立时转换所述的正常的无线电信道和备用的无线电信道，利用保持接收的输出处于同步状态而没有任何比特误码，所述的系统包括：

第一发送信号处理装置，用于通过在第一数据信号中插入第一附加比特来构成第一帧，并把第一帧作为第二数据信号传送，所述的附加比特至少包括第一帧同步比特；

第二发送信号处理装置，用于通过在第二数据信号中插入第二附加比特来构成第二帧，并且把第二帧作为第三数据信号传送到所述的正常的无线电信道上，上述第二附加比特至少包括第二帧同步比特；

正常的调制器装置，用于通过用第三数据信号进行数字调制产生一个调制的信号；

备用的第三发送信号处理装置，用于在第四数据信号中插入第三附加比特来构成第二帧，并且把第二帧作为第五数据信号传送到所述的备用无线电信道上，上述第三附加比特至少包括第二帧同步比特；

备用调制器装置，用于通过用第五数据信号进行数字调制产生一个调制的信号；

发送转换电路，用于把第二数据信号作为第四数据信号输入到所述的第三发送信号处理电路；

解调器装置，用于通过解调正常的调制信号产生第三数据信号，该调制信号是用第三数据信号进行数字调制的并且在所述的正常的无线电信道上传送的；

备用的解调器装置，用于通过解调备用的调制信号产生第四数据信号，该备用的调制信号是用第五数据信号进行调制的并在备用的无线电信道上传送的；

第二帧同步装置和第二接收符号处理装置，用于通过从第三/第五数据信号中取出附加比特来产生第二/第四数据信号；

第一帧同步装置和第一接收符号处理装置，用于从第二/第四数据信号中取出附加比特；

转换装置，用于同步地转换第二和第四数据信号；以及

变化装置，用于使所述的备用的解调器装置的锁相环路的响应速度高于所述的备用的第三发送信号处理装置的锁相环路的响应速度，直到所述转换装置的转换操作结束为止；

其特征在于，

第二发送信号处理装置(161-16K)插于第一发送信号处理装置(141-14K)和正常的解调器装置(161-16K)之间；

发送转换装置(140)和备用第4发送信号处理装置(160)插于备用第三发送信号处理装置(140)和备用调制器装置(170)之间；

第二帧同步和接收信号处理装置(191-19K)插在解调器装置(181-18K)和第一帧同步装置(211-21K)之间；

备用第四同步和接收信号处理装置(190，200)插在备用解调器装置(180)和备用第三帧同步装置(210)之间；以及

配置有变化装置(190i)

2、根据权利要求1的系统，其中所述的变化装置包括用于在备用的第三发送信号处理装置的主信号的时隙中插入一个代表发送侧的并联连接状态的信号的装置，和用于利用与备用的第五数据信号相关的帧同步装置来检测并联连接状态转移的装置。

Images